CN113497077A - 无机发光二极管基板及其制备方法 - Google Patents

无机发光二极管基板及其制备方法 Download PDF

Info

Publication number
CN113497077A
CN113497077A CN202010262697.5A CN202010262697A CN113497077A CN 113497077 A CN113497077 A CN 113497077A CN 202010262697 A CN202010262697 A CN 202010262697A CN 113497077 A CN113497077 A CN 113497077A
Authority
CN
China
Prior art keywords
substrate
epitaxial layer
emitting diode
layer
epitaxial
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010262697.5A
Other languages
English (en)
Inventor
郭威
孟虎
齐琪
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN202010262697.5A priority Critical patent/CN113497077A/zh
Priority to US17/620,423 priority patent/US20220359789A1/en
Priority to DE112021000222.8T priority patent/DE112021000222T5/de
Priority to KR1020227017922A priority patent/KR20220163925A/ko
Priority to JP2022540504A priority patent/JP2023520280A/ja
Priority to PCT/CN2021/070511 priority patent/WO2021196817A1/zh
Publication of CN113497077A publication Critical patent/CN113497077A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)

Abstract

本公开提供了一种无机发光二极管基板及其制备方法，涉及显示技术领域，为解决现有无机发光二极管基板存在的漏电问题。无机发光二极管基板包括：衬底，多个外延层结构、钝化层和多个第二电极。其中，衬底包括多个第一电极。多个外延层结构设置于衬底上，多个外延层结构间隔布置；每个第一电极与一个外延层结构耦接。钝化层的材料为光刻胶，钝化层覆盖在多个外延层结构远离衬底一侧的表面上，且钝化层填充多个外延层结构之间的间隙区域，钝化层中具有多个过孔。多个第二电极设置于钝化层远离衬底一侧，每个第二电极通过至少一个过孔与一个外延层结构耦接。上述发光二极管基板用于发光二极管显示装置中。

Description

无机发光二极管基板及其制备方法
技术领域
本公开涉及显示技术领域，尤其涉及一种无机发光二极管基板及其制备方法、无机发光二极管显示装置。
背景技术
在显示技术领域，微型发光二极管(Micro LED，Micro Light-Emitting Diode)显示技术是发光二极管微型化和矩阵化技术，微型发光二极管显示装置具备分辨率高、功耗低、亮度高、清晰度高、色彩饱和度高、响应速度较快、使用寿命较长等优势，具有良好的应用前景。
发明内容
本公开提供一种无机发光二极管基板及其制备方法、无机发光二极管显示装置，以实现消除无机发光二极管基板中由于钝化层易断裂而引起的漏电问题，且降低工艺难度，节约制备成本。
为了实现上述目的，本公开的实施例采用如下技术方案：
一方面，提供一种无机发光二极管基板，包括：衬底，多个外延层结构、钝化层和多个第二电极。其中，所述衬底包括多个第一电极。多个外延层结构设置于所述衬底上，所述多个外延层结构间隔布置；每个第一电极与一个外延层结构耦接。所述钝化层的材料为光刻胶，所述钝化层覆盖在所述多个外延层结构远离所述衬底一侧的表面上，且所述钝化层填充所述多个外延层结构之间的间隙区域，所述钝化层中具有多个过孔。多个第二电极设置于所述钝化层远离所述衬底一侧，每个第二电极通过至少一个过孔与一个外延层结构耦接。
本公开提供的无机发光二极管基板具有如下效果：
本公开的一些实施例所提供的无机发光二极管基板中，采用光刻胶作为钝化层的材料，所形成的钝化层能够覆盖在多个外延层结构远离衬底一侧的表面上，并填充多个外延层结构之间的间隙区域，从而钝化层的表面较平坦，这样就避免了钝化层在外延层结构的远离衬底一侧的拐角处易断裂的问题，从而消除了由此引起的漏电问题。并且，由于光刻胶为有机材料，其附着力比二氧化硅等无机材料的附着力更好，因此不会出现剥落问题。
同时，由于对光刻胶形成的膜层进行曝光显影工艺，就能在光刻胶膜中形成多个过孔，从而得到钝化层，曝光显影工艺较简单，所涉及的设备成本较低，从而简化了制备工艺，节约了制备成本。
在一些实施例中，所述钝化层包括第一部分和第二部分，所述第一部分覆盖在所述多个外延层结构远离所述衬底一侧表面上，所述第二部分填充所述多个外延层结构之间的间隙区域。相对于所述衬底，所述第一部分远离所述衬底的表面与所述第二部分远离所述衬底的表面齐平或者大致齐平。
所述钝化层的第一部分的厚度与所述外延层结构的厚度的比例范围为1：1～3：1。
在一些实施例中，所述钝化层的材料为环氧基光刻胶。
在一些实施例中，每个外延层结构包括：层叠设置的第一半导体层、发光层和第二半导体层，所述发光层位于所述第一半导体层和所述第二半导体层之间。其中，所述外延层结构中，所述第一半导体层相对于所述发光层和所述第二半导体层靠近所述衬底。每个所述第一电极与一个外延层结构中的第一半导体层耦接；每个所述第二电极通过至少一个过孔与一个外延层结构中的第二半导体层耦接。
在一些实施例中，所述衬底包括：衬底基板、驱动电路和多个第一电极。驱动电路设置于衬底基板上，多个第一电极设置于所述驱动电路远离所述衬底基板一侧，所述多个第一电极与所述驱动电路耦接。
另一方面，提供一种无机发光二极管基板的制备方法，包括：提供衬底和多个外延层结构，所述衬底包括多个第一电极。将所述多个外延层结构转移至所述衬底上，使每个外延层结构与一个第一电极耦接。在所述多个外延层结构远离衬底的一侧形成光刻胶膜，使所述光刻胶膜覆盖在所述多个外延层结构远离所述衬底一侧的表面上，且填充所述多个外延层结构之间的间隙区域。图案化所述光刻胶膜，在所述光刻胶膜中形成多个过孔，得到钝化层。在所述钝化层远离衬底的一侧形成多个第二电极，每个第二电极通过至少一个过孔与一个外延层结构耦接。
在一些实施例中，所述图案化所述光刻胶膜，在所述光刻胶膜中形成多个过孔，得到钝化层，包括：在所述光刻胶膜远离所述衬底的一侧设置掩膜板。对所述光刻胶膜进行曝光显影工艺，在所述光刻胶膜中形成多个过孔。将形成有多个过孔的光刻胶膜进行固化，得到钝化层。
在一些实施例中，所述在所述多个外延层结构远离衬底的一侧形成光刻胶膜，包括：在所述多个外延层结构远离衬底的一侧旋涂光刻胶，使所述光刻胶覆盖在所述多个外延层结构远离所述衬底一侧的表面上，且填充所述多个外延层结构之间的间隙区域。将所述光刻胶预固化，形成光刻胶膜。
在一些实施例中，无机发光二极管基板的制备方法还包括：在所述钝化层远离衬底的一侧形成多个第一电极之前，采用等离子体工艺对所述多个过孔进行去残留处理，去除所述光刻胶膜显影后残留在所述多个过孔内的胶膜。
本公开所提供的发光二极管基板的制备方法所能实现的有益效果，与上一方面所提供的发光二极管基板所能达到的有益效果相同，在此不做赘述。
又一方面，提供一种无机发光二极管显示装置，包括：如上所述的无机发光二极管基板，和设置于所述无机发光二极管基板一侧的封装基板。
本公开所提供的无机发光二极管显示装置所能实现的有益效果，与上一方面所提供的发光二极管基板所能达到的有益效果相同，在此不做赘述。
附图说明
为了更清楚地说明本公开中的技术方案，下面将对本公开一些实施例中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本公开的一些实施例的附图，对于本领域普通技术人员来讲，还可以根据这些附图获得其他的附图。此外，以下描述中的附图可以视作示意图，并非对本公开实施例所涉及的产品的实际尺寸、方法的实际流程、信号的实际时序等的限制。
图1为根据相关技术的一些实施例的无机发光二极管基板的结构图；
图2A为根据本公开的一些实施例的无机发光二极管基板的一种结构图；
图2B为根据本公开的一些实施例的无机发光二极管基板的另一种结构图；
图3为根据本公开的一些实施例的无机发光二极管基板的另一种结构图；
图4为根据本公开的一些实施例的无机发光二极管基板的又一种结构图；
图5为根据本公开的一些实施例的无机发光二极管基板的俯视图；
图6为根据本公开的一些实施例的无机发光二极管基板的制备方法的一种流程图；
图7为根据本公开的一些实施例的无机发光二极管基板的制备方法的另一种流程图；
图8为根据本公开的一些实施例的无机发光二极管基板的制备方法的又一种流程图；
图9为根据本公开的一些实施例的无机发光二极管基板的制备方法的一种流程图；
图10为根据本公开的一些实施例的无机发光二极管显示装置的结构图；
图11为本公开的一些实施例的无机发光二极管基板的聚焦离子束显微图。
具体实施方式
下面将结合附图，对本公开一些实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本公开一部分实施例，而不是全部的实施例。基于本公开所提供的实施例，本领域普通技术人员所获得的所有其他实施例，都属于本公开保护的范围。
除非上下文另有要求，否则，在整个说明书和权利要求书中，术语“包括(comprise)”及其其他形式例如第三人称单数形式“包括(comprises)”和现在分词形式“包括(comprising)”被解释为开放、包含的意思，即为“包含，但不限于”。在说明书的描述中，术语“一个实施例(one embodiment)”、“一些实施例(some embodiments)”、“示例性实施例(exemplary embodiments)”、“示例(example)”、“特定示例(specific example)”或“一些示例(some examples)”等旨在表明与该实施例或示例相关的特定特征、结构、材料或特性包括在本公开的至少一个实施例或示例中。上述术语的示意性表示不一定是指同一实施例或示例。此外，所述的特定特征、结构、材料或特点可以以任何适当方式包括在任何一个或多个实施例或示例中。
以下，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开实施例的描述中，除非另有说明，“多个”的含义是两个或两个以上。
在描述一些实施例时，可能使用了“耦接”和“连接”及其衍伸的表达。例如，描述一些实施例时可能使用了术语“连接”以表明两个或两个以上部件彼此间有直接物理接触或电接触。又如，描述一些实施例时可能使用了术语“耦接”以表明两个或两个以上部件有直接物理接触或电接触。然而，术语“耦接”或“通信耦合(communicatively coupled)”也可能指两个或两个以上部件彼此间并无直接接触，但仍彼此协作或相互作用。这里所公开的实施例并不必然限制于本文内容。
本文参照作为理想化示例性附图的剖视图和/或平面图描述了示例性实施方式。在附图中，为了清楚，放大了层和区域的厚度。因此，可设想到由于例如制造技术和/或公差引起的相对于附图的形状的变动。因此，示例性实施方式不应解释为局限于本文示出的区域的形状，而是包括因例如制造而引起的形状偏差。例如，示为矩形的蚀刻区域通常将具有弯曲的特征。因此，附图中所示的区域本质上是示意性的，且它们的形状并非旨在示出设备的区域的实际形状，并且并非旨在限制示例性实施方式的范围。
微型发光二极管显示装置包括衬底和设置于衬底上的多个微型外延层结构，多个微型外延层结构呈阵列式布置，相邻微型外延层结构之间间距可在微米量级，以实现高分辨率显示。
在微型发光二极管显示装置的制备中，在将多个外延层结构转移到衬底上，使多个外延层结构与衬底上的阳极耦接后，需要先制作钝化层，以使多个外延层结构之间的相互绝缘，接着在钝化层中制作过孔，然后制作阴极，使阴极通过钝化层中的过孔与外延层结构耦接。
相关技术中，使用二氧化硅等无机材料形成钝化层，如图1所示，在无机发光二极管基板01’中，通常采用沉积工艺制备钝化层3’，这样钝化层3’在各个位置的膜层厚度比较均匀，钝化层3’中覆盖外延层结构2的部分相对于钝化层3’中位于多个外延层结构2的间隙的部分是凸出的。在钝化层3’的厚度较薄的情况下，钝化层容易在外延层结构2的远离衬底1一侧的拐角处断裂(参见图1中圈出的部分3c)，造成漏电。如果增大钝化层3’的厚度，由于二氧化硅等无机材料的应力较大，会出现钝化层剥落问题，同样会造成漏电。
并且，使用二氧化硅形成钝化层，及在钝化层中形成过孔需要使用沉积工艺和刻蚀工艺，例如先沉积二氧化硅薄膜，再在二氧化硅薄膜上形成具有过孔图案的阻挡层，然后再对二氧化硅薄膜进行刻蚀形成过孔，制备步骤比较复杂，且需要用到PECVD(plasmaenhanced chemical vapor deposition，等离子体增强化学的气相沉积)设备及RIE/ICP刻蚀(RIE：Reactive Ion Etching，反应离子刻蚀；ICP：Inductively Coupled Plasma，感应耦合等离子体刻蚀)设备，制造成本较高。
本公开的一些实施例提供了一种无机发光二极管基板01，如图2A～图4，以及图11所示，无机发光二极管基板01包括：衬底1、多个外延层结构2、钝化层3和多个第二电极4。
其中，衬底1包括多个第一电极12，多个外延层结构2设置于衬底基板11上，且所述多个外延层结构2间隔布置。每个第一电极12与一个外延层结构2耦接。
钝化层3的材料为光刻胶，钝化层3覆盖在多个外延层结构2远离衬底1一侧的表面上，且钝化层3填充多个外延层结构2之间的间隙区域，钝化层3中具有多个过孔3v。
多个第二电极4设置于钝化层3远离衬底1的一侧，每个第二电极4通过至少一个过孔3v与一个外延层结构2耦接。如图2B所示，每个第二电极4通过一个过孔3v与一个外延层结构2耦接。
示例性地，第一电极12是阳极和阴极中的一者，第二电极4为阳极和阴极中的另一者，第一电极12和第二电极4被配置为对外延层结构2提供电压，以使外延层结构2在电压驱动下发光。
本公开的一些实施例所提供的无机发光二极管基板01中，采用光刻胶作为钝化层3的材料，在钝化层3的制备过程中，由于光刻胶具有流动性，在涂胶的过程中光刻胶能够填充相邻外延层结构2之间的间隙，使得所形成的钝化层3能够覆盖在多个外延层结构2远离衬底1一侧的表面上，并填充多个外延层结构2之间的间隙区域，从而钝化层3的表面较平坦，这样就避免了钝化层3在外延层结构的远离衬底1一侧的拐角处易断裂的问题，从而消除了由此引起的漏电问题。
并且，由于光刻胶为有机材料，其附着力比二氧化硅等无机材料的附着力更好，因此不会出现剥落问题。
对光刻胶形成的膜层进行曝光显影工艺，就能在光刻胶膜中形成多个过孔3v，从而得到钝化层3，曝光显影工艺较简单，所涉及的设备成本较低，无需采用相关技术中采用二氧化硅制备钝化层3’时所使用的沉积工艺和刻蚀工艺，也就避免了使用高成本的沉积及刻蚀设备，从而简化了制备工艺，节约了制备成本。
再者，外延层结构2的出光效率与钝化层3的折射率有关，在外延层结构2与钝化层3的临界面，外延层结构2所发出的光线的出射角大于全反射临界角时会发生全反射现象，光线会被反射回外延层结构2内部而无法出射，因此全反射临界角越大，所出射的光线量越多，外延层结构2的出光效率越高。根据全反射临界角θ计算公式sinθ＝n2/n1可知，其中，n2为光疏介质折射率(此处为钝化层3的折射率)，n1为光密介质折射率(此处为外延层结构2中与钝化层3所接触的膜层的折射率)，在n1一定的前提下，n2越大，全反射临界角θ越大。在采用具有较高折射率(大于二氧化硅的折射率)的光刻胶作为钝化层的材料的情况下，例如为环氧基光刻胶，本公开中采用光刻胶形成的钝化层3所对应的全反射临界角，大于采用二氧化硅形成的钝化层所对应的全反射临界角，这样，在本公开提供的无机发光二极管基板01中，外延层结构2所发出的光线中能够有更多光线得以透过钝化层3出射，从而有利于提高外延层结构2的出光效率，进而有利于提高无机发光二极管基板01的发光效率。
需要说明的是，图2A所示出的无机发光二极管基板01中，由于工艺因素，外延层结构的各膜层的侧壁可以相对于衬底基板11所在平面呈一定角度，例如外延层结构的各膜层的在垂直于衬底基板11所在平面的截面形状呈梯形。示例性地，无机发光二极管基板01中的多个外延层结构2的制备方法为，在硅衬底上依次生长用于形成外延层结构的整面膜层，将形成外延层结构的整面膜层连同硅衬底倒扣在无机发光二极管基板01的衬底1上，将硅衬底去除，采用刻蚀工艺对留在衬底1上的整面膜层进行图案化处理，得到多个外延层架构2，在刻蚀过程中，远离衬底1的膜层被刻蚀的面积大于靠近衬底1的膜层被刻蚀的面积，这样最终形成的外延层结构中，远离衬底1的膜层的面积小于靠近衬底1的膜层的面积，使得外延层结构2的各膜层的在垂直于衬底基板11所在平面的截面形状呈梯形。
为了方便描述，图2B～图4所示出的无机发光二极管基板01中，外延层结构的各膜层的侧壁示意为垂直于衬底基板进行说明，但是并不造成对本公开所提供的无机发光二极管基板01的结构的限制。
图11可视为根据图5中的截面线BB’得到的截面的聚焦离子束显微图，图11用于显示包括第一电极12、外延层结构2、钝化层3和第二电极4在内的膜层的位置，以及进行厚度示意，截面线BB’并没有截取到过孔3v所在位置，因此图11中无法看到钝化层3的过孔3v。
在一些实施例中，如图2B所示，钝化层3包括第一部分3a和第二部分3b，第一部分3a覆盖在所述多个外延层结构2远离衬底基板11的一侧表面上，第二部分3b填充所述多个外延层结构2之间的间隙区域。相对于衬底基板11，第一部分3a远离衬底基板11的表面与所述第二部分3b远离衬底基板11的表面齐平或者大致齐平。
由于光刻胶具有流动性，在涂胶的过程中光刻胶能够填充相邻外延层结构2之间的间隙，从而所形成的钝化层3的第一部分3a和第二部分3b远离衬底基板11的表面相对于衬底基板11平或者大致齐平，这样能够保证钝化层3的表面的平坦性，从而避免钝化层3在无机发光二极管的上方拐角处断裂而造成漏电问题。
在一些实施例中，对于钝化层3的厚度的设置，需要考虑到钝化层3的第一部分3a完全覆盖外延层结构2的表面，且第二部分3b要填充多个外延层结构2之间的间隙区域，以使钝化层3的第一部分3a和第二部分3b远离衬底基板11的表面相对于衬底基板11齐平或者大致齐平，并且还需要考虑到钝化层3的厚度对后续过孔3v以及第二电极4的制备难易程度的影响，因此需要钝化层3的厚度进行合理设置。
在一些示例中，钝化层3的第一部分3a的厚度d1不能过厚，以避免增加过孔3v的制备工艺难度，且影响外延层结构2中的半导体层与第二电极4之间的欧姆接触。钝化层3的第一部分3a的厚度d1也不能过薄，而无法充分发挥绝缘作用。示例性地，钝化层3的第一部分3a的厚度d1与外延层结构2的厚度的比例范围为1：1～3：1。例如，在外延层结构2厚度为1μm的情况下，第一部分3a的厚度d1可以为1μm～3μm。
如图2B所示，钝化层3的第一部分3a的厚度d1的范围为1μm～2μm，例如，钝化层3的第一部分3a的厚度d1为2μm；钝化层3的第二部分3b的厚度d2的范围为2μm～4μm，例如，钝化层3的第二部分3b的厚度d2为3μm。可以理解的是，厚度d2和厚度d1的差为发光二极管芯片2的厚度。
为了使钝化层3的第一部分3a和第二部分3b远离衬底基板11的表面相对于衬底基板11齐平，钝化层3的第二部分3b的厚度d2应该是第一部分3a的厚度d1与外延层结构2的厚度之和，在外延层结构2的厚度为1μm的情况下，钝化层3的第一部分3a的厚度为2μm，第二部分3b的厚度为3μm，这样，可以保证钝化层3的表面是较平坦的，并且钝化层3的第一部分3a的厚度适中，有易于过孔3v以及第二电极4的制备，且钝化层不易剥落，不会造成漏电现象。
在一些实施例中，如图2B～图4所示，每个外延层结构2包括：层叠设置的第一半导体层21、发光层22和第二半导体层23。发光层22位于第一半导体层21和第二半导体层23之间。示例性地，发光层22具有量子阱结构。
其中，外延层结构2中，第一半导体层21相对于发光层22和第二半导体层23靠近衬底基板11；每个第一电极12与一个外延层结构2中的第一半导体层21耦接，每个第一电极12通过至少一个过孔3v与一个外延层结构2中的第一半导体层21耦接。
在一些示例中，第一半导体层21为N型半导体层，例如，第一半导体层21的材料为N型氮化镓(n-GaN)，第二半导体层23为P型半导体层，例如，第二半导体层23的材料为P型氮化镓(p-GaN)。对应地，第一电极12为阴极，第二电极4为阳极，每个外延层结构2的第一半导体层21通过过孔3v与阳极耦接，第二半导体层23与阴极耦接，从而阳极提供正向电压，阴极提供负向电压，使得电子和空穴分别从第一半导体层21和第二半导体层23传输至发光层22，从而电子和空穴在发光层22中复合，实现发光。
在另一些示例中，第一半导体层21为P型半导体层，例如，第一半导体层21的材料为P型氮化镓(p-GaN)，第二半导体层23为N型半导体层，例如，第二半导体层23的材料为N型氮化镓(n-GaN)。对应地，第一电极12为阳极，第二电极4为阴极，每个外延层结构2的第一半导体层21与阳极耦接，第二半导体层23通过过孔3v与阴极耦接，从而阳极提供正向电压，阴极提供负向电压，使得电子和空穴分别从第二半导体层23和第一半导体层21传输至发光层22，从而电子和空穴在发光层22中复合，实现发光。
在一些实施例中，钝化层3的材料为环氧基光刻胶。
环氧基光刻胶即SU-8胶，折射率为1.6，而二氧化硅的折射率为1.465，环氧基光刻胶的折射率较高，采用环氧基光刻胶作为钝化层3，有利于提高外延层结构2的出光效率。
示例性地，在外延层结构2包括层叠设置的第一半导体层21、发光层22和第二半导体层23的情况下，钝化层3覆盖在第二半导体层23远离衬底基板11的表面上，钝化层3与第二半导体层23的接触面即为全反射临界面。以第二半导体层23的材料为氮化镓，单颗外延层结构2的尺寸为10μm×10μm×1μm为例，氮化镓的折射率为2.5，根据全反射临界角θ计算公式sinθ＝n2/n1可知，采用二氧化硅作为钝化层3的材料，计算得出全反射临界角为35.8°，而采用环氧基光刻胶作为钝化层3的材料，计算得出全反射临界角为39.8°，可知环氧基光刻胶所对应的全反射临界角较大，从而有利于外延层结构2的出光效率的提升。
在上述前提下，若不考虑材料对光线的吸收，本公开的发明人利用蒙特卡洛法光线追迹得出：采用二氧化硅作为钝化层3的材料，单颗外延层结构2的出光效率约为84％，采用环氧基光刻胶作为钝化层3的材料，单颗外延层结构2的出光效率约为89％，从而本公开提供的无机发光二极管基板01中单颗外延层结构2的出光效率提高了约5％，从而有利于整个无机发光二极管基板01的出光效率的提升。
除上述优势外，环氧基光刻胶由于其近紫外光范围内光吸收度低，近紫外波段的光线在环氧基光刻胶中的穿透深度较大，不同位置的光刻胶接受的曝光强度衰减相对较小，故整个光刻胶层所获得的曝光量均匀一致，因此，采用环氧基光刻胶形成光刻胶膜层，进而进行曝光显影工艺得到的多个过孔3v的均一性较好。同时环氧基光刻胶还具有良好的力学性能、抗化学腐蚀性和热稳定性，有利于提高所形成的无机发光二极管基板01的稳定性和抗冲击性。
在一些实施例中，如图3所示，衬底1包括：衬底基板11、驱动电路13和多个第一电极12。其中，驱动电路13设置于衬底基板11上，多个第一电极12设置于驱动电路13远离衬底基板11一侧，多个第一电极12与驱动电路13耦接。驱动电路13被配置向多个第一电极12提供电信号，从而使得多个第一电极12或第二电极4能够向多个外延层结构2提供电压，驱动外延层结构2发光。
在一些实施例中，如图3所示，本公开所提供的无机发光二极管基板01采用有源驱动方式，多个第一电极12呈阵列式排布，多个第一电极12之间通过钝化层3实现绝缘，第一电极12为阳极，第二电极4为阴极，每个第一电极12耦接一个驱动电路13，多个第二电极4相互耦接为一整层阴极层。
示例性地，该驱动电路包括多个薄膜晶体管和至少一个存储电容，通过驱动电路向第一电极提供电压信号，从而第一电极向外延层结构2提供正向电压，同时第二电极向外延层结构2提供负向电压，从而控制外延层结构2发光。
在另一些实施例中，本公开所提供的无机发光二极管基板01采用无源驱动方式，多个第一电极12呈阵列式排布，同一行或同一列第一电极12耦接为一体，同一列或同一行第二电极4耦接为一体。
示例性地，如图4和图5所示，图4为由图5中的截面线AA’得到的无机发光二极管基板01的截面图，多个第一电极12呈阵列式排布，同一行第一电极12耦接为一体，形成多个沿行方向延伸的条状第一电极体12’，同一列第二电极4耦接为一体，形成多个沿列方向延伸条状第二电极体4’，多个条状第一电极体12’为阳极，例如多个条状第二电极体4’为阴极，相邻两个条状第一电极体12’之间通过钝化层3实现绝缘，相邻两个条状第二电极体4’之间通过钝化层3实现绝缘。在多个第一电极12条和多个第二电极4条的交叠位置处，外延层结构2在阳极和阴极的电压驱动下发光。
在一些示例中，采用COG(Chip On Glass)或者TAB(Tape Automated Bonding)等方式外接驱动电路，驱动电路与多个条状第一电极体12’和多个条状第二电极体4’耦接，被配置为向多个条状第一电极体12’和多个条状第二电极体12’提供驱动电压，以驱动多个外延层结构2发光。
如图6所示，本公开的一些实施例还提供了一种无机发光二极管基板01的制备方法，包括：
S1、提供衬底1和多个外延层结构2，所述衬底1包括多个第一电极12。
衬底1包括衬底基板11和多个第一电极12，多个第一电极12设置于衬底基板11上，示例性地，多个第一电极12呈阵列式排布。
在一些示例中，外延层结构2的制备方式为：在硅衬底或者蓝宝石衬底上依次生长缓冲层、第二半导体膜层、发光膜层和第一半导体膜层，将硅衬底或蓝宝石衬底从缓冲层与硅衬底或蓝宝石衬底的界面处剥离。示例性地，采用激光剥离技术，将缓冲层气化，从而得到第二半导体膜层、发光膜层和第一半导体膜层组成的层叠结构。将该层叠结构进行分割得到多个外延层结构2，每个外延层结构2包括层叠设置的第一半导体层21、发光层22和第二半导体层23。
S2、将所述多个外延层结构2转移至所述衬底1上，使每个外延层结构2与一个第一电极12耦接。
在一些实施例中，将所述多个外延层结构2转移至衬底1上可以采用拾取-贴装(Pick&Place)、倒装焊或转印等方式，使得每个外延层结构2的第一半导体层21与一个第一电极12耦接。
示例性地，如图7所示，以下提供S2的一种可能的实现方式，包括：
S21、提供中转基板，将多个外延层结构2固定于中转基板表面，使每个外延层结构2的第二半导体层23背离该中转基板，且多个外延层结构2的排布与衬底1中的多个第一电极12的排布一致。
示例性地，将多个外延层结构2通过胶水等粘接介质粘合在中转基板表面，该粘接介质可以在后续激光照射下失去黏性，从而使得中转基板与多个无机发光二极管分离。
S22、将中转基板倒扣在衬底1上，使多个外延层结构2与多个第一电极12一一对准，使每个外延层结构2的第一半导体层21与一个第一电极12接触。
S23、采用键合工艺使每个外延层结构2的第一半导体层21与一个第一电极12键合，实现耦接。
S24、移除中转基板。
S3、在所述多个外延层结构2远离衬底1的一侧形成光刻胶膜，使所述光刻胶膜覆盖在所述多个外延层结构2远离所述衬底1一侧的表面上，且填充所述多个外延层结构2之间的间隙区域。
在一些实施例中，如图8所示，S3包括：
S31、在所述多个外延层结构2远离衬底1的一侧旋涂光刻胶，使光刻胶覆盖在多个外延层结构2远离所述衬底1一侧的表面上，且填充多个外延层结构2之间的间隙区域。
示例性地，上述光刻胶选用环氧基光刻胶，根据预设的钝化层3的厚度，控制旋涂速度，使光刻胶能够覆盖在多个外延层结构2远离所述衬底1一侧的表面上，该部分的光刻胶的厚度为1μm，且填充多个外延层结构2之间的间隙区域，外延层结构2的厚度为2μm的情况下，该部分的光刻胶的厚度为3μm。
S32、将光刻胶预固化，形成光刻胶膜。
将旋涂有光刻胶的基板放置于高温热台几分钟，使光刻胶预固化，形成光刻胶膜。
S4、图案化所述光刻胶膜，在所述光刻胶膜中形成多个过孔3v，得到钝化层3；
在一些实施例中，如图9所示，S4包括：
S41、在光刻胶膜远离衬底1的一侧设置掩膜板。
S42、对光刻胶膜进行曝光显影工艺，在光刻胶膜中形成多个过孔3v。
示例性地，在掩膜板的遮挡作用下，对光刻胶膜进行曝光，在光刻胶为环氧基光刻胶的情况下，环氧基光刻胶为负性光刻胶，因此掩模板的图案与所要形成的钝化层3的图案相反，对光刻胶膜的除对应过孔3v位置之外的部分进行曝光。曝光完成后，利用显影液对光刻胶膜进行显影，使得光刻胶膜的对应过孔3v位置的部分溶于显影液中，从而在光刻胶膜中形成多个过孔3v。
S43、将形成有多个过孔3v的光刻胶膜进行固化，得到钝化层3。
将形成有多个过孔3v的基板放置于高温热台，对胶体进行进一步固化，得到钝化层3。
S5、采用等离子体工艺对多个过孔3v进行去残留处理，去除光刻胶膜显影后残留在多个过孔3v内的胶膜。
示例性地，使用氧气等离子体处理工艺(O plasma)对多个过孔3v进行短时处理，从而去除光刻胶膜显影后残留在多个过孔3v内的胶膜。这样，在后续制作多个第二电极4时，第二电极4能够与外延层结构2中的第二半导体层23直接接触，从而使得第二电极4与第二半导体层23的欧姆接触性更好，有利于载流子的传输。
S6、在钝化层3远离衬底1的一侧形成多个第二电极4，每个第二电极4通过至少一个过孔3v与一个外延层结构2耦接。
示例性地，采用电化学沉积工艺或者蒸镀工艺，在钝化层3远离衬底1的一侧形成多个第二电极4，使每个第二电极4通过至少一个过孔3v与一个外延层结构2的第二半导体层23耦接。
本公开的一些实施例提供了无机发光二极管基板01的制备方法，采用光刻胶作为钝化层3的材料，在钝化层3的制备过程中，由于光刻胶具有流动性，在涂胶的过程中光刻胶能够填充相邻外延层结构2之间的间隙，使得所形成的钝化层3能够覆盖在多个外延层结构2远离衬底1一侧的表面上，并填充多个外延层结构2之间的间隙区域，从而钝化层3的表面较平坦，这样就避免了钝化层3在外延层结构的远离衬底1一侧的拐角处断裂的问题，从而消除了由此引起的漏电问题。并且，由于光刻胶为有机材料，其附着力比二氧化硅等无机材料的附着力更好，因此不会出现剥落问题。
采用曝光显影工艺在光刻胶膜中形成多个过孔3v，从而得到钝化层3，工艺步骤较简单，成本较低，避免了使用相关技术中工艺难度较高的沉积工艺和刻蚀工艺，也就避免了使用高成本的沉积及刻蚀设备，简化了制备工艺，节约了制作成本。
最终所得到的无机发光二极管基板01中，采用光刻胶作为钝化层3的材料，相比采用二氧化硅作为钝化层3的材料，外延层结构2所发出的光线中能够有更多光线得以透过钝化层3出射，从而有利于提高外延层结构2的出光效率，进而有利于提高无机发光二极管基板01的发光效率。
如图10所示，本公开的一些实施例还提供了一种无机发光二极管显示装置02，包括：无机发光二极管基板01和封装基板5，封装基板5设置于无机发光二极管基板01的设置有第二电极4的一侧。
在一些示例中，无机发光二极管显示装置02为Micro LED(微型发光二极管，MicroLight-Emitting Diode)显示装置或者Mini LED(迷你发光二极管，Mini Light-EmittingDiode)显示装置。
本公开实施例所提供的无机发光二极管显示装置02具有分辨率高、功耗低、亮度高、清晰度高、色彩饱和度高、响应速度较快、使用寿命较长等优势，还具有与无机发光二极管基板01相同的技术效果，例如较高的出光效率，极大降低了漏电的几率等，此处不再赘述。
本公开的一些实施例所提供的无机发光二极管显示装置可以是显示不论运动(例如，视频)还是固定(例如，静止图像)的且不论文字还是的图像的任何装置。更明确地说，预期所述实施例可实施在多种电子装置中或与多种电子装置关联，所述多种电子装置例如(但不限于)移动电话、无线装置、个人数据助理(PDA)、手持式或便携式计算机、GPS接收器/导航器、相机、MP4视频播放器、摄像机、游戏控制台、手表、时钟、计算器、电视监视器、平板显示器、计算机监视器、汽车显示器(例如，里程表显示器等)、导航仪、座舱控制器和/或显示器、相机视图的显示器(例如，车辆中后视相机的显示器)、电子相片、电子广告牌或指示牌、投影仪、建筑结构、包装和美学结构(例如，对于一件珠宝的图像的显示器)等。
以上所述，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以所述权利要求的保护范围为准。

Claims (11)

1.一种无机发光二极管基板，包括：
衬底，所述衬底包括多个第一电极；
设置于所述衬底上的多个外延层结构，所述多个外延层结构间隔布置；每个第一电极与一个外延层结构耦接；
钝化层，所述钝化层的材料为光刻胶，所述钝化层覆盖在所述多个外延层结构远离所述衬底一侧的表面上，且所述钝化层填充所述多个外延层结构之间的间隙区域，所述钝化层中具有多个过孔；
设置于所述钝化层远离所述衬底一侧的多个第二电极，每个第二电极通过至少一个过孔与一个外延层结构耦接。
2.根据权利要求1所述的无机发光二极管基板，其中，
所述钝化层包括第一部分和第二部分，所述第一部分覆盖在所述多个外延层结构远离所述衬底一侧表面上，所述第二部分填充所述多个外延层结构之间的间隙区域；
相对于所述衬底，所述第一部分远离所述衬底的表面与所述第二部分远离所述衬底的表面齐平或者大致齐平。
3.根据权利要求2所述的无机发光二极管基板，其中，
所述钝化层的第一部分的厚度与所述外延层结构的厚度的比例范围为1：1～3：1。
4.根据权利要求1～3中任一项所述的无机发光二极管基板，其中，所述钝化层的材料为环氧基光刻胶。
5.根据权利要求1～4中任一项所述的无机发光二极管基板，其中，每个外延层结构包括：
层叠设置的第一半导体层、发光层和第二半导体层，所述发光层位于所述第一半导体层和所述第二半导体层之间；
其中，所述外延层结构中，所述第一半导体层相对于所述发光层和所述第二半导体层靠近所述衬底；
每个所述第一电极与一个外延层结构中的第一半导体层耦接；
每个所述第二电极通过至少一个过孔与一个外延层结构中的第二半导体层耦接。
6.根据权利要求1～5中任一项所述的无机发光二极管基板，其中，所述衬底包括：
衬底基板；
设置于所述衬底基板上的驱动电路；
设置于所述驱动电路远离所述衬底基板一侧的多个第一电极，所述多个第一电极与所述驱动电路耦接。
7.一种无机发光二极管基板的制备方法，包括：
提供衬底和多个外延层结构，所述衬底包括多个第一电极；
将所述多个外延层结构转移至所述衬底上，使每个外延层结构与一个第一电极耦接；
在所述多个外延层结构远离衬底的一侧形成光刻胶膜，使所述光刻胶膜覆盖在所述多个外延层结构远离所述衬底一侧的表面上，且填充所述多个外延层结构之间的间隙区域；
图案化所述光刻胶膜，在所述光刻胶膜中形成多个过孔，得到钝化层；
在所述钝化层远离衬底的一侧形成多个第二电极，每个第二电极通过至少一个过孔与一个外延层结构耦接。
8.根据权利要求7所述的制备方法，其中，所述图案化所述光刻胶膜，在所述光刻胶膜中形成多个过孔，得到钝化层，包括：
在所述光刻胶膜远离所述衬底的一侧设置掩膜板；
对所述光刻胶膜进行曝光显影工艺，在所述光刻胶膜中形成多个过孔；
将形成有多个过孔的光刻胶膜进行固化，得到钝化层。
9.根据权利要求7或8所述的制备方法，其中，所述在所述多个外延层结构远离衬底的一侧形成光刻胶膜，包括：
在所述多个外延层结构远离衬底的一侧旋涂光刻胶，使所述光刻胶覆盖在所述多个外延层结构远离所述衬底一侧的表面上，且填充所述多个外延层结构之间的间隙区域；
将所述光刻胶预固化，形成光刻胶膜。
10.根据权利要求7～9中任一项所述的制备方法，还包括：
在所述钝化层远离衬底的一侧形成多个第一电极之前，
采用等离子体工艺对所述多个过孔进行去残留处理，去除所述光刻胶膜显影后残留在所述多个过孔内的胶膜。
11.一种无机发光二极管显示装置，包括：
如权利要求1～6中任一项所述的无机发光二极管基板；
设置于所述无机发光二极管基板一侧的封装基板。
CN202010262697.5A 2020-04-03 2020-04-03 无机发光二极管基板及其制备方法 Pending CN113497077A (zh)

Priority Applications (6)

Application Number Priority Date Filing Date Title
CN202010262697.5A CN113497077A (zh) 2020-04-03 2020-04-03 无机发光二极管基板及其制备方法
US17/620,423 US20220359789A1 (en) 2020-04-03 2021-01-06 Inorganic light-emitting diode substrate and manufacturing method thereof, and inorganic light-emitting diode display device
DE112021000222.8T DE112021000222T5 (de) 2020-04-03 2021-01-06 Anorganisches Leuchtdiodensubstrat und Herstellungsverfahren dafür
KR1020227017922A KR20220163925A (ko) 2020-04-03 2021-01-06 무기 발광 다이오드 기판 및 그 제조 방법
JP2022540504A JP2023520280A (ja) 2020-04-03 2021-01-06 無機発光ダイオード基板及びその製造方法
PCT/CN2021/070511 WO2021196817A1 (zh) 2020-04-03 2021-01-06 无机发光二极管基板及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010262697.5A CN113497077A (zh) 2020-04-03 2020-04-03 无机发光二极管基板及其制备方法

Publications (1)

Publication Number Publication Date
CN113497077A true CN113497077A (zh) 2021-10-12

Family

ID=77926907

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010262697.5A Pending CN113497077A (zh) 2020-04-03 2020-04-03 无机发光二极管基板及其制备方法

Country Status (6)

Country Link
US (1) US20220359789A1 (zh)
JP (1) JP2023520280A (zh)
KR (1) KR20220163925A (zh)
CN (1) CN113497077A (zh)
DE (1) DE112021000222T5 (zh)
WO (1) WO2021196817A1 (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023107881A1 (en) * 2021-12-10 2023-06-15 Lumileds Llc Testable flip-chip micro-light emitting diode (led) devices

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106206651A (zh) * 2015-05-28 2016-12-07 美科米尚技术有限公司 发光二极管显示装置及其制造方法
US20190035773A1 (en) * 2017-07-26 2019-01-31 Au Optronics Corporation Dual-sided display and method for fabricating the same
CN109585488A (zh) * 2019-01-02 2019-04-05 京东方科技集团股份有限公司 Led显示基板及其制作方法、显示装置
CN110491986A (zh) * 2019-07-12 2019-11-22 纳晶科技股份有限公司 光电设备及其制备方法、光电设备的组件

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109300919B (zh) * 2018-10-15 2020-09-29 上海天马微电子有限公司 Micro LED显示基板及其制作方法、显示装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106206651A (zh) * 2015-05-28 2016-12-07 美科米尚技术有限公司 发光二极管显示装置及其制造方法
US20190035773A1 (en) * 2017-07-26 2019-01-31 Au Optronics Corporation Dual-sided display and method for fabricating the same
CN109585488A (zh) * 2019-01-02 2019-04-05 京东方科技集团股份有限公司 Led显示基板及其制作方法、显示装置
CN110491986A (zh) * 2019-07-12 2019-11-22 纳晶科技股份有限公司 光电设备及其制备方法、光电设备的组件

Also Published As

Publication number Publication date
US20220359789A1 (en) 2022-11-10
WO2021196817A8 (zh) 2021-11-04
JP2023520280A (ja) 2023-05-17
KR20220163925A (ko) 2022-12-12
DE112021000222T5 (de) 2022-09-01
WO2021196817A1 (zh) 2021-10-07

Similar Documents

Publication Publication Date Title
RU2727069C1 (ru) Подложка дисплея, способ ее производства, дисплей
CN109904347B (zh) 发光器件及其制造方法、显示装置
US11798958B2 (en) Driving backplane, manufacturing method thereof, and display apparatus
WO2021017986A1 (zh) 显示基板及显示装置
EP3926682A1 (en) Display device using semiconductor light-emitting elements, and method for manufacturing same
US20230352643A1 (en) Display apparatus using semiconductor light-emitting device
KR20190076929A (ko) 마이크로 led를 이용한 디스플레이 장치 및 이의 제조 방법
CN109904336B (zh) 电子装置基板及制造方法/显示装置
CN111710694B (zh) 显示基板及其制作方法、显示装置
CN110767646B (zh) 显示基板及其制造方法、显示装置
US11869871B2 (en) Apparatus and method for self-assembling semiconductor light-emitting device
EP3989283B1 (en) Substrate for manufacturing display device and method for manufacturing display device
US11257852B2 (en) Circuit backplane of display panel, method for manufacturing the circuit backplane, and display panel
US20190333425A1 (en) Flexible display device
CN114899298B (zh) 一种像素单元及其制作方法、微显示屏、分立器件
US20220302351A1 (en) Display device using semiconductor light emitting diode
WO2021196817A1 (zh) 无机发光二极管基板及其制备方法
KR20200095210A (ko) 반도체 발광 소자, 이의 제조 방법, 및 이를 포함하는 디스플레이 장치
US20220181399A1 (en) Electroluminescence Display Apparatus
CN112909207B (zh) 显示面板及其制作方法
CN112289948B (zh) 有机发光二极体显示面板及其制作方法
CN115117135A (zh) 显示面板
US11830763B2 (en) Methods of manufacturing thin film transistor, biometric device, and display apparatus
JPWO2021196817A5 (zh)
WO2023231462A1 (zh) 微型发光二极管芯片、其制作方法、显示面板及电子设备

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination