CN104412397B - 用于表面贴装技术的发光二极管及其制造方法以及制造发光二极管模块的方法 - Google Patents

用于表面贴装技术的发光二极管及其制造方法以及制造发光二极管模块的方法 Download PDF

Info

Publication number
CN104412397B
CN104412397B CN201380034938.9A CN201380034938A CN104412397B CN 104412397 B CN104412397 B CN 104412397B CN 201380034938 A CN201380034938 A CN 201380034938A CN 104412397 B CN104412397 B CN 104412397B
Authority
CN
China
Prior art keywords
layer
semiconductor layer
reflective metal
barrier
electrically conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201380034938.9A
Other languages
English (en)
Other versions
CN104412397A (zh
Inventor
蔡钟炫
张钟敏
卢元英
徐大雄
姜珉佑
李俊燮
金贤儿
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seoul Viosys Co Ltd
Original Assignee
Seoul Viosys Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=49783438&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=CN104412397(B) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Seoul Viosys Co Ltd filed Critical Seoul Viosys Co Ltd
Priority to CN201710165974.9A priority Critical patent/CN107134519B/zh
Priority to CN201710165664.7A priority patent/CN107134518B/zh
Priority to CN201710166369.3A priority patent/CN107452848B/zh
Priority to CN201710165552.1A priority patent/CN107134520B/zh
Publication of CN104412397A publication Critical patent/CN104412397A/zh
Application granted granted Critical
Publication of CN104412397B publication Critical patent/CN104412397B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Abstract

提供一种其中通过保护绝缘层限定的构造成包围反射金属层的导电阻挡层的发光二极管(LED)及其制造方法。包括反射金属层和导电阻挡层的反射图案形成在其中形成有第一半导体层、活性层和第二半导体层的发光结构上。在形成工艺过程中，导电阻挡层防止反射金属层的扩散，并且延伸至凹进到具有外伸结构的光刻胶图案下方的保护绝缘层。由此防止导电阻挡层与具有外伸结构的光刻胶图案的侧壁形成接触以及反射金属层形成尖端的现象。由此可以制造出具有各种不同形状的LED模块。

Description

用于表面贴装技术的发光二极管及其制造方法以及制造发光 二极管模块的方法
技术领域
本发明涉及发光二极管(LED)，更具体地涉及用于表面贴装的LED。
背景技术
发光二极管(LED)是一种包括n型半导体层、p型半导体层、以及置于n型和p型半导体层之间的活性层的设备。当正向电场被施加到n型和p型半导体层上时，电子和空穴会被注入到活性层，并且在活性层中重新结合从而发光。
此外，根据芯片类型，LED可以包括反射层。也就是说，倒装芯片型的特点是通过基底发光。相应地，在将半导体层形成于基底上之后，将由金属形成的反射层引入到半导体层或者电流扩散层上，并且光被反射层反射。此外还在反射层上提供阻挡层。阻挡层被用于阻止形成反射层的金属的扩散。
图1和图2为包括反射层和阻挡层的常规LED的横截面图。
参见图1，在基底10上形成有第一半导体层20、活性层30、第二半导体层40、反射层50和阻挡层60。
基底10通常由蓝宝石材料形成，且第一半导体层20为n型。在第一半导体层20上形成活性层30，其具有典型的多量子阱(MQW)结构。同样，在活性层30上形成p型的第二半导体层40。
对具有上述结构的LED进行台面蚀刻以暴露第一半导体层20的顶部表面。在经台面蚀刻处理而暴露的第一半导体层20的顶部表面上还形成具有外伸结构的光刻胶图案70。
第二半导体层40被暴露在其中光刻胶图案70彼此间隔开的空间中，反射层50形成于第二半导体层40的暴露表面上。利用诸如溅射工艺这样的典型工艺，通过其中光刻胶图案70彼此间隔开的空间在第二半导体层40的表面上形成反射层50。此外，可以额外地在反射层50的下方形成电阻接触层。电阻接触层的形成材料可以由选择的以在反射层50和第二半导体层40之间形成电阻接触的材料形成。
此后，形成阻挡层60以包围反射层50的顶部和侧向表面。阻挡层60可以利用溅射工艺来形成。阻挡层60起到阻止形成反射层50的金属原子扩散的作用，并且由导电金属形成。由于阻挡层60因溅射工艺而具有预定的扩散系数或者各向同性的扩散系数，因此阻挡层60包围反射层50的顶部和侧向表面，并且还形成在第二半导体层40的暴露表面上。阻挡层60还堆积在具有外伸结构的光刻胶图案70的边缘部上。阻挡层60被粘附在光刻胶图案70的侧壁上，并且以尖锐的形状沉积在光刻胶图案70的边缘部上。
参见图2，图1中公开的光刻胶图案被去除以执行后续工艺。通过去除光刻胶图案，具有尖锐形状的阻挡层60的尖端80被暴露出来。在后续工艺中，阻挡层60的被暴露的尖端80形成细微颗粒。金属颗粒增大了后续工艺过程中的污染，并且降低产量。
因此，需要一种在阻挡层60形成过程中去除尖端80并且提高产量的技术。
发明内容
技术问题
本发明涉及一种发光二极管(LED)，其具有通过保护绝缘层限定的导电阻挡层。
本发明还涉及一种用于实现第一目标的制造LED的方法。
此外，本发明还涉及一种使用通过实现第一目标而提供的LED的LED模块的制造方法。
问题的解决方案
本发明的第一方面提供了一种LED，其包括：基底，形成在基底上的第一半导体层，形成在第一半导体层上且被构造成产生光的活性层，形成在活性层上且具有与第一半导体层互补的导电类型的第二半导体层，以及在形成于第二半导体层上的保护绝缘层之间形成且被构造成反射在活性层中产生的光的反射图案，该反射图案具有与保护绝缘层接触的导电阻挡层。
本发明的第二方面提供了一种LED的制造方法，其包括：在基底上顺序地形成第一半导体层、活性层、第二半导体层和保护绝缘层，蚀刻保护绝缘层、第二半导体层和活性层并且形成暴露第一半导体层的表面的台面区域，在台面区域上形成具有外伸结构的光刻胶图案并且蚀刻通过光刻胶图案之间的空间暴露的保护绝缘层，在通过蚀刻保护绝缘层暴露的第二半导体层的表面上形成反射金属层，并且在反射金属层上形成导电阻挡层，该导电阻挡层延伸至保留在光刻胶图案下方的保护绝缘层。
本发明的第三方面提供了一种制造LED的方法，其包括：在基底上顺序地形成第一半导体层、活性层和第二半导体层，蚀刻第二半导体层和活性层并且形成暴露第一半导体层的表面的台面区域，在台面区域和暴露的第二半导体层上形成保护绝缘层，在台面区域上形成具有外伸结构的光刻胶图案并且蚀刻通过光刻胶图案之间的空间暴露的保护绝缘层，在通过蚀刻保护绝缘层暴露的第二半导体层的表面上形成反射金属层，并且在反射金属层上形成导电阻挡层，该导电阻挡层延伸至保留在光刻胶图案下方的保护绝缘层。
本发明的第四方面提供了一种制造LED模块的方法，其包括：将第一绝缘层涂覆在其中基底上形成有第一半导体层、活性层、第二半导体层和反射图案的结构上并且暴露反射图案和第一半导体层，在第一绝缘层上形成导电反射层和反射阻挡层，反射阻挡层通过导电反射层电连接第一半导体层并且被构造成暴露反射图案，将第二绝缘层涂覆在反射阻挡层上以暴露反射图案并且暴露电连接第一半导体层的反射阻挡层，以及在反射阻挡层上形成第一焊盘和在反射图案上形成第二焊盘。
本发明的有益效果
根据本发明，在包括第一半导体层、活性层和第二半导体层的发射结构上形成保护绝缘层，并且在保护绝缘层之间形成包括导电阻挡层的反射图案。
该反射图案包括反射金属层、应力松弛层以及导电阻挡层。在成形工艺器件，导电阻挡层渗透到具有外伸结构的光刻胶图案的下部中。因此，导电阻挡层与凹进至光刻胶图案下部的一部分的保护绝缘层形成接触。因此，防止导电阻挡层的突出。由此可以防止由生成金属颗粒而导致的工艺污染以及产量的下降。
此外，在LED模块的制造过程中，在导电反射层上形成反射阻挡层，其被构造成防止金属物质的扩散。反射阻挡层电连接第一半导体层，并且电连接随后将形成的第一焊盘。
此外，在焊盘的每一个上形成焊盘阻挡层。从而禁止焊接工艺或压焊(bond)工艺过程中金属原子的渗透或扩散，并且这些焊盘能够保证高的导电率。
本发明的这些方面不应受到上述描述的限制，本领域技术人员将从文中描述的示例性实施例中清楚地认识到其它未提及的方面。
附图说明
图1和2是包括反射层和阻挡层的常规发光二极管(LED)的横截面图。
图3是根据本发明的第一示例性实施例的LED的横截面图。
图4至图9为横截面图，其示出了根据本发明的第一示例性实施例的图3的LED的制造方法。
图10是根据本发明的第二示例性实施例的LED的横截面图。
图11至图16为横截面图，其示出了根据本发明的第二示例性实施例的图10的LED的制造方法。
图17是根据本发明的第三示例性实施例的LED的横截面图。
图18至图22为横截面图，其示出了根据本发明的第三示例性实施例的图17的LED的制造方法。
图23至图27示出了根据本发明的第四示例性实施例的其中应用了图3或图10的结构的LED模块的平面图和横截面图。
图28至图30示出了根据本发明的第五示例性实施例的其中应用了图3或图10的结构的LED模块的平面图和横截面图。
具体实施方式
在下文中，将详细描述本发明的示例性实施例。然而，应当理解这并非要将本发明限制为所公开的特定形式。
应理解，当层被称作位于另一个层或基底上时，它可以直接位于该另一层或基底上，或者也可以存在中间层。描述空间关系的术语，诸如“在……上”、“上方”、“顶部表面”、“在……之下”、“下方”、“底部表面”等可以出于方便描述的目的而在本文中使用，以描述图中示出的一个元件或特征与另一元件或特征的关系。应理解，这种术语期望除了图中描绘的方位之外，还包括该设备在使用或操作中的不同方位。例如，如果图中的设备被翻转，描述成“位于”其它元件或特征“之下”或“下方”的元件则会被定向成“位于”该其它元件或特征“之上”。因此，术语“在……之下”可以包括位于上方和下方的方位。设备的方位可以以其它方式变化(例如，转动90度或其它一些角度)，在此描述的空间关系应当在这种变化范围的范围内进行解释。
应理解，尽管第一、第二等这类术语可以用于本文中以描述各种元件，但是这些元件不应受到这些术语的限制。
在附图中，层及区域的厚度可以出于清晰的目的而被放大。在全文中，类似的参考数字指示类似的元件。
实施例1
图3是根据本发明的第一示例性实施例的发光二极管(LED)的横截面图。
参见图3，基底100上形成有第一半导体层110、活性层120、第二半导体层130和反射图案140。
基底100的形成材料可以是任何能够诱发第一半导体层110生长的材料。相应地，基底100可以包括蓝宝石(Al2O3)、碳化硅(SiC)、氮化镓(GaN)、氮化铟镓(InGaN)、氮化铝镓(AlGaN)、氮化铝(AlN)、氧化镓(Ga2O3)或者硅。更具体地，基底100可以是蓝宝石基底。
基底100也可以是其上未进行表面处理的基底。基底100可以是图形化的基底。
此外，在基底100上设置第一半导体层110。该第一半导体层110优选为n型。
此外，形成于第一半导体层110上的活性层120可以具有其中阱层和阻挡层堆叠的单量子阱(SQW)结构或者其中阱层和阻挡层交替堆叠的MQW结构。
在活性层120上设置第二半导体层130。第二半导体层130优选为p型。
此外，第一半导体层110、活性层120和第二半导体层130可以包括Si、GaN、AlN、InGaN或者AlInGaN。当第一半导体层110包括GaN时，活性层120和第二半导体层130优选包括GaN。然而，由于第二半导体层130具有与第一半导体层110互补的导电类型，与第一半导体层110不同的掺杂物被引入到第二半导体层130中。也就是说，当充当施体的掺杂物被引入到第一半导体层110时，充当受体的掺杂物则被引入第二半导体层130。而且，活性层120优选包括在其上进行带隙设计以形成阻挡层和阱层的材料。
在第二半导体层130上形成反射图案140。
反射图案140包括电阻接触层141、反射金属层142、应力松弛层143或者导电阻挡层144。
电阻接触层141的形成材料可以是任何能够在反射金属层142和第二半导体层130之间实现电阻接触的材料。因此，电阻接触层141可以包括包含镍(Ni)或铂(Pt)在内的金属，或者包括导电氧化物，诸如氧化铟锡(ITO)或者氧化锌(ZnO)。然而，在一些实施例中可以省略电阻接触层141。
反射金属层142形成在电阻接触层141上。反射金属层142反射由活性层120产生的光。因此，通过选择具有导电性和高的光学反射性的材料来形成反射金属层142。反射金属层142包括银、银合金、铝或铝合金。
此外，应力松弛层143可以形成在反射金属层142上。应力松弛层143的热膨胀系数优选等于或高于导电阻挡层144的热膨胀系数，且等于或低于反射金属层142的热膨胀系数。因此，可以减少因反射金属层142和导电阻挡层144之间的热膨胀系数差导致的应力。相应地，可以根据选择的形成反射金属层142和导电阻挡层144的材料来不同地选择形成应力松弛层143的材料。
然而，在一些实施例中可以省略电阻接触层141或者应力松弛层143。
导电阻挡层144形成在反射金属层142或者应力松弛层143上。例如，当应力松弛层143被省略时，导电阻挡层144形成在反射金属层142上。当形成应力松弛层143时，导电阻挡层144形成在应力松弛层143上。导电阻挡层144形成为包围反射金属层142的至少侧向表面和应力松弛层143的顶部和侧向表面。由此防止组成反射金属层142的金属原子或离子扩散。因反射金属层142和导电阻挡层144之间的热膨胀系数差导致的应力在应力松弛层143中被吸收。
例如，当反射金属层142包括铝或铝合金，且导电阻挡层144包括钨(W)、钨化钛(TiW)或者钼(Mo)时，应力松弛层143可以是由银(Ag)、铜(Cu)、镍(Ni)、铂(Pt)、钛(Ti)、铑(Rh)、钯(Pd)或铬(Cr)形成的单层、或者由Cu、Ni、Pt、Ti、Rh、Pd或Au形成的组合物。而且，当反射金属层142包括铝或铝合金，且导电阻挡层144包括Cr、Pt、Rh、Pd或Ni时，应力松弛层143可以是由Ag或Cu形成的单层或者由Ni、Au、Cu或Ag形成的组合物。
此外，当反射金属层142包括银或银合金，且导电阻挡层144包括W、TiW或Mo时，应力松弛层143可以是由Cu、Ni、Pt、Ti、Rh、Pd或Cr形成的单层或者由Cu、Ni、Pt、Ti、Rh、Pd、Cr或Au形成的组合物。而且，当反射金属层142包括银或银合金，且导电阻挡层144包括Cr或Ni时，应力松弛层143可以是由Cu、Cr、Rh、Pd、TiW或Ti形成的单层、或者由Ni、Au或Cu形成的组合物。
此外，导电阻挡层144被形成为覆盖第二半导体层130的表面，并且延伸至保护绝缘层145的侧向表面。然而，导电阻挡层144优选形成为接触保护绝缘层145的侧向表面，但是不覆盖保护绝缘层145的顶部表面。
图4至图9为横截面图，其示出了根据本发明的第一示例性实施例的图3的LED的制造方法。
参见图4，第一半导体层110、活性层120、第二半导体层130、以及保护绝缘层145顺序形成在基底100上。
基底100可以包括蓝宝石(Al2O3)、碳化硅(SiC)、氮化镓(GaN)、氮化铟镓(InGaN)、氮化铝镓(AlGaN)、氮化铝(AlN)、氧化镓(Ga2O3)或者硅。更具体地，基底100可以是蓝宝石基底。另外，基底100可以是图形化的基底。
另外，第一半导体层110设置在基底100上。该第一半导体层110优选为n导电型。
此外，形成于第一半导体层110上的活性层120可以具有其中阱层和阻挡层堆叠的SQW结构，或者其中阱层和阻挡层交替堆叠的MQW结构。
第二半导体层130被设置在活性层120上。第二半导体层130优选具有p导电型。
另外，第一半导体层110、活性层120和第二半导体层130的材料及构造与参照图3描述的相同，因此不再进行描述。
此外，第一半导体层110、活性层120和第二半导体层130利用外延生长工艺形成。相应地，第一半导体层110、活性层120和第二半导体层130优选利用金属有机化学气相沉积(MOCVD)工艺形成。
保护绝缘层145也形成在第二半导体层上。该保护绝缘层可以由任何绝缘材料形成。相应地，该保护绝缘层145可以由氧化硅或者氮化硅形成。此外，该保护绝缘层145可以由相对于下方的第二半导体层130、活性层120或者第一半导体层110具有蚀刻选择性并且具有绝缘特性的任何绝缘材料形成。
此外，该保护绝缘层145可以利用各种不同的方法来形成，诸如旋涂工艺、物理气相沉积(PVD)工艺、CVD工艺、或者原子层沉积(ALD)工艺。
参见图5，利用普通的蚀刻工艺去除活性层120、第二半导体层130和保护绝缘层145的一些部分。因此，第一半导体层110的一部分被暴露。由于该蚀刻工艺，第一半导体层110的顶部表面被暴露，活性层120和第二半导体层130的侧向表面被暴露，活性层120和第二半导体层130的顶部和侧向表面被暴露，以及保护绝缘层145的顶部和侧向表面被暴露。相应地，通过利用蚀刻工艺去除活性层120、第二半导体层130和保护绝缘层145的部分可以形成沟或孔洞。也就是说，从图5的保护绝缘层145的表面蚀刻到第一半导体层110的表面的台面区域150可以是具有沟渠形状的条带型或者孔洞型。
此外，当台面区域150为条带型时，台面区域150可以具有相对于第一半导体层110的表面的竖直轮廓或者倾斜轮廓。优选地，台面区域150具有相对于第一半导体层110的表面成约20°至约70°角倾斜的轮廓。同样地，当台面区域150为呈大致圆形的孔洞类型时，台面区域150可以具有相对于第一半导体层110的表面的竖直轮廓或者倾斜轮廓。优选地，台面区域150具有相对于第一半导体层110的表面成约20°至约70°角倾斜的轮廓。当轮廓的倾斜角小于20°时，台面区域150的宽度向上快速增大。相应地，所产生的光的会聚度因发射结构而恶化。同样地，当轮廓的倾斜角大于70°时，台面区域150具有近似竖直的轮廓。相应地，因层的侧壁对所产生的光的反射效果变得不重要。
参见图6，在因形成台面区域150的底部表面而暴露的第一半导体层110上形成光刻胶图案160。该光刻胶图案160可以具有相对于第一半导体层110的竖直轮廓。在一些实施例中，光刻胶图案160可以形成为具有外伸结构，其底部表面的宽度小于顶部表面的宽度。光刻胶图案160优选为负型。相应地，暴露的部分是交联的。为形成该外伸结构，光刻胶图案160优选按照预定角度暴露。就该外伸结构而言，光刻胶图案160的底部表面之间的距离优选被设置成比顶部表面之间的距离至少长大约1m。
另外，光刻胶图案160优选被设置成覆盖保护绝缘层145的表面的一部分。相应地，保护绝缘层145的顶部表面的这部分可以保持受到光刻胶图案160的屏蔽。
参见图7，对通过光刻胶图案160之间的空间暴露的保护绝缘层145执行蚀刻工艺。尽管可以利用湿法或干法来执行这种蚀刻工艺，但是优选利用湿法蚀刻工艺执行该蚀刻工艺。同样地，由于该蚀刻工艺，可以去除第二半导体层130的表面上形成的保护绝缘层145的大部分，并且使第二半导体层130的表面的一部分暴露。然而，在布置于光刻胶图案160下方的拐角处形成的保护绝缘层145保留。相应地，由于该蚀刻工艺，在光刻胶图案160的下部与第二半导体层130之间形成空间，在该空间的末端处保留保护绝缘层145。由于湿法蚀刻工艺具有各向同性的蚀刻特性，因此在对布置在光刻胶图案160下方的拐角处形成的保护绝缘层145进行蚀刻会花费相当多时间或者会很麻烦。因此，借助该各向异性的蚀刻工艺通过光刻胶图案160暴露的保护绝缘层145大部分被去除，同时只有凹进到光刻胶图案160下方的保护绝缘层145保留。
参见图8，反射金属层142和应力松弛层143顺序堆叠在第二半导体层130上。
该反射金属层142包括铝或铝合金、银或银合金。该反射金属层142可以利用普通的金属沉积工艺来形成。然而，该反射金属层142优选利用能够将大部分金属原子或离子沿竖直方向移动到第二半导体层130的表面上的电子束(e-beam)蒸发工艺来形成。因此，金属原子或离子可以具有各向异性的蚀刻特性，并且进入光刻胶图案160之间的空间以形成反射金属层142。
该反射金属层142的厚度优选为约100nm至约1μm。当反射金属层142具有小于约100nm的厚度时，由活性层120产生的光不能得到光滑地反射。同样地，当反射金属层142具有大于约1μm的厚度时，会因为过长的工艺时间而导致工艺损耗。
必要时，可以在形成反射金属层142之前形成电阻接触层141。该电阻接触层141可以包括Ni、Pt、ITO或者ZnO。同样地，电阻接触层141优选形成为约0.1nm至约20nm厚。当电阻接触层141的厚度小于约0.1nm时，由于层厚非常小，因此不能确保足够的电阻特性。同样地，当电阻接触层141的厚度大于约20nm时，透射的光量减小，从而减小被布置在电阻接触层141上的反射金属层142反射的光的数量。
应力松弛层143形成在反射金属层142上。
应力松弛层143可以利用普通的金属沉积工艺来形成，但是优选利用在沉积工艺过程中具有高方向性的电子束蒸发方法来形成。也就是说，由于电子束而蒸发的金属原子或离子可以具有方向性，且在光刻胶图案160之间的空间中具有各向异性，并且该应力松弛层143可以由金属层形成。应力松弛层143还可以具有比反射金属层142小的热膨胀系数和比图3的导电阻挡层144高的热膨胀系数。相应地，形成应力松弛层143的材料可以根据所选择的用于形成反射金属层142和导电阻挡层144的材料来进行不同地选择。形成应力松弛层143的材料将在下面进行描述。
当利用电子束蒸发法形成反射金属层142和应力松弛层143时，反射金属层142的侧向表面和应力松弛层143的侧向表面被暴露。同样地，利用各向异性沉积工艺形成对应于光刻胶图案160的上部开放区域的应力松弛层143和反射金属层142。
接下来，通过光刻胶图案160的开放区域形成导电阻挡层144。
导电阻挡层144包括W、TiW、Mo、Cr、Ni、Pt、Rh、Pd或Ti。具体地，形成导电阻挡层144的材料可以根据所选择的用于形成反射金属层142和应力松弛层143的材料来进行不同地选择。
导电阻挡层144形成在应力松弛层143上，并且屏蔽反射金属层142和应力松弛层143的侧向表面。相应地，形成反射金属层142的金属被阻止因侧向扩散而扩散到第二半导体层130中。利用普通的金属沉积工艺来形成导电阻挡层144。然而，优选利用各向同性的蚀刻工艺来形成导电阻挡层144。这是因为导电阻挡层144被构造成包围应力松弛层143和反射金属层142的侧向表面。例如，导电阻挡层144可以利用溅射工艺来形成。
此外，导电阻挡层144可以为单层，其通过选择特定金属而形成约100nm或更大的厚度。还可以通过交替选择至少两种金属材料来形成导电阻挡层144，并且形成导电阻挡层144的各个层可以形成为约20nm厚或更厚。例如，可以通过交替沉积约50nm厚的TiW层和约50nm厚的Ni层或Ti层来形成导电阻挡层144。
另外，可以在导电阻挡层144上额外形成Ni/Au/Ti层以实现导电阻挡层144与后续材料形成稳定接触。
如上所述，形成应力松弛层143的材料可以根据形成反射金属层142和导电阻挡层144的材料来进行选择。这是因为应力松弛层143的热膨胀系数比导电阻挡层144高，且比反射金属层142低。因此，当反射金属层142包括铝或铝合金，且导电阻挡层144包括W、TiW或Mo时，应力松弛层143可以是由Ag、Cu、Ni、Pt、Ti、Rh、Pd或Cr形成的单层、或者由Cu、Ni、Pt、Ti、Rh、Pd或Au形成的组合物。此外，当反射金属层142包括铝或铝合金，且导电阻挡层144包括Ti、Cr、Pt、Rh、Pd或Ni时，应力松弛层143可以是由Ag或Cu形成的单层、或者由Ni、Au、Cu或Ag形成的组合物。
另外，当反射金属层142包括银或银合金，且导电阻挡层144包括W、TiW或Mo时，应力松弛层143可以是由Cu、Ni、Pt、Ti、Rh、Pd或Cr形成的单层、或者由Cu、Ni、Pt、Ti、Rh、Pd、Cr或Au形成的组合物。而且，当反射金属层142包括银或银合金，且导电阻挡层144包括Cr或Ni时，应力松弛层143可以是由Cu、Cr、Rh、Pd、TiW或Ti形成的单层、或者由Ni、Au或Cu形成的组合物。
此外，由于导电阻挡层144利用诸如溅射工艺等沉积工艺形成，导电阻挡层144形成为填充光刻胶图案160的边缘部。也就是说，导电阻挡层144形成为填充光刻胶图案160与第二半导体层130之间的空间。通过填充该空间，保护绝缘层145和导电阻挡层144彼此形成物理接触。同样地，由于该沉积工艺，导电阻挡层144可以沿着第二半导体层130、反射金属层142和应力松弛层143的表面形状形成。
电阻接触层141、反射金属层142、应力松弛层143和导电阻挡层144也可以形成在光刻胶图案160上。
参见图9，对光刻胶图案160执行剥离工艺以去除光刻胶图案160及位于其上的层。因此，下方的第二半导体层130及位于其上的反射图案140被暴露。同样地，通过去除光刻胶图案160使得台面区域150暴露。如上所述，台面区域150可以为条带类型或者孔洞类型。保护绝缘层145还设置在反射图案140的侧向表面上。反射图案140的导电阻挡层144可以通过保护绝缘层145来限定。
由于上述工艺，反射图案140形成在第二半导体层130上。反射图案140包括反射金属层142、应力松弛层143和导电阻挡层144。应力松弛层143的热膨胀系数比反射金属层142低，比导电阻挡层144高。因此，因反射金属层142和导电阻挡层144之间的热膨胀系数差导致的应力在应力松弛层143中被吸收。
此外，形成于反射金属层142或应力松弛层143上的导电阻挡层144不会形成图1和图2中示出的突起尖端。相应地，避免在后续工艺中产生金属颗粒从而维持高的产量。
实施例2
图10是根据本发明的第二示例性实施例的LED的横截面图。
参见图10，基底100上形成有第一半导体层110、活性层120、第二半导体层130、反射图案140和保护绝缘层145。
基底100的形成材料可以是任何能够诱发第一半导体层110生长的材料。相应地，基底100可以包括蓝宝石(Al2O3)、碳化硅(SiC)、氮化镓(GaN)、氮化铟镓(InGaN)、氮化铝镓(AlGaN)、氮化铝(AlN)、氧化镓(Ga2O3)或者硅。更具体地，基底100可以是蓝宝石基底。
基底100也可以是其上未进行表面处理的基底。基底100可以是图形化的基底。
此外，在基底100上设置第一半导体层110。该第一半导体层110优选为n导电型。
此外，形成于第一半导体层110上的活性层120可以具有其中阱层和阻挡层堆叠的SQW结构，或者其中阱层和阻挡层交替堆叠的MQW结构。
在活性层120上设置第二半导体层130。第二半导体层130优选为p导电型。
另外，第一半导体层110、活性层120和第二半导体层130可以包括Si、GaN、AlN、InGaN或者AlInGaN。当第一半导体层110包括GaN时，活性层120和第二半导体层130优选包括GaN。然而，由于第二半导体层130具有与第一半导体层110互补的导电类型，与第一半导体层110不同的掺杂物被引入到第二半导体层130中。也就是说，当充当施体的掺杂物被引入到第一半导体层110时，充当受体的掺杂物则被引入第二半导体层130。而且，活性层120优选包括在其上进行带隙设计以形成阻挡层和阱层的材料。
在第二半导体层130上形成反射图案140。
反射图案140包括电阻接触层141、反射金属层142、应力松弛层143或者导电阻挡层144。
电阻接触层141的形成材料可以是任何能够在反射金属层142和第二半导体层130之间实现电阻接触的材料。因此，电阻接触层141可以包括包含镍(Ni)或铂(Pt)在内的金属，或者包括导电氧化物，诸如氧化铟锡(ITO)或者氧化锌(ZnO)。然而，在一些实施例中可以省略电阻接触层141。
反射金属层142形成在电阻接触层141上。反射金属层142反射由活性层120产生的光。因此，通过选择具有导电性和高的光学反射性的材料来形成反射金属层142。反射金属层142包括银、银合金、铝或铝合金。
此外，应力松弛层143可以形成在反射金属层142上。应力松弛层143的热膨胀系数优选等于或高于导电阻挡层144，且等于或低于反射金属层142。因此，可以减少因反射金属层142和导电阻挡层144之间的热膨胀系数差导致的应力。相应地，可以根据选择的形成反射金属层142和导电阻挡层144的材料来不同地选择形成应力松弛层143的材料。
然而，在一些实施例中可以省略电阻接触层141或者应力松弛层143。
导电阻挡层144形成在反射金属层142或者应力松弛层143上。例如，当应力松弛层143被省略时，导电阻挡层144形成在反射金属层142上。当形成应力松弛层143时，导电阻挡层144形成在应力松弛层143上。导电阻挡层144形成为包围反射金属层142的至少侧向表面和应力松弛层143的顶部和侧向表面。由此防止构成反射金属层142的金属原子或离子扩散。因反射金属层142和导电阻挡层144之间的热膨胀系数差导致的应力在应力松弛层143中被吸收。
例如，当反射金属层142包括铝或铝合金，且导电阻挡层144包括W、TiW或者Mo时，应力松弛层143可以是由Ag、Cu、Ni、Pt、Ti、Rh、Pd或Cr形成的单层、或者由Cu、Ni、Pt、Ti、Rh、Pd或Au形成的组合物。而且，当反射金属层142包括铝或铝合金，且导电阻挡层144包括Cr、Pt、Rh、Pd或Ni时，应力松弛层143可以是由Ag或Cu形成的单层、或者由Ni、Au、Cu或Ag形成的组合物。
另外，当反射金属层142包括银或银合金，且导电阻挡层144包括W、TiW或Mo时，应力松弛层143可以是由Cu、Ni、Pt、Ti、Rh、Pd或Cr形成的单层、或者由Cu、Ni、Pt、Ti、Rh、Pd、Cr或Au形成的组合物。同样地，当反射金属层142包括银或银合金，且导电阻挡层144包括Cr或Ni时，应力松弛层143可以是由Cu、Cr、Rh、Pd、TiW或Ti形成的单层、或者由Ni、Au或Cu形成的组合物。
此外，导电阻挡层144被形成为覆盖第二半导体层130的表面，并且延伸至保护绝缘层145的侧向表面。然而，导电阻挡层144优选形成为接触保护绝缘层145的侧向表面，但是不覆盖保护绝缘层145的顶部表面。
在图10中，保护绝缘层145形成为完全覆盖第二半导体层130的顶部表面的一部分和台面区域150。也就是说，保护绝缘层145覆盖通过台面蚀刻暴露的活性层120和第二半导体层130的侧向表面和顶部表面的部分以及第一半导体层110的表面。
图11至图16为横截面图，其示出了根据本发明的第二示例性实施例的图10的LED的制造方法。
参见图11，第一半导体层110、活性层120和第二半导体层130顺序形成在基底100上。
另外，第一半导体层110、活性层120和第二半导体层130的材料及形成方法与实施例1中描述的相同，因此不再进行描述。
参见图12，利用普通的蚀刻工艺去除活性层120、第二半导体层130和保护绝缘层145的一些部分。因此，第一半导体层110的一部分被暴露。由于该蚀刻工艺，第一半导体层110的顶部表面被暴露，活性层120和第二半导体层130的侧向表面被暴露。相应地，通过利用蚀刻工艺去除活性层120和第二半导体层130的一些部分可以形成台面区域150或孔洞。也就是说，从图11的第二半导体层130的表面蚀刻到第一半导体层110的表面的台面区域150可以是具有沟渠形状的条带型或者孔洞型。
此外，当台面区域150为条带型时，台面区域150可以具有相对于第一半导体层110的表面的竖直轮廓或者倾斜轮廓。优选地，台面区域150具有相对于第一半导体层110的表面成约20°至约70°角倾斜的轮廓。同样地，当台面区域150为呈大致圆形的孔洞类型时，台面区域150可以具有相对于第一半导体层110的表面的竖直轮廓或者倾斜轮廓。优选地，台面区域150具有相对于第一半导体层110的表面成约20°至约70°角倾斜的轮廓。当轮廓的倾斜角小于20°时，台面区域150的宽度向上快速增大。相应地，所产生的光的会聚度因发射结构而恶化。同样地，当轮廓的倾斜角大于70°时，台面区域150具有近似竖直的轮廓。相应地，因层的侧壁对所产生的光的反射效果变得不重要。
参见图13，保护绝缘层145形成在图12中示出的最终结构的整个表面上。
保护绝缘层145可以由任何绝缘材料形成。相应地，保护绝缘材料145可以由氧化硅或氮化硅形成。此外，保护绝缘层145可以由相对于下方的第二半导体层130、活性层120或者第一半导体层110具有蚀刻选择性并且具有绝缘特性的任何绝缘材料形成。
保护绝缘层145可以根据使用的材料利用旋涂工艺、PVD工艺、CVD工艺、或者ALD工艺来形成。
参见图14，在形成台面区域150的底部表面的暴露的保护绝缘层145上形成光刻胶图案160。光刻胶图案160可以具有相对于布置在台面区域上的保护绝缘层145的表面的竖直轮廓。在一些实施例中，光刻胶图案160可以形成为具有外伸结构，其底部表面的宽度小于顶部表面的宽度。光刻胶图案160优选为负型。相应地，暴露部分是交联的。为形成该外伸结构，光刻胶图案160优选按照预定角度暴露。就该外伸结构而言，光刻胶图案160的底部表面之间的距离优选被设置成比顶部表面之间的距离至少长大约1μm。
另外，布置在第二半导体层上的保护绝缘层145通过光刻胶图案160之间的空间被暴露。接下来，对通过光刻胶图案160之间的空间暴露的保护绝缘层145执行蚀刻工艺。
尽管可以利用湿法或干法来执行这种蚀刻工艺，但是优选利用湿法蚀刻工艺执行该蚀刻工艺。同样地，由于该蚀刻工艺，可以去除第二半导体层130的表面上形成的保护绝缘层145的大部分，并且使第二半导体层130的表面的一部分暴露。然而，在布置于光刻胶图案160下方的拐角处形成的保护绝缘层145保留。相应地，由于该蚀刻工艺，在光刻胶图案160的下部与第二半导体层130之间形成空间，在该空间的末端处保留保护绝缘层145。由于湿法蚀刻工艺具有各向同性的蚀刻特性，因此在对布置在光刻胶图案160下方的拐角处形成的保护绝缘层145进行蚀刻会花费相当多时间或者会很麻烦。因此，借助该各向异性的蚀刻工艺通过光刻胶图案160暴露的保护绝缘层145大部分被去除，同时只有凹进到光刻胶图案160下方的保护绝缘层145保留。
参见图15，反射金属层142、应力松弛层143、以及导电阻挡层144顺序堆叠在通过蚀刻暴露的第二半导体层130上。
该反射金属层142包括铝或铝合金、银或银合金。反射金属层142可以利用普通的金属沉积工艺来形成。然而，该反射金属层142优选利用能够将大部分金属原子或离子沿竖直方向移动到第二半导体层130的表面上的电子束(e-beam)蒸发工艺来形成。因此，金属原子或离子可以具有各向异性的蚀刻特性，并且进入光刻胶图案160之间的空间以形成反射金属层142。
该反射金属层142的厚度优选为约100nm至约1μm。当反射金属层142具有小于约100nm的厚度时，由活性层120产生的光不能得到光滑地反射。同样地，当反射金属层142具有大于约1μm的厚度时，会因为过长的工艺时间而导致工艺损耗。
必要时，可以在形成反射金属层142之前形成电阻接触层141。该电阻接触层141可以包括Ni、Pt、ITO或者ZnO。同样地，电阻接触层141优选形成为约0.1nm至约20nm厚。当电阻接触层141的厚度小于约0.1nm时，由于层厚非常小，因此不能确保足够的电阻特性。同样地，当电阻接触层141的厚度大于约20nm时，透射的光量减小，从而减小被布置在电阻接触层141上的反射金属层142反射的光的数量。
应力松弛层143形成在反射金属层142上。
应力松弛层143可以利用普通的金属沉积工艺来形成，但是优选利用在沉积工艺过程中具有高方向性的电子束蒸发方法来形成。也就是说，由于电子束而蒸发的金属原子或离子可以具有方向性，且在光刻胶图案160之间的空间中具有各向异性，并且该应力松弛层143可以由金属层形成。应力松弛层143还可以具有比反射金属层142小的热膨胀系数和比图3的导电阻挡层144高的热膨胀系数。相应地，形成应力松弛层143的材料可以根据所选择的用于形成反射金属层142和导电阻挡层144的材料来进行不同地选择。形成应力松弛层143的材料将在下面进行描述。
当利用电子束蒸发法形成反射金属层142和应力松弛层143时，反射金属层142的侧向表面和应力松弛层143的侧向表面被暴露。同样地，利用各向异性沉积工艺形成对应于光刻胶图案160的上部开放区域的应力松弛层143和反射金属层142。
接下来，通过光刻胶图案160的开放区域形成导电阻挡层144。
导电阻挡层144包括W、TiW、Mo、Cr、Ni、Pt、Rh、Pd或Ti。具体地，形成导电阻挡层144的材料可以根据所选择的用于形成反射金属层142和应力松弛层143的材料来进行不同地选择。
导电阻挡层144形成在应力松弛层143上，并且屏蔽反射金属层142和应力松弛层143的侧向表面。相应地，形成反射金属层142的金属被阻止因侧向扩散而扩散到第二半导体层130中。利用普通的金属沉积工艺来形成导电阻挡层144。然而，优选利用各向同性的蚀刻工艺来形成导电阻挡层144。这是因为导电阻挡层144被构造成包围应力松弛层143和反射金属层142的侧向表面。例如，导电阻挡层144可以利用溅射工艺来形成。
此外，导电阻挡层144可以为单层，其通过选择特定金属而形成约100nm或更大的厚度。还可以通过交替选择至少两种金属材料来形成导电阻挡层144，并且形成导电阻挡层144的各个层可以形成为约20nm厚或更厚。例如，可以通过交替沉积约50nm厚的TiW层和约50nm厚的Ni层或Ti层来形成导电阻挡层144。
另外，可以在导电阻挡层144上额外形成Ni/Au/Ti层以实现导电阻挡层144与后续材料形成稳定接触。
如上所述，形成应力松弛层143的材料可以根据用于形成反射金属层142和导电阻挡层144的材料来进行选择。这是因为应力松弛层143的热膨胀系数要高于导电阻挡层144，且低于反射金属层142。因此，当反射金属层142包括铝或铝合金，且导电阻挡层144包括W、TiW或Mo时，应力松弛层143可以是由Ag、Cu、Ni、Pt、Ti、Rh、Pd或Cr形成的单层、或者由Cu、Ni、Pt、Ti、Rh、Pd或Au形成的组合物。此外，当反射金属层142包括铝或铝合金，且导电阻挡层144包括Ti、Cr、Pt、Rh、Pd或Ni时，应力松弛层143可以是由Ag或Cu形成的单层、或者由Ni、Au、Cu或Ag形成的组合物。另外，当反射金属层142包括银或银合金，且导电阻挡层144包括W、TiW或Mo时，应力松弛层143可以是由Cu、Ni、Pt、Ti、Rh、Pd或Cr形成的单层、或者由Cu、Ni、Pt、Ti、Rh、Pd、Cr或Au形成的组合物形。而且，当反射金属层142包括银或银合金，且导电阻挡层144包括Pt或Ni时，应力松弛层143可以是由Cu、Cr、Rh、Pd、TiW或Ti形成的单层、或者由Ni、Au或Cu形成的组合物。
此外，由于导电阻挡层144利用诸如溅射工艺等沉积工艺形成，导电阻挡层144形成为填充光刻胶图案160的边缘部。也就是说，导电阻挡层144形成为填充光刻胶图案160与第二半导体层130之间的空间。通过填充该空间，保护绝缘层145和导电阻挡层144彼此形成物理接触。同样地，由于沉积工艺，导电阻挡层144可以沿着第二半导体层130、反射金属层142和应力松弛层143的表面形状形成。
电阻接触层141、反射金属层142、应力松弛层143和导电阻挡层144也可以形成在光刻胶图案160上。
参见图16，对光刻胶图案160执行剥离工艺以去除光刻胶图案及位于其上的层。因此，覆盖于台面区域上的保护绝缘层145及布置于其上的反射图案140被暴露。如上所述，台面区域150可以为条带类型或者孔洞类型。保护绝缘层145还设置在台面区域150及反射图案140的侧向表面上。反射图案140的导电阻挡层144可以通过保护绝缘层145来限定。
由于上述工艺，反射图案140形成在第二半导体层130上。反射图案140包括反射金属层142、应力松弛层143和导电阻挡层144。应力松弛层143的热膨胀系数比反射金属层142低，并且比导电阻挡层144高。因此，因反射金属层142和导电阻挡层144之间的热膨胀系数差导致的应力在应力松弛层143中被吸收。
此外，形成于反射金属层142或应力松弛层143上的导电阻挡层144不会形成图1和2中示出的突起尖端。相应地，避免在后续工艺中产生金属颗粒从而维持高的产量。
实施例3
图17是根据本发明的第三示例性实施例的LED的横截面图。
参见图17，基底100上形成有第一半导体层110、活性层120、第二半导体层130和反射图案140。
基底100的形成材料可以是任何能够诱发第一半导体层110生长的材料。相应地，基底100可以包括蓝宝石(Al2O3)、碳化硅(SiC)、氮化镓(GaN)、氮化铟镓(InGaN)、氮化铝镓(AlGaN)、氮化铝(AlN)、氧化镓(Ga2O3)或者硅。更具体地，基底100可以是蓝宝石基底。
基底100也可以是其上未进行表面处理的基底。基底100可以是图形化的基底。基底100也可以具有具备蛾眼(moth-eye)结构的表面。例如，基底可以具有按照大致半球形的形状突起的突出部，并且可以在该突出部上密集设置尖锐的结构。
此外，在基底100上设置第一半导体层110。该第一半导体层110优选为n导电型。
此外，形成于第一半导体层110上的活性层120可以具有其中阱层和阻挡层堆叠的SQW结构，或者其中阱层和阻挡层交替堆叠的MQW结构。
在活性层120上设置第二半导体层130。第二半导体层130优选为p导电型。
另外，第一半导体层110、活性层120和第二半导体层130可以包括Si、GaN、AlN、InGaN或者AlInGaN。当第一半导体层110包括GaN时，活性层120和第二半导体层130优选包括GaN。然而，由于第二半导体层130具有与第一半导体层110互补的导电类型，与第一半导体层110不同的掺杂物被引入到第二半导体层130中。也就是说，当充当施体的掺杂物被引入到第一半导体层110时，充当受体的掺杂物则被引入第二半导体层130。而且，活性层120优选包括在其上进行带隙设计以形成阻挡层和阱层的材料。
在第二半导体层130上形成反射图案140。
反射图案140包括反射金属层142和导电阻挡层144。而在一些实施例中，电阻接触层(未示出)可以形成于反射金属层142下方，并且应力松弛层(未示出)可以额外地形成于反射金属层142和导电阻挡层144之间。
电阻接触层的形成材料可以是任何能够在反射金属层142和第二半导体层130之间实现电阻接触的材料。因此，电阻接触层可以包括包含Ni或Pt在内的金属，或者包括导电氧化物，诸如ITO或者ZnO。然而，在一些实施例中可以省略电阻接触层。
反射金属层142形成在电阻接触层上。反射金属层142反射由活性层120产生的光。因此，通过选择具有导电性和高的光学反射性的材料来形成反射金属层142。反射金属层142包括银、银合金、铝或铝合金。
此外，应力松弛层可以形成在反射金属层142上。应力松弛层的热膨胀系数优选等于或高于导电阻挡层144，且等于或低于反射金属层142。因此，可以减少因反射金属层142和导电阻挡层144之间的热膨胀系数差导致的应力。相应地，可以根据选择的形成反射金属层142和导电阻挡层144的材料来不同地选择形成应力松弛层的材料。
然而，在一些实施例中可以省略电阻接触层或者应力松弛层。
此外，由反射金属层142与下方的第二半导体层130的平面形成的角度α优选在约5°至约45°之间。当由反射金属层142的侧向表面形成的角度α小于约5°时，难以保证反射金属层142的足够厚度。当由反射金属层142的侧向表面形成的角度α大于约45°时，形成于反射金属层142上的导电阻挡层144的侧向轮廓上会出现裂缝。当引入电阻接触层时，由电阻接触层与反射金属层142的侧向表面形成的倾斜角应当落在上述角度范围内。
导电阻挡层144形成在反射金属层142或者应力松弛层143上。例如，当应力松弛层被省略时，导电阻挡层144形成在反射金属层142上，且当形成应力松弛层时，导电阻挡层144形成在应力松弛层上。导电阻挡层144形成为包围反射金属层142的至少侧向表面，以及包围应力松弛层的顶部和侧向表面。由此防止构成反射金属层142的金属原子或离子扩散。另外，因反射金属层142和导电阻挡层144之间的热膨胀系数差导致的应力可以在应力松弛层中被吸收。具体地，导电阻挡层144可以根据下方的反射金属层或应力松弛层的表面状态形成不同的厚度。例如，假定形成于反射金属层142的顶部表面上的导电阻挡层144的厚度为t1，形成于反射金属层142的侧向表面上的导电阻挡层144的厚度为t2，形成于第二导体层130的表面上的导电阻挡层144的厚度为t3，则优选满足t1>t3>t2的关系。
此外，导电阻挡层144形成为完全屏蔽反射金属层142或应力松弛层，并且延伸至第二半导体层130的表面。
此外，当反射金属层142包括铝或铝合金，且导电阻挡层144包括W、TiW或者Mo时，应力松弛层可以是由Ag、Cu、Ni、Pt、Ti、Rh、Pd或Cr形成的单层、或者由Cu、Ni、Pt、Ti、Rh、Pd或Au形成的组合物。而且，当反射金属层142包括铝或铝合金，且导电阻挡层144包括Ti、Cr、Pt、Rh、Pd或Ni时，应力松弛层可以是由Ag或Cu形成的单层、或者由Ni、Au、Cu或Ag形成的组合物。
另外，当反射金属层142包括银或银合金，且导电阻挡层144包括W、TiW或Mo时，应力松弛层可以是由Cu、Ni、Pt、Ti、Rh、Pd或Cr形成的单层、或者由Cu、Ni、Pt、Ti、Rh、Pd、Cr或Au形成的组合物。同样地，当反射金属层142包括银或银合金，且导电阻挡层144包括Cr或Ni时，应力松弛层可以是由Cu、Cr、Rh、Pd、TiW或Ti形成的单层、或者由Ni、Au或Cu形成的组合物。
此外，导电阻挡层144覆盖第二半导体层130的表面。
图18至图22为横截面图，其示出了根据本发明的第三示例性实施例的图17的LED的制造方法。
参见图18，第一半导体层110、活性层120和第二半导体层130顺序形成在基底100上。
基底100可以包括蓝宝石(Al2O3)、碳化硅(SiC)、氮化镓(GaN)、氮化铟镓(InGaN)、氮化铝镓(AlGaN)、氮化铝(AlN)、氧化镓(Ga2O3)或者硅。更具体地，基底100可以是蓝宝石基底。基底100也可以是图形化的基底或者具有具备蛾眼结构的表面的基底。
还在基底100上设置第一半导体层110。第一半导体层110优选为n导电型。
此外，形成于第一半导体层110上的活性层120可以具有其中阱层和阻挡层堆叠的SQW结构，或者其中阱层和阻挡层交替堆叠的MQW结构。
在活性层120上设置第二半导体层130。第二半导体层130优选为p导电型。
另外，第一半导体层110、活性层120和第二半导体层130的材料和构造与参考图3所描述的相同，因此不再进行描述。
此外，第一半导体层110、活性层120和第二半导体层130利用外延生长工艺形成。相应地，第一半导体层110、活性层120和第二半导体层130优选利用MOCVD工艺形成。
参见图19，利用普通的蚀刻工艺去除活性层120和第二半导体层130的一些部分。因此，第一半导体层110的一部分被暴露。由于该蚀刻工艺，第一半导体层110的顶部表面被暴露，活性层120和第二半导体层130的侧向表面被暴露。相应地，通过利用蚀刻工艺去除活性层120和第二半导体层130的一些部分可以形成沟或孔洞。也就是说，从图5的第二半导体层130的表面蚀刻到第一半导体层110的表面的台面区域150可以是具有沟渠形状的条带型或者孔洞型。
此外，当台面区域为条带型时，台面区域可以具有相对于第一半导体层110的表面的竖直轮廓或者倾斜轮廓。优选地，台面区域具有相对于第一半导体层110的表面成约20°至约70°角倾斜的轮廓。同样地，当台面区域150为呈大致圆形的孔洞类型时，台面区域150可以具有相对于第一半导体层110的表面的竖直轮廓或者倾斜轮廓。优选地，台面区域150具有相对于第一半导体层110的表面成约20°至约70°角倾斜的轮廓。当轮廓的倾斜角小于20°时，台面区域150的宽度向上快速增大。相应地，所产生的光的会聚度因发射结构而恶化。同样地，当轮廓的倾斜角大于70°时，台面区域150具有近似竖直的轮廓。相应地，因层的侧壁对所产生的光的反射效果变得不重要。
参见图20，在因形成台面区域的底部表面而暴露的第一半导体层110上形成光刻胶图案160。光刻胶图案160可以具有相对于第一半导体层110的表面的竖直轮廓。在一些实施例中，光刻胶图案160可以形成为具有外伸结构，其底部表面的宽度小于顶部表面的宽度。光刻胶图案160优选为负型。相应地，暴露部分是交联的。为形成该外伸结构，光刻胶图案160优选按照预定角度暴露。就该外伸结构而言，光刻胶图案160的底部表面之间的距离优选被设置成比顶部表面之间的距离至少大约1m。
另外，光刻胶图案160优选被提供成覆盖第二半导体层130的表面的一部分。相应地，第二半导体层130的顶部表面的一部分可以保持受到光刻胶图案160的屏蔽。
参见图21，反射金属层142和导电阻挡层144顺序堆叠在第二半导体层130上以形成反射图案140。同样地，在一些实施例中，电阻接触层141可以形成在反射金属层142下方，应力松弛层143可以额外地形成在反射金属层142和导电阻挡层144之间。
反射金属层142包括铝或铝合金、银或银合金。反射金属层142可以利用普通的金属沉积工艺来形成。然而，该反射金属层142优选利用能够将大部分金属原子或离子沿竖直方向移动到第二半导体层130的表面上的电子束(e-beam)蒸发工艺来形成。因此，金属原子或离子可以具有各向异性的蚀刻特性，并且进入光刻胶图案160之间的空间以形成反射金属层142。
该反射金属层142的厚度优选为约100nm至约1μm。当反射金属层142具有小于约100nm的厚度时，由活性层120产生的光不能得到光滑地反射。同样地，当反射金属层142具有大于约1μm的厚度时，会因为过长的工艺时间而导致工艺损耗。
必要时，可以在形成反射金属层142之前形成电阻接触层141。该电阻接触层141可以包括Ni、Pt、ITO或者ZnO。同样地，电阻接触层141优选形成为约0.1nm至约20nm厚。当电阻接触层141的厚度小于约0.1nm时，由于层厚非常小，因此不能确保足够的电阻特性。同样地，当电阻接触层141的厚度大于约20nm时，透射的光量减小，从而减小被布置在电阻接触层141上的反射金属层142反射的光的数量。
应力松弛层143形成在反射金属层142上。
应力松弛层143可以利用普通的金属沉积工艺来形成，但是优选利用在沉积工艺过程中具有高方向性的电子束蒸发方法来形成。也就是说，由于电子束而蒸发的金属原子或离子可以具有方向性，且在光刻胶图案160之间的空间中具有各向异性，并且该应力松弛层143可以由金属层形成。应力松弛层143还可以具有比反射金属层142小的热膨胀系数且比图3的导电阻挡层144高的热膨胀系数。相应地，形成应力松弛层143的材料可以根据所选择的用于形成反射金属层142和导电阻挡层144的材料来进行不同地选择。
当利用电子束蒸发法形成反射金属层142和应力松弛层143时，反射金属层142的侧向表面和应力松弛层143的侧向表面被暴露。同样地，利用各向异性沉积工艺形成对应于光刻胶图案160的上部开放区域的应力松弛层143和反射金属层142。
此外，在电子束蒸发工艺中，上部的层沿应力松弛层143的侧向表面的轮廓形成，但是该上部的层被设置成覆盖或屏蔽下部的层。包括利用该电子束蒸发工艺形成的反射金属层142或应力松弛层143的结构的侧向表面优选以约5°至约45°的角度α倾斜。为体现侧向表面的上述角度α，在利用电子束蒸发工艺进行沉积工艺的过程中，基底100可以处于关于电子束源倾斜的方向上。在沉积工艺过程中，基底100可以围绕电子束源转动(即，旋转)，并且还关于它自身的轴线转动。
接下来，通过光刻胶图案160的开放区域形成导电阻挡层144。
导电阻挡层144包括W、TiW、Mo、Cr、Ni、Pt、Rh、Pd或Ti。具体地，形成导电阻挡层144的材料可以根据所选择的用于形成反射金属层142和应力松弛层143的材料而变化。
导电阻挡层144形成在应力松弛层143上，并且屏蔽反射金属层142或应力松弛层143的侧向表面。相应地，形成反射金属层142的金属被阻止因侧向扩散而扩散到第二半导体层130中。利用普通的金属沉积工艺来形成导电阻挡层144。然而，优选利用各向同性的蚀刻工艺来形成导电阻挡层144。这是因为导电阻挡层144被构造成包围应力松弛层143和反射金属层142的侧向表面。例如，导电阻挡层144可以利用溅射工艺来形成。
此外，导电阻挡层144可以为单层，其通过选择特定金属而形成约100nm或更大的厚度。还可以通过交替选择至少两种金属材料来形成导电阻挡层144，并且形成导电阻挡层144的各个层可以形成为约20nm厚或更厚。例如，可以通过交替沉积约50nm厚的TiW层和约50nm厚的Ni层或Ti层来形成导电阻挡层144。
具体地，导电阻挡层144根据下层的状态或梯度具有不同的厚度，并且形成为延伸至第二半导体层130的上部。由于下层的侧向表面的梯度为约45°或更小的角度，因此借助这种陡峭的梯度可以避免在导电阻挡层144中形成裂缝。
另外，可以在导电阻挡层144上额外形成Ni/Au/Ti层以实现导电阻挡层144与后续材料形成稳定接触。
如上所述，形成应力松弛层143的材料可以根据用于形成反射金属层142和导电阻挡层144的材料来进行选择。这是因为应力松弛层143的热膨胀系数要高于导电阻挡层144，且低于反射金属层142。因此，当反射金属层142包括铝或铝合金，且导电阻挡层144包括W、TiW或Mo时，应力松弛层143可以是由Ag、Cu、Ni、Pt、Ti、Rh、Pd或Cr形成的单层、或者由Cu、Ni、Pt、Ti、Rh、Pd或Au形成的组合物。此外，当反射金属层142包括铝或铝合金，且导电阻挡层144包括Ti、Cr、Pt、Rh、Pd或Ni时，应力松弛层143可以是由Ag或Cu形成的单层、或者由Ni、Au、Cu或Ag形成的组合物。另外，当反射金属层142包括银或银合金，且导电阻挡层144包括W、TiW或Mo时，应力松弛层143可以是由Cu、Ni、Pt、Ti、Rh、Pd或Cr形成的单层、或者由Cu、Ni、Pt、Ti、Rh、Pd、Cr或Au形成的组合物。而且，当反射金属层142包括银或银合金，且导电阻挡层144包括Pt或Ni时，应力松弛层143可以是由Cu、Cr、Rh、Pd、TiW或Ti形成的单层、或者由Ni、Au或Cu形成的组合物。
电阻接触层141、反射金属层142、应力松弛层143和导电阻挡层144也可以形成在光刻胶图案160上。
参见图22，去除光刻胶图案160及位于其上的层。相应地，下方的第二半导体层130及布置于其上的反射图案140被暴露。还通过去除光刻胶图案160使台面区域150暴露。这与参照图17所描述的相同。
由于上述工艺，反射图案140形成在第二半导体层130上。反射图案140包括反射金属层142、应力松弛层143和导电阻挡层144。应力松弛层143的热膨胀系数比反射金属层142低，且比导电阻挡层144高。因此，因反射金属层142和导电阻挡层144之间的热膨胀系数差导致的应力在应力松弛层143中被吸收。
此外，形成于反射金属层142或应力松弛层143上的导电阻挡层144根据下层的形状和种类具有不同的厚度。例如，形成于反射金属层142或应力松弛层143的表面上的导电阻挡层144的厚度t1大于形成于第二半导体层130的表面上的导电阻挡层144的厚度t3。而厚度t3大于形成于反射金属层142或应力松弛层143的侧向表面上的导电阻挡层144的厚度t2。
这种厚度差是通过在形成具有外伸结构的光刻胶图案之后执行各向同性沉积工艺而获得的结果。也就是说，在通过光刻胶图案打开的应力松弛层144或反射金属层142的顶部表面上最大限度地进行沉积，并且可以在第二半导体层130的表面上进行相对较高限度地沉积，因为第二半导体层130具有平面结构。相比之下，由于反射金属层142或应力松弛层143的侧向表面具有预定的倾斜度，且沉积的金属应当粘附于反射金属层142或应力松弛层143的侧壁上，因此在反射金属层142或应力松弛层143的侧向表面上进行相对较低限度地沉积。
另外，反射金属层142或应力松弛层143的侧向表面以约5°至约45°的倾斜角α形成。可以通过在电子束蒸发工艺过程中控制基底的角度来形成需要的倾斜角。也就是说，通过使基底相对于预测金属离子或颗粒前行所沿的假想方向成预定角度，可以控制反射金属层142或应力松弛层143的侧向表面的倾斜角α。通过设定侧向表面的倾斜角α，可以阻止在随后形成的导电阻挡层144中产生裂缝。
实施例4
图23至27是根据本发明第四示例性实施例的、其中应用了图3或图10的结构的LED模块的平面图和横截面图。
参见图23，假设图3或图10的台面区域150为按照条带形状蚀刻的区域。随后，在图3或图10的基底的整个表面上形成第一绝缘层200。第一绝缘层200暴露反射图案140的顶部表面的一部分，并且暴露第一半导体层110的表面。相应地，导电阻挡层144的表面被暴露。
还通过在图3或图10的结构的整个表面上涂覆绝缘材料来实现第一绝缘层200的涂覆。然而，所涂覆的绝缘材料和图3或图10的保护绝缘层145将被称作第一绝缘层200。这是因为绝缘层和保护绝缘层145具有相同或相似的电性能。也就是说，绝缘层和保护绝缘层145具有相同的绝缘特性。因此，为了简洁起见，绝缘层和经涂覆的保护绝缘层145将被称作一个第一绝缘层200。相应地，通过蚀刻第一绝缘层200，第一半导体层110的表面被暴露，布置于第一半导体层110的表面上的反射图案140被暴露。
为形成第一绝缘层200，在图23的最终结构上形成氧化物层(例如SiO2层)、氮化物层(例如SiN层)、绝缘层(例如MgF2层)、或者分布布拉格反射(DBR)层(例如SiO2/TiO2层)。此后，利用普通的光刻工艺使第一半导体层110的表面和反射图案140的一部分暴露。
位于图23的平面图下方的视图为沿A-A’方向切割图13的平面图而获得的横截面图。在该横截面图中，线A-A’是不连续的，且点线未反映在该横截面图中。然而，设定该不连续的线在该横截面图中是连续的。在下文中，将同样采用这种假定。
同样地，尽管本实施例描述了其中三个反射图案140被暴露的实例，但是本发明并不限于这种实例，暴露的反射图案140的数量可以变化。
反射图案140在部分区域上被暴露，第一半导体层110在台面区域150上被暴露。而且，第一绝缘层200在反射图案140未暴露的区域上完全屏蔽反射图案140。
参见图24，导电反射层210和反射阻挡层220形成在第一绝缘层200上。
导电反射层210由导电材料形成。导电反射层210也暴露反射图案140的一部分。
导电反射层210包括铝。相应地，第一半导体层110和导电反射层210彼此电连接，反射图案140通过第一绝缘层200与导电反射层210电绝缘。
此外，反射阻挡层220形成于导电反射层210上。反射阻挡层220防止形成导电反射层210的金属扩散。反射阻挡层220可以是由Ni、Cr或Au形成的单层，或其组合物。反射阻挡层220优选为由Ti/Al/Ti/Ni/Au形成的组合物。另外，粘合层(未示出)还可以进一步地设置在导电反射层210下方。粘合层可以包括Ti、Cr或Ni。
可以通过顺序堆叠导电反射层210和反射阻挡层220并且利用蚀刻工艺将导电反射层210和反射阻挡层220图形化来形成导电反射层210和反射阻挡层。此外，导电反射层210和反射阻挡层220还可以利用剥离工艺来形成。也就是说，将光刻胶涂覆在反射图案140上，利用普通的沉积工艺形成导电反射层210和反射阻挡层220。随后，通过将光刻胶从反射图案140上移除，形成导电反射层210和反射阻挡层220从而暴露反射图案140。
上述描述将参照图24的下部横截面图来理解。也就是说，反射图案140暴露在沿线A-A’穿过两个暴露的反射图案140的横截面中，同时，在穿过仅由导电反射层210和反射阻挡层220填充的区域的横截面中，第一绝缘层200形成在反射图案140上，导电反射层210和反射阻挡层220形成在第一绝缘层200上。
由于导电反射层210包括材料Al，导电反射层210可以反射活性层产生的光。相应地，导电反射层210与第一半导体层110形成电接触，并且导电反射层210充当构造成反射光的反射层。同样地，形成于导电反射层210上的反射阻挡层220阻止形成导电反射层210的金属颗粒的扩散。
此外，通过插入接触层，可以轻易地建立导电反射层210和第一半导体层110之间的电阻接触。
参见图25，在图24的最终结构上形成第二绝缘层230。反射阻挡层220的一部分通过第二绝缘层230暴露，反射图案140的一部分也被暴露。反射图案140保持与第二半导体层130电连接，并且反射阻挡层220通过导电反射层210保持与第一半导体层110电连接。
第二绝缘层230可以由任何绝缘材料形成。相应地，基于氧化物的绝缘材料、基于氮化物的绝缘材料、聚合物(例如聚酰亚胺、特氟隆或聚对亚苯基二甲基)可以被用于形成第二绝缘层230。
参见图26，在图25的最终结构上形成有第一焊盘240和第二焊盘250。第一焊盘240通过图25中暴露的反射阻挡层220电连接导电反射层210。相应地，第一焊盘240和第一半导体层110彼此电连接。这表明第一半导体层110通过第一焊盘240电连接外部电源或电源线。第二焊盘250也电连接图25中暴露的反射图案140。相应地，第二焊盘250和第二半导体层130电连接。这表明第二半导体层130通过第二焊盘250电连接外部电源或电源线。
第一焊盘240和第二焊盘250可以具有双重结构，该结构包括包含Ti、Cr或Ni的层以及包含Al、Cu、Ag或Au的层。第一焊盘240和第二焊盘250也可以通过将光刻胶图形化、将金属材料沉积于图形化的空间之间、以及利用剥离工艺去除沉积的金属材料来形成。而且，形成双重或单个金属层，然后利用普通的光刻工艺形成图案，第一和第二焊盘240和250可以利用图案借助干法蚀刻工艺或湿法蚀刻工艺来形成。在此，干法或湿法蚀刻工艺过程中使用的蚀刻剂可以根据待蚀刻的金属材料的特性而不同地确定。
另外，由导电材料形成的焊盘阻挡层260或270可以形成在第一焊盘240和第二焊盘250上。焊盘阻挡层260或270被设置以用于防止压焊或焊接焊盘240和250的工艺过程中金属的扩散。例如，在压焊或焊接工艺过程中，压焊金属或焊接材料中包含的锡(Sn)原子被阻止扩散到焊盘240和250中并且防止增大焊盘240和250的电阻率。为此，焊盘阻挡层260或270可以包括Cr、Ni、Ti W、TiW、Mo、Pt或者其组合物。
图27示出了沿图26的线B-B’和C-C’截取的横截面图。
首先，线B-B’切过形成第一焊盘240的区域。第一焊盘240电连接暴露的反射阻挡层220。同样地，第一焊盘阻挡层260形成在第一焊盘240上。
此外，线C-C’切过形成第二焊盘250的区域。第二焊盘250电连接暴露的反射图案140。同样地，第二焊盘阻挡层270形成在第二焊盘上。
第一焊盘阻挡层260和第二焊盘阻挡层270彼此电隔绝。
因此，可以看到第一焊盘240电连接第一半导体层110，第二焊盘250电连接第二半导体层130。
由于上述工艺，反射图案140的导电阻挡层144由保护绝缘层145限定。相应地，导电阻挡层144被涂覆在保护绝缘层145之间的空间上，并且形成为包围反射金属层142或应力松弛层143的顶部和侧向表面。由此防止发生利用溅射工艺在光刻胶图案的侧壁上形成导电阻挡层144从而形成尖端的现象。而且，在采用上述优点的LED模块中，第一半导体层110以条带类型的形式暴露，并且通过导电反射层210和反射阻挡层220与第一焊盘240电接触。金属的扩散通过设置在导电反射层210和第一焊盘240之间的反射阻挡层220来阻止。例如，形成导电反射层210的金属被阻止移至第一焊盘240并且防止增大第一焊盘240的电阻率。第二半导体层130也电连接第二焊盘250。焊盘阻挡层260或270形成在焊盘的每一个上。焊盘阻挡层260或270阻止压焊或焊接工艺过程中生成的金属的扩散，因此第一焊盘240或第二焊盘250可以具有高的导电率，并且与外部形成电接触。
实施例5
图28至图30示出了根据本发明第五示例性实施例的、其中应用了图3或图10的结构的LED模块的平面图和横截面图。
参见图28，台面区域150形成为图3和10中所示的孔洞类型。相应地，第一半导体层110以大致圆形的形状暴露。
随后，在图28的结构的整个表面上形成第一绝缘层200。第一绝缘层200暴露反射图案140的顶部表面的一部分，并且暴露第一半导体层110的表面。第一绝缘层200的形成与实施例4中参考图23所描述的相同，因此不再进行描述。
位于图28的平面图下方的视图为沿D-D’方向切割图28的平面图而获得的横截面图。在该横截面图中，线D-D’在点线上是不连续的，且通过将实线与点线连接而形成。因此，在该横截面图中只反映出实线，而非点线。
反射图案140在部分区域上被暴露，第一半导体层110在台面区域150上被暴露。而且，第一绝缘层200在反射图案140未暴露的区域上完全屏蔽反射图案140。
另外，出于清楚的目的，在图28中将孔洞类型的台面区域150进行了夸大。因此，在一些实施例中，孔洞类型的台面区域150的数量和形状可以发生充分地变化。
参见图29，导电反射层210和反射阻挡层220形成在第一绝缘层200上。导电反射层210和反射阻挡层220的材料及形成工艺与参照图24描述的相同。导电反射层210和反射阻挡层220也使反射图案140的一部分暴露。
相应地，第一半导体层110和反射阻挡层220通过导电反射层210形成电连接，反射图案140通过第一绝缘层200与导电反射层210电绝缘。
上述描述将参照图29的下部横截面图来理解。也就是说，反射图案140暴露在沿线D-D’穿过两个暴露的反射图案140的横截面中，同时，在穿过仅由导电反射层210和反射阻挡层220填充的区域的横截面中，第一绝缘层200形成在反射图案140上，导电反射层210和反射阻挡层220形成在第一绝缘层200上。导电反射层210和反射阻挡层220也形成在图29中以孔洞类型暴露的第一半导体层110的表面上。
由于导电反射层210包括材料Al，导电反射层210可以反射活性层120产生的光。相应地，导电反射层210与第一半导体层110形成电接触，并且充当构造成反射光的反射层。
在形成导电反射层210之前，还可以额外地形成具有与导电反射层210相同形状的接触层。该接触层包括Ti、Cr或Ni。通过插入接触层，可以轻易地在导电反射层210和第一半导体层110之间形成电阻接触。
此外，形成于导电反射层210上的反射阻挡层220可以是由Ni、Cr或Au形成的单层，或其组合物。反射阻挡层220优选为由Ti/Al/Ti/Ni/Au形成的组合物。
参见图30，形成第二绝缘层230。反射阻挡层220的一部分通过第二绝缘层230暴露，反射图案140的一部分也被暴露。反射图案140保持与第二半导体层130电连接，并且导电反射层210保持与第一半导体层110电连接。因此，借助第二绝缘层230开放第一半导体层110和第二半导体层130之间的电路径。
第二绝缘层230的材料及形成与参照图25描述的相同，因此不再进行描述。
接着，如参照图26描述的那样形成第一焊盘(未示出)和第二焊盘(未示出)。第一焊盘电连接图30中暴露的导电反射层210。因此，第一焊盘和第一半导体层110彼此电连接。这表明第一半导体层110通过第一焊盘电连接外部电源或电源线。第二焊盘也电连接图30中暴露的反射图案140。相应地，第二焊盘和第二半导体层130电连接。这表明第二半导体层130通过第二焊盘电连接外部电源或电源线。
此外，由导电材料形成的焊盘阻挡层可以形成在第一焊盘和第二焊盘上。焊盘阻挡层被提供用于防止压焊或焊接焊盘的工艺过程中金属的扩散。例如，在压焊或焊接工艺过程中，压焊金属或焊接材料中包含的锡(Sn)原子被阻止扩散到焊盘中和增大焊盘的电阻率。为此，焊盘阻挡层可以包括Cr、Ni、Ti W、TiW、Mo、Pt、或者其组合物。
由于上述工艺，反射图案140的导电阻挡层144由保护绝缘层145限定。相应地，导电阻挡层144被涂覆在保护绝缘层145之间的空间上，并且形成为包围反射金属层142或应力松弛层143的顶部和侧向表面。由此防止发生利用溅射工艺在光刻胶图案的侧壁上形成导电阻挡层144从而形成尖端的现象。而且，在采用上述优点的LED模块中，第一半导体层110以条带类型的形式暴露，并且通过导电反射层210和反射阻挡层220与第一焊盘电接触。金属的扩散通过设在导电反射层210和第一焊盘240之间的反射阻挡层220来阻止。例如，形成导电反射层210的金属被阻止移至第一焊盘并防止增大第一焊盘的电阻率。第二半导体层130也电连接第二焊盘。焊盘阻挡层形成在焊盘的每一个上。焊盘阻挡层阻止压焊或焊接工艺过程中生成的金属的扩散，因此第一焊盘或第二焊盘可以具有高的导电率，并且与外部形成电接触。
虽然已参照特定示例性实施例对本发明进行了显示和描述，但是本领域技术人员会理解可以进行各种形式和细节上的改变，同时不背离通过所附权利要求限定的本发明的精神和范围。
*上述附图中主要符号的说明*
100：基底 110：第一半导体层
120：活性层 130：第二半导体层
140：反射图案 141：电阻接触层
142：反射金属层 143：应力松弛层
144：导电阻挡层 145：保护绝缘层
150：台面区域 200：第一绝缘层
210：导电反射层 220：反射阻挡层
230：第二绝缘层 240：第一焊盘
250：第二焊盘 260：第一焊盘阻挡层
270：第二焊盘阻挡层

Claims (30)

1.一种发光二极管，包括：
基底；
形成在基底上的第一半导体层；
形成在第一半导体层上且被构造成产生光的活性层；
形成在活性层上且具有与第一半导体层互补的导电类型的第二半导体层；以及
在已形成于第二半导体层上的保护绝缘层之间形成且被构造成反射在活性层中产生的光的反射图案，该反射图案具有与保护绝缘层接触的导电阻挡层，
其中，反射图案还包括形成于第二半导体层上且构造成反射光的反射金属层，并且导电阻挡层屏蔽反射金属层的顶部和侧向表面。
2.如权利要求1所述的发光二极管，其中，反射图案还包括应力松弛层，应力松弛层形成于反射金属层和导电阻挡层之间，且被构造成吸收由反射金属层和导电阻挡层之间的热膨胀系数差引起的应力。
3.如权利要求2所述的发光二极管，其中，应力松弛层的热膨胀系数等于或高于导电阻挡层的热膨胀系数，且等于或低于反射金属层的热膨胀系数。
4.如权利要求2所述的发光二极管，其中，反射金属层包括铝(Al)、Al合金、银(Ag)或Ag合金。
5.如权利要求4所述的发光二极管，其中，导电阻挡层包括钨(W)、钨化钛(TiW)、钼(Mo)、钛(Ti)、铬(Cr)、铂(Pt)、铑(Rh)、钯(Pd)或镍(Ni)。
6.如权利要求5所述的发光二极管，其中，当反射金属层包括Al或Al合金，且导电阻挡层包括W、TiW或Mo时，应力松弛层是由Ag、Cu、Ni、Pt、Ti、Rh、Pd或Cr形成的单层、或者由Cu、Ni、Pt、Ti、Rh、Pd或Au形成的组合物。
7.如权利要求5所述的发光二极管，其中，当反射金属层包括Al或Al合金，且导电阻挡层包括Ti、Cr、Pt、Rh、Pd或Ni时，应力松弛层是由Ag或Cu形成的单层、或者由Ni、Au、Cu或Ag形成的组合物。
8.如权利要求5所述的发光二极管，其中，当反射金属层包括Ag或Ag合金，且导电阻挡层包括W、TiW或Mo时，应力松弛层是由Cu、Ni、Pt、Ti、Rh、Pd或Cr形成的单层、或者由Cu、Ni、Pt、Ti、Rh、Pd、Cr或Au形成的组合物。
9.如权利要求5所述的发光二极管，其中，当反射金属层包括Ag或Ag合金，且导电阻挡层包括Pt或Ni时，应力松弛层是由Cu、Cr、Rh、Pd、TiW或Ti形成的单层、或者由Ni、Au或Cu形成的组合物。
10.一种制造发光二极管的方法，包括：
在基底上顺序地形成第一半导体层、活性层、第二半导体层和保护绝缘层；
蚀刻保护绝缘层、第二半导体层和活性层，并且形成暴露第一半导体层的表面的台面区域；
在台面区域上形成具有外伸结构的光刻胶图案，并且蚀刻通过光刻胶图案之间的空间暴露的保护绝缘层；
在通过蚀刻保护绝缘层暴露的第二半导体层的表面上形成反射金属层；以及
在反射金属层上形成导电阻挡层，该导电阻挡层延伸至保留在光刻胶图案下方的保护绝缘层。
11.如权利要求10所述的方法，其中，保护绝缘层的蚀刻步骤包括蚀刻通过光刻胶图案开放的区域，以及蚀刻由光刻胶图案的下部屏蔽的部分区域以留下位于光刻胶图案下方的保护绝缘层的一部分。
12.如权利要求10所述的方法，还包括：在形成反射金属层之后，在反射金属层上形成应力松弛层以吸收由热膨胀系数差引起的应力。
13.如权利要求10所述的方法，其中，保护绝缘层的蚀刻利用各向同性的湿法蚀刻工艺来执行。
14.一种制造发光二极管的方法，包括：
在基底上顺序形成第一半导体层、活性层和第二半导体层；
蚀刻第二半导体层和活性层，并且形成暴露第一半导体层的表面的台面区域；
在台面区域和暴露的第二半导体层上形成保护绝缘层；
在台面区域上形成具有外伸结构的光刻胶图案，并且蚀刻通过光刻胶图案之间的空间暴露的保护绝缘层；
在通过蚀刻保护绝缘层暴露的第二半导体层的表面上形成反射金属层；以及
在反射金属层上形成导电阻挡层，该导电阻挡层延伸至保留在光刻胶图案下方的保护绝缘层。
15.一种制造具有如权利要求1所述的发光二极管的发光二极管模块的方法，包括：
将第一绝缘层涂覆在基底上形成有第一半导体层、活性层、第二半导体层和反射图案的结构上，并且暴露反射图案的顶部表面的一部分和第一半导体层的表面；
在第一绝缘层上形成导电反射层和反射阻挡层，反射阻挡层通过导电反射层电连接第一半导体层并且被构造成暴露反射图案；
将第二绝缘层涂覆在反射阻挡层上以暴露反射图案的一部分，并且暴露电连接第一半导体层的反射阻挡层的一部分；以及
在反射阻挡层上形成第一焊盘和在反射图案上形成第二焊盘。
16.如权利要求15所述的方法，其中，形成有第一半导体层、活性层、第二半导体层和反射图案的结构的形成步骤包括：
在基底上顺序形成第一半导体层、活性层、第二半导体层和保护绝缘层；
蚀刻保护绝缘层、第二半导体层和活性层，并且形成暴露第一半导体层的表面的台面区域；
在台面区域上形成具有外伸结构的光刻胶图案，并且蚀刻通过光刻胶图案之间的空间暴露的保护绝缘层；
在通过蚀刻保护绝缘层暴露的第二半导体层的表面上形成反射金属层；以及
在反射金属层上形成导电阻挡层，该导电阻挡层延伸至保留在光刻胶图案下方的保护绝缘层。
17.如权利要求15所述的方法，其中，形成有第一半导体层、活性层、第二半导体层和反射图案的结构的形成步骤包括：
在基底上顺序形成第一半导体层、活性层和第二半导体层；
蚀刻第二半导体层和活性层，并且形成暴露第一半导体层的表面的台面区域；
在台面区域和暴露的第二半导体层上形成保护绝缘层；
在台面区域上形成具有外伸结构的光刻胶图案，并且蚀刻通过光刻胶图案之间的空间暴露的保护绝缘层；
在通过蚀刻保护绝缘层暴露的第二半导体层的表面上形成反射金属层；以及
在反射金属层上形成导电阻挡层，该导电阻挡层延伸至保留在光刻胶图案下方的保护绝缘层。
18.如权利要求15所述的方法，其中，反射阻挡层是由Ni、Cr或Au形成的单层，或者其组合物。
19.如权利要求15所述的方法，其中，反射阻挡层是由Ti/Al/Ti/Ni/Au形成的组合物。
20.如权利要求15所述的方法，还包括，在形成第一焊盘和第二焊盘之后，在第一和第二焊盘中的至少一个上形成焊盘阻挡层，焊盘阻挡层被构造成防止压焊工艺或焊接工艺过程中金属原子的扩散。
21.如权利要求20所述的方法，其中，焊盘阻挡层包括Cr、Ni、Ti、W、TiW、Mo、Pt或其组合物。
22.一种发光二极管，包括：
基底；
形成于基底上的第一半导体层；
形成于第一半导体层上且构造成产生光的活性层；
形成在活性层上且具有与第一半导体层互补的导电类型的第二半导体层；以及
反射图案，形成在第二半导体层上且具有导电阻挡层，导电阻挡层根据下面的层的状态或梯度具有不同的厚度。
23.如权利要求22所述的发光二极管，其中，反射图案还包括形成于第二半导体层上且构造成反射光的反射金属层，并且导电阻挡层屏蔽反射金属层的顶部和侧向表面。
24.如权利要求23所述的发光二极管，其中，反射金属层的侧向表面关于第二半导体层的表面成5°至45°角倾斜。
25.如权利要求24所述的发光二极管，其中，反射图案还包括应力松弛层，该应力松弛层形成在反射金属层和导电阻挡层之间，且被构造成吸收因反射金属层和导电阻挡层之间的热膨胀系数差引起的应力。
26.如权利要求25所述的发光二极管，其中，应力松弛层的热膨胀系数等于或高于导电阻挡层的热膨胀系数，且等于或低于反射金属层的热膨胀系数。
27.如权利要求25所述的发光二极管，其中，反射金属层包括Al、Al合金、Ag、或Ag合金。
28.如权利要求27所述的发光二极管，其中，导电阻挡层包括W、TiW、Mo、Ti、Cr、Pt、Rh、Pd或Ni。
29.如权利要求24所述的发光二极管，其中，导电阻挡层屏蔽反射金属层，并且连续延伸至第二半导体层的表面。
30.如权利要求29所述的发光二极管，其中，形成于反射金属层上的导电阻挡层的厚度大于形成于第二半导体层上的导电阻挡层的厚度，形成于第二半导体层上的导电阻挡层的厚度大于形成于反射金属层的侧向表面上的导电阻挡层的厚度。
CN201380034938.9A 2012-06-28 2013-06-14 用于表面贴装技术的发光二极管及其制造方法以及制造发光二极管模块的方法 Active CN104412397B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN201710165974.9A CN107134519B (zh) 2012-06-28 2013-06-14 发光二极管及其制造方法以及制造发光二极管模块的方法
CN201710165664.7A CN107134518B (zh) 2012-06-28 2013-06-14 发光二极管及其制造方法以及制造发光二极管模块的方法
CN201710166369.3A CN107452848B (zh) 2012-06-28 2013-06-14 发光二极管及其制造方法以及制造发光二极管模块的方法
CN201710165552.1A CN107134520B (zh) 2012-06-28 2013-06-14 发光二极管及其制造方法以及制造发光二极管模块的方法

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020120070129A KR101669641B1 (ko) 2012-06-28 2012-06-28 표면 실장용 발광 다이오드, 그 형성방법 및 발광 다이오드 모듈의 제조방법
KR10-2012-0070129 2012-06-28
PCT/KR2013/005254 WO2014003346A1 (en) 2012-06-28 2013-06-14 Light emitting diode for surface mount technology, method of manufacturing the same, and method of manufacturing light emitting diode module

Related Child Applications (4)

Application Number Title Priority Date Filing Date
CN201710166369.3A Division CN107452848B (zh) 2012-06-28 2013-06-14 发光二极管及其制造方法以及制造发光二极管模块的方法
CN201710165664.7A Division CN107134518B (zh) 2012-06-28 2013-06-14 发光二极管及其制造方法以及制造发光二极管模块的方法
CN201710165974.9A Division CN107134519B (zh) 2012-06-28 2013-06-14 发光二极管及其制造方法以及制造发光二极管模块的方法
CN201710165552.1A Division CN107134520B (zh) 2012-06-28 2013-06-14 发光二极管及其制造方法以及制造发光二极管模块的方法

Publications (2)

Publication Number Publication Date
CN104412397A CN104412397A (zh) 2015-03-11
CN104412397B true CN104412397B (zh) 2017-04-12

Family

ID=49783438

Family Applications (5)

Application Number Title Priority Date Filing Date
CN201710165552.1A Active CN107134520B (zh) 2012-06-28 2013-06-14 发光二极管及其制造方法以及制造发光二极管模块的方法
CN201380034938.9A Active CN104412397B (zh) 2012-06-28 2013-06-14 用于表面贴装技术的发光二极管及其制造方法以及制造发光二极管模块的方法
CN201710166369.3A Active CN107452848B (zh) 2012-06-28 2013-06-14 发光二极管及其制造方法以及制造发光二极管模块的方法
CN201710165974.9A Active CN107134519B (zh) 2012-06-28 2013-06-14 发光二极管及其制造方法以及制造发光二极管模块的方法
CN201710165664.7A Active CN107134518B (zh) 2012-06-28 2013-06-14 发光二极管及其制造方法以及制造发光二极管模块的方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201710165552.1A Active CN107134520B (zh) 2012-06-28 2013-06-14 发光二极管及其制造方法以及制造发光二极管模块的方法

Family Applications After (3)

Application Number Title Priority Date Filing Date
CN201710166369.3A Active CN107452848B (zh) 2012-06-28 2013-06-14 发光二极管及其制造方法以及制造发光二极管模块的方法
CN201710165974.9A Active CN107134519B (zh) 2012-06-28 2013-06-14 发光二极管及其制造方法以及制造发光二极管模块的方法
CN201710165664.7A Active CN107134518B (zh) 2012-06-28 2013-06-14 发光二极管及其制造方法以及制造发光二极管模块的方法

Country Status (4)

Country Link
US (8) US9293660B2 (zh)
KR (1) KR101669641B1 (zh)
CN (5) CN107134520B (zh)
WO (1) WO2014003346A1 (zh)

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101669641B1 (ko) 2012-06-28 2016-10-26 서울바이오시스 주식회사 표면 실장용 발광 다이오드, 그 형성방법 및 발광 다이오드 모듈의 제조방법
KR101740531B1 (ko) * 2012-07-02 2017-06-08 서울바이오시스 주식회사 표면 실장용 발광 다이오드 모듈 및 이의 제조방법.
US9461212B2 (en) 2012-07-02 2016-10-04 Seoul Viosys Co., Ltd. Light emitting diode module for surface mount technology and method of manufacturing the same
TWI618268B (zh) 2012-12-07 2018-03-11 晶元光電股份有限公司 發光裝置
US9412911B2 (en) 2013-07-09 2016-08-09 The Silanna Group Pty Ltd Optical tuning of light emitting semiconductor junctions
US9847457B2 (en) * 2013-07-29 2017-12-19 Seoul Viosys Co., Ltd. Light emitting diode, method of fabricating the same and LED module having the same
US9461209B2 (en) 2013-11-27 2016-10-04 Epistar Corporation Semiconductor light-emitting device
US11329195B2 (en) 2013-08-27 2022-05-10 Epistar Corporation Semiconductor light-emitting device
KR102122358B1 (ko) * 2014-01-20 2020-06-15 삼성전자주식회사 반도체 발광 소자
CN104952991B (zh) * 2014-03-25 2018-01-09 茂邦电子有限公司 覆晶式发光二极管及其制造方法以及其覆晶式封装结构
CN106663718B (zh) 2014-05-27 2019-10-01 斯兰纳Uv科技有限公司 光电装置
JP6636459B2 (ja) 2014-05-27 2020-01-29 シランナ・ユー・ブイ・テクノロジーズ・プライベート・リミテッドＳｉｌａｎｎａ Ｕｖ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｐｔｅ Ｌｔｄ 半導体構造と超格子とを用いた高度電子デバイス
JP6986349B2 (ja) 2014-05-27 2021-12-22 シランナ・ユー・ブイ・テクノロジーズ・プライベート・リミテッドSilanna Uv Technologies Pte Ltd ｎ型超格子及びｐ型超格子を備える電子デバイス
US11322643B2 (en) 2014-05-27 2022-05-03 Silanna UV Technologies Pte Ltd Optoelectronic device
TWI672837B (zh) * 2014-07-11 2019-09-21 晶元光電股份有限公司 半導體發光元件
CN104362239B (zh) * 2014-11-19 2017-02-08 湘能华磊光电股份有限公司 一种led电极结构及其制作方法
US20160329461A1 (en) * 2015-02-17 2016-11-10 Genesis Photonics Inc. Light emitting diode
WO2016157850A1 (ja) * 2015-03-30 2016-10-06 ソニーセミコンダクタソリューションズ株式会社 発光素子、発光ユニット、発光パネル装置、および発光パネル装置の駆動方法
JP6701628B2 (ja) * 2015-05-29 2020-05-27 日亜化学工業株式会社 半導体装置及びその製造方法
KR102594189B1 (ko) * 2015-08-18 2023-10-26 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광 소자, 이 소자를 포함하는 발광 소자 패키지 및 이 패키지를 포함하는 발광 장치
KR102487989B1 (ko) * 2015-09-30 2023-01-12 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 발광소자
KR102471670B1 (ko) * 2016-02-11 2022-11-29 서울바이오시스 주식회사 고출력 발광 다이오드 및 그것을 갖는 발광 모듈
WO2017145026A1 (en) 2016-02-23 2017-08-31 Silanna UV Technologies Pte Ltd Resonant optical cavity light emitting device
US10418517B2 (en) 2016-02-23 2019-09-17 Silanna UV Technologies Pte Ltd Resonant optical cavity light emitting device
KR102530760B1 (ko) 2016-07-18 2023-05-11 삼성전자주식회사 반도체 발광소자
CN106299085B (zh) * 2016-09-21 2019-04-30 海迪科（南通）光电科技有限公司 一种偏振发光二极管芯片
JP6627727B2 (ja) * 2016-11-24 2020-01-08 豊田合成株式会社 発光素子の製造方法
JP6627728B2 (ja) * 2016-11-24 2020-01-08 豊田合成株式会社 発光素子の製造方法
US10121932B1 (en) * 2016-11-30 2018-11-06 The United States Of America As Represented By The Secretary Of The Navy Tunable graphene light-emitting device
CN110073505B (zh) * 2016-12-21 2022-02-08 首尔伟傲世有限公司 高可靠性发光二极管
EP3580015B1 (en) 2017-01-12 2022-03-09 Oetiker Tool Corporation Tool for securing a clamp
JP7308831B2 (ja) 2017-12-14 2023-07-14 ルミレッズ リミテッド ライアビリティ カンパニー Ｌｅｄダイの汚染を防止する方法
US10522708B2 (en) 2017-12-14 2019-12-31 Lumileds Llc Method of preventing contamination of LED die
DE102018118355A1 (de) * 2018-07-30 2020-01-30 Osram Opto Semiconductors Gmbh Optoelektronischer Halbleiterchip und optoelektronisches Halbleiterbauteil
TW202404125A (zh) 2018-08-01 2024-01-16 晶元光電股份有限公司 發光元件
US10622514B1 (en) 2018-10-15 2020-04-14 Silanna UV Technologies Pte Ltd Resonant optical cavity light emitting device
EP3667720B1 (en) * 2018-12-10 2022-09-21 IMEC vzw Apex angle reduction in a led device with a led array
KR20200079122A (ko) * 2018-12-24 2020-07-02 삼성전자주식회사 마이크로 led 소자 및 마이크로 led 제조 방법
CN109713103B (zh) * 2018-12-28 2021-03-02 映瑞光电科技(上海)有限公司 一种led芯片
US11295982B2 (en) * 2019-06-11 2022-04-05 International Business Machines Corporation Forming ultra-thin chips for flexible electronics applications
TWI751809B (zh) 2020-11-18 2022-01-01 隆達電子股份有限公司 增進接合良率的發光二極體結構
CN113078245A (zh) * 2021-03-25 2021-07-06 南昌凯迅光电有限公司 一种led铝电极及其制备方法
CN113875029A (zh) * 2021-04-20 2021-12-31 厦门三安光电有限公司 发光二极管芯片
CN113571622B (zh) * 2021-07-22 2022-08-23 厦门三安光电有限公司 发光二极管及其制备方法
JP7339994B2 (ja) * 2021-11-12 2023-09-06 日機装株式会社 半導体発光素子および半導体発光素子の製造方法
CN117059718A (zh) * 2021-11-19 2023-11-14 厦门市三安光电科技有限公司 一种发光二极管
CN115498088B (zh) * 2022-11-16 2023-01-31 镭昱光电科技(苏州)有限公司 微型发光二极管及制备方法
CN117393680B (zh) * 2023-12-12 2024-04-12 江西兆驰半导体有限公司 一种倒装发光二极管芯片及其制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101132043A (zh) * 2006-08-18 2008-02-27 克里公司 用于发光二极管的扩散阻挡层
CN101241963A (zh) * 2007-12-12 2008-08-13 厦门三安电子有限公司 一种基于复合式低阻缓冲结构的薄膜led芯片器件及其制造方法
CN101997072A (zh) * 2009-08-10 2011-03-30 索尼公司 半导体发光装置及其制造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7274040B2 (en) * 2004-10-06 2007-09-25 Philips Lumileds Lighting Company, Llc Contact and omnidirectional reflective mirror for flip chipped light emitting devices
KR100609117B1 (ko) * 2005-05-03 2006-08-08 삼성전기주식회사 질화물계 반도체 발광소자 및 그 제조방법
JP4992282B2 (ja) * 2005-06-10 2012-08-08 ソニー株式会社 発光ダイオード、発光ダイオードの製造方法、発光ダイオードバックライト、発光ダイオード照明装置、発光ダイオードディスプレイおよび電子機器
EP2161752B1 (en) * 2005-06-22 2015-08-12 Seoul Viosys Co., Ltd Light-emitting device
JP2007234918A (ja) * 2006-03-02 2007-09-13 Toyoda Gosei Co Ltd 半導体発光素子
US8368100B2 (en) * 2007-11-14 2013-02-05 Cree, Inc. Semiconductor light emitting diodes having reflective structures and methods of fabricating same
KR101093117B1 (ko) * 2008-09-30 2011-12-13 서울옵토디바이스주식회사 교류용 발광 소자 및 그것을 제조하는 방법
JP5021693B2 (ja) * 2009-04-14 2012-09-12 スタンレー電気株式会社 半導体発光素子
JP5332882B2 (ja) * 2009-04-30 2013-11-06 豊田合成株式会社 半導体発光素子
JP5148647B2 (ja) * 2010-03-05 2013-02-20 株式会社東芝 半導体発光素子、半導体発光装置及び半導体発光素子の製造方法
KR20110139909A (ko) * 2010-06-24 2011-12-30 삼성엘이디 주식회사 질화물 반도체 발광소자의 제조방법 및 이에 의해 제조된 질화물 반도체 발광소자
JP5333382B2 (ja) * 2010-08-27 2013-11-06 豊田合成株式会社 発光素子
CN201773864U (zh) * 2010-09-08 2011-03-23 厦门市三安光电科技有限公司 具有高反射镜的氮化镓基倒装发光二极管
KR101669641B1 (ko) * 2012-06-28 2016-10-26 서울바이오시스 주식회사 표면 실장용 발광 다이오드, 그 형성방법 및 발광 다이오드 모듈의 제조방법
KR101958419B1 (ko) * 2013-01-29 2019-03-14 삼성전자 주식회사 반도체 발광 소자
KR20140103397A (ko) * 2013-02-15 2014-08-27 삼성전자주식회사 반도체 발광 소자
US20190034152A1 (en) 2017-07-25 2019-01-31 Lenovo Enterprise Solutions (Singapore) Pte. Ltd. Automatic configuration of display settings based on a detected layout of multiple display devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101132043A (zh) * 2006-08-18 2008-02-27 克里公司 用于发光二极管的扩散阻挡层
CN101241963A (zh) * 2007-12-12 2008-08-13 厦门三安电子有限公司 一种基于复合式低阻缓冲结构的薄膜led芯片器件及其制造方法
CN101997072A (zh) * 2009-08-10 2011-03-30 索尼公司 半导体发光装置及其制造方法

Also Published As

Publication number Publication date
US9293660B2 (en) 2016-03-22
CN107134519A (zh) 2017-09-05
CN107452848A (zh) 2017-12-08
US9397269B2 (en) 2016-07-19
US10672952B2 (en) 2020-06-02
US20190341527A1 (en) 2019-11-07
US10355171B2 (en) 2019-07-16
CN107134520B (zh) 2019-02-15
US9530939B2 (en) 2016-12-27
CN104412397A (zh) 2015-03-11
US10991851B2 (en) 2021-04-27
US20150108525A1 (en) 2015-04-23
US20180294382A1 (en) 2018-10-11
US20170352786A1 (en) 2017-12-07
US20200295232A1 (en) 2020-09-17
US20150214440A1 (en) 2015-07-30
CN107134519B (zh) 2019-02-15
WO2014003346A1 (en) 2014-01-03
US20160276542A1 (en) 2016-09-22
CN107134520A (zh) 2017-09-05
US20170084790A1 (en) 2017-03-23
CN107452848B (zh) 2019-03-22
CN107134518B (zh) 2018-11-30
CN107134518A (zh) 2017-09-05
KR101669641B1 (ko) 2016-10-26
US9997673B2 (en) 2018-06-12
US9859469B2 (en) 2018-01-02
KR20140002984A (ko) 2014-01-09

Similar Documents

Publication Publication Date Title
CN104412397B (zh) 用于表面贴装技术的发光二极管及其制造方法以及制造发光二极管模块的方法
CN107275456B (zh) 用于表面贴装技术的发光二极管模块及其制备方法
EP2851969B1 (en) Semiconductor light emitting device
US20100283070A1 (en) Nitride semiconductor light emitting device and method of manufacturing the same
CN102386295A (zh) 发光元件
EP3404726B1 (en) Ultraviolet light-emitting device
CN106575687A (zh) 发光二极管及其制造方法
KR20140121608A (ko) 발광 다이오드의 반사전극, 이를 포함하는 발광 다이오드 칩, 및 이들의 제조방법들
JP5806608B2 (ja) 半導体発光装置
KR101843512B1 (ko) 표면 실장용 발광 다이오드 모듈 및 이의 제조방법.
CN114464710A (zh) 一种led芯片及其制备方法
KR101894047B1 (ko) 표면 실장용 발광 다이오드, 그 형성방법 및 발광 다이오드 모듈의 제조방법
CN106025033A (zh) 一种led倒装芯片及其制备方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant