KR20130113436A - 픽업 방법 및 픽업 장치 - Google Patents

픽업 방법 및 픽업 장치 Download PDF

Info

Publication number
KR20130113436A
KR20130113436A KR1020137006721A KR20137006721A KR20130113436A KR 20130113436 A KR20130113436 A KR 20130113436A KR 1020137006721 A KR1020137006721 A KR 1020137006721A KR 20137006721 A KR20137006721 A KR 20137006721A KR 20130113436 A KR20130113436 A KR 20130113436A
Authority
KR
South Korea
Prior art keywords
adhesive sheet
chip
collet
adsorption
tip
Prior art date
Application number
KR1020137006721A
Other languages
English (en)
Inventor
겐 나카오
미치카즈 나카무라
이타루 이이다
무네오 하라다
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20130113436A publication Critical patent/KR20130113436A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67132—Apparatus for placing on an insulating substrate, e.g. tape
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B25—HAND TOOLS; PORTABLE POWER-DRIVEN TOOLS; MANIPULATORS
    • B25J—MANIPULATORS; CHAMBERS PROVIDED WITH MANIPULATION DEVICES
    • B25J15/00—Gripping heads and other end effectors
    • B25J15/06—Gripping heads and other end effectors with vacuum or magnetic holding means
    • B25J15/0616—Gripping heads and other end effectors with vacuum or magnetic holding means with vacuum
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B43/00—Operations specially adapted for layered products and not otherwise provided for, e.g. repairing; Apparatus therefor
    • B32B43/006—Delaminating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/52—Mounting semiconductor bodies in containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/677—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations
    • H01L21/67703—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations
    • H01L21/67721—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for conveying, e.g. between different workstations between different workstations the substrates to be conveyed not being semiconductor wafers or large planar substrates, e.g. chips, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836—Wafer tapes, e.g. grinding or dicing support tapes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6838—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping with gripping and holding devices using a vacuum; Bernoulli devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68778—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by supporting substrates others than wafers, e.g. chips
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/11—Methods of delaminating, per se; i.e., separating at bonding face
    • Y10T156/1126—Using direct fluid current against work during delaminating
    • Y10T156/1132—Using vacuum directly against work during delaminating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T156/00—Adhesive bonding and miscellaneous chemical manufacture
    • Y10T156/19—Delaminating means
    • Y10T156/1928—Differential fluid pressure delaminating means
    • Y10T156/1933—Spraying delaminating means [e.g., atomizer, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Robotics (AREA)
  • Mechanical Engineering (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
  • Die Bonding (AREA)
  • Dicing (AREA)

Abstract

점착 시트에 접착되어 있는 칩에 제1 흡착부를 접근시켜 접촉시키고, 점착 시트에 접촉하는 접촉면에 오목부가 형성되어 있는 제2 흡착부를 점착 시트에 접근시켜, 제1 흡착부와 대향하도록 점착 시트에 제2 흡착부를 접촉시키고, 점착 시트에 접촉하고 있는 제2 흡착부에 의해 점착 시트를 흡인하고, 점착 시트와 칩 사이에, 주입부에 의해 유체를 주입함으로써, 오목부에 대향하는 칩의 부분으로부터 점착 시트를 박리시키고, 제1 흡착부에 의해 칩을 흡착하고 있는 상태에서, 점착 시트로부터 제1 흡착부를 멀어지게 함으로써 칩을 픽업한다.

Description

픽업 방법 및 픽업 장치{PICKUP METHOD AND PICKUP DEVICE}
본 발명은 칩의 픽업 방법 및 칩의 픽업 장치에 관한 것이다.
최근, 반도체 디바이스의 고집적화가 진행되고 있다. 여기서, 고집적화된 복수의 반도체 디바이스를 수평 면내에 배치하고, 이들 반도체 디바이스를 배선으로 접속하여 제품화하는 경우, 이하에 열거하는 점이 우려된다. 즉, 배선 길이가 증대되고, 이에 따라 배선의 저항이 커지는 것, 또한 배선에 의한 신호 전송 지연이 커지는 것이 우려된다.
그래서, 복수의 반도체 디바이스를 적층하여 3차원적으로 배치하는 3차원 집적 기술을 이용하는 것이 제안되어 있다. 이 3차원 집적 기술에서는 이하에 열거하는 방법이 제안되어 있다. 즉, 미리 집적 회로를 만들어 넣은 기판을 복수의 칩으로 분할한다. 그리고 분할에 의해 얻어진 복수의 칩으로부터, 분할 전에 이루어진 양품 판별 시험에 의해 양품이라고 확인된 칩을 선별한다. 이어서, 이와 같이 하여 선별된 칩을 별도의 기판 상에 적층하여 3차원 적층체[이하, 「스택 칩」(Stacked Chip)이라고도 부름]로서 실장한다.
통상 이러한 스택 칩은 다음과 같은 식으로 제조된다. 먼저 반도체 디바이스를 형성한 기판에, 다이싱 테이프 또는 백그라인드 테이프 등의 점착 시트를 반도체 디바이스가 형성되어 있는 디바이스 형성면측에서 접착한다. 그리고, 이와 같이 하여 디바이스 형성면에 점착 시트가 접착된 기판을, 디바이스 형성면과는 반대쪽의 면, 즉 기판의 이면에서부터 정해진 두께가 될 때까지 연삭하여 박화(薄化)한다. 그 후, 이와 같이 하여 박화된 기판을 점착 시트에 접착한 채로 다이싱 가공하여 개개의 칩으로 분할한다. 이어서, 이와 같이 하여 분할된 개개의 칩을 점착 시트로부터 추출하고, 추출된 칩을 적층한다(예컨대, 특허문헌 1 참조).
여기서, 이러한 제조 공정 중, 개개의 칩을 점착 시트로부터 추출하는 공정에서는, 픽업 장치에 의해 개개의 칩이 접착되어 있는 점착 시트로부터 개개로 칩이 박리되어 추출된다. 이 픽업 장치로서, 점착 시트의 이면으로부터 바늘로 타격하여 칩을 추출하는 니들 픽업 장치(예컨대, 특허문헌 2 참조)가 개시되어 있다. 또한, 칩을 진공 흡착할 수 있는 노즐을 칩의 표면에 접근시켜, 그 노즐에 의한 진공 흡착에 의해 칩을 점착 시트로부터 추출하는 니들리스 픽업 장치(예컨대, 특허문헌 3 참조)가 개시되어 있다.
일본 특허 공개 2010-056531호 공보 일본 특허 공개 소60-102754호 공보 일본 특허 공개 2004-039722호 공보
그러나, 이러한 개개의 칩을 점착 시트로부터 추출하는, 즉 픽업하는 픽업 장치 및 픽업 방법에 관해서는 다음과 같은 문제점을 생각할 수 있다.
즉, 박화된 칩을 픽업하는 경우, 점착 시트로부터 칩을 단시간에 박리시키면, 칩에 재료 강도를 넘는 응력이 가해져 칩이 파괴되는 경우가 우려된다. 이러한 사태를 피하기 위한 방법으로서, 예컨대 점착 시트로부터 칩을 박리시키는 시간을 보다 길게 하여 박리할 때에 칩에 가해지는 응력을 저감하는 방법을 생각할 수 있다.
그러나, 이와 같이 점착 시트로부터 칩을 박리시키는 시간을 길게 한 경우, 칩의 면내에는 점착 시트로부터 박리된 부분과 점착 시트로부터 박리되지 않은 부분이 동시에 존재한다. 그리고, 칩의 면내에 있어서의 점착 시트로부터 박리된 부분과 점착 시트로부터 박리되지 않은 부분의 분포에 기인하여, 칩 면내에서 칩에 가해지는 응력의 분포가 생긴다. 여기서, 그 분포에 있어서 칩에 가해지는 응력이 가장 강한 부분에서 칩이 파괴되는 경우가 우려된다. 즉, 칩에 가해지는 응력이, 칩의 평면의 치수 및 두께의 치수에 의해 결정되는 칩의 형상, 및 예컨대 실리콘 등의 칩 재료의 재료 강도에 의해 결정되는 파괴 강도를 넘는 경우, 칩은 파괴될 우려가 있다.
예컨대, 점착 시트로부터 박리된 부분과 점착 시트로부터 박리되지 않은 부분과의 경계면에는, 전단 응력이 작용하며, 그 전단 응력은 칩의 평면의 치수 및 두께의 치수에 의해 결정되는 칩의 형상에 의존한다. 그리고, 전단 응력이 칩의 전단 파괴 강도(전단 강도)를 넘으면 칩은 파괴될 우려가 있다.
이와 같이, 단순히 점착 시트로부터 칩을 박리시키는 박리 시간을 길게 하는 것만으로는, 칩의 형상에 따라서는 칩에 가해지는 응력이 재료 강도보다 커지는 것을 방지할 수 없는 경우가 우려된다. 따라서, 칩이 파괴되지 않고서 픽업할 수 있는 칩의 형상이 제한된다고 하는 문제가 있다.
본 발명은 상기한 점에 감안하여 이루어진 것이다. 즉, 본 발명은 박화된 칩을 픽업하는 경우에 있어서, 점착 시트에 접착되어 있는 칩을 픽업할 때에 칩에 가해지는 응력 부하를 저감할 수 있어, 칩의 파괴를 방지할 수 있는 칩의 픽업 방법 및 픽업 장치를 제공한다.
상기 과제를 해결하기 위해서, 본 발명에서는 다음에 설명하는 각 수단을 강구한 것을 특징으로 한다.
본 발명의 일 실시예에 따르면, 이하에 설명하는 픽업 방법이 제공된다. 이 픽업 방법에서는, 점착 시트에 접착되어 있는 칩에 제1 흡착부를 접근시켜 접촉시키고, 점착 시트에 접촉하는 접촉면에 오목부가 형성되어 있는 제2 흡착부를 점착 시트에 접근시켜, 제1 흡착부와 대향하도록 점착 시트에 제2 흡착부를 접촉시킨다. 그리고 점착 시트에 접촉하고 있는 제2 흡착부에 의해 점착 시트를 흡인하고, 점착 시트와 칩 사이에, 주입부에 의해 유체를 주입한다. 이와 같이 하여 오목부에 대향하는 칩의 부분으로부터 점착 시트를 박리시키고, 제1 흡착부에 의해 칩을 흡착하고 있는 상태에서, 제2 흡착부가 흡인하고 있는 점착 시트로부터 제1 흡착부를 멀어지게 한다. 이와 같이 하여 칩을 점착 시트로부터 박리시켜 픽업한다.
또한, 본 발명의 일 실시예에 따르면, 칩을 흡착하는 제1 흡착부와, 제1 흡착부를 이동시키도록 구동하는 제1 구동부와, 점착 시트에 접촉하는 접촉면에 오목부가 형성되어 있어 점착 시트를 흡인하는 제2 흡착부와, 제2 흡착부를 이동시키도록 구동하는 제2 구동부와, 유체를 주입하는 주입부와, 제어부를 갖는 픽업 장치가 제공된다. 여기서, 제어부는, 제1 구동부에 의해 점착 시트에 접착되어 있는 칩에 제1 흡착부를 접근시켜 접촉시키고, 제2 구동부에 의해 제2 흡착부를 점착 시트에 접근시켜, 제1 흡착부와 대향하도록 점착 시트에 제2 흡착부를 접촉시킨다. 그리고 제어부는 점착 시트에 접촉하고 있는 제2 흡착부에 의해 점착 시트를 흡인하고, 점착 시트와 칩 사이에, 주입부에 의해 유체를 주입함으로써, 오목부에 대향하는 칩의 부분으로부터 점착 시트를 박리시킨다. 그리고 제어부는 제1 흡착부에 의해 칩을 흡착하고 있는 상태에서, 제1 구동부에 의해, 제2 흡착부가 흡인하고 있는 점착 시트로부터 제1 흡착부를 멀어지게 함으로써, 칩을 점착 시트로부터 박리시켜 픽업한다.
본 발명에 따르면, 박화된 칩을 픽업하는 경우라도, 점착 시트에 접착되어 있는 칩을 픽업할 때에 칩에 가해지는 응력 부하를 저감할 수 있어, 칩의 파괴를 방지할 수 있다.
도 1은 실시형태에 따른 픽업 장치의 개략 단면도이다.
도 2는 실시형태에 따른 픽업 방법의 각 공정의 순서를 설명하기 위한 흐름도이다.
도 3a는 실시형태에 따른 픽업 방법의 각 공정에 있어서의 픽업 장치의 상태를 도시하는 개략 단면도이다(1).
도 3b는 실시형태에 따른 픽업 방법의 각 공정에 있어서의 픽업 장치의 상태를 도시하는 개략 단면도이다(2).
도 3c는 실시형태에 따른 픽업 방법의 각 공정에 있어서의 픽업 장치의 상태를 도시하는 개략 단면도이다(3).
도 3d는 실시형태에 따른 픽업 방법의 각 공정에 있어서의 픽업 장치의 상태를 도시하는 개략 단면도이다(4).
도 3e는 실시형태에 따른 픽업 방법의 각 공정에 있어서의 픽업 장치의 상태를 도시하는 개략 단면도이다(5).
도 3f는 실시형태에 따른 픽업 방법의 각 공정에 있어서의 픽업 장치의 상태를 도시하는 개략 단면도이다(6).
도 3g는 실시형태에 따른 픽업 방법의 각 공정에 있어서의 픽업 장치의 상태를 도시하는 개략 단면도이다(7).
도 3h는 실시형태에 따른 픽업 방법의 각 공정에 있어서의 픽업 장치의 상태를 도시하는 개략 단면도이다(8).
도 4는 비교예에 따른 픽업 장치의 구성을 모식적으로 도시하는 종단면도이다.
도 5a는 3가지 상태 중 한 상태에 있어서의, 상부 콜릿 상승 공정(단계 S18)에서 칩에 작용하는 박리력의 시간 변화를 도시하는 그래프이다.
도 5b는 3가지 상태 중 다른 상태에 있어서의, 상부 콜릿 상승 공정(단계 S18)에서 칩에 작용하는 박리력의 시간 변화를 도시하는 그래프이다.
도 5c는 3가지 상태 중 또 다른 상태에 있어서의, 상부 콜릿 상승 공정(단계 S18)에서 칩에 작용하는 박리력의 시간 변화를 도시하는 그래프이다.
도 6은 상부 콜릿 상승 공정(단계 S18)에서 칩에 작용하는 전단 응력을 설명하기 위한 픽업 장치의 종단면도이다.
도 7은 상부 콜릿 상승 공정(단계 S18)에서 칩에 작용하는 전단 응력을 설명하기 위한 칩의 평면도이다.
도 8은 상부 콜릿 상승 공정(단계 S18)에서 칩에 작용하는 전단 응력의 전단 면적을 설명하기 위한 칩의 사시도이다.
도 9는 실시형태의 변형예에 따른 픽업 장치의 개략 단면도이다.
도 10은 실시형태의 변형예에 따른 픽업 방법의 각 공정의 순서를 설명하기 위한 흐름도이다.
도 11a는 실시형태의 변형예에 따른 픽업 방법의 각 공정에 있어서의 픽업 장치의 상태를 도시하는 개략 단면도이다(1).
도 11b는 실시형태의 변형예에 따른 픽업 방법의 각 공정에 있어서의 픽업 장치의 상태를 도시하는 개략 단면도이다(2).
도 11c는 실시형태의 변형예에 따른 픽업 방법의 각 공정에 있어서의 픽업 장치의 상태를 도시하는 개략 단면도이다(3).
도 11d는 실시형태의 변형예에 따른 픽업 방법의 각 공정에 있어서의 픽업 장치의 상태를 도시하는 개략 단면도이다(4).
도 11e는 실시형태의 변형예에 따른 픽업 방법의 각 공정에 있어서의 픽업 장치의 상태를 도시하는 개략 단면도이다(5).
이어서, 본 발명을 실시하기 위한 형태에 관해서 도면과 함께 설명한다.
(실시형태)
먼저, 도 1 내지 도 8을 참조하여, 본 발명의 실시형태에 따른 픽업 장치 및 픽업 방법에 관해서 설명한다.
처음에, 도 1을 참조하여, 본 실시형태에 따른 픽업 장치에 관해서 설명한다. 도 1은 본 실시형태에 따른 픽업 장치(10)의 개략 단면도이다.
픽업 장치(10)는 스테이지(20), 상부 콜릿(30), 하부 콜릿(40) 및 제어부(60)를 갖는다.
스테이지(20)는 수평으로 설치되어 있다. 웨이퍼(W)가 접착된, 예컨대 다이싱 테이프인 점착 시트(21)가 링 프레임(22)에 유지된 상태로 스테이지(20)에 유지되어 있다. 점착 시트(21)에 접착된 웨이퍼(W)는 웨이퍼(W)에 형성된 복수의 칩(23)이 다이싱 가공되어 개개의 칩으로 분할된 상태에서 점착 시트(21) 상에 접착되어 있다.
한편, 스테이지(20)는 픽업 장치(10)와 별도로 설치되어 있는 것을 사용하더라도 좋다. 즉, 픽업 장치(10)는 적어도 상부 콜릿(30) 및 하부 콜릿(40)을 갖는 것이다.
상부 콜릿(30)과 하부 콜릿(40)은 스테이지(20)에 유지되어 있는 점착 시트(21)에 접착되어 있는 칩(23)을 위아래에서 끼워넣는 식으로, 즉 서로 대향하도록 구성되어 있다. 상부 콜릿(30) 및 하부 콜릿(40)은, 각각 상하 이동 및 수평 면내에서 2차원의 방향으로 이동 가능한 구성으로 설치되어 있으며, 후술하는 상부 콜릿 구동 기구(32) 및 하부 콜릿 구동 기구(42)에 의해 상하 방향 및 수평 면내에서 2차원 방향으로 이동한다. 그리고, 상부 콜릿 구동 기구(32) 및 하부 콜릿 구동 기구(42)에 의해 상부 콜릿(30)과 하부 콜릿(40)의 중심축은 픽업되는 칩(23)의 중심에 일치하도록 위치 결정된다.
한편, 상부 콜릿(30) 및 하부 콜릿(40)은 각각 본 발명에 있어서의 제1 흡착부 및 제2 흡착부에 해당한다. 또한, 픽업 장치(10)는 도 1에 도시하는 구성을 90° 회전시켜 가로로 누인 구성으로 하여도 좋고, 상하 반전된 구성으로 하여도 좋다.
상부 콜릿(30)은 상부 콜릿 본체부(31), 상부 콜릿 구동 기구(32) 및 상부 콜릿 배기 기구(33)를 갖는다. 상부 콜릿 구동 기구(32)는 본 발명에 있어서의 제1 구동부에 해당한다.
상부 콜릿 본체부(31)는 상부 콜릿 하단부(34) 및 상부 콜릿 축부(35)를 갖는다. 상부 콜릿 본체부(31)는 상부 콜릿 구동 기구(32)의 하단에 부착된 구조체이며, 수평 면내에서의 이동이 가능하고, 또한 수직 방향의 이동이 가능한 구성으로 설치되어 있다. 그리고, 상부 콜릿 본체부(31)는 상부 콜릿 구동 기구(32)에 의해 수평 면내에서 이동하도록 구동되고 수직 방향으로 이동하도록 구동된다.
상부 콜릿 하단부(34)의 하면, 즉 칩(23)측의 표면은 칩(23)의 상면에 대략 평행하게 구성되어 있고, 평면에서 볼 때, 예컨대 직사각형, 원형, 타원형 등의 형상을 갖는다. 상부 콜릿 하단부(34)는 중심측 및 주연부측에 각각 주연부측 부재(36) 및 중심측 부재(37)를 이중으로 배치한 구조를 갖는다. 주연부측 부재(36)는 기밀성 부재이며, 주연부측 부재(36)의 하면의 중심측에, 하면에 접촉된 칩(23)을 흡인하기 위한 흡인 구멍(38)과 연통하는 개구(39)가 형성되어 있다. 중심측 부재(37)는 흡인 구멍(38)과 연통하는 개구(39) 부근에, 주연부측 부재(36)에 걸리게 설치되어 있다. 중심측 부재(37)는 다공질 재료에 의해 구성되어 있고, 다공질 재료 내부의 미세한 구멍을 지나 기체가 유통할 수 있는 구성을 갖는다.
상부 콜릿 축부(35)는 상부 콜릿 하단부(34)를 유지하는 것이다. 상부 콜릿 축부(35)는 중심축을 따라서 중공의 흡인 구멍(38)을 갖는다. 흡인 구멍(38)의 하단은 다공질 재료로 형성된 중심측 부재(37)를 통해 주연부측 부재(36)의 하면에 형성된 개구(39)에 접속되어 있다. 흡인 구멍(38)의 상단은 상부 콜릿 배기 기구(33)에 접속되어 있다. 상부 콜릿 배기 기구(33)는 도시하지 않는 배기 펌프 및 밸브를 갖고, 임의의 타이밍에 밸브의 개방도를 조정함으로써, 흡인 구멍(38)의 배기압을 조정하는 것이 가능하다.
주연부측 부재(36)의 하면이 칩(23)의 상면과 접촉한 상태에서, 상부 콜릿 배기 기구(33)에 의해 흡인 구멍(38)이 감압될 때는, 칩(23)의 상면에 의해 개구(39)가 봉해져 중심측 부재(37) 및 흡인 구멍(38)이 감압된다. 그 결과, 상부 콜릿 본체부(31)는 칩(23)을 흡착할 수 있다. 즉, 주연부측 부재(36)의 하면은 칩(23)의 상면과의 접촉에 의해 개구(39) 내부의 다공질 재료로 형성된 중심측 부재(37) 및 흡인 구멍(38)을 대기로부터 격리하는 구조를 갖는다. 따라서, 상부 콜릿 본체부(31)는 상부 콜릿 하단부(34)에 형성된 개구(39)에 칩(23)을 흡착시킨 상태에서, 상부 콜릿 본체부(31)를 상부 콜릿 구동 기구(32)에 의해 위쪽으로 이동시켜 칩(23)을 픽업한다. 이와 같이, 상부 콜릿 본체부(31)는 칩(23)을 픽업할 때에도 칩(23)을 흡착하여 유지할 수 있다.
하부 콜릿(40)은 하부 콜릿 본체부(41), 하부 콜릿 구동 기구(42), 하부 콜릿 배기 기구(43) 및 니들(44)을 갖는다. 하부 콜릿 구동 기구(42)는 본 발명에 있어서의 제2 구동부에 해당한다.
하부 콜릿 본체부(41)는 하부 콜릿 상단부(45) 및 하부 콜릿 축부(46)를 갖는다. 하부 콜릿 본체부(41)는 하부 콜릿 구동 기구(42)의 상단에 부착된 구조체이며, 수평 면내에서의 이동이 가능하고, 또한 수직 방향으로 이동이 가능한 구성으로 설치되어 있다. 한편, 칩(23)이 접착된 점착 시트(21)를 유지하는 스테이지(20)가 점착 시트(21)를 수평 면내에서 이동시킬 수 있는 구성으로 설치되어 있는 경우가 있다. 그 경우에는, 하부 콜릿 본체부(41)는 수평 면내에서의 이동이 가능한 구성으로 설치되어 있지 않더라도 좋다.
하부 콜릿 상단부(45)의 상면(45S), 즉 점착 시트(21)측의 표면은 점착 시트(21)의 시트면에 대략 평행하게 구성되어 있고, 평면에서 볼 때, 예컨대 직사각형, 원형, 타원형 등의 형상을 갖는다. 하부 콜릿 상단부(45)는 주연부측 부재(47)를 갖는다. 주연부측 부재(47)는 기밀성 부재이며, 주연부측 부재(47)의 상면(45S)의 중심측에 개구된 오목부(48)가 형성되어 있다. 오목부(48)는 주연부측 부재(47)의 상면(45S)에 접촉된 점착 시트(21)를 흡인하기 위해서 사용된다. 오목부(48)의 바닥면(49)에는 주연부측 부재(47)의 상면(45S)에 접촉된 점착 시트(21)를 흡인하기 위한 흡인 구멍(50)의 개구(51)가 형성되어 있다.
한편, 하부 콜릿 상단부(45)는 후술하는 바와 같이, 그 상면(45S)이 점착 시트(21)에 접촉한다. 따라서, 하부 콜릿 상단부(45)의 상면(45S)은 본 발명에 있어서의 점착 시트에 접촉하는 접촉면에 해당한다.
하부 콜릿 축부(46)는 하부 콜릿 상단부(45)를 유지하는 것이다. 하부 콜릿 축부(46)는 중심축을 따라서 중공의 흡인 구멍(50)을 갖는다. 흡인 구멍(50)의 상단은 오목부(48)의 바닥면(49)에 형성된 개구(51)에 접속되어 있다. 흡인 구멍(50)의 하단은 하부 콜릿 배기 기구(43)에 접속되어 있다. 하부 콜릿 배기 기구(43)는 도시하지 않는 배기 펌프 및 밸브를 갖고, 임의의 타이밍에 밸브의 개방도를 조정함으로써 흡인 구멍(50)의 배기압을 조정하는 것이 가능하다.
주연부측 부재(47)의 상면(45S)이 점착 시트(21)의 하면과 접촉한 상태에서, 하부 콜릿 배기 기구(43)에 의해 흡인 구멍(50)이 감압되면, 점착 시트(21)의 하면에 의해 개구가 봉해진 오목부(48) 및 흡인 구멍(50)이 감압된다. 그 결과, 하부 콜릿 본체부(41)는 점착 시트(21)를 오목부(48)에 흡착한다. 즉, 주연부측 부재(47)의 상면(45S)은 점착 시트(21)의 하면과의 접촉에 의해 오목부(48) 및 흡인 구멍(50)을 대기로부터 격리하는 구조를 갖는다. 그 결과, 상부 콜릿 하단부(34)에 형성된 개구(39)에 칩(23)을 흡착시킨 상태에서 칩(23)을 픽업할 때에도, 하부 콜릿 본체부(41)는 오목부(48)에 의해 점착 시트(21)를 흡착하여 유지할 수 있다. 한편, 칩(23)의 픽업은 상부 콜릿 하단부(34)에 형성된 개구(39)에 칩(23)을 흡착시킨 상태에서, 상부 콜릿 본체부(31)를 상부 콜릿 구동 기구(32)에 의해 위쪽으로 이동시켜 이루어진다.
니들(44)은 니들 본체부(52), 니들 구동 기구(53) 및 유체 공급 기구(54)를 갖는다. 니들(44)은 본 발명에 있어서의 주입부에 해당한다.
니들(44)은 하부 콜릿 본체부(41)에 부착된 구조체이며, 수직 방향으로 이동이 가능한 구성으로 설치되어 있다. 그리고, 니들 본체부(52)는 니들 구동 기구(53)에 의해 수직 방향으로 이동하도록 구동된다.
니들(44)의 선단(44T)에는 개구(56)가 형성되어 있다. 개구(56)는 공급 구멍(55)과 연통된다. 공급 구멍(55)은 칩(23)과 칩(23)으로부터 박리된 점착 시트(21) 사이에 기체 또는 액체의 유체를 주입하기 위해서 유체를 공급하기 위한 것이다. 니들(44)은 중심축을 따라서 중공의 공급 구멍(55)을 갖는다. 공급 구멍(55)의 상단은 니들(44)의 선단(44T)에 형성된 개구(56)에 접속되어 있다. 공급 구멍(55)의 하단은 유체 공급 기구(54)에 접속되어 있다.
상기한 바와 같이, 주연부측 부재(47)의 상면(45S)에 점착 시트(21)의 하면이 접촉함으로써, 오목부(48)의 개구(48K)가 점착 시트(21)로 막혀, 공간(SP)이 형성된다(후술하는 도 3d 참조). 오목부(48)의 개구(48K)도 평면에서 볼 때, 예컨대 직사각형, 원형, 타원형 등의 형상을 갖는다. 예컨대, 칩(23)은 평면에서 볼 때 직사각형 형상을 갖는다고 하고, 오목부(48)의 개구(48K)의 형상은 직사각형이라 하여, 칩(23)의 평면의 치수를 L1로 하고, 오목부(48)의 개구(48K)의 치수를 L2라고 하면, 공간(SP)을 형성하기 위해서 L2<L1인 것이 바람직하다. 예컨대 L1을 10 ㎜이라고 하면, L2를 예컨대 9 ㎜로 할 수 있다. 한편, 이 L2의 값은, 후술하는 바와 같이 칩(23)에 작용하는 전단 응력이 칩(23)의 전단 파괴 강도(전단 강도)와 같아지는 정해진 값보다 큰 값이다.
한편, 오목부(48)의 깊이의 치수(H1)는, 점착 시트(21)를 칩(23)의 하면으로부터 박리시켜 오목부(48)에 흡인할 수 있고, 흡인된 점착 시트(21)와 칩(23)의 하면 사이에 니들(44)을 삽입하여 유체를 주입할 수 있는 치수인 것이 바람직하다.
니들(44)의 선단(44T)은 흡인된 점착 시트(21)를 용이하게 관통할 수 있도록, 수평면에 대하여 정해진 테이퍼각으로 절단된 단부면을 갖더라도 좋다. 니들(44)의 외경을 1 ㎜φ, 테이퍼각을 45°로 하면, 단부면의 상단과 하단 사이의 고저차(Hn)는 Hn=1 ㎜×tan45°=1 ㎜이 된다. 니들(44)의 상하 이동에 따른 마진(Hm)을 4 ㎜ 정도로 고려하면, 오목부(48)는 니들(44)의 단부면의 고저차(Hn)=1 ㎜과 마진(Hm)=4 ㎜의 합계인 5 ㎜ 정도의 깊이 치수(H1)를 갖는 것이 바람직하다.
이상으로부터, 오목부(48)는 예컨대 개구(48K)의 형상이 직사각형의 형상일 때에는 개구(48K)의 치수(L2)가 9 ㎜, 깊이의 치수가 5 ㎜인 각뿔대형의 형상으로 할 수 있다. 또한, 그 밖에 오목부(48)의 개구(48K)의 형상은 원, 타원이라도 좋고, 그 경우에 오목부(48)는 원뿔대형, 타원뿔대형의 형상을 갖더라도 좋다.
하부 콜릿 본체부(41)에는, 예컨대 초음파 진동자 등의 진동부(57)가 설치되어 있더라도 좋다. 진동부(57)가 설치될 경우에, 진동부(57)가 진동함으로써 하부 콜릿 본체부(41)가 진동한다. 따라서 하부 콜릿 본체부(41)가 칩(23)에 점착 시트(21)를 개재해 접촉하고 있는 상태에서 진동부(57)를 진동시킴으로써, 칩(23)이 접착되어 있는 점착 시트(21)에 진동을 부여할 수 있다. 점착 시트(21)에 진동을 부여함으로써, 예컨대 점착 시트(21)의 상면에 칩(23)을 접착하기 위해서 마련된 점착층에 진동을 부여하여 캐비테이션을 발생시키고, 이에 따라 점착층에 기포를 발생시킬 수 있다. 그리고, 점착층에 기포를 발생시킴으로써, 점착 시트(21)를 칩(23)의 하면으로부터 박리시킬 수 있다.
한편, 후술하는 하부 콜릿 배기 공정(단계 S14)에서 점착 시트(21)를 칩(23)의 표면으로부터 박리하기 어렵지 않을 때에는 박리 개시 공정(단계 S15)을 생략할 수 있다. 이 경우, 진동부(57)를 생략할 수 있다.
제어부(60)는 상부 콜릿 구동 기구(32), 상부 콜릿 배기 기구(33), 하부 콜릿 구동 기구(42) 및 하부 콜릿 배기 기구(43)를 제어한다. 또한, 진동부(57)가 설치될 경우에 제어부(60)는 진동부(57)도 제어한다.
제어부(60)는, 예컨대 도시하지 않는 연산 처리부, 기억부 및 표시부를 갖는다. 연산 처리부는, 예컨대 CPU(Central Processing Unit)를 갖는 컴퓨터이다. 기억부는 연산 처리부에 각종 처리를 실행시키기 위한 프로그램이 기록된, 예컨대 하드 디스크 등의 컴퓨터 판독 가능한 기록 매체이다. 표시부는, 예컨대 컴퓨터의 화면이다. 연산 처리부는 기억부에 기록된 프로그램을 읽어내어, 그 프로그램에 따라서 픽업 장치(10)의 각부에 제어 신호를 보내어, 이하에 설명하는 실시형태에 따른 픽업 방법을 실행한다.
이어서, 도 2 내지 도 3h를 참조하여, 본 실시형태에 따른 픽업 방법에 관해서 설명한다. 도 2는 본 실시형태에 따른 픽업 방법의 각 공정의 순서를 설명하기 위한 흐름도이다. 도 3a 내지 도 3h는 본 실시형태에 따른 픽업 방법의 각 공정에 있어서의 픽업 장치의 상태를 도시하는 개략 단면도이다.
도 2에 도시하는 바와 같이, 본 실시형태에 따른 픽업 방법은 상부 콜릿 하강 공정(단계 S11), 상부 콜릿 배기 공정(단계 S12), 하부 콜릿 상승 공정(단계 S13), 하부 콜릿 배기 공정(단계 S14), 박리 개시 공정(단계 S15), 니들 삽입 공정(단계 S16), 유체 주입 공정(단계 S17) 및 상부 콜릿 상승 공정(단계 S18)을 갖는다.
한편, 도 2에 도시하는 바와 같이, 상부 콜릿 하강 공정(단계 S11)에서부터 하부 콜릿 상승 공정(단계 S13)까지는 본 발명에 있어서의 제1 단계에 해당한다. 또한, 하부 콜릿 배기 공정(단계 S14)에서부터 유체 주입 공정(단계 S17)까지는 본 발명에 있어서의 제2 단계에 해당한다. 또한, 상부 콜릿 상승 공정(단계 S18)은 본 발명에 있어서의 제3 단계에 해당한다.
본 실시형태에 따른 픽업 방법을 행하기 전에, 미리 복수의 칩(23)이 형성된 웨이퍼(W)를 예컨대 다이싱 테이프인 점착 시트(21)에 접착하여, 웨이퍼(W)가 접착된 점착 시트(21)의 주연부를 예컨대 링 프레임(22)에 의해 유지한다. 그리고, 도시하지 않는 다이싱 가공 장치에 의해, 점착 시트(21)에 접착된 웨이퍼(W)를 다이싱 가공하여, 점착 시트(21)에 접착된 상태로 칩(23)마다 분리한다. 또한, 다이싱 가공된 복수의 칩(23)이 접착되어 있는 점착 시트(21)를 링 프레임(22)에 유지한 채로, 예컨대 스테이지(20)에 고정하여 유지한다. 이때, 점착 시트(21)의 테이프면이 예컨대 수평이 되도록 스테이지(20) 상에 고정하여 유지할 수 있으며, 수평으로 유지되어 있는 점착 시트(21)의 상면에 칩(23)이 접착되어 있도록 배치할 수 있다.
한편, 본 실시형태에 따른 픽업 장치는 다음과 같이 구성되어 있으면 좋다. 즉, 칩(23)이 접착되어 있는 점착 시트(21)의 측에서 상부 콜릿(30)을 접근시킨다. 그리고 칩(23)이 접착되어 있는 점착 시트(21)의 측과는 반대의 측에서 하부 콜릿(40)을 접근시킨다. 그리고 이와 같이 접근시킨 상부 콜릿(30)과 하부 콜릿(40)에 의해 점착 시트(21) 및 칩(23)을 사이에 끼우도록 구성되어 있으면 된다. 따라서, 상부 콜릿(30)과 하부 콜릿(40)의 상하 관계는 한정되지 않는다.
처음에, 상부 콜릿 하강 공정(단계 S11)을 행한다. 단계 S11에서는, 상부 콜릿(30)을 하강시킨다. 그리고, 후술하는 바와 같이 칩(23)을 흡인하여 유지하기 위해서, 고정하여 유지되어 있는 점착 시트(21)의 상면에 접착되어 있는 칩(23)의 상면에 상부 콜릿(30)을 접근시켜 접촉시킨다. 도 3a는 단계 S11을 행할 때의 픽업 장치(10)의 상태를 도시한다.
단계 S11에서는 도 3a에 도시하는 바와 같이, 예컨대 스테이지(20)에 고정하여 유지되어 있는 점착 시트(21)의 위쪽에 상부 콜릿 본체부(31)가 있는 상태에서, 상부 콜릿 본체부(31)의 수평 면내의 위치를 조정한다. 즉, 도 1에 도시한 상부 콜릿 구동 기구(32)에 의해, 평면에서 보았을 때의 상부 콜릿 본체부(31)의 중심과 칩(23)의 중심이 대략 일치하도록 상부 콜릿 본체부(31)의 수평 면내의 위치를 조정한다. 그리고, 이와 같이 하여 수평 면내의 위치가 조정된 상부 콜릿 본체부(31)를 상부 콜릿 구동 기구(32)에 의해 하강시켜, 칩(23)의 상면에 상부 콜릿 본체부(31)를 접촉시킨다. 이때, 상부 콜릿 본체부(31)의 주연부측 부재(36)는 칩(23)의 상면과 접촉한다. 그 결과, 상부 콜릿 본체부(31)의 중심측 부재(37) 및 흡인 구멍(38)과 칩(23)의 상면 사이의 기밀이 확보된다.
한편, 여기서 본 실시형태에 따른 픽업 장치에서는, 상부 콜릿(30)과 하부 콜릿(40)의 상하 관계가 도 1의 경우와는 반대로 구성되어 있더라도 좋고, 혹은 상부 콜릿(30)과 하부 콜릿(40)이 수평 방향으로 대향하도록 구성되어 있더라도 좋다. 본 실시형태에 따른 픽업 장치가 이와 같이 구성되어 있는 경우에는, 단계 S11은 고정하여 유지되어 있는 점착 시트(21)에 상부 콜릿(30)을 접근시켜, 점착 시트(21)에 접착되어 있는 칩(23)의 표면에 상부 콜릿(30)을 접촉시키게 하면 된다.
단계 S11 다음에, 상부 콜릿 배기 공정(단계 S12)을 행한다. 단계 S12에서는 단계 S11에서 접촉시킨 상부 콜릿(30)에 의해 칩(23)을 흡착한다. 도 3b는 단계 S12를 행할 때의 픽업 장치(10)의 상태를 도시한다.
여기서, 상부 콜릿 본체부(31)의 하면에 형성되어 있는 흡인 구멍(38)에는 도 1에 도시한 상부 콜릿 배기 기구(33)가 접속되어 있다. 그리고 상부 콜릿 배기 기구(33)에 의해, 도 3b에 도시하는 바와 같이 칩(23)의 상면과의 사이에서 기밀이 확보되어 있는, 상부 콜릿 본체부(31)의 중심측 부재(37) 및 흡인 구멍(38) 안을 감압한다. 그 결과, 칩(23)의 상면이 상부 콜릿 본체부(31)의 중심측 부재(37) 및 흡인 구멍(38)에 흡인된다.
한편, 단계 S12는 하부 콜릿 배기 공정(단계 S14)에서 칩(23)에 작용하는 전단 응력에 의해 칩(23)이 깨지는 것을 방지하기 위해서 행한다. 이 칩(23)에 작용하는 전단 응력이란, 하부 콜릿 본체부(41)의 오목부(48)와 점착 시트(21)에 의해 형성되는 공간(SP)을 감압했을 때에, 오목부(48)의 주연부에 대응하는 부분에서 작용하는 것이다. 따라서, 단계 S12는 하부 콜릿 배기 공정(단계 S14) 전에 행하면 좋다.
혹은, 후술하는 바와 같이, 평면에서 보았을 때의 오목부(48)의 개구(48K)의 면적[또는 개구(48K)의 치수]과 칩(23)의 면적[또는 평면의 치수]의 대소 관계에 따라서는, 오목부(48)의 주연부에 대응하는 부분에서 칩(23)에 작용하는 전단 응력이 그다지 커지지 않도록 할 수 있다. 이 경우에는, 단계 S12는 후술하는 상부 콜릿 상승 공정(단계 S18) 전에 행하면 좋다.
이어서, 하부 콜릿 상승 공정(단계 S13)을 행한다. 단계 S13에서는, 칩(23)을 상부 콜릿(30)과 하부 콜릿(40) 사이에 끼우고, 고정하여 유지한다. 즉 하부 콜릿(40)을 상승시켜, 점착 시트(21)가 접착되어 있는 칩(23)의 하면에 점착 시트(21)를 개재해 하부 콜릿(40)을 접촉시킨다. 도 3c는 단계 S13을 행할 때의 픽업 장치(10)의 상태를 도시한다.
단계 S13에서는, 도 3c에 도시하는 바와 같이, 예컨대 하부 콜릿 본체부(41)가, 스테이지(20)에 고정하여 유지되어 있는 점착 시트(21)의 아래쪽에 있는 상태에서, 하부 콜릿 본체부(41)의 수평 면내의 위치를 조정한다. 즉 도 1에 도시한 하부 콜릿 구동 기구(42)에 의해, 평면에서 보았을 때의 하부 콜릿 본체부(41)의 중심과 칩(23)의 중심이 대략 일치하도록, 하부 콜릿 본체부(41)의 수평 면내의 위치를 조정한다. 그리고, 이와 같이 하여 수평 면내의 위치가 조정된 하부 콜릿 본체부(41)를 하부 콜릿 구동 기구(42)에 의해 상승시켜, 칩(23)의 하면에 점착 시트(21)를 개재해 하부 콜릿 본체부(41)를 접촉시킨다. 이때, 하부 콜릿 본체부(41)의 주연부측 부재(47)는 칩(23)의 하면에 점착 시트(21)를 개재해 접촉한다. 그 결과, 하부 콜릿 본체부(41)의 오목부(48)에 형성된 공간(SP)의 기밀이 확보된다.
여기서 상기한 바와 같이, 상부 콜릿(30)과 하부 콜릿(40)의 상하 관계가 도 1의 경우와는 반대로 구성되어 있더라도 좋고, 혹은 상부 콜릿(30)과 하부 콜릿(40)이 수평 방향으로 대향하도록 구성되어 있더라도 좋다. 이러한 경우에는, 단계 S13은, 고정하여 유지되어 있는 점착 시트(21)에 상부 콜릿(30)과 대향하도록 하부 콜릿(40)을 접근시키면 된다. 그리고, 이와 같이 하여 접근시킨 하부 콜릿(40)을 점착 시트(21)에 접착되어 있는 칩(23)의 표면에 점착 시트(21)를 개재해 접촉시키면 된다.
이어서, 하부 콜릿 배기 공정(단계 S14)을 행한다. 단계 S14에서는, 하부 콜릿(40)의 오목부(48)와 점착 시트(21)에 의해 형성되어 있는 공간(SP)을 감압하여 점착 시트(21)를 흡인한다. 도 3d는 단계 S14를 행할 때의 픽업 장치(10)의 상태를 도시한다.
도 3d에 도시하는 바와 같이, 도 1에 도시한 하부 콜릿 배기 기구(43)에 의해, 오목부(48)와 점착 시트(21)에 의해 형성되어 있는 공간(SP)을 감압한다. 여기서, 하부 콜릿 배기 기구(43)는 오목부(48)의 바닥면(49)에 형성되어 있는 개구(51)에 흡인 구멍(50)을 통해 접속되어 있다. 이 공간(SP)의 감압에 의해, 오목부(48)에 대향하는 칩(23)의 부분에 접착되어 있는 점착 시트(21)가 오목부(48)를 향해 흡인된다. 감압의 정도는 그 감압에 의한 흡인에 의해 점착 시트(21)의 칩(23)으로부터의 박리가 생기는 정도면 된다.
단, 감압의 정도에 따라서는 점착 시트(21)가 칩(23)의 표면으로부터 박리되기 어려울 때가 있다. 이때는, 점착 시트(21)가 칩(23)의 표면으로부터 박리되는 기점을 발생시키기 위해서 박리 개시 공정(단계 S15)을 행하더라도 좋다. 단계 S15에서는, 점착 시트(21)를 진동시킴으로써 오목부(48)에 대향하는 칩(23)의 부분으로부터 점착 시트(21)의 박리를 개시하게 한다. 도 3e는 단계 S15를 행할 때의 픽업 장치(10)의 상태를 도시한다.
단계 S15에서는, 전술한 진동부(57)를 진동시켜 점착 시트(21)에 진동을 부여한다. 이와 같이 하여, 예컨대 점착 시트(21)가 갖는 점착층에 진동을 부여하여 캐비테이션을 발생시키고, 이에 따라 점착층에 기포를 발생시킬 수 있다. 여기서 점착층이란, 점착 시트(21)의 상면에 칩(23)을 접착하기 위한 것이다. 한편, 단계 S14에서, 오목부(48)와 점착 시트(21)에 의해 형성되어 있는 공간(SP)이 감압된다. 따라서, 도 3e에 도시하는 바와 같이, 오목부(48)에 대향하는 칩(23)의 부분으로부터 점착 시트(21)의 박리를 개시하게 할 수 있다.
이어서, 니들 삽입 공정(단계 S16)을 행한다. 단계 S16에서는, 오목부(48)에 대향하는 칩(23)의 부분으로부터 점착 시트(21)의 박리가 개시되었을 때에, 칩(23)과 박리가 개시된 점착 시트(21) 사이에 니들(44)을 삽입한다. 도 3f는 단계 S16을 행할 때의 픽업 장치(10)의 상태를 도시한다.
본 실시형태에서는, 니들(44)은 도 1에 도시된 니들 구동 기구(53)에 의해, 흡인 구멍(50) 안에서 오목부(48)의 깊이 방향에 평행한 방향으로 이동 가능하게, 즉 흡인 구멍(50) 안에서 상하 이동할 수 있게 설치되어 있다. 따라서, 니들 구동 기구(53)에 의해 니들(44)을 상승시키고, 도 3f에 도시하는 바와 같이, 박리된 점착 시트(21)를 관통시켜, 칩(23)과 박리된 점착 시트(21) 사이에 니들(44)을 삽입한다.
이어서, 유체 주입 공정(단계 S17)을 행한다. 단계 S17에서는, 단계 S16에서 삽입된 니들(44)에 의해, 칩(23)과 박리된 점착 시트(21) 사이에 유체(FL)를 주입한다. 그 결과, 오목부(48)에 대향하는 칩(23)의 부분 중, 보다 많은 부분으로부터 점착 시트(21)를 박리시킬 수 있다. 도 3g는 단계 S17을 행할 때의 픽업 장치(10)의 상태를 도시한다.
단계 S17에서는, 도 3g에 도시하는 바와 같이, 칩(23)과 박리된 점착 시트(21) 사이에 삽입된 니들(44)에 의해, 칩(23)과 박리된 점착 시트(21) 사이에 기체 또는 액체를 포함하는 유체(FL)를 주입한다. 그 결과, 박리된 점착 시트(21)에는 이하의 힘이 작용한다. 즉, 칩(23)과 박리된 점착 시트(21) 사이에 주입된 유체(FL)의 압력과, 상기 감압에 의해, 박리된 점착 시트(21)를 오목부(48)에 흡인하는 흡인력이 작용한다. 그 결과, 점착 시트(21)를 더욱 칩(23)으로부터 박리시키려는 힘이 작용하여, 오목부(48)에 대향하는 칩(23)의 부분으로부터 완전히 점착 시트(21)를 박리시킬 수 있다.
유체(FL)로서, 액체인 비압축성 유체 또는 기체인 압축성 유도체를 이용할 수 있다. 비압축성 유체로서, 예컨대 순수 등의 물, 에탄올 등의 알코올, 탄산수 등 중 어느 1종 이상을 포함하는 액상 상태의 유체를 이용할 수 있다. 또한, 압축성 유도체로서, 예컨대 이산화탄소(CO2), 질소(N2), 기타 각종 가스 중 어느 1종 이상을 포함하는 기상 상태의 유체를 이용할 수 있다.
이어서, 상부 콜릿 상승 공정(단계 S18)을 행한다. 단계 S18에서는, 박리된 점착 시트(21)와 칩(23) 사이에 유체(FL)가 주입되어 있는 상태(도 3g 참조)에서, 상부 콜릿(30)을 상승시킨다. 그리고, 이와 같이 하여, 하부 콜릿(40)이 흡인하고 있는 점착 시트(21)로부터 상부 콜릿(30)을 멀어지게 함으로써, 칩(23)을 점착 시트(21)로부터 박리시킨다. 도 3h는 단계 S18을 행할 때의 픽업 장치(10)의 상태를 도시한다.
단계 S18은, 오목부(48)에 대향하는 칩(23)의 부분으로부터 점착 시트(21)가 박리되고, 박리된 점착 시트(21)와 칩(23) 사이에 유체(FL)가 주입되고, 칩(23)이 흡인된 상태(도 3g 참조)에서 행한다. 즉, 단계 S18에서는, 이 상태에서 도 1에 도시한 상부 콜릿 구동 기구(32)에 의해 상부 콜릿 본체부(31)를 상승시킨다. 이와 같이 상부 콜릿 본체부(31)를 상승시킴으로써, 도 3h에 도시하는 바와 같이 상부 콜릿(31)에 흡착된 칩(23)을 점착 시트(21)로부터 박리시켜 픽업한다.
이어서, 도 4 및 도 5a 내지 도 5c를 참조하여, 본 실시형태에 따른 픽업 장치 및 픽업 방법에 의해, 점착 시트에 점착되어 있는 칩을 픽업할 때에 칩에 가해지는 응력 부하를 저감할 수 있는 작용 효과에 관해서 설명한다.
통상, 점착 시트의 점착력, 즉 점착 택(tack) 특성을 조사하는 방법으로서, 경사식 볼 택 시험, 롤링 볼 택 시험, 프로브 택 시험 등의 방법이 있다. 예컨대 프로브 택 시험에서는, 실린더형 프로브의 평활한 단부면을 점착제의 표면에 접촉시킨 후, 이것을 떼어놓을 때의 단위 면적당 응력-변형 곡선을 측정한다. 그리고, 예컨대 그 응력-변형 곡선에 있어서의 단위 면적당 최대 응력(σmax) 값으로부터 점착력을 구할 수 있다.
따라서, 본 실시형태에 따른 픽업 방법의 상부 콜릿 상승 공정(단계 S18)에서 점착 시트로부터 칩을 박리하는 데 필요한 박리력(F)은,
F=S×σmax (1)
로 나타내어진다. 여기서, S는 상부 콜릿 상승 공정(단계 S18)이 개시되는 시점에서 칩의 점착 시트와의 사이의 접착 면적을 나타내는 것으로 한다.
예컨대, 다이싱 테이프로서 가부시키가이샤 도요아드테크의 일반 감압 시리즈를 이용하는 경우, 프로브 택법에 의한 점착력, 즉 박리력(F)은 0.7∼1.0 N/20 ㎟가 된다. 또한, 다이싱 테이프로서 가부시키가이샤 도요아드테크의 UV 시리즈를 이용하는 경우, 프로브 택법에 의한 점착력, 즉 박리력(F)은 1.7∼3.9 N/20 ㎟가 된다.
여기서, 설명의 편의상, 하부 콜릿의 상면에 오목부가 형성되어 있지 않고, 또한 니들이 유체를 주입할 수 없도록 구성되어 있는 픽업 장치를 비교예로서 설명한다. 도 4는 비교예에 따른 픽업 장치(110)의 구성을 모식적으로 도시하는 종단면도이다.
도 4에 도시하는 바와 같이, 비교예에 따른 픽업 장치(110)는 스테이지(120), 상부 콜릿(130) 및 하부 콜릿(140)을 갖는다. 상부 콜릿(130)은 상부 콜릿 본체부(131), 상부 콜릿 구동 기구(132) 및 상부 콜릿 배기 기구(133)를 갖는다. 하부 콜릿(140)은 하부 콜릿 본체부(141), 하부 콜릿 구동 기구(142), 하부 콜릿 배기 기구(143) 및 니들(144)을 갖는다. 칩(23)이 접착되어 있는 점착 시트(21)가 링 프레임(22)을 통해 스테이지(120)에 유지되고 있는 것은 도 1 등과 함께 전술한 실시형태와 마찬가지다. 또한, 상부 콜릿 본체부(131)의 하면에 형성된 개구(139)에 연통되는 흡인 구멍(138)이 상부 콜릿 배기 기구(133)에 의해 감압되는 것도 도 1 등과 함께 전술한 실시형태와 마찬가지다. 또한, 하부 콜릿 본체부(141)의 상면에 형성된 개구(151)에 연통되는 흡인 구멍(150)이 하부 콜릿 배기 기구(143)에 의해 감압되는 것도 도 1 등과 함께 전술한 실시형태와 마찬가지다.
그러나, 비교예에 따른 픽업 장치(110)에서는, 도 4에 도시하는 바와 같이, 하부 콜릿 본체부(141)의 상면에는 오목부가 형성되어 있지 않다. 또한, 니들(144)은 하부 콜릿 본체부(141)의 상면에 형성된 개구(151)를 지나 하부 콜릿 본체부(141)의 상면으로부터 돌출 자유롭게 설치되지만, 니들(144)에 의해서 유체를 주입할 수는 없다.
여기서, 비교예에 따른 픽업 장치(110)에 있어서, 상부 콜릿 본체부(131)의 흡인 구멍(138)의 감압에 의해 칩(23)을 흡인하고, 하부 콜릿 본체부(141)의 흡인 구멍(150)의 감압에 의해 점착 시트(21)를 흡인한 상태로 한다. 그리고, 이 상태에서 상부 콜릿 본체부(131)를 상승시킴으로써 점착 시트(21)로부터 칩(23)을 박리시키는 데 필요한 박리력을 F1이라고 한다.
한편, 도 1 등과 함께 전술한 본 실시형태에 따른 픽업 장치(10)에 있어서, 유체 주입 공정(단계 S17)을 행할 때에, 주입된 유체(FL)의 양이 상대적으로 적은 상태를 상정한다. 그리고, 이 상태에서 상부 콜릿 본체부(31)를 상승함으로써 점착 시트(21)로부터 칩(23)을 박리시키는 데 필요한 박리력을 F2라고 한다. 또한, 도 1 등과 함께 전술한 본 실시형태에 따른 픽업 장치(10)에 있어서, 주입된 유체(FL)의 양이 상대적으로 많은 상태를 상정한다. 그리고, 이 상태에서, 상부 콜릿 본체부(31)를 상승함으로써 점착 시트(21)로부터 칩(23)을 박리시키는 데 필요한 박리력을 F3이라고 한다. 그렇게 하면, F1>F2>F3의 관계가 성립한다.
상기한 3가지 상태에 있어서의, 상부 콜릿 상승 공정(단계 S18)에서 칩(23)에 작용하는 박리력의 시간 변화를 각각 도 5a, 도 5b, 도 5c에 도시한다. 여기서 도 5a는 도 4와 함께 전술한 비교예의 경우에 관해서 도시한다. 도 5b는 도 1 등과 함께 전술한 본 실시형태에 있어서, 주입된 유체(FL)의 양이 상대적으로 적은 경우에 관해서 도시한다. 도 5c는 도 1 등과 함께 전술한 본 실시형태에 있어서, 주입된 유체(FL)의 양이 상대적으로 많은 경우에 관해서 도시한다. 또한, 도 5a, 도 5b, 도 5c에서는 상부 콜릿(30)(130)을 등속으로 상승시키는 경우를 나타내고 있기 때문에, 도 5a, 도 5b, 도 5c의 횡축은 상부 콜릿(30)(130)의 윗 방향으로의 이동 거리와도 등가이다.
도 5a, 도 5b 및 도 5c의 3가지 경우를 비교하면, 상부 콜릿 상승 공정(단계 S18)의 개시 시점에서의 칩(23)과 점착 시트(21)의 접착 면적이 가장 큰 경우, 즉 도 5a의 경우에는 박리력(F1)이 최대이다. 또한, 이 경우, 박리에 드는 시간(t1), 즉 상부 콜릿(130)의 이동 거리도 최대이다. 그리고, 상부 콜릿 상승 공정(단계 S18)의 개시 시점에서의 칩(23)과 점착 시트(21)의 접착 면적이 가장 작은 경우, 즉 도 5c의 경우에는 박리력(F3)이 최소이다. 또한, 이 경우, 박리에 드는 시간(t3), 즉 상부 콜릿(30)의 이동 거리도 최소이다. 그리고, 도 5b에 도시하는 경우에는, 박리력(F2)은 F1와 F3의 중간이며, 박리에 드는 시간(t2)도 t1과 t3의 중간이다.
즉, 도 1 등과 함께 전술한 본 실시형태에서는, 상부 콜릿 상승 공정(단계 S18)에서 칩(23)을 점착 시트(21)로부터 박리시키기 전에, 하부 콜릿(40)에 의해 점착 시트(21)를 오목부(48)에 흡인한다(단계 S14). 그리고, 또한, 니들(44)에 의해 점착 시트(21)와 칩(23) 사이에 유체(FL)를 주입한다(단계 S17). 이와 같이 하여, 오목부(48)에 대향하는 칩(23)의 부분으로부터 점착 시트(21)를 박리시켜 놓는다. 이에 따라, 상부 콜릿 상승 공정(단계 S18)의 개시 시점에서의 칩(23)과 점착 시트(21)의 접착 면적을 작게 할 수 있다. 그 결과, 상부 콜릿 상승 공정(단계 S18)에서의 박리력(F)을 저감하여, 박리에 드는 시간(t)을 단축할 수 있다.
이어서, 도 6 내지 도 8을 참조하여, 도 1 등과 함께 전술한 본 실시형태에 따른 픽업 장치 및 픽업 방법에 의해, 점착 시트에 점착되어 있는 칩을 픽업할 때에 칩이 파괴되는 것을 방지할 수 있는 작용 효과에 관해서 설명한다.
도 6은 상부 콜릿 상승 공정(단계 S18)에서의 칩(23)에 작용하는 전단 응력을 설명하기 위한 픽업 장치(10)의 종단면도이다. 도 7은 상부 콜릿 상승 공정(단계 S18)에서 칩(23)에 작용하는 전단 응력을 설명하기 위한 칩(23)의 평면도이다. 도 8은 상부 콜릿 상승 공정(단계 S18)에서 칩(23)에 작용하는 전단 응력의 전단 면적을 설명하기 위한 칩(23)의 사시도이다.
한편, 이하에서는, 유체 주입 공정(단계 S17)에서, 가능한 최대량의 유체(FL)를 주입한 상태에 관해서 설명한다. 이 상태에서는, 오목부(48)에 대향하는 칩(23)의 부분에 있어서, 점착 시트(21)가 칩(23)으로부터 완전히 박리되며, 도 5c에 도시하는 바와 같이, 상부 콜릿 상승 공정(단계 S18)에서의 박리력(박리 저항)(F)이 최소가 된다.
도 6에 도시하는 바와 같이, 상부 콜릿 상승 공정(단계 S18)에 있어서, 오목부(48)에 대향하는 칩(23)의 부분에는 상부 콜릿(30)에 의한 상향의 흡인력(FU)이 작용한다. 또한, 오목부(48)에 대향하는 칩(23)의 부분 이외의 부분에는 점착 시트(21)에 의한 하향의 흡인력(FD)이 작용한다. 이때, 오목부(48)에 대향하는 칩(23)의 부분과 오목부(48)에 대향하는 칩(23)의 부분 이외의 부분과의 경계면[도 6, 도 7 및 도 8에 있어서의 면(SF). 이하 「전단면」이라고 함]에 작용하는 전단력을 T로 한다. 이때, 하향을 플러스로 하면,
T=FD-FU (2)
가 된다. 그리고, 전단면(SF)의 면적의 합계를 A라고 하면, 이 전단력(T)이 전단면(SF)에 작용하는 전단 응력(τ)은,
τ=T/A=(FD-FU)/A (3)
로 나타내어진다. 그리고, 칩(23)의 전단 파괴 강도를 τmax라고 하면, 칩(23)이 전단 파괴되지 않는 조건은 전단 응력(τ)과 전단 파괴 강도(τmax)가,
τ<τmax (4)
의 관계를 만족하는 것이다.
이어서, 칩(23)의 전단 응력(τ)을 어림한다. 이하에서는, 도 7 및 도 8에 도시하는 바와 같이, 예컨대 평면에서 보았을 때의 칩(23)의 형상을 한 변(평면의 치수)이 L1인 정방형 형상으로 하고, 두께를 d로 한다. 또한, 도 7에 도시하는 바와 같이, 평면에서 보았을 때의 하부 콜릿(40)의 오목부(48)의 형상을, 예컨대 한 변(개구의 치수)이 L2인 정방형 형상으로 한다. 또한, 간단하게 하기 위해, 상부 콜릿(30)의 주연부측 부재(36)의 형상과 평면에서 보았을 때의 칩(23)의 형상이 대략 같다고 하고, 상향의 흡인력(FU)을 하향의 흡인력(FD)에 비해서 작다고 한다.
그러면, 도 7 및 도 8로부터,
A=L2×d×4 (5)
이 되고, 또한, 식 (1)로부터,
FD-FU≒FD=(L12-L22)×σmax (6)
가 된다. 그리고, 식 (3), 식 (5) 및 식 (6)으로부터,
τ=(L12-L22)×σmax/(L2×d×4) (7)
가 된다.
최대 응력(σmax)에 관해서는 전술한 다이싱 테이프의 물성에 기초하여,
σmax=0.05 N/㎟ (8)
로 한다. 또한, 전단 파괴 강도를 τmax에 관해서는, "Investigating the Influence of Fabrication Process and Crystal Orientation on Shear Strength of Silicon Microcomponents", Q. Chen, D.-J. Yao, C.-J. Kim, and G. P. Carman, Journal of Materials Science, Vol. 35, No. 21, Nov. 2000, pp. 5465-5474.의 기재에 기초하여,
τmax=5 ㎫
로 한다. 또한, 칩(23)의 평면의 치수(L1) 및 두께(d)에 대해서는,
L1=10 ㎜ (9)
d=0.02 ㎜ (10)
으로 한다.
이상의 수치를 가정한 뒤, 오목부(48)의 개구(48K)의 치수(L2)를 5 ㎜, 6.7 ㎜, 8 ㎜ 및 9 ㎜로 변화시켰을 때에, 전단 응력(τ) 및 전단 파괴 강도(τmax)와의 관계를 계산했다. 그 결과를 표 1에 나타낸다.
Figure pct00001
표 1에 나타내는 바와 같이, 오목부(48)의 개구(48K)의 치수(L2)가 6.7 ㎜ 이하일 때에는 전단면(SF)에 작용하는 전단 응력(τ)은 전단 파괴 강도(τmax) 이상이 된다. 그 결과, 상부 콜릿 상승 공정(단계 S18)에서 칩(23)이 전단 파괴될 우려가 있다. 한편, 오목부(48)의 개구(48K)의 치수(L2)가 6.7 ㎜보다 클 때에는 전단면(SF)에 작용하는 전단 응력(τ)은 전단 파괴 강도(τmax)보다 작아진다. 그 결과, 상부 콜릿 상승 공정(단계 S18)에서 칩(23)이 전단 파괴될 우려가 없다. 즉, 오목부(48)의 개구(48K)의 치수(L2)가 칩(23)의 평면의 치수(L1)보다 작고, 또한 정해진 값보다 클 때에는 전단면(SF)에 작용하는 전단 응력(τ)을 전단 파괴 강도(τmax)보다 작게 할 수 있다. 그 결과, 상부 콜릿 상승 공정(단계 S18)에서 칩(23)이 전단 파괴되는 것을 방지할 수 있다.
즉, 본 실시형태에서는, 오목부(48)의 개구(48K)의 치수(L2)를 정해진 값보다 크게 하고, 칩(23)의 평면의 치수(L1)보다 작게 할 수 있다. 여기서 정해진 값이란, 상부 콜릿 상승 공정(단계 S18)에서, 상부 콜릿(30)을 상승시킬 때에 칩(23)에 작용하는 전단 응력이 칩(23)의 전단 파괴 강도(전단 강도)와 같아지는, 오목부(48)의 개구(48K)의 치수(L2)의 값이다. 이와 같이, 오목부(48)의 개구(48K)의 치수(L2)를 정해진 값보다 크게 하고, 칩(23)의 평면의 치수(L1)보다 작게 함으로써, 점착 시트(21)에 접착되어 있는 칩(23)을 픽업할 때에 칩(23)의 파괴를 방지할 수 있다.
특히 식 (7)로부터 분명한 바와 같이, 칩(23)의 두께(d)가 얇아지면, 전단 응력(τ)이 커진다. 이러한 경우라도, 본 실시형태에서는 오목부(48)의 개구(48K)의 치수(L2)를 크게 하는 방향으로 조정함으로써, 식 (7)에 나타내는 전단 응력(τ)을 작게 할 수 있다. 따라서, 본 실시형태에서는, 두께(d)가 얇은 칩(23)을 픽업할 때에도 칩(23)의 파괴를 방지할 수 있다.
(실시형태의 변형예)
이어서, 도 9 내지 도 11e를 참조하여, 본 발명의 실시형태의 변형예에 따른 픽업 장치 및 픽업 방법에 관해서 설명한다.
처음에, 도 9를 참조하여 본 변형예에 따른 픽업 장치에 관해서 설명한다. 도 9는 본 변형예에 따른 픽업 장치(10a)의 개략 단면도이다.
본 변형예에 따른 픽업 장치(10a)는 이하의 점에서 도 1 등과 함께 전술한 실시형태에 따른 픽업 장치(10)와 상이하다. 즉, 본 변형예에 따른 픽업 장치(10a)에서는, 니들(44a)은 니들(44a)의 선단(44aT)이 하부 콜릿(40a)의 오목부(48a)의 바닥면(49a)으로부터 돌출한 상태에서, 하부 콜릿(40a)과 일체로 설치되어 있다.
본 변형예에 따른 픽업 장치(10a)가 적어도 상부 콜릿(30), 하부 콜릿(40a) 및 제어부(60)를 갖는 점은 도 1 등과 함께 전술한 실시형태와 마찬가지다. 또한, 본 변형예에 있어서의 상부 콜릿(30) 및 제어부(60)는 도 1 등과 함께 전술한 실시형태에 있어서의 상부 콜릿(30) 및 제어부(60)와 각각 같은 구성으로 할 수 있다. 도 9에서는 도 1 등과 함께 전술한 실시형태에 따른 픽업 장치(10)와 같은 부위에 대해서는 동일한 부호를 붙이고 그 설명을 생략한다.
한편, 본 변형예에 있어서의 하부 콜릿(40a)은 하부 콜릿 본체부(41a), 하부 콜릿 구동 기구(42a), 하부 콜릿 배기 기구(43) 및 니들(44a)을 갖지만, 하부 콜릿 본체부(41a) 및 니들(44a)의 구성이 도 1 등과 함께 전술한 실시형태와 다르다.
하부 콜릿 본체부(41a)가 하부 콜릿 상단부(45a) 및 하부 콜릿 축부(46a)를 갖고, 하부 콜릿 상단부(45a)가 주연부측 부재(47a)를 갖는 점은 도 1 등과 함께 전술한 실시형태와 마찬가지다. 또한, 주연부측 부재(47a)의 상면(45aS)의 중심측에 개구되고, 상면(45aS)에 접촉된 점착 시트(21)를 흡인하기 위한 오목부(48a)가 형성되어 있는 점은 도 1 등과 함께 전술한 실시형태와 마찬가지다.
그러나, 본 변형예에서는, 니들(44a)은 니들 본체부(52a) 및 유체 공급 기구(54)만을 갖는다. 즉, 니들(44a)은 하부 콜릿 본체부(41a)의 오목부(48a)의 바닥면(49a)으로부터 니들(44a)의 선단(44aT)이 돌출한 상태에서, 하부 콜릿 본체부(41a)와 일체로 설치되어 있으며, 하부 콜릿 본체부(41a)에 대하여 수직 방향으로 이동 가능하게는 설치되어 있지 않다.
이에 따라, 하부 콜릿 본체부(41a)의 흡인 구멍(50a)은 니들(44a)을 수직 방향으로 이동 가능하게 관통시키는 것이 아니라도 좋다. 따라서, 흡인 구멍(50a)은 도 9에 도시하는 예와 같이, 니들 본체부(52a)가 설치되어 있는 오목부(48a)의 부분 이외의 부분에, 개구(51a)를 갖도록 형성되어 있더라도 좋다. 도 9에 도시하는 예에서는, 니들 본체부(52a)가 설치되어 있는 오목부(48a)의 바닥면(49a)의 중앙이 아니라, 바닥면(49a)의 주연부에 흡인 구멍(50a)의 개구(51a)가 형성되어 있다.
한편, 니들 본체부(52a)에 공급 구멍(55a)이 형성되어 있고, 니들 본체부(52a)의 선단(44aT)에 형성된 개구(56a)와 연통되어 있는 것은 도 1 등과 함께 전술한 실시형태와 마찬가지다.
기타, 하부 콜릿 본체부(41a)에 진동부가 설치될 수도 있는 점도 도 1 등과 함께 전술한 실시형태와 마찬가지지만, 이하에서는 도 9에 도시하는 바와 같이 진동부가 설치되지 않은 예에 관해서 설명한다.
이어서, 도 10 내지 도 11e를 참조하여 도 9와 함께 상술한 본 변형예에 따른 픽업 방법에 관해서 설명한다. 도 10은 본 변형예에 따른 픽업 방법의 각 공정의 순서를 설명하기 위한 흐름도이다. 도 11a 내지 도 11e는 본 변형예에 따른 픽업 방법의 각 공정에 있어서의 픽업 장치(10a)의 상태를 도시하는 개략 단면도이다.
도 10에 도시하는 바와 같이, 본 변형예에 따른 픽업 방법은 상부 콜릿 하강 공정(단계 S21), 상부 콜릿 배기 공정(단계 S22), 하부 콜릿 상승 공정(단계 S23), 하부 콜릿 배기 공정(단계 S24) 및 상부 콜릿 상승 공정(단계 S25)을 갖는다.
한편, 도 10에 도시하는 바와 같이, 상부 콜릿 하강 공정(단계 S21)에서부터 하부 콜릿 상승 공정(단계 S23)까지는 본 발명에 있어서의 제1 단계에 해당한다. 또한, 하부 콜릿 배기 공정(단계 S24)은 본 발명에 있어서의 제2 단계에 해당한다. 또한, 상부 콜릿 상승 공정(단계 S25)은 본 발명에 있어서의 제3 단계에 해당한다.
본 변형예에 따른 픽업 방법을 행하기 전에, 미리 칩(23)이 접착된 점착 시트(21)를 스테이지(20)에 고정하여 유지하는 공정을 행하는 점은 도 1 등과 함께 전술한 실시형태와 마찬가지다. 또한, 본 변형예에 따른 픽업 방법의 상부 콜릿 하강 공정(단계 S21), 상부 콜릿 배기 공정(단계 S22) 및 하부 콜릿 상승 공정(단계 S23)은 각각 도 1 등과 함께 전술한 실시형태에 따른 픽업 방법의 상부 콜릿 하강 공정(단계 S11), 상부 콜릿 배기 공정(단계 S12) 및 하부 콜릿 상승 공정(단계 S13)과 마찬가지이다. 또한, 도 11a 내지 도 11c는 각각 상부 콜릿 하강 공정(단계 S21), 상부 콜릿 배기 공정(단계 S22) 및 하부 콜릿 상승 공정(단계 S23)을 행할 때의 픽업 장치(10a)의 상태를 각각 도시한다.
상부 콜릿 하강 공정(단계 S21), 상부 콜릿 배기 공정(단계 S22) 및 하부 콜릿 상승 공정(단계 S23) 다음에, 하부 콜릿 배기 공정(단계 S24)을 행한다. 단계 S24에서는, 하부 콜릿(40a)의 오목부(48a)와 점착 시트(21)에 의해 형성된 공간(SP)을 감압하여 점착 시트(21)를 흡인한다. 도 11d는 단계 S24를 행할 때의 픽업 장치(10a)의 상태를 도시한다.
도 11d에 도시하는 바와 같이, 오목부(48a)에 형성되어 있는 흡인 구멍(50a)에 접속되어 있는, 도 9에 도시한 하부 콜릿 배기 기구(43)에 의해 오목부(48a)와 점착 시트(21)에 의해 형성되어 있는 공간(SP)을 감압한다. 이에 따라, 오목부(48a)에 대향하는 칩(23)의 부분에 접착되어 있는 점착 시트(21)가 오목부(48a)에 흡인된다. 공간(SP)의 감압 정도는 그 감압에 의한 흡인에 의해, 오목부(48a)에 대향하는 칩(23)의 부분에 접착되어 있는 점착 시트(21)의 칩(23)으로부터의 박리가 생기는 정도면 된다.
하부 콜릿 배기 공정(단계 S24)에서는, 공간(SP)의 감압에 의해 점착 시트(21)가 오목부(48a)에 흡인되어, 오목부(48a)에 대향하는 칩(23)의 부분에 접착되어 있는 점착 시트(21)가 박리된다. 이때, 박리된 점착 시트(21)를 관통하여 니들(44a)이 삽입된다. 실제로는, 하부 콜릿 배기 기구(43)에 의해 감압되는 흡인 구멍(50a)이 점착 시트(21)를 흡인하는 흡인력에 따라서, 니들(44a)이 오목부(48a)의 바닥면(49a)으로부터 돌출하는 높이를 설계하는 것이 가능하다.
또한, 하부 콜릿 배기 공정(단계 S24)에서는 이와 같이 하여 삽입된 니들(44a)에 의해, 칩(23)과 박리된 점착 시트(21) 사이에 유체(FL)를 주입한다. 그와 같이 함으로써, 오목부(48a)에 대향하는 칩(23)의 부분 중, 보다 넓은 부분으로부터 점착 시트(21)를 박리시킨다.
즉, 본 변형예에서는, 도 1 등과 함께 전술한 실시형태에 따른 픽업 방법에 있어서의 하부 콜릿 배기 공정(단계 S14), 니들 삽입 공정(단계 S16) 및 유체 주입 공정(단계 S17)을 동시에 행한다(단계 S24).
하부 콜릿 배기 공정(단계 S24) 후, 상부 콜릿 상승 공정(단계 S25)을 행한다. 상부 콜릿 상승 공정(단계 S25)은 도 1 등과 함께 전술한 실시형태에 있어서의 상부 콜릿 상승 공정(단계 S18)과 같은 식으로 할 수 있다. 도 11e는 단계 S25를 행할 때의 픽업 장치(10a)의 상태를 도시한다.
본 변형예에서도, 상부 콜릿 상승 공정(단계 S25)에서 칩(23)을 점착 시트(21)로부터 박리시키기 전에, 전술한 바와 같이 단계 S24에서, 하부 콜릿(40a)에 의해 점착 시트(21)를 오목부(48a)에 흡인하고, 또한 니들(44a)에 의해 점착 시트(21)와 칩(23) 사이에 유체(FL)를 주입한다. 이와 같이 함으로써, 오목부(48a)에 대향하는 칩(23)의 부분으로부터 점착 시트(21)를 박리시켜 놓는다. 이에 따라, 상부 콜릿 상승 공정(단계 S25)의 개시 시점에서의 칩(23)과 점착 시트(21)의 접착 면적을 작게 할 수 있으므로, 상부 콜릿 상승 공정(단계 S25)에서의 박리력(F)을 저감할 수 있고, 박리에 드는 시간(t)을 단축할 수 있다.
또한, 본 변형예에서도, 오목부(48a)의 개구(48aK)의 치수(L2)를, 상부 콜릿 상승 공정(단계 S25)에서 칩(23)에 작용하는 전단 응력(τ)이 칩(23)의 전단 파괴 강도(전단 강도)와 같아지는 정해지는 값보다 크게 한다. 또한, 오목부(48a)의 개구(48aK)의 치수(L2)를 칩(23)의 평면의 치수(L1)보다 작게 할 수 있다. 이에 따라, 점착 시트(21)에 접착되어 있는 칩(23)을 픽업할 때의 칩(23)의 파괴를 방지할 수 있다.
또한, 본 변형예에서도, 식 (7)에 나타낸 전단 응력(τ)의 어림을 적용할 수 있다. 따라서, 칩(23)의 두께(d)가 얇은 경우에, 오목부(48a)의 개구(48aK)의 치수(L2)를 크게 하는 방향으로 조정함으로써, 식 (7)에 나타내는 전단 응력(τ)을 작게 할 수 있다. 이와 같이 함으로써, 두께(d)가 얇은 칩(23)을 픽업할 때에도 칩(23)의 파괴를 방지할 수 있다.
이상, 본 발명의 바람직한 실시형태에 관해서 기술했지만, 본 발명은 이러한 특정 실시형태에 한정되는 것이 아니라, 「특허청구범위」에 기재된 본 발명의 요지 범위 내에서 여러 가지 변형·변경이 가능하다.
본 국제 출원은 2010년 8월 31일에 출원한 일본 특허 출원 2010-194619호에 기초한 우선권을 주장하는 것으로, 일본 특허 출원 2010-194619호의 전체 내용을 본 국제출원에 원용한다.
10, 10a: 픽업 장치 30: 상부 콜릿
32: 상부 콜릿 구동 기구 40, 40a: 하부 콜릿
42, 42a: 하부 콜릿 구동 기구 44, 44a: 니들
44T, 44aT: 니들의 선단 45S, 45aS: 하부 콜릿 상단부의 상면
48, 48a: 오목부 48K, 48aK: 오목부의 개구
49, 49a: 오목부의 바닥면 51: 오목부의 바닥면에 형성된 개구
57: 진동부

Claims (10)

  1. 점착 시트에 접착되어 있는 칩에 제1 흡착부를 접근시켜 접촉시키고, 상기 점착 시트에 접촉하는 접촉면에 오목부가 형성되어 있는 제2 흡착부를 상기 점착 시트에 접근시켜, 상기 제1 흡착부와 대향하도록 상기 점착 시트에 상기 제2 흡착부를 접촉시키는 단계와,
    상기 점착 시트에 접촉하고 있는 상기 제2 흡착부에 의해 상기 점착 시트를 흡인하고, 상기 점착 시트와 상기 칩 사이에 주입부에 의해 유체를 주입함으로써, 상기 오목부에 대향하는 상기 칩의 부분으로부터 상기 점착 시트를 박리시키는 단계와,
    상기 제1 흡착부에 의해 상기 칩을 흡착하고 있는 상태에서, 상기 제2 흡착부가 흡인하고 있는 상기 점착 시트로부터 상기 제1 흡착부를 멀어지게 함으로써, 상기 칩을 상기 점착 시트로부터 박리시켜 픽업하는 단계
    를 포함하는 픽업 방법.
  2. 제1항에 있어서, 상기 제2 흡착부는, 상기 오목부의 개구의 치수가, 상기 점착 시트로부터 상기 제1 흡착부를 멀어지게 할 때에 상기 칩에 작용하는 전단 응력이 상기 칩의 전단 강도와 같아지는 정해진 값보다 크고, 상기 칩의 평면의 치수보다 작은 것인 픽업 방법.
  3. 제1항에 있어서, 상기 점착 시트에 접촉하고 있는 상기 제2 흡착부에 의해 상기 점착 시트를 흡인하고, 상기 점착 시트와 상기 칩 사이에 상기 주입부에 의해 유체를 주입함으로써, 상기 오목부에 대향하는 상기 칩의 부분으로부터 상기 점착 시트를 박리시킬 때, 상기 제2 흡착부에 의해 상기 점착 시트를 흡인하고, 진동부에 의해 상기 점착 시트를 진동시킴으로써, 상기 오목부에 대향하는 상기 칩의 부분으로부터의 상기 점착 시트의 박리를 개시하게 하고, 박리가 개시된 상기 점착 시트와 상기 칩 사이에 상기 주입부를 삽입하여, 삽입된 상기 주입부에 의해 유체를 주입함으로써, 상기 오목부에 대향하는 상기 칩의 부분으로부터 상기 점착 시트를 박리시키는 픽업 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제2 흡착부는, 상기 오목부의 바닥면에, 상기 점착 시트를 흡인하는 흡인 구멍과 연통되는 개구가 형성된 것이며,
    상기 주입부는, 상기 흡인 구멍을 지나, 상기 주입부의 선단이 상기 개구로부터 돌출 자유롭게 설치된 것인 픽업 방법.
  5. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 주입부는, 상기 주입부의 선단이 상기 오목부의 바닥면으로부터 돌출한 상태에서, 상기 제2 흡착부와 일체로 설치된 것인 픽업 방법.
  6. 칩을 흡착하는 제1 흡착부와,
    상기 제1 흡착부를 이동시키도록 구동하는 제1 구동부와,
    점착 시트에 접촉하는 접촉면에 오목부가 형성되어 있고, 상기 점착 시트를 흡인하는 제2 흡착부와,
    상기 제2 흡착부를 이동시키도록 구동하는 제2 구동부와,
    유체를 주입하는 주입부와,
    상기 제1 구동부에 의해, 점착 시트에 접착되어 있는 칩에 상기 제1 흡착부를 접근시켜 접촉시키고, 상기 제2 구동부에 의해, 상기 제2 흡착부를 상기 점착 시트에 접근시켜, 상기 제1 흡착부와 대향하도록 상기 점착 시트에 상기 제2 흡착부를 접촉시키고,
    상기 점착 시트에 접촉하고 있는 상기 제2 흡착부에 의해 상기 점착 시트를 흡인하고, 상기 점착 시트와 상기 칩 사이에 상기 주입부에 의해 유체를 주입함으로써, 상기 오목부에 대향하는 상기 칩의 부분으로부터 상기 점착 시트를 박리시키고,
    상기 제1 흡착부에 의해 상기 칩을 흡착하고 있는 상태에서, 상기 제2 흡착부가 흡인하고 있는 상기 점착 시트로부터 상기 제1 흡착부를 상기 제1 구동부에 의해 멀어지게 함으로써, 상기 칩을 상기 점착 시트로부터 박리시켜 픽업하는 제어부
    를 갖는 픽업 장치.
  7. 제6항에 있어서, 상기 제2 흡착부는, 상기 오목부의 개구의 치수가, 상기 점착 시트로부터 상기 제1 흡착부를 상기 제1 구동부에 의해 멀어지게 할 때에 상기 칩에 작용하는 전단 응력이 상기 칩의 전단 강도와 같아지는 정해진 값보다 크고, 상기 칩의 평면의 치수보다 작은 것인 픽업 장치.
  8. 제6항에 있어서, 상기 점착 시트를 진동시키는 진동부를 갖고,
    상기 제어부는, 상기 제2 흡착부에 의해 상기 점착 시트를 흡인하고, 상기 진동부에 의해 상기 점착 시트를 진동시킴으로써, 상기 오목부에 대향하는 상기 칩의 부분으로부터의 상기 점착 시트의 박리를 개시하게 하고, 박리가 개시된 상기 점착 시트와 상기 칩 사이에 상기 주입부를 삽입하여, 삽입된 상기 주입부에 의해 유체를 주입함으로써, 상기 오목부에 대향하는 상기 칩의 부분으로부터 상기 점착 시트를 박리시키는 것인 픽업 장치.
  9. 제6항 내지 제8항 중 어느 한 항에 있어서, 상기 제2 흡착부는, 상기 오목부의 바닥면에, 상기 점착 시트를 흡인하는 흡인 구멍과 연통되는 개구가 형성된 것이며,
    상기 주입부는, 상기 흡인 구멍을 지나, 상기 주입부의 선단이 상기 개구로부터 돌출 자유롭게 설치된 것인 픽업 장치.
  10. 제6항 내지 제8항 중 어느 한 항에 있어서, 상기 주입부는, 상기 주입부의 선단이 상기 오목부의 바닥면으로부터 돌출한 상태에서, 상기 제2 흡착부와 일체로 설치된 것인 픽업 장치.
KR1020137006721A 2010-08-31 2011-06-30 픽업 방법 및 픽업 장치 KR20130113436A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010194619A JP5107408B2 (ja) 2010-08-31 2010-08-31 ピックアップ方法及びピックアップ装置
JPJP-P-2010-194619 2010-08-31
PCT/JP2011/065058 WO2012029402A1 (ja) 2010-08-31 2011-06-30 ピックアップ方法及びピックアップ装置

Publications (1)

Publication Number Publication Date
KR20130113436A true KR20130113436A (ko) 2013-10-15

Family

ID=45772513

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137006721A KR20130113436A (ko) 2010-08-31 2011-06-30 픽업 방법 및 픽업 장치

Country Status (5)

Country Link
US (1) US20150214088A1 (ko)
JP (1) JP5107408B2 (ko)
KR (1) KR20130113436A (ko)
CN (1) CN103081083B (ko)
WO (1) WO2012029402A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210108306A (ko) * 2020-02-25 2021-09-02 파스포드 테크놀로지 주식회사 다이 본딩 장치, 반도체 장치의 제조 방법, 및 박리 장치

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2999471B1 (fr) * 2012-12-13 2015-01-23 Michelin & Cie Procede de rechapage d'une enveloppe de pneumatique de vehicule
JP2016009822A (ja) * 2014-06-26 2016-01-18 住友ベークライト株式会社 ダイシングフィルム
CN107369642A (zh) * 2017-06-08 2017-11-21 太极半导体（苏州）有限公司 一种能避免超薄芯片碎裂的吸取方法
US10497667B2 (en) * 2017-09-26 2019-12-03 Taiwan Semiconductor Manufacturing Co., Ltd. Apparatus for bond wave propagation control
US10043688B1 (en) * 2018-01-10 2018-08-07 Micron Technology, Inc. Method for mount tape die release system for thin die ejection
US11234351B2 (en) * 2018-10-18 2022-01-25 Facebook Technologies, Llc Display fabrication microassembly system
WO2020154884A1 (zh) * 2019-01-29 2020-08-06 京东方科技集团股份有限公司 元件拾取装置及其制备方法、使用方法
CN110349896B (zh) * 2019-07-23 2021-11-12 深圳市律远汇智科技有限公司 一种具有调节功能的芯片拾取系统
JP7237033B2 (ja) * 2020-02-18 2023-03-10 三菱電機株式会社 チップピックアップ装置及びチップピックアップ方法及び半導体装置の製造方法
JP2022157320A (ja) * 2021-03-31 2022-10-14 芝浦メカトロニクス株式会社 ピックアップコレット、ピックアップ装置及び実装装置
JP2022157318A (ja) * 2021-03-31 2022-10-14 芝浦メカトロニクス株式会社 ピックアップコレット、ピックアップ装置及び実装装置
JP2023049407A (ja) * 2021-09-29 2023-04-10 芝浦メカトロニクス株式会社 ピックアップ装置及び実装装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60102754A (ja) * 1983-11-09 1985-06-06 Nec Corp チツプ分離機構
JPH0697212A (ja) * 1992-09-14 1994-04-08 Hitachi Ltd ダイボンディング装置および前記装置を使用した半導体装置の製造方法
JPH06204319A (ja) * 1993-01-07 1994-07-22 Fujitsu Ltd 半導体チップのピックアップ方法及びピックアップ装置
JP3611962B2 (ja) * 1998-03-26 2005-01-19 松下電器産業株式会社 チップの突き上げ装置
JP2002050670A (ja) * 2000-08-04 2002-02-15 Toshiba Corp ピックアップ装置及びピックアップ方法
JP3915613B2 (ja) * 2002-07-01 2007-05-16 松下電器産業株式会社 ウェハシート上のチップのピックアップ装置及びピックアップ方法
JP2005064172A (ja) * 2003-08-11 2005-03-10 Shinkawa Ltd ダイピックアップ方法及びダイピックアップ治具
CH697213A5 (de) * 2004-05-19 2008-06-25 Alphasem Ag Verfahren und Vorrichtung zum Ablösen eines auf eine flexible Folie geklebten Bauteils.
WO2007026497A1 (ja) * 2005-08-31 2007-03-08 Shibaura Mechatronics Corporation 半導体チップのピックアップ装置及びピックアップ方法
KR20070120319A (ko) * 2006-06-19 2007-12-24 삼성전자주식회사 한 쌍의 이젝터들을 구비하는 반도체 칩의 탈착 장치 및이를 이용한 반도체 칩의 탈착 방법
JP2009277912A (ja) * 2008-05-15 2009-11-26 Fujitsu Microelectronics Ltd 剥離方法及び剥離装置
JP5525200B2 (ja) * 2008-07-28 2014-06-18 積水化学工業株式会社 半導体チップ積層体の製造方法
JP5343525B2 (ja) * 2008-11-19 2013-11-13 富士電機株式会社 半導体装置の製造装置および半導体装置の製造方法
CN102472790B (zh) * 2009-08-02 2015-01-28 Qmc株式会社 拾取设备以及具有该拾取设备的发光二极管芯片分选设备
JP2011054648A (ja) * 2009-08-31 2011-03-17 Elpida Memory Inc 半導体装置の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210108306A (ko) * 2020-02-25 2021-09-02 파스포드 테크놀로지 주식회사 다이 본딩 장치, 반도체 장치의 제조 방법, 및 박리 장치

Also Published As

Publication number Publication date
WO2012029402A1 (ja) 2012-03-08
CN103081083B (zh) 2015-09-23
JP5107408B2 (ja) 2012-12-26
US20150214088A1 (en) 2015-07-30
CN103081083A (zh) 2013-05-01
JP2012054344A (ja) 2012-03-15

Similar Documents

Publication Publication Date Title
KR20130113436A (ko) 픽업 방법 및 픽업 장치
KR101244482B1 (ko) 반도체 장치의 제조 방법
KR101596461B1 (ko) 칩 디테칭 장치 및 칩 디테칭 방법
JP4405211B2 (ja) 半導体チップの剥離装置、剥離方法、及び半導体チップの供給装置
CN107686007B (zh) 玻璃基板分离方法及玻璃基板分离装置
WO2007043654A1 (ja) チップピックアップ装置およびチップピックアップ方法ならびにチップ剥離装置およびチップ剥離方法
KR102490394B1 (ko) 다이 본딩 장치, 반도체 장치의 제조 방법, 및 박리 장치
JPWO2008004270A1 (ja) ピックアップ方法およびピックアップ装置
JP4238669B2 (ja) エキスパンド方法及びエキスパンド装置
JP4755634B2 (ja) ピックアップ装置及びピックアップ方法
JP2007194571A (ja) 半導体チップの分離方法及び装置
JP2008117806A (ja) 半導体チップのピックアップ装置
JP2004031672A (ja) チップのピックアップ装置
KR101513226B1 (ko) 저주파 진동을 이용한 반도체 칩의 픽업 방법
JP2005302932A (ja) チップの分離装置
KR20190129994A (ko) 픽업 장치 및 픽업 방법
JP7237033B2 (ja) チップピックアップ装置及びチップピックアップ方法及び半導体装置の製造方法
JP5005403B2 (ja) 電子部品の実装ツール、実装装置
JP2010040657A (ja) チップ剥離装置およびチップ剥離方法
JP2010087359A (ja) ピックアップ装置
JP2003124153A (ja) ダイサーシート貼り付け方法
JP2017041532A (ja) チップ剥離装置、およびチップ剥離方法
JP3832395B2 (ja) ウェハシート上のチップのピックアップ方法
JP2012084685A (ja) チップ剥離装置およびチップ剥離方法
JP2004039722A (ja) ウェハシート上のチップのピックアップ装置及びピックアップ方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application