KR20130095782A - 결정학적으로 이완된 구조에 기초한 고체 상태 발광 디바이스 - Google Patents

결정학적으로 이완된 구조에 기초한 고체 상태 발광 디바이스 Download PDF

Info

Publication number
KR20130095782A
KR20130095782A KR1020137014271A KR20137014271A KR20130095782A KR 20130095782 A KR20130095782 A KR 20130095782A KR 1020137014271 A KR1020137014271 A KR 1020137014271A KR 20137014271 A KR20137014271 A KR 20137014271A KR 20130095782 A KR20130095782 A KR 20130095782A
Authority
KR
South Korea
Prior art keywords
mask layer
growth surface
openings
growth
layer
Prior art date
Application number
KR1020137014271A
Other languages
English (en)
Other versions
KR101897481B1 (ko
Inventor
아브라함 루돌프 발케넨드
마르쿠스 안토니우스 베르슈허렌
조지 이민크
Original Assignee
코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 코닌클리즈케 필립스 일렉트로닉스 엔.브이. filed Critical 코닌클리즈케 필립스 일렉트로닉스 엔.브이.
Publication of KR20130095782A publication Critical patent/KR20130095782A/ko
Application granted granted Critical
Publication of KR101897481B1 publication Critical patent/KR101897481B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/08—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a plurality of light emitting regions, e.g. laterally discontinuous light emitting layer or photoluminescent region integrated within the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of group III and group V of the periodic system
    • H01L33/32—Materials of the light emitting region containing only elements of group III and group V of the periodic system containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0075—Processes for devices with an active region comprising only III-V compounds comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer

Abstract

본 발명은 복수의 광원을 갖는 고체 상태 발광 디바이스를 제조하기 위한 방법을 개시하는데, 그 방법은 성장 표면을 갖는 기판을 제공하는 단계, 성장 표면 상에 마스크 층을 제공하는 단계 - 마스크 층은 성장 표면이 노출되게 하는 복수의 개구부를 갖고, 상기 개구부들 각각의 최대 측방향 치수는 0.3㎛ 미만이고, 마스크 층은, 동일한 표면적을 갖고 복수의 개구부를 포함하는 제1 마스크 층 부분 및 제2 마스크 층 부분을 포함할 수 있고, 제1 마스크 층 부분은 성장 표면의 노출된 면적과 성장 표면의 노출되지 않은 면적 사이의 제1 비율을 나타내고, 제2 마스크 층 부분은 성장 표면의 노출된 면적과 성장 표면의 노출되지 않은 면적 사이의 제2 비율을 나타내고, 제2 비율은 제1 비율과 다름 -; 마스크 층의 각각의 개구부 내의 성장 표면 상에 기저 구조체를 성장시키는 단계; 및 각각의 기저 구조체의 표면 상에 적어도 하나의 광 발생 양자 우물층을 성장시키는 단계를 포함한다.

Description

결정학적으로 이완된 구조에 기초한 고체 상태 발광 디바이스{SOLID STATE LIGHT EMITTING DEVICES BASED ON CRYSTALLOGRAPHICALLY RELAXED STRUCTURES}
본 발명은 고체 상태 발광 디바이스 및 그러한 고체 상태 발광 디바이스를 제조하기 위한 방법에 관한 것이다.
고체 상태 레이저 및 발광 다이오드(LED)와 같은 고체 상태 발광 디바이스는, 종래의 조명 시스템부터 광통신 시스템까지의 넓은 범위의 응용 분야에서 이용된다. 특히, 질화물(nitride) 기반 LED는 일반적인 조명 목적을 위해 LED를 이용할 수 있게 한다. 그러나, 그러한 디바이스의 방출 효율은 480nm 초과의 파장에 대해서는 상당히 떨어진다. 이를 보상하는 방법은, 방출된 청색 광의 일부가 인광(phosphorescent) 물질과의 상호작용에 의해 녹색-황색광으로 변환되는 방식으로 청색 발광 LED를 이용하는 것이다. 그러나, 인광 변환은, 더 높은 에너지 방사로부터 더 낮은 에너지 방사까지의 천이 동안, 방출 피크 형상은 넓어지는 반면 변환 효율은 제한되게 하는 몇몇 변환 손실 메커니즘을 겪는다. 따라서, 가시 스펙트럼의 녹색 내지 적색 부분에서 직접 방출하는 LED는, 변환 손실의 제거 및 색 조정가능성(color tunability)의 개선과 같은 상당한 이점을 제공할 것이다.
예컨대, 갈륨 질화물(GaN) 기반 광원은 방출 파장을 가시 스펙트럼의 적색 끝 쪽으로 이동시키도록 되어 있을 수 있다. WO2008/078297은 다중 파장의 광을 방출하도록 구성된 GaN 기반 반도체 발광 디바이스를 제조하기 위한 방법을 개시한다. 이는 복수의 개구부를 갖는 마스크 층으로부터 복수의 포스트(post)를 형성함으로써 달성되며, 각각의 포스트는 n형 영역과 p형 영역 사이에 배치된 발광층을 포함한다. 방출된 파장은 포스트의 직경에 의해 제어된다.
전술한 선행 기술의 관점에서, 본 발명의 목적은 고체 상태 발광 디바이스의 제조를 위한 개선된 방법을 제공하는 것이고, 특히 가시 스펙트럼의 녹색 내지 적색 부분의 파장을 방출하는 디바이스의 제조를 가능하게 하는 고체 상태 발광 디바이스의 제조를 위한 개선된 방법을 제공하는 것이다.
따라서, 본 발명의 제1 국면에 따라, 복수의 광원을 갖는 고체 상태 발광 디바이스를 제조하기 위한 방법이 제공되는데, 이 방법은 성장 표면을 갖는 기판을 제공하는 단계; 성장 표면 상에 마스크 층을 제공하는 단계 - 마스크 층은 성장 표면이 노출되게 하는 복수의 개구부를 갖고, 상기 개구부 각각의 최대 측방향 치수는 0.3㎛ 미만이고, 마스크 층은, 동일한 표면적을 갖고 복수의 개구부를 포함하는 제1 마스크 층 부분 및 제2 마스크 층 부분을 포함하며, 제1 마스크 층 부분은 성장 표면의 노출된 면적과 성장 표면의 노출되지 않은 면적 사이의 제1 비율을 나타내고, 제2 마스크 층 부분은 성장 표면의 노출된 면적과 상기 성장 표면의 노출되지 않은 면적 사이의 제2 비율을 나타내고, 제2 비율은 제1 비율과 다름 -; 마스크 층의 각각의 개구부 내의 성장 표면 상에 기저 구조체를 성장시키는 단계; 및 각각의 기저 구조체의 표면 상에 적어도 하나의 광 발생 양자 우물층(light-generating quantum well layer)을 성장시키는 단계를 포함한다.
"고체 상태 발광 디바이스"라는 용어는 본 문맥 내에서, 포토루미네선스 디바이스, LED, 레이저 다이오드 또는 수직 공진형 표면 발광 레이저(vertical cavity surface emitting laser; VCSEL)와 같은 반도체 기반 발광 디바이스로서 이해되어야 한다. 광원은 본 문맥 내에서, 전기적으로 구동되는 디바이스 내에서 직접적인 방출을 통해, 또는 수동 디바이스(passive device) 내에서 광여기(photoexcitation) 이후의 포토루미네선스 반응을 통해 광을 방출하는 각각의 개별적인 구조로서 이해되어야 한다.
광 발생 양자 우물(QW) 층은 주변 물질보다 더 낮은 에너지 밴드 갭을 갖고, 그에 의해 포텐셜 우물(potential well)을 형성하는 물질의 얇은 층이다. 광은 전하 캐리어(charge carrier)들이 밴드갭을 넘어 재결합(recombine)할 때 발생되고, 밴드갭의 크기는 방출된 광의 파장을 결정한다. 전하 캐리어들은 전기적으로 구동되는 디바이스에서의 전기적 주입을 통해서, 또는 수동 디바이스 내에서의 광여기를 통해 제공될 수 있다. 적어도 부분적으로 이완된 기저 구조체 상에 광 발생 양자 우물층을 성장시킴으로써, 물질 조성(material composition)을 달성할 수 있고, 그에 의해 비이완된 표면 상에서는 가능하지 않은 양자 우물층 내의 밴드갭 에너지를 달성할 수 있다. 따라서, 적어도 부분적으로 이완된 기저 구조체를 제공하는 것은, 비이완된 표면 상에서 달성될 수 없는 바람직한 발광 특성을 갖는 양자 우물층의 성장을 촉진한다. 특히, 가시 스펙트럼의 적색 부분 내의 방출 피크를 갖는 양자 우물을 성장시키는 것이 가능하다. LED, 레이저 다이오드, VCSEL과 같은 발광 디바이스를 제조하기 위하여, 기저 구조체 상에 적층된 다중 양자 우물을 성장시키는 것은 동등하게 가능하다. 또한, 이완된 구조의 성장을 달성하기 위해 개구부의 크기를 제한하는 것은, 그렇지 않았다면 더 큰 구조 또는 연속적인 막을 성장시킬 때 통상적으로 발생하는 응력 관련 문제들을 발생시켰을 비-격자 정합된 기판(non-lattice matched substrate)의 이용을 또한 가능하게 한다.
본 발명은 특정 크기의 개구부 내의 성장 표면 상에 에피택셜하게(epitaxially) 성장된, 결정학적으로 이완된 구조(crystallographically relaxed structure)에 기초한 광원의 특성이, 개구부의 상대적인 크기 및 이격 거리(separation distance)를 제어함으로써 제어되고, 특히 노출된 성장 표면 면적과 마스크 층 면적 사이의 비율을 제어함으로써 제어될 수 있다는 인식에 기초한다.
적어도 부분적으로 이완된 기저 구조체는, 스트레인을 갖는(strained) 물질 상에 성장 가능한 것과 다른 특성을 갖는 광 발생 양자 우물층을 후속하여 성장시키는 것을 허용하므로, 그러한 결정학적으로 이완된 기저 구조체를 달성하는 것이 바람직하다. 각각의 개구부의 최대 측방향 치수가 0.3㎛ 미만이면, 국부적인 표면 이완은, 그렇지 않았더라면 성장 표면의 격자 상수와 기저 구조체의 격자 상수 사이의 격자 부정합(mismatch)에 기인하여 발생했을 응력을 감소시키거나 제거할 것이다. 예컨대 다각형(polygon)의 최대 측방향 치수는 최대 대각선, 즉 다각형의 두 개의 다른 비순차적인(non- sequential) 코너들을 연결하는 최대 선분(line segment)이다. 이완된 기저 구조체를 달성하기 위한 각각의 개구부의 최대 허용 가능한 크기는, 영률(Young's modulus)및 격자 상수와 같은 물질 파라미터에 의해 결정되는 선택된 물질 조합에 대한 것이다.
양자 우물로부터 방출된 광의 파장은 양자 우물 두께에 관련되는데, 이것은 결국 양자 우물층을 성장시킬 때 이용되는 성장 조건의 결과이다. 전구체(precursor)가 통상적으로 기체 또는 증기 형태로 제공되므로, 전구체는 퇴적(deposition) 동안 통상적인 회전 웨이퍼 구성에서 웨이퍼의 전체 표면에 균일하게 도달하는 것으로 상정될 수 있다. 성장은 단지 기저 구조체 상에서만 일어나고, 마스크 층 표면 상에서는 일어나지 않기 때문에, 마스크 층 표면 상에 퇴적된 전구체 물질은 기저 구조체를 포함하는 개구부 쪽으로 이동하고, 거기에서 양자 우물 성장에 기여한다. 따라서, 노출된 성장 표면 면적과 노출되지 않은 성장 표면 면적 사이의 비율은, 양자 우물층의 성장에 이용할 수 있는 전구체 물질의 양을 결정한다. 결과적으로, 성장 표면의 더 큰 분획(fraction)이 노출된 웨이퍼의 부분은, 성장 표면의 더 작은 분획이 노출된 웨이퍼의 부분 상에서보다 더 얇은 양자 우물을 야기한다.
따라서, 그러면, 개구부의 크기는 이격과 함께, 상대적인 성장률을 결정할 것이고, 그에 의해 특정 기저 구조체 상에 성장된 QW의 두께를 결정할 것이다. 따라서 개구부 크기 및 이격 거리의 조합은, QW 두께를 조정하고 그에 의해 특정 광원으로부터의 방출색을 조정하는 강력한 수단이 된다.
캐리어의 역할을 하는 기판이 제공될 수 있다. 기판은 유리하게는 기판의 후면 측에의 접촉을 가능하게 하는 도전성 물질의 웨이퍼일 수 있다. 더욱 구체적으로, 기판은 GaN, 사파이어, 실리콘, SiC, ZnO, ScN, TiN, HfN, AlN, ZrB2, HfB2, NbB2, BP, GaAs, GaP, LiGaO2, NdGaO3, LiAlO2, ScMgAlO4, 가넷(garnet) 및 스피넬(spinel)로 구성된 그룹으로부터 선택된 물질을 포함할 수 있다.
성장 표면은 기판의 상부 표면 상에 제공될 수 있고, 거기에서 성장 표면은 요구되는 이완된 기저 구조체의 성장을 촉진한다. 본 문맥에서 성장 표면은 유리하게, Ⅲ-Ⅴ족 반도체 기반 물질의 에피택셜한 성장에 적합한 표면일 수 있고, 더욱 구체적으로는 성장 표면은 GaN 기반 물질의 에피택셜한 성장에 적합할 수 있다. 전기적으로 구동되는 디바이스에 대해서, GaN 기반의 n 도핑된 성장층이 이용될 수 있다.
마스크 층은 성장 표면의 상단에 배열될 수 있고, 개구부가 마스크 층 내에 생성되어 성장 표면을 노출시킬 수 있다. 마스크 층은 SiO2 기반 물질이 그렇듯이, 유리하게 절연성일 수 있다. 마스크 층은 또한 SiNx, TiO2, ZrO2 또는 유사한 산화물, 질화물 또는 탄화물(carbide)과 같은 광범위한 절연 물질로부터 선택될 수 있다.
기저 구조체의 에피택셜한 성장은 노출된 성장 표면에서 시작하고, 이는 마스크 층의 표면 상에서는 성장이 일어나지 않음을 의미한다. 결과적으로 마스크 층 내의 개구부는 어디에서 기저 구조체가 성장되는지 정의한다. 기저 구조체의 주요 목적은, 기저 구조체의 표면 상에 연속적인 막으로서 성장될 수 있는 광 발생 양자 우물층의 후속 성장의 기저로서 기능하는 것이다. 전기적으로 구동되는 고체 상태 조명 디바이스에 대해, 기저 구조체는 바람직하게 n 도핑된다.
또한 포토루미네선스 디바이스에 대해, 양자 우물은 엄격히 요구되지 않는다는 점에 유의해야 한다. 또한, 비록 포토루미네선스 디바이스에 있어서 양자 우물이 발광 특성의 추가적인 제어를 위해 이용될 수 있으나, 그러한 디바이스에 있어서, 기저 구조체가 발광 구조일 수 있다.
본 발명의 일 실시예에 따라, 복수의 개구부는 실질적으로 동일한 크기이고, 인접한 개구부들 사이의 거리는 제1 마스크 층 부분에서보다 제2 마스크 층 부분에서 더 크다. 그에 의해, 제1 부분 및 제2 부분에서 실질적으로 동일한 개구부 크기를 이용하면서, 단일 웨이퍼 상에서 양자 우물 특성을 디바이스의 상이한 부분들에서 다르게 조정하는 것이 가능하다. 말할 필요도 없이, 개구부들 사이에 상호 다른 거리를 갖는, 두 개보다 많은 마스크 층 부분들이 있을 수 있다.
이는 동일한 표면 상에서 상이한 파장을 방출하는 광원들의 조합을 생산하는 동시에, 요구되는 경우 모든 개구부 내에서 이완된 기저 구조체가 성장할 수 있도록 최적의 개구부 크기를 이용할 수 있는 매우 유연한 방법을 제공한다.
약간 다르게 표현하면, 실질적으로 동일한 크기의 개구부들의 밀도는 제1 마스크 층 부분과 제2 마스크 층 부분에서 상이할 수 있다. 예컨대, 개구부들은 실질적으로 규칙적으로(regularly) 배열될 수 있고, 피치(pitch)는 두 부분에서 상이할 수 있다.
예컨대, 개구부들 사이의 거리는 제1 마스크 층 부분에서보다 제2 마스크 층 부분에서 적어도 10% 더 클 수 있고, 그에 의해, 이완된 기저 구조체들 상에 광 발생 양자 우물층을 계속 성장시키면서도 상당한 색 차이가 달성될 수 있다. 국부적으로 개구부들의 이격 거리 및/또는 개구부 크기를 변경함으로써, 방출 파장이 국부적으로 조정될 수 있다. 디바이스의 비교적 큰(분리하여 컨택트될 수 있도록 충분히 큰) 면적 상에 이를 행함으로써, 디바이스는 분할되고(segmented) 그에 의해 색 조정이 가능해진다. 반면, 랜덤하게 또는 준-랜덤하게 개구부 크기와 이격 중 하나 또는 둘 다를 변경함으로써, 따라서 QW 두께를 변경함으로써, 상이한 파장을 갖는 광원들의 매우 균일한 혼합(uniform mixture)을 얻을 수 있고, 균일성의 관점으로부터의 요구가 높은 응용 분야에서 유리할 수 있다. 또한, 이완된 기저 구조체를 이용한 것의 결과로서, 가시 스펙트럼을 커버하는 파장을 방출할 수 있는 것과 함께, 방출을 조정할 수 있는 것으로 인해, 백색광을 방출하는 LED 디바이스의 제조가 가능해진다.
본 발명의 다른 실시예에 따라, 복수의 개구부에서의 각각의 개구부는 다각형 형상을 갖고, 개구부의 적어도 하나의 측면은 성장 표면의 결정학적 배향(crystallographic orientation)에 실질적으로 평행하게 정렬된다.
개구부의 형상은 다각형 형상 개구부로부터 성장한 다면체를 제약(constrain)하는 결정면(crystal plane)들의 격자 구조에 영향을 미칠 것이다. 기저 구조체 내의 상이한 결정면들은 상이한 성장 특성을 가질 수 있고, 그에 의해 성장한 광 발생 양자 우물층의 상이한 물질 조성 또는 층 두께를 야기한다. 양자 우물의 상이한 물질 조성 또는 두께는 방출 파장에서 시프트(shift)를 야기할 수 있다. 기저 구조체의 상이한 결정면들에 대응하는 양자 우물 특성에서의 차이는 비교적 작을 수 있고, 그런 경우 주로 총 방출 피크의 분명한 확장을 야기할 것이다. 확장된 방출 피크는 더욱 연속적인 방출 스펙트럼을 낳고, 따라서 방출된 광의 더 나은 색 지각(color perception)을 야기한다. 예컨대 각뿔대(truncated pyramid) 형상의 다면체에 대해, 상이한 결정면들이 상이한 특성들을 갖는 효과는 분명할 것이고, 상부 표면 상에 성장한 양자 우물은, 각뿔의 측벽 상에 성장한 양자 우물에 비해, 상이한 물질 조성 뿐만 아니라, 현저히 상이한 성장률을 나타낼 것이다. 또한, 각뿔에 대해서, 각뿔 형상이 형성되기 시작하면, 구조의 전체 성장 영역(초기에 마스크 내의 개구부)이 성장하고, 각뿔이 마스크를 넘어 성장할 때 더욱 그러하며, 이는 표면에 수직인 상대적인 성장률이 감소되기 시작함을 암시한다. 상대적으로 작은 이격 거리에서 작은 크기의 홀(hole)들을 이용하면 이 효과가 더 빨리 그리고 더 광범위하게 일어나기 때문에, 이것이 활용될 수 있다.
상이한 면들에서의 QW들의 상이한 성장률은 상이한 두께의 QW들을 야기할 것이므로, 방출된 광의 색이 더 강하게 조정될 수 있는 한 가지 방법이 된다. 양자 우물의 두께는 양자 구속(quantum confinement)의 정도를 직접적으로 결정하고, 이것은 결국 (격자 부정합에 의해 유도된 스트레인 및 물질 조성과 연합하여) 방출된 광의 파장을 결정한다.
또한, 개구부들의 정렬은 기저 구조체들의 모든 면들이 성장 표면에 대해 동등하여, 디바이스 면적에 걸쳐 고도의 균일성을 야기하도록, 유리하게 선택될 수 있다.
또한, 개구부의 제어된 형상 및 정렬은 더 적은 결정학적 결함을 갖는 기저 구조체를 유리하게 야기할 수 있고, 그에 의해 디바이스의 효율을 감소시키는 비방사성 재결합 중심(non-radiative recombination center)들의 위험을 감소시킨다.
개구부들의 면들과 밑에 있는 결정학적 구조 사이에 심한 오정렬(misalignment)이 있는 경우, 성장한 구조는 부분적으로 다양한 결정학적 방향으로 정렬할 것이다. 예컨대, 오정렬된 4각 개구부는 깍여진(facetted) 성장 구조를 야기할 수 있고, 이는 6 또는 8개의 면을 갖는 다면체가 성장될 수 있음을 의미한다. 그러나, 일부 오정렬은 성장한 구조들이 바람직한 성장 방향으로 본질적으로 정렬되기 때문에 허용될 수 있다.
본 발명의 일 실시예에서, 개구부의 형상은 유리하게 육각형일 수 있다. 성장한 기저 구조체들의 측면들을 요구되는 밑에 있는 결정학적 배향에 정렬하여 구조의 모든 면들을 동등하게 만듦으로써, 더 높은 균일성을 달성할 수 있고, 그에 의해 더 잘 정의된 방출 파장을 달성할 수 있으며, 이는 단색의(monochromatic) 방출이 요구될 때 바람직할 수 있다. 개구부의 형상은 성장 표면의 결정학적 구조에 따라, 삼각형, 사각형 또는 임의의 다른 다각형 중 어느 것이라도 될 수 있다.
본 발명의 일 실시예에 따라, 고체 상태 발광 디바이스를 제조하기 위한 방법은, 기저 구조체 각각의 광 발생 양자 우물층 상의 제1 컨택트 구조체 및 기저 구조체와 전기적으로 컨택트하는 제2 컨택트 구조체를 제공하는 단계를 더 포함할 수 있다.
본 발명의 일 실시예에 따라, 제1 컨택트 구조체는 광 발생 양자 우물층의 표면 상에 배열된 전하 캐리어 구속층과, 그에 뒤이어 구속층의 표면 상의 도전층 을 유리하게 포함할 수 있다. 전하 캐리어 구속층은 양자 우물을 형성하는 헤테로 구조체(heterostructure)의 일부이고, 구속층의 기능은 양자 우물의 경계들 중 하나를 정의하여, 양자 우물과 이웃 물질 사이에 에너지 장벽을 제공하는 것이다. 반대쪽 양자 우물 경계는 기저 구조체에 의해 형성된다. 예컨대, 전하 캐리어 구속층은 전자 차단층(electron-blocking layer)일 수 있고, 도전층은 도전층 상에 배열된 컨택트(contact)들과 함께, p 도핑된 홀 전도층(hole conduction layer)을 포함할 수 있다. 즉 디바이스는 적절한 컨택트층들을 n 도핑된 성장층 및 p 도핑된 상부 층 모두에 적용함으로써, 평면 성장 LED들로서 컨택트될 수 있다.
컨택트들은 디바이스의 반대 면들 상에 형성될 수도 있고, 아니면 둘 다 디바이스의 동일 면 상에 있을 수 있다. 컨택트들이 둘 다 동일 면 상에 배열될 때, 디바이스는 또한 투명 컨택트들과 함께 형성되거나, 광이 컨택트들과 동일한 면 상에서 추출되도록 실장될 수 있다. 대안적으로, 컨택트들은 반사성이고 플립칩(flip chip)으로서 실장될 수 있으며, 그럴 경우 광은 컨택트들이 배열된 곳의 반대 면으로부터 추출된다.
본 발명의 일 실시예에서, 마스크 층을 제공하는 단계는, 성장 표면 상에 마스크 층 물질을 퇴적시키는 단계, 및 전술한 개구부를 형성하기 위해, 미리 정의된 패턴에 따라 마스크 층 물질을 선택적으로 제거하는 단계를 포함할 수 있다.
본 발명의 일 실시예에 따라, 마스크 층의 패터닝은 나노 임프린팅(nano-imprinting)에 의해 유리하게 행해질 수 있다. 서피스 컨포멀(surface conformal) 나노 임프린팅과 같은 패터닝 방법을 이용함으로써, 패터닝은 단일 처리 단계에서 웨이퍼 스케일(wafer scale)로 행해질 수 있다. 또한, 다른 리소그래피 방법들에 관련된 웨이퍼 벤딩(wafer bending)에 관한 문제들은 감소되거나 심지어 회피될 수 있다. 패턴은 졸 겔(sol-gel) 유래 SiO2의 형태로 제공된, 변형 가능한 실리카(silica) 내에서 유리하게 임프린팅될 수 있고, 거기에서 미리 정의된 임프린팅 템플릿(template)에 따라 복수의 함몰부(depression)를 형성한다. 나노 임프린팅 후에, 얇은 실리카 잔여층이 함몰부의 바닥에 남을 수 있다. 잔여층은 밑에 있는 성장층에 대하여 마스크 층 물질을 선택적으로 에칭함으로써 바람직하게 제거될 수 있고, 예컨대 제거는 반응성 이온 에칭(RIE)을 이용함으로써 행해질 수 있다. 스테퍼 리소그래피(stepper lithography), 전자빔 리소그래피(e-beam lithography) 및 홀로그래픽 간섭 리소그래피(holographic interference lithography)와 같은 다른 패터닝 방법들 또한 이용가능하다. 각각의 리소그래피 방법들에 대해 적합한 마스크 제거 방법들이 이용될 수 있다.
본 발명의 제2 국면에 따라, 고체 상태 발광 디바이스가 제공되는데, 이 고체 상태 발광 디바이스는 성장 표면을 갖는 기판; 성장 표면 상의 마스크 층 - 마스크 층은 복수의 개구부를 갖고, 상기 개구부 각각의 최대 측방향 치수는 0.3㎛ 미만이고, 마스크 층은, 동일한 표면적을 갖고 복수의 개구부를 포함하는 제1 마스크 층 부분 및 제2 마스크 층 부분을 포함하고, 제1 마스크 층 부분은 개구부 면적과 마스크 층 면적 사이의 제1 비율을 나타내고, 제2 마스크 층 부분은 개구부 면적과 마스크 층 면적 사이의 제2 비율을 나타내고, 제2 비율은 제1 비율과 다름 -; 마스크 층의 각각의 개구부 내의 성장 표면 상에 성장한 적어도 부분적으로 결정학적으로 이완된 기저 구조체; 및 각각의 기저 구조체의 표면 상에 성장한 광 발생 양자 우물층을 포함한다.
이러한 본 발명의 제2 국면의 효과 및 특징은 제1 실시예에 관련하여 위에서 설명된 것들과 대체로 유사하다. 그러나, 몇몇 추가적인 특징이 논의될 것이다.
본 발명에 따른 고체 상태 발광 디바이스의 실시예에 따라, 기저 구조체들은 마스크 층 위로 유리하게 돌출될 수 있다. 성장한 기저 구조체들은 마스크 층의 두께에 의해 반드시 제한되지는 않는 반면, 대신 그것들은 마스크 층 내의 개구부들 위로 돌출되고 개구부들 너머로 연장될 수 있다. 구조체들이 마스크 층 위로 돌출된 이후의 지속되는 성장에 대해, 구조체들은 또한 측방향(lateral direction)으로 연장될 수 있다. 연장된 성장을 허용하면, 본 발명의 제1 국면에 관련하여 논의된 개구부들의 기하학적 배치 외에, 기저 구조체들과 양자 우물들의 크기 및 기하학적 구조도 조정할 수 있게 된다.
본 발명의 일 실시예에 따라, 성장 표면은 캐리어 기판 상에 배열된 GaN 또는 InGaN 성장층을 유리하게 포함할 수 있다. 성장층으로부터, GaN 또는 InGaN 기저 구조체가 성장될 수 있고, 다음으로 InGaN 양자 우물층이 성장될 수 있다. 바람직하게는 Ⅲ-Ⅴ족의 반도체 기반 물질 및 더욱 바람직하게는 질화물 기반 Ⅲ-N 물질의 서브셋(subset)으로부터, 다른 물질 조합들을 이용하는 것 또한 가능하다.
본 발명의 이러한 국면 및 다른 국면들은, 본 발명의 예시적인 실시예들을 도시하는 첨부된 도면들에 대하여 더욱 상세하게 여기에서 설명될 것이다.
도 1은 본 발명의 예시적인 실시예에 따른 예시적인 제조 방법을 개략적으로 도시하는 흐름도이다.
도 2a-h는 도 1의 흐름도에 의해 도시된 방법의 단계들을 개략적으로 도시한다.
도 3의 (a) 내지 도 3의 (c)는 본 발명의 예시적인 실시예에 따라 고체 상태 발광 디바이스를 만들기 위한 제조 방법에서의 중간 단계를 개략적으로 도시한다.
도 4a-b는 본 발명의 다양한 실시예들에 따른 고체 상태 발광 디바이스를 위한 대안적인 광원 패턴들을 개략적으로 도시한다.
다음의 상세한 설명에서, 본 발명에 따라 고체 상태 발광 디바이스를 제조 하기 위한 방법의 다양한 실시예들은, 발광 다이오드의 기저로서의, 이완된 반도체 구조체들의 성장에 기초한 방법에 관하여 주로 논의된다.
이는 본 발명의 범위를 결코 제한하지 않으며, 포토루미네선스 방출을 통해 광을 방출하는 수동 디바이스에 동등하게 적용가능함을 유의해야 한다. 이하에 설명되는 처리 단계들의 변형을 이용하는 제조 방법들 또한 가능하다. 예컨대, 포토리소그래피(photolithography) 또는 전자빔 리소그래피와 같은 다른 마스크 패터닝 방법들이 이용될 수 있다. 또한, 방법은 Ⅲ-Ⅴ족의 반도체 기반 물질로부터의 물질들을 주로 포함하는 다른 물질 조합들에 대해 동등하게 적용가능하다. 또한, 성장 방법들은 에피택셜한 성장을 가능하게 하는 다양한 방법들로부터 선택될 수 있고, 예컨대 MBE는 MOVPE 대신 이용될 수 있다.
본 발명의 실시예에 따른 예시적인 방법은, 제조 처리의 상이한 단계들에서의 디바이스를 개략적으로 도시하는 도 2와 함께 도 1에 도시된 흐름도에 관하여 여기에 설명될 것이다.
제1 단계(101)에서, 성장 표면(204)을 갖는 기판(201)은 도 2a에 도시된 대로 제공된다. 적합한 기판은 사파이어 또는 도핑된 실리콘 탄화물(SiC) 웨이퍼일 수 있다. 예컨대, GaN층(203)은 도 2a에 도시된 대로 성장 표면(204)을 형성하기 위해 사파이어 웨이퍼(202)의 표면 상에 퇴적된다. 통상적으로 이용되는 기판들 상에서 GaN의 헤테로 에피택셜한 성장에 의해 얻어진, 소위 이완된 GaN의 버퍼층으로 구성된 성장 표면들이 적절하다. 이 GaN층의 적어도 상부는 전계발광(electroluminescent) 디바이스를 제조하기 위해 n 도핑된다.
다음 단계(102)에서, 마스크 층(205)은 도 2b에 도시된 대로 제공된다. 마스크 층에 대한 변형 가능한 전구체층은 GaN 성장 표면 상에 퇴적된다. 변형 가능한 전구체는 이 실시예에서 졸 겔 유래 SiO2이다.
후속 단계(103)에서, 마스크 층(205)는 패터닝된다. 패터닝은 서피스 컨포멀 나노 임프린팅(SCIL)을 이용하여 단일 단계로 웨이퍼의 전체 영역에 걸쳐 전구체 층을 임프린팅하여, 도 2c에 도시된 대로 실리카층 내에 사각형 형태의 함몰부들을 야기함으로써 행해진다. 함몰부 각각의 최대 측방향 치수는 0.3㎛ 미만이다. 임프린팅의 결과, 함몰부의 바닥에 실리카의 얇은 잔여층이 남을 수 있다. 함몰부의 바닥에 남은 실리카는 반응성 이온 에칭을 통해 제거되며, GaN 성장 표면(204)을 노출시키는 개구부들(206)을 형성할 수 있다. 실리카의 에칭은 바람직하게는 GaN 성장 표면(204)에 관하여 선택적이다.
기저 구조체들(207)을 성장시키는 후속 단계(104)에서, 도 2d에 개략적으로 도시된 대로, InGaN 기저 구조체들(207)은 마스크 층(205)의 각각의 개구부들(206) 내의 노출된 GaN 성장 표면(204) 상에 성장된다. 예컨대 InGaN 성장은 MOVPE(metalorganic vapor phase epitaxy) 반응기(reactor)에서 이행될 수 있고, In 함량은 TMI(trimethylindium) 대 TEG(triethylgallium) 전구체 비율에 의해 결정된다. 또한, 성장 동안 온도를 조정함으로써 In 함량의 변경이 달성된다. 에피택셜하게 성장한 InGaN 기저 구조체들(207)은 GaN 표면(204)에서 개구부들(206) 내에 응집(nucleate)할 뿐이고, 실리카 마스크 층의 표면 상에서의 성장은 일어나지 않는다. 개구부들(206)의 제한된 치수 때문에, 결과적인 InGaN 기저 구조체들(207)은 이완된 결정 구조를 갖는다. 사각형 개구부들을 이용하여 본 실시예에 설명된 방식으로 성장된 경우, 기저 구조체들(207)의 형상은 사각뿔이다. 성장 시간에 의존하여 각뿔의 상부는 평평할 수 있다. 상부의 형상은 발광 디바이스의 기능에 있어 중요하지 않고, 종래 각뿔들과 같은 형상들이 동등하게 가능하다. 기저 구조체들(207)은, 마스크 층 두께 및 기저 구조체들(207)의 성장 시간에 의존하여, 마스크 층(205) 위로 돌출될 수도 있고 돌출되지 않을 수도 있다. 본 실시예에서, 기저 구조체 성장은 응집(coalescence) 전에 멈추게 되나, 원칙적으로는 기저 구조체들이 결정학적으로 이완되게 남아있다면, 응집된 구조체들로부터 발광 디바이스들을 제조하는 것도 동등하게 가능할 것이다.
도 2e에 도시된 다음 단계(105)에서, 얇은 광 발생 양자 우물층(208)은 기저 구조체들(207)의 표면 상에 성장된다. 에피택셜하게 성장한 양자 우물층(208)은 기저 구조체들(207) 상에서만 성장하고, 마스크 층(205)의 표면 상에서의 성장은 일어나지 않는다. 본 실시예에서, 양자 우물층(208)은 기저 구조체들(207)보다 더 높은 In 함량을 갖는 InGaN을 포함한다. 기저 구조체(207)의 이완된 결정 구조는, 동일한 조건에서 비-이완된 기저 구조체들 상에서 혼입되는 것에 비해, 양자 우물층(208) 내에 더 높은 In 함량의 혼입(incorporation)을 야기한다. In 함량을 증가시킴으로써, 밴드갭은 충분히 감소되어 녹색광 또는 적색광을 방출할 수 있다. 다른 실시예에서, 기저 구조체들(207)은 청색광을 방출하는 광원의 제조를 위해, InGaN 양자 우물을 갖는 GaN으로 만들어질 수 있다.
도 2f에 도시된 다음 단계(106)는 전하 캐리어 구속층(209)의 퇴적이다. 본 실시예에서, 전하 캐리어 구속층(209)은 AlGaN(aluminum gallium nitride) 전자 차단층을 포함한다.
도 2g에 도시된 다음 단계(107)에서 도전층(210)이 퇴적된다. 도전층(210)의 퇴적은 p 도핑된 InGaN층 및 다음에 이어지는 p++ 도핑된 InGaN층의 퇴적을 포함한다.
본 발명의 실시예에 따른 방법에서의 최종 단계(108)는, 컨택트층(211)이 ITO(Indium Tin Oxide) 또는 Pd/Au와 같은 전기 전도성 컨택트 물질의 형태로 퇴적되는 도 2h에 도시된다. p 컨택트들 및 n 컨택트들을 정의하기 위해 종래의 처리가 후속적으로 이용될 수 있다. 디바이스의 n 도핑된 면으로의 컨택트들은, 상부층들 내의 에칭된 홀들을 통하여, 또는 기판 제거 및 n 도핑된 면에서의 컨택트를 통해 달성될 수 있다. 도출된 고체 상태 발광 디바이스 자체는 디바이스 영역에 걸친 개별 (기저) 구조들에의 차별화된 컨택트를 가능하게 하도록 분할되거나 연속적일 수 있다.
도 3의 (a)는 패턴(301)을 갖는 디바이스를 도시하며, 마스크 층 내의 개구부들(206)의 크기 및 이격 거리는 디바이스의 표면에 걸쳐 달라진다. 개구부들(206)의 크기 및 이격 거리를 변경함으로써, 보여지는 대로, 어떠한 처리 단계도 추가되는 일 없이, 동일 웨이퍼 상에서 상이한 파장을 방출하도록 결과적인 광원들을 조정하는 것이 가능하다. 일반적으로, 도 3의 (a)의 상부(302)에 도시된 대로, 개구부 대 마스크 비율이 더 작으면 더 두꺼운 양자 우물층이 야기되고, 결국, 개구부 대 마스크 비율이 더 큰 영역(303)에 비해, 더 높은 파장에서의 방출을 제공한다. 예컨대, 복수의 파장을 조합함으로써, 백색광을 방출하는 디바이스를 제조하는 것이 가능하다. 다른 예로서, 상이한 파장들을 방출하는 영역들을 분할하여 개별적으로 컨택트함으로써, 색 조정가능한 디바이스가 만들어질 수 있다.
도 3의 (b)는 기저 구조체들의 성장 전에, 성장 표면(204)을 노출시키는 마스크 층(205) 내의 개구부들(206)을 도시한다.
도 3의 (c)는 동일 크기이나, 디바이스의 상이한 영역들에서 개구부들의 이격 거리가 상이한 개구부들을 갖는 디바이스를 개략적으로 도시한다. 특히, 제1 영역(302)에서 개구부들 사이의 거리는 제2 영역(303)에서보다 크고, 이는 개구부들의 상이한 밀도를 야기한다.
도 4a는 마스크 층 내의 개구부들의 가능한 형상을 개략적으로 도시하고, 육각형 형상(402)은 밑에 있는 성장 표면 내의 특정 결정 방향을 따라 정렬될 수 있다. 예컨대, 성장 표면의 두 가지의 개략적인 결정 방향 c1 및 c2가 도시된다. 또한 육각형 개구부가 결정 방향에 실질적으로 평행한 측면들(404, 405)을 갖도록 정렬될 수 있음이 도시되어 있다. 요구되는 밑에 있는 결정학적 배향에, 성장한 기저 구조체들의 측면들을 정렬시켜 구조체의 모든 측면들을 등가로 함으로써, 더 높은 균일성을 달성할 수 있고, 그에 의해 방출 특성들이 더욱 제어된다. 도 4b에 도시된 대로 육각형 개구부들(402)이 육각형 패턴(403)으로 패킹되어 있는 경우, 훨씬 더 고도의 균일성을 얻을 수 있고, 그러면 인접한 육각형들 사이의 거리들 또한 일정하게 선택될 수 있기 때문이다.
예로서, GaN 표면 상에 로우 인덱스 배향(low-index orientation)을 따라 개구부들의 육각형 구성을 정렬하는 것은, 모든 개구부 벽들이 (10-10) 또는 (11-20) 중 하나의 방향을 따를 수 있음을 암시한다.
다른 예로서, GaN의 C 평면 상에 주요 로우 인덱스 결정학적 축을 따라 배향된 삼각형 개구부들은, 등가의 결정면들의 잘 정의된 결정학적 성장을 야기할 것이다.
또 다른 예로서, 사파이어의 M 평면, A 평면 또는 R 평면 상에 구조체들을 성장시키는 경우(모두 직사각형 대칭성을 나타냄), 적어도 두 개의 다른 세트의 평면들이 초기에 성장되고, 평면들 사이의 비율은 개구부의 크기, 형상 및 배향을 선택함으로써 조정될 수 있다.
당업자는 본 발명이 전술한 바람직한 실시예들에 결코 제한되지 않음을 인지한다. 반면, 많은 변경과 수정이 첨부된 청구항의 범위 내에서 가능하다. 예컨대, 본 발명에 따른 방법은 수직 공진형 표면 발광 레이저(VCSEL) 및 레이저 다이오드(LD)를 제조하기 위해서도 이용될 수 있다. 또한, 전술한 방법에 따라 제조되었으나 상이한 물질 조합을 갖는 LED들이 동등하게 가능하다. 또한, n형 및 p형 도핑뿐 아니라 컨택트층을 생략함으로써, 결과적인 구조는 전술한 파장 조정 및 선택에 관한 대부분의 특성들을 갖는 포토루미네선스 에미터(photoluminescent emitter)로서 작동하기에 적합하다. 그러한 물질은 직접 적합한 UV 또는 청색광 방출 광원에 의해, 또는 도파로 구조체(waveguide structure)를 통하여 조명될 수 있다. 또한, 본 발명의 기본 원리는, 일반적으로 격자 파라미터 및 스트레인 수준에 관한 요구되는 특성들을 갖는 성장을 위해 성장 표면을 제공함으로써, Ⅲ-Ⅴ족계의 반도체 기반 디바이스들의 제조에도 적용될 수 있다.

Claims (15)

  1. 복수의 광원을 갖는 고체 상태 발광 디바이스를 제조하기 위한 방법으로서,
    성장 표면(204)을 갖는 기판(201)을 제공하는 단계;
    상기 성장 표면 상에 마스크 층(205)을 제공하는 단계 - 상기 마스크 층은 상기 성장 표면(204)이 노출되는 복수의 개구부(206)를 갖고, 상기 개구부들(206) 각각의 최대 측방향 치수(lateral dimension)는 0.3㎛ 미만이고, 상기 마스크 층(205)은, 상기 성장 표면(204)을 노출시키는 복수의 개구부(206)를 각각 포함하는 제1 마스크 층 부분(302) 및 제2 마스크 층 부분(303)을 포함하고, 상기 제1 마스크 층 부분(302)은 상기 성장 표면(204)의 노출된 면적과 상기 성장 표면(204)의 노출되지 않은 면적 사이의 제1 비율을 나타내고, 상기 제2 마스크 층 부분(303)은 상기 성장 표면(204)의 노출된 면적과 상기 성장 표면(204)의 노출되지 않은 면적 사이의 제2 비율을 나타내며, 상기 제2 비율은 상기 제1 비율과 상이함 -;
    상기 마스크 층(205)의 상기 개구부들(206) 각각에서 상기 성장 표면(204) 상에 기저 구조체(base structure; 207)를 성장시키는 단계; 및
    상기 기저 구조체들(207) 각각의 표면 상에 적어도 하나의 광 발생 양자 우물층(light-generating quantum well layer; 208)을 성장시키는 단계
    를 포함하는 방법.
  2. 제1항에 있어서,
    상기 복수의 개구부는 실질적으로 동일한 크기로 이루어지고, 인접한 개구부들 사이의 거리는 상기 제1 마스크 층 부분(302)에서보다 상기 제2 마스크 층 부분(303)에서 더 큰 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 복수의 개구부(206)의 각각의 개구부는 다각형 형상을 갖고, 상기 개구부의 적어도 하나의 측면은 상기 성장 표면(204)의 결정학적 배향(crystallographic orientation)에 실질적으로 평행하게 정렬되는 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 개구부는 육각형인 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 기저 구조체들 각각의 상기 광 발생 양자 우물층(208) 상의 제1 컨택트 구조체(contacting structure), 및 상기 기저 구조체를 전기적으로 컨택트하는 제2 컨택트 구조체를 제공하는 단계를 더 포함하는 방법.
  6. 제5항에 있어서,
    상기 제1 컨택트 구조체를 제공하는 단계는,
    상기 광 발생 양자 우물층(208)의 표면 상에 전하 캐리어 구속층(charge carrier confinement layer; 209)을 성장시키는 단계;
    상기 전하 캐리어 구속층(209)의 표면 상에 도전층(210)을 제공하는 단계; 및
    상기 도전층에 컨택트들을 제공하는 단계
    를 포함하는 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 마스크 층(205)을 제공하는 단계는,
    상기 성장 표면 상에 마스크 층 물질을 퇴적시키는 단계; 및
    상기 개구부들(206)을 형성하기 위해 마스크 층 물질을 선택적으로 제거하는 단계
    를 포함하는 방법.
  8. 제7항에 있어서,
    상기 선택적으로 제거하는 단계는,
    나노 임프린팅(nano-imprinting)을 통해 상기 마스크 층(205) 내에 복수의 함몰부를 생성함으로써 상기 마스크 층(205)을 패터닝하는 단계; 및
    상기 성장 표면(204)을 노출시키는 상기 개구부들(206)을 형성하기 위해 상기 성장 표면의 물질에 대하여 상기 마스크 층 물질을 선택적으로 에칭함으로써 상기 함몰부들의 저부에서 상기 마스크 층 물질을 제거하는 단계
    를 포함하는 방법.
  9. 고체 상태 발광 디바이스로서,
    성장 표면(204)을 갖는 기판(201);
    상기 성장 표면(204) 상의 마스크 층(205) - 상기 마스크 층(205)은 복수의 개구부(206)를 갖고, 상기 개구부들 각각의 최대 측방향 치수는 0.3㎛ 미만이고, 상기 마스크 층(205)은, 복수의 개구부(206)를 각각 포함하는 제1 마스크 층 부분(302) 및 제2 마스크 층 부분(303)을 포함하고, 상기 제1 마스크 층 부분(302)은 상기 개구부의 면적과 상기 마스크 층의 면적 사이의 제1 비율을 나타내고, 상기 제2 마스크 층 부분(303)은 상기 개구부 면적과 상기 마스크 층 면적 사이의 제2 비율을 나타내며, 상기 제2 비율은 상기 제1 비율과 상이함 -;
    상기 마스크 층(205)의 상기 개구부들(206) 각각에서 상기 성장 표면(204) 상에 성장되는 적어도 부분적으로 결정학적으로 이완된 기저 구조체(207); 및
    상기 기저 구조체들(207) 각각의 표면 상에 성장된 광 발생 양자 우물층(208)
    을 포함하는 고체 상태 발광 디바이스.
  10. 제9항에 있어서,
    상기 복수의 개구부는 실질적으로 동일한 크기로 이루어지고, 인접한 개구부들 사이의 거리는 상기 제1 마스크 층 부분(302)에서보다 상기 제2 마스크 층 부분(303)에서 더 큰 고체 상태 발광 디바이스.
  11. 제9항 또는 제10항에 있어서,
    상기 복수의 기저 구조체(207) 각각은 다각형 형상을 갖고, 상기 다각형의 적어도 하나의 측면은 상기 성장 표면(204)의 결정학적 배향에 실질적으로 평행하게 정렬되는 고체 상태 발광 디바이스.
  12. 제9항 내지 제11항 중 어느 한 항에 있어서,
    상기 기저 구조체들(207) 각각의 상기 광 발생 양자 우물층(208) 상에 배열된 제1 컨택트 구조체, 및 상기 기저 구조체에 전기적으로 컨택트하는 제2 컨택트 구조체를 더 포함하는 고체 상태 발광 디바이스.
  13. 제9항 내지 제12항 중 어느 한 항에 있어서,
    상기 기저 구조체들(207) 각각은 상기 마스크 층(205) 위로 돌출되는 고체 상태 발광 디바이스.
  14. 제9항 내지 제13항 중 어느 한 항에 있어서,
    상기 성장 표면(204) 및 상기 기저 구조체들(207) 중 적어도 하나는 GaN 또는 InGaN을 포함하는 고체 상태 발광 디바이스.
  15. 제9항 내지 제14항 중 어느 한 항에 있어서,
    상기 양자 우물층(208)은 InGaN을 포함하는 고체 상태 발광 디바이스.
KR1020137014271A 2010-11-04 2011-10-20 결정학적으로 이완된 구조에 기초한 고체 상태 발광 디바이스 KR101897481B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
EP10189976 2010-11-04
EP10189976.3 2010-11-04
PCT/IB2011/054680 WO2012059837A1 (en) 2010-11-04 2011-10-20 Solid state light emitting devices based on crystallographically relaxed structures

Publications (2)

Publication Number Publication Date
KR20130095782A true KR20130095782A (ko) 2013-08-28
KR101897481B1 KR101897481B1 (ko) 2018-09-12

Family

ID=44925599

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020137014271A KR101897481B1 (ko) 2010-11-04 2011-10-20 결정학적으로 이완된 구조에 기초한 고체 상태 발광 디바이스

Country Status (7)

Country Link
US (2) US8969890B2 (ko)
EP (1) EP2636078B1 (ko)
JP (1) JP5932817B2 (ko)
KR (1) KR101897481B1 (ko)
CN (2) CN108198749A (ko)
TW (1) TWI527262B (ko)
WO (1) WO2012059837A1 (ko)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012059837A1 (en) * 2010-11-04 2012-05-10 Koninklijke Philips Electronics N.V. Solid state light emitting devices based on crystallographically relaxed structures
WO2013174300A1 (en) * 2012-05-24 2013-11-28 The University Of Hong Kong White nanoled without requiring color conversion
FR2992466A1 (fr) * 2012-06-22 2013-12-27 Soitec Silicon On Insulator Procede de realisation de contact pour led et structure resultante
EP2973756B1 (en) * 2013-03-15 2018-06-27 Glo Ab Nanowire led structure with decreased leakage and method of making same
TW201511357A (zh) * 2013-06-07 2015-03-16 Glo Ab 多色ｌｅｄ及其製造方法
KR102066618B1 (ko) * 2013-06-24 2020-01-16 엘지이노텍 주식회사 발광 소자
US10763111B2 (en) * 2014-07-14 2020-09-01 Industry-University Cooperation Foundation Hanyang University Polyhedron of which upper width is narrower than lower width, manufacturing method therefor, and photoelectric conversion device comprising same
JP6433248B2 (ja) * 2014-11-07 2018-12-05 スタンレー電気株式会社 半導体発光素子
JP6457784B2 (ja) 2014-11-07 2019-01-23 スタンレー電気株式会社 半導体発光素子
JP6433246B2 (ja) 2014-11-07 2018-12-05 スタンレー電気株式会社 半導体発光素子
JP6433247B2 (ja) 2014-11-07 2018-12-05 スタンレー電気株式会社 半導体発光素子
EP3026707B1 (en) * 2014-11-25 2020-01-08 Alcatel Lucent Method for manufacturing a light emitting device comprising at least one color micro-light emitting diode with high luminance
JP6156402B2 (ja) 2015-02-13 2017-07-05 日亜化学工業株式会社 発光装置
JP6651167B2 (ja) 2015-03-23 2020-02-19 スタンレー電気株式会社 半導体発光素子及びその製造方法
JP6782539B2 (ja) * 2015-11-24 2020-11-11 スタンレー電気株式会社 発光装置
CN105633229B (zh) 2016-03-17 2020-05-12 天津三安光电有限公司 发光二极管及其制作方法
US9978808B2 (en) 2016-05-04 2018-05-22 Glo Ab Monolithic multicolor direct view display containing different color LEDs and method of making thereof
GB201612419D0 (en) * 2016-07-18 2016-08-31 Cambridge Entpr Ltd A scalable quantum-confined device
JP2018073853A (ja) * 2016-10-24 2018-05-10 スタンレー電気株式会社 反射鏡、垂直共振器型発光装置及びその製造方法
US11594860B2 (en) 2017-11-20 2023-02-28 Ii-Vi Delaware, Inc. VCSEL array layout
CN108400211B (zh) * 2018-02-12 2021-03-26 厦门三安光电有限公司 一种具有多种波长的发光二极管
CN111919281B (zh) * 2018-02-12 2024-04-02 克罗米斯有限公司 通过扩散来在氮化镓材料中形成掺杂区的方法及系统
CN208013662U (zh) * 2018-03-30 2018-10-26 昆山国显光电有限公司 显示面板及制作显示面板用掩模板
US10861398B2 (en) * 2018-04-30 2020-12-08 Ostendo Technologies, Inc. Quantum photonic imager incorporating color-tunable solid state light emitting micro pixels
US11309404B2 (en) * 2018-07-05 2022-04-19 Applied Materials, Inc. Integrated CMOS source drain formation with advanced control
TW202403841A (zh) * 2018-07-05 2024-01-16 美商應用材料股份有限公司 利用先進控制方式的整合cmos源極汲極形成
GB2575311B (en) * 2018-07-06 2021-03-03 Plessey Semiconductors Ltd Monolithic LED array and a precursor thereto
US11201265B2 (en) 2018-09-27 2021-12-14 Lumileds Llc Micro light emitting devices
US10811460B2 (en) 2018-09-27 2020-10-20 Lumileds Holding B.V. Micrometer scale light emitting diode displays on patterned templates and substrates
US10923628B2 (en) 2018-09-27 2021-02-16 Lumileds Llc Micrometer scale light emitting diode displays on patterned templates and substrates
WO2020069467A1 (en) * 2018-09-27 2020-04-02 Lumileds Holding B.V. Micro light emitting devices
US10964845B2 (en) 2018-09-27 2021-03-30 Lumileds Llc Micro light emitting devices
CN109207920B (zh) * 2018-11-12 2021-02-09 京东方科技集团股份有限公司 掩模版
FR3089687B1 (fr) * 2018-12-05 2021-04-30 Commissariat Energie Atomique Dispositif d'affichage électroluminescent multi-couleurs et procédé de fabrication d'un tel dispositif
CN109487206B (zh) * 2018-12-11 2020-08-11 武汉华星光电半导体显示技术有限公司 掩膜版及采用该掩膜版的掩膜装置
GB201910348D0 (en) * 2019-07-19 2019-09-04 Univ Sheffield LED Arrays
GB2586862B (en) * 2019-09-06 2021-12-15 Plessey Semiconductors Ltd LED precursor incorporating strain relaxing structure
WO2023143955A1 (en) * 2022-01-26 2023-08-03 Ams-Osram International Gmbh Method for producing an array of light emitting elements and display
WO2024052971A1 (ja) * 2022-09-06 2024-03-14 アルディーテック株式会社 発光ダイオードチップ、発光ダイオードチップ集積装置および発光ダイオードチップ集積装置の製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090008182A (ko) * 2006-03-10 2009-01-21 에스티씨. 유엔엠 Ｇａｎ 나노선의 펄스 성장 및 ⅲ 족 질화물 반도체 기판 물질과 디바이스에서의 어플리케이션
JP2009049209A (ja) * 2007-08-20 2009-03-05 Hokkaido Univ 半導体発光素子アレー、およびその製造方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5795798A (en) * 1996-11-27 1998-08-18 The Regents Of The University Of California Method of making full color monolithic gan based leds
US6459100B1 (en) 1998-09-16 2002-10-01 Cree, Inc. Vertical geometry ingan LED
US6133589A (en) 1999-06-08 2000-10-17 Lumileds Lighting, U.S., Llc AlGaInN-based LED having thick epitaxial layer for improved light extraction
JP2003158296A (ja) * 2001-11-22 2003-05-30 Sharp Corp 窒化物半導体発光デバイスチップとその製造方法
US7002182B2 (en) * 2002-09-06 2006-02-21 Sony Corporation Semiconductor light emitting device integral type semiconductor light emitting unit image display unit and illuminating unit
KR100507610B1 (ko) 2002-11-15 2005-08-10 광주과학기술원 질화물 반도체 나노상 광전소자 및 그 제조방법
US6989555B2 (en) 2004-04-21 2006-01-24 Lumileds Lighting U.S., Llc Strain-controlled III-nitride light emitting device
US8330173B2 (en) 2005-06-25 2012-12-11 Seoul Opto Device Co., Ltd. Nanostructure having a nitride-based quantum well and light emitting diode employing the same
KR100755598B1 (ko) * 2006-06-30 2007-09-06 삼성전기주식회사 질화물 반도체 발광소자 어레이
TWI338382B (en) 2006-11-29 2011-03-01 Univ Nat Taiwan Method and structure for manufacturing long-wavelength light-emitting diode using prestrain effect
US20080149946A1 (en) * 2006-12-22 2008-06-26 Philips Lumileds Lighting Company, Llc Semiconductor Light Emitting Device Configured To Emit Multiple Wavelengths Of Light
CN101681813B (zh) * 2007-01-12 2012-07-11 昆南诺股份有限公司 氮化物纳米线及其制造方法
KR100857410B1 (ko) * 2007-03-08 2008-09-08 전북대학교산학협력단 백색 엘이디의 제조방법
JP5097460B2 (ja) * 2007-06-26 2012-12-12 パナソニック株式会社 化合物半導体素子およびそれを用いる照明装置ならびに化合物半導体素子の製造方法
US8330352B2 (en) * 2007-11-13 2012-12-11 Samsung Display Co., Ltd. Organic light emitting diode display and method for manufacturing the same
JP5366409B2 (ja) * 2008-01-24 2013-12-11 ローム株式会社 半導体装置
JP5175121B2 (ja) * 2008-02-29 2013-04-03 晶元光電股▲ふん▼有限公司 半導体素子
US20110108800A1 (en) * 2008-06-24 2011-05-12 Pan Shaoher X Silicon based solid state lighting
KR101567121B1 (ko) * 2008-09-01 2015-11-06 가꼬호징 조찌가꾸잉 반도체 광소자 어레이 및 그의 제조방법
RU2469435C1 (ru) * 2008-10-17 2012-12-10 Нэшнл Юниверсити Корпорейшн Хоккайдо Юниверсити Массив полупроводниковых светоизлучающих элементов и способ его изготовления
US20100148147A1 (en) 2008-12-17 2010-06-17 Palo Alto Research Center Incorporated Monolithic white and full-color light emitting diodes using selective area growth
JP5667747B2 (ja) * 2009-03-18 2015-02-12 株式会社東芝 薄膜太陽電池およびその製造方法
WO2012059837A1 (en) * 2010-11-04 2012-05-10 Koninklijke Philips Electronics N.V. Solid state light emitting devices based on crystallographically relaxed structures

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090008182A (ko) * 2006-03-10 2009-01-21 에스티씨. 유엔엠 Ｇａｎ 나노선의 펄스 성장 및 ⅲ 족 질화물 반도체 기판 물질과 디바이스에서의 어플리케이션
JP2009049209A (ja) * 2007-08-20 2009-03-05 Hokkaido Univ 半導体発光素子アレー、およびその製造方法

Also Published As

Publication number Publication date
JP5932817B2 (ja) 2016-06-08
KR101897481B1 (ko) 2018-09-12
JP2013545307A (ja) 2013-12-19
EP2636078B1 (en) 2015-12-30
US20130214251A1 (en) 2013-08-22
WO2012059837A1 (en) 2012-05-10
US20150171273A1 (en) 2015-06-18
TWI527262B (zh) 2016-03-21
US9478705B2 (en) 2016-10-25
TW201225333A (en) 2012-06-16
CN103190005A (zh) 2013-07-03
US8969890B2 (en) 2015-03-03
EP2636078A1 (en) 2013-09-11
CN108198749A (zh) 2018-06-22

Similar Documents

Publication Publication Date Title
KR101897481B1 (ko) 결정학적으로 이완된 구조에 기초한 고체 상태 발광 디바이스
JP4841628B2 (ja) ナノ構造体及びそれを採用した発光ダイオードとその製造方法
US9041005B2 (en) Solid state lighting devices with cellular arrays and associated methods of manufacturing
US8334157B2 (en) Semiconductor device and a method of manufacture thereof
JP5270088B2 (ja) 垂直型発光素子及びその製造方法
US20090159869A1 (en) Solid State Light Emitting Device
KR20070058612A (ko) 텍스쳐화된 발광 다이오드
JP4471726B2 (ja) 単結晶サファイア基板の製造方法
KR20050106356A (ko) 반도체 발광소자 및 그 제조 방법, 집적형 반도체 발광장치 및 그 제조 방법, 화상 표시장치 및 그 제조 방법과조명 장치 및 그 제조 방법
JP2005136106A (ja) 単結晶サファイア基板とその製造方法及び半導体発光素子
KR20110131801A (ko) 발광 소자 및 다중 파장의 광을 만드는 방법
JP5306779B2 (ja) 発光素子及びその製造方法
CN112470281A (zh) 单片led阵列及其前体
US20220285505A1 (en) Indium-gallium-nitride structures and devices
JP6429626B2 (ja) 層成長のためのパターンを有する基板の設計
KR20080028292A (ko) 경사진 측벽 반사면을 갖는 ⅲ―니트라이드계 ｌｅｄ 구조및 그 제조방법
KR100808197B1 (ko) 수직형 발광 소자 및 그 제조방법
WO2023076607A9 (en) Light emitting diodes containing epitaxial light control features

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant