KR20130084991A - 전압 레귤레이터 - Google Patents

전압 레귤레이터 Download PDF

Info

Publication number
KR20130084991A
KR20130084991A KR1020130002133A KR20130002133A KR20130084991A KR 20130084991 A KR20130084991 A KR 20130084991A KR 1020130002133 A KR1020130002133 A KR 1020130002133A KR 20130002133 A KR20130002133 A KR 20130002133A KR 20130084991 A KR20130084991 A KR 20130084991A
Authority
KR
South Korea
Prior art keywords
voltage
transistor
nmos transistor
output
cascode
Prior art date
Application number
KR1020130002133A
Other languages
English (en)
Other versions
KR101974657B1 (ko
Inventor
다카시 이무라
Original Assignee
세이코 인스트루 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 세이코 인스트루 가부시키가이샤 filed Critical 세이코 인스트루 가부시키가이샤
Publication of KR20130084991A publication Critical patent/KR20130084991A/ko
Application granted granted Critical
Publication of KR101974657B1 publication Critical patent/KR101974657B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H03F1/223—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively with MOSFET's
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/08—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements
    • H03F1/22—Modifications of amplifiers to reduce detrimental influences of internal impedances of amplifying elements by use of cascode coupling, i.e. earthed cathode or emitter stage followed by earthed grid or base stage respectively
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45744—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45166—Only one input of the dif amp being used for an input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45478—Indexing scheme relating to differential amplifiers the CSC comprising a cascode mirror circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45681—Indexing scheme relating to differential amplifiers the LC comprising offset compensating means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45702—Indexing scheme relating to differential amplifiers the LC comprising two resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Amplifiers (AREA)

Abstract

[과제] 오프셋의 영향을 개선하여 정확한 출력 전압을 얻을 수 있는 전압 레귤레이터를 제공한다.
[해결수단] 기준 전압과 출력 트랜지스터가 출력하는 전압을 분압한 분압 전압의 차를 증폭시켜 출력하고, 출력 트랜지스터의 게이트를 제어하는 1단째의 앰프 및 캐스코드형 증폭 회로를 구비한 전압 레귤레이터로서, 1단째의 앰프는, 입력 트랜지스터에 제1의 고내압 NMOS 트랜지스터와, 테일 전류원에 NMOS 트랜지스터를 구비하고, 캐스코드형 증폭 회로는, 캐스코드 트랜지스터에 제2의 고내압 NMOS 트랜지스터로 구성된다.

Description

전압 레귤레이터{VOLTAGE REGULATOR}
본 발명은, 오프셋의 영향을 개선한 전압 레귤레이터에 관한 것이다.
도 2는, 종래의 증폭 회로를 도시하는 회로도이다.
종래의 증폭 회로는, 통상 내압 NMOS 트랜지스터(301)의 드레인과 고내압 NMOS 트랜지스터(302)의 소스가 접속되고, 고내압 NMOS 트랜지스터(302)의 드레인이 출력 단자(311)에 접속되어 구성되어 있다. 이렇게 해서, 대출력 전압 진폭을 발생시킬 수 있도록 부하 임피던스를 높게 설정할 수 있고, 증폭 회로 전체의 이득을 높일 수 있다.(예를 들어, 특허 문헌 1 참조).
일본국 특허공개 2005-311689호 공보
그러나, 종래의 전압 레귤레이터에서는, 고내압의 MOS를 사용한 캐스코드 증폭 회로를 이용해 앰프를 구성하면, 1단째의 앰프에 오프셋이 발생한다.
본 발명은, 앰프의 오프셋을 개선하여, 정확한 출력 전압을 얻을 수 있는 전압 레귤레이터를 제공한다.
종래의 과제를 해결하기 위해서, 본 발명은 이하의 구성으로 했다.
기준 전압과 출력 트랜지스터가 출력하는 전압을 분압한 분압 전압의 차를 증폭시켜 출력하고, 출력 트랜지스터의 게이트를 제어하는 1단째의 앰프 및 캐스코드형 증폭 회로를 구비한 전압 레귤레이터로서, 1단째의 앰프는, 입력 트랜지스터에 제1의 고내압 NMOS 트랜지스터와, 테일 전류원에 NMOS 트랜지스터를 구비하고, 캐스코드형 증폭 회로는, 캐스코드 트랜지스터에 제2의 고내압 NMOS 트랜지스터를 구비하는 전압 레귤레이터.
본 발명의 전압 레귤레이터는, 1단째의 앰프에 발생하는 오프셋을 개선할 수 있고, 테일 전류원의 사이즈를 크게 하는 일 없이 구동 능력을 확보할 수 있다.
도 1은 본 실시 형태의 전압 레귤레이터를 도시하는 회로도이다.
도 2는 종래의 고내압 MOS를 사용한 캐스코드 증폭 회로의 회로도이다.
도 1은, 본 실시 형태의 전압 레귤레이터의 회로예이다.
본 실시 형태의 전압 레귤레이터는, PMOS 트랜지스터(115, 116, 119, 120)와, 고내압 NMOS 트랜지스터(113, 114, 118)와, NMOS 트랜지스터(111, 112, 117)와, 기준 전압 회로(110)와, 정전류 회로(151)와, 저항(121, 122)과, 출력 단자(131)와, 전원 단자(101)와, 그라운드 단자(100)로 구성되어 있다.
다음에 접속에 대해 설명한다. 정전류 회로(151)는, 한쪽은 전원 단자 (101)에 접속되고, 다른 한쪽은 NMOS 트랜지스터(111)의 게이트 및 드레인에 접속된다. NMOS 트랜지스터(111)의 소스는 그라운드 단자(100)에 접속된다. NMOS 트랜지스터(112)는, 게이트는 NMOS 트랜지스터(111)의 게이트에 접속되고, 드레인은 고내압 NMOS 트랜지스터(113 및 114)의 소스에 접속되며, 소스는 그라운드 단자(100)에 접속된다. NMOS 트랜지스터(117)는, 게이트는 NMOS 트랜지스터(111)의 게이트에 접속되고, 드레인은 고내압 NMOS 트랜지스터(118)의 소스에 접속되며, 소스는 그라운드 단자(100)에 접속된다. 고내압 NMOS 트랜지스터(113)는, 게이트는 기준 전압 회로(110)에 접속되고, 드레인은 PMOS 트랜지스터(115)의 게이트 및 드레인에 접속된다. 기준 전압 회로(110)의 다른 한쪽은 그라운드 단자(100)에 접속된다. 고내압 NMOS 트랜지스터(114)는, 게이트는 저항(121과 122)의 접속점에 접속되고, 드레인은 PMOS 트랜지스터(116)의 드레인에 접속된다. PMOS 트랜지스터(115)의 소스는 전원 단자(101)에 접속된다. PMOS 트랜지스터(116)는, 게이트는 PMOS 트랜지스터(115)의 게이트에 접속되고, 소스는 전원 단자(101)에 접속된다. 고내압 NMOS 트랜지스터(118)는, 게이트는 고내압 NMOS 트랜지스터(113)의 게이트에 접속되고, 드레인은 PMOS 트랜지스터(119)의 드레인에 접속된다. PMOS 트랜지스터(119)는, 게이트는 PMOS 트랜지스터(116)의 드레인에 접속되고, 소스는 전원 단자(101)에 접속된다. PMOS 트랜지스터(120)는, 게이트는 PMOS 트랜지스터(119)의 드레인에 접속되고, 드레인은 출력 단자(131)에 접속되며, 소스는 전원 단자(101)에 접속된다. 저항(121)의 다른 한쪽은 출력 단자(131)에 접속되며, 저항(122)의 다른 한쪽은 그라운드 단자(100)에 접속된다.
다음에, 본 실시 형태의 전압 레귤레이터의 동작에 대해 설명한다. 저항 (121과 122)은, 출력 단자(131)의 전압인 출력 전압(Vout)을 분압하여, 분압 전압(Vfb)을 출력한다. 고내압 NMOS 트랜지스터(113, 114)와, PMOS 트랜지스터(115, 116)와 NMOS 트랜지스터(112)는 1단째의 앰프의 구성을 하고 있고, 고내압 NMOS 트랜지스터(118)와 PMOS 트랜지스터(119)와 NMOS 트랜지스터(117)는 2단째의 앰프의 구성을 하고 있다. PMOS 트랜지스터(120)는 출력 트랜지스터로서 동작하고 있다. 기준 전압 회로(110)의 출력 전압(Vref)과 분압 전압(Vfb)을 비교하여, 출력 단자(131)의 출력 전압(Vout)이 일정해 지도록 PMOS 트랜지스터(120)의 게이트 전압을 제어한다. 출력 전압(Vout)이 소정 전압보다 높으면, 분압 전압(Vfb)이 기준 전압(Vref)보다 높아진다. 그리고 2단째의 앰프의 출력 신호(PMOS 트랜지스터(120)의 게이트 전압)가 높아지고, PMOS 트랜지스터(120)는 오프되어 가며, 출력 전압(Vout)은 낮아진다. 이렇게 해서, 출력 전압(Vout)이 일정해 지도록 제어한다. 또, 출력 전압(Vout)이 소정 전압보다 낮으면, 상기와 반대의 동작을 해, 출력 전압(Vout)은 높아진다. 이와 같이 해서, 본 실시 형태의 전압 레귤레이터는, 출력 전압(Vout)이 일정해 지도록 제어한다.
고내압 NMOS 트랜지스터(118)는 캐스코드 트랜지스터로서 동작한다. 고내압 NMOS 트랜지스터는 NMOS 트랜지스터보다 구동 능력이 낮고 내압이 높은 구조로 되어 있다. 고내압 NMOS 트랜지스터(118)와 NMOS 트랜지스터(117)는 캐스코드형 증폭 회로를 구성하고 있고, 사이즈를 크게 하는 일 없이 구동 능력을 확보할 수 있다. 1단째의 앰프의 입력 트랜지스터가 되는 고내압 NMOS 트랜지스터(113과 114)와 고내압 NMOS 트랜지스터(118)는 같은 구조를 하고 있으며, 1단째의 앰프의 입력 트랜지스터에서 발생하는 오프셋의 영향을 개선할 수 있다. 1단째의 앰프의 테일 전류원에는 구동 능력이 높고 내압이 낮은 구조인 NMOS 트랜지스터(112)를 이용하고 있기 때문에, 구동 능력을 확보해 회로 면적을 삭감할 수도 있다.
이상에 의해, 본 실시 형태의 전압 레귤레이터는, 1단째의 앰프에 발생하는 오프셋을 개선할 수 있고, 테일 전류원의 사이즈를 크게 하는 일 없이 구동 능력을 확보할 수 있다.
100 그라운드 단자
101 전원 단자
110 기준 전압 회로
131, 311 출력 단자
151 정전류회로

Claims (1)

  1. 기준 전압과 출력 트랜지스터가 출력하는 전압을 분압한 분압 전압의 차를 증폭시켜 출력하고, 상기 출력 트랜지스터의 게이트를 제어하는 1단째의 앰프 및 캐스코드형 증폭 회로를 구비한 전압 레귤레이터로서,
    상기 1단째의 앰프는,
    입력 트랜지스터에 제1의 고내압 NMOS 트랜지스터와,
    테일 전류원에 NMOS 트랜지스터를 구비하고,
    상기 캐스코드형 증폭 회로는, 캐스코드 트랜지스터에 제2의 고내압 NMOS 트랜지스터를 구비하는 것을 특징으로 하는 전압 레귤레이터.

KR1020130002133A 2012-01-18 2013-01-08 전압 레귤레이터 KR101974657B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2012-008275 2012-01-18
JP2012008275A JP5833938B2 (ja) 2012-01-18 2012-01-18 ボルテージレギュレータ

Publications (2)

Publication Number Publication Date
KR20130084991A true KR20130084991A (ko) 2013-07-26
KR101974657B1 KR101974657B1 (ko) 2019-05-02

Family

ID=48779559

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020130002133A KR101974657B1 (ko) 2012-01-18 2013-01-08 전압 레귤레이터

Country Status (5)

Country Link
US (1) US8766610B2 (ko)
JP (1) JP5833938B2 (ko)
KR (1) KR101974657B1 (ko)
CN (1) CN103219947B (ko)
TW (1) TW201339794A (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9323259B2 (en) * 2013-11-14 2016-04-26 Taiwan Semiconductor Manufacturing Company, Ltd. Low dropout regulator with an amplifier stage, current mirror, and auxiliary current source and related method
JP6292859B2 (ja) * 2013-12-17 2018-03-14 エイブリック株式会社 ボルテージレギュレータ
JP6358267B2 (ja) * 2013-12-27 2018-07-18 株式会社ソシオネクスト 積分器、デルタシグマ変調器および通信装置
US10236842B2 (en) 2016-12-29 2019-03-19 STMicroelectronics (Alps) SAS Voltage detector circuit

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07262785A (ja) * 1994-03-24 1995-10-13 Nippon Telegr & Teleph Corp <Ntt> センス回路
JP2005311689A (ja) 2004-04-21 2005-11-04 Sharp Corp 高耐圧力スコード型増幅回路
JP2006260193A (ja) * 2005-03-17 2006-09-28 Ricoh Co Ltd ボルテージレギュレータ回路
JP2007233657A (ja) * 2006-02-28 2007-09-13 Oki Electric Ind Co Ltd 増幅器とそれを用いた降圧レギュレータ及び演算増幅器
JP2011250195A (ja) * 2010-05-27 2011-12-08 Lapis Semiconductor Co Ltd フォールデッドカスコード型の差動アンプ及び半導体装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6046577A (en) * 1997-01-02 2000-04-04 Texas Instruments Incorporated Low-dropout voltage regulator incorporating a current efficient transient response boost circuit
JP4574902B2 (ja) * 2001-07-13 2010-11-04 セイコーインスツル株式会社 ボルテージレギュレータ
US6566952B1 (en) * 2001-07-27 2003-05-20 Cypress Semiconductor Corp. Operational amplifier with extended output voltage range
US6518737B1 (en) * 2001-09-28 2003-02-11 Catalyst Semiconductor, Inc. Low dropout voltage regulator with non-miller frequency compensation
EP1439444A1 (en) * 2003-01-16 2004-07-21 Dialog Semiconductor GmbH Low drop out voltage regulator having a cascode structure
US6958643B2 (en) * 2003-07-16 2005-10-25 Analog Microelectrics, Inc. Folded cascode bandgap reference voltage circuit
JP5080721B2 (ja) * 2004-09-22 2012-11-21 株式会社リコー 半導体装置及びその半導体装置を使用したボルテージレギュレータ
US7323853B2 (en) * 2005-03-01 2008-01-29 02Micro International Ltd. Low drop-out voltage regulator with common-mode feedback
JP2008015875A (ja) * 2006-07-07 2008-01-24 Matsushita Electric Ind Co Ltd 電源回路
US8080983B2 (en) * 2008-11-03 2011-12-20 Microchip Technology Incorporated Low drop out (LDO) bypass voltage regulator
JP5332781B2 (ja) * 2009-03-19 2013-11-06 富士通セミコンダクター株式会社 半導体装置の製造方法
JP5467845B2 (ja) * 2009-09-29 2014-04-09 セイコーインスツル株式会社 ボルテージレギュレータ

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07262785A (ja) * 1994-03-24 1995-10-13 Nippon Telegr & Teleph Corp <Ntt> センス回路
JP2005311689A (ja) 2004-04-21 2005-11-04 Sharp Corp 高耐圧力スコード型増幅回路
JP2006260193A (ja) * 2005-03-17 2006-09-28 Ricoh Co Ltd ボルテージレギュレータ回路
JP2007233657A (ja) * 2006-02-28 2007-09-13 Oki Electric Ind Co Ltd 増幅器とそれを用いた降圧レギュレータ及び演算増幅器
JP2011250195A (ja) * 2010-05-27 2011-12-08 Lapis Semiconductor Co Ltd フォールデッドカスコード型の差動アンプ及び半導体装置

Also Published As

Publication number Publication date
CN103219947B (zh) 2017-11-07
US8766610B2 (en) 2014-07-01
KR101974657B1 (ko) 2019-05-02
TWI561955B (ko) 2016-12-11
TW201339794A (zh) 2013-10-01
CN103219947A (zh) 2013-07-24
US20130181777A1 (en) 2013-07-18
JP2013149031A (ja) 2013-08-01
JP5833938B2 (ja) 2015-12-16

Similar Documents

Publication Publication Date Title
CN106896856B (zh) 放大电路及电压调节器
KR101355684B1 (ko) 기준 전압 회로 및 전자 기기
US8742819B2 (en) Current limiting circuitry and method for pass elements and output stages
US8378747B2 (en) Differential amplifier circuit, operational amplifier including difference amplifier circuit, and voltage regulator circuit
KR101689897B1 (ko) 볼티지 레귤레이터
KR20120094435A (ko) 볼티지 레귤레이터
KR20160022819A (ko) 볼티지 레귤레이터
KR101974657B1 (ko) 전압 레귤레이터
US8836427B2 (en) Folded cascode operational amplifier
US20150137858A1 (en) Buffer circuit
CN103955251B (zh) 一种高压线性稳压器
CN104348431B (zh) 共模反馈的差分放大电路及方法、集成电路
US8723593B2 (en) Bias voltage generation circuit and differential circuit
US8890612B2 (en) Dynamically biased output structure
KR102208799B1 (ko) 기준 전압 회로
KR102304514B1 (ko) 증폭 회로
US20130257484A1 (en) Voltage-to-current converter
JP2014164702A (ja) ボルテージレギュレータ
US10320351B1 (en) Switch for controlling a gain of an amplifier and method thereof
KR101643337B1 (ko) 높은 전원 전압 변동 제거비를 갖는 선형 레귤레이터
JP5203809B2 (ja) 電流ミラー回路
JP6571518B2 (ja) 差動増幅回路
CN115885234A (zh) 差分放大电路
JP2017143473A (ja) 差動増幅回路
KR20120070927A (ko) 씨모스 전력 증폭기의 보호회로

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant