JPH07262785A - センス回路 - Google Patents
センス回路Info
- Publication number
- JPH07262785A JPH07262785A JP6076311A JP7631194A JPH07262785A JP H07262785 A JPH07262785 A JP H07262785A JP 6076311 A JP6076311 A JP 6076311A JP 7631194 A JP7631194 A JP 7631194A JP H07262785 A JPH07262785 A JP H07262785A
- Authority
- JP
- Japan
- Prior art keywords
- input
- voltage
- transistor
- sense circuit
- transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Static Random-Access Memory (AREA)
- Amplifiers (AREA)
- Dram (AREA)
Abstract
(57)【要約】
【目的】 入力信号レベルが高くても大きな出力振幅
を得られるようにする。 【構成】 差動接続されたＭＯＳ入力トランジスタの
負荷としてカレントミラー回路を接続したセンス回路に
おいて、該ＭＯＳ入力トランジスタとして高しきい値の
ＭＯＳトランジスタを使用した。
を得られるようにする。 【構成】 差動接続されたＭＯＳ入力トランジスタの
負荷としてカレントミラー回路を接続したセンス回路に
おいて、該ＭＯＳ入力トランジスタとして高しきい値の
ＭＯＳトランジスタを使用した。
Description
【０００１】
【産業上の利用分野】本発明は、半導体ＭＯＳメモリの
メモリセルから出力される微小信号を検出増幅するセン
ス回路に係るものであり、特にその検出感度を向上させ
て微小な入力信号に対して大きな出力振幅が得られるよ
うにしたセンス回路に関するものである。
メモリセルから出力される微小信号を検出増幅するセン
ス回路に係るものであり、特にその検出感度を向上させ
て微小な入力信号に対して大きな出力振幅が得られるよ
うにしたセンス回路に関するものである。
【０００２】
【従来の技術】従来のセンス回路の構成を図５に示す。
Ｑ１、Ｑ２はカレントミラー接続されたＰchＭＯＳトラ
ンジスタ、Ｑ３、Ｑ４は差動接続されたＮchＭＯＳトラ
ンジスタ、Ｑ５はその差動回路を制御するＮchＭＯＳト
ランジスタである。また、ＶRは参照電圧、ＶINは入力
電圧、ＶOUT は出力電圧、φSAはセンス回路全体を活性
状態／非活性状態に制御する制御信号、Ｖｃｃは正極性
電源である。
Ｑ１、Ｑ２はカレントミラー接続されたＰchＭＯＳトラ
ンジスタ、Ｑ３、Ｑ４は差動接続されたＮchＭＯＳトラ
ンジスタ、Ｑ５はその差動回路を制御するＮchＭＯＳト
ランジスタである。また、ＶRは参照電圧、ＶINは入力
電圧、ＶOUT は出力電圧、φSAはセンス回路全体を活性
状態／非活性状態に制御する制御信号、Ｖｃｃは正極性
電源である。
【０００３】ランダムアクセスメモリのように、メモリ
セルから差動信号が得られる場合、参照電圧ＶR にはメ
モリセル出力信号のうち、入力電圧ＶINと相補の関係あ
る信号が用いられる。トランジスタＱ３、Ｑ４は参照電
圧ＶR を含めて入力信号が印加されることから、以下の
説明では特に入力トランジスタと呼ぶ。カレントミラー
回路を構成するトランジスタＱ１、Ｑ２は入力トランジ
スタＱ３、Ｑ４の能動負荷として用いられる。トランジ
スタＱ５は制御信号φSAによって導通状態／非導通状態
が制御されるスイッチであり、センス回路はこの制御信
号（電圧）φSAが高電位のとき活性状態、低電位のとき
非活性状態に制御される。
セルから差動信号が得られる場合、参照電圧ＶR にはメ
モリセル出力信号のうち、入力電圧ＶINと相補の関係あ
る信号が用いられる。トランジスタＱ３、Ｑ４は参照電
圧ＶR を含めて入力信号が印加されることから、以下の
説明では特に入力トランジスタと呼ぶ。カレントミラー
回路を構成するトランジスタＱ１、Ｑ２は入力トランジ
スタＱ３、Ｑ４の能動負荷として用いられる。トランジ
スタＱ５は制御信号φSAによって導通状態／非導通状態
が制御されるスイッチであり、センス回路はこの制御信
号（電圧）φSAが高電位のとき活性状態、低電位のとき
非活性状態に制御される。
【０００４】図５に示したセンス回路の動作は次ように
行なわれる。入力電圧ＶINと参照電圧ＶR の丁度中間の
電位をＶOSET、差動入力電圧量を２ΔＶSIG とおき、入
力電圧ＶINと参照電圧ＶR の組を次のように表記する。 （ＶIN、ＶR ）＝ＶOSET±ΔＶSIG ・・・（１）
行なわれる。入力電圧ＶINと参照電圧ＶR の丁度中間の
電位をＶOSET、差動入力電圧量を２ΔＶSIG とおき、入
力電圧ＶINと参照電圧ＶR の組を次のように表記する。 （ＶIN、ＶR ）＝ＶOSET±ΔＶSIG ・・・（１）
【０００５】まず、入力電圧ＶINが中間電圧ＶOSETより
ΔＶSIG だけ電位が上昇し、参照電圧ＶR が中間電圧Ｖ
OSETよりΔＶSIG だけ電位が下降した場合について動作
を説明する。このとき、制御信号（電圧）φSAが高電位
であり、簡単のため、トランジスタＱ５による電圧降下
は十分小さく無視し得るものとする。
ΔＶSIG だけ電位が上昇し、参照電圧ＶR が中間電圧Ｖ
OSETよりΔＶSIG だけ電位が下降した場合について動作
を説明する。このとき、制御信号（電圧）φSAが高電位
であり、簡単のため、トランジスタＱ５による電圧降下
は十分小さく無視し得るものとする。
【０００６】トランジスタＱ４のゲート・ソース間電圧
は増大するので、その導通抵抗は減少するが、トランジ
スタＱ３についてはゲート・ソース間電圧が減少するの
で導通抵抗が大きくなり、そのトランジスタＱ３のドレ
イン電圧は上昇する。これは、トランジスタＱ１とＱ２
のゲート電極の電位上昇をもたらすので、トランジスタ
Ｑ２のゲート・ソース間電圧はその絶体値において小さ
くなる。すなわち、参照電圧ＶR の変化（低下）によっ
てトランジスタＱ２は導通抵抗が大きくなるように制御
される。これに対して、トランジスタＱ４は入力電圧Ｖ
INの変化（上昇）により導通抵抗が小さくなるように制
御されるので、結果的に出力電圧ＶOUTは低電位（LOW
レベル）になる。
は増大するので、その導通抵抗は減少するが、トランジ
スタＱ３についてはゲート・ソース間電圧が減少するの
で導通抵抗が大きくなり、そのトランジスタＱ３のドレ
イン電圧は上昇する。これは、トランジスタＱ１とＱ２
のゲート電極の電位上昇をもたらすので、トランジスタ
Ｑ２のゲート・ソース間電圧はその絶体値において小さ
くなる。すなわち、参照電圧ＶR の変化（低下）によっ
てトランジスタＱ２は導通抵抗が大きくなるように制御
される。これに対して、トランジスタＱ４は入力電圧Ｖ
INの変化（上昇）により導通抵抗が小さくなるように制
御されるので、結果的に出力電圧ＶOUTは低電位（LOW
レベル）になる。
【０００７】一方、入力電圧ＶINが中間電圧ＶOSETより
ΔＶSIG だけ電位が下降し、参照電圧ＶR が中間電圧Ｖ
OSETよりΔＶSIG だけ電位が上昇した場合には、上記の
説明と全く逆の変化が起こり、差動入力信号の変化を助
長する形で出力電圧ＶOUT は高電位（HIGHレベル）へと
変化する。このとき、出力振幅（高電位の出力電圧と低
電位の出力電圧の差分）は、入力される差動信号量（２
ΔＶSIG ）の１０倍程度である。
ΔＶSIG だけ電位が下降し、参照電圧ＶR が中間電圧Ｖ
OSETよりΔＶSIG だけ電位が上昇した場合には、上記の
説明と全く逆の変化が起こり、差動入力信号の変化を助
長する形で出力電圧ＶOUT は高電位（HIGHレベル）へと
変化する。このとき、出力振幅（高電位の出力電圧と低
電位の出力電圧の差分）は、入力される差動信号量（２
ΔＶSIG ）の１０倍程度である。
【０００８】
【発明が解決しようとする課題】図６は図５の従来のセ
ンス回路の入出力特性図であって、差動入力信号量（２
ΔＶSIG ）を一定として、入力レベル（中間電位
ＶOSET）の変化に対するセンス回路の出力レベル（出力
電圧ＶOUT ）の変化を示したものである。ＶR ＞ＶINの
条件で中間電位ＶOSETが変化するときは「HIGHレベル」
出力特性となり、ＶIN＞ＶR の条件で中間電位ＶOSETが
変化するときは「LOW レベル」出力特性となり、「HIGH
レベル」と「LOW レベル」の差分が「出力振幅」とな
る。
ンス回路の入出力特性図であって、差動入力信号量（２
ΔＶSIG ）を一定として、入力レベル（中間電位
ＶOSET）の変化に対するセンス回路の出力レベル（出力
電圧ＶOUT ）の変化を示したものである。ＶR ＞ＶINの
条件で中間電位ＶOSETが変化するときは「HIGHレベル」
出力特性となり、ＶIN＞ＶR の条件で中間電位ＶOSETが
変化するときは「LOW レベル」出力特性となり、「HIGH
レベル」と「LOW レベル」の差分が「出力振幅」とな
る。
【０００９】センス回路が動作するには、トランジスタ
Ｑ３、Ｑ４が導通状態になることが必要であり、これに
は参照電圧ＶR を含めて、入力レベルはこのトランジス
タＱ３、Ｑ４のしきい値電圧ＶTHN-L （例えば０．２
Ｖ）よりも高くなくてはならない。この条件下で、出力
振幅は入力信号レベルがしきい値電圧ＶTHN-L 近傍のと
きに最大値をとり、あとは入力信号レベルの上昇ととも
に減少する。
Ｑ３、Ｑ４が導通状態になることが必要であり、これに
は参照電圧ＶR を含めて、入力レベルはこのトランジス
タＱ３、Ｑ４のしきい値電圧ＶTHN-L （例えば０．２
Ｖ）よりも高くなくてはならない。この条件下で、出力
振幅は入力信号レベルがしきい値電圧ＶTHN-L 近傍のと
きに最大値をとり、あとは入力信号レベルの上昇ととも
に減少する。
【００１０】この理由は次のように説明される。トラン
ジスタＱ３又はＱ４において、入力信号のレベルがΔＶ
SIG だけ変化した際、そのトランジスタの導通抵抗の変
化率は次の式（２）に従う。入力信号の変化量（ΔＶ
SIG ）が一定であっても、入力信号レベル（ＶOSET）が
上昇すると分母の値が大きくなり、変化量（ΔＶSIG ）
の寄与の程度が低下するのである。 ΔＶSIG ／（ＶOSET−ＶTHN-L ） ・・（２）
ジスタＱ３又はＱ４において、入力信号のレベルがΔＶ
SIG だけ変化した際、そのトランジスタの導通抵抗の変
化率は次の式（２）に従う。入力信号の変化量（ΔＶ
SIG ）が一定であっても、入力信号レベル（ＶOSET）が
上昇すると分母の値が大きくなり、変化量（ΔＶSIG ）
の寄与の程度が低下するのである。 ΔＶSIG ／（ＶOSET−ＶTHN-L ） ・・（２）
【００１１】上述のような特性を有するカレントミラー
形センス回路ではあるが、入力信号のレベルには制約が
あることが多い。すなわち、ランダムアクセスメモリで
は、メモリセルからのデータ読出し時に記憶内容が破壊
されないようにノイズマージンを稼ぐ必要があり、その
ためには、メモリセルからの出力信号レベル（センス回
路への入力レベル）を高く設定しなければならない。こ
の結果、図６中にその入力レベルを「動作点」として示
すように、出力振幅の小さい領域でセンス回路を動作さ
せることになり、微小信号を検出増幅する回路として
は、かなり非効率的であった。
形センス回路ではあるが、入力信号のレベルには制約が
あることが多い。すなわち、ランダムアクセスメモリで
は、メモリセルからのデータ読出し時に記憶内容が破壊
されないようにノイズマージンを稼ぐ必要があり、その
ためには、メモリセルからの出力信号レベル（センス回
路への入力レベル）を高く設定しなければならない。こ
の結果、図６中にその入力レベルを「動作点」として示
すように、出力振幅の小さい領域でセンス回路を動作さ
せることになり、微小信号を検出増幅する回路として
は、かなり非効率的であった。
【００１２】本発明は以上のような点に鑑みてなされた
ものであり、その目的は、入力信号レベルが高くても、
出力振幅の大きな領域で動作するようにしたセンス回路
を提供することである。
ものであり、その目的は、入力信号レベルが高くても、
出力振幅の大きな領域で動作するようにしたセンス回路
を提供することである。
【００１３】
【課題を解決するための手段】本発明の目的は、差動接
続された２個のＭＯＳ入力トランジスタと、該ＭＯＳ入
力トランジスタと反対極性で低しきい値電圧のＭＯＳト
ランジスタで構成され上記ＭＯＳ入力トランジスタの能
動負荷として機能するカレントミラー回路とからなるセ
ンス回路において、上記ＭＯＳ入力トランジスタに上記
低しきい値電圧より高い高しきい値電圧のＭＯＳトラン
ジスタスタを使用したことを特徴とするセンス回路によ
って達成される。
続された２個のＭＯＳ入力トランジスタと、該ＭＯＳ入
力トランジスタと反対極性で低しきい値電圧のＭＯＳト
ランジスタで構成され上記ＭＯＳ入力トランジスタの能
動負荷として機能するカレントミラー回路とからなるセ
ンス回路において、上記ＭＯＳ入力トランジスタに上記
低しきい値電圧より高い高しきい値電圧のＭＯＳトラン
ジスタスタを使用したことを特徴とするセンス回路によ
って達成される。
【００１４】
【作用】本発明では、入力信号レベルとＭＯＳ入力トラ
ンジスタのしきい値電圧の差分できまる実効ゲート・ソ
ース間電圧が小さくなるので、入力信号の変化に対する
入力ＭＯＳトランジスタの導通抵抗の変化率が大きくな
り、大きな出力振幅が得られる。
ンジスタのしきい値電圧の差分できまる実効ゲート・ソ
ース間電圧が小さくなるので、入力信号の変化に対する
入力ＭＯＳトランジスタの導通抵抗の変化率が大きくな
り、大きな出力振幅が得られる。
【００１５】
【実施例】第１図は本発明の第１の実施例のセンス回路
を示す図である。上述した図５で説明したものと同一の
ものには同一の符号を付した。電源電圧Ｖｃｃは１・０
〜１．２Ｖである。本実施例では、差動接続されるＰch
ＭＯＳ入力トランジスタＱ６、Ｑ７に前述のトランジス
タＱ３、Ｑ４のしきい値電圧ＶTHN-L （例えば、０・２
Ｖ）よりも高い高しきい値電圧ＶTHN-H （例えば、０・
６Ｖ）のものを使用する。なお、トランジスタＱ１、Ｑ
２のしきい値電圧ＶTHP-L は例えば、０．２Ｖである。
また、Ｑ５のしきい値電圧は上記のＶTHN-L である。
を示す図である。上述した図５で説明したものと同一の
ものには同一の符号を付した。電源電圧Ｖｃｃは１・０
〜１．２Ｖである。本実施例では、差動接続されるＰch
ＭＯＳ入力トランジスタＱ６、Ｑ７に前述のトランジス
タＱ３、Ｑ４のしきい値電圧ＶTHN-L （例えば、０・２
Ｖ）よりも高い高しきい値電圧ＶTHN-H （例えば、０・
６Ｖ）のものを使用する。なお、トランジスタＱ１、Ｑ
２のしきい値電圧ＶTHP-L は例えば、０．２Ｖである。
また、Ｑ５のしきい値電圧は上記のＶTHN-L である。
【００１６】図２は入力電圧ＶINと参照電圧ＶR の差動
入力信号量（２ΔＶSIG ）を一定として、入力レベル
（中間電位ＶOSET）を変化させたときの出力特性を示す
図である。メモリセルからの出力信号レベルできまるセ
ンス回路の動作点は、従来技術の説明で用いた図６にけ
る点と同一（例えば、０．７〜０．８Ｖ）である。
入力信号量（２ΔＶSIG ）を一定として、入力レベル
（中間電位ＶOSET）を変化させたときの出力特性を示す
図である。メモリセルからの出力信号レベルできまるセ
ンス回路の動作点は、従来技術の説明で用いた図６にけ
る点と同一（例えば、０．７〜０．８Ｖ）である。
【００１７】この図２に示すように、入力トランジスタ
Ｑ６、Ｑ７として高しきい値電圧のＭＯＳトランジスタ
を使用することによって、出力振幅が最大になる点を図
６に示す特性に比べて右方向に移動させることができる
ので、動作点を出力振幅の大きい領域に設定できる。こ
の結果、大きな出力振幅を得ることができる。
Ｑ６、Ｑ７として高しきい値電圧のＭＯＳトランジスタ
を使用することによって、出力振幅が最大になる点を図
６に示す特性に比べて右方向に移動させることができる
ので、動作点を出力振幅の大きい領域に設定できる。こ
の結果、大きな出力振幅を得ることができる。
【００１８】これは、入力信号レベルとＭＯＳ入力トラ
ンジスタのしきい値電圧の差分できまる実効ゲート・ソ
ース間電圧［前述の式（２）の分母に相当する］が小さ
くなるので、入力信号の変化に対する入力ＭＯＳトラン
ジスタの導通抵抗の変化率が大きくなるためである。
ンジスタのしきい値電圧の差分できまる実効ゲート・ソ
ース間電圧［前述の式（２）の分母に相当する］が小さ
くなるので、入力信号の変化に対する入力ＭＯＳトラン
ジスタの導通抵抗の変化率が大きくなるためである。
【００１９】図３は第２の実施例のセンス回路を示す回
路図である。ここで、カレントミラー回路にＮchＭＯＳ
トランジスタＱ８、Ｑ９を使用し、入力トランジスタに
ＰchＭＯＳトランジスタＱ１０、Ｑ１１を使用する。セ
ンス回路の活性／非活性を制御するトランジスタにはＰ
chＭＯＳトランジスタＱ１２を使用する。電源電圧は−
Ｖｃｃ、参照電圧は−ＶR 、入力電圧は−ＶIN、制御電
圧は−φSAであり、いずれも負極性である。入力トラン
ジスタＱ１０、Ｑ１１には図１にけおる入力トランジス
タＱ４、Ｑ５と同様に高しきい値電圧ＶTHP-H （例え
ば、０．６Ｖ）のものを使用し、カレントミラー接続ト
ランジスタＱ８、Ｑ９には低しきい値電圧ＶTHN-L のも
のを使用する。
路図である。ここで、カレントミラー回路にＮchＭＯＳ
トランジスタＱ８、Ｑ９を使用し、入力トランジスタに
ＰchＭＯＳトランジスタＱ１０、Ｑ１１を使用する。セ
ンス回路の活性／非活性を制御するトランジスタにはＰ
chＭＯＳトランジスタＱ１２を使用する。電源電圧は−
Ｖｃｃ、参照電圧は−ＶR 、入力電圧は−ＶIN、制御電
圧は−φSAであり、いずれも負極性である。入力トラン
ジスタＱ１０、Ｑ１１には図１にけおる入力トランジス
タＱ４、Ｑ５と同様に高しきい値電圧ＶTHP-H （例え
ば、０．６Ｖ）のものを使用し、カレントミラー接続ト
ランジスタＱ８、Ｑ９には低しきい値電圧ＶTHN-L のも
のを使用する。
【００２０】図４はこの第２の実施例のセンス回路の入
出力特性を示す図である。図２に示した特性と同様に、
出力振幅が最大になる点が動作点に近付いている。ただ
し、出力電圧のHIGHレベル、LOW レベルの関係は、負極
性の電源を使用するので逆転して、ＧＮＤレベルに近い
方がHIGHレベルになる。
出力特性を示す図である。図２に示した特性と同様に、
出力振幅が最大になる点が動作点に近付いている。ただ
し、出力電圧のHIGHレベル、LOW レベルの関係は、負極
性の電源を使用するので逆転して、ＧＮＤレベルに近い
方がHIGHレベルになる。
【００２１】なお、以上の第１、第２の実施例におい
て、トランジスタＱ５、Ｑ１２には低しきい値電圧Ｖ
THN-L 、ＶTHP-L のＭＯＳトランジスタを使用したが、
これらはセンス回路の活性／非活性を制御するスイッチ
として機能しているので、高しきい値電圧ＶTHN-H 、Ｖ
THP-H のＭＯＳトランジスタの適用も可能である。第
１、第２の実施例にける作用効果に違いはない。
て、トランジスタＱ５、Ｑ１２には低しきい値電圧Ｖ
THN-L 、ＶTHP-L のＭＯＳトランジスタを使用したが、
これらはセンス回路の活性／非活性を制御するスイッチ
として機能しているので、高しきい値電圧ＶTHN-H 、Ｖ
THP-H のＭＯＳトランジスタの適用も可能である。第
１、第２の実施例にける作用効果に違いはない。
【００２２】
【発明の効果】以上のように本発明によれば、入力信号
レベルを高くしても出力振幅を大きくすることができる
ので、ランダムアクセスメモリのようにメモリセルの制
約から出力される信号レベルが高い場合であっても、微
小信号入力に対して大きな増幅利得を得ることができ、
感度が高くなるという利点がある。
レベルを高くしても出力振幅を大きくすることができる
ので、ランダムアクセスメモリのようにメモリセルの制
約から出力される信号レベルが高い場合であっても、微
小信号入力に対して大きな増幅利得を得ることができ、
感度が高くなるという利点がある。
【図１】 本発明の第１の実施例のセンス回路の回路図
である。
である。
【図２】 第１の実施例のセンス回路の入出力特性図で
ある。
ある。
【図３】 本発明の第２の実施例のセンス回路の回路図
である。
である。
【図４】 第２の実施例のセンス回路の入出力特性図で
ある。
ある。
【図５】 従来のセンス回路の回路図である。
【図６】 従来のセンス回路の入出力特性図である。
Ｑ１、Ｑ２、Ｑ１２：低しきい値電圧ＰchＭＯＳトラン
ジスタ、 Ｑ３、Ｑ４、Ｑ８、Ｑ９、Ｑ５：低しきい値電圧ＮchＭ
ＯＳトランジスタ、 Ｑ６、Ｑ７：高しきい値電圧ＮchＭＯＳトランジスタ Ｑ１０、Ｑ１１：高しきい値電圧ＰchＭＯＳトランジス
タ。
ジスタ、 Ｑ３、Ｑ４、Ｑ８、Ｑ９、Ｑ５：低しきい値電圧ＮchＭ
ＯＳトランジスタ、 Ｑ６、Ｑ７：高しきい値電圧ＮchＭＯＳトランジスタ Ｑ１０、Ｑ１１：高しきい値電圧ＰchＭＯＳトランジス
タ。
Claims (1)
- 【請求項１】 差動接続された２個のＭＯＳ入力トラン
ジスタと、該ＭＯＳ入力トランジスタと反対極性で低し
きい値電圧のＭＯＳトランジスタで構成され上記ＭＯＳ
入力トランジスタの能動負荷として機能するカレントミ
ラー回路とからなるセンス回路において、 上記ＭＯＳ入力トランジスタに上記低しきい値電圧より
高い高しきい値電圧のＭＯＳトランジスタスタを使用し
たことを特徴とするセンス回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6076311A JPH07262785A (ja) | 1994-03-24 | 1994-03-24 | センス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6076311A JPH07262785A (ja) | 1994-03-24 | 1994-03-24 | センス回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07262785A true JPH07262785A (ja) | 1995-10-13 |
Family
ID=13601831
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6076311A Withdrawn JPH07262785A (ja) | 1994-03-24 | 1994-03-24 | センス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH07262785A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130084991A (ko) * | 2012-01-18 | 2013-07-26 | 세이코 인스트루 가부시키가이샤 | 전압 레귤레이터 |
| WO2019073883A1 (ja) * | 2017-10-11 | 2019-04-18 | 浜松ホトニクス株式会社 | 差動増幅器、画素回路および固体撮像装置 |
| US10886939B2 (en) | 2019-03-19 | 2021-01-05 | Kabushiki Kaisha Toshiba | Sample-hold circuit and AD converter |
-
1994
- 1994-03-24 JP JP6076311A patent/JPH07262785A/ja not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130084991A (ko) * | 2012-01-18 | 2013-07-26 | 세이코 인스트루 가부시키가이샤 | 전압 레귤레이터 |
| JP2013149031A (ja) * | 2012-01-18 | 2013-08-01 | Seiko Instruments Inc | ボルテージレギュレータ |
| WO2019073883A1 (ja) * | 2017-10-11 | 2019-04-18 | 浜松ホトニクス株式会社 | 差動増幅器、画素回路および固体撮像装置 |
| CN111201708A (zh) * | 2017-10-11 | 2020-05-26 | 浜松光子学株式会社 | 差动放大器、像素电路及固体摄像装置 |
| EP3696971A4 (en) * | 2017-10-11 | 2021-07-14 | Hamamatsu Photonics K.K. | DIFFERENTIAL AMPLIFIER, PIXEL CIRCUIT AND SOLID STATE IMAGING DEVICE |
| US11258976B2 (en) | 2017-10-11 | 2022-02-22 | Hamamatsu Photonics K.K. | Differential amplifier, pixel circuit and solid-state imaging device |
| CN111201708B (zh) * | 2017-10-11 | 2023-08-01 | 浜松光子学株式会社 | 差动放大器、像素电路及固体摄像装置 |
| US10886939B2 (en) | 2019-03-19 | 2021-01-05 | Kabushiki Kaisha Toshiba | Sample-hold circuit and AD converter |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4697112A (en) | Current-mirror type sense amplifier | |
| US5828242A (en) | Comparator with built-in hysteresis | |
| US5162681A (en) | Differential sense amplifier | |
| US4136292A (en) | Voltage sensing circuit of differential input type | |
| US6483353B2 (en) | Current sense amplifier circuits containing latches for improving stability and amplification in semiconductor devices | |
| US6346834B1 (en) | Power on reset circuit | |
| JPH06266452A (ja) | 半導体集積回路 | |
| US6281713B1 (en) | Current sense amplifiers having equalization circuits therin that inhibit signal oscillations during active modes | |
| JPH0572680B2 (ja) | ||
| JP3172430B2 (ja) | 半導体メモリ装置の電流感知増幅回路 | |
| JPH07135452A (ja) | 電流比較器 | |
| JPS6237470B2 (ja) | ||
| US6028458A (en) | Differential amplifier with input signal determined standby state | |
| US4943738A (en) | Digital signal input buffer circuit having a simple construction and capable of retaining data | |
| JPH07262785A (ja) | センス回路 | |
| JP2621140B2 (ja) | センスアンプ回路 | |
| JPH0513360B2 (ja) | ||
| JPH0567950A (ja) | コンパレータ | |
| US6002294A (en) | Start circuit for a self-biasing constant current circuit, constant current circuit and operational amplifier using the same | |
| JPS62293587A (ja) | 差動増幅回路 | |
| JPS6129496A (ja) | 半導体記憶装置 | |
| KR100221070B1 (ko) | 래치형 센스앰프회로 | |
| JPS598912B2 (ja) | 論理信号増幅回路 | |
| JPH10256844A (ja) | 演算増幅器の出力段回路 | |
| KR0153615B1 (ko) | 등화동작이 개선된 센스앰프회로 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20010605 |