KR20120094435A

KR20120094435A - 볼티지 레귤레이터

Info

Publication number: KR20120094435A
Application number: KR1020120014891A
Authority: KR
Inventors: 마사카즈 스기우라
Original assignee: 세이코 인스트루 가부시키가이샤
Priority date: 2011-02-16
Filing date: 2012-02-14
Publication date: 2012-08-24
Also published as: JP2012168899A; US20120206119A1; TW201303541A; US8884594B2; TWI525413B; CN102645945A

Abstract

(과제) 오버 슛 특성을 개선한 볼티지 레귤레이터의 제공.
(해결 수단) 출력 트랜지스터와 직렬로, 예를 들어 정전류원 등으로 구성한 전류 제한 회로를 설치하여, 출력 과전류를 제한하는 구성으로 하였다. 또, 출력 단자에, 예를 들어 다이오드 등으로 구성한 전압 제한 회로를 설치하여, 출력 전압을 제한하는 구성으로 하였다.

Description

볼티지 레귤레이터{VOLTAGE REGULATOR}

본 발명은, 볼티지 레귤레이터의 오버 슛 특성의 개선에 관한 것이다.

종래의 볼티지 레귤레이터는, 도 11 의 블록도에 나타내는 바와 같이, 기준 전압 회로 (1101) 와, 분압 저항 (1103 및 1104) 과, 에러 앰프 (1105) 와, 출력 트랜지스터 (1106) 로 구성되어 있다.

기준 전압 회로 (1101) 는, 기준 전압 (VREF) 을 출력한다. 분압 저항 (1103 및 1104) 은, 볼티지 레귤레이터의 출력 단자 (1102) 의 출력 전압 (VOUT) 을 분압하고, 분압 전압 (VA) 을 출력한다. 에러 앰프 (1105) 는, 기준 전압 (VREF) 과 분압 전압 (VA) 의 차전압을 증폭시키고, 출력 전압 (VERR) 에 의해 출력 트랜지스터 (1106) 의 게이트를 제어한다. 출력 트랜지스터 (1106) 는, 전압원 (1107) 의 전원 전압 (VDD) 과 출력 전압 (VERR) 에 의해, 출력 단자 (1102) 의 출력 전압 (VOUT) 을 일정하게 유지한다. 볼티지 레귤레이터는, 전원 전압 (VDD) 에 의해 동작한다.

볼티지 레귤레이터는, 이하와 같이 동작하여 출력 전압 (VOUT) 을 일정하게 유지한다 (예를 들어, 특허문헌 1 참조).

출력 전압 (VOUT) 이 낮아지면, 에러 앰프 (1105) 의 출력 전압 (VERR) 이 낮아지고, 출력 트랜지스터 (1106) 의 게이트?소스간 전압은 커진다. 따라서, 출력 트랜지스터 (1106) 의 ON 저항이 작아지고, 출력 전압 (VOUT) 은 높아진다. 출력 전압 (VOUT) 이 높아지면, 에러 앰프 (1105) 의 출력 전압 (VERR) 이 높아지고, 출력 트랜지스터 (1106) 의 게이트?소스간 전압은 작아진다. 따라서, 출력 트랜지스터 (1106) 의 ON 저항이 커지고, 출력 전압 (VOUT) 은 낮아진다.

일본 공개특허공보 평4-195613호 (제 1-3 페이지, 제 2 도)

그러나, 종래의 볼티지 레귤레이터에서는, 전원 기동시나 전원 변동시 등 전원 전압 (VDD) 이 펄스적으로 변화했을 때나, 볼티지 레귤레이터의 출력 단자 (1102) 에 접속된 부하가 급격하게 변화했을 때에, 출력 전압 (VOUT) 에 오버 슛이 발생한다는 문제점이 있었다.

본 발명은, 상기와 같은 문제점을 해결하기 위해서 고안된 것으로, 오버 슛 특성을 개선한 볼티지 레귤레이터를 실현하는 것이다.

본 발명의 볼티지 레귤레이터는, 기준 전압 회로와, 상기 기준 전압 회로의 기준 전압에 기초한 출력 전압을 출력하는 출력 단자와, 상기 출력 전압을 분압하는 분압 회로와, 출력 트랜지스터와, 상기 분압 회로의 출력과, 상기 기준 전압에 기초하여, 상기 출력 트랜지스터의 제어 신호를 출력하는 에러 앰프를 갖는 볼티지 레귤레이터로서, 상기 볼티지 레귤레이터는, 추가로, 전압 제한 회로와, 전류 제한 회로를 갖는 것을 특징으로 하는 볼티지 레귤레이터로 하였다.

본 발명의 볼티지 레귤레이터에 의하면, 출력 전압의 과대한 오버 슛을 일으키지 않고 동작시키는 것이 가능해져, 오버 슛 특성을 개선한 볼티지 레귤레이터를 제공할 수 있다.

도 1 은 본 실시형태의 볼티지 레귤레이터를 나타내는 블록도이다.
도 2 는 본 실시형태의 볼티지 레귤레이터의 전류 제한 회로의 일례를 나타내는 블록도이다.
도 3 은 본 실시형태의 볼티지 레귤레이터의 전류 제한 회로의 다른 예를 나타내는 블록도이다.
도 4 는 본 실시형태의 볼티지 레귤레이터의 전류 제한 회로의 다른 예를 나타내는 블록도이다.
도 5 는 본 실시형태의 볼티지 레귤레이터의 전압 제한 회로의 일례를 나타내는 블록도이다.
도 6 은 본 실시형태의 볼티지 레귤레이터의 전압 제한 회로의 다른 예를 나타내는 블록도이다.
도 7 은 다른 실시형태의 볼티지 레귤레이터를 나타내는 블록도이다.
도 8 은 다른 본 실시형태의 볼티지 레귤레이터를 나타내는 블록도이다.
도 9 는 다른 본 실시형태의 볼티지 레귤레이터를 나타내는 블록도이다.
도 10 은 다른 실시형태의 볼티지 레귤레이터를 나타내는 블록도이다.
도 11 은 종래의 볼티지 레귤레이터의 블록도이다.

도 1 은, 본 실시형태의 볼티지 레귤레이터를 나타내는 블록도이다.

본 실시형태의 볼티지 레귤레이터는, 기준 전압 회로 (1101) 와, 분압 저항 (1103 및 1104) 과, 에러 앰프 (1105) 와, 출력 트랜지스터 (1106) 와, 전류 제한 회로 (101) 와, 전압 제한 회로 (102) 를 구비하고 있다.

전류 제한 회로 (101) 는, 전압원 (1107) 과 출력 트랜지스터 (1106) 사이에 형성되어 있다. 전압 제한 회로 (102) 는, 출력 단자 (1102) 와 접지 단자 사이에 형성되어 있다.

전류 제한 회로 (101) 는, 출력 트랜지스터 (1106) 가 흘리는 전류의 최대값을 제한하는 기능을 구비하고 있다. 전류 제한 회로 (101) 는, 예를 들어, 도 2 에 나타내는 정전류원 (201) 과 트랜지스터 (202 및 203) 로 이루어지는 커런트 미러 회로에 의한 것이나, 도 3 에 나타내는 디프레션형의 트랜지스터 (301) 에 의한 것이나, 도 4 에 나타내는 저항 (401) 에 의한 것으로 구성된다.

전압 제한 회로 (102) 는, 출력 전압 (VOUT) 이 원하는 전압보다 높아지면, 임피던스가 작아진다. 전압 제한 회로 (102) 는, 예를 들어, 도 5 에 나타내는 바와 같은 다이오드 (501) 와 기준 전압 회로 (502) (기준 전압 회로 (502) 는, 다이오드여도 된다) 에 의한 것이나, 도 6 에 나타내는 바와 같은 포화 접속된 트랜지스터 (601) 에 의한 것으로 구성된다.

이하에, 본 실시형태의 볼티지 레귤레이터의 동작에 대해 설명한다.

전원 기동시나 전원 변동시 등의 전원 전압 (VDD) 이 펄스적으로 변화했을 때, 또는 볼티지 레귤레이터의 출력 단자 (1102) 에 접속된 부하가 급격하게 변화했을 때에, 전압 커플링의 영향이나, 출력 트랜지스터 (1106) 의 부하에 대한 전류 공급 능력을 초과하거나 하여, 출력 전압 (VOUT) 이 저하된다. 출력 전압 (VOUT) 을 분압하는 분압 전압 (VA) 도 저하되므로, 에러 앰프 (1105) 의 출력 전압 (VERR) 이 낮아진다. 따라서, 출력 트랜지스터 (1106) 는, ON 저항이 작아지므로, 순간적으로 큰 전류를 흘리고자 한다.

이 때, 출력 트랜지스터 (1106) 와 전압원 (1107) 사이에 형성된 전류 제한 회로 (101) 에 의해서, 출력 트랜지스터 (1106) 의 구동 전류는 제한된다. 예를 들어, 도 2 의 전류 제한 회로 (101) 의 경우에는, 전류원 (201) 이 흘리는 전류를 제한한다.

또, 출력 트랜지스터 (1106) 의 구동 전류가 증가하면, 출력 전압 (VOUT) 도 높아진다. 이 때, 출력 단자 (1102) 에 형성된 전압 제한 회로 (102) 에 의해, 출력 전압 (VOUT) 은 제한된다. 예를 들어, 도 5 의 전압 제한 회로 (102) 의 경우에는, 출력 단자 (1102) 와 접지 단자 사이에 순 (順) 바이어스 접속된 다이오드 (501) 에 의해, 출력 단자 (1102) 의 전압이 커지면 임피던스가 작아진다. 또한, 출력 트랜지스터 (1106) 의 구동 전류는 다이오드 (501) 에 의해서 제한되므로, 출력 전압 (VOUT) 은 과대한 오버 슛을 일으키지 않고 동작시키는 것이 가능해진다.

따라서, 본 실시형태의 볼티지 레귤레이터는, 출력 전압의 과대한 오버 슛을 일으키지 않고 동작시키는 것이 가능해져, 오버 슛 특성을 개선한 볼티지 레귤레이터를 제공할 수 있다.

본 실시형태의 볼티지 레귤레이터에서는, 분압 저항 (1103), 분압 저항 (1104) 에 의해, 출력 전압 (VOUT) 을 분압하는 것으로 설명했는데, 이들 저항값은, 제로 또는 과대한 값으로 하여 구성해도, 원하는 분압비가 얻어지면, 동일한 효과가 얻어진다.

본 실시형태의 볼티지 레귤레이터에서는, 전류 제한 회로 (101) 가 출력 트랜지스터 (1106) 에 있어서 하이사이드에 형성되어 있는 것으로 설명했는데, 도 7 및 도 8 에 나타내는 바와 같이 로우사이드에 형성되어도 동일한 효과가 얻어진다. 도 8 은, 전류 제한 회로 (101) 를 디프레션형 트랜지스터 (801) 로 구성한 예를 나타낸 것이다. 도 8 에 있어서, 출력 전압 (VOUT) 이 높아질수록, 디프레션형 트랜지스터 (801) 는 백 게이트 전압 강하에 의해 임계값 전압이 높아져, 전류를 보다 제한하도록 동작한다. 따라서, 볼티지 레귤레이터가 안정 동작하고 있을 때에는, 출력 트랜지스터 (1106) 의 구동 전류를 크게 하고, 출력 전압 (VOUT) 이 높아졌을 때만, 전류를 보다 제한할 수 있다는, 추가적인 장점이 얻어진다.

본 실시형태의 볼티지 레귤레이터에서는, 전류 제한 회로 (101) 가, 도 2, 도 3, 도 4, 도 8 에 나타내는 바와 같은 것으로 설명했는데, 동일한 기능을 가질 수 있는, 그 밖의 구성으로도 동일한 효과가 얻어진다.

본 실시형태의 볼티지 레귤레이터에서는, 전압 제한 회로 (102) 가, 도 5, 도 6 에 나타내는 바와 같은 것으로 설명했는데, 이들을 구성하는 다이오드 또는 트랜지스터는, 출력 전압 (VOUT) 에 의해, 적절하게 직렬시켜도 된다. 또, 동일한 기능을 가질 수 있는, 그 밖의 구성으로도 동일한 효과가 얻어진다. 예를 들어, 다이오드 대신에, 다이오드 접속시킨 트랜지스터를 설치해도 된다.

본 실시형태의 볼티지 레귤레이터에서는, 출력 트랜지스터가 P 형이라고 하여 설명했는데, N 형이라고 해도 동일한 효과가 얻어진다. 이 경우의 블록도의 예를 도 9 및 도 10 에 나타낸다. 출력 트랜지스터는, 인핸스먼트형이든지, 디프레션형이든지, 그 형태는 한정되지 않는다.

101 전류 제한 회로
102 전압 제한 회로
201 전류원
502, 1101 기준 전압 회로
1105 에러 앰프

Claims

출력 트랜지스터가 출력하는 전압을 분압한 분압 전압과 기준 전압의 차를 증폭시켜 출력하고, 상기 출력 트랜지스터의 게이트를 제어하는 오차 증폭 회로를 갖는 볼티지 레귤레이터로서,
상기 출력 트랜지스터와 직렬로 접속된, 상기 출력 트랜지스터의 출력 전류를 제한하는 전류 제한 회로를 구비한 것을 특징으로 하는 볼티지 레귤레이터.
제 1 항에 있어서,
추가로, 출력 단자에 접속된, 상기 출력 트랜지스터의 출력 전압을 제한하는 전압 제한 회로를 구비한 것을 특징으로 하는 볼티지 레귤레이터.
제 1 항에 있어서,
상기 전류 제한 회로는, 정전류원을 구비하고 있는 것을 특징으로 하는 볼티지 레귤레이터.
제 2 항에 있어서,
상기 전류 제한 회로는, 정전류원을 구비하고 있는 것을 특징으로 하는 볼티지 레귤레이터.
제 2 항 내지 제 4 항 중 어느 한 항에 있어서,
상기 전압 제한 회로는, 1 개 이상의 다이오드 소자로 구성되는 것을 특징으로 하는 볼티지 레귤레이터.