KR20130049421A

KR20130049421A - 반도체 메모리 장치 및 이를 위한 테스트 회로

Info

Publication number: KR20130049421A
Application number: KR1020110114430A
Authority: KR
Inventors: 이재웅
Original assignee: 에스케이하이닉스 주식회사
Priority date: 2011-11-04
Filing date: 2011-11-04
Publication date: 2013-05-14
Also published as: US8873272B2; TWI536379B; JP2013097852A; US20130114326A1; CN103093828B; TW201320068A; KR101321481B1; CN103093828A

Abstract

테스트 속도를 향상시킬 수 있는 반도체 메모리 장치 및 이를 위한 테스트 회로에 관한 것으로, 본 기술에 의한 반도체 메모리 장치는 복수의 메모리 셀을 포함하는 메모리 셀 어레이, 데이터 입출력 패드에 접속되며, 테스트 모드 신호에 응답하여 상기 데이터 입출력 패드에 인가된 데이터의 전달 경로를 제어하는 스위칭부, 노멀 모드시 상기 스위칭부에서 전달되는 데이터를 구동하여 상기 메모리 셀 어레이에 기록하는 라이트 드라이버 및 테스트 모드시 상기 스위칭부에서 전달되는 데이터를 상기 메모리 셀로 전달하는 컨트롤러를 포함할 수 있다.

Description

반도체 메모리 장치 및 이를 위한 테스트 회로{Semiconductor Memory Apparatus and Test Circuit Therefor}

본 발명은 반도체 집적 회로에 관한 것으로, 보다 구체적으로는 반도체 메모리 장치 및 이를 위한 테스트 회로에 관한 것이다.

일반적으로 반도체 메모리 장치의 메모리 셀에 데이터를 기록하는 경우, 입출력 패드를 통해 입력된 데이터는 라이트 드라이버를 거쳐 셀로 기입된다. 그리고, 메모리 셀에 기록되어진 데이터를 읽어 내는 경우에는 메모리 셀의 데이터가 센스앰프로 옮겨져 증폭된 후 입출력 패드를 통해 출력된다.

도 1은 일반적인 반도체 메모리 장치의 구성도이다.

도 1에 도시한 것과 같이, 반도체 메모리 장치(100)는 메모리 셀 어레이(101), 어드레스 입력 버퍼(103), 프리 디코더(105), 컬럼 디코더(107), 블럭 디코더(109), 로우 디코더(111), 데이터 입출력 버퍼(113), 센스앰프(115), 라이트 드라이버(117) 및 컨트롤러(120)를 포함한다.

메모리 셀 어레이(101)에는 워드라인 및 비트라인 간에 복수의 메모리 셀이 접속된다.

어드레스 입력 버퍼(103)로는 외부 어드레스가 입력되어 내부 어드레스로 변환 출력되며, 프리 디코더(105)는 내부 어드레스를 1차 디코딩한 후 컬럼 디코더(107), 블럭 디코더(109) 및 로우 디코더(111)로 제공한다. 컬럼 디코더(107)는 프리 디코딩 결과로부터 메모리 셀 어레이(101)의 접근 대상 워드라인을 선택하고, 블럭 디코더(109)는 프리 디코딩 결과로부터 메모리 셀 어레이(101)의 접근 대상 블럭을 선택한다. 유사하게, 로우 디코더(111)는 프리 디코딩 결과에 따라 메모리 셀 어레이(101)의 접근하고자 하는 비트라인을 선택한다.

데이터 입출력 버퍼(113)에는 복수의 데이터 입출력 패드(DQ 패드)가 접속된다.

데이터 읽기 동작시 컨트롤러(120)에서 발생되는 제어 신호에 따라 메모리 셀 어레이(101)의 선택된 메모리 셀로부터 읽혀진 데이터가 센스앰프(115)에서 증폭된 후 데이터 입출력 버퍼(113)를 통해 DQ 패드로 출력된다. 데이터 쓰기 동작시에는 컨트롤러(120)에서 발생되는 제어 신호에 따라 DQ 패드로부터 입력되는 데이터가 데이터 입출력 버퍼(113)를 통해 라이트 드라이버(117)로 제공되고, 라이트 드라이버(117)에서 선택된 메모리 셀로 데이터가 전달된다.

한편, 컨트롤러(120)는 칩 선택신호(/CS)에 의해 구동되는 제 1 입력버퍼(121), 라이트 인에이블 신호(/WE)에 의해 구동되는 제 2 입력버퍼(123), 출력 인에이블 신호(/OE)에 의해 구동되는 제 3 입력버퍼(125), 제 2 입력 버퍼(123)의 출력 신호에 응답하여 라이트 펄스(WDEN)를 생성하는 라이트 펄스 생성부(127) 및 제 3 입력버퍼(125)의 출력 신호에 응답하여 리드 펄스(OEN)를 생성하는 리드 펄스 생성부(129)를 포함한다. 한편, 라이트 펄스 생성부(127)는 데이터 입출력 버퍼 인에이블 신호(BUFEN) 또한 생성하여 데이터 입출력 버퍼(113)로 제공하고, 리드 펄스 생성부(129)는 센스앰프 인에이블 신호(SAEN) 또한 생성하여 센스앰프(115)로 제공한다.

이와 같이, 반도체 메모리 장치는 노멀 동작 모드시 센스앰프를 통해 데이터를 읽어내고, 라이트 드라이버를 통해 데이터를 기록한다.

그런데 새로운 메모리 셀이 개발되어 반도체 메모리 장치에 적용하고자 하는 경우 개발된 메모리 셀에 대한 검증 과정이 수반되어야 하는데, 센스앰프 및 라이트 드라이버를 통한 읽기/쓰기 데이터의 검증은 신뢰성을 담보할 수 없다. 따라서, 센스앰프 및 라이트 드라이버를 통한 데이터의 읽기/쓰기 동작 후, 읽기/쓰기 경로, 메모리 셀 어레이 및 컨트롤러에서 발생하는 변수를 검증한 후에야 셀에 대한 평가를 내릴 수 있으므로 테스트에 많은 시간이 소요된다.

본 발명의 실시예는 고속으로 메모리 셀을 검증할 수 있는 반도체 메모리 장치 및 이를 위한 테스트 회로를 제공한다.

본 발명의 일 실시예에 따른 반도체 메모리 장치는 복수의 메모리 셀을 포함하는 메모리 셀 어레이; 데이터 입출력 패드에 접속되며, 테스트 모드 신호에 응답하여 상기 데이터 입출력 패드에 인가된 데이터의 전달 경로를 제어하는 스위칭부; 노멀 모드시 상기 스위칭부에서 전달되는 데이터를 구동하여 상기 메모리 셀 어레이에 기록하는 라이트 드라이버; 및 테스트 모드시 상기 스위칭부에서 전달되는 데이터를 상기 메모리 셀로 전달하는 컨트롤러;를 포함할 수 있다.

한편, 본 발명의 다른 실시예에 따른 반도체 메모리 장치는 비트라인 및 소스라인 간에 접속되고 워드라인에 인가된 전위에 의해 구동되는 복수의 메모리 셀을 포함하는 메모리 셀 어레이; 및 테스트 모드 신호에 응답하여 데이터 입출력 패드에 인가된 데이터를 상기 메모리 셀의 상기 비트라인으로부터 상기 소스라인 방향으로 직접 전달하거나, 상기 데이터 입출력 패드에 인가된 데이터를 상기 메모리 셀의 상기 소스라인으로부터 상기 비트라인 방향으로 직접 전달하는 양방향 액세스 제어부;를 포함할 수 있다.

다른 한편, 본 발명의 일 실시예에 따른 테스트 회로는 데이터 입출력 패드에 인가된 데이터의 전달 경로를 제어하는 스위칭부; 및 테스트 모드 신호에 응답하여 상기 데이터 입출력 패드에 인가된 데이터를 전달받아 메모리 셀 어레이로 직접 전달하는 양방향 액세스 제어부;를 포함할 수 있다.

본 기술의 일 실시예에서는 테스트 모드시 메모리 셀에 직접 데이터를 기입하므로 테스트에 소요되는 시간을 대폭 단축시킬 수 있다.

도 1은 일반적인 반도체 메모리 장치의 구성도,
도 2는 본 발명의 일 실시예에 의한 반도체 메모리 장치의 구성도,
도 3은 도 2에 도시한 양방향 액세스 제어부의 일 예시도,
도 4는 도 3에 도시한 경로 설정부의 일 예시도,
도 5는 본 발명에 적용되는 테스트 모드 신호 생성 회로의 일 예시도,
도 6은 도 2에 도시한 스위칭부의 일 예시도이다.

이하, 첨부된 도면을 참조하여 본 발명의 일 실시예를 보다 구체적으로 설명한다.

도 2는 본 발명의 일 실시예에 의한 반도체 메모리 장치의 구성도이다.

도 2에는 설명의 편의를 위해 반도체 메모리 장치의 주요 구성만을 도시하였다. 하지만 반도체 메모리 장치의 동작을 위해 필요한 기타 구성부, 예를 들어 어드레스 처리 회로, 제어 신호 발생 회로 등이 포함될 수 있음은 본 발명이 속하는 기술분야에서 자명하다 할 것이다.

도 2를 참조하면, 본 발명의 일 실시예에 의한 반도체 메모리 장치(200)는 메모리 셀 어레이(210), 데이터 입출력 패드(DQ 패드, 220), 데이터 입력 버퍼(230), 스위칭부(240), 라이트 드라이버(250) 및 컨트롤러(260)를 포함한다.

메모리 셀 어레이(210)에는 워드라인 및 비트라인 간에 접속되는 복수의 메모리 셀이 포함된다. 각 단위 메모리 셀은 전류 구동 방식에 의해 데이터의 읽기/쓰기가 가능한 메모리 셀일 수 있으며, 보다 구체적으로는 극성(Polarity)이 있는 저항성 메모리 셀일 수 있다. 본 발명의 일 실시예에서, 단위 메모리 셀은 자기 메모리 셀로 구성할 수 있다.

스위칭부(240)는 반도체 메모리 장치(200)의 동작 모드(노멀 모드, 테스트 모드)에 따라 데이터 입력 버퍼(230)를 통해 메모리 셀 어레이(210)로 제공될 데이터의 경로를 설정한다. 보다 구체적으로, 스위칭부(240)는 테스트 모드 신호(TDIREN)에 의해 구동되어 노멀 모드에서는 글로벌 입출력 라인(GIO<0:n>)을 통해 라이트 드라이버(250)로 데이터를 전달하고, 테스트 모드에서는 글로벌 입출력 라인(GIO<0:n>)을 통해 컨트롤러(260)의 양방향 액세스 제어부(262)로 데이터를 전달한다.

양방향 액세스 제어부(262)는 테스트 모드 신호(TDIREN)에 응답하여 글로벌 입출력 라인(GIO<0:n>)을 통해 전달된 테스트 데이터를 제 1 로컬 입출력 라인(LIO<0:n>)을 통해 메모리 셀 어레이(210)로 제공하거나, 제 2 로컬 입출력 라인(LIOb<0:n>)을 통해 메모리 셀 어레이(210)로 제공한다.

상술하였듯이, 테스트 모드시 라이트 드라이버(250)를 통해 메모리 셀 어레이(210)에 기록된 테스트 데이터는 그 신뢰성이 확보되지 않는다. 따라서, 본 발명의 일 실시예에서는 테스트 모드시 라이트 드라이버(250)를 경유하지 않고 직접 메모리 셀 어레이(210)에 데이터를 기록할 수 있도록 한다. 또한, 메모리 셀 어레이(210)를 구성하는 단위 메모리 셀이 극성이 있는 저항성 메모리 셀일 경우 논리 하이 레벨의 데이터뿐 아니라 논리 로우 레벨의 데이터 또한 직접 기록할 수 있도록 하기 위해 메모리 셀의 비트라인-소스라인 방향과 소스라인-비트라인 방향으로 전류를 공급할 수 있도록 한다.

따라서, 반도체 메모리 장치(200)가 노멀 모드에서 데이터 기록 동작을 수행할 때, 테스트 모드 신호(TDIREN)에 의해 구동되는 스위칭부(240)는 DQ 패드(220)를 통해 데이터 입력 버퍼(230)로 전달된 데이터를 글로벌 입출력 라인(GIO<0:n>)을 경유하여 라이트 드라이버(250)로 전달한다. 그리고, 라이트 드라이버(250)는 전달된 데이터를 구동하여 로컬 입출력 라인(LIO<0:n>)을 통해 메모리 셀 어레이(210)에 데이터를 기록한다

반면, 반도체 메모리 장치(200)가 테스트 모드에서 데이터 기록 동작을 수행하는 경우 스위칭부(240)는 데이터 입력 버퍼(230)에 전달된 데이터를 글로벌 입출력 라인(GIO<0:n>)을 통해 컨트롤러(260)의 양방향 액세스 제어부(262)로 전달한다. 그리고, 양방향 액세스 제어부(262)는 제 1 또는 제 2 로컬 입출력 라인(LIO<0:n>, LIOb<0:n>)을 통해 메모리 셀 어레이(210)에 테스트 데이터를 제공한다.

결국, 라이트 드라이버(250)를 거치지 않고 메모리 셀 어레이(210)에 테스트 데이터를 직접 기록할 수 있어 테스트 데이터의 검증 신뢰성을 확보할 수 있다. 또한, 테스트 데이터를 직접 기록함에 따라 라이트 패스, 셀 어레이 및 컨트롤러에서 발생하는 변수를 검증하고, 이를 테스트 데이터의 검증에 반영할 필요가 없으므로 테스트에 소요되는 시간을 대폭 단축시킬 수 있다.

이러한 의미에서, 본 발명의 일 실시예에 의한 스위칭부(240) 및 양방향 액세스 제어부(262)는 반도체 메모리 장치를 위한 테스트 회로라 명명할 수 있을 것이다.

도 3은 도 2에 도시한 양방향 액세스 제어부의 일 예시도이다.

도 3을 참조하면, 본 실시예에 의한 양방향 액세스 제어부(262)는 경로 설정부(301), 제 1 스위치(303) 및 제 2 스위치(305)를 포함한다.

경로 설정부(301)는 일 입력단이 글로벌 입출력 라인(GIO)을 통해 DQ 패드와 접속되고 타 입력단이 접지단자(VSS)에 접속된다. 그리고, 테스트 모드 신호(TDIREN)에 응답하여 DQ 패드에 인가된 테스트 데이터를 제 1 로컬 입출력 라인(LIO) 또는 제 2 입출력 라인(LIOb)으로 스위칭한다.

제 1 스위치(303)는 경로 설정부(301)와 메모리 셀(212)의 비트라인(BL) 간에 제 1 로컬 입출력 라인(LIO)을 통해 접속된다.

제 2 스위치(305)는 메모리 셀(212)의 소스 라인(SL)과 경로 설정부(301) 간에 제 2 로컬 입출력 라인(LIOb)을 통해 접속된다.

제 1 및 제 2 스위치(303, 305)는 노멀 모드시 턴오프되고 테스트 모드시 턴온될 수 있도록 구성할 수 있다. 본 발명의 일 실시예에서, 제 1 및 제 2 스위치(303, 305)는 각각 프리차지 신호(PCGb), 테스트 모드 신호(TDIREN) 및 컬럼 선택신호(CYI)에 의해 구동되는 복수의 스위칭 소자를 직렬 연결하여 구성할 수 있으나 이에 한정되는 것은 아니다. 아울러, 미설명 부호 214는 워드라인 구동 신호에 의해 온/오프되는 워드라인 선택 스위치를 나타낸다.

테스트 모드시 메모리 셀(212)에 제 1 레벨의 데이터를 기록하고자 할 때, 경로 설정부(301)는 예를 들어 DQ 패드의 데이터를 제 1 로컬 입출력 라인(LIO)을 통해 메모리 셀(212)로 전달할 수 있다. 또한, 제 2 레벨의 데이터를 기록하고자 할 때에는 경로 설정부(301)가 DQ 패드의 데이터를 제 2 로컬 입출력 라인(LIOb)을 통해 메모리 셀(212)로 전달할 수 있다.

따라서, 메모리 셀(212)에 대하여 라이트 드라이버를 경유하지 않고 직접 데이터를 기록할 수 있음은 물론, 메모리 셀(212)의 비트라인-소스라인 방향뿐 아니라, 소스라인--트라인 방향으로도 기록 전류를 공급할 수 있다. 이에 따라, 테스트를 고속으로 수행할 수 있을 뿐 아니라 다양한 조건의 테스트 데이터를 기록할 수 있다.

이를 위한 경로 설정부(301)의 동작을 도 4 및 도 5를 참조하여 설명하면 다음과 같다.

도 4는 도 3에 도시한 경로 설정부의 일 예시도이고, 도 5는 본 발명에 적용되는 테스트 모드 신호 생성 회로의 일 예시도이다.

테스트 모드시 메모리 셀에 기록하고자 하는 데이터의 레벨에 따라, DQ 패드에 인가된 데이터의 전달 경로를 변경하기 위해 경로 설정부(301)는 제 1 경로 선택부(310) 및 제 2 경로 선택부(320)를 포함하도록 구성할 수 있다.

제 1 경로 선택부(310)는 순방향 테스트 모드신호(TDIRENFB, TDIRENFD)에 의해 구동되어 DQ 패드에 인가된 데이터를 제 1 로컬 입출력 라인(LIO)으로 전달하거나 차단하는 제 1 전달소자(T11) 및 제 1 로컬 입출력 라인(LIO)과 접지단자 간에 접속되어 역방향 테스트 모드 신호(TDIRENRB, TDIRENRD)에 의해 구동되는 제 2 전달소자(T13)를 포함할 수 있다.

제 2 경로 선택부(320)는 역방향 테스트 모드신호(TDIRENRB, TDIRENRD)에 의해 구동되어 DQ 패드에 인가된 데이터를 제 2 로컬 입출력 라인(LIOb)으로 전달하거나 차단하는 제 3 전달소자(T15) 및 제 2 로컬 입출력 라인(LIOb)과 접지단자 간에 접속되어 순방향 테스트 모드 신호(TDIRENFB, TDIRENFD)에 의해 구동되는 제 4 전달소자(T17)를 포함할 수 있다.

한편, 순방향 테스트 모드 신호(TDIRENFB, TDIRENFD) 및 역방향 테스트 모드신호(TDIRENRB, TDIRENRD)는 테스트 모드 신호(TDIREN)에 의해 생성할 수 있으며, 예를 들어 도 5와 같이 생성할 수 있다.

즉, 테스트 모드 신호(TDIREN)를 지연시켜 제 1 순방향 테스트 모드 신호(TDIRENF)를 생성하고, 테스트 모드 신호(TDIREN)를 반전시켜 제 1 역방향 테스트 모드 신호(TDIRENR)를 생성한다.

그리고, 제 1 순방향 테스트 모드 신호(TDIRENF)를 반전시켜 제 2 순방향 테스트 모드 신호(TDIRENFB)를, 이를 다시 반전시켜 제 3 순방향 테스트 모드 신호(TDIRENFD)를 생성할 수 있다.

유사하게, 제 1 역방향 테스트 모드 신호(TDIRENR)를 반전시켜 제 2 역방향 테스트 모드 신호(TDIRENRB)를, 이를 다시 반전시켜 제 3 역방향 테스트 모드 신호(TDIRENRD)를 생성할 수 있다.

테스트 모드 신호로부터 순방향 및 역방향 테스트 모드 신호를 생성하는 예는 도 5의 회로에 국한되지 않으며 다양한 방법으로 설게 변경 가능함은 물론이다.

경로 설정부(301)가 도 4 및 도 5와 같이 구성됨에 따라, 테스트 모드 신호(TDIREN)가 하이 레벨로 인가될 때 제 1 전달소자(T11) 및 제 4 전달소자(T17)가 턴온되는 한편, 제 2 전달소자(T13) 및 제 3 전달소자(T15)가 턴오프된다. 따라서, DQ 패드에 인가된 테스트 데이터는 제 1 전달소자(T11)를 통해 제 1 로컬 입출력 라인(LIO)으로 전달되고, 메모리 셀의 비트라인에서 소스라인 방향으로 데이터가 기록된다.

한편, 테스트 모드 신호(TDIREN)가 로우 레벨로 인가될 때에는 제 2 및 제 3 전달소자(T13, T15)가 턴온되어, DQ 패드에 인가된 데이터가 제 2 로컬 입출력 라인(LIOb)으로 전달된다. 결국, 메모리 셀의 소스라인에서 비트라인 방향으로 데이터가 기록될 수 있다.

이와 같이, 본 발명의 일 실시예에서는 테스트 모드 신호에 DQ 패드에서 메모리 셀로 전류가 유입되는 폐루프가 형성된다. 그리고, 테스트 모드 신호의 레벨에 따라 순방향 또는 역방향 전류 패스가 형성되어 메모리 셀에 양방향으로 테스트 데이터를 기록할 수 있게 된다.

결국 메모리 셀에 논리 하이 레벨 및 논리 로우 레벨의 테스트 데이터를 모두 기록할 수 있다. 메모리 셀이 저항성 메모리로 구성되는 경우 논리 하이 및 논리 로우 레벨의 테스트 데이터를 기록한 후 메모리 셀의 저항값을 실측할 수 있고, 이를 바탕으로 메모리 셀 어레이의 특성 분석을 용이하게 수행할 수 있다.

아울러, 노멀 모드시 데이터 입력 버퍼와 라이트 드라이버 간의 전류 패스를 형성하고, 테스트 모드시 데이터 입력 버퍼와 양방향 액세스 제어부 간의 전류 패스를 형성하기 위한 스위칭부(도 2의 240)는 예를 들어 다음과 같이 구성할 수 있다.

도 6은 도 2에 도시한 스위칭부의 일 예시도이다.

도 6을 참조하면, 스위칭부(240)는 테스트 모드 신호(TDIREN) 및 그 반전 신호를 입력 신호로 하여 입력 신호가 서로 위상이 다른 경우 논리 하이 레벨의 출력 신호를 생성하는 한편, 입력 신호의 위상이 동일한 경우 논리 로우 레벨의 출력 신호를 생성하는 제 1 소자(241), 제 1 소자(241)의 출력 신호에 응답하여 DQ 패드에 인가된 전류를 양방향 액세스 제어부(262)로 제공하는 제 2소자(243) 및 제 1 소자(241)의 출력 신호에 응답하여 DQ 패드에 인가된 전류를 라이트 드라이버(250)로 제공하는 제 3 소자(245)를 포함하도록 구성할 수 있다.

본 발명의 일 실시예에서, 제 1 소자(241)는 배타적 논리 합 연산을 수행하는 소자(XOR)로 구성할 수 있다. 또한, 제 2 소자(243) 및 제 3 소자(245)는 서로 반대 위상의 신호에 의해 턴온/턴오프되도록 각각 NMOS 트랜지스터 및 PMOS 트랜지스터로 구성할 수 있으나 이에 한정되는 것은 아니다.

이와 같이, 본 발명이 속하는 기술분야의 당업자는 본 발명이 그 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다. 본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.

200 : 반도체 메모리 장치
210 : 메모리 셀 어레이
220 : 데이터 입출력 패드
230 : 데이터 입력 버퍼
240 : 스위칭부
250 : 라이트 드라이버
260 : 컨트롤러
262 : 양방향 액세스 제어부
301 : 경로 설정부
303 : 제 1 스위치
305 : 제 2 스위치
212 : 메모리 셀
214 : 워드라인 선택 스위치
310 : 제 1 경로 선택부
320 : 제 2 경로 선택부

Claims

복수의 메모리 셀을 포함하는 메모리 셀 어레이;
데이터 입출력 패드에 접속되며, 테스트 모드 신호에 응답하여 상기 데이터 입출력 패드에 인가된 데이터의 전달 경로를 제어하는 스위칭부;
노멀 모드시 상기 스위칭부에서 전달되는 데이터를 구동하여 상기 메모리 셀 어레이에 기록하는 라이트 드라이버; 및
테스트 모드시 상기 스위칭부에서 전달되는 데이터를 상기 메모리 셀로 전달하는 컨트롤러;
를 포함하는 반도체 메모리 장치.
제 1 항에 있어서,
상기 컨트롤러는, 상기 테스트 모드 신호에 응답하여 상기 데이터 입출력 패드로부터 전달된 데이터를 제 1 로컬 입출력 라인을 통해 상기 메모리 셀 어레이로 제공하는 양방향 액세스 제어부를 포함하는 반도체 메모리 장치.
제 2 항에 있어서,
상기 양방향 액세스 제어부는, 상기 테스트 모드 신호에 응답하여 상기 데이터 입출력 패드로부터 전달된 데이터를 제 2 로컬 입출력 라인을 통해 상기 메모리 셀 어레이로 제공하는 반도체 메모리 장치.
제 3 항에 있어서,
상기 스위칭부는 상기 데이터 입출력 패드와 상기 라이트 드라이버, 또는 상기 데이터 입출력 패드와 상기 컨트롤러 간의 글로벌 입출력 라인 상에 접속되는 반도체 메모리 장치.
제 3 항에 있어서,
상기 양방향 액세스 제어부는 상기 스위칭부와 상기 메모리 셀 어레이 간의 상기 제 1 및 제 2 로컬 입출력 라인 상에 접속되는 반도체 메모리 장치.
제 1 항에 있어서,
상기 메모리 셀은 전류 구동 방식에 의해 데이터의 읽기/쓰기가 수행되는 반도체 메모리 장치.
제 1 항에 있어서,
상기 메모리 셀은 저항성 메모리 셀인 반도체 메모리 장치.
비트라인 및 소스라인 간에 접속되고 워드라인에 인가된 전위에 의해 구동되는 복수의 메모리 셀을 포함하는 메모리 셀 어레이; 및
테스트 모드 신호에 응답하여 데이터 입출력 패드에 인가된 데이터를 상기 메모리 셀의 상기 비트라인으로부터 상기 소스라인 방향으로 직접 전달하거나, 상기 데이터 입출력 패드에 인가된 데이터를 상기 메모리 셀의 상기 소스라인으로부터 상기 비트라인 방향으로 직접 전달하는 양방향 액세스 제어부;
를 포함하는 반도체 메모리 장치.
제 8 항에 있어서,
노멀 모드시 상기 데이터 입출력 패드에 인가된 데이터를 전달받아 구동하여 상기 메모리 셀 어레이에 기록하는 라이트 드라이버를 더 포함하는 반도체 메모리 장치.
제 9 항에 있어서,
상기 데이터 입출력 패드에 접속되며, 상기 테스트 모드 신호에 응답하여 상기 데이터 입출력 패드에 인가된 데이터의 전달 경로를 상기 양방향 액세스 제어부 또는 상기 라이트 드라이버 중 어느 하나로 제어하는 스위칭부를 더 포함하는 반도체 메모리 장치.
제 8 항에 있어서,
상기 메모리 셀은 전류 구동 방식에 의해 데이터의 읽기/쓰기가 수행되는 반도체 메모리 장치.
제 8 항에 있어서,
상기 메모리 셀은 저항성 메모리 셀인 반도체 메모리 장치.
데이터 입출력 패드에 인가된 데이터의 전달 경로를 제어하는 스위칭부; 및
테스트 모드 신호에 응답하여 상기 데이터 입출력 패드에 인가된 데이터를 전달받아 메모리 셀 어레이로 직접 전달하는 양방향 액세스 제어부;
를 포함하는 반도체 메모리 장치를 위한 테스트 회로.
제 13 항에 있어서,
상기 양방향 액세스 제어부는, 상기 테스트 모드 신호에 응답하여 상기 데이터 입출력 패드에 인가된 데이터를 제 1 로컬 입출력 라인 또는 제 2 로컬 입출력 라인으로 스위칭하는 경로 설정부를 포함하는 반도체 메모리 장치를 위한 테스트 회로.
제 14 항에 있어서,
상기 경로 설정부는,
상기 데이터 입출력 패드에 인가된 데이터를 상기 제 1 로컬 입출력 라인으로 전달하여, 상기 메모리 셀 어레이에 제 1 레벨의 데이터를 기록하는 반도체 메모리 장치를 위한 테스트 회로.
제 14 항에 있어서,
상기 경로 설정부는,
상기 데이터 입출력 패드에 인가된 데이터를 상기 제 2 로컬 입출력 라인으로 전달하여, 상기 메모리 셀 어레이에 제 2 레벨의 데이터를 기록하는 반도체 메모리 장치를 위한 테스트 회로.
제 14 항에 있어서,
상기 경로 설정부는, 상기 테스트 모드 신호로부터 생성된 순방향 테스트 모드 신호에 의해 구동되어 상기 데이터 입출력 패드에 인가된 데이터를 상기 제 1 로컬 입출력 라인으로 전달하거나 차단하는 제 1 전달소자; 및
상기 테스트 모드 신호로부터 생성된 역방향 테스트 모드 신호에 의해 구동되며, 상기 제 1 로컬 입출력 라인과 접지단자 간에 접속되는 제 2 전달 소자;
를 구비하는 제 1 경로 설정부를 포함하는 반도체 메모리 장치의 테스트 회로.
제 14 항에 있어서,
상기 경로 설정부는, 상기 테스트 모드 신호로부터 생성된 역방향 테스트 모드신호에 의해 구동되어 상기 데이터 입출력 패드에 인가된 데이터를 상기 제 2 로컬 입출력 라인으로 전달하거나 차단하는 제 3 전달소자; 및
상기 테스트 모드 신호로부터 생성된 순방향 테스트 모드 신호에 의해 구동되며, 상기 제 2 로컬 입출력 라인과 접지단자 간에 접속되는 제 4 전달소자;
를 구비하는 제 2 경로 설정부를 포함하는 반도체 메모리 장치의 테스트 회로.