CN103700407B - 一种基于航空应用的国产化存储器应用验证方法 - Google Patents
一种基于航空应用的国产化存储器应用验证方法 Download PDFInfo
- Publication number
- CN103700407B CN103700407B CN201310688825.2A CN201310688825A CN103700407B CN 103700407 B CN103700407 B CN 103700407B CN 201310688825 A CN201310688825 A CN 201310688825A CN 103700407 B CN103700407 B CN 103700407B
- Authority
- CN
- China
- Prior art keywords
- address
- write
- data
- test
- read
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
本发明提供一种基于航空应用的国产化存储器应用验证方法，依次包括以下步骤：1】存储器芯片检测；2】板级功能性测试；3】板级性能测试；4】整机级验证；5】综合分析评价；本发明为国产化存储器在航空武器系统上的应用进行了基础环境适应性验证，能够验证各种存储器单一内存单元故障，单一内存单元反转故障，单元间耦合故障内存故障，单元敏化故障，单元逻辑值经过一些周期由于漏电而改变的数据保持故障，为航空武器系统的国产化研制提供了有利保障。
Description
技术领域
本发明属于航空电子电路测试领域，涉及一种基于航空应用的国产化存储器应用验证方法。
背景技术
随着航空武器系国产化日益紧迫需求，作为核心信息载体的存储器，其类型多、应用广，在武器系统中占据着举足轻重的作用和地位；目前应用武器装备国产化的迫切需求，国内多家科研机构具有国产化存储器的研发能力，但国产储存器普遍存在类型多、起步晚、成熟度低的特点，在装机使用前缺少有效的航空适应性检测方法，不能在型号研制的最初阶段得以有效的监测验证控制，致使航空装备型号的研制蒙受了巨大的成本损失和进度延误，因此急需探索出一条科学、有效的适用于航空环境国产化储存器的应用验证方法。
发明内容
为了解决背景技术中所存在的技术缺陷，本发明提供一种有效的适用于航空环境、安全有效的基于航空应用的存储器应用验证方法。
本发明的技术解决方案是：
本发明提供一种基于航空应用的国产化存储器应用验证方法，其特殊之处在于：依次包括以下步骤：
1】存储器芯片检测；
1.1】对已经鉴定定型的存储器芯片进行ATE自动测试设备的检测；
1.1.1】根据存储器芯片故障模型编写相应的测试激励代码文件；
1.1.2】将测试激励代码文件通过ATE自动测试设备进行响应以及非电特性测试；
1.2】通过步骤1.1】ATE自动测试设备的检测结果，对存储器芯片进行分类处理；
2】板级功能性测试；
2.1】通过采用FPGA芯片作为逻辑互连芯片以及采用信息处理芯片（DPS）作为处理器，构建功能测试板；所述FPGA芯片和处理器连接；
2.2】将转接插座连接至步骤2.1】中构建的功能测试板上；
2.3】分别在转接插座的接口处插入步骤1】中的存储器芯片；
2.4】通过FPGA芯片的可编辑逻辑选择功能，选择性的连接存储器芯片和处理器；
2.5】根据步骤2.4】的操作选择不同处理器对不同存储器芯片进行读、写、擦除功能操作测试验证：
2.5.1】采用状态机控制依地址递增顺序依次向各存储单元写“0”；
2.5.2】将左上至右下的对角线存储单元依次改写为“1”并依次读取数据进行比较，若数据不一致时，则终止操作；当数据均正确时，则则继续执行；
2.5.3】依地址递增顺序依次向各存储单元写“1”；
2.5.4】将左上至右下的对角线存储单元依次改写为“0”；
2.5.5】依次读取改写后的数据进行比较，若数据不一致时，则重新执行步骤2.5.1】至步骤2.5.4】；当数据均正确时，则通过存储器板级功能性测试；
3】板级性能测试；
3.1】通过采用航空计算机标准模块印制板和航空典型应用电路，构建性能验证测试板；
3.2】将存储器芯片焊接在性能验证测试板上并执行以下步骤：
3.2.1】存储块测试；
3.2.1.1】采用状态机依地址递增顺序依次向存储单元首个地址写入0，向第二个地址写入1，同时读取首个地址，若读取的数据与写入首个地址的数据相等则继续执行；
3.2.1.2】向第三个地址写入0，同时读取第二个地址，若读取的数据与写入第二个地址的数据相等则继续执行；
3.2.1.3】比照步骤3.2.1.1】至步骤3.2.1.2】的操作，依地址递增顺序依次写入0、1、0、1……进行检测，直至写完最后一个地址后，检测所读取的倒数第二个地址与写入该地址的数据是否相等，若相等则完成正向数据测试并继续执行以下步骤；
3.2.1.4】再从最后一个地址开始，按照地址递减的次序向储存单元写入与上次写入数据相反的数据，同时检测所读取的上一个地址的数据与写入该地址的数据是否相等，
3.2.1.5】直至写入存储单元首个地址，若此时读取的第二地址的数据与写入该地址的数据相等则完成反向数据测试并终止测试；
3.2.2】进行读写周期及指标测试；所述读写周期及指标测试是基于读、写、擦除事务的验证，通过定义事物的开始、结束时间和所有与事物相关的信息作为事务属性存储；所述定义事物的事务属性包括地址和数据；
3.2.3】进行典型应用验证；根据存储器芯片的典型应用，采用航空应用、测试软件和专用测试系统对性能验证测试板进行典型应用验证以及总线驱动、接口电平、阻抗匹配、板内电磁环境适应性和级连特性的验证，并通过与器件手册数据进行对比验证；
4】整机级验证；通过将焊有存储器芯片的性能验证测试板插入机箱进行整机应用验证；
5】综合分析评价；通过对存储器芯片在容量、读速度、写速度、随机读写、接口带载能力、航空温度、振动量级适应性、功耗指标进行权值评价；
本发明提供一种存储块测试方法，其特殊之处在于：包括以下步骤：
1】采用状态机依地址递增顺序依次向存储单元首个地址写入0，向第二个地址写入1，同时读取首个地址，若读取的数据与写入首个地址的数据相等则继续执行；
2】向第三个地址写入0，同时读取第二个地址，若读取的数据与写入第二个地址的数据相等则继续执行；
3】比照步骤1】至步骤2】的操作，依地址递增顺序依次写入0、1、0、1……进行检测，直至写完最后一个地址后，检测所读取的倒数第二个地址与写入该地址的数据是否相等，若相等则完成正向数据测试并继续执行以下步骤；
4】再从最后一个地址开始，按照地址递减的次序向储存单元写入与上次写入数据相反的数据，同时检测所读取的上一个地址的数据与写入该地址的数据是否相等，
5】直至写入存储单元首个地址，若此时读取的第二地址的数据与写入该地址的数据相等则完成反向数据测试并终止测试。
本发明的优点：
本发明为国产化存储器在航空武器系统上的应用进行了基础环境适应性验证，能够验证各种存储器单一内存单元故障，单一内存单元反转故障，单元间耦合故障内存故障，单元敏化故障，单元逻辑值经过一些周期由于漏电而改变的数据保持故障，为航空武器系统的国产化研制提供了有利保障。
附图说明
图1为本发明的流程示意图
具体实施方式
本发明提供一种基于航空应用的国产化存储器应用验证方法，依次包括以下步骤：
1】存储器芯片检测；
1.1】对已经鉴定定型的存储器芯片进行ATE自动测试设备的检测；
1.1.1】根据存储器芯片故障模型编写相应的测试激励代码文件；
1.1.2】将测试激励代码文件通过ATE自动测试设备进行响应以及非电特性测试；
1.2】通过步骤1.1】ATE自动测试设备的检测结果，对存储器芯片进行分类处理；
2】板级功能性测试；
2.1】通过采用FPGA芯片作为逻辑互连芯片以及采用信息处理芯片（DPS）作为处理器，构建功能测试板；FPGA芯片和处理器连接；
2.2】将转接插座连接至步骤2.1】中构建的基于FPGA的存储器功能测试板上；
2.3】分别在转接插座的接口处插入步骤1】中的存储器芯片；
2.4】通过FPGA芯片的可编辑逻辑选择功能，选择性的连接存储器芯片和处理器；
2.5】根据步骤2.4】的操作选择不同处理器对不同存储器芯片进行读、写、擦除功能操作测试验证：
2.5.1】采用状态机控制依地址递增顺序依次向各存储单元写“0”；
2.5.2】将左上至右下的对角线存储单元依次改写为“1”并依次读取数据进行比较，若数据不一致时，则终止操作；当数据均正确时，则则继续执行；
2.5.3】依地址递增顺序依次向各存储单元写“1”；
2.5.4】将左上至右下的对角线存储单元依次改写为“0”；
2.5.5】依次读取改写后的数据进行比较，若数据不一致时，则重新执行步骤2.5.1】至步骤2.5.4】；当数据均正确时，则通过存储器板级功能性测试；
3】板级性能测试；
3.1】通过采用航空计算机标准模块印制板和航空典型应用电路，构建性能验证测试板；
3.2】将存储器芯片焊接在性能验证测试板上并执行以下步骤：
3.2.1】存储块测试；
3.2.1.1】采用状态机依地址递增顺序依次向存储单元首个地址写入0，向第二个地址写入1，同时读取首个地址，若读取的数据与写入首个地址的数据相等则继续执行；
3.2.1.2】向第三个地址写入0，同时读取第二个地址，若读取的数据与写入第二个地址的数据相等则继续执行；
3.2.1.3】比照步骤3.2.1.1】至步骤3.2.1.2】的操作，依地址递增顺序依次写入0、1、0、1……进行检测，直至写完最后一个地址后，检测所读取的倒数第二个地址与写入该地址的数据是否相等，若相等则完成正向数据测试并继续执行以下步骤；
3.2.1.4】再从最后一个地址开始，按照地址递减的次序向储存单元写入与上次写入数据相反的数据，同时检测所读取的上一个地址的数据与写入该地址的数据是否相等，
3.2.1.5】直至写入存储单元首个地址，若此时读取的第二地址的数据与写入该地址的数据相等则完成反向数据测试并终止测试；
3.2.2】进行读写周期及指标测试；所述读写周期及指标测试是基于读、写、擦除事务的验证，通过定义事物的开始、结束时间和所有与事物相关的信息作为事务属性存储；所述定义事物的事务属性包括地址和数据；
3.2.3】进行典型应用验证；根据存储器芯片的典型应用，采用航空应用、测试软件和专用测试系统对性能验证测试板进行典型应用验证以及总线驱动、接口电平、阻抗匹配、板内电磁环境适应性和级连特性的验证，并通过与器件手册数据进行对比验证；
4】整机级验证；通过将焊有存储器芯片的性能验证测试板插入机箱进行整机应用验证；
5】综合分析评价；通过对存储器芯片在容量、读速度、写速度、随机读写、接口带载能力、航空温度、振动量级适应性、功耗指标进行权值评价。
本发明提供一种存储块测试方法，包括以下步骤：
1】采用状态机依地址递增顺序依次向存储单元首个地址写入0，向第二个地址写入1，同时读取首个地址，若读取的数据与写入首个地址的数据相等则继续执行；
2】向第三个地址写入0，同时读取第二个地址，若读取的数据与写入第二个地址的数据相等则继续执行；
3】比照步骤1】至步骤2】的操作，依地址递增顺序依次写入0、1、0、1……进行检测，直至写完最后一个地址后，检测所读取的倒数第二个地址与写入该地址的数据是否相等，若相等则完成正向数据测试并继续执行以下步骤；
4】再从最后一个地址开始，按照地址递减的次序向储存单元写入与上次写入数据相反的数据，同时检测所读取的上一个地址的数据与写入该地址的数据是否相等，
5】直至写入存储单元首个地址，若此时读取的第二地址的数据与写入该地址的数据相等则完成反向数据测试并终止测试。
本发明采用专业化测试验证设备和独创的测试方法，对航空应用的不同类别的存储器依次进行元器件鉴定项目抽检、板级功能、性能验证、整机级级航空应用验证的测试验证，能够充分完整的验证器件的航空适应性，具体如下：
1.鉴定项目抽检
对已鉴定定型存储器芯片的相关鉴定项目根据航空工程应用中出现过的故障及隐患等因素进行随机抽查检测，根据芯片故障模型编写相应的测试激励代码文件通过ATE自动测试设备进行响应以及其它非电特性测试；
2.板级功能测试
2.1功能验证板
采用Xilinx公司的XCV400-6BG432IFPGA芯片作为逻辑互连芯片、TI公司的TMS32C6713BPYPA167作为信息处理芯片，采用转接插座连接存储器芯片到基于FPGA的存储器功能测试板，在转接插座上接入不同的存储器芯片，通过FPGA可编程逻辑可以选择性的连接存储器芯片和处理器，FPGA与处理器TMS32C6713BPYPA167直接相连，与处理器插座可以通过FPGA有选择的连接，以选择不同处理器对不同存储器的读、写、擦除功能操作测试验证，可同时进行存储器级连测试和对比测试，并通过串口输出测试结果。
2.2功能验证方法
采用自研的转接插座连接存储器芯片到基于FPGA的存储器功能测试板，在转接插座上接入不同的存储器芯片，通过FPGA可编程逻辑可以选择性的待验证存储器芯片和处理器，FPGA与处理器TMS32C6713BPYPA167直接相连，并与处理器插座可以通过FPGA有选择的连接，以选择不同处理器对不同存储器的读、写、擦除功能操作测试验证，可同时进行存储器级连测试和对比测试，并通过串口输出测试结果。
采用状态机控制依地址递增顺序依次向各存储单元写0；再将对角线存储单元依次全改写为1，写完后依次读取数据进行比较（如表1）；再依地址递增顺序依次向各存储单元全写0；再将对角线存储单元依次全改写为全1，写完后依次读取数据进行比较（如表2），若均正确则通过存储器功能测试；
编译和烧写适应于对应存储器芯片电气连接和读写特性的可编程逻辑程序，动态连接万能插座以及DSP芯片实现对应存储器的测试硬件搭接，编写DSP测试软件并采用代表性数据如00、FF、AA、55、A5、5A等按照被测件的相关读写时序进行多次的读写功能测试。能够通过单板验证多片不同种类存储器的功能特性。
算法固化在DSP内部(常用的算法如走步算法、跳步算法等,对于存储单元为N的存储器,这些算法产生的测试数据量均为N2数量级),并制定相关输入信号识别协议,当DSP收到信号时,首先分析信号类型,然后对不同的输入的数据分类进行处理,将外部传来的指令翻译为DSP可识别的信号,并按参数要求生成算法,产生所需的测试图形.在DSP内部快速计算出图形的同时以DMA的方式和被测存储器高速交换数据,从而实现了数据产生和数据传输的同步,大大提高了测试速度.最后将测试结果保存在DSP内部的寄存器中,为数据传回计算机做好准备。当计算机检测到DSP测试完成后,立即读取保存测试结果的DSP寄存器,并将其中数据翻译为十进制信号,经处理后把结果显示出来。
3.性能测试
3.1性能验证测试板设计研制
性能验证测试板的研制需要在按航空计算机标准模块相关要求进行印制板研制的基础上，按照该存储器的类别采用航空典型应用电路设计，需要考虑在航空特殊总线、网络等特殊环境下的应用设计。
信息处理部分一般要求存储器容量大、存取速度快，机电飞控类的应用的存储器一般要求其电磁兼容性要求高，对于机载武器系统（导弹）类使用的存储器其使用次数少，但可靠性要求高，需要特别关注其加速度、温度及长期贮存过程中的可靠性等。
遵照被测试验证芯片典型应用和航空典型应用电路（多层高速印制板设计规则、典型处理器、总线接口、网络）下进行性能验证板设计研制，对被验证芯片在正式在板焊接状态下，进行性能测试验证。进行动态的读、写、擦除测试验证；进行读写速度、存储容量、接口协议以及典型航空应用的验证以及单应力、多应力环境的测试，特别是高速DDR2/3颗粒的硬件适应性验证。
需要增加另外一套网口和串口，以进行单板验证和总机验证下的单板监测；增加外部处理器接入插座可以接入不同的处理器板进行性能验证测试。
3.2测试验证方法
3.2.1存储块测试
需要进行高速细致的测试，因此采用状态机进行，依地址递增顺序依次向存储单元写入0，向第2个地址写1，同时读取第1地址并与其写入的数比较相等则继续，向第3地址写0，同时读取第2个地址的数据与写入的相比较相等则依地址递增顺序依次写入0与1进行检测直到最后一个地址；再从最后一个地址按照地址递减的次序向各地址写入与上次相反的数，而读取前一地址的数并进行比较……依次直到存储器首地址读写相等检测完成。
据此可一次性检查出单一存储单元的逻辑值被常置为逻辑0或逻辑1及故障单元不能进行由0到1或由1到0的转换故障；以及向一个存储单元写0或写1操作将使另一内存单元的逻辑值倒置的耦合故障,一个内存单元的写0或者写1操作将使另一内存单元的值固定在一个确定值以及一个内存单元的状态受它邻近内存单元的状态或者状态变化的影响的相邻存储单元敏化故障。可以检测翻转、耦合影响等。
同时对于故障(dataretentionfault,DRF),内存单元逻辑值经过一些周期由于漏电而会改变其逻辑值，需要根据具体用途和储存时间，给予一定的隔段检测。
3.2.2读写周期及指标测试：
进行基于读、写、擦除事务的验证，定义事件的开始、结束时间和所有与事件相关的信息作为事物属性存储。定义事务读和写与之相关的属性包括地址和数据；
事务可以是简单的存储器读或写,也可以是一个更复杂的数据包的传输，可进行读写范围边界测试。连续多个存储单元的檫除操作，进行统计特性的测试并通过外部计算机串口进行测试结果显示。
对于比较简单的存储系统的读、写操作,用verilog语言的任务就可以实现；对于复杂的数据结构、复杂的测试环境或者动态测试需要通过复杂的软件算法来验证。
3.2.3典型应用验证
根据存储器的典型应用，采用航空应用、测试软件和专用测试系统对性能验证板进行典型应用验证，及总线驱动、接口电平、阻抗匹配以及板内电磁环境适应性以及级连等特性的验证，并与器件手册数据进行对比验证。
4.整机级验证
将性能该板插入机箱采用整机验证测试软件和航空典型应用程序环境进行典型整机应用验证。进行存储器在不同速度处理板、不同接口下与不同组件适配的情况，完成整机不同环境综合验证。能够有针对性的模拟飞行器在不同温度梯度、振动、加速度及冲击下的航空环境适应性；验证被验证芯片在特定应用舱段中的性能特性。
5.综合分析评价
采用专业化综合分析软件对被测芯片在容量、读速度、写速度、随机读写、接口带载能力、航空温度、振动量级适应性、功耗等指标进行权值评价，得出验证结论。进行验证反馈与和覆盖率分析。
Claims (2)
1.一种基于航空应用的国产化存储器应用验证方法，其特征在于：依次包括以下步骤：
1】存储器芯片检测；
1.1】对已经鉴定定型的存储器芯片进行ATE自动测试设备的检测；
1.1.1】根据存储器芯片故障模型编写相应的测试激励代码文件；
1.1.2】将测试激励代码文件通过ATE自动测试设备进行响应以及非电
特性检测；
1.2】通过步骤1.1】ATE自动测试设备的检测结果，对存储器芯片进行分类处理；
2】板级功能性测试；
2.1】通过采用FPGA芯片作为逻辑互连芯片以及采用信息处理芯片作为处理器，构建功能测试板；
2.2】将转接插座连接至步骤2.1】中构建的功能测试板上；
2.3】分别在转接插座的接口处插入步骤1】中的存储器芯片；
2.4】通过FPGA芯片的可编辑逻辑选择功能，选择性的连接存储器芯片和处理器；
2.5】根据步骤2.4】的操作选择不同处理器对不同存储器芯片进行读、写、擦除功能操作测试验证：
2.5.1】采用状态机控制依地址递增顺序依次向各存储单元写0；
2.5.2】将左上至右下的对角线存储单元内所存储的数依次改写为1，依次读取数据并进行比较，当数据均一致且均为1时，则继续执行；反之则终止操作；
2.5.3】依地址递增顺序依次向各存储单元写1；
2.5.4】将左上至右下的对角线存储单元依次改写为0；
2.5.5】依次读取改写后的数据进行比较，若数据不一致时，则重新执行步骤2.5.1】至步骤2.5.4】；当数据均正确时，则通过存储器板级功能性测试；
3】板级性能测试；
3.1】通过采用航空计算机标准模块印制板和航空典型应用电路，构建性能验证测试板；
3.2】将存储器芯片焊接在性能验证测试板上并执行以下步骤：
3.2.1】存储块测试；
3.2.1.1】采用状态机依地址递增顺序依次向存储单元首个地址写入0，向第二个地址写入1，同时读取首个地址，若读取的数据与写入首个地址的数据相等则继续执行；
3.2.1.2】向第三个地址写入0，同时读取第二个地址，若读取的数据与写入第二个地址的数据相等则继续执行；
3.2.1.3】比照步骤3.2.1.1】至步骤3.2.1.2】的操作，依地址递增顺序依次写入0、1、0、1……进行检测，直至写完最后一个地址后，检测所读取的倒数第二个地址与写入该地址的数据是否相等，若相等则完成正向数据测试并继续执行以下步骤；
3.2.1.4】再从最后一个地址N开始，写入与地址N内相反的数；当地址N为1则写入0，当地址N为0则写入1，并向地址N-1写入与地址N内相反的数；
3.2.1.5】读取并比较地址N内写入与读出数据是否一致，若一致则依次按照地址递减的次序向地址N-2储存单元写入与地址N-1储存单元相反的数据，读取并比较地址N-1内读、写数据的一致性，直至读、写入存储单元地址1，若此时读取数据与写入的数据相等则正常完成反向数据测试并终止测试；递推读写过程中若出现读写比较不一致则说明有故障，需终止执行；
3.2.2】进行读写周期指标测试：读、写周期及指标测试通过设置不同的操作项及其相互的组合、设定操作项的地址序列、数据序列、测试开始时间、结束时间进行读、写周期性能指标测试；
3.2.3】进行典型应用验证：根据存储器芯片的典型应用，采用航空应用、测试软件和专用测试系统对性能验证测试板进行典型应用验证以及总线驱动、接口电平、阻抗匹配、板内电磁环境适应性和级连特性的验证，并通过与器件手册数据进行对比验证；
4】整机级验证：通过将焊有存储器芯片的性能验证测试板插入机箱进行整机应用验证；
5】综合分析评价：通过对存储器芯片在容量、读速度、写速度、随机读写、接口带载能力、航空温度、振动量级适应性、功耗指标进行权值评价。
2.一种存储块测试方法，其特征在于：包括以下步骤：
1】采用状态机依地址递增顺序依次向存储单元首个地址写入0，向第二个地址写入1，同时读取首个地址，若读取的数据与写入首个地址的数据相等则继续执行；
2】向第三个地址写入0，同时读取第二个地址，若读取的数据与写入第二个地址的数据相等则继续执行；
3】比照步骤1】至步骤2】的操作，依地址递增顺序依次写入0、1、0、1……进行检测，直至写完最后一个地址后，检测所读取的倒数第二个地址N-1与写入该地址的数据是否相等，若相等则完成正向数据测试并继续执行以下步骤；
4】再从最后一个地址N开始，写入与地址N内相反的数；当地址N为1则写入0，当地址N为0则写入1，并向地址N-1写入与地址N内相反的数；
5】读取并比较地址N内写入与读出数据是否一致，若一致则依次按照地址递减的次序向地址N-2储存单元写入与地址N-1储存单元相反的数据，读取并比较地址N-1内读、写数据的一致性，直至读、写入存储单元地址1，若此时读取数据与写入的数据相等则正常完成反向数据测试并终止测试；递推读写过程中若出现读写比较不一致则说明有故障，需终止执行。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310688825.2A CN103700407B (zh) | 2013-12-14 | 2013-12-14 | 一种基于航空应用的国产化存储器应用验证方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201310688825.2A CN103700407B (zh) | 2013-12-14 | 2013-12-14 | 一种基于航空应用的国产化存储器应用验证方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN103700407A CN103700407A (zh) | 2014-04-02 |
| CN103700407B true CN103700407B (zh) | 2016-05-25 |
Family
ID=50361905
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201310688825.2A Active CN103700407B (zh) | 2013-12-14 | 2013-12-14 | 一种基于航空应用的国产化存储器应用验证方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN103700407B (zh) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105718249A (zh) * | 2014-12-01 | 2016-06-29 | 中国航空工业集团公司第六三一研究所 | 一种航空多功能显示器标准图形库开发方法 |
| CN104391753B (zh) * | 2014-12-16 | 2017-12-05 | 浪潮电子信息产业股份有限公司 | 一种服务器主板内存系统无故障运行方法 |
| CN105183593A (zh) * | 2015-07-29 | 2015-12-23 | 山东超越数控电子有限公司 | 一种基于国产计算机自检测的系统及方法 |
| CN105427894A (zh) * | 2015-11-09 | 2016-03-23 | 浪潮电子信息产业股份有限公司 | 一种ddr快速测量方法 |
| CN105354121A (zh) * | 2015-11-20 | 2016-02-24 | 浪潮集团有限公司 | 一种用于验证多种读写方式存储模块的验证平台的搭建方法 |
| CN106526454A (zh) * | 2016-11-24 | 2017-03-22 | 上海精密计量测试研究所 | 一种基于ate的fpga配置芯片的测试方法 |
| CN108228404A (zh) * | 2016-12-14 | 2018-06-29 | 中国航空工业集团公司西安航空计算技术研究所 | 一种基于航空应用的国产处理器验证方法 |
| CN108665938B (zh) * | 2018-04-28 | 2020-11-24 | 百富计算机技术（深圳）有限公司 | 写测试方法、读测试方法、读写测试方法及终端设备 |
| CN109256173A (zh) * | 2018-08-13 | 2019-01-22 | 中国航空无线电电子研究所 | 机载存储设备测试系统 |
| CN110688821B (zh) * | 2019-09-27 | 2023-10-13 | 北京中电华大电子设计有限责任公司 | 一种复杂算法的测试激励生成器及其控制方法 |
| CN111045887B (zh) * | 2019-11-19 | 2023-06-30 | 中国航空工业集团公司西安航空计算技术研究所 | 一种机载嵌入式关键软硬件应用效能评估方法 |
| CN112098770B (zh) * | 2020-08-20 | 2024-06-14 | 深圳市宏旺微电子有限公司 | 针对动态耦合故障模拟极端环境下的测试方法和装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101399087A (zh) * | 2007-09-25 | 2009-04-01 | 智原科技股份有限公司 | 可编程存储器内建自测电路与时钟切换电路 |
| CN103425558A (zh) * | 2013-07-30 | 2013-12-04 | 福建升腾资讯有限公司 | 一种基于测试配置表实现板卡io口测试的方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7313740B2 (en) * | 2002-07-25 | 2007-12-25 | Inapac Technology, Inc. | Internally generating patterns for testing in an integrated circuit device |
| KR101321481B1 (ko) * | 2011-11-04 | 2013-10-28 | 에스케이하이닉스 주식회사 | 반도체 메모리 장치 및 이를 위한 테스트 회로 |
-
2013
- 2013-12-14 CN CN201310688825.2A patent/CN103700407B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101399087A (zh) * | 2007-09-25 | 2009-04-01 | 智原科技股份有限公司 | 可编程存储器内建自测电路与时钟切换电路 |
| CN103425558A (zh) * | 2013-07-30 | 2013-12-04 | 福建升腾资讯有限公司 | 一种基于测试配置表实现板卡io口测试的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN103700407A (zh) | 2014-04-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN103700407B (zh) | 一种基于航空应用的国产化存储器应用验证方法 | |
| US11953981B2 (en) | Memory module register access | |
| CN111931445B (zh) | 用于调试逻辑系统设计的方法、仿真器及存储介质 | |
| US20130268708A1 (en) | Motherboard test device and connection module thereof | |
| US20170140082A1 (en) | Target Capture And Replay In Emulation | |
| CN105446847B (zh) | 一种arinc659总线的自动化测试系统及其方法 | |
| CN113486625B (zh) | 芯片的验证方法与验证系统 | |
| CN115146568B (zh) | 一种基于uvm的芯片验证系统及验证方法 | |
| CN109061446A (zh) | 一种单端口传输芯片的测试方法及系统 | |
| CN102542110A (zh) | 一种应用于移动存储soc芯片的仿真验证方法 | |
| CN100489999C (zh) | 指明存储晶片脚位状态的方法 | |
| CN105790830A (zh) | 光模块在位检测方法和装置 | |
| CN102147831A (zh) | 逻辑验证方法和装置 | |
| CN110674055A (zh) | 一种用于部件级和部件联合级的缓存一致性模拟验证方法 | |
| CN109256173A (zh) | 机载存储设备测试系统 | |
| CN103793263B (zh) | 一种基于PowerPC处理器的DMA事务级建模方法 | |
| US10546081B2 (en) | Full memory logical erase for circuit verification | |
| US10664637B2 (en) | Testbench restoration based on capture and replay | |
| CN117076337B (zh) | 一种数据传输方法、装置、电子设备及可读存储介质 | |
| Ivannikov et al. | Set-theoretic model of digital systems functioning | |
| CN102722382A (zh) | 仿真过程中加载表项的方法及仿真设备 | |
| CN110261758A (zh) | 待测器件验证装置及相关产品 | |
| US20230161729A1 (en) | Detection System for PCIe CEM Connection Interface of Circuit Board and Method Thereof | |
| CN107506206A (zh) | 一种抗辐照反熔丝prom对sram型fpga的加载电路 | |
| CN110059390A (zh) | 待测器件验证装置及相关产品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |