KR20130027484A - 동박의 표면처리방법, 표면처리된 동박, 및 리튬 이온 2차 전지의 음극 컬렉터용 동박 - Google Patents

동박의 표면처리방법, 표면처리된 동박, 및 리튬 이온 2차 전지의 음극 컬렉터용 동박 Download PDF

Info

Publication number
KR20130027484A
KR20130027484A KR1020127025886A KR20127025886A KR20130027484A KR 20130027484 A KR20130027484 A KR 20130027484A KR 1020127025886 A KR1020127025886 A KR 1020127025886A KR 20127025886 A KR20127025886 A KR 20127025886A KR 20130027484 A KR20130027484 A KR 20130027484A
Authority
KR
South Korea
Prior art keywords
copper
copper foil
foil
roughening
base material
Prior art date
Application number
KR1020127025886A
Other languages
English (en)
Inventor
료이치 오구로
Original Assignee
후루카와 덴키 고교 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후루카와 덴키 고교 가부시키가이샤 filed Critical 후루카와 덴키 고교 가부시키가이샤
Publication of KR20130027484A publication Critical patent/KR20130027484A/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F11/00—Inhibiting corrosion of metallic material by applying inhibitors to the surface in danger of corrosion or adding them to the corrosive agent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M4/00—Electrodes
    • H01M4/02—Electrodes composed of, or comprising, active material
    • H01M4/13—Electrodes for accumulators with non-aqueous electrolyte, e.g. for lithium-accumulators; Processes of manufacture thereof
    • H01M4/134—Electrodes based on metals, Si or alloys
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C30/00—Coating with metallic material characterised only by the composition of the metallic material, i.e. not characterised by the coating process
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D3/00—Electroplating: Baths therefor
    • C25D3/02—Electroplating: Baths therefor from solutions
    • C25D3/38—Electroplating: Baths therefor from solutions of copper
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/34—Pretreatment of metallic surfaces to be electroplated
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/48—After-treatment of electroplated surfaces
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/06—Wires; Strips; Foils
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D7/00—Electroplating characterised by the article coated
    • C25D7/06—Wires; Strips; Foils
    • C25D7/0614—Strips or foils
    • C25D7/0628—In vertical cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M4/00—Electrodes
    • H01M4/02—Electrodes composed of, or comprising, active material
    • H01M4/04—Processes of manufacture in general
    • H01M4/0438—Processes of manufacture in general by electrochemical processing
    • H01M4/045—Electrochemical coating; Electrochemical impregnation
    • H01M4/0452—Electrochemical coating; Electrochemical impregnation from solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M4/00—Electrodes
    • H01M4/02—Electrodes composed of, or comprising, active material
    • H01M4/13—Electrodes for accumulators with non-aqueous electrolyte, e.g. for lithium-accumulators; Processes of manufacture thereof
    • H01M4/139—Processes of manufacture
    • H01M4/1395—Processes of manufacture of electrodes based on metals, Si or alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M4/00—Electrodes
    • H01M4/02—Electrodes composed of, or comprising, active material
    • H01M4/64—Carriers or collectors
    • H01M4/66—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M4/00—Electrodes
    • H01M4/02—Electrodes composed of, or comprising, active material
    • H01M4/64—Carriers or collectors
    • H01M4/66—Selection of materials
    • H01M4/661—Metal or alloys, e.g. alloy coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01M—PROCESSES OR MEANS, e.g. BATTERIES, FOR THE DIRECT CONVERSION OF CHEMICAL ENERGY INTO ELECTRICAL ENERGY
    • H01M4/00—Electrodes
    • H01M4/02—Electrodes composed of, or comprising, active material
    • H01M4/64—Carriers or collectors
    • H01M4/66—Selection of materials
    • H01M4/665—Composites
    • H01M4/667—Composites in the form of layers, e.g. coatings
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10—Energy storage using batteries

Abstract

2차 배터리에서 고용량 및 장수명 충전/방전 사이클을 동시에 달성할 수 있는 음극 콜렉터용 동박 및 상기 동박을 사용하는 음극이 개시되어 있는데, 여기에서 2차 배터리의 전면과 배면은 균등한 형상을 가지며, 예를 들어 리튬 이온 2차 배터리의 실리콘 활성재료의 성질들이 충분히 실현된다. 일 실시 예에 있어서, 금속 구리의 제 1 조화처리 층은 황산구리 전해질(12)이 채워진 제 1 조화처리 탱크(1)에서 무산소 구리의 비처리 압연 동박 기초재료의 표면상에 펄스 음극 전해 조화처리에 의해서 형성되고, 제 2 동판층은 황산구리 전해질(22)이 채워진 제 2 동도금 처리 탱크(2)에서 매끄러운 동도금 처리에 의해서 상기 제 1 조화처리 층의 표면상에 형성된다.

Description

동박의 표면처리방법, 표면처리된 동박, 및 리튬 이온 2차 전지의 음극 컬렉터용 동박{Surface Treatment Method for Copper Foil, Surface-Treated Copper Foil, and Copper Foil for Negative Electrode Collector of Lithium Ion Secondary Battery}
본 발명은 동박의 표면처리방법, 표면처리된 동박, 및 상기 표면처리된 동박을 사용하는 리튬 이온 2차 전지의 음극 컬렉터용 동박에 관한 것이다.
리튬 이온 2차 전지에 있어서, 양극과 동일한 방식으로, 음극의 특성들은 충전과 방전 특성의 질 그리고 2차 전지로서 높은 전위의 유지에 영향을 끼친다.
리튬 이온 2차 전지의 용량을 증가시키기 위해서, 음극, 특히 음극 컬렉터를 고려하는 경우, 음극 컬렉터의 수집 용량(collection capacity)을 개선시키는 것이 필요하다.
리튬 이온 2차 전지용 음극 컬렉터는 예를 들어 동박의 두 표면상에서 활성재료로서 바인더와 혼합된 탄소(흑연)을 코팅하고 가압 및 건조하여 생산된다. 그런데, 탄소를 사용하는 경우에는, 예를 들어 하이브리드 차량이나 전기차에 대한 응용을 위해서 높은 용량과 많은 수의 충전 및 방전 사이클을 필요로 하는 응용들에 대해서는 그 결과가 만족스럽지 못하다.
예를 들면, 바인더와 혼합된 탄소로 제조되는 활성 재료의 두께를 증가시킴으로써, 음극 컬렉터의 수집 용량을 개선할 수 있다. 그런데, 컬렉터로서 사용되는 동박의 두 표면들 상에 탄소를 균등한 두께로 코팅하는 것은 기술적으로 어렵다. 또한, 탄소 활성 재료를 두껍게 코팅함으로써 전지의 치수가 커지는 결점이 발생하게 된다.
활성 재료를 탄소로부터 실리콘-기지 재료로 바꾸어서 리튬의 흡착 량을 두드러지게 개선하려는 노력들이 해당 기술분야에서 이루어져 왔다.
실리콘-기지 활성재료는 독특한 경도를 가지며 충전과 방전 동안에 노듈들(nodules) 사이에서 큰 팽창과 수축을 나타낸다. 실리콘-기지 활성재료는 탄소-기지 활성재료에 비해서 충전과 방전용량이 매우 크다.
실리콘-기지 활성재료의 노듈 크기는 매우 작게 만들 수 있으며, 따라서 충전과 방전 사이클들로 인하여 발생하는 용량의 저하는 작게 유지될 수 있다.
이러한 이유로, 실리콘-기지 활성재료는 2차 전지의 음극 컬렉터에 대한 응용에서 상업화에 용이한 재료가 될 수 있을 것으로 고려된다.
음극을 형성하기 위해서 그러한 금속 박을 컬렉터로서 사용하고 컬렉터 상에 실리콘-기지 활성재료를 라미네이팅함으로써, 예를 들어 큰 용량과 다수의 충전 및 방전 사이클들이 리튬 이온 2차 전지에서 동시에 달성될 수 있을 것으로 기대된다.
실리콘-기지 활성재료가 사용되는 경우, 그것의 입경의 미세함으로 인하여, 결합될 컬렉터의 표면상에는 적당한 "거칠기(roughness)"가 요구된다.
만일 2차 전지의 컬렉터의 표면 거칠기가 적당하면, "다수의 실리콘-기지 활성재료가 모아질 수 있고" 2차 전지의 용량의 개선이 달성될 수 있다.
또한, 2차 전지의 컬렉터에 대하여 실리콘-기지 활성재료를 사용하기 위해서, 적당한 경도와 금속 가소성(신장성)을 갖는 금속 박이 컬렉터에 대하여 사용되는 것이 필수적인 요구사항이다.
PLT 1: 일본 특허 공보 제 2008-127618 호 PLT 2: 일본 특허 공보 (A) 제 10-168596 호 PLT 3: 일본 특허 공보 (A) 제 2000-294250 호 PLT 4: 일본 특허 공보 (A) 제 10-112326 호 PLT 5: 일본 특허 공보 (A) 제 11-86869 호
일반적으로, 리튬 이온 2차 전지의 음극 컬렉터용 재료로서 금속 박의 필수적인 요구조건은 전기 전도도가 우수하고, 금속 박의 전면과 배면의 표면처리가 용이하며, 활성재료와의 접착력이 훌륭하고, 처리시에 컬렉터 단자의 초음파 결합성이 우수해야 한다.
동박은 이러한 필수적인 요구조건들 중에서 컬렉터 단자의 전기 전도도와 초음파 결합성을 갖는다. 그러나, 표면 형상과 활성재료와의 접착력에서는 개선의 여지가 있다.
그러므로, 동박은 전면과 배면에서 균등한 형상을 갖는 것이 필요하며, 특히 실리콘-기지 활성재료의 특성들을 충분한 실현할 수 있어야 하는데, 예를 들면, 리튬 이온 2차 전지에서 고 용량과 다수의 충전 및 방전 사이클을 동시에 달성할 수 있고 음극 컬렉터에 대하여 사용하기에 적합해야 한다.
본 발명에 따르면, 표면처리된 동박이 제공되는데, 여기에서는 활성재료와의 접착력을 개선하기 위해 펄스 음극 전기분해에 의해서 구리금속으로 제조된 제 1 조화처리 층을 구비한 표면-처리된 동박이 기초 재료로서 제공되고, 접착된 구리 노듈을 유지하기 위해서 매끄러운 동 도금에 의해서 상기 제 1 조화처리 층의 표면에 제 2 동 도금층이 제공된다.
바람직하게는, 활성 재료는 실리콘-기지 활성재료를 포함하고, 표면처리된 동박은 리튬 이온 2차 전지의 음극 컬렉터에 대한 동박으로서 사용된다.
비처리 동박으로 제조된 기초재료는 무산소 구리로 제조된 압연 동박 또는 압연동 합금박, 압연 동박 또는 압연 동 합금 박, 또는 이온들이 통과하기에 충분한 미세한 다수의 관통공들이 형성된 압연 동박 또는 압연 동 합금 박이다.
또한, 본 발명에 따르면, 동박의 표면처리 방법으로서, 비처리 동박으로 제조된 기초재료상에 금속 구리로 제조된 활성재료와 접착할 수 있는 제 1 조화처리 층을 펄스 음극 전기분해에 의해서 형성하는 단계; 그리고 상기 제 1 조화처리 층의 표면상에 제 2 동도금 층을 매끄러운 동 도금에 의해서 형성하는 단계;를 포함하는 동박의 표면처리 방법이 제공된다.
바람직하게는, 상기 표면처리 방법은, 제 2 구리 판 층들상에 부식 억제제로 제조된 제 3 녹방지 층을 형성하는 단계; 및 제 3 녹방지 층상에 커플링제로 제조된 제 4 보호층을 형성하는 단계를 더 포함한다.
또한, 본 발명에 따르면, 리튬이온 2차전지의 음극 컬렉터용 동박으로서, 실리콘-기지 활성재료와의 접착력을 개선하기 위해서 동 금속으로 제조된 제 1 조화처리 층이 펄스 음극 전기분해에 의해서 제공되는 표면-비처리 동박으로 제조된 기초재료; 부착된 동 노듈(nodules)을 유지하기 위해서 매끄러운 동도금에 의해 상기 제 1 조화층의 표면에 제공된 제 2 동 도금층; 상기 제 2 동 도금층의 표면상에 제공된 부식 억제제로 이루어진 제 3 녹방지 층; 및 상기 제 3 녹방지 층들의 표면상에 제공된 커플링제로 이루어진 제 4 보호층;을 포함하는 리튬이온 2차전지의 음극 컬렉터용 동박이 제공된다.
본 발명에 따르면, 전기 전도도가 우수하고 금속 박의 전면과 배면의 표면처리가 용이하며 활성재료와의 접착력이 훌륭하고 초음파 결합성이 우수한 표면 처리된 동박 및 상기 동박의 표면처리 방법이 제공된다.
또한, 본 발명에 따르면, 전기 전도도가 우수하고 금속 박의 전면과 배면의 표면처리가 용이하며 활성재료와의 접착력이 훌륭하고 초음파 결합성이 우수한 리튬 이온 2차 전지의 음극 컬렉터가 제공된다.
도 1은 본 발명의 제 1 실시 예에 따른 제 1 형태를 설명하는 도면.
도 2는 발명의 제 1 실시 예에 따른 제 1 형태를 설명하는 도면.
도 3은 발명의 실시 예에 따른 동박의 단면형상을 보여주는 도면이고, 여기에서 도 3(A)는 제 1 조화처리 층(a)을 나타내는 도면이며, 도 3(B)는 제 2 조화처리 층(b)을 나타내는 도면.
도 4는 본 발명의 제 2 실시 예를 설명하는 도면.
도 5는 본 발명의 제 3 실시 예의 제 1 형태를 설명하는 도면.
도 6은 본 발명의 제 3 실시 예의 제 2 형태를 설명하는 도면.
본 발명의 실시 예들은 예를 들어 활성 재료로서 실리콘-기지 활성재료를 사용하고 예를 들어 리튬이온 2차전지와 같은 2차 전지의 컬렉터 전극에서 사용하기에 적합한 표면처리된 동박을 설명하게 된다.
그러나, 본 발명의 표면처리방법 및 표면처리된 동박은 위에서 설명한 것과 하기에서 상세하게 설명할 예로서 그 응용이 제한되는 것은 아니며, 본 발명의 표면철된 동박의 특성들을 이용하는 다른 응용들에도 또한 적용될 수 있다.
동박에 요구되는 조건
본 발명의 실시 예의 동박은, 예를 들면, 이차전지의 컬렉터용으로 사용되는 동박으로서, 전기 전도도가 우수하고, 동박의 전면과 배면 모두를 쉽게 처리할 수 있고, 실리콘-기지 활성재료와의 접착력이 우수하며, 처리의 관점에서 볼때 컬렉터 단자의 초음파 접착성이 우수한 것이어야 한다.
제 1 실시 예
본 발명의 제 1 실시 예의 동박의 표면처리방법 및 표면처리된 동박이 설명될 것이다.
기초 재료
본 발명의 제 1 실시 예에 있어서, 표면처리될 기초재료로서, 표면 처리되지 않고(하기에서는 "비처리"로서 언급함) 산소를 함유하지 않은 구리(무산소 동박)로 제조된 압연 동박(하기에서는, "비처리 무산소 압연 동박"으로서 언급함)이 사용된다.
무산소 구리로 제조된 압연 동박을 사용하는 경우에, 동박으로 압연될 잉곳은 불순물들을 포함하지 않을 것이며, 동박의 성질들은 변하지 않을 것이다. 특히, 취약성의 우려가 존재하지 않는다.
실리콘-기지 활성재료와의 접착력을 증가시키고 바인더와의 결합특성을 개선하기 위해서, 예를 들어 리튬 이온 2차전지의 음극 컬렉터에서 사용하기 위한 기초재료의 표면을 조화처리하는 방법으로서, 조화처리된 표면의 거칠기를 낮게 만들고 균등도를 훌륭하게 만들며 조화처리 동박 노듈들(nodules)의 표면층을 매끄럽게 만드는 것은 중요하다.
이러한 목적을 위해서, 기초재료로서, 비처리 무산소 압연 동박 A로 이루어진 무산소 압연 동박을 사용하는 것이 바람직한데, 이때 양 표면들은 JIS-B-0601에 규정된 표면 거칠기 Rz의 관점에서 0.8 내지 2.5㎛의 상 거칠기(shape roughness)를 가지며, 상온상태, 예를 들어 25℃의 온도에서 상온 신장율은 3.5% 이상이다.
또한, 압연 동박 A로서, 훌륭한 전기 전도도를 가지며 35 내지 45kN/㎠ 범위(영률의 견지에서, 50 내지 65MPa)의 IPC-TM-650에 규정한 값을 갖는 무산소 동박이 바람직하다.
표면처리되지 않은 무산소 압연 동박의 기계적인 특성들로서, 바람직하게는, 동박은 상온 상태에서 예를 들어 3.5% 이상의 신장율을 갖는 것이 채용된다. 이것은, 왜냐하면 예를 들어 리튬 이온 2차 전지의 충전과 방전 동안에 실리콘-기지 활성재료의 팽창과 수축과 관련하여 접착력을 유지하는데 필요하기 때문이다.
본 발명의 제 1 실시 예의 동박에 있어서, 특히, 실리콘-기지 활성재료로 코팅되고 적층된 층의 건조단계시에 그리고 리튬 이온 2차 전지로의 조립후 충전 및 방전과정 동안에 내열성 및 가소성 적응성(followability)이 강조된다.
그러므로, 기초재료로서, 기계적인 성질로서, 예를 들면 80 내지 110 범위의 비커스 경도 Hv 값이 충분하고, 3.5% 이상의 동박 신장율(상온에서의 신장 특성)이 충분한다. 가열에 따른 현저한 소성변형으로 인하여 일어날 수 있는 실리콘-기지 활성재료의 벗겨짐 현상이나 컬렉터의 파손은, 그러한 동박에서는 일어나기가 힘들다.
표면처리 단계의 요약
도 1은 본 발명의 제 1 실시 예로서 예를 들어 음극 컬렉터용 동박을 제조하기 위한 동박의 표면처리 단계(공정)의 일 형태를 보여주는 설명도이다.
도 2는 본 발명의 제 1 실시 예로서 예를 들어 음극 컬렉터용 동박을 제조하기 위한 동박의 표면처리 단계(공정)의 다른 형태를 보여주는 설명도이다. 도 1의 단계와 비교하면, 단계 5A의 녹방지만이 다르다.
도 3(A) 및 3(B)는 도 1과 도 2에 나타낸 표면 조화처리에 따라 형성된 동박의 일 표면의 확대도이다.
표면 조화처리(단계 1과 3)
본 발명의 제 1 실시 예의 표면처리는 제 1 표면 조화처리(단계 1)와 제 2 표면 조화처리(단계 2)를 기초로 한다.
즉, 무산소 구리로 제조된 비처리 압연 동박으로 이루어진 기초재료의 표면들은 도 3(A)(단계 1)에 나타낸 바와 같이 비처리 압연 동박 A의 표면들을 균등하게 조화처리 하기 위하여 펄스 음극 전기분해 도금에 의해서 처리되고, 도 3(B)(단계 3)에 나타낸 바와 같이 조화처리된 표면들을 매끄럽게 하기 위하여 매끄러운 동도금에 의해서 후속 처리된다.
"매끄러운 도금(smooth plating)"은 쉽게 떼어낼 수 있는 "수지상 동 노듈"의 분리를 피하며 제 1 조화처리에 의해서 도금된 "수지상 동 노듈"을 태워서 없앨 수 있는 건강한 상태를 유지하기 위해서 저 전류를 사용하는 "캡슐 도금(capsule plating)"으로서 이해된다.
제 1 조화처리(제 1 단계)
단계 1의 제 1 조화처리로서, 조화처리는 제 1 조화처리 탱크(1)에서 구리 노듈의 펄스 음극 전기분해 도금에 의해서 거칠기가 극단적으로 낮은(빈약한) 동박의 기초재료의 표면들을 균등하게 표면처리하는 것을 포함한다(제 1 조화처리, 제 1 단계). 즉, 도 3(A)에 나타낸 비처리 무산소 동박의 양 표면들(그러나, 도 3(A)에는 단지 한개의 표면만이 도시됨)은 예를 들어 약 1.5 내지 1.6㎛의 표면 거칠기 Rz를 갖는 균등한 혹 같은 구리 노듈들의 층들로 형성된다.
제 2 조화처리(제 2 단계)
다음으로, 제 2 동도금 탱크(2)에 있어서, 단계 3으로서, 제 1 조화처리에 의해서 표면들에 각각의 혹 같은 구리 노듈들을 증착시킴에 의해서 얻어진 구리 노듈들의 층들 a 을 건전하게 유지하기 위해서, 도 3(B)에 나타낸 바와 같이, 매끄러운 동 도금에 의해서 만들어진 캡슐 구리 층들 b 는 2차 조화처리로서 음극 전기분해 도금에 의해서 고착된다(제 2 조화처리 또는 매끄럽게 처리하기, 제 3 단계).
이러한 매끄러운 동 도금으로 인하여, 제 1 조화처리에 의해서 형성된 혹 같은 미세한 노듈들의 층들 a 은 건전한 형상을 보존할 뿐만아니라 노듈들의 균등도를 유지한다.
매끄러운 2차 동 도금후에 동박의 조화처리된 표면들은 예를 들어 2차 전지의 컬렉터로서 사용하기 위하여 Japan Industrial Standard에서 규정한 표면 거칠기 Rz; 3.0㎛ 이하, 바람직하게는 2.5 내지 3.0㎛ 범위, 보다 바람직하게는 2.4 내지 2.5㎛ 균등한 범위의 JIS-B-0601를 갖도록 제조된다.
비처리 압연 동박 A 의 표면들을 조화처리하는 이유는, 예를 들어 2차 전지의 컬렉터로서 사용되는 동박의 표면들에 대하여 바인더와 혼합된 실리콘-기지 활성재료의 접착력을 개선하고 많은 양의 실리콘-기지 활성재료를 이탈함이 없이 균등한 피복하려는 것이다.
이러한 방식에 있어서, 본 발명의 제 1 실시 예에 따른 표면 조화처리 동박은 바인더와 혼합된 실리콘-기지 활성재료와 접착할 수 있게 하고 많은 양의 실리콘-기지 활성재료를 이탈함이 없이 균등하게 피복할 수 있게 하기 위해서, 조화처리된다(경감 형상이 주어진다).
녹방지 처리(단계 5), 보호층 처리(단계 7)
본 발명의 제 1 실시 예의 표면처리는 바람직하게는 녹방지층의 형성을 더 포함한다(단계 5, 단계 5A).
본 발명의 제 1 실시 예의 표면처리는 더욱 바람직하게는 보호층의 형성을 더 포함한다(단계 7).
장치 구성 및 단계들
도 1 내지 도 3을 참조하여 본 발명의 제 1 실시 예의 음극 컬렉터용 동박의 제조방법(동박의 표면처리 방법)이 상세하게 설명될 것이다.
릴(6A)상에 권취된 압연 동박 A 는 연속적인 표면처리에 대하여 아래에서 설명하게될 다수의 탱크들을 통과하여 권취릴(6B)상에 권취된다.
제 1 조화처리(제 1 단계)
기초재료로서, 릴(6A)상에 권취된 처리되지않은 동박(무산소 구리로 제조되고 전기분해로 그리스가 제거된 압연 동박, 하기에서는 "비처리 압연 동박"으로서 언급함) A 가 준비된다.
제 1 조화처리 탱크(1)에 있어서, 차폐판(13)을 가로질러서 서로 분리된 두쌍의 산화이리듐 양극들(11)이 배열된다. 각각의 쌍은 압연 동박 A 의 2개 표면들을 향하는 양극들을 구비하여 배열된다.
황산구리 전해질(12)이 소정의 유속로 제 1 조화처리 탱크(1)에서 유동한다. 예를 들면, 제 1 조화처리 탱크(1)는 소정의 유속로 교반되는 황산구리 전해질(12)로 채워진다. 이와는 달리, 황산구리 전해질(12)은 순환 층류 유동 상태로 유동하고, 넘쳐 흐르도록 소정의 유속(하기에서는, "제 1 순환 층류 유속"로 언급함)로 제 1 조화처리 탱크(1)의 바닥으로부터 공급된다.
릴(6A)로부터 풀린 비처리 압연 동박 A 는 제 1 조화처리 탱크(1)로 안내된다. 제 1 조화처리 탱크(1)에서, 그것의 표면은 펄스 음극 전기분해에 의해서 조화처리 구리 노듈 표면들을 갖도록 형성된다. 즉, 비처리 압연 동박 A 가 권취릴(6B)에 의해서 운반될 때 접촉하는 전원 접촉 롤(7)과 산화이리듐 양극(11) 사이에 펄스형상 전류가 인가되고, 이에 의해서, 동박은 황산구리 전해질(12)을 통해서 간헐적으로 전해 도금되고, 비처리 압연 동박 A 의 2개 표면들은 예를 들어 도 3(A)에 도시된 울퉁불퉁하고 미세산 조화처리 구리 노듈로 만들어진 제 1 조화처리 층들을 갖도록 형성된다. 이러한 펄스 음극 전기분해의 상세한 내용은 추후 설명될 것이다.
제 1 조화처리 층들 a 이 제 1 조화처리 탱크(1)에 형성된 두 측면들에서 비처리 압연 동박 A 으로 구성된 동박 B는 세척 탱크(15)에서 세척되고(단계 2), 다음에는 제 2 동도금 탱크(2)로 안내된다.
제 2 조화처리(단계 3)
제 2 동도금 탱크(2)에 있어서, 한쌍의 산화 이리듐 양극들(21)이 동박 B의 양측에 배열하여 위치한다.
황산구리 전해질(22)은 소정의 유속로 제 2 도금탱크(2)에서 유동한다. 예를 들면, 제 2 도금탱크(2)는 소정의 유속로 교반되는 황산구리 전해질(22)로 채워진다. 이와는 달리, 황산구리 전해질(22)은 순환하는 층류 상태로 유동하는데, 이때 흘러넘치도록 소정의 유속(하기에서는, "제 2 순환하는 층류 속도"로서 언급한다)로 제 2 도금탱크(2)의 바닥으로부터 공급된다.
매끄러운 동도금은 전원 접촉 롤(7)과 산화이리듐 양극(21)으로 인가된 전류에 의해서 수행된다. 도 3(B)에 도시된 바와 같이, 도 3(B)에 도시된 매끄러운 동도금 층들(제 2 동도금 층들) b 는 제 1 조화처리 층들 a 을 갖도록 형성된 동박 B의 양측에 황산구리 전해질(22)을 통해서 형성된다.
매끄러운 동도금에 의해서 얻어진 동박 C는 세척 탱크(25)(단계 4)에서 세척되고, 제 3 표면처리 탱크(3)로 안내된다.
녹방지 층들의 형성(단계 5, 5A)
다음에는, 단계 5에서와 같이, 바람직하게는 단계 3에 의해서 제 2 동도금이 수행된 후에 동박의 조화처리된 표면들이 도 3에는 도시되지 않은 녹방지 층들(제 3 녹방지 층들)을 갖도록 형성된다.
제 3 표면처리 탱크(3)에 있어서, 스테인레스스틸(SUS)로 제조된 양극들(31)이 배열된다.
제 3 표면처리 탱크(3)에 있어서, 크롬산염 전해질(32)이 채워진다. 크롬산염 녹방지 층들은 전원 접촉 롤(7)과 양극들(31)에 인가된 전류에 의한 도금에 의해서 동박 C의 양측면에 적용된다.
녹방지 층들은 크롬산염 부식 방지제(도 1, 단계 5) 또는 유기 부식 방지제(도 2, 단계 5A)가 될 것이다.
크롬산염 녹 방지의 경우에 있어서 크롬의 증착량은 표면들이 산화구리에 대하여 변색되지 않는 정도의 피복으로서 예를 들어 0.005 내지 0.020㎎/dm2의 금속 크롬의 양으로 바람직하게 설정된다.
도 2에 있어서, 도 1에 도시된 단계 5의 처리와는 달리, 제 3 표면처리 탱크(3A)에 있어서, 단계 5B에서 보여진 녹방지 층들은 유기 부식방지제, 예를 들면 BTA(benzotrizole)에 의해서 형성된다. 그 결과는 도 1을 참조하여 설명한 처리 및 장치와 유사하다.
제 3 표면처리 탱크(3A)는 BTA 용액(37)으로 채워진다. 동박 C의 두 표면들은 BTA 막으로 피복되고, 또한 건조기(34)(단계 6A)에 의해서 건조되며, 이에 의해서 BTA로 만들어진 녹방지 층들을 형성하게 된다.
예를 들어 BTA 파생물은 유기 부식 방지제로서 선택되고, 표면들이 산화구리에 대하여 24시간동안 변색을 하지 않는 범위의 피복들이 JIS-Z-2371에 규정한 염 분무테스트의 조건(바닷물의 농도: NaCl 5% 그리고 35의 온도)하에서 형성된다.
크롬산염 녹방지 층들(제 3 녹방지 층들)이 제 3 표면처리 탱크들(3,3A)에 적용된 동박 D는 세척 탱크(35)에서 세척되고(단계 6), 제 4 표면처리 탱크(4)로 안내된다.
보호층들의 형성(단계 7)
위에서 설명한 제 3 녹방지 층들의 표면들은 실란 커플링제로부터 만들어진 화학적으로 단분자로 이루어진 보호층들(제 4 보호층들)을 갖도록 바람직하게 제공된다.
제 4 표면처리 탱크(4)는 실란 커플링 용액(제)(42)로 채워진다. 실란 커플링제는 크롬산염 녹방지 층들이 형성된 동박 D의 표면들 상에 피복된다.
실란 커플링제의 증착량은 실리콘으로서 0.001 내지 0.015 mg/dm2 로 바람직하게 만들어진다.
제 4 보호층들(도 3에 도시되지 않음)이 제 4 표면처리 탱크(4)에서 실란 커플링제에 의해서 적용된 동박 E는 건조기(5)를 통과하면서 건조되고(단계 8) 다음에는 권취 롤(6B) 주위로 권취된다.
위에서 설명한 단계들의 처리가 상세하게 설명될 것이다.
제 1 조화처리(제 1 단계)
제 1 조화처리는 비처리 무산소 압연 동박 A의 표면에서 도 3(A)에 도시된 구리로 이루어진 울퉁불퉁하고 거친 노듈들의 층들 a을 형성한다. 비처리 무산소 압연 동박 A의 표면에 제공된 제 1 조화처리 층들은 비소 화합물 및/또는 몰리브덴 금속이 추가된 황산구리 전해질(12)을 사용하는 황산구리 욕을 사용하는 제 1 조화처리 탱크(1)에서 "펄스 음극 전기분해법"에 의해서 형성된다.
펄스 음극 전기분해법
펄스 음극 전기분해을 수행하는 경우에 온-타임(on-time)(전류의 인가 시간)과 오프-타임(off-time)(전류 인가 중단 시간)을 결정하기 위해서는, 구리농도, 황산농도, 평균 전류밀도, 전해질의 유속, 욕 온도 및 처리시간을 고려할 필요가 있다. 이것들을 설정하기 위해서, 경험적으로는, 동등하거나 더욱 건전한 처리는, DC 전해질 도금에 의해서 건전한 "연소 도금(burn plating)"을 가능하게 하는 조건들을 펄스 음극 전기분해의 조건들과 교체함으로써 수행될 수 있음을 알 수 있다.
펄스 음극 전기분해 방법에 있어서 중요한 것은, 최대 값(피크)의 전류가 롤(7)과 양극들(11)에 인가되는 것이다.
일반적으로, 피크 전류값에 따라서, 대략적으로 (온타임과 오프타임의 비율의 합) x (평균 전류값)이 온-타임에 유동한다. 온타임과 오프타임의 비율의 합은, 예를 들면, 온-타암이 10ms이고 오프-타임이 40ms인 경우에 5이고, 비율의 합은 온-타임이 10ms이고 오프-타임이 60ms인 경우에 7이다.
이러한 경우에 있어서, 만일 황산구리 전해질(12)의 유속가 느리고 구리 이온들의 공급이 불충분하거나, 다른 한편으로 황산구리 전해질(12)의 유속가 빠르고 구리 이온들의 공급이 과도하면, 건전한 "연소 도금"은 수행할 수 없다. 그러므로, 처리는 황산구리 전해질(12)의 운용을 쉽게 하도록 구리 욕의 농도를 설정하고 평균 전류밀도, 유속, 욕 온도 및 처리시간을 조절함으로써 수행된다.
평균 전류밀도로서, 일반적인 실행은 상기한 설정 욕 온도하에서 건전한 "연소 도금"을 가능하게 하는 "DC 전해질 도금"을 수행하는 경우에 전류 값을 설정하는 것이다. 그러므로, 그것을 채용하면, 바람직하게는, 욕 온도와 처리시간(전류 공급시간) 모두의 경우에 있어서, "DC 전해질 도금"을 수행하는 경우의 값들이 사용된다. 예를 들면, 처리시간은 2.5 내지 50초이다. 황산구리 전해질(12)의 유속은 건전한 연소 도금 한계 전류밀도가 탐지도리 수 있게 하는 구리이온들의 공급을 가능하게 하는 것이 필요하다. 그러므로, 동박 A 의 운반속도의 약 절반의 속도로도 충분하다. 예를 들면, 운반속도가 6 내지 12 m/min이면, 유속은 3 내지 6 m/min가 된다.
펄스 음극 전해질 도금을 채용하는 경우에 있어서, 피크 전류시간에 구리이온들을 공급하는 것이 중요해진다. 이론적으로, 황산구리 전해질(12)의 유속은 요구되는 동박의 운반속도보다 빠르다. 그러나, 구리 이온들은 심지어 오프-타임 때에 공급되고, 따라서 황산구리 전해질(12)의 유속을 온-타임의 비율의 합이 커지는 것만큼 높아지게 만드는 것이 불필요하다. 실제적으로, 만일 황산구리 전해질(12)의 유속이 DC 전해질 도금을 채용하는 경우에 동박의 운반속도의 약 절반이면, 처리가 가능해진다.
온-타임과 오프-타임을 결정하는데 있어서, 실험실에서, 온-타임과 오프-타임의 비율을 발견하였다. 즉, 온-타임/오프-타임은 1:4 내지 1:6의 범위를 갖는다.
만일 온-타임/오프-타임이 1:1 내지 1:4의 범위보다 작으면, 음극 전해질 도금(매끄러운 전해질 도금)과 큰 차이가 없다. 다른 한편으로, 상기 범위를 초과하는 경우에는, 피크 전류가 높아지고, 연소 도금은 극단적으로 수지상의 예리한 형상을 형성하고, 따라서 도금의 이탈이 뚜렷해지고, 도금의 이탈은 제 1 조화처리 탱크(1) 내로 발생하고, 결과적으로 건전한 연소도금은 유지할 수 없게 된다.
구체적 예들
예를 들면, 운반속도는 6 내지 12 m/min로 설정되었고, 황산구리 전해질(12)의 유속(제 1 순환 층류의 속도)은 3 내지 6 m/min로 설정되었고, 전해질 시간은 2.5 내지 5.0초로 설정되었다.
황산구리 전해질
황산구리 전해질(12)로서, 예를 들어 구리로서 20 내지 30g/ℓ의 황산구리, H2SO4로서 90 내지 110g/ℓ의 농도를 갖는 황산, Mo로서 0.15 내지 0.35g/ℓ의 몰리브덴산나트륨, 및 0.005 내지 0.010g/ℓ의 염소이온 변환의 염소를 혼합하여 얻어진 전해질 용액이 사용되었다. 욕 온도는 18.5 내지 28.5℃로 설정되었다.
펄스 음극 전해질 도금
전원 접촉 롤(7)과 산화이리듐 양극들(11) 사이에 인가되는 펄스형 전류의 밀도, 즉 펄스 음극 전해질 도금 전류밀도는 예를 들어 22 내지 31.5A/dm2으로 설정된다.
위에서 설명한 바와 같이, 피크 전류밀도(온-타임시의 전류밀도)는 온-타임, 오프-타임 및 펄스 음극 전해질 도금 전류밀도에 따라서 결정된다.
그 값은 특별히 제한되지는 않으나, 예를 들면 온-타임은 10 내지 60ms로 설정될 수 있다. 예를 들면, 온-타임이 10ms로 설정되면, 바람직하게는 피크 전류밀도는 157.5 A/dm2 이하, 보다 바람직하게는 154 내지 157.5 A/dm2 범위로 설정된다.
위에서 설명한 황산구리 전해질(12)의 적당한 유속 및 상기한 전해질 조건하에서 산화이리듐 양극들(11) 사이의 적당한 거리가 설정되면, 건전한 울퉁불퉁한 조화처리 구리 노듈들의 층 a (도 3(A)참조)이 비처리 무산소 압연 동박 A의 표면상에 형성된다.
조화처리 층 a 의 표면 거칠기 Rz는 예를 들면 1.5 내지 1.6㎛이다.
다음으로, 제 1 조화처리된 동박 B는 제 2 조화처리 탱크(2)로 이동한다.
울퉁불퉁한 조화처리 구리 노듈들이 제 1 조화처리 탱크(1)의 동일한 욕 내로 떨어지는 것을 방지하기 위해서, 필요에 따라서, 펄스 음극 전해질 도금 후에, 전원 접촉 롤(7)과 산화이리듐 양극들(11) 사이에 인가된 전류의 밀도가 약 15 내지 20 A/dm2로 설정된 상태하에서, 하기에서 설명하게될 방법과 동일한 처리가 제 1 조화처리 탱크(1)에서 매끄러운 구리에 의해서 전해질 도금에 대하여 사용될 수 있다.
제 3 단계(제 2 조화처리)
제 2 조화처리 탱크(2)에 있어서, 제 1 조화처리 탱크(1)에서 동박의 표면상에 증착된 미세한 구리 조화처리 노듈들의 층들이 동박 표면들의 상부로부터 떨어져 나가는 것을 방지하고 각각의 미세한 구리 조화처리 노듈들의 표면형상을 조정하고 표면적들을 작고 균등하게 조정하기 위해서, 매끄러운 동도금이 적용된다. 구체적인 예들이 다음에 설명될 것이다.
황산구리 전해질(22)
제 2 조화처리 탱크(2)에서 전해질(22)로서, 예를 들면, 구리로서 35 내지 55g/ℓ의 양으로 황산구리를 함유하고 H2SO4로서 90 내지 110g/ℓ의 농도를 갖는 황산을 함유하는 것이 사용되었다. 욕 온도는 35 내지 55℃로 설정하였다.
매끄러운 전해질 도금 조건
롤(7)과 양극(21) 사이에 연속적으로 인가된 음극 전해질 도금 전류의 밀도는 15 내지 20A/dm2 으로 설정되었다.
전해질(22)의 적당한 유속과 산화이리듐 양극들(21) 사이의 적당한 거리로서, 매끄러운 구리 도금층이 제 1 조화처리 층(미세한 구리 조화처리 노듈들)의 표면에 형성된다.
예를 들면, 동박의 운반속도는 예를 들어 6 내지 12m/min로서 제 1 단계에서의 운반속도와 동일하며, 제 2 순환 층류 속도는 3 내지 6m/min이다.
전기분해 시간은 도금이 매끄러운 도금이기 때문에 (전류밀도 x 처리시간 = 매끄러운 도금 양)으로 한정되고, 예를 들어 약 3.75 내지 7.5초이다.
이러한 경우에 매끄러운 도금 후에 최종 조화처리된 형상의 거칠기 Rz는 동박의 양 표면들에 대하여 3.0 이하, 바람직하게는 2.3 내지 3.0 범위, 보다 바람직하게는 2.4 내지 2.5 범위의 JIS-B-0601에서 한정된 표면 거칠기 Rz를 갖도록 만들어진다.
매끄러운 동도금에 의해서, 2차 전지의 컬렉터로서 표면처리된 동박 E을 사용하는 경우, 구리 노듈들의 이탈, 2차 전지에서 분리기에서의 뜻하지 않은 증착, 2차 전지의 양극으로 사용된 리튬 화합물과 함께 비정상적인 전착으로 인한 충전과 방전에서의 결점을 피할 수 있다.
녹방지 층들의 형성(단계 5, 5A)
바람직하게는 3.0 이하의 Rz로 단계 3의 처리에 따라서 마감된 동박 C의 표면들은 크롬산 부식 억제제나 음극 전해질 도금에 담그기(dipping)를 수행하고 이에 의해서 표면처리된 동박의 녹방지 능력을 증가시켜서 제 3 녹방지 층들을 구비하게 된다.
크롬산염 처리의 경우에 있어서 피복들의 두께는 크롬 금속의 양에 따라서 0.005 내지 0.025 mg/dm2 범위 내에 있게 된다. 만일 이러한 증착 량의 범위 내에 있다면, 표면은 JIS-Z-2371에 규정한 염수 분무 시험의 조건(염수의 농도: 5%의 Nacl과 35℃의 온도)하에서 24시간 동안 산화구리에 노출되지만 변색되지 않는다.
녹방지 층들의 형성에 대하여, BTA로 대표되는 유기 부식 억제제들 중에서, 그 파생 화합물들에서 내열성이 우수한 것들이 상업적으로 유용하며, 적당히 선택하여 사용될 수 있다.
부수적으로, 유기 부식 억제제들을 채용한 경우에 있어서, 예를 들어 Chiyoda Chemical Co., Ltd.의 제품번호 C-143을 5.0wt를 함유한 욕에 담그기를 수행하고 얻어진 피복들을 35 내지 40℃로 조정된 온도하에서 건조시켜서 크롬산 처리에 비교할만한 녹방지 효과를 줄 수 있다.
보호층의 형성(단계 7)
크롬산 처리된 동박 D의 표면들은 실란 커플링제로 바람직하게 적당히 피복된다(제 4 보호층들).
실란 커플링제 처리에 의해서, 특히 실란-기지 활성재료에 혼합된 바인더와의 접착력과 결합력이 향상될 수 있다.
커플링제는 관련된 활성재료에 따라서 적당히 선택된다. 그러나, 본 발명의 제 1 실시 예에서는, 실란-기지 활성재료와의 친화성이 훌륭한 에폭시-기지, 아민-기지, 또는 비닐-기지 커플링제가 특히 바람직하게 선택된다. 그것의 구조식에 있어서 "이중 결합" 또는 "질소를 함유한 화합물"을 갖는 커플링제는 교차결합 반응이 풍부하고, 접착효과가 훌륭하여 바람직하다.
본 발명의 제 1 실시 예에서, 등급 및 형식은 제한되는 것은 아니지만, 접착력을 적어도 화학적으로 개선시키기 위해서, 동박의 조화처리된 표면상에 피복되는 실란 커플링제의 증착 량은 예를 들어 0.001 내지 0.015 mg/dm2 범위의 실란이 바람직하다.
예들 및 비교예들
하기에서는, 본 발명의 실시 예들을 기초한 예들과 비교예들이 설명될 것이다.
예 1
기초 재료로서, 무산소 압연 구리 A로 제조되고 0.018 mm의 두께를 가지며 JIS-B-0601에서 규정한 표면 거칠기 Rz의 견지에서 0.8㎛의 표면 거칠기를 가지며 상온(예를 들어 25℃)에서 6.2%의 신장율을 갖는 비처리 압연 동박 A가 사용되었다. 이 동박의 두 표면들은 다음의 조건하에서 조화처리되었다.
이러한 조화처리는, 차폐판(13)에 의해서 분리되고, 제 1 조화처리 탱크(1)의 유입구로부터 바닥쪽으로 동박의 전면을 조화처리하는 것과, 그리고 바닥으로부터 배출구 쪽으로 동박의 배면을 조화처리하는 것으로 나뉘었다. 전원 접촉 롤(7)과 산화이리듐 양극들(11)로 인가된 전류에 대하여, 온-타임은 10ms로 설정하였고, 오프-타임은 60ms로 설정하였다(온-타임과 오프-타임의 비율의 합은 7). 두 표면들에 제 1 조화처리 층들 a를 제공하기 위해서 펄스 음극 전해질 도금에 의해 제 1 조화처리를 수행하는 동안에, 동박 A는 위에서 설명한 운반 속도로 운반되었다.
위에서 설명한 바와 같이 펄스 음극 전해질 도금을 2개로 나눈 이유는, 온-타임과 오프-타임의 설정효과를 신뢰성있게 얻기 위한 것이다. 제 1 조화처리 탱크(1)에서의 유속을 제한하여 두 표면들을 처리함으로써, 인가전류가 피크전류에 도달하는 경우에, 구리 이온들의 공급은 동박 A의 양 표면들에서 불충분하여 불균일한 조화처리가 일어나게 된다. 이것은 그것을 피하기 위한 것이다.
다음으로, 제 2 조화처리 탱크(2)에서의 매끄러운 동 도금과 같이, 제 2 조화처리 탱크(2)의 유입구로부터 바닥쪽으로 양측에서 DC 전해질 캡슐 도금에 의해서 제 1 조화처리 층들의 표면들에 제 2 조화처리 층들을 동시에 형성하기 위해서, DC 전류가 롤(7)과 양극들(21)에 계속적으로 인가되었다.
예 1 내지 4와 비교예들 1 내지 5에 있어서, 음극 전해질 도금 조건들은 제 1 단계에서는 "펄스 음극 전해질 도금"에 대하여 그리고 제 3 단계에서는 "DC 음극 전해질 도금"에 대하여 별도로 설명될 것이다.
[표 1]
조건 1, 제 1 조화처리 층(황산구리 전해질(22))을 형성하는 욕 조성 및 처리 조건
황산구리 금속 구리로서 23.5 g/ℓ
황산 100 g/ℓ
몰리브덴산나트륨 몰리브덴으로서 0.25 g/ℓ
염산 염소 이온으로서 0.002 g/ℓ
황산제2철 금속 철로서 0.20 g/ℓ
황산 크롬 3가크롬으로서 0.20 g/ℓ
욕 온도 25.5℃
펄스 음극 전기분해 온-타임 10 ms
펄스 음극 전기분해 오프-타임 60 ms
펄스 음극 전기분해 평균 도금 전류밀도 22.5A/dm2
[표 2]
조건 2, 제 2 매끄러운 동도금 층 형성 조건, 황산구리 전해질(22)
황산구리 금속 구리로서 45g/ℓ
황산 110 g/ℓ
욕 온도 50.5℃
DC 음극 전기분해 도금 전류밀도 18.5A/dm2
조건 3, 녹방지 층 형성 조건
녹방지로서, 3 g/ℓ의 CrO3를 함유한 크롬산염 용액에 침지한후 건조하여 녹방지 층들이 형성되었다.
조건 4, 보호층 형성 조건
그 다음에, 0.5 wt%로 조정된 에폭시-기지 실란 커플링제(Chisso Corporation에 의해서 제조된 Sila-ace S-510)가 박막을 형성하기 위해서 제 2 조화처리 층들상에 피복되었다.
측정 조건, 결과 및 평가방법
상기한 조건하에서 얻어진 표면처리된 동박의 표면 거칠기는 JIS-B-0601에서 규정한 Rz에 의해서 측정하였고 그 결과가 표 3에 나타나 있다.
조화처리의 균등도는 다음과 같이 평가되었다.
첫째, 표면처리된 동박 E 가 250mm 정사각형 모양의 조각으로 절단되었다. 조화처리된 표면들상에서, 시판중인 폴리페닐렌 에테르(PPE) 수지-기지 기판(Panasonic Corporation에 의해서 제조된 MEGTRON-6 수지침투 가공재에 대응)이 이중면 구리 피복 다층보드를 형성하기 위해서 중첩되어 고온 가압되었다. 이것은 벗겨서 분리시켰다. 조화처리의 균등도는 하기에서 설명하는 바와 같이 접착상태로부터 평가하였다.
조화처리의 균등도에 대하여, 벗김 강도(peel strength)는 기판에 대한 벗김 접착력을 측정하기 위해서 사용된 JIS-C-6481에 규정된 측정방법에 따라서 측정하였다.
평가에 있어서(분산 차트 평가), 측정 차트에서 최대값과 최소값 사이에 "차이"가 없는(즉, 변동없이 차트가 직선을 그리는) 필링(peeling)의 경우가 조화 균등도에서 훌륭한 것으로 고려되었고, "매우 좋음"으로 평가되었다. 만일 차트에서의 변동이 0.02 kg/cm 내에 있다면, "좋음"으로 평가되었다. 0.05 kg/cm 내의 경우는 "보통"으로 평가되었고, 0.05 kg/cm를 초과하는 경우에는 "나쁨"으로 평가되었다.
이러한 접착 강도의 수치 분산이 표 3에 나타나 있다.
비정상적인 조화처리의 존재가 광학 현미경을 통해서 잔류 구리(완전한 표면 식각후에 기판 표면들 상에서)의 정도의 가시적인 관찰에 의해서 평가되었다.
잔류 구리는 표 3에 나타나 있다. 구리 피복 적층보드의 표면들을 식각한 후에, 단위면적(0.5 mm x 0.5 mm)당 잔류 구리가 전혀 관찰되지 않으면 "매우 좋음"으로 평가하였다. 거의 관찰되지 않은 경우는 "좋음"으로 평가하였고, 어느정도 관찰되는 경우에는 "보통"으로 평가하였고, 두드러진 양으로 관찰되는 경우에는 "나쁨"으로 평가되었다.
예 2
예 2에 있어서, 기초 재료로서, JIS-B-0601에서 규정한 표면 거칠기 Rz의 견지에서 2.5㎛의 동박의 두 표면들의 표면 거칠기와 상온(주위 온도)에서 6.2%의 신장율을 갖는 0.018mm 두께를 가지며 무산소 구리로 제조된 비처리 압연 동박으로 구성된 동박이 사용되었다.
즉, 이것은 기초 재료의 표면 거칠기에서 예 1과는 다르다. 한편, 조화처리는 예 1에 적용된 것과 동일한 조건하에서 적용되었다. 조화처리와 표면 측정이 수행되었고 그래서 제 2 동도금 층들의 표면거칠기는 표면거칠기의 관점에서 3.0㎛ 이하가 되었다. 예 1에서와 수행된 것과 유사한 평가와 측정이 수행되었다.
그 결과들이 표 3에 나타나 있다.
예 3
기초 재료로서, 0.018mm의 두께, 상온하에서 3.6%의 신장율, 그리고 Rz의 견지에서 0.8 내지 1.1㎛을 갖는 무산소 구리 압연 박(Furukawa Electric Co., Ltd.에 의해서 제조)이 사용되었다.
즉, 이것은 기초 재료의 표면 거칠기에서 예 1 및 2와는 다르다. 한편, 예 1에 적용된 것과 동일한 조화처리 및 표면처리가 수행되었다. 예 1에서 수행된 것과 유사한 평가와 측정이 수행되었다. 그 결과들이 표 3에 나타나 있다.
예 4
기초재료로서, 예 1에서 사용된 비처리 압연 동박이 사용되었다. 제 1 조화처리 조건하에서 펄스 음극 전해질 도금의 시간에서 오프-타임은 40ms로 설정되었다. 한편, 예 1에 적용된 것과 동일한 조화처리 및 표면처리가 수행되었다. 예 1에서와 수행된 것과 유사한 조화처리 및 표면처리가 수행되었고, 그래서 얻어진 표면 처리된 면의 거칠기는 Rz의 견지에서 3.0㎛ 이하가 되었다. 예 1에서 수행된 것과유사한 평가와 측정이 수행되었다. 그 결과들이 표 3에 나타나 있다.
비교예 1
기초재료로서, 예 1에서 사용된 무산소 구리로 제조된 비처리 압연 동박이 사용되었다. 두 표면들은 펄스 음극 전해질 도금에 있어서 예 1과 유사한 황산구리 전해질(2)의 욕 조성에 의해서 DC 음극 전기분해에 의해서 처리되었다. 얻어진 전방과 후방의 조화처리된 표면들의 거칠기는 Rz의 견지에서 3.0㎛ 이하가 되었다. 한편, 예 1에서 수행된 것과 동일한 처리가 적용되었다. 예 1에서 수행한 것과 유사한 평가와 측정이 수행되었다. 그 결과들이 표 3에 나타나 있다.
비교예 2
기초재료로서, 예 1에서 사용된 비처리 압연 동박이 사용되었다. 이것은 비교예 1과 동일한 방식으로 처리되었다. 한편, 예 1에서 수행된 것과 유사한 평가와 측정이 수행되었다. 그 결과들이 표 3에 나타나 있다.
비교예 3
기초재료로서, 예 3에서 사용된 비처리 압연 동박이 사용되었다. 이것은 비교예 1과 동일한 방식으로 처리되었다. 한편, 예 1에서 수행된 것과 유사한 평가와 측정이 수행되었다. 그 결과들이 표 3에 나타나 있다.
비교예 4
기초 재료로서, 전해 박 형성조건들에 따른 IPC 스탠다드에 의해서 분류된 미들 프로파일(MP)로 형성된 주상 결정의 MP-18 ㎛의 비처리 동박이 사용되었다. 무광택 표면측(3.8㎛의 전착 용액 측의 Rz)에 대하여 비교예 1에서 수행된 것과 유사한 처리와 평가 및 측정이 DC 전기분해에 의해서 수행되었다. 그 결과들이 표 3에 나타나 있다.
조화처리전 거칠기,
Rz값 [㎛]		 조화처리후 거칠기,
Rz값 [㎛]		 접착강도, 평균 필(peel) 값
[㎏/cm]		 접착강도,
분산
차트 평가		 잔여 구리의 범위의
가시적인
평가
예 1 광택표면측 1.2 2.85 0.71 매우 좋음 좋음
무광표면측 0.8 2.55 0.65 매우 좋음 매우 좋음
예 2 광택표면측 2.5 2.95 0.73 좋음 좋음
무광표면측 0.8 2.50 0.68 매우 좋음 매우 좋음
예 3 광택표면측 0.8 2.60 0.65 매우 좋음 매우 좋음
무광표면측 0.8 2.60 0.62 매우 좋음 매우 좋음
예 4 광택표면측 1.2 2.90 0.75 좋음 약간 좋음
무광표면측 0.8 2.70 0.70 좋음 좋음
비교예 1 광택표면측 1.2 2.90 0.88 약간 좋음 약간 나쁨
무광표면측 0.8 2.75 0.78 좋음 보통
비교예 2 광택표면측 2.5 3.00 1.05 보통 약간 나쁨
무광표면측 0.8 2.70 0.75 보통 보통
비교예 3 광택표면측 0.8 2.85 0.83 약간 좋음 보통
무광표면측 0.8 2.70 0.75 약간 좋음 보통
비교예 4 광택표면측 1.8 2.95 0.95 보통 약간 나쁨
무광표면측 3.8 5.25 1.48 약간 나쁨 나쁨
표 3으로부터 알 수 있는 바와 같이, 예 1 내지 예 4의 표면처리된 동박들은 전면과 후면 모두에서 동일한 정도의 표면 거칠기를 가지며, 서로 다르지 않은 두 표면들의 거칠기 특성을 가졌다.
그러한 평가로부터, 심지어 그렇게 표면처리된 동박들이 사용된 경우에, 예를 들면, 리튬이온 2차 전지의 컬렉터들과 실리콘-기지 활성재료가 피복되어 가압되고 그 표면들이 건조되어 음극 컬렉터들을 형성하게 되었고, 실리콘-기지 활성재료들은 균등한 두께로 적층될 수 있었다. 음극 전극들로서 라미네이트들을 사용하는 리튬이온 2차 전지들은 충전 및 방전특성이 우수하고 긴 서비스 수명을 갖는다.
특히, 예 1 내지 예 3은 좋은 평가결과를 나타냈다. 제 1 조화처리의 펄스 전해 도금의 충전전류의 온-타임은 10ms로 설정하고 오프-타임은 60ms로 설정하는 것이 바람직함을 알 수 있었다.
예 1 내지 예 4과 비교해보면, 비교예 1 내지 3의 동박들은 예 1 내지 예 4에서와 동일한 정도의 표면 거칠기 Rz를 가지며, 예 1 내지 예 4 보다는 높은 접착 강도를 가지나, 접착 강도는 동박의 전면과 배면 사이가 다르고, 그 결과들은 잔류 동박에서는 만족스럽지 못했다.
비교예들의 표면처리된 동박들은 리튬 이온 2차 전지의 컬렉터로서 사용되었다. 표면들은 피복되어 가압되었고 실리콘-기지 활성재료와 함께 건조되었다. 그런데, 이것들은 음극 컬렉터로서 두께 균등도의 관점에서 만족스럽지 못했다. 이러한 라미네이트를 음극 전극으로서 사용하는 리튬 이온 2차 전지는 충전 및 방전 특성이 우수하지 못하고, 서비스 수명 또한 짧았다.
비교예 4에 있어서, 표면거칠기는 기초재료로서 사용된 비처리 전해질 동박의 전면과 배면 사이에서 크게 달랐고, 따라서 두 표면들의 조화처리 상태는 동일하게 만들 수 없었으며, 그래서 접착강도도 전면과 배면 사이에서 크게 달랐다.
또한, 표면처리된 동박의 전면과 배면의 표면 형상들은 다르고, 그러므로 실리콘-기지 활성재료는 전면과 배면의 표면들상에 동일한 두께로 적층될 수 없고, 그래서 전위차가 발생하였다. 만일 전위차가 상기한 바와 같이 발생한다면, 예를 들어 다수의 2차 전지들을 직렬이나 병렬로 결합하여 회로를 구성하면, 2차 전지들의 충전 및 방전 효율에서 불편함이 발생하고, 그러므로 컬렉터로서의 특성들이 만족스럽지 못하게 된다.
상기한 바와 같이, 본 발명의 제 1 실시 예에 있어서, 기초재료로서, 무산소 압연 동박이 사용되었다. 제 1 조화처리로서, 표면들은 펄스 음극 전기분해에 의해서 조화처리되었다. 또한, 표면들은 매끄럽게하기(smoothening)에 의해서 처리되었다. 동박은 동박의 두 표면들에서 대략적으로 동일한 특성들을 갖도로 제조될 수 있다.
따라서, 예를 들면, 동박은 리튬 이온 2차 전지에 대한 컬렉터로서 적당하다.
또한, 표면이 본 발명의 제 1 실시 예에 의해서 처리된 동박에 의해서 얻어진 음극은 리튬 이온 2차 전지의 전위에서 발생할 수 있는 문제점을 회피하고 충전 및 방전 사이클을 연장시킬 수 있는 훌륭한 효과들을 갖는다.
이러한 방식에 있어서, 본 발명의 제 1 실시 예의 표면처리된 동박은, 심지어, 예를 들어, 리튬 이온 2차 전지의 컬렉터가 고착된 노듈들 사이에서 충전과 방전과정 동안에 큰 팽창과 수축을 나타내며 독특한 경도를 갖는 실리콘-기지 활성재료를 구비한 경우에도, 리튬 이온 2차 전지의 충전 및 방전 사이클을 연장시키고 높은 용량을 달성해야하는 필요성을 만족시킬 수 있다.
본 발명의 이 실시 예의 동박은 전기 전도도가 훌륭하고, 동박의 전면과 배면 모두를 쉽게 처리할 수 있으며, 실리콘-기지 활성재료와의 접착력이 우수하다. 리튬 이온 2차 전지의 음극 전극 컬렉터에 대한 동박으로서 제한되는 것은 아니며, 다양한 다른 응용들에도 잘 적용될 수 있다.
또한, 처리의 관점에서 볼 때, 동박은 컬렉터 단자의 초음파 결합성이 훌륭하고, 이러한 특성들을 필요로 하는 다양한 응용들에 적용될 수 있다.
제 2 실시 예
기초 재료
본 발명의 제 2 실시 예의 기초재료는 제 1 실시 예의 기초재료와는 다르며, 관통된 표면-비처리 동박이나 관통공들이 형성된 표면-비처리 동합금박이 사용된다.
하기에서는, 동박과 동합금박의 차이를 표현할 필요가 없는 경우에, 이것들은 "비처리 동박" 또는 "동박"으로 간단하게 표현할 것이다.
관통된 표면-비처리 동박으로서, 전해 동박이나 압연 동박이 사용될 수 있다.
관통된 표면-비처리 동박으로서, 주요 성분으로서 구리를 함유한 합금이 채용될 수 있다. 동합금박으로서, 특히 구리-주석 합금이 바람직하게 채용된다. 더욱 바람직하게는, 85%IACS 이상의 전기 전도도를 가지며 0.15% 이하의 주석함량, 즉 순수한 구리가 85%인을 갖는 구리-주석 합금이 채용될 수 있다.
표면 비처리 전해 동박이나 표면처리된 전해 동합금박이 동박으로서 기초재료로서 채용되는 경우, 바람직하게는, 관통공들의 형성 전에, 기초재료의 전면과 배면의 표면 거칠기가 JIS-B-0601에서 규정한 표면 거칠기 Rz에서 0.8 to 2.5㎛ 범위인 동박이 채용될 것이다. 상기한 전해 동박은 동박 형성시에 전착된 결정 입계들이 극단적으로 미세한 노듈들인 상태이고 전해 동박의 무광택 표면쪽 단면은 미세한 입계 상태 결정구조를 갖는 것이 바람직하다.
이것은 그러한 결정구조를 갖는 전해 동박이 상온, 예를 들면, 25℃의 온도에서 3.5% 이상의 신장율을 갖고, 그리고 예를 들어 리튬 이온 2차 전지에 대한 적용을 고려하는 경우에 실리콘-기지 활성재료를 가압하여 고온 적층할 때 가압 온도(150 내지 180℃)에서의 열적 팽창과 수축에 대한 충분한 적응성(followability)을 갖기 때문이다.
상온에서 3.5% 이상의 신장율을 바람직하게 갖는 관통공들의 형성전에 기초재료로서 사용된 표면 비-처리 전해 동박의 기계적인 특성은, 제 1 실시 예에서 잘 설명한 바와 같이, 관통된 조화처리 동박 표면들에 활성재료가 피복된 후에, 실리콘-기지 활성재료와의 접착력이 충전과 방전과정 동안에 실리콘-기지 활성재료의 팽창과 수축에 대하여 유지되고, 동박은 2차 전지의 어셉블리의 전극으로서 사용되고 가열 히스토리에 대한 적당한 후속 특징이 보장된다.
기초재료가 표면-비처리 압연 동박이나 표면-비처리 압연 동합금박인 경우에 있어서, 동박의 두 표면들에 대하여 1.5㎛ 이하의 표면 거칠기 Rz를 갖는 동박이 바람직하게 채용된다.
기초재료가 표면처리된 압연 동박인 경우에 있어서, 주석을 함유하는 구리 합금이나 무산소 구리를 압연함으로써 형성된 동박이 바람직하게 채용된다. 무산소 동박이 바람직하다는 사실은 제 1 실시 예에서 기초재료를 채용하는 경우에 설명하였다.
관통하기전 표면-비처리 압연 동박이나 표면-비처리 압연 동합금박의 특성은 바람직하게는 35 내지 45 kN/cm2 범위(만일,영률이 50 내지 65 MPa)의 값이 바람직하다.
조화처리
2차 전지에 대한 적용을 고려하는 경우에, 실리콘-기지 활성재료와의 접착력을 강화하고 떨어져 나감이 없이 대량의 활성재료를 고정상태로 유지하기 위해서, 관통된 조화처리 동박은, 균등한 울퉁불퉁한 구리 노듈이나 구리합금 노듈들로 구성된 극단적으로 낮은 거칠기의 제 1 조화처리 층 a (도 3(A) 참조)을 형성하기 위해서, 제 1 실시 예에서 제 1 단계와 유사한 처리에 의해서 동박의 두 표면들에서 즉, 음극 전해 도금에 의해서 처리된다.
제 1 조화처리에 의해서 처리된 제 1 조화처리 층을 건전하게 유지하기 위해서, 제 1 조화처리에서 사용된 노듈들과 동일한 성분을 갖는 도금 용액에 의해서 도금 층 b (도 3(B) 참조)를 매끄럽게 적용하기 위해서(음극 전해 도금) 그리고 이에 의해서 매끄러운 2차 처리된 층(캡슐 도금 층들)을 제공하기 위해서, 제 1 조화처리 층은 제 1 실시 예의 단계 3과 유사한 처리에 의해서 처리된다. 매끄러운 도금에 의해서 제공된 제 2 조화처리 층의 울퉁불퉁한 미세 노듈들은 제 1 조화처리 층을 형상면에서 건전하게 유지시키고, 노듈들의 균등도를 달성하고 떨어져 나감을 방지한다. 매끄러운 도금후에 조화처리 표면들은 JIS-B-0601에서 한정된 많아야 3.0㎛, 바람직하게는 2.5 내지 3.0㎛ 범위의 표면 거칠기로 바람직하게 조절된다.
녹방지 층들의 형성
바람직하게는, 제 1 실시 예에서 설명한 것과 동일한 방식에 있어서, 2차 매끄러운 도금이 수행된 후에, 녹방지 층들이 조화처리 표면의 표면들상에 제공된다.
녹방지 층은 제 1 실시 예에서와 유사한 크롬산염 녹방지 또는 유기 녹방지 층들이 될 것이다.
보호층의 형성
또한, 바람직하게는, 제 1 실시 예에서 설명한 것과 동일한 방식으로, 커플링제의 단일 분자로 구성된 보호층들이 녹방지 층의 표면에 제공된다.
도 4를 참조하면, 본 발명의 제 2 실시 예의 관통된 조화처리 동박의 제조방법(표면처리 방법)이 설명될 것이다.
관통
먼저, 기초재료가 동박인 경우가 설명될 것이다.
기초재료의 한 예로서, 표면-비처리 동박이 천공기(100)에 의해서 동박에 형성된 다수의 관통공들을 구비하도록 형성된다.
본 발명의 제 2 실시 예의 관통된 동박은, 제 1 실시 예에서 설명한 바와 같이, 활성재료로 피복되고 적층된 층의 건조단계에서 그리고 2차 전지에서 조립된 후에 충전과 방전과정 동안에 내열성과 가소성 적응성이 집중되므로, 적당한 기계적 특성들을 갖는 것이 요구된다. 예를 들면, 비커스 경도 Hv의 값은 80 내지 110 범위이고, 상온에서의 신장율은 바람직하게는 3.5% 이상이다.
그러한 관통된 동박은, 구경비가 최대 55%를 넘지않는 한, 컬렉터로서 사용되는 경우에 동박의 파손과 가열 히스토리로부터 발생한 두드러진 소성변형으로 인하여 야기된 활성재료의 벗겨짐이 일어나지 않는다.
구경비는 개방부분의 전체 면적을 다수의 관통공들이 형성되기 전 표면-비처리 동박의 영역에 대하여 나타낸 비율을 의미한다.
한 관통공의 개방 부분의 면적은 리튬 이온들을 통과시키기에 충분한 면적, 예를 들어 0.01 mm2 이하가 바람직하다.
한 관통공의 개방 부분의 면적이 0.01 mm2 이하인 경우, 개방 부분은 단계 1의 조화처리에 의해서 폐쇄된다. 그러나, 리튬 이온들이 통과할 수 있는 간격은 유지될 수 있다. 이것으로 인하여, 컬렉터의 두 표면들 사이에서 활성재료의 증착량에서의 차이가 존재하는 경우에도, 활성재료의 전체 저장량은 리튬의 저장량을 작은 증착량의 측면에서 제한함이 없이 최대한으로 이용될 수 있다.
만일 한 관통공의 개방 부분의 면적이 0.01 mm2 보다 큰 경우, 활성재료는 전면과 배면 사이에 연결된다. 이것은 전력 수집특성에 있어서 효과적이다. 그러나, 한편으로는, 만일 개방 부분에 취약한 위치가 존재하면, 충전과 방전과정 동안에 활성재료의 팽창과 수축으로 인하여 동박 개방부분 주위에 균열이 때때로 형성된다.
제 1 조화처리(단계 1)
제 1 실시 예에서 단계 1의 처리와 동일한 방식에 있어서, 조화처리 구리 노듈들의 표면을 형성하기 위해서 펄스 음극 전해 도금이 사용되는 제 1 조화처리 탱크(1)로 안내할 관통공들이 표면-비처리 동박 A1에 형성되고, 이에 의해서 구리 노듈들로 만들어진 울퉁불퉁하고 미세한 조화처리 노듈들로 구성된 제 1 조화처리 층 a (도 3(A) 참조)이 동박 A1의 두 표면들 상에 형성된다.
표면에 제 1 조화처리 층이 형성된 동박 B1은 세척 탱크(15)(단계 2)에서 세척되고, 제 2 동도금 탱크(2)로 안내된다.
제 2 조화처리(단계 3)
제 2 동 도금 탱크(2)에 있어서, 매끄러운 동 도금 층들 b은 위에서 설명한 방법과 동일한 방식으로 제 1 실시 예에서의 단계 3으로서 적용된다.
매끄러운 도금을 거친 동박 C1은 세척탱크(25)(단계 4)에서 세척되어 제 3 탱크(3)로 안내된다.
녹방지 층들(단계 5, 단계 5A)의 형성
제 3 표면처리 탱크(3)에 있어서, 도 1의 단계 5 또는 도 2의 단계 5A에서 설명한 바와 동일한 방법이 크롬산염 녹방지 층들을 형성하는데 사용된다.
제 3 표면처리 탱크(3)에서 표면에 제공된 크롬산염 녹방지 층들을 갖는 동박 D1은 세척탱크(35)(단계 6)에서 세척되어 제 4 탱크(4)로 안내된다.
보호층들의 형성(단계 7)
제 4 표면처리 탱크(4)에 있어서, 제 1 실시 예에서 단계 7로서 위에서 설명한 처리와 동일한 방법에 의해서 실란 커플링제가 동박 D1의 표면상에 피복된다.
제 4 표면처리 탱크(4)에서 실란 커플링제가 표면에 피복된 동박 E1은 건조기(5)를 통과한 후 권취 롤(6B) 주위로 권취된다.
기초재료가 동합금박인 경우
상기 조화처리는 기초재료가 동박인 경우에 대한 처리이다.
기초재료가 동합금박인 경우에는, 제 1 조화처리와 제 2 조화처리는 위에서 설명한 처리에 의해서 잘 수행될 것이다. 그러나, 구리합금박에 따라서, 때때로 구리합금과 같은 합금에 의한 조화처리가 바람직하다.
표면-비처리 동합금박 A1에 대한 것과 동일한 합금 조성의 조화처리가 적용되는 경우에, 제 1 조화처리 탱크(1)에는 주요 성분으로서 구리를 함유하고 동합금박과 같은 타입의 금속을 적당히 용해하여 얻어진 황산구리 전해질(12)이 채워진다. 제 1 조화처리 탱크(1)에 있어서, 동합금 노듈들로 이루어진 울퉁불퉁하고 미세한 조화처리 노듈들로 구성된 제 1 조화처리 층이 동합금박 A1의 두 표면상에 형성된다.
기초재료가 전해질 동박인 경우
전해질 동박이 표면-비처리 관통 동박 A1으로서 사용되는 경우에, 실리콘-기지 활성재료의 특성과 이차전지의 특성을 양호하게 개선하기 위해서, 매끄러운 표면형상을 나타내는 이중면 광택 전해 동박이 주상 결정입계들로 이루어진 결정구조를 갖는 전해 동박보다 바람직하다. 0.8㎛ 이상의 전해 동박의 형성 후에 JIS-B-0601에서 규정한 표면거칠기 Rz의 관점에서 2.5㎛이하의 전면과 배면 거칠기를 갖는 것이 바람직하다.
기초재료가 압연 동박 또는 압연 동합금박인 경우
기초재료가 압연 동박 또는 압연 동합금박인 경우에, 바람직하게는 무산소 구리재료(OFC 재료)가 사용될 수 있다.
기초재료로서, 전해질 동박, 압연 동박 또는 동합금박에 대한 구별없이, 상온에서 기초재료의 신장율은 바람직하게는 3.5%이상이다.
기초재료가 합금박이 아닌 관통된 동박인 경우
기초재료가 합금박이 아닌 관통된 동박인 경우에, 동박의 두 표면에 제공된 제 1 조화처리는, 실리콘-기지 화합물이나 금속 몰리브덴이 제 1 조화처리 탱크(1)에 추가된 황산구리 전해질(22)의 황산구리 욕을 사용하는 펄스 음극 전기분해에 의해서 적용된다.
예 및 비교예들
제 2 실시 예의 예들 및 비교예들이 다음에 설명될 것이다.
예 5 내지 8 그리고 비교예 5 내지 9에 있어서, 음극 전해도금 조건이 제 1 단계에서의 "펄스 음극 전기분해" 및 제 2 단계에서의 "DC 음극 전기분해"에 대한 것과는 별도로 설명될 것이다.
예 5
기초재료로서, 전해 동박 형성 조건에 의해서 거울면에 또한 형성된 액체 표면측을 갖는 0.018mm 두께의 표면-비처리 전해 동박이 50㎛ 직경의 구멍들을 형성하고 55%의 구경비를 제공하기 위해서 천공기(100)에 의해서 천공되고, 이에 의해서 "관통된 전해 동박"이 준비된다.
관통하기 전에 전해 동박으로는, JIS-B-0601에서 규정한 표면거칠기 Rz의 견지에서 무광택면측(전착 용액 표면측)에서 0.8㎛의 형상 거칠기를 가지며 광택면측(드럼 표면측)에서 1.2㎛의 표면 거칠기를 가지며 그리고 상온에서 6.2%의 신장율을 갖는 (Furukawa Electric Co., Ltd.에 의해서 제조된 이중면 광택 전해 도금박)이 사용되었다. 이러한 동박의 두 표면들은 다음의 조건하에서 조화처리 되었다.
제 1 실시 예에서 예 1과 동일한 방식으로, 조화처리는 동박의 두 표면을 조화처리 하기 위해서, 차폐판(13)을 가로질러서 제 1 조화처리 탱크(1)의 유입구로부터 바닥쪽으로 무광택 표면측(전착 용액 표면측)의 조화처리와 그리고 제 1 조화처리 탱크(1)의 바닥으로부터 배출구쪽으로 광택 표면측(드럼 필 표면측)의 조화처리로 나뉘었다.
펄스처리를 두 작동으로 나눈 이유는, 동박이 관통된 동박이고 그래서 피크 전류시에 발생하는 열이 비-관통 동박에서 보다 많기 때문에, 동박 A 의 파손이나 제 1 조화처리 탱크(1)에서의 신장율과 관련된 문제점을 회피하기 위한 것이다. 또한, 상기 처리는 펄스 음극 전기분해이고 그래서 박막 매치의 두 표면들의 마감 조화처리에 의해서 표면 거칠기를 만들기 위해서 산화이리듐 양극(11)에 인가될 전류의 온-타임과 오프-타임이 개별적으로 설정가능하기 때문이다.
다음에는, DC 음극 전해 도금에 의해서 제 2 조화처리가 제 2 조화처리 탱크(2)의 유입구로부터 바닥쪽으로 두 표면들에 동시에 적용되었다.
조건 1: 제 1 조화처리 층을 형성하기 위한 욕(황산구리 전해질(22)) 조성과 처리 조건들은 표 1에 나타낸 제 1 실시 예에서의 조건 1과 같다.
조건 2: 매끄러운 동도금 층을 형성하기 위한 처리조건들(황산구리 전해질(22))은 표 2에 나타낸 제 1 실시 예에서의 조건 1과 같다.
조건 3.: 녹방지 층 형성 조건들은 제 1 실시 예에서 녹방지 층들을 형성하기 위한 조건과 같다.
측정 조건들, 결과들 및 평가방법은 제 1 실시 예에서 잘 설명한 바와 같은 측정 조건들, 결과들 및 평가방법과 같다.
잔류 동은 제 1 실시 예에서 잘 설명한 것과 동일한 방식으로 평가되었다.
예 6
기초재로로서, 표면거칠기 Rz의 견지에서 2.5㎛의 광택면쪽 거칠기를 가지며 상온에서 5.2%의 신장율을 갖는 관통전 표면-비처리 전해 동박(Furukawa Electric Co., Ltd.에 의해서 제조된 이중면 광택 전해 동박)이 사용되었다. 예 5에서의 것과 유사한 조화처리와 표면처리가 수행되었고 그래서 단계 2에 의한 2차 표면 조화처리 후에 두 표면들의 표면 거칠기는 표면거칠기 Rz의 견지에서 3.0㎛가 되었다. 예 5에서와 유사한 평가 및 측정이 수행되었다.
그 결과들이 표 6에 나타나 있다.
예 7
기초재로로서, 예 5에서 사용된 관통전 표면처리된 전해 동박 대신에, 18㎛의 두께를 가지며 상온에서 4.2%의 신장율을 갖고 기초재료(Furukawa Electric Co., Ltd.에 의해서 제조된 동박)의 두 표면들상에서 0.8㎛의 표면거칠기 Rz를 갖는 무산소 구리의 압연 동박이 사용되었다. 예 5에서의 것과 동일한 방식으로 관통 후에 조화처리와 표면처리가 수행되었다. 예 5에서와 유사한 평가 및 측정이 수행되었다.
그 결과들이 표 6에 나타나 있다.
예 8
기초재로로서, 18㎛의 두께를 가지며 상온에서 3.5%의 신장율을 갖고 0.15%의 주석함량을 갖는 구리-주석 합금박(Furukawa Electric Co., Ltd.에 의해서 제조된 것)이 사용되었다. 다음의 표 4와 5에서 나타낸 조건들 1 및 2하에서 기초재료의 두 표면들에 조화처리가 적용되었다.
조건들은 표 3의 조건 1과 표 4의 조건 2에서 명시한 황산 제 1 주석을 제외하고는, 상기 표 1과 2에서 나타낸 조건 1 및 2와 동일하다.
조화처리에 있어서 황산구리 전해질(22)의 조성이 다른 것을 제외하고는, 에 5와 동일한 방식으로, 조화처리 및 표면처리가 수행되었고, 그래서 얻어진 처리 표면들의 표면거칠기 Rz는 3.0㎛이하가 되었다.
예 5에서의 것과 유사하게 평가 및 측정이 수행되었다.
결과들이 표 6에 나타나 있다.
[표 4]
조건 1A. 제 1 조화처리 층(황산구리 전해질(22))을 형성하는 욕 조성 및 처리 조건
황산구리 금속 구리로서 23.5 g/ℓ
황산 100 g/ℓ
몰리브덴산나트륨 몰리브덴으로서 0.25 g/ℓ
염산 염소 이온으로서 0.002 g/ℓ
황산 제1주석 주석으로서 2.35 g/ℓ
황산 제2철 금속 철로서 0.20 g/ℓ
황산 크롬 3가크롬으로서 0.20 g/ℓ
욕 온도 25.5℃
펄스 음극 전기분해 온-타임 10 ms
펄스 음극 전기분해 오프-타임 60 ms
펄스 음극 전기분해 평균 도금 전류밀도 22.5A/dm2
[표 5]
조건 2A. 제 2 매끄러운 동 도금층 형성 처리조건(황산구리 전해질(22))
황산구리 금속 구리로서 45 g/ℓ
황산 제1주석 주석으로서 4.5 g/ℓ
황산 110 g/ℓ
욕 온도 50.5℃
DC 음극 전기분해 평균 도금 전류밀도 18.5A/dm2
비교예 5
기초재료로서, 예 5에서 사용된 관통 동박이 사용되었다. 두 표면들은 예 5에서 적용된 것과 유사한 욕 조성으로 처리되었지만, 얻어진 조화처리 표면들 모두가 3.0㎛의 표면거칠기 Rz를 얻기 위해서 펄스 음극 전기분해 대신에 DC 음극 전해도금이 수행되었다.
다른 것들은 예 5에서의 것과 동일한 처리가 적용되었다.
예 5에서의 것과 유사하게 평가 및 측정이 수행되었다.
결과들이 표 6에 나타나 있다.
비교예 6
기초재료로서, 예 6에서 사용된 관통 동박이 사용되었다. 두 표면들은 예 5에서 적용된 것과 동일한 방식으로 처리되었다. 예 5에서의 것과 유사하게 평가 및 측정이 수행되었다.
결과들이 표 6에 나타나 있다.
비교예 7
기초재료로서, 예 7에서 사용된 관통 동박이 사용되었다. 두 표면들은 예 5에서 적용된 것과 동일한 방식으로 처리되었다. 예 5에서의 것과 유사하게 평가 및 측정이 수행되었다.
결과들이 표 6에 나타나 있다.
비교예 8
기초재료로서, 예 8에서 사용된 관통 동박이 사용되었다. 두 표면들은 예 5에서 적용된 것과 동일한 방식으로 처리되었다. 예 5에서의 것과 유사하게 평가 및 측정이 수행되었다.
결과들이 표 6에 나타나 있다.
비교예 9
기초재료로서, 무광택 표면측에서 3.8㎛의 표면거칠기 Rz를 가지며 광택 표면측에서는 1.8㎛의 표면거칠기 Rz를 갖는 IPC 스탠다드에 의해서 분류된 미들 프로파일(MP)로 형성된 주상결정의 M-18㎛의 비-관통 동박이 사용되었다. 이것은 단계 2에서의 처리와 동일한 방식으로 DC 전해 도금에 의해서 처리되었고 예 5에서와 동일한 방식으로 평가 및 측정되었다.
그 결과가 표 6에 나타나 있다.
처리전의
거칠기,
Rz [㎛]		 처리후의
거칠기,
Rz [㎛]		 필(peel)
강도(평균)
[㎏/cm]		 접착 강도,
분산
차트 평가		 잔여 구리의 범위의
가시적인
평가
예 5
전해 박		 광택표면측 1.2 2.85 0.81 매우 좋음 좋음
무광표면측 0.8 2.55 0.75 매우 좋음 매우 좋음
예 6
전해 박		 광택표면측 2.5 2.95 0.83 좋음 좋음
무광표면측 0.8 2.5 0.78 매우 좋음 매우 좋음
예 7
압연 박		 광택표면측 0.8 2.6 0.75 매우 좋음 매우 좋음
무광표면측 0.8 2.6 0.72 매우 좋음 매우 좋음
예 8
압연 합금		 광택표면측 0.8 2.65 0.81 매우 좋음 매우 좋음
무광표면측 0.8 2.7 0.8 매우 좋음 매우 좋음
비교예 5
전해 박		 광택표면측 1.2 2.9 0.91 약간 좋음 약간 나쁨
무광표면측 0.8 2.75 0.88 좋음 보통
비교예 6
전해 박		 광택표면측 2.5 3 1.15 보통 약간 나쁨
무광표면측 0.8 2.7 0.79 약간 나쁨 보통
비교예 7
압연 박		 광택표면측 0.8 2.85 0.81 약간 나쁨 보통
무광표면측 0.8 2.8 0.78 약간 나쁨 보통
비교예 8
압연 합금박		 광택표면측 0.8 2.9 0.88 보통 보통
무광표면측 0.8 2.95 1.01 보통 보통
비교예 9
전해 박		 광택표면측 1.8 2.95 0.95 보통 약간 나쁨
무광표면측 3.8 5.25 1.48 약간 나쁨 나쁨
표 6으로부터 명백하게 알 수 있는 바와 같이, 예 5 내지 8의 동박들은 전면과 배면에 동일한 정도의 표면거칠기를 가졌다. 두 표면들의 조화처리된 특성들은 다르지 않았다.
예 5 내지 8과 비교하면, 비교예 5 내지 8의 동박들은 예 5 내지 8에 대하여 접착 강도들이 우수했지만, 예 5 내지 8에 대하여 접착 강도와 잔류 구리의 분산의 관점에서는 열등했다. 균등한 두께로 음극 컬렉터들 상에 적층될 활성재료의 결합의 관점에서 보면, 이차전지에 대한 컬렉터로서 채용되는 경우에, 충전과 방전 특성에 있어서 결점이 발생하였다.
비교예 9의 일반적 목적의 사용을 위한 전해 동박에 있어서, 비처리 동박의 표면거칠기는 전면과 배면 사이에서 크게 달랐고, 그러므로 두 표면들의 조화처리된 상태들은 조화처리에서 가깝게 이루어질 수 없었다. 이러한 이유로, 비처리 동박의 전면과 배면 사이의 표면거칠기에서의 상당한 차이가 존재하는 동박을 기초재료로서 채용하면, 두 표면들의 균등한 표면거칠기를 얻기가 어렵다. 그러므로, 바람직하지 않은 것으로 판단된다.
위에서 설명한 바와 같이, 본 발명의 제 2 실시 예에서 펄스 음극 전기분해에 의해서 조화처리된 관통 동박의 표면처리에 의해서 얻어진 동박이 만들어질 수 있고, 그래서 동박의 두 표면들은 실질적으로 동일한 특성들을 갖는다. 그러므로, 이것은 예를 들어 리튬이온 이차전지용 컬렉터에 대한 동박으로서 바람직하다.
제 3 실시 예
본 발명의 제 3 실시 예는 예를 들어 리튬이온 이차전지의 음극에 대한 컬렉터로서 적당한 압연 동박 및 압연 동합금박(표면처리된 동박) 및 그 제조방법(표면처리방법)에 관한 것이다.
본 명세서에 있어서, 압연 동박 및 압연 동합금박의 차이를 나타낼 필요가 없는 경우에, 이들은 때로 "압연 박" 또는 "압연 동(합금)박"으로서 표현될 것이다.
기초재료
본 발명의 제 3 실시 예에 있어서 리튬이온 이차전지의 음극 컬렉터에 대한 압연 동박(합금박)에 대하여 바람직한 표면처리된 동박에서, 기초재료로서 표면-비처리 압연 동박(합금박)이 사용된다. 금속 구리나 구리합금으로 구성된 제 1 조화처리 층들을 제공하기 위해서, 표면들은 펄스 음극 전해도금이나 DC 음극 전기분해 조화처리에 의해서 처리된다.
본 발명의 제 3 실시 예의 기초재료의 처리되지않은 동박으로서, 터프 피치동(산소함유 구리)으로 제조된 압연 동박이나 적당한 금속 조합으로부터 주조 및 압연된 무산소 동 또는 동합금박이 사용된다. 기초재료는 그것의 표면이 처리되고, 예를 들어 이차전지의 컬렉터로서 처리된다.
기초재료로서, 무산소 구리로 제조된 압연 동박이 제 1 실시 예의 기초재료에 대하여 설명한 바와 같이 전도도와 신장율을 관점에서 바람직하다. 왜냐하면 잉곳은 산소나 금속산화물을 함유하지 않기 때문이다.
기초재료로서, 특성, 예를 들어 무산소 구리의 압연 동박으로 달성될 수 없는 신장율이나 전도도의 조정이 동박의 사용조건들로 인하여 필요한 경우에는, 압연 동합금박이 채용된다.
구리합금박으로서, 구리와 다양한 금속으로 구성된 구리합금은 경도, 신장율, 내열성, 및 녹방지 특성과 같은 특성들을 고려하여 선택될 수 있다. 채용된 동합금박은 전해 동박에 가까운 작업성(신장율) 및 전도도를 가지며 구리-주석, 구리-크롬, 구리-아연, 구리-철, 구리-니켈, 구리-주석-크롬, 구리-아연-주석, 구리-니켈-주석 및 구리-니켈-실리콘 합금과 같이 바람직한 압연 조건들을 갖는 장치들의 그룹으로부터 응용에 따라 선택될 수 있다.
기초재료로서 사용된 비처리 압연 동박(합금박)으로서, 바람직하게는 JIS-B-0601에서 규정한 표면거칠기 Rz의 관점에서 전면과 배면상에서 0.8 내지 2.5㎛의 표면거칠기를 갖는 박이 채용된다. 또한, 전기 전도도가 우수하고 IPC-TM-650에서 규정한 35 내지 45 kN/cm2 범위(영률의 견지에서, 50 내지 65 MPa)의 값을 갖는 압연 동박(합금박)이 바람직하다.
바람직하게는, 기계적 특성으로서 상온에서 3.5% 이상의 신장율을 갖는 압연 동박(합금박)이 채용된다. 충전과 방전동안에 실리콘-기지 활성재료의 팽창과 수축에도 불구하고 접착력을 유지하는 것이 필요하기 때문이다.
조화처리
본 발명의 제 3 실시 예에 있어서, 극단적으로 낮고 균등한 조화처리를 제공하기 위해서 비처리 압연 동(합금)박의 표면들상에 구리(합금)노듈들을 형성하기 위해서 펄스 음극 전기분해에 의한 조화처리 또는 DC 음극 전해도금에 의한 조화처리에 의해서 제 1 조화처리로서, 기초재료로서 사용된 비처리 압연 동박(합금박)이 처리된다.
또한, 제 2 조화처리로서, 표면들은 매끄러운 도금에 의해서 조화처리된다.
기초재료로서 사용된 비철 압연 동박(합금박)의 전면과 배면은, 동박(컬렉터)의 표면들에 대한 실리콘-기지 활성재료의 접착력을 개선하고 떨어져나감이 없이 다량의 활성재료를 균등하게 피복하기 위해서, 상기한 방식으로 조화처리된다.
본 발명의 제 3 실시 예의 동박(컬렉터)의 표면들은 바인더를 함유하는 실리콘-기지 활성재료과의 접착력을 개선하고 떨어져나감이 없이 다량의 활성재료를 균등하게 피복하기 위해서 조화처리된다.
제 1 조화처리에서 매끄러운 도금에 의해서 증착된 울퉁불퉁하고 미세한 노듈들은 건전한 형상들을 유지하고, 노듈들의 균등도를 유지한다. 제 2 도금층의 조화처리된 표면들은 JIS-B-0601에서 규정한 표면거칠기 Rz, 3.0㎛이하, 바람직하게는 2.5 내지 3.0㎛ 범위로 조절된다.
녹방지 층들의 형성
다음으로, 바람직하게, 제 1 실시 예에서 설명한 것과 동일한 방식으로, 제 2 도금층의 표면들에는 녹방지 층들(제 3 녹방지 층들)이 제공된다.
보호층들의 형성
녹방지 층들의 표면들은 제 1 실시 예에서 설명한 것과 동일한 방식으로 실란 커플링제의 단일 분자층들로 구성된 보호층(제 4 보호층)을 바람직하게 구비한다.
도 5 및 6을 참조하면, 음극 컬렉터용으로 바람직한 비처리 압연 동박(합금박)의 표면처리방법이 본 발명의 제 3 실시 예로서 설명될 것이다.
제 1 조화처리(단계 1)
도 5에서 릴(6A) 주위로 권취된 비처리 압연 동박(합금박)(압연후에 전기분해로 그리스를 제거한 압연된 박)이 조화처리 노듈들의 증착을 위해서 펄스 음극 전기분해나 DC 음극 전기분해 조화처리를 목적으로 제 1 조화처리 탱크(1A)로 안내된다.
제 1 조화처리 탱크(1A)에 있어서, 압연 동(합금)박 A2의 두 표면들은 미세한 조화처리 동(합금) 노듈들로 만들어진 울퉁불퉁하고 미세한 조화처리 구리 노듈들로 구성된 제 1 조화처리 층을 형성하기 위해서, 펄스 음극 전기분해나 DC 음극 전기분해 조화처리에 의해서 같은 시간과 같은 장소에서 처리된다.
도 6에 도시된 바와 같이, 비처리 동(합금)박의 한 표면은 제 1 조화처리 탱크(1B)의 유입구로부터 바닥쪽으로 조화처리에 의해서 조화처리되고, 다른 표면은 제 1 조화처리 탱크(1B)의 바닥쪽으로부터 배출구쪽으로의 조화처리에 의해서 조화처리된다.
즉, 제 1 조화처리 탱크(1B)의 유입구로부터 바닥쪽으로, 비처리 동(합금)박A2의 한 표면을 조화처리하기 위한 제 1 전극(11A)이 동박 A2의 한 표면에 대하여 펄스 음극 전기분해나 DC 음극 전기분해 조화처리를 수행하도록 배열된다. 다른 표면은 제 2 전극(11B)에 의해서 조화처리된다.
한 표면이 조화처리된 동박은 제 1 조화처리 탱크(1B)의 바닥쪽으로부터 배출구쪽으로 보내진다. 중간에 배열된 전극(11B)은 펄스 음극 전기분해나 DC 음극 전기분해 조화처리에 의해서 비처리 동(합금)박의 다른 표면을 처리하도록 사용되고, 이에 의해서 동박 A2의 다른 표면이 조화처리된다.
압연 동박 A2의 두 표면들을 한번에 조화처리하지 않고 한번에 단지 한 표면씩 별도로 조화처리하는 장점은 하기에서 추후에 설명할 것이다.
두 표면들상에서 조화처리된 압연 동(합금)박 B2는 세척탱크(15)(단계 2)에서 세척되고, 제 2 도금 탱크(2)로 안내된다.
제 2 조화처리(단계 3)
Second Roughening ( Step 3)
제 2 도금탱크(2)에 있어서, 산화이리듐 양극 전극(21)이 배열되고, 제 1 조화처리 탱크(1A,1B)에서 황산구리 전해질(12)의 것과 동일한 조성을 갖는 전해질(22)이 채워지며, 이에 의해서 매끄러운 도금(제 2 도금층들)이 적용된다.
매끄러운 도금에 의해서 처리된 동(합금)박 C2는 세척탱크(25)(단계 4)에서 세척되어 제 3 표면처리 탱크(3)로 안내된다.
녹방지 층의 형성(단계 5)
도 5에 도시된 제 3 표면처리 탱크(3)에 있어서, SUS 양극(31)이 배열되고, 크롬산염 전해질(32)이 채워지고, 이에 의해서 녹방지 층들이 제공된다.
크롬산염 녹방지층(제 3 녹방지층)이 구비된 동(합금)박 D2는
제 3 표면처리 탱크(3)에서 매끄러운 도금에 의해서 처리된 동(합금)박 C2는 세척탱크(35)(단계 6)에서 세척되어 제 4 표면처리 탱크(4)로 안내된다.
보호층들의 형성(단계 7)
제 4 표면처리 탱크(4)는 실란 커플링제(42)로 채워진다. 실란 커플링제는 동(합금)박 D의 표면들상에 피복된다.
유기 부식억제제에 의해서 녹방지 층을 형성하는 것이 또한 가능하다.
도 5는 유기 부식억제제에 의해서 녹방지 층을 형성하는 공정을 보여준다. BTA 용액(37)이 제 3 표면처리 탱크(3A)에 채워진다. BTA 필름들이 동박 C2의 표면들상에 피복되고, BTA로 이루어진 녹방지 층들을 형성하도록 건조된다.
제 4 보호층이 제공된 동(합금)박 E2은 건조기(5)를 통과하고 권취롤(6) 주위로 권취된다.
리튬이온 이차전지의 음극 컬렉터로서 사용하기 위하여 비처리 동(합금)박 A2의 표면들을 조화처리하는 방법으로서, 실리콘-기지 활성재료와의 접착력을 향상시키고 바인더와의 결합특성을 개선하기 위해서는, 조화처리된 표면의 거칠기를 작게 만들고 우수한 균등도를 제공하며 조화처리 구리 노듈들의 표면 층들을 매끄럽게 만드는 것이 중요하다.
이러한 이유로, JIS-B-0601에서 규정한 표면거칠기 Rz의 관점에서 0.8 내지 2.5㎛의 두 표면들의 상 거칠기를 가지며 상온에서 3.5% 이상의 신장율을 갖는 압연 동박이 바람직하게 사용된다.
본 발명의 제 3 실시 예의 표면처리된 동(합금)박에 있어서, 활성재료의 피복과 적층에서 건조과정시에 그리고 이차전지에서 조립된 후에 충전과 방전과정 동안에 내열성과 소성 적응성이 중요하게 고려되었고, 그러므로 기계적인 특성, 예를 들면 80 내지 180 범위의 비커스 경도 Hv 값이 바람직하고, 3.5% 이상의 동(합금)박의 신장율(상온에서의 신장율 특성은 그 이하)은 불충분하다. 그러한 동(합금)박에 있어서, 가열 히스토리에 기인한 두드러진 소성변형에 의해서 야기된 활성재료의 벗겨짐과 컬렉터의 파손은 일어나지 않는다.
펄스 음극 전기분해
비처리 압연 동(합금)박 A2에 제공된 제 1 조화처리 층들은 제 1 조화처리 탱크(1A)에서 펄스 음극 전해도금법에 의해서 적용된다. 즉, 제 1 조화처리는, 비처리 압연 동(합금)박의 표면들상에 구리나 구리합금의 울퉁불퉁하고 미세한 조화처리 노듈들을 형성한다.
구리 조화처리 노듈층을 형성하는 구체적인 예로서, 황산구리 전해질(120의 조성과 제 1 실시 예에서 설명한 펄스 음극 전기분해를 위한 전류의 적용조건이 적용된다. 구리 울퉁불퉁하고 미세한 조화처리 노듈의 건전한 층이 적당한 유속과 전극들 사이의 거리로서 동박의 표면상에 형성된다.
다음으로, 제 1 조화처리 동박 B가 제 2 조화처리 탱크(2)로 이동한다.
도 6에 도시된 바와 같이, 압연 동(합금)박 A2의 전면과 배면에 펄스 음극 전해 도금을 별도로 적용하기 위해서, 제 1 조화처리 탱크(1A)의 유입구와 바닥쪽 사이에서 전에 설명한 처리조건하에서 일측의 표면을 조화처리하고 다음에는 제 1 조화처리 탱크(1A)의 바닥쪽으로부터 배출구로 다른 표면을 조화처리하는 것이 조화처리 형상의 균등도와 안정성의 관점에서 바람직하게 수행되고, 펄스 음극 전해도금법으로서 바람직한 기술이다.
압연 동(합금)박 A2의 두 표면들을 동시에 조화처리하는 방법과 비교하여, 전체의 순간적인 피크 전류밀도로부터 야기된 박막의 열 발생에서 파생한 새깅(sagging)과 스트레칭이나 연소 이상과 같은 트러블을 억제하는 효과가 존재한다. 또한, 펄스 음극 전해 도금법이 사용되는 경우, 피크 전류밀도에 적합한 유속을 선택하는 것이 필요하다.
DC 음극 전기분해 조화처리
비처리 압연 동(합금)박 A에 제공된 제 1 조화처리 층들은 제 1 조화처리 탱크(1A)에서 DC 음극 전기분해 조화처리에 의해서 효과적으로 적용될 것이다.
구리 조화처리 노듈층을 형성하는 구체적인 예로서, 펄스 음극 전해도금법에서 사용된 도금욕 조성과 욕 온도조건들이 사용될 수 있다. 그런데, 음극 전해 도금 전류밀도는 28 내지 38.5 A/dm2로 설정되고, 전류가 계속적으로 인가되며, 구리 울퉁불퉁하고 미세한 조화처리 노듈들의 건전한 층들이 제 1 조화처리 탱크(1A)에서 적당한 유속과 전극들 사이의 거리로서 동박 표면들상에 형성된다.
이러한 경우에 있어서, 낮은 유속이 선택되는 경우, 바람직하게는 전원 접촉 롤(7)과 산화이리듐 양극(11)에 인가될 전류에 대하여 낮은 전류밀도 조건하에서 처리가 수행된다. 반면에, 높은 유속의 경우에는, 높은 전류밀도가 설정 및 선택된다.
제 2 동도금 탱크(2)에 있어서, 개별적인 미세한 조화처리 노듈들의 표면 형상들을 균등하게 만들고 표면적들을 작고 균등하게 만들며 제 1 조화처리로 증착된 미세한 조화처리 노듈들이 동(합금)박의 표면들로부터 떨어져나가는 것을 방지하기 위하여, 매끄러운 도금이 적용된다. 제 2 조화처리에 의해서, 양극에 대하여 사용된 리튬 화합물과 함께 분리기에 대한 뜻하지 않은 증착과 비정상적 전착과 구리(합금)노듈들의 분리로 인하여 야기되는 충전과 방전상에서의 트러블이 회피될 수 있다.
황산구리 전해질(22)
제 2 동도금 탱크(2)에서 황산구리 전해질(22)은 구리로서 35 내지 55 g/ℓ 범위의 황산구리를 특히 함유하고, 90 내지 110 g/ℓ의 황산(H2SO4) 농도를 갖는다. 욕 온도는 35 내지 55℃로 설정된다.
도금 조건
음극 전해 도금 전류밀도는 15 내지 20 A/dm2 로 설정된다. 매끄러운 동도금 층이 적당한 유속과 전극들 사이의 거리에 의해서 제 1 조화처리층(미세한 구리 조화처리 노듈들)의 표면들 상에 형성된다.
이 경우에 매끄러운 도금층의 형성후에 최종 조화처리 형상의 거칠기 Rz는 두 표면들에 대하여 JIS-B-0601에서 규정한 표면거칠기 Rz의 견지에서 바람직하게는 3.0㎛이하로 만들어진다.
녹 방지
다음으로, 제 3 녹방지 층을 제공하는데 필요한 것에 따라서 바람직하게는 박막은 크롬산 부식 억제제에 침지되거나 음극 전기분해(도 1에서 제 3 표면처리 탱크(3))에 의해서 처리되고, 이에 의해서 녹방지 파워(성능)가 증가하게 된다.
보호층들의 형성
또한, 바람직하게는, 실란 커플링제가 적당히 피복된다(제 4 보호층).
예들 및 비교예들
본 발명의 제 3 실시 예의 예들이 설명될 것이다.
예 9
기초 재료로서, 무산소 구리로 제조되고 0.018 mm의 두께를 가지며 JIS-B-0601에서 규정한 표면 거칠기 Rz의 견지에서 기초재료의 전면과 배면 모두에서 0.8㎛의 표면 거칠기를 가지며 상온(예를 들어 25℃)에서 6.2%의 신장율을 갖는 비처리 압연 동박이 사용되었다. 이 동박의 두 표면들은 다음의 조건하에서 조화처리되었다.
이러한 조화처리에 있어서, 도 5에 도시된 처리에 따르면, 조화처리는, 제 1 조화처리 탱크의 유입구로부터 바닥쪽으로 동박의 전면을 조화처리하는 것과, 그리고 제 1 조화처리 탱크의 바닥으로부터 배출구 쪽으로 동박의 배면을 조화처리하는 것으로 나뉘었다. 두 표면들에 제 1 조화처리 층들을 제공하기 위해서 펄스 음극 전기분해 조화처리에 대하여 온-타임은 10ms로 설정하였고, 오프-타임은 60ms로 설정하였다.
펄스 처리를 2개 작동으로 나눈 이유는, 온-타임과 오프-타임의 설정효과를 신뢰성있게 얻기 위한 것이다. 한정된 제 1 조화처리 탱크(1A)에서의 유속을 제한하여 두 표면들을 처리함으로써, 인가전류가 피크전류에 도달하는 경우에 두 표면들에서 구리 이온들의 공급이 불충분하여 불균일한 조화처리가 일어나게 되는 문제점들을 피하기 위한 것이다.
다음으로, 제 1 조화처리 층 표면들은 제 2 조화처리 탱크(2)의 유입구로부터 바닥쪽으로 전면과 배면 모두에서 동시에 DC 전기분해 캡슐 도금에 의해서 매끄럽게 도금되었고, 이에 의해서 제 2 도금층들이 제공되었다.
조건 1: 제 1 조화처리 층들을 형성하기 위한 욕(황산구리 전해질(22)) 조성과 처리 조건들은 제 1 실시 예에서의 조건 1과 같다.
조건 2: 제 2 매끄러운 동도금층 형성 조건과 황산구리 전해질(22)은 제 1 실시 예에서의 조건 2와 같다.
조건 3: 녹방지 층 형성조건들은 제 1 실시 예에서의 조건 3과 같다.
조건 4: 보호층 형성조건들은 제 1 실시 예에서의 조건 3과 같다.
얻어진 이중면 조화처리 동박의 표면거칠기는 JIS-B-0601에서 규정한 표면거칠기 Rz에 의해서 측정되었다.
그 결과가 표 8에 나타나 있다.
측정 조건과 결과 그리고 평가방법은 제 1 실시 예에서 설명한 방법과 같다.
예 10
기초 재료로서, 터프 피치동(Furukawa Electric Co., Ltd.에 의해서 제조됨)으로 제조된 압연 동박으로 제조되고 0.018 mm의 두께를 가지며 JIS-B-0601에서 규정한 표면 거칠기 Rz의 견지에서 두표면들에서 2.5㎛의 표면 거칠기를 가지며 상온에서 6.2%의 신장율을 갖는 비처리 압연 동박이 사용되었다. 조화처리는 예 9에서 적용된 것과 유사한 조건하에서 적용되었다. 조화처리와 표면처리가 수행되었고 그래서 제 2 도금층들의 표면거칠기 Rz는 3,0㎛이하가 되었다. 예 9에서와 유사한 평가 및 측정이 수행되었다.
그 결과들이 표 8에 나타나 있다.
예 11
예 8에서 사용된 비처리 압연 동박 대신에, 기초재료로서, 0.018 mm의 두께를 가지며 상온에서 3.5%의 신장율을 가지며 1.1㎛의 표면거칠기 Rz를 갖는 EFTEC-삼중구리-주석 합금 압연박(Furukawa Electric Co., Ltd.에 의해서 제조됨)이 사용되었다. 예 8에서와 유사하게 조화처리와 표면처리가 수행되었다. 예 8에서와 유사한 평가 및 측정이 수행되었다.
그 결과들이 표 8에 나타나 있다.
예 12
기초재료로서, 예 8에서 사용된 비처리 압연 동박이 사용되었다. 제 1 조화처리 조건들의 펄스 음극 전기분해의 시간에서 온-타임은 40ms로 설정하였다. 예 8에서와 유사하게 조화처리와 표면처리가 수행되었고 그래서 표면 처리면에서 얻어진 표면거칠기 Rz는 3,0㎛이하가 되었다. 예 8에서와 유사한 평가 및 측정이 수행되었다.
그 결과들이 표 8에 나타나 있다.
예 13
기초재료로서, 예 8에서 사용된 무산소 구리로 제조된 비처리 압연 동박이 사용되었다. 이것은 표 7에 나타낸 다음의 조건들하에서 DC 음극 전기분해 도금(28.5 A/dm2의 전류밀도값)에 의해서 처리되었고, 그래서 얻어진 전방과 후방 조화처리 표면들에 대한 표면거칠기 Rz는 3,0㎛이하가 되었다.
표 7에 있어서, 황산 제2철의 조건이 표 1에 추가되었다.
제 2 도금층 형성 처리에 있어서, 예 8에서와 같은 처리가 적용되었다. 예 8에서와 유사한 평가 및 측정이 수행되었다.
그 결과들이 표 8에 나타나 있다.
[표 7]
조건 3A, 제 1 조화처리 층을 형성하는 욕 조성 및 처리 조건
황산구리 금속 구리로서 23.5 g/ℓ
황산 100 g/ℓ
몰리브덴산나트륨 몰리브덴으로서 0.25 g/ℓ
염산 염소 이온으로서 0.002 g/ℓ
황산제2철 금속 철로서 0.20 g/ℓ
황산 크롬 3가크롬으로서 0.20 g/ℓ
욕 온도 25.5℃
펄스 음극 전기분해 평균 도금 전류밀도 28.5A/dm2
비교예 10
기초재료로서, 전해 박막 형성조건들(전착 용액측에서의 Rz는 3.8㎛이고 드럼 표면측에서의 Rz는 2.2㎛임)에 따른 IPC 스탠다드에 의해서 분류된 미들 프로파일(MP)로 형성된 주상결정의 M-18㎛의 비처리 동박이 사용되었다. 예 8에서와 유사한 평가 및 측정이 수행되었다.
그 결과들이 표 8에 나타나 있다.
비교예 11
기초재료로서, 비교예 10과 동일한 동박이 사용되었다. 예 11과 유사한 처리와 평가 그리고 측정이 수행되었다. 그 결과들이 표 8에 나타나 있다.
비교예 12
기초재료로서, 비교예 10과 동일한 동박이 사용되었다. 예 12와 유사한 처리와 평가 그리고 측정이 수행되었다. 그 결과들이 표 8에 나타나 있다.
비처리
코일의 표면거칠기,
Rz값 [㎛]		 조화처리후 표면거칠기,
Rz값 [㎛]		 필(peel)
강도(평균)
[㎏/cm]		 접착 균등도,
분산
차트 평가		 잔여 구리의 범위의
가시적인
평가
예 9
압연 OFC		 권선외측 0.8 2.65 0.61 매우 좋음 매우 좋음
권선내측 0.8 2.6 0.58 매우 좋음 매우 좋음
예 10
압연 TPC		 권선외측 2.5 2.95 0.73 매우 좋음 좋음
권선내측 2.5 2.95 0.7 매우 좋음 매우 좋음
예 11
압연 함금박		 권선외측 1.1 2.85 0.68 매우 좋음 매우 좋음
권선내측 1.1 2.9 0.72 좋음 좋음
예 12
압연 OFC		 권선외측 0.8 2.95 0.75 좋음 약간 좋음
권선내측 0.8 2.85 0.72 좋음 좋음
예 13
압연 OFC		 권선외측 0.8 2.9 0.78 약간 좋음 약간 좋음
권선내측 0.8 2.75 0.74 좋음 좋음
비교예 10 광택표면측 2.2 2.95 1.05 약간 좋음 약간 좋음
무광표면측 3.8 5.25 0.85 보통 보통
비교예 11 광택표면측 2.2 2.95 1.11 약간 나쁨 보통
무광표면측 3.8 5.25 0.94 약간 나쁨 약간 나쁨
비교예 12 광택표면측 2.2 2.95 1.16 보통 약간 나쁨
무광표면측 3.8 5.25 1.48 약간 나쁨 나쁨
표 8로부터 명백하게 알 수 있는 바와 같이, 예 8 내지 12의 표면 처리된 동박들은 조화처리 형상에 있어서 변화가 없었고, 두 표면들의 조화처리된 특성들은 다르지 않았다.
그러한 동(합금)박을 컬렉터로서 사용하는 경우에, 음극 전극을 형성하기 위해서 표면은 실리콘-기지 활성재료에 피복, 가압 및 건조된다. 이때, 실리콘-기지 활성재료는 균등한 두께로 적층될 수 있다. 음극 전극을 갖는 리튬이온 이차전지는 충전 및 방전 특성들에 있어서 훌륭하고, 긴 서비스 수명을 갖는다. 특히, 예 8과 9는 예 11보다 양호한 평가결과를 보였고, 제 1 조화처리의 펄스 전기분해의 온/오프-타임은 바람직하게는 10 ms/60 ms로 설정된다.
예 5 내지 12와 비교하면, 비교예 10 내지 12의 전해 동박들은 상기 예들에 비하여 동일한 정도의 광택면쪽 거칠기를 가지며 그것들 보다 우수한 접착 강도들 갖는다. 그러나, 전면과 배면의 거칠기는 크게 다르고, 그러므로 두 표면들의 조화처리된 상태는 동일하게 만들어지지 않으며, 접착강도는 전면과 배면 사이에서 크게 달라졌다. 그러나, 특히, 결과들은 전착 용액 표면쪽에서 잔류 구리의 관점에서는 만족스럽지 못했다. 이러한 동박은 실리콘-기지 활성재료 표면에 피복되어 가압 및 건조되었다. 그러나, 결과는 음극 전극 컬렉터의 두께 균등도의 관점에서 만족스럽지 못했다. 이러한 이유로 인하여, 음극 전극으로서 라미네이트를 사용하는 리튬이온 이차전지는 음극 전극의 전면과 배면 사이에서 전위에 있어서 차이를 보였다. 이러한 방식으로 전위에서 차이가 발생하면, 만일 회로를 형성하기 위해서 다수의 전극들을 직렬이나 병렬로 조립하면, 충전과 방전 효율에 있어서 문제점이 발생하고, 그러므로 컬렉터로서의 특성들은 만족스럽지 못하다.
위에서 설명한 바와 같이, 본 발명의 제 3 실시 예에서 펄스 음극 전기분해 조화처리 또는 DC 음극 전기분해 조화처리에 의해서 조화처리된 압연 동(합금)박이 제조될 수 있고, 그래서 동박의 2개의 표면들은 실질적으로 동일한 성질을 갖는다. 그러므로, 이것들은 예를 들어 리튬 이온 2차 전지들을 위한 컬렉터로서 바람직하다. 이러한 압연 동(합금)박을 사용하는 음극은 리튬 이온 2차 전지의 잠재적인 문제점이 회피되고 긴 충전 및 방전 사이클이 가능한 훌륭한 효과를 갖는다. 본 발명의 제 1 내지 제 3 실시 예들이 설명되었지만, 본 발명의 표면처리된 동박의 응용은 상기 제 1 내지 제 3 실시 예들에서 설명한 리튬 이온 2차 전지들의 음극 컬렉터에 대한 동박으로 제한되지는 않는다. 본 발명은 리튬 이온 2차 전지의 음극 컬렉터에 대한 동박으로 사용되는 것과 동일한 요구조건을 갖는 다른 응용들에도 적용될 수 있다.
1 : 제 1 조화처리 탱크 2 : 제 2 동도금 탱크
3 : 제 3 표면처리 탱크 4 : 제 4 표면처리 탱크
7 : 전원 접촉 롤 11 : 산화이리듐 양극
12 : 황산구리 전해질 22 : 황산구리 전해질
100 : 펀칭 기계

Claims (23)

  1. 표면처리된 동박으로서,
    활성재료와의 접착력을 개선하기 위해 펄스 음극 전기분해에 의해서 구리금속으로 제조된 제 1 조화처리 층을 구비한 기초재료인 표면-비처리 동박; 및
    접착된 구리 노듈을 유지하기 위해서 매끄러운 동 도금에 의해서 상기 제 1 조화처리 층의 표면에 제공된 제 2 동 도금층을 포함하는 표면처리된 동박.
  2. 제 1 항에 있어서, 상기 활성재료는 실리콘-기지 활성재료로 이루어지고, 상기 표면처리된 동박은 리튬이온 2차전지의 음극 컬렉터용 동박으로서 사용되는 표면처리된 동박.
  3. 제 2 항에 있어서, 상기 2차 동 도금 층의 표면 거칠기는 JIS-B-0601에서 규정한 표면 거칠기 Rz의 견지에서 3.0㎛이하인 표면처리된 동박.
  4. 제 2 항에 있어서, 기초재료로서 사용된 상기 비처리된 압연 동박의 상온상태에서의 신장율은 3.5% 이상이고, 기초재료로서 사용된 상기 비처리된 압연 동박의 비커스 경도(Vickers hardness)는 80 내지 110 범위인 표면처리된 동박.
  5. 제 2 항에 있어서, 기초재료로서 사용된 상기 비처리된 압연 동박에서 조화처리될 표면의 표면거칠기는 JIS-B-0601에서 규정한 표면 거칠기 Rz의 견지에서 0.8 내지 2.5㎛ 범위를 갖는 표면처리된 동박.
  6. 제 2 항에 있어서, 상기 기초재료의 두께는 0.0018mm인 표면처리된 동박.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서, 기초재료로서 사용된 상기 표면-비처리 동박은 무산소 구리로 제조된 압연 동박 또는 압연 동 합금박인 표면처리된 동박.
  8. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서, 기초재료로서 사용된 상기 표면-비처리 동박은 압연 동박 또는 압연 동합금박인 표면처리된 동박.
  9. 제 1 항 내지 제 9 항 중 어느 한 항에 있어서, 기초재료로서 사용된 상기 표면-비처리 동박은 이온들을 통과시키기에 충분하게 미세한 다수의 관통공들이 형성된 압연 동박 또는 압연 동합금박인 표면처리된 동박.
  10. 제 9 항에 있어서, 상기 관통공들 중 한 구멍의 개방부분의 면적은 0.01㎟ 이하인 표면처리된 동박.
  11. 제 10 항 또는 제 11 항에 있어서, 상기 관통공들의 개방부분들의 전체 면적은 상기 관통공들의 형성 전에 상기 비처리 동박의 면적의 55% 이하인 표면처리된 동박.
  12. 제 9 항 내지 제 11 항 중 어느 한 항에 있어서, 상기 관통공들을 구비하도록 형성된 상기 비처리 압연 동박 또는 상기 비처리 압연 동합금박의 두께는, 8 내지 35㎛이고, 전도도는 85% IACS 이상인 표면처리된 동박.
  13. 제 9 항에 있어서, 기초재료로서 사용된 상기 압연 동합금박은 구리와 주석의 합금으로 제조된 박으로 이루어진 표면처리된 동박.
  14. 제 1 항 내지 제 13 항 중 어느 한 항에 있어서, 상기 제 2 동도금 층은 부식 억제제로 제조된 제 3 녹방지 층을 구비하고, 상기 제 3 녹방지 층은 커플링제로 제조된 제 4 보호층을 구비한 표면처리된 동박.
  15. 제 14 항에 있어서, 상기 제 3 녹방지 층은 크롬층들에 의해서 형성되고, 상기 크롬층들의 크롬 증착량은 금속 크롬으로서 0.005 내지 0.025㎎/dm2 이며, 상기 제 4 보호층은 실란 커플링제에 의해서 형성되고, 상기 실란 커플링제의 증착량은 실리콘으로서 0.001 내지 0.015㎎/dm2 인 표면처리된 동박.
  16. 동박의 표면처리 방법으로서,
    표면-비처리 동박으로 제조된 기초재료상에 금속 구리로 제조된 활성재료와 접착할 수 있는 제 1 조화처리 층을 펄스 음극 전기분해에 의해서 형성하는 단계; 그리고
    상기 제 1 조화처리 층의 표면상에 제 2 동도금 층을 매끄러운 동 도금에 의해서 형성하는 단계;를 포함하는 동박의 표면처리 방법.
  17. 제 16 항에 있어서, 상기 펄스 음극 전기분해 처리는,
    황산구리 전해액이 소정의 유속에 의해서 제 1 조화처리 탱크에서 흐를 수 있도록 한 상태에서,
    상기 제 1 조화처리 탱크에 배열된 제 1 전극과 상기 제 1 조화처리 탱크의 외부에서 상기 기초재료와 접촉하는 제 2 전극 사이에 소정의 전류밀도로 소정의 전류를 소정의 온-타임(on-time)에 인가하고 소정의 오프-타임(off-time)에 인가를 중단하는 과정을 반복적으로 처리하는 동박의 표면처리 방법.
  18. 제 16 항에 있어서, 상기 펄스 음극 전기분해처리는,
    황산구리 전해액이 소정의 유속에 의해서 상기 제 1 조화처리 탱크 내부로 흐를 수 있도록 한 상태에서,
    상기 표면이 처리되지 않은 압연 동박의 일 표면에서는 상기 제 1 조화처리 탱크의 유입구로부터 바닥쪽으로, 다른 표면에서는 상기 제 1 조화처리 탱크의 바닥으로부터 다른쪽으로 조화처리를 수행하고,
    상기 기초재료의 전방과 후방에 상기 제 1 조화처리 층들을 별도로 형성하는 과정을 수행하는 동박의 표면처리 방법.
  19. 제 17 항 또는 제 18 항에 있어서, 상기 제 1 조화처리 탱크에 채워진 황산구리 전해질은 구리로서 20 내지 30g/ℓ의 황산구리, H2SO4로서 90 내지 110g/ℓ의 농도를 갖는 황산, Mo로서 0.15 내지 0.35g/ℓ의 몰리브덴산나트륨, 및 0.005 내지 0.010g/ℓ의 염소이온 변환의 염소를 욕온도 18.5 내지 28.5℃의 조건하에서 혼합하여 얻어진 전해질 용액이고, 피크 전류밀도는 157.5A/dm2이고, 온-타임(on-time)은 10ms, 오프-타임(off-time)은 60ms, 그리고 상기 펄스 음극 전해질 도금처리는 상기 온-타임과 상기 오프-타임을 반복하는 것에 의해서 수행되는 동박의 표면처리 방법.
  20. 제 16 항에 있어서, 상기 매끄러운 동도금은,
    황산구리 전해액이 소정의 유속에 의해서 상기 제 2 조화처리 탱크 내부로 흐를 수 있도록 한 상태에서,
    상기 제 2 조화처리 탱크에 배열된 제 1 전극과 상기 제 2 동도금 탱크의 외부에서 상기 기초재료와 접촉하는 제 2 전극 사이에 소정의 전류밀도를 연속적으로 인가하는 것에 의해서 수행되는 동박의 표면처리 방법.
  21. 제 20 항에 있어서, 상기 제 2 구리 도금탱크에 채워진 황산구리 전해질은 구리로서 황산구리의 함량이 35 내지 55g/ℓ이고, H2SO4로서 황산의 농도가 90 내지 110g/ℓ, 그리고 욕 온도는 35 내지 55℃로 설정되는 동박의 표면처리 방법.
  22. 제 16 항 내지 제 22 항들 중 어느 한 항에 있어서,
    상기 제 2 구리 판 층들상에 부식 억제제로 제조된 제 3 녹방지 층을 형성하는 단계; 및
    상기 제 3 녹방지 층상에 커플링제로 제조된 제 4 보호층을 형성하는 단계를 더 포함하는 동박의 표면처리 방법.
  23. 리튬이온 2차전지의 음극 컬렉터용 동박으로서,
    실리콘-기지 활성재료와의 접착력을 개선하기 위해서 동 금속으로 제조된 제 1 조화처리 층이 펄스 음극 전기분해에 의해서 제공되는 표면-비처리 동박으로 제조된 기초재료;
    부착된 동 노듈(nodules)을 유지하기 위해서 매끄러운 동도금에 의해 상기 제 1 조화층의 표면에 제공된 제 2 동 도금층;
    상기 제 2 동 도금층의 표면상에 제공된 부식 억제제로 이루어진 제 3 녹방지 층; 및
    상기 제 3 녹방지 층들의 표면상에 제공된 커플링제로 이루어진 제 4 보호층;을 포함하는 리튬이온 2차전지의 음극 컬렉터용 동박.
KR1020127025886A 2010-03-01 2011-02-25 동박의 표면처리방법, 표면처리된 동박, 및 리튬 이온 2차 전지의 음극 컬렉터용 동박 KR20130027484A (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JPJP-P-2010-044038 2010-03-01
JP2010044038 2010-03-01
JP2010060307 2010-03-17
JPJP-P-2010-060307 2010-03-17
JP2010080869 2010-03-31
JPJP-P-2010-080869 2010-03-31
PCT/JP2011/054371 WO2011108467A1 (ja) 2010-03-01 2011-02-25 銅箔の表面処理方法、表面処理銅箔およびリチウムイオン二次電池の負極集電体用銅箔

Publications (1)

Publication Number Publication Date
KR20130027484A true KR20130027484A (ko) 2013-03-15

Family

ID=44542120

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127025886A KR20130027484A (ko) 2010-03-01 2011-02-25 동박의 표면처리방법, 표면처리된 동박, 및 리튬 이온 2차 전지의 음극 컬렉터용 동박

Country Status (6)

Country Link
US (1) US20130071755A1 (ko)
EP (1) EP2544282A1 (ko)
KR (1) KR20130027484A (ko)
CN (1) CN102884660A (ko)
TW (1) TW201203669A (ko)
WO (1) WO2011108467A1 (ko)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101535853B1 (ko) * 2013-10-31 2015-07-13 한국생산기술연구원 마이크로 하드닝을 이용한 고강도 동박의 제조방법 및 이에 의해 제조된 고강도 동박
WO2017082542A1 (ko) * 2015-11-09 2017-05-18 엘에스엠트론 주식회사 전해동박, 그것을 포함하는 전극, 그것을 포함하는 이차전지, 및 그것의 제조방법
KR20200035593A (ko) 2018-09-27 2020-04-06 주식회사 엘지화학 양면 균일 전해 동박의 제조방법
US10975487B1 (en) 2019-12-09 2021-04-13 Chang Chun Petrochemical Co., Ltd. Electrolytic copper foil and electrode and copper-clad laminate comprising the same
KR20220077630A (ko) 2020-12-02 2022-06-09 주식회사 엘지에너지솔루션 동박 제조방법 및 동박 제조장치
KR20220077626A (ko) 2020-12-02 2022-06-09 주식회사 엘지에너지솔루션 동박 제조방법 및 동박 제조장치

Families Citing this family (46)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5301993B2 (ja) 2005-08-12 2013-09-25 モジュメタル エルエルシー 組成変調複合材料及びその形成方法
TWI438915B (zh) * 2008-02-21 2014-05-21 Sanyo Electric Co 太陽能電池模組
EP2440691B1 (en) 2009-06-08 2019-10-23 Modumetal, Inc. Electrodeposited, nanolaminate coatings and claddings for corrosion protection
JP5128695B2 (ja) * 2010-06-28 2013-01-23 古河電気工業株式会社 電解銅箔、リチウムイオン二次電池用電解銅箔、該電解銅箔を用いたリチウムイオン二次電池用電極、該電極を使用したリチウムイオン二次電池
JP5306418B2 (ja) * 2010-07-09 2013-10-02 日新製鋼株式会社 銅被覆鋼箔、負極用電極及び電池
US10472727B2 (en) 2013-03-15 2019-11-12 Modumetal, Inc. Method and apparatus for continuously applying nanolaminate metal coatings
BR112015022078B1 (pt) 2013-03-15 2022-05-17 Modumetal, Inc Aparelho e método para eletrodepositar um revestimento nanolaminado
WO2014145771A1 (en) 2013-03-15 2014-09-18 Modumetal, Inc. Electrodeposited compositions and nanolaminated alloys for articles prepared by additive manufacturing processes
CN105283587B (zh) 2013-03-15 2019-05-10 莫杜美拓有限公司 纳米叠层涂层
BR112015022020A8 (pt) 2013-03-15 2019-12-10 Modumetal Inc objeto ou revestimento e seu processo de fabricação
CN103789806B (zh) * 2013-12-12 2016-08-17 深圳首创新能源股份有限公司 电镀槽
CN104099652A (zh) * 2014-07-09 2014-10-15 山东金宝电子股份有限公司 一种电子铜箔的表面处理粗化工艺
EP3194163A4 (en) 2014-09-18 2018-06-27 Modumetal, Inc. Methods of preparing articles by electrodeposition and additive manufacturing processes
CA2961508C (en) 2014-09-18 2024-04-09 Modumetal, Inc. A method and apparatus for continuously applying nanolaminate metal coatings
JP6110581B2 (ja) * 2014-12-05 2017-04-05 三井金属鉱業株式会社 高周波信号伝送回路形成用表面処理銅箔、銅張積層板及びプリント配線板
CN104577039B (zh) * 2014-12-13 2016-11-16 山东精工电子科技有限公司 钛酸锂负极集流体的制备方法
MY186266A (en) * 2015-03-31 2021-07-01 Mitsui Mining & Smelting Co Ltd Roughened copper foil, copper foil provided with carrier, copper-clad laminated sheet, and printed wiring board
US9397343B1 (en) * 2015-10-15 2016-07-19 Chang Chun Petrochemical Co., Ltd. Copper foil exhibiting anti-swelling properties
US10243244B2 (en) 2015-11-04 2019-03-26 Johnson Controls Technology Company Systems and methods for bonding metal parts to the polymer packaging of a battery module
JP6182584B2 (ja) * 2015-12-09 2017-08-16 古河電気工業株式会社 プリント配線板用表面処理銅箔、プリント配線板用銅張積層板及びプリント配線板
US9707738B1 (en) 2016-01-14 2017-07-18 Chang Chun Petrochemical Co., Ltd. Copper foil and methods of use
CN107346831A (zh) * 2016-05-04 2017-11-14 上海奇谋能源技术开发有限公司 一种提高锂离子电池使用寿命的方法
CN105810949A (zh) * 2016-05-25 2016-07-27 江苏深苏电子科技有限公司 一种高比表面积集流体的制备方法
US11365488B2 (en) 2016-09-08 2022-06-21 Modumetal, Inc. Processes for providing laminated coatings on workpieces, and articles made therefrom
KR20180040754A (ko) * 2016-10-12 2018-04-23 케이씨에프테크놀로지스 주식회사 핸들링이 용이한 전해동박, 그것을 포함하는 전극, 그것을 포함하는 이차전지, 및 그것의 제조방법
US10529992B2 (en) * 2017-02-03 2020-01-07 Jx Nippon Mining & Metals Corporation Surface-treated copper foil, and current collector, electrode, and battery cell using the surface-treated copper foil
JP7193915B2 (ja) * 2017-02-03 2022-12-21 Ｊｘ金属株式会社 表面処理銅箔並びにこれを用いた集電体、電極及び電池
KR102646185B1 (ko) 2017-02-27 2024-03-08 에스케이넥실리스 주식회사 우수한 접착력을 갖는 동박, 그것을 포함하는 전극, 그것을 포함하는 이차전지, 및 그것의 제조방법
CA3057836A1 (en) 2017-03-24 2018-09-27 Modumetal, Inc. Lift plungers with electrodeposited coatings, and systems and methods for producing the same
CN110770372B (zh) 2017-04-21 2022-10-11 莫杜美拓有限公司 具有电沉积涂层的管状制品及其生产系统和方法
KR101992840B1 (ko) * 2017-06-20 2019-06-27 케이씨에프테크놀로지스 주식회사 울음과 찢김이 최소화된 동박, 그것을 포함하는 전극, 그것을 포함하는 이차전지, 및 그것의 제조 방법
CN108122691B (zh) * 2017-12-25 2020-06-19 赣州市中金高能电池材料股份有限公司 锂离子电容器集流体箔材及其制造方法
US10337115B1 (en) * 2018-01-05 2019-07-02 Chang Chun Petrochemical Co., Ltd. Surface treated copper foil for high speed printed circuit board products including the copper foil and methods of making
JP6582156B1 (ja) * 2018-02-23 2019-09-25 古河電気工業株式会社 電解銅箔、並びに該電解銅箔を用いたリチウムイオン二次電池用負極、リチウムイオン二次電池、銅張積層板及びプリント配線板
WO2019210264A1 (en) 2018-04-27 2019-10-31 Modumetal, Inc. Apparatuses, systems, and methods for producing a plurality of articles with nanolaminated coatings using rotation
CN109065833B (zh) * 2018-06-28 2021-04-02 合肥国轩高科动力能源有限公司 一种锂电池硅碳复合负极片的多孔集流体表面处理方法
EP3876307A4 (en) 2018-11-09 2022-10-26 Shenzhen Yuanzi Technology Co., Ltd. FOIL AND MANUFACTURING PROCESS
EP4010516A1 (de) * 2019-08-05 2022-06-15 SMS Group GmbH Verfahren und anlage zum elektrolytischen beschichten eines elektrisch leitfähigen bandes und/oder gewebes mittels pulstechnik
CN113130334A (zh) * 2019-12-31 2021-07-16 盛合晶微半导体(江阴)有限公司 提高底部金属与焊垫辨识度的方法
US20210381115A1 (en) * 2020-06-05 2021-12-09 Uchicago Argonne, Llc Production of lithium via electrodeposition
CN112921371A (zh) * 2021-01-21 2021-06-08 江苏铭丰电子材料科技有限公司 高频覆铜板用rtf铜箔的表面粗化固化处理方法
CN114695839A (zh) * 2021-03-29 2022-07-01 宁德新能源科技有限公司 电化学装置和电子装置
WO2022271390A1 (en) * 2021-06-25 2022-12-29 Macdermid Enthone Inc. Complex waveform for electrolytic plating
EP4166696A4 (en) * 2021-09-03 2023-08-09 Contemporary Amperex Technology Co., Limited METAL FOIL AND METHOD OF MANUFACTURE THEREOF, AND CURRENT COLLECTOR, ELECTRODE, BATTERY AND ELECTRICAL DEVICE
KR102413279B1 (ko) * 2021-11-11 2022-06-27 (주)미디어테크 리튬메탈 배터리 음극재용 리튬박 합지장치
LU502546B1 (en) * 2022-07-21 2024-01-22 Circuit Foil Luxembourg Copper foil, secondary battery comprising the same and production method thereof

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6317597A (ja) * 1986-07-10 1988-01-25 古河サーキットフォイル株式会社 印刷回路用銅箔及びその製造方法
JPH10112326A (ja) 1996-10-04 1998-04-28 Furukawa Battery Co Ltd:The アルカリ二次電池用電極
JP3623621B2 (ja) 1996-12-10 2005-02-23 福田金属箔粉工業株式会社 銅箔の表面処理方法
JPH1186869A (ja) 1997-09-01 1999-03-30 Nippon Foil Mfg Co Ltd 二次電池に用いる孔開き集電体
JP2000294250A (ja) 1999-04-08 2000-10-20 Hitachi Cable Ltd Ｌｉイオン電池の負極集電体用銅材およびＬｉイオン電池
TW511408B (en) * 2000-09-18 2002-11-21 Nippon Denkai Kk Method of producing copper foil for fine wiring
JP4743977B2 (ja) * 2001-03-07 2011-08-10 株式会社神戸製鋼所 圧延銅合金箔及びその製造方法
JP4849291B2 (ja) * 2001-09-07 2012-01-11 ソニー株式会社 二次電池
JP4183488B2 (ja) * 2002-11-20 2008-11-19 三洋電機株式会社 リチウム二次電池用電極の製造方法
JP2005048277A (ja) * 2003-07-15 2005-02-24 Mitsui Mining & Smelting Co Ltd キャリア箔付電解銅箔及びそのキャリア箔付電解銅箔の製造方法
JP3644542B1 (ja) * 2003-12-12 2005-04-27 三井金属鉱業株式会社 非水電解液二次電池用負極集電体
JP2007087789A (ja) * 2005-09-22 2007-04-05 Hitachi Cable Ltd リチウムイオン二次電池用負極及びその製造方法
CN100399604C (zh) * 2005-10-09 2008-07-02 北京中科天华科技发展有限公司 锂离子电池集流体铜箔的表面处理方法
JP2008059765A (ja) * 2006-08-29 2008-03-13 Hitachi Maxell Ltd 非水系二次電池
JP2008127618A (ja) 2006-11-20 2008-06-05 Furukawa Circuit Foil Kk 交流給電による銅箔の表面処理方法
CN100567572C (zh) * 2006-11-28 2009-12-09 山东金宝电子股份有限公司 电解铜箔的灰色表面处理工艺
WO2008078755A1 (ja) * 2006-12-27 2008-07-03 Panasonic Corporation 電池、電極およびこれらに用いる集電体
JP2009205888A (ja) * 2008-02-27 2009-09-10 Nippon Mining & Metals Co Ltd リチウム二次電池用負極及びその製造方法

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101535853B1 (ko) * 2013-10-31 2015-07-13 한국생산기술연구원 마이크로 하드닝을 이용한 고강도 동박의 제조방법 및 이에 의해 제조된 고강도 동박
WO2017082542A1 (ko) * 2015-11-09 2017-05-18 엘에스엠트론 주식회사 전해동박, 그것을 포함하는 전극, 그것을 포함하는 이차전지, 및 그것의 제조방법
KR20200035593A (ko) 2018-09-27 2020-04-06 주식회사 엘지화학 양면 균일 전해 동박의 제조방법
US10975487B1 (en) 2019-12-09 2021-04-13 Chang Chun Petrochemical Co., Ltd. Electrolytic copper foil and electrode and copper-clad laminate comprising the same
KR102258236B1 (ko) * 2019-12-09 2021-05-31 장 춘 페트로케미컬 컴퍼니 리미티드 전해 동박 및 이를 포함하는 전극과 동-피복 적층물
KR20220077630A (ko) 2020-12-02 2022-06-09 주식회사 엘지에너지솔루션 동박 제조방법 및 동박 제조장치
KR20220077626A (ko) 2020-12-02 2022-06-09 주식회사 엘지에너지솔루션 동박 제조방법 및 동박 제조장치

Also Published As

Publication number Publication date
WO2011108467A1 (ja) 2011-09-09
US20130071755A1 (en) 2013-03-21
EP2544282A1 (en) 2013-01-09
CN102884660A (zh) 2013-01-16
TW201203669A (en) 2012-01-16

Similar Documents

Publication Publication Date Title
KR20130027484A (ko) 동박의 표면처리방법, 표면처리된 동박, 및 리튬 이온 2차 전지의 음극 컬렉터용 동박
US8980438B2 (en) Porous metal foil and production method therefor
US9595719B2 (en) Composite metal foil and production method therefor
US20130220679A1 (en) Copper foil and manufacturing method therefor, copper foil with carrier and manufacturing method therefor, printed circuit board, and multilayer printed circuit board
CN104943270B (zh) 附载体的铜箔、印刷布线板、层压体、电子机器及印刷布线板的制造方法
CN106455341A (zh) 附载体铜箔、积层体、印刷配线板的制造方法及电子机器的制造方法
CN107302825A (zh) 铜箔、积层体、印刷配线板的制造方法及电子机器的制造方法
CN106455342A (zh) 附载体铜箔、积层体、印刷配线板的制造方法及电子机器的制造方法
JP2012172198A (ja) 電解銅箔及びその製造方法
CN110743913B (zh) 一种铜铝复合装饰材料的生产工艺
JP2023123687A (ja) 表面処理銅箔、樹脂層付き表面処理銅箔、キャリア付銅箔、積層体、プリント配線板の製造方法及び電子機器の製造方法
KR101318545B1 (ko) 주석 도금 강판의 제조 방법 및 주석 도금 강판 그리고 화성 처리액
KR101992507B1 (ko) 전해 구리 합금박 및 캐리어박 부착 전해 구리 합금박
US20040108211A1 (en) Surface treatment for a wrought copper foil for use on a flexible printed circuit board (FPCB)
JP6080760B2 (ja) 金属箔の製造方法及び製造装置
TW201448338A (zh) 銅箔、鋰離子電池用負極及鋰離子二次電池
JP4948654B2 (ja) リチウムイオン二次電池の負極集電体用銅箔、その製造方法、及びリチウムイオン二次電池の負極電極、その製造方法
JP5941959B2 (ja) 電解銅箔及びその製造方法
JP5019654B2 (ja) リチウムイオン二次電池の負極集電体用銅（合金）箔、その製造方法、及びリチウムイオン二次電池の負極電極、その製造方法
JP2005288856A (ja) キャリア箔付電解銅箔及びその製造方法並びにそのキャリア箔付電解銅箔を用いた銅張積層板
JP4948656B2 (ja) 二次電池集電体用穴あき粗化処理銅箔、その製造方法及びリチウムイオン二次電池負極電極
JP2012043747A (ja) 二次電池用電極とその製造方法
EP0839440A1 (en) Copper foil for the manufacture of printed circuits and method of producing same
WO2013150640A1 (ja) 電解銅箔及びその製造方法
US9578739B2 (en) Metal foil provided with electrically resistive layer, and board for printed circuit using said metal foil

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid