KR20120139561A - 적층 세라믹 전자부품 - Google Patents

적층 세라믹 전자부품 Download PDF

Info

Publication number
KR20120139561A
KR20120139561A KR1020120063105A KR20120063105A KR20120139561A KR 20120139561 A KR20120139561 A KR 20120139561A KR 1020120063105 A KR1020120063105 A KR 1020120063105A KR 20120063105 A KR20120063105 A KR 20120063105A KR 20120139561 A KR20120139561 A KR 20120139561A
Authority
KR
South Korea
Prior art keywords
ceramic body
electrode
outer layer
layer
ceramic
Prior art date
Application number
KR1020120063105A
Other languages
English (en)
Other versions
KR101407250B1 (ko
Inventor
마사히로 사쿠라타니
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20120139561A publication Critical patent/KR20120139561A/ko
Application granted granted Critical
Publication of KR101407250B1 publication Critical patent/KR101407250B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

내부전극의 노출부에 도금막을 석출시키는데 있어, 보다 확실한 도금 성장을 실현하기 위해, 어느 내부전극도 존재하지 않는 외층부에 더미 도체를 형성했을 때, 적층 세라믹 전자부품의 신뢰성, 예를 들면 BDV가 저하하는 경우가 있었다.
외층부(24)에 있어서 가장 내층부(23)에 근접한 외층 더미 도체(7)와, 내층부(23)에 있어서 가장 외층부(24)에 근접한 내부전극(4)의 높이방향을 따른 거리를 b, 제1의 내부전극(3)과 제2의 내부전극(4)의 높이방향을 따른 대향 거리를 t로 했을 때, 2t≤b를 만족하도록 한다. 이것에 의해, 외층 더미 도체(7)를 내부전극(4)으로부터 충분히 멀게 할 수 있으므로, 외층 더미 도체(7)와 겹치는 내부전극(3,4)이 소성 전의 프레스시에 압박되어 국소적으로 내부전극간 거리가 짧아지는 것을 방지할 수 있어, BDV의 저하를 방지할 수 있다.

Description

적층 세라믹 전자부품{MONOLITHIC CERAMIC ELECTRONIC COMPONENT}
이 발명은 적층 세라믹 전자부품에 관한 것으로서, 특히 세라믹 소체의 외표면상에 직접 형성된 도금막을 포함하는 외부전극을 포함하는 적층 세라믹 전자부품에 관한 것이다.
최근, 휴대전화, 노트북 컴퓨터, 디지털 카메라, 디지털 오디오 기기 등의 전자 기기는 소형화가 진행되고 있고, 이들 전자 기기에는 소형화 동시에 고성능화가 가능한 적층 세라믹 전자부품이 다수 사용되고 있다.
통상, 적층 세라믹 전자부품은 복수의 적층된 세라믹층을 가지는 세라믹 소체와, 세라믹 소체의 내부에 형성된 내부전극과, 세라믹 소체의 외표면상에 형성된 외부전극을 포함한다. 그리고, 적층 세라믹 전자부품은 실장 기판의 도전 랜드상에 배치되고, 솔더 등의 도전성 접합재를 통해 기판상에 실장된다.
현재, 적층 세라믹 전자부품에는 한층 더한 소형화의 요구가 있다.
그러나 적층 세라믹 전자부품을 소형화하면, 내부전극끼리가 대향하는 유효 면적이 작아지기 때문에, 일반적으로 특성은 저하하는 경향이 있다.
또한 다단자형의 적층 세라믹 전자부품에 있어서는, 복수의 스트라이프상의 외부전극을 협(狹)피치로 형성할 필요가 있지만, 종래의 후막(厚膜) 페이스트의 베이킹에 의한 방법으로는 페이스트 도포 정밀도에 한계가 있어, 고정밀도로 외부전극을 형성하는 것은 곤란하다.
이것으로 인해, 외부전극을 직접 도금에 의해 형성하는 방법이 제안되어 있다. 이 방법에 의하면, 얇고 플랫한 외부전극을 형성할 수 있기 때문에, 그만큼 내부전극의 유효 면적을 넓힐 수 있다. 또한 내부전극의 노출부에 도금이 석출되기 때문에, 협피치여도 고정밀도로 외부전극을 형성할 수 있다.
이와 같이 외부전극을 직접 도금에 의해 형성하는 경우에 있어서, 보다 확실한 도금 성장을 실현하기 위해, 더미 도체(앵커 탭)를 사용하는 것이, 예를 들면 특허문헌 1에 있어서 제안되어 있다. 특허문헌 1에 기재된 기술에 의하면, 내부전극의 노출부 뿐 아니라 더미 도체의 노출부에도 도금 금속을 석출시키는 것이 가능해져, 보다 확실하게 도금을 성장시킬 수 있는 것으로 되어 있다.
일본국 공개특허공보 2004-327983호
그러나 특허문헌 1에 기재된 방법에서는, 적층 세라믹 전자부품의 신뢰성, 예를 들면 BDV(파괴 전압)가 저하하는 경우가 있었다. 그 원인을 밝히기 위해, 본건 발명자가 예의 연구를 거듭한 결과, 신뢰성(BDV)이 저하하는 것은 더미 도체의 존재가 원인이 되고 있는 것을 알 수 있었다. 보다 상세하게는, 어느 내부전극도 존재하지 않는 외층부에 더미 도체가 존재할 때, 이 더미 도체와 겹친 내부전극이, 소성 전의 프레스시에 더미 도체의 존재에 의해 필요 이상으로 압박되어, 국소적으로 내부전극간 거리가 짧아지는 것에 기인하는 것을 알 수 있었다.
그리하여, 이 발명의 목적은, 상기와 같은 문제를 해결할 수 있는 구조를 가지는 적층 세라믹 전자부품을 제공하고자 하는 것이다.
이 발명은 다음과 같은 구성을 포함하는 적층 세라믹 전자부품에 적합하다.
(1)복수의 세라믹층이 적층되어 이루어지는 것으로, 외표면으로서, 서로 대향하는 제1 및 제2의 주면, 서로 대향하는 제1 및 제2의 측면 및 서로 대향하는 제1 및 제2의 단면을 가지는 세라믹 소체,
(2)세라믹 소체의 내부에 배치되고, 제1의 대향부 및 제1의 대향부로부터 세라믹 소체의 외표면에 인출된 제1의 인출부를 가지는 제1의 내부전극,
(3)세라믹 소체의 내부에 배치되고, 세라믹층을 통해 제1의 대향부와 대향하는 제2의 대향부 및 제2의 대향부로부터 세라믹 소체의 외표면에 인출된 제2의 인출부를 가지는 제2의 내부전극,
(4)세라믹 소체의 외표면상에 배치되고, 제1의 인출부의 노출부를 직접 덮는 도금막을 가지는 제1의 외부전극, 및
(5)세라믹 소체의 외표면상에 배치되고, 제2의 인출부의 노출부와 전기적으로 접속되며, 제1의 외부전극과는 다른 전위에 접속되는 제2의 외부전극.
또한 제1 및 제2의 주면을 연결하는 방향을 높이방향으로 정의하고, 높이방향을 따라, 제1의 내부전극 및 제2의 내부전극이 존재하는 영역을 내층부로 정의하며, 높이방향을 따라, 제1의 내부전극 및 제2의 내부전극이 모두 존재하지 않는 영역을 외층부로 정의했을 때, 외층부에는, 세라믹 소체를 높이방향을 따라 투영했을 경우에 제1의 인출부와 겹치도록 하여 세라믹 소체의 외표면에 인출된 외층 더미 도체가 배치되고, 외층 더미 도체의 노출부는 제1의 외부전극의 도금막에 의해 직접 덮인다.
그리고, 이 발명에 따른 적층 세라믹 전자부품은, 상술한 기술적 과제를 해결하기 위해, 다음과 같은 구성을 포함하는 것을 특징으로 하고 있다.
즉, 외층부에 있어서 가장 내층부에 근접한 외층 더미 도체와, 내층부에 있어서 가장 외층부에 근접한 제1의 내부전극 또는 제2의 내부전극의 높이방향을 따른 거리를 b, 제1의 내부전극과 제2의 내부전극의 높이방향을 따른 대향 거리를 t로 했을 때,
2t≤b
를 만족하는 것을 특징으로 하고 있다.
또한 b≤6㎛를 만족하는 것이 바람직하다.
이 발명에 따른 적층 세라믹 전자부품은, 바람직한 실시 태양(態樣)에서는, 제1 및 제2의 측면을 연결하는 방향을 폭방향으로 정의하고, 제1 및 제2의 단면을 연결하는 방향을 길이방향으로 정의했을 때, 길이방향을 따른 제1 및 제2의 측면의 각 치수가, 폭방향을 따른 제1 및 제2의 단면의 각 치수보다도 길고, 제1의 대향부는 장변 및 단변을 가지는 직사각형상이며, 제1의 인출부는 제1의 대향부의 장변으로부터 제1 및 제2의 측면 중 적어도 한쪽으로 인출되어 있다.
상기 바람직한 실시 태양에 있어서, 제1의 인출부는, 길이방향에 있어서, 제1 및 제2의 측면 중 적어도 한쪽의 중앙에 걸치도록 인출되어 있는 것이 보다 바람직하다.
이 발명에 의하면, 외층부에 있어서 가장 내층부에 근접한 외층 더미 도체를, 내층부에 있어서 가장 외층부에 근접한 제1의 내부전극 또는 제2의 내부전극으로부터 충분히 멀게 할 수 있으므로, 소성 전의 프레스시에 있어서 외층 더미 도체에 의한 내부전극의 압박이 완화되고, 그것에 의해, 국소적으로 내부전극간 거리가 짧아지는 것을 방지할 수 있다. 따라서, 이와 같이 국소적으로 내부전극간 거리가 짧아지는 것에 기인하는 BDV의 저하라고 하는 적층 세라믹 전자부품의 신뢰성의 저하를 억제할 수 있다.
이 발명에 있어서, 상술한 신뢰성의 저하 억제의 면에서는, 가장 내층부에 근접한 외층 더미 도체와, 내층부에 있어서 가장 외층부에 근접한 제1의 내부전극 또는 제2의 내부전극의 높이방향을 따른 거리(b)는 긴 편이 바람직하다고 할 수 있지만, b가 보다 길어질수록 제1의 외부전극의 도금막의 성장을 보다 저해하는 경향이 나타난다. 즉, 최외층의 내부전극의 노출부를 핵으로 하여 성장하는 도금막과, 최내층의 외층 더미 도체의 노출부를 핵으로 하여 성장하는 도금막이 높이방향을 따라 연결하기 어려워질 우려가 있다. 따라서, b에 관하여, b≤6㎛를 만족하는 것이 바람직하고, 이 조건을 만족하면, 제1의 외부전극의 도금막을 보다 확실하게 성장시킬 수 있다.
도 1은 이 발명의 제1의 실시형태에 의한 적층 세라믹 전자부품으로서의 적층 세라믹 콘덴서(1)의 외관을 나타내는 사시도이다.
도 2는 도 1에 나타낸 적층 세라믹 콘덴서(1)의 세라믹 소체(2)의 측면(11 및 12)에 평행한 면을 따른 절단부 단면도이다.
도 3은 도 1에 나타낸 적층 세라믹 콘덴서(1)의 세라믹 소체(2)의 단면(13 및 14)에 평행한 면을 따른 절단부 단면도이다.
도 4는 도 1에 나타낸 적층 세라믹 콘덴서(1)의 세라믹 소체(2)의 주면(9 및 10)에 평행한 면을 따른 절단부 단면도이며, 제1의 내부전극(3)이 연장되는 면을 나타낸다.
도 5는 도 1에 나타낸 적층 세라믹 콘덴서(1)의 세라믹 소체(2)의 주면(9 및 10)에 평행한 면을 따른 절단부 단면도이며, 제2의 내부전극(4)이 연장되는 면을 나타낸다.
도 6은 도 1에 나타낸 적층 세라믹 콘덴서(1)의 세라믹 소체(2)의 주면(9 및 10)에 평행한 면을 따른 절단부 단면도이며, 외층 더미 도체(7)가 연장되는 면을 나타낸다.
도 7은 도 3에 나타낸 세라믹 소체(2)의 일부를 확대하여 나타내는 도면이며, 이 발명의 특징을 설명하기 위한 것이다.
도 8은 이 발명의 제2의 실시형태에 의한 적층 세라믹 전자부품으로서의 적층 세라믹 콘덴서(1a)의 세라믹 소체(2)의 단면(13 및 14)에 평행한 면을 따른 절단부 단면도이다.
도 9는 이 발명의 제3의 실시형태에 의한 적층 세라믹 전자부품으로서의 적층 세라믹 콘덴서(1b)의 외관을 나타내는 사시도이다.
도 10은 도 9에 나타낸 적층 세라믹 콘덴서(1b)의 세라믹 소체(2)의 단면(13 및 14)에 평행한 면을 따른 절단부 단면도이다.
도 11은 이 발명의 제4의 실시형태에 의한 적층 세라믹 전자부품으로서의 적층 세라믹 콘덴서(1c)의, 세라믹 소체(2)의 측면(11 및 12)에 평행한 면을 따른 절단부 단면도이다.
도 12는 도 11에 나타낸 적층 세라믹 콘덴서(1c)의 세라믹 소체(2)의 주면(9 및 10)에 평행한 면을 따른 절단부 단면도이며, 외층 더미 도체(7 및 8)가 연장되는 면을 나타낸다.
이하에, 이 발명을 실시하기 위한 형태를 설명하는데 있어, 적층 세라믹 전자부품으로서 적층 세라믹 콘덴서를 예시한다.
[제1의 실시형태]
도 1 내지 도 7은 이 발명의 제1의 실시형태를 설명하기 위한 것이다. 제1의 실시형태에 의한 적층 세라믹 콘덴서(1)는 3단자 타입의 것이다. 적층 세라믹 콘덴서(1)는 세라믹 소체(2)와, 세라믹 소체(2)의 내부에 각각 배치된 제1 및 제2의 내부전극(3 및 4), 제1 및 제2의 내층 더미 도체(5 및 6) 및 외층 더미 도체(7)와, 세라믹 소체(2)의 외표면상에 배치된 제1 및 제2의 외부전극(9 및 10)을 포함하고 있다. 이하, 적층 세라믹 콘덴서(1)의 구조의 상세를 (1)세라믹 소체, (2)내부전극, (3)내층 더미 도체, (4)외층 더미 도체, (5)외부전극으로 나누어 설명하고, 그 후 (6)제조방법에 대하여 설명한다.
(1)세라믹 소체
세라믹 소체(2)는, 그 외표면으로서, 서로 대향하는 제1 및 제2의 주면(11 및 12)과, 서로 대향하는 1쌍의 측면(13 및 14)과, 서로 대향하는 1쌍의 단면(15 및 16)을 가지는 거의 직방체상을 이루고 있다.
여기서, 주면(11 및 12)간을 연결하는 방향을 높이방향, 측면(13 및 14)간을 연결하는 방향을 폭방향, 단면(15 및 16)간을 연결하는 방향을 길이방향으로 각각 정의한다. 이 실시형태에서는, 길이방향의 치수가 폭방향의 치수보다도 길고, 길이방향의 치수는 폭방향 치수의 거의 2배이다.
세라믹 소체(2)는 코너부 및 모퉁이부가 둥그스름하게 되어 있는 것이 바람직하다.
세라믹 소체(2)는, 도 2 및 도 3에 나타내는 바와 같이, 주면(11 및 12)의 방향으로 연장되면서 높이방향으로 적층된 복수의 세라믹층(17)으로 이루어지는 적층 구조를 가진다. 세라믹층(17)의 각 두께는 0.5~10㎛인 것이 바람직하고, 특히 0.7~3.0㎛인 것이 바람직하다. 세라믹층(17)을 구성하는 세라믹 재료로서는, 예를 들면 BaTiO3, CaTiO3, SrTiO3, CaZrO3 등을 주성분으로 하는 유전체 세라믹을 사용할 수 있다. 또한 이들 주성분에 Mn 화합물, Mg 화합물, Si 화합물, Co 화합물, Ni 화합물, 희토류 원소 화합물 등의 부성분을 첨가한 것을 사용해도 된다.
(2)내부전극
내부전극은 도 4에 나타낸 복수의 제1의 내부전극(3) 및 도 5에 나타낸 복수의 제2의 내부전극(4)을 포함한다. 복수의 제1의 내부전극(3) 및 복수의 제2의 내부전극(4)은, 도 2 및 도 3에 나타내는 바와 같이, 세라믹 소체(2)의 적층방향으로 교대로 배열된다.
(2)-1. 제1의 내부전극
제1의 내부전극(3)은, 도 4에 나타내는 바와 같이, 이것과 서로 이웃하는 제2의 내부전극(4)에 대향하는 제1의 대향부(19)와, 제1의 대향부(19)로부터 세라믹 소체(2)의 외표면에 인출된 2개의 제1의 인출부(20)를 가진다. 이 실시형태에 있어서는, 제1의 내부전극(3)은 십자 형상으로 형성되고, 2개의 제1의 인출부(20)의 한쪽 및 다른 쪽은 각각 제1 및 제2의 측면(13 및 14)에 인출되어 있다. 바꿔 말하면, 제1의 내부전극(3)은 제1의 측면(13)으로부터 제2의 측면(14)에 이르도록 하여 배치된다. 또한 제1의 대향부(19)의 길이방향을 따른 치수는 폭방향을 따른 치수보다 길다.
(2)-2. 제2의 내부전극
제2의 내부전극(4)은, 도 5에 나타내는 바와 같이, 이것과 서로 이웃하는 제1의 내부전극(3)에 대향하는 제2의 대향부(21)와, 제2의 대향부(21)로부터 세라믹 소체(2)의 외표면에 인출된 제2의 인출부(22)를 가진다. 도 5에 있어서, 제2의 내부전극(4)에서의 제2의 대향부(21)와 제2의 인출부(22)의 경계가 파선으로 나타나 있다. 이 실시형태에 있어서는, 제2의 내부전극(4)은 직사각형상으로 형성된다. 또한 제2의 내부전극(4)은 2개의 제2의 인출부(22)를 포함하고, 2개의 제2의 인출부(22)의 한쪽 및 다른 쪽은 각각 제1 및 제2의 단면(15 및 16)으로 인출되어 있다. 바꿔 말하면, 제2의 내부전극(4)은 제1의 단면(15)으로부터 제2의 단면(16)에 이르도록 하여 배치된다.
(2)-3. 그 외
내부전극(3 및 4)을 구성하는 도전 재료로서는, 예를 들면 Ni, Cu, Ag, Pd, Ag-Pd 합금, Au 등을 사용할 수 있다.
또한 내부전극(3 및 4)의 각 두께는 0.3~2.0㎛인 것이 바람직하다.
제1의 내부전극(3)의 제1의 대향부(19)와 제2의 내부전극(4)의 제2의 대향부(21)가 세라믹층(17)을 끼고 대향하는 영역에 있어서 정전 용량이 생긴다. 이 부분을 포함하여, 높이방향을 따라, 제1 및 제2의 내부전극(3 및 4)이 존재하는 영역을 내층부(23)로 정의한다.
한편, 높이방향을 따라, 제1 및 제2의 내부전극(3 및 4)이 모두 존재하지 않는 영역을 외층부(24)로 정의한다. 외층부(24)는 내층부(23)를 끼도록 하여, 제1의 주면(11)측 및 제2의 주면(12)측에 각각 존재한다.
(3)내층 더미 도체
내층 더미 도체는 내층부(23)에 배치되는 것으로, 도 5에 나타낸 복수의 제1의 내층 더미 도체(5) 및 도 4에 나타낸 복수의 제2의 내층 더미 도체(6)를 포함한다.
(3)-1. 제1의 내층 더미 도체
제1의 내층 더미 도체(5)는, 이 실시형태에서는, 도 5에 나타내는 바와 같이, 제2의 내부전극(4)과 동일면상에 배치되어 있다. 제1의 내층 더미 도체(5)는 제1의 외부전극(9)에 접속된다.
(3)-2. 제2의 내층 더미 도체
제2의 내층 더미 도체(6)는, 이 실시형태에서는, 도 4에 나타내는 바와 같이, 제1의 내부전극(3)과 동일면상에 배치되어 있다. 제2의 내층 더미 도체(6)는 제2의 외부전극(10)에 접속된다.
(3)-3. 그 외
내층 더미 도체(5 및 6)는, 제1 및 제2의 외부전극(9 및 10)의 하지층을 구성하는 도금막의 석출 포인트로서 기능하여, 통전 효율을 향상시킨다. 또한 세라믹 소체(2)의 강도 향상에도 기여한다.
내층 더미 도체(5 및 6)의 재질 및 두께의 바람직한 조건은, 내부전극(3 및 4)의 경우와 동일하다. 내층 더미 도체(5 및 6)는 내부전극(3 및 4)과 같은 재질 및 같은 두께로 구성되는 것이 바람직하다.
또한 내층 더미 도체(5 및 6)는 형성되어 있지 않아도 된다.
(4)외층 더미 도체
도 2 및 도 3에 나타내는 바와 같이, 외층 더미 도체(7)는 외층부(24)에 배치된다.
외층 더미 도체(7)는 세라믹 소체(2)의 외표면의 적어도 2군데에 인출되는 것이 바람직하다. 이 실시형태에 있어서, 외층 더미 도체(7)는, 도 6에 나타내는 바와 같이, 직사각형상으로 형성되고, 세라믹 소체(2)의 외표면의 2군데, 즉, 제1의 측면(13) 및 제2의 측면(14)으로 각각 인출된다. 바꿔 말하면, 외층 더미 도체(7)는 제1의 측면(13)으로부터 제2의 측면(14)에 이르도록 하여 배치된다.
외층 더미 도체(7)는 제1의 외부전극(9)의 하지층을 구성하는 도금막의 석출 포인트로서 기능하는 것이지만, 상술과 같이, 2군데로 인출되기 때문에, 도금시에 있어서, 스틸볼 등의 미디어가 외층 더미 도체(7)의 한쪽의 노출부에 접촉하면, 다른 쪽의 노출부에도 통전한다. 즉, 외층 더미 도체(7)가 2군데 이상의 노출부를 가지면, 미디어와 접촉할 확률이 높아져, 통전 효율이 높아진다. 이것에 의해, 후술하는 제1의 외부전극(9)의 하지층이 되는 도금막을 형성하기 위해 필요한 도금 시간이 단축된다.
외층 더미 도체(7)는, 도 2 및 도 3에 나타내는 바와 같이, 세라믹층(17)의 적층방향을 따라 연속하여 복수장 적층되어 있다. 외층 더미 도체(7)는 각 외층부(24)에 있어서 각각 10~100장 배치되어 있는 것이 바람직하다.
외층 더미 도체(7)는, 세라믹 소체(2)를 높이방향을 따라 투영했을 경우에, 제1의 인출부(20)와 겹치게 배치된다. 그 때문에, 외층 더미 도체(7)는, 세라믹 소체(2)의 외표면에 있어서, 제1의 인출부(20)의 노출부와 협동(協動)하여 열상(列狀)의 노출부 그룹을 형성한다. 이 실시형태에 있어서는, 제1 및 제2의 측면(13 및 14)에 있어서, 각각 노출부 그룹이 형성되어 있다.
도 7을 참조하여, 외층부(24)에 있어서 가장 내층부(23)에 근접한 외층 더미 도체(7)와, 내층부(23)에 있어서 가장 외층부(24)에 근접한 제1 또는 제2의 내부전극(3 또는 4)(도 7에서는 제2의 내부전극(4))의 높이방향을 따른 거리를 b, 제1의 내부전극(3)과 제2의 내부전극(4)의 높이방향을 따른 대향 거리를 t로 했을 때,
2t≤b를 만족하게 된다.
이것에 의해, 내부전극(3 또는 4)의 바로 가까이에 배치된 외층 더미 도체(7)를 내부전극(3 또는 4)으로부터 멀게 할 수 있기 때문에, 외층 더미 도체(7)의 존재에 의해 초래되는 내부전극(3 및 4)의 과도한 압박을 방지할 수 있다. 따라서, BDV 등의 신뢰성의 저하를 방지할 수 있다.
후술하는 실험예로부터 알 수 있듯이, b가 2t보다 작을 경우, 신뢰성이 저하할 우려가 있다.
이 실시형태와 같이, 특히 길이방향의 치수가 폭방향의 치수보다도 긴 대향부(19)를 가지는 제1의 내부전극(3)이 배치된 상태에서, 외층 더미 도체(7)가 폭방향으로 인출되어 있는 국면에 있어서, 상기 효과가 보다 현저하게 나타난다.
신뢰성의 저하는, 소성 전의 프레스시에, 외층 더미 도체(7)가 제1의 인출부(20)를 압박하여, 압박된 제1의 인출부(20)가 제1의 대향부(19)를 끌어들임으로써, 제1의 인출부(20)의 베이스 부분이 가라앉은 부분에 있어서 내부전극(3 및 4)간의 거리가 짧아지는 것에 기인하고 있고, 제1의 인출부(20)가 제1의 대향부(19)의 장변으로부터 인출되어 있는 경우 쪽이, 이 가라앉음이 생기기 쉽기 때문이다.
더 자세히 말하면, 제1 및 제2의 측면(13 및 14)에서의 길이방향을 따른 중앙 부분에, 외층 더미 도체(7)가 인출되어 있는 경우, 상기 가라앉음이 특히 생기기 쉽다.
또한 신뢰성의 저하 억제의 면에서는, 상기 b는 긴 쪽이 바람직하다고 할 수 있지만, b가 보다 길어질수록 제1의 외부전극(9)의 하지층이 되는 도금막의 성장을 보다 저해하는 경향이 나타난다. 즉, 최외층의 내부전극(3 또는 4)의 노출부를 핵으로 하여 성장하는 도금막과, 최내층의 외층 더미 도체(7)의 노출부를 핵으로 하여 성장하는 도금막이 높이방향을 따라 연결하기 어려워질 우려가 있다. 이 점에서 b≤6㎛를 만족하는 것이 바람직하다.
또한 동일한 관점에서, 높이방향을 따른 외층 더미 도체(7)끼리의 간격에 대해서도, 6㎛이하인 것이 바람직하다.
외층 더미 도체(7)는 내부전극(3 및 4)과 같은 재료로 이루어지는 것이 바람직하고, 외층 더미 도체(7)를 구성하는 도전 재료로서는, 상술한 바와 같이, 예를 들면 Ni, Cu, Ag, Pd, Ag-Pd 합금, Au 등을 사용할 수 있다.
외층 더미 도체(7)의 두께는 0.3~2.0㎛인 것이 바람직하다.
(5)외부전극
(5)-1. 제1의 외부전극
제1의 외부전극(9)은, 도 3에 잘 나타나 있는 바와 같이, 세라믹 소체(2)의 제1 및 제2의 측면(13 및 14)상에 각각 배치되어 있다. 이 실시형태에서는, 제1의 외부전극(9)은 제1 및 제2의 주면(11 및 12)에까지 돌아 들어가 있다.
제1의 외부전극(9)은 제1의 내부전극(3)과 전기적으로 접속된다. 제1의 외부전극(9)은, 도 3 내지 도 6에 나타내는 바와 같이, 하지층(25) 및 그 위에 필요에 따라 형성되는 상층(26)을 포함한다.
제1의 외부전극(9)의 하지층(25)은 도금막에 의해 구성된다. 제1의 외부전극(9)의 하지층(25)을 구성하는 도금막은, 제1의 내부전극(3)의 제1의 인출부(20)의 노출부 및 제1의 내층 더미 도체(5)의 노출부를 직접 덮는 동시에, 외층 더미 도체(7)의 노출부를 직접 덮는다. 하지층(25)이 되는 도금막을 구성하는 금속으로서는, 예를 들면 Cu, Ni, Ag, Pd, Ag-Pd 합금, Au, Sn, Pb, Bi, Zn 등을 사용할 수 있다. 도금막은 유리 성분을 포함하지 않는 것이 바람직하다. 또한 도금막의 단위 체적당의 금속 비율은 99체적% 이상인 것이 바람직하다. 도금막의 두께는 가장 두꺼운 부분에 있어서 1~15㎛인 것이 바람직하다. 제1의 내층 더미 도체(5) 및 외층 더미 도체(7)는 하지층(25)이 되는 도금막의 석출 및 성장을 촉진하도록 작용한다.
제1의 외부전극(9)에 있어서 상층(26)이 형성될 경우, 상층(26)은 예를 들면 도금막에 의해 구성된다. 상층(26)이 되는 도금막을 구성하는 금속으로서는, 예를 들면 Cu, Ni, Ag, Pd, Ag-Pd 합금, Au, Sn, Pb, Bi, Zn 등을 사용할 수 있다. 상층(26)의 도금막은 복수층으로 구성되어도 된다. 상층(26)의 도금막의 두께는 1층당 1~10㎛인 것이 바람직하다.
제1의 외부전극(9)에 있어서 상층(26)이 형성될 경우, 바람직하게는 하지층(25)이 Ni 도금막으로 구성되고, 상층(26)이 Sn 도금막으로 구성된다. 혹은 상층(26)이 복수층으로 구성될 경우, 바람직하게는 Ni 도금층 및 그 위의 Sn 도금층의 2층 구조가 된다.
(5)-2. 제2의 외부전극
제2의 외부전극(10)은 제1의 외부전극(9)과는 다른 전위에 접속되는 것으로, 세라믹 소체(2)의 제1 및 제2의 단면(15 및 16)상에 각각 배치되어 있다. 이 실시형태에서는, 제2의 외부전극(10)은 제1 및 제2의 주면(11 및 12) 및 제1 및 제2의 측면(13 및 14)에까지 돌아 들어가 있다.
제2의 외부전극(10)은 제2의 내부전극(4)과 전기적으로 접속되도록 하여, 제2의 인출부(22)의 노출부를 덮는다. 제2의 외부전극(10)은, 도 2 및 도 4 내지 도 6에 나타내는 바와 같이, 제2의 내부전극(4)의 제2의 인출부(22)의 노출부와 접촉하는 하지층(27) 및 그 위에 필요에 따라 형성되는 상층(28)을 포함한다. 하지층(27)은 도금막, 소결 금속막, 및/또는 도전성 수지막 등에 의해 구성될 수 있다.
하지층(27)을 구성하는 것으로서 도금막이 선택될 경우, 도금막을 구성하는 금속으로서는, 예를 들면 Cu, Ni, Ag, Pd, Ag-Pd 합금, Au, Sn, Pb, Bi, Zn 등을 사용할 수 있다. 도금막은 유리 성분을 포함하지 않는 것이 바람직하다. 또한 하지층(27)의 두께는 가장 두꺼운 부분이 1~20㎛인 것이 바람직하다. 상술한 제2의 내층 더미 도체(6)는 하지층(27)이 되는 도금막의 석출 및 성장을 촉진하도록 작용한다.
하지층(27)을 구성하는 것으로서 소결 금속막이 선택될 경우, 소결 금속막을 구성하는 금속으로서는, 예를 들면 Cu, Ni, Ag, Pd, Ag-Pd 합금, Au 등을 사용할 수 있다. 소결 금속막에는 유리 성분이 포함될 수 있다. 또한 소결 금속막은 세라믹 소체(2) 및 내부전극(3 및 4)과 동시 소성된 것이어도 되고, 소성 후의 세라믹 소체(2)에 도전성 페이스트를 도포하여 베이킹된 것이어도 된다.
하지층(27)을 구성하는 것으로서 도전성 수지막이 선택될 경우, 열경화성 수지 및 금속 필러를 혼합한 것을 사용하여 도전성 수지막을 형성할 수 있다.
상술한 소결 금속막 또는 도전성 수지막이 선택될 경우, 하지층(27)의 두께는 가장 두꺼운 부분이 10~50㎛인 것이 바람직하다.
도시한 실시형태에서는, 하지층(27)은 제2의 내부전극(4) 및 제2의 내층 더미 도체(6)의 각 노출부와 접촉하는 도금막(29)과, 이 도금막(29)상에 형성되는 소결 금속막(30)으로 구성된다.
제2의 외부전극(10)에 있어서, 상기 하지층(27)상에 형성되는 상층(28)이 더 형성되는 경우, 상층(28)은 예를 들면 도금막에 의해 구성된다. 상층(28)이 되는 도금막을 구성하는 금속으로서는, 예를 들면 Cu, Ni, Ag, Pd, Ag-Pd 합금, Au, Sn, Pb, Bi, Zn 등을 사용할 수 있다. 상층(28)의 도금막은 복수층으로 구성되어도 된다. 이 경우, 바람직하게는 Ni 도금층 및 그 위의 Sn 도금층의 2층 구조가 된다. 상층(28)의 도금막의 두께는 1층당 1~10㎛인 것이 바람직하다.
(6)제조방법
적층 세라믹 콘덴서(1)는 예를 들면 다음과 같이 하여 제조된다.
(6)-1.
세라믹층(17)이 될 세라믹 그린시트, 내부전극용 도전성 페이스트, 및 외부전극용 도전성 페이스트를 준비한다. 내부전극용 도전성 페이스트는 내층 더미 도체용 도전성 페이스트 및 외층 더미 도체용 도전성 페이스트를 겸한다. 세라믹 그린시트 및 내부전극용 및 외부전극용의 각 도전성 페이스트에는 바인더 및 용제가 포함되는데, 공지의 유기 바인더나 유기 용제를 사용할 수 있다.
(6)-2.
세라믹 그린시트상에, 예를 들면 스크린 인쇄 등에 의해 소정의 패턴으로 도전성 페이스트를 인쇄하여, 내부전극 패턴, 내층 더미 도체 패턴 및 외층 더미 도체 패턴을 형성한다.
(6)-3.
내부전극 패턴이 인쇄되어 있지 않은 외층용 세라믹 그린시트, 외층 더미 도체 패턴이 인쇄된 세라믹 그린시트, 내부전극 패턴 및 내층 더미 도체 패턴이 인쇄된 세라믹 그린시트를, 각각 소정 매수 동시에 소정 순서로 적층하여 마더 적층체를 제작한다.
여기서, 외층부에 있어서, 외층 더미 도체 패턴이 인쇄되어 있지 않은 세라믹 그린시트의 적층 매수를 조정함으로써, 상술한 거리(b)를 조정할 수 있다. 혹은, 외층용 세라믹 그린시트의 두께를 조정함으로써 거리(b)를 조정해도 된다.
(6)-4.
마더 적층체를 적층방향으로 프레스한다.
(6)-5.
마더 적층체를 소정의 사이즈로 자르고, 소성 전의 세라믹 소체를 잘라낸다.
(6)-6.
소성 전의 세라믹 소체를 소성한다. 이것에 의해, 도시한 세라믹 소체(2)가 얻어진다. 소성 온도는 세라믹이나 내부전극의 재료에 따라 다르지만, 900~1300℃인 것이 바람직하다.
이 후, 필요에 따라, 배럴 연마를 행한다. 이것에 의해, 세라믹 소체(2)의 코너부나 모퉁이부가 둥그스름해진다.
(6)-7.
연마 후의 세라믹 소체(2)에 대하여, 도금 처리를 행한다.
이것에 의해, 제1의 외부전극(9)의 도금막으로 이루어지는 하지층(25)이 형성된다. 이때, 도 3에 나타내는 바와 같이, 제1의 내부전극(3) 뿐 아니라, 제1의 내층 더미 도체(5) 및 외층 더미 도체(7)가 측면(13 및 14)상에 노출되어 있고, 이들의 노출 부분을 기점으로 도금이 석출되기 때문에, 제1의 외부전극(9)의 하지층(25)을 능률적으로 형성할 수 있다.
도금 처리에는 회전 배럴법에 의한 전해 도금을 적용하는 것이 바람직하다. 도금 방법은 회전 배럴 도금인 것이 바람직하다. 도금 처리에는 스틸볼 등의 도전성 미디어가 사용된다.
외층 더미 도체(7)는 2개의 노출부를 가지고 있기 때문에, 도금 공정에 있어서, 도전성 미디어가 한쪽의 노출부에 접촉하면, 다른 쪽의 노출부에도 통전한다. 즉, 미디어와 접촉할 확률이 높아져 통전 효율이 높아진다. 이것에 의해, 하지층(25)의 형성을 위한 도금 시간이 단축된다.
이 도금 처리에 있어서, 동시에 제2의 내부전극(4) 및 제2의 내층 더미 도체(6)의 각 노출부를 도금 석출의 기점으로 하여, 제2의 외부전극(10)의 하지층(27)에서의 도금막(29)도 형성될 수 있다.
도금 처리 후 600~900℃의 온도로 열처리를 행하는 것이 바람직하다. 이것에 의해, 세라믹 소체(2)에 대한 도금막의 고착력이 향상된다.
(6)-8.
제2의 외부전극(10)의 하지층(27)에서의 소결 금속막(30)이, 도전성 페이스트를 도포하여 베이킹함으로써 형성된다. 베이킹 온도는 700~900℃인 것이 바람직하다.
(6)-9.
제1의 외부전극(9)의 상층(26) 및 제2의 외부전극(10)의 상층(28)을 형성하기 위해, 도금 처리를 행한다.
이상과 같이 하여, 적층 세라믹 콘덴서(1)가 완성된다.
[제2의 실시형태]
이 발명의 제2의 실시형태가 도 8에 나타나 있다. 도 8은 도 3에 대응하는 도면이다. 도 8에 있어서, 도 3에 나타내는 요소에 상당하는 요소에는 동일한 참조 부호를 부여하여, 중복하는 설명은 생략한다.
제2의 실시형태에 의한 적층 세라믹 콘덴서(1a)에서는, 외층 더미 도체(7a)가, 세라믹 소체(2)를 폭방향으로 관통하여 형성되어 있지 않고, 폭방향을 따라 분리되어 형성되어 있다.
[제3의 실시형태]
이 발명의 제3의 실시형태가 도 9 및 도 10에 나타나 있다. 도 9는 도 1에 대응하는 도면이며, 도 10은 도 3에 대응하는 도면이다. 도 9 및 도 10에 있어서, 도 1 및 도 3에 나타내는 요소에 상당하는 요소에는 동일한 참조 부호를 부여하여, 중복하는 설명은 생략한다.
제3의 실시형태에 의한 적층 세라믹 콘덴서(1b)에서는, 제1의 외부전극(9b)이, 하지층(25) 및 상층(26)을 포함하며, 세라믹 소체(2)의 제1 및 제2의 측면(13 및 14) 및 제1 및 제2의 주면(11 및 12)을 주회하도록 배치되어 있는 것을 특징으로 하고 있다.
이 실시형태에서는, 주면(11 및 12)을 부여하는 세라믹층(17)을 상술한 소성 후의 연마 공정으로 깎아내어, 주면(11 및 12)의 각각의 적어도 일부에 외층 더미 도체(7)를 노출시켜 두는 것이 바람직하다. 이것에 의해, 주면(11 및 12)상에도 도금의 석출 포인트가 추가되기 때문에, 제1의 외부전극(9b)의 하지층(25)이 되는 도금막을 주회한 상태로 형성하는 것이 용이해진다.
또한 외층 더미 도체(7)는 주면(11 및 12)상에 그 전면이 노출되어 있을 필요는 없고, 불연속상으로(예를 들면, 얼룩상으로) 분포되어 노출되어 있어도 된다. 단, 외층 더미 도체(7)의 주면(11 및 12)에서의 노출 부분은, 제1의 측면(13)으로부터 제2의 측면(14)에 걸쳐 한결같이 분포되어 있는 것이 바람직하고, 또한 제1의 측면(13)으로부터 제2의 측면(14)에 걸쳐 끊기지 않고 노출되어 있는 것이 바람직하다. 이와 같이, 제1의 측면(13)으로부터 제2의 측면(14)에 걸쳐 조금이라도 외층 더미 도체(7)가 연속적으로 노출되어 있는 부분이 있을 경우, 통전 면적이 주면(11 및 12)에서의 제1의 측면(13)측으로부터 제2의 측면(14)측에까지 미치게 되기 때문에, 가장 통전 효율이 높아진다.
이 실시형태에 의하면, 제1의 외부전극(9b)의 하지층(25)을 형성하기 위한 도금 공정에 있어서 생기는 도금 성장의 과정에서, 도금막이 세라믹 소체(2)를 주회하도록 이어짐으로써, 도금의 석출 포인트가 될 수 있는 전극 면적이 커지므로, 그 시점부터 통전 효율이 향상하여, 단위 시간으로 생성할 수 있는 막 두께가 두꺼워진다. 즉, 이 실시형태에 의하면, 제1의 외부전극(9b)의 하지층(25)에 있어서, 소정의 막 두께를 형성하는 시간이 짧아져 비용 삭감이 된다.
상술한 제1의 실시형태에서는, 세라믹 소체(2)의 주면(11 및 12)에 제1의 외부전극(9)의 선단 부분이 존재한다. 상기 적층 세라믹 콘덴서(1)를 실장하는 기판의 휨 등에 의해, 제1의 외부전극(9)의 선단 부분에 응력이 가해지면, 여기를 기점으로 하지층(25)이 벗겨질 가능성이 높다. 그러나 이 실시형태에서는, 제1의 외부전극(9b)이 엔드리스(endless)로, 선단 부분이 없어지기 때문에 벗겨짐의 문제가 일어나기 어려워진다.
또한 제1의 실시형태에서는, 주면(11 및 12)상에 위치하는 제1의 외부전극(9)의 하지층(25)의 선단 부분이, 상층(26)을 도금에 의해 형성할 시에 사용되는 도금액의 침입의 입구가 되어, 신뢰성이 저하할 가능성이 있다. 그러나 이 실시형태에서는, 제1의 외부전극(9b)의 하지층(25)에는 선단 부분이 존재하지 않기 때문에, 신뢰성 저하의 문제도 일어나기 어려워진다.
또한 제1의 외부전극(9b)은 세라믹 소체(2)를 주회하는 도금막으로 구성되므로, 이 제1의 외부전극(9b)을 세라믹 소체(2)의 외표면을 따른 평활한 것으로 할 수 있다. 이 때문에, 적층 세라믹 콘덴서(1b)는 그 실장시에 구르기 어려워, 자세를 안정된 것으로 할 수 있다.
[제4의 실시형태]
이 발명의 제4의 실시형태가 도 11 내지 도 12에 나타나 있다. 도 11은 도 2에 대응하는 도면이며, 도 12는 도 6에 대응하는 도면이다. 도 11 및 도 12에 있어서, 도 2 및 도 6에 나타내는 요소에 상당하는 요소에는 동일한 참조 부호를 부여하여, 중복하는 설명은 생략한다.
제4의 실시형태에 의한 적층 세라믹 콘덴서(1c)에서는, 외층 더미 도체(7)와 동일면상에 제2의 외층 더미 도체(8)가 배치되어 있는 것을 특징으로 하고 있다.
또한 제2의 외부전극(10c)의 하지층(27) 전체가 도금막에 의해 구성되어 있다. 이것에 의해, 제1 및 제2의 외부전극(9 및 10c)의 하지층(25 및 27)을 동시에 형성할 수 있다.
제2의 외층 더미 도체(8)는 제2의 외부전극(10c)의 하지층(27)을 구성하는 도금막의 석출 포인트로서 기능하여 통전 효율을 향상시킨다.
[그 외의 실시형태]
더미 도체, 특히 외층 더미 도체는 전기적 특성의 발현에 기여하는 것이어도 된다. 또한 더미 도체는 어떠한 형상이어도 되고, 예를 들면 외층 더미 도체는 내부전극과 같은 형상이어도 된다.
[실험예]
제3의 실시형태에 근거하여, 다음과 같은 적층 세라믹 콘덴서를 제작하였다.
(1)세라믹 소체의 길이방향 치수×폭방향 치수: 1.6mm×0.8mm(단, 높이방향 치수는 시료에 따라 다르다.)
(2)제1의 외부전극
하지층: 두께 10㎛의 Cu 도금막
상층: 두께 3㎛의 Ni 도금막 및 그 위의 두께 3㎛의 Sn 도금막
(3)제2의 외부전극
하지층: 두께 10㎛의 Cu 도금막 및 그 위의 두께 15㎛의 Cu 소결 금속막
상층: 두께 3㎛의 Ni 도금막 및 그 위의 두께 3㎛의 Sn 도금막
(4)내부전극
내부전극간 거리(t): 표 1과 같음
내부전극의 두께: 0.56㎛
내부전극의 매수: 345장
(5)내층 더미 도체
내부전극과 같음
(6)외층 더미 도체
외층 더미 도체간 거리: 내부전극간 거리(t)와 같음
외층 더미 도체의 두께: 0.56㎛
외층 더미 도체의 매수: 상하의 외층부에서 각 56장씩
(7)최외층 내부전극과 최내층 외층 더미 도체의 거리(b): 표 1과 같음
표 1에 나타내는 바와 같이, t 및 b를 바꾼 각 시료에 대하여, BDV 및 도금 부착 불량을 평가하였다.
또한 t 및 b를 측정하는데 있어, 각 시료를 3개씩 준비하고, 세라믹 소체를 폭방향 치수의 1/2 정도까지 연마하여, 연마면에 길이방향 치수 및 두께방향 치수에 의해 규정되는 단면을 노출시켰다.
그리고, t에 대해서는, 상기 단면에 있어서, 길이방향 치수의 1/2 정도에 위치하는 내층부의 최상층에 위치하는 15층분의 내부전극간 거리를, 전자현미경에 의해 측정하여 시료 3개에서의 평균값을 구하였다.
또한 b에 대해서는, 상기 단면에 있어서, 길이방향 치수의 1/2 정도에 위치하는 제1의 주면측의 외층부와 내층부 사이의 거리를, 같은 전자현미경에 의해 측정하여 시료 3개에서의 평균값을 구하였다.
BDV에 대해서는, 각 시료를 10개씩 준비하고, 직류 전압 파괴 시험기에 의해, 승압 속도 100V/초의 조건으로 측정하였다.
도금 부착 불량에 대해서는, 제1의 외부전극에서의 하지층이 되는 Cu 도금막을 형성한 단계에서의 시료를 1000개씩 준비하고, 외층부와 내층부 사이에서의 Cu 도금막의 상태를 광학현미경에 의해 확인하여, 도금막이 끊어져 있는 것을 도금 부착 불량으로 하여, 1000개의 시료 중에서 있어서, 도금 부착 불량이 된 시료 수를 구하였다.
또한 상기의 제1의 외부전극에서의 하지층이 되는 Cu 도금막은, 다음과 같이 하여 형성하였다. 우선, pH 8.5로, 바스 온도 25℃로 된 14g/L의 피로인산구리, 120g/L의 피로인산칼륨, 및 10g/L의 옥살산칼륨을 포함하는 도금 바스를 사용하여, 회전 배럴 도금에 의해, 전류 밀도 0.1A/dm2의 조건으로, 60분간 스트라이크 Cu 도금을 행하고, 다음으로 pH 8.8로, 바스 온도 55℃로 된 우에무라 고교사 제품 피로브라이트 프로세스용 바스를 사용하여, 회전 배럴 도금에 의해, 전류 밀도 0.3A/dm2의 조건으로, 60분간 두껍게 Cu 도금을 행함으로써, Cu 도금막을 형성하였다.
Figure pat00001
표 1로부터 알 수 있듯이, 2t≤b를 만족하는 시료 2~7에서는 100V 이상의 BDV를 달성하였다.
특히, b≤6㎛를 만족하는 시료 3~5에서는 도금 부착성도 양호하였다.
또한 표에는 기재되어 있지 않지만, 상기 실험예의 조건의 내부전극간 거리(t)를 3.0㎛ 부근 또는 0.7㎛ 부근의 것으로 바꾸어 동일한 실험을 행한 바, 상기 실험 결과와 동일한 효과가 얻어지는 것이 확인되었다.
이 발명은 이상 설명한 적층 세라믹 콘덴서에 한정되지 않고, 다른 적층 세라믹 전자부품에도 적용할 수 있다. 예를 들면, 세라믹 소체를 압전체 세라믹으로 구성한 경우는, 압전 부품으로서 기능하는 적층 세라믹 전자부품으로 할 수 있고, 세라믹 소체를 스피넬상 세라믹 등의 반도체 세라믹으로 구성한 경우는, 서미스터로서 기능하는 적층 세라믹 전자부품으로 할 수 있다.
1, 1a, 1b, 1c: 적층 세라믹 콘덴서 2: 세라믹 소체
3: 제1의 내부전극 4: 제2의 내부전극
7, 7a: 외층 더미 도체 9, 9b: 제1의 외부전극
10, 10c: 제2의 외부전극 11, 12: 주면
13, 14: 측면 15, 16: 단면
17: 세라믹층 19: 제1의 대향부
20: 제1의 인출부 21: 제2의 대향부
22: 제2의 인출부 23: 내층부
24: 외층부 25: 제1의 외부전극의 하지층
26: 제1의 외부전극의 상층 27: 제2의 외부전극의 하지층
28: 제2의 외부전극의 상층

Claims (4)

  1. 복수의 세라믹층이 적층되어 이루어지는 것으로, 외표면으로서, 서로 대향하는 제1 및 제2의 주면, 서로 대향하는 제1 및 제2의 측면 및 서로 대향하는 제1 및 제2의 단면을 가지는 세라믹 소체와,
    상기 세라믹 소체의 내부에 배치되고, 제1의 대향부 및 상기 제1의 대향부로부터 상기 세라믹 소체의 상기 외표면에 인출된 제1의 인출부를 가지는 제1의 내부전극과,
    상기 세라믹 소체의 내부에 배치되고, 상기 세라믹층을 통해 상기 제1의 대향부와 대향하는 제2의 대향부 및 상기 제2의 대향부로부터 상기 세라믹 소체의 상기 외표면에 인출된 제2의 인출부를 가지는 제2의 내부전극과,
    상기 세라믹 소체의 상기 외표면상에 배치되고, 상기 제1의 인출부의 노출부를 직접 덮는 도금막을 가지는 제1의 외부전극과,
    상기 세라믹 소체의 상기 외표면상에 배치되고, 상기 제2의 인출부의 노출부와 전기적으로 접속되며, 상기 제1의 외부전극과는 다른 전위에 접속되는 제2의 외부전극을 포함하며,
    상기 제1 및 제2의 주면을 연결하는 방향을 높이방향으로 정의하고,
    상기 높이방향을 따라, 상기 제1의 내부전극 및 상기 제2의 내부전극이 존재하는 영역을 내층부로 정의하며,
    상기 높이방향을 따라, 상기 제1의 내부전극 및 상기 제2의 내부전극이 모두 존재하지 않는 영역을 외층부로 정의했을 때,
    상기 외층부에는, 상기 세라믹 소체를 상기 높이방향을 따라 투영한 경우에 상기 제1의 인출부와 겹치도록 하여 상기 세라믹 소체의 상기 외표면에 인출된 외층 더미 도체가 배치되고, 상기 외층 더미 도체의 노출부는 상기 제1의 외부전극의 상기 도금막에 의해 직접 덮이며,
    상기 외층부에 있어서 가장 상기 내층부에 근접한 상기 외층 더미 도체와, 상기 내층부에 있어서 가장 상기 외층부에 근접한 상기 제1의 내부전극 또는 상기 제2의 내부전극의 상기 높이방향을 따른 거리를 b,
    상기 제1의 내부전극과 상기 제2의 내부전극의 상기 높이방향을 따른 대향 거리를 t로 했을 때,
    2t≤b
    를 만족하는 것을 특징으로 하는 적층 세라믹 전자부품.
  2. 제1항에 있어서,
    또한 b≤6㎛를 만족하는 것을 특징으로 하는 적층 세라믹 전자부품.
  3. 제1항 또는 제2항에 있어서,
    상기 제1 및 제2의 측면을 연결하는 방향을 폭방향으로 정의하고,
    상기 제1 및 제2의 단면을 연결하는 방향을 길이방향으로 정의했을 때,
    상기 길이방향을 따른 상기 제1 및 제2의 측면의 각 치수가, 상기 폭방향을 따른 상기 제1 및 제2의 단면의 각 치수보다도 길며,
    상기 제1의 대향부는 장변 및 단변을 가지는 직사각형상이며,
    상기 제1의 인출부는, 상기 제1의 대향부의 상기 장변으로부터 상기 제1 및 제2의 측면 중 적어도 한쪽으로 인출되어 있는 것을 특징으로 하는 적층 세라믹 전자부품.
  4. 제3항에 있어서,
    상기 제1의 인출부는, 상기 길이방향에 있어서, 상기 제1 및 제2의 측면 중 적어도 한쪽의 중앙에 걸치도록 인출되어 있는 것을 특징으로 하는 적층 세라믹 전자부품.
KR1020120063105A 2011-06-16 2012-06-13 적층 세라믹 전자부품 KR101407250B1 (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2011-133884 2011-06-16
JP2011133884 2011-06-16
JP2012079712A JP2013021299A (ja) 2011-06-16 2012-03-30 積層セラミック電子部品
JPJP-P-2012-079712 2012-03-30

Publications (2)

Publication Number Publication Date
KR20120139561A true KR20120139561A (ko) 2012-12-27
KR101407250B1 KR101407250B1 (ko) 2014-06-13

Family

ID=47335130

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120063105A KR101407250B1 (ko) 2011-06-16 2012-06-13 적층 세라믹 전자부품

Country Status (4)

Country Link
US (1) US8599532B2 (ko)
JP (1) JP2013021299A (ko)
KR (1) KR101407250B1 (ko)
CN (1) CN102832044B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140089989A (ko) 2013-01-08 2014-07-16 삼성전기주식회사 적층 세라믹 전자부품
KR20150103600A (ko) * 2014-03-03 2015-09-11 삼성전기주식회사 적층 세라믹 전자부품 및 그 실장기판

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140090466A (ko) * 2013-01-09 2014-07-17 삼성전기주식회사 도전성 수지 조성물, 이를 포함하는 적층 세라믹 커패시터 및 그 제조방법
JP6028739B2 (ja) * 2013-03-07 2016-11-16 株式会社村田製作所 電子部品の製造方法
WO2014148133A1 (ja) * 2013-03-19 2014-09-25 株式会社村田製作所 積層セラミックコンデンサ
JP6185991B2 (ja) * 2013-06-24 2017-08-23 日本碍子株式会社 セラミックスデバイス、及び圧電デバイス
JP2015109410A (ja) 2013-10-25 2015-06-11 株式会社村田製作所 セラミック電子部品及びセラミック電子部品の製造方法
JP2015043448A (ja) * 2014-10-08 2015-03-05 株式会社村田製作所 積層セラミックコンデンサ
JP7231340B2 (ja) * 2018-06-05 2023-03-01 太陽誘電株式会社 セラミック電子部品およびその製造方法
KR102101703B1 (ko) * 2018-08-01 2020-04-20 삼성전기주식회사 적층형 커패시터
KR102282259B1 (ko) * 2018-08-21 2021-07-26 미쓰비시 마테리알 가부시키가이샤 전자 부품 및 전자 부품의 제조 방법
KR20190116127A (ko) 2019-07-05 2019-10-14 삼성전기주식회사 커패시터 부품
JP2022014533A (ja) * 2020-07-07 2022-01-20 株式会社村田製作所 電子部品

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6542352B1 (en) * 1997-12-09 2003-04-01 Daniel Devoe Ceramic chip capacitor of conventional volume and external form having increased capacitance from use of closely spaced interior conductive planes reliably connecting to positionally tolerant exterior pads through multiple redundant vias
JP2001035740A (ja) * 1999-07-23 2001-02-09 Taiyo Kagaku Kogyo Kk 外部端子電極具備電子部品及びその製造方法
JP2001189234A (ja) * 1999-12-28 2001-07-10 Tdk Corp 積層コンデンサ
JP3407716B2 (ja) * 2000-06-08 2003-05-19 株式会社村田製作所 複合積層電子部品
US6960366B2 (en) 2002-04-15 2005-11-01 Avx Corporation Plated terminations
US6982863B2 (en) 2002-04-15 2006-01-03 Avx Corporation Component formation via plating technology
US7152291B2 (en) 2002-04-15 2006-12-26 Avx Corporation Method for forming plated terminations
US7463474B2 (en) 2002-04-15 2008-12-09 Avx Corporation System and method of plating ball grid array and isolation features for electronic components
US7576968B2 (en) 2002-04-15 2009-08-18 Avx Corporation Plated terminations and method of forming using electrolytic plating
TWI260657B (en) 2002-04-15 2006-08-21 Avx Corp Plated terminations
US7177137B2 (en) 2002-04-15 2007-02-13 Avx Corporation Plated terminations
US7345868B2 (en) 2002-10-07 2008-03-18 Presidio Components, Inc. Multilayer ceramic capacitor with terminal formed by electroless plating
US6819543B2 (en) * 2002-12-31 2004-11-16 Intel Corporation Multilayer capacitor with multiple plates per layer
GB2400493B (en) 2003-04-08 2005-11-09 Avx Corp Plated terminations
JP3850398B2 (ja) * 2003-08-21 2006-11-29 Ｔｄｋ株式会社 積層コンデンサ
JP2005340663A (ja) * 2004-05-28 2005-12-08 Kyocera Corp コンデンサ
JP3747940B2 (ja) * 2004-06-03 2006-02-22 株式会社村田製作所 積層コンデンサおよびその製造方法
JP3832504B2 (ja) * 2004-12-24 2006-10-11 株式会社村田製作所 積層コンデンサおよびその実装構造
JP4270395B2 (ja) 2005-03-28 2009-05-27 Ｔｄｋ株式会社 積層セラミック電子部品
JP2007042743A (ja) 2005-08-01 2007-02-15 Tdk Corp 積層電子部品
KR100826071B1 (ko) 2005-08-01 2008-04-29 티디케이가부시기가이샤 적층 전자부품
JP5104313B2 (ja) 2005-10-28 2012-12-19 株式会社村田製作所 積層型電子部品およびその製造方法
KR100953276B1 (ko) 2006-02-27 2010-04-16 가부시키가이샤 무라타 세이사쿠쇼 적층형 전자부품 및 그 제조방법
US7808770B2 (en) * 2007-06-27 2010-10-05 Murata Manufacturing Co., Ltd. Monolithic ceramic capacitor
JP4645637B2 (ja) * 2007-11-15 2011-03-09 Ｔｄｋ株式会社 積層コンデンサ
JP5217692B2 (ja) * 2008-07-02 2013-06-19 株式会社村田製作所 積層セラミック電子部品
JP5287658B2 (ja) * 2008-11-14 2013-09-11 株式会社村田製作所 セラミック電子部品
JP2011192968A (ja) 2010-02-19 2011-09-29 Murata Mfg Co Ltd コンデンサ及びその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140089989A (ko) 2013-01-08 2014-07-16 삼성전기주식회사 적층 세라믹 전자부품
KR20150103600A (ko) * 2014-03-03 2015-09-11 삼성전기주식회사 적층 세라믹 전자부품 및 그 실장기판

Also Published As

Publication number Publication date
CN102832044B (zh) 2015-05-20
KR101407250B1 (ko) 2014-06-13
CN102832044A (zh) 2012-12-19
US8599532B2 (en) 2013-12-03
JP2013021299A (ja) 2013-01-31
US20120319536A1 (en) 2012-12-20

Similar Documents

Publication Publication Date Title
KR101399386B1 (ko) 적층 세라믹 전자부품
KR101407250B1 (ko) 적층 세라믹 전자부품
KR101457898B1 (ko) 적층 세라믹 전자부품
KR101383784B1 (ko) 적층 세라믹 전자부품
KR101331985B1 (ko) 적층 세라믹 전자부품
US8125763B2 (en) Multilayer ceramic electronic component and method for making the same
US8730646B2 (en) Laminated electronic component and method for manufacturing the same
KR101290153B1 (ko) 세라믹 전자부품
JP4636180B2 (ja) 積層型セラミック電子部品
US10079104B2 (en) Capacitor
JP4548471B2 (ja) コンデンサアレイおよびその製造方法
JP2022166463A (ja) セラミック電子部品および実装基板

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170602

Year of fee payment: 4