KR20110129377A - 에피택셜 성장용 내부 개질 기판 및 이를 이용하여 제작되는 결정 성막체, 디바이스, 벌크 기판 및, 그들의 제조 방법 - Google Patents

에피택셜 성장용 내부 개질 기판 및 이를 이용하여 제작되는 결정 성막체, 디바이스, 벌크 기판 및, 그들의 제조 방법 Download PDF

Info

Publication number
KR20110129377A
KR20110129377A KR1020117018146A KR20117018146A KR20110129377A KR 20110129377 A KR20110129377 A KR 20110129377A KR 1020117018146 A KR1020117018146 A KR 1020117018146A KR 20117018146 A KR20117018146 A KR 20117018146A KR 20110129377 A KR20110129377 A KR 20110129377A
Authority
KR
South Korea
Prior art keywords
substrate
sapphire substrate
film
semiconductor layer
nitride semiconductor
Prior art date
Application number
KR1020117018146A
Other languages
English (en)
Other versions
KR101362859B1 (ko
Inventor
히데오 아이다
나츠코 아오타
히토시 호시노
Original Assignee
나미키 세이미츠 호오세키 가부시키가이샤
가부시기가이샤 디스코
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 나미키 세이미츠 호오세키 가부시키가이샤, 가부시기가이샤 디스코 filed Critical 나미키 세이미츠 호오세키 가부시키가이샤
Publication of KR20110129377A publication Critical patent/KR20110129377A/ko
Application granted granted Critical
Publication of KR101362859B1 publication Critical patent/KR101362859B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/16—Oxides
    • C30B29/20—Aluminium oxides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/186—Epitaxial-layer growth characterised by the substrate being specially pre-treated by, e.g. chemical or physical means
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/40—AIIIBV compounds wherein A is B, Al, Ga, In or Tl and B is N, P, As, Sb or Bi
    • C30B29/403—AIII-nitrides
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B33/00—After-treatment of single crystals or homogeneous polycrystalline material with defined structure
    • C30B33/04—After-treatment of single crystals or homogeneous polycrystalline material with defined structure using electric or magnetic fields or particle radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02293—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process formation of epitaxial layers by a deposition process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/0242—Crystalline insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H01L21/02675—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth using laser beams
    • H01L21/02686—Pulsed laser beam

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Inorganic Chemistry (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Optics & Photonics (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)
  • Led Devices (AREA)
  • Laser Beam Processing (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

(과제) 주로 질화물 반도체층 에피택셜 성장용 사파이어 기판에 있어서, 효율 좋게 기판의 휨 형상 및/또는 휨량을 정밀하게 제어할 수 있고, 또한 성막 중에 발생하는 기판의 휨을 억제하여, 기판의 휨 거동을 작게 할 수 있는 사파이어 기판과, 그것을 이용하여 제작되는 질화물 반도체층 성막체, 질화물 반도체 디바이스, 질화물 반도체 벌크 기판 및 그들의 제조 방법을 제공하는 것이다.
(해결 수단) 사파이어 기판의 내부에, 상기 사파이어 기판의 연마면측을 통하여 펄스 레이저를 집광하여 주사하고, 상기 펄스 레이저에 의한 다광자 흡수를 이용하여 개질 영역 패턴을 형성하여, 사파이어 기판의 휨 형상 및/또는 휨량을 제어한다. 본 발명에 의해 얻어진 사파이어 기판을 이용하여 질화물 반도체층을 형성하면, 성막 중의 기판의 휨을 억제하여, 기판의 휨 거동을 작게 할 수 있기 때문에, 막의 품질 및 균일성이 향상되어, 질화물 반도체 디바이스의 품질 및 수율을 향상시킬 수 있다.

Description

에피택셜 성장용 내부 개질 기판 및 이를 이용하여 제작되는 결정 성막체, 디바이스, 벌크 기판 및, 그들의 제조 방법{INSIDE REFORMING SUBSTRATE FOR EPITAXIAL GROWTH； CRYSTAL FILM FORMING ELEMENT, DEVICE, AND BULK SUBSTRATE PRODUCED USING THE SAME； AND METHOD FOR PRODUCING THE SAME}
본 발명은, 에피택셜 성장용 내부 개질 기판과 그것을 이용하여 제작되는 결정 성막체, 디바이스, 벌크 기판 및, 그들의 제조 방법에 관한 것이다.
질화 갈륨으로 대표되는 질화물 반도체는, 밴드 갭이 넓고, 청색계의 발광이 가능한 점에서, LED(발광 다이오드)나 LD(반도체 레이저) 등에 널리 이용되고 있다. 최근에는 한층 더 발광 효율 향상이나 고휘도화로의 노력이 활발하게 행해지고 있다.
일반적인 질화물 반도체 발광 소자 구조는, 사파이어 기판 상에, GaN으로 이루어지는 버퍼층, n형 GaN으로 이루어지는 n형 콘택트층, n형 AlGaN으로 이루어지는 n형 클래드층, n형 InGaN으로 이루어지는 활성층, p형 AlGaN으로 이루어지는 p형 클래드층, p형 GaN으로 이루어지는 p형 콘택트층이 차례로 적층된 더블 헤테로 구조를 갖고 있다. 활성층은 InxGa1 - xN(0≤X≤1)으로 이루어지는 우물층만의 단일 양자 우물(SQW: Single Quantum Well) 구조 또는, InxGa1 - xN(0≤X≤1)으로 이루어지는 우물층과, InyGa1 -yN(0≤y≤1, y＜x)으로 이루어지는 장벽층과의 다중 양자 우물 구조(MQW: Multi Quantum Well)의 In을 포함하는 구성으로 되어 있다(특허문헌 1).
사파이어 기판 상에 전술한 질화 갈륨층을 에피택셜 성장시키면, 질화 갈륨과 사파이어의 열팽창 계수차 및 격자 정수차에 기인하여, 성막 후의 사파이어 기판에 휨이 발생하는 것이 알려져 있다.
비특허문헌 1에서는, 사파이어 기판 상에, AlN 버퍼층과 GaN층을 에피택셜 성장시키고, 성막에 의해 발생하는 열 응력이 GaN층 막두께에 의존하여 어떻게 완화 되는지를 조사하고 있다. 이 비특허문헌 1에서는, 막두께가 두꺼워짐에 따라 기판의 휨이 커져, 그에 수반하여 계면 결함(Interference Defects), 마이크로크랙(Microcracks)이나 전위(Dislocation), 매크로크랙스(Macrocracks)가 발생함으로써 응력을 완화시킨다는 것이 분명하게 되어 있다.
또한, 비특허문헌 2의 Fig.4에는, 사파이어 기판 상에 GaN계 LED 구조를 에피택셜 성장시키는 공정을 통하여 발생하는 기판의 휨을, In-situ 관찰하는 해석 수법이 개시되어 있다. 이에 의하면, 일련의 성막 공정에 있어서, 성막 물질, 성막 온도, 막두께의 변화에 따라 사파이어 기판의 곡률이 크게 변화하는 것이 나타나 있다.
그리고, 활성층인 InGaN층의 성장 단계에서 사파이어 기판의 곡률이 거의 0이 되는 성막 공정으로 함으로써, 기판면 내에 있어서의 발광 파장을 균일화하는 것이 분명하게 되어 있다.
전술한 바와 같이, 일련의 성막 공정을 통하여 사파이어 기판의 휨이 크게 변화하여, 질화물 반도체막의 품질이나 발광 파장의 균일성에 영향을 미치는 것이 알려져 있다.
실제로는, 기판과의 열팽창 계수차를 이용하여, InGaN계 활성층에 있어서 기판 곡률이 거의 0이 되도록, 사파이어 기판의 휨 형상 및 휨량이 설정된다. 이러한 배경에서, 사파이어 기판의 형상 및 휨량을 제어하기 위해, 여러 가지 연마 가공 기술이 검토되고 있다(예를 들면 특허문헌 2).
한편으로, 사파이어 기판 상에 질화물 반도체가 적층된 발광 소자를 분할할 때에, 80∼90㎛ 정도의 두께를 갖는 사파이어 기판의 내부에, 펄스 레이저를 집광하고, 발광 소자의 분할 예정 라인에 대응하는 변질 영역을 형성하는 기술이 알려져 있다(특허문헌 3). 특허문헌 3의 발명은, 사파이어 기판에 레이저 광선을 조사하여 개개의 발광 소자로 분할해도 발광 소자의 휘도 저하를 억제할 수 있는 사파이어 기판의 가공 방법으로, 발광 소자의 분할을 목적으로 하고 있다 .
일본특허 제3250438호 공보 일본공개특허공보 2006-347776호 일본공개특허공보 2008-6492호
Jpn. J. Appl. Phys. Vol.32(1993) pp. 1528-1533 J. Cryst. Growth, Vol.272, Issues 1-4,(2004), pp.94-99
전술한 바와 같이, 질화 갈륨계 발광 다이오드 구조를 얻는 일련의 성막 공정을 통하여, 사파이어 기판의 휨이 크게 변화함으로써, 질화물 반도체층의 품질이나 발광 파장의 균일성이 나빠져, 발광 다이오드의 수율이 나빠진다는 문제가 있었다.
이 문제에 대하여 종래의 방법에서는, InGaN계 활성층의 성장 단계에 있어서의 기판의 곡률이 거의 0이 되도록, 사파이어 기판의 휨 형상 및 휨량을 설정하는 수법을 취하고 있었다. 즉, InGaN계 활성층의 성장 단계에서 발생하는 휨량분(分)을 미리 사파이어 기판에 부여하여, 상쇄한다는 수법이다. 이에 따라, 발광 파장의 불균일은 어느 정도 억제할 수 있기는 하지만, InGaN계 활성층 이외의 성막 공정에서 발생하는 기판의 휨의 문제는 해결할 수 없다는 문제가 있었다.
특히, n-GaN층 성장 단계나, 성막 종료 후에 기판을 쿨 다운(cool down)할 때에, 사파이어 기판이 크게 휨으로써, 막 품질 및 막 품질 균일성이 저하되거나, 기판의 백그라인드(back grind) 가공을 균일하게 할 수 없게 되는 등의 문제가 있었다. 이들은, 발광 다이오드 등 디바이스의 수율에 크게 영향을 미치는 점에서, 성막 공정 전체를 통하여 기판의 휨과 그의 변화량을 억제하여, 기판의 휨 거동 자체를 작게 하는 것이 필요했지만, 그러한 사파이어 기판은 종래 존재하지 않았다.
또한, 사파이어 기판이 대구경화(大口徑化)되면, 연마 가공에 의한 정밀한 휨 형상 및 휨량의 제어 자체가 곤란해진다는 문제가 있다. 연마 가공을 행한 사파이어 기판에는, 통상 가공 변형의 잔류나 상하면 마무리의 표면 거칠기의 차이에 의해 기판에 휨이 발생하는 것이 알려져 있다. 예를 들면, 편면(片面)이 연마되어 있는 기판에서는, 주로 상하면의 표면 거칠기가 상이한 것이 휨의 요인이 되고, 양면이 연마되어 있는 기판에서는, 상하면의 표면 거칠기가 근소하게 상이한 것에 더하여, 기판면 내에서의 표면 거칠기가 근소하게 불균일한 것이 휨의 요인이 된다.
특히, 대구경 기판에서는, 기판면 내에서의 표면 거칠기를 균일하게 하는 것이 기술적으로 곤란하여, 연마 가공만으로는 원하는 휨 형상 및 휨량으로 정밀하게 제어할 수 없다는 기술적 한계의 문제가 있었다.
또한, 질화물 반도체 벌크 기판을 얻기 위해, 사파이어 기판 상에, 질화물 반도체의 후막(厚膜)을 자립 가능한 두께까지 에피택셜 성장시키려고 하면, 사파이어와 질화물 반도체의 열팽창 계수차에 의해 사파이어 기판이 크게 휘고, 더욱이 막두께가 증가함으로써 휨량이 증대한다는 문제가 있었다. 그 때문에, 결과적으로 성막 중이나 성막 후에 크랙이 발생하여, 자립 가능한 질화물 반도체 벌크 기판을 얻는 것이 실질적으로 불가능했다.
이들의 해결 수단으로서, ELOG(Epitaxial Lateral Over Growth)법이나 DEEP(Dislocation Elimination of Inverted-Pyramidal Pits)법이나 VAS(Void-Assisted Separation)법 등이 제안되어 있지만, 모두 공정이 복잡해진다는 결점이 있었다.
이러한 문제를 감안하여, 본 발명의 목적은, 주로 질화물 반도체층의 에피택셜 성장에 이용하는 사파이어 기판에 있어서, 효율 좋게 기판의 휨 형상 및/또는 휨량을 정밀하게 제어할 수 있고, 또한 성막 중에 발생하는 기판의 휨을 억제하여, 기판의 휨 거동을 작게 할 수 있는 사파이어 기판과, 그것을 이용하여 제작되는 질화물 반도체층 성막체, 질화물 반도체 디바이스, 질화물 반도체 벌크 기판 및 그들의 제조 방법을 제공하는 것에 있다.
본 발명자들은, 질화물 반도체층을 에피택셜 성장시키기 전의 사파이어 기판 내부에, 펄스 레이저를 이용하여 개질 영역 패턴을 형성함으로써 사파이어 기판의 응력을 컨트롤하여, 효율 좋게 기판의 휨 형상 및/또는 휨량을 제어 가능한 것을 발견했다.
또한, 본 발명에 의해 얻어진 사파이어 기판을 이용하여 질화물 반도체층을 형성하면, 성막에 의해 발생하는 응력을 개질 영역 패턴이 형성된 사파이어 기판의 응력으로 상쇄할 수 있어, 성막 공정에 있어서의 기판의 휨을 억제하여, 기판의 휨 거동을 작게 할 수 있는 것을 발견하고, 본 발명을 완성시켰다.
즉, 본 발명의 질화물 반도체층의 에피택셜 성장용 내부 개질 사파이어 기판은, 에피택셜 성장에 의해 형성되는 질화물 반도체층의 성막에 이용되는 사파이어 기판에 있어서, 상기 사파이어 기판 내부에 펄스 레이저에 의한 다광자(multi-photon) 흡수를 이용한 개질 영역 패턴이 형성되어 있는 것을 특징으로 한다.
또한, 본 발명의 질화물 반도체층의 에피택셜 성장용 내부 개질 사파이어 기판은, 상기 사파이어 기판의 내부에, 상기 사파이어 기판의 연마면측을 통하여 펄스 레이저를 집광하여 주사(走査)하고, 상기 펄스 레이저에 의한 다광자 흡수를 이용하여 개질 영역 패턴을 형성하여 제작하는 것을 특징으로 한다.
또한, 본 발명의 질화물 반도체층의 에피택셜 성장용 내부 개질 사파이어 기판은, 상기 발명에 더하여, 적어도 1종류의 상기 개질 영역 패턴의 평면 형상이, 스트라이프 형상, 격자 형상, 복수의 다각형을 배치한 형상, 동심원 형상, 나선 형상, 사파이어 기판의 중심점을 통과하는 직선에 대하여 대략 선대칭 또는 대략 점대칭인 형상 중 어느 것인 것을 특징으로 한다.
또한, 본 발명의 질화물 반도체층의 에피택셜 성장용 내부 개질 사파이어 기판은, 상기 발명에 더하여, 적어도 1종류의 상기 개질 영역 패턴의 형성 위치는, 상기 사파이어 기판의 성막면으로부터, 기판 두께의 3％ 이상 95％ 이하의 위치이고, 상기 개질 영역 패턴을 구성하는 각 라인 간의 피치가 50㎛ 이상 2000㎛ 이하인 것을 특징으로 한다.
또한, 본 발명의 질화물 반도체층의 에피택셜 성장용 내부 개질 사파이어 기판은, 상기 발명에 더하여, 적어도 1종류의 상기 개질 영역 패턴의 평면 형상이, 사파이어 기판의 중심점을 통과하는 직선에 대하여 대략 선대칭, 대략 점대칭인 형상, 격자 형상 중 어느 것이고, 상기 개질 영역 패턴의 형성 위치가, 사파이어 기판의 성막면으로부터, 기판 두께의 3％ 이상 50％ 이하의 위치이고, 상기 개질 영역 패턴을 구성하는 각 라인 간의 피치가 50㎛ 이상 2000㎛ 이하인 것을 특징으로 한다.
또한, 본 발명의 질화물 반도체층 성막체는, 상기 질화물 반도체층의 에피택셜 성장용 내부 개질 사파이어 기판의 성막면 상에, 적어도 한 층의 질화물 반도체층을 성막하여 제작하는 것을 특징으로 한다.
또한, 본 발명의 질화물 반도체 디바이스는, 본 발명의 질화물 반도체층 성막체를 이용하여 제작하는 것을 특징으로 한다.
또한, 본 발명의 질화물 반도체 벌크 기판은, 본 발명의 질화물 반도체층의 후막을 이용하여 제작하는 것을 특징으로 한다.
또한, 본 발명의 질화물 반도체층의 에피택셜 성장용 내부 개질 사파이어 기판은, 상기 개질 영역 패턴 형성 전의 사파이어 기판의 형상이, 상기 반도체층의 성막면이 오목면이고, 그 오목면의 곡률이 0km-1보다 크고 160km-1 이하인 개질 영역 패턴 형성용 사파이어 기판을 이용하여 제작하는 것을 특징으로 한다.
또한, 본 발명의 질화물 반도체층의 에피택셜 성장용 내부 개질 사파이어 기판은, 상기 개질 영역 패턴 형성 전의 사파이어 기판의 형상이, 상기 반도체층의 성막면이 오목면이고, 그 오목면의 곡률이 40km-1 이상 150km-1 이하인 개질 영역 패턴 형성용 사파이어 기판을 이용하여 제작하는 것을 특징으로 한다.
또한, 본 발명의 질화물 반도체층의 에피택셜 성장용 내부 개질 사파이어 기판은, 상기 개질 영역 패턴 형성 전의 사파이어 기판의 형상이, 상기 반도체층의 성막면이 오목면이고, 그 오목면의 곡률이 85km-1 이상 150km-1 이하인 개질 영역 패턴 형성용 사파이어 기판을 이용하여 제작하는 것을 특징으로 한다.
또한, 본 발명의 개질 영역 패턴 형성용 사파이어 기판은, 직경 50mm 이상 300mm 이하, 두께는 0.05mm 이상 5.0mm 이하인 것을 특징으로 한다.
본 발명의 내부 개질 사파이어 기판은, 질화물 반도체를 포함하는 각종 반도체층의 에피택셜 성장에 적용할 수 있다. 또한, 펄스 레이저에 의해 내부에 개질 영역을 패턴 형성할 수 있는 사파이어 이외의 모든 단결정 기판에 적용할 수 있다. 특히, 에피택셜 성장에 이용되는 단결정 기판에서는, 헤테로 에피택셜 성장에 한하지 않고, 동일 조성 또는 혼정(混晶)을 포함하는 호모 에피택셜 성장에 있어서도 발생하는 기판의 휨의 문제를 해결할 수 있기 때문에 유용하다. 그 때문에, 각종 디바이스 또는 각종 벌크 기판의 품질이나 수율을 향상시킬 수 있다.
본 발명은, 이하에 기재되는 바와 같은 효과를 갖는다.
청구항 1 또는 2에 기재된 발명에 의하면, 주로 에피택셜 성장에 의해 얻어지는 결정성 막의 성막에 이용되는 단결정 기판에 있어서, 효율 좋게 기판의 휨 형상 및/또는 휨량을 정밀하게 제어한 단결정 기판을 제공할 수 있다. 본 발명은, 연마 가공만으로는 기술적으로 제어가 곤란해지는 대구경 기판에 있어서 특히 유효하다. 또한, 에피택셜 성장 공정에 있어서 발생하는 기판의 휨을 억제하여, 기판의 휨 거동을 작게 할 수 있는 단결정 기판을 제공할 수 있다는 효과를 갖는다.
청구항 3에 기재된 발명에 의하면, 펄스 레이저를 이용하여, 기판 내부에 개질 영역 패턴을 형성 가능한 사파이어, 질화물 반도체, Si, GaAs, 수정, SiC 등의 단결정 기판에 있어서, 청구항 1 또는 2와 동일한 효과를 갖는다.
청구항 4에 기재된 발명에 의하면, 성막에 의해 발생하는 응력을, 개질 영역 패턴이 형성된 단결정 기판의 응력으로 상쇄할 수 있기 때문에, 성막 중의 기판의 휨을 억제하여, 기판의 휨 거동을 작게 할 수 있다.
그 결과, 결정성 막 중의 전위의 발생이나 막두께 불균일화를 억제할 수 있어, 막의 품질 및 균일성을 향상시킨 결정 성막체를 얻을 수 있다. 본 발명의 결정 성막체를 이용하여, 각종 디바이스를 구성할 수 있다. 또한, 본 발명의 결정 성막체는, 에피택셜 성장에 의해 자립 가능한 막두께를 갖는 후막을 형성할 때에, 하지(base) 기판으로서 이용할 수 있다.
청구항 5에 기재된 발명에 의하면, 막의 품질 및 균일성을 향상시킨 결정 성막체를 이용하여 각종 디바이스를 구성할 수 있기 때문에, 품질 및 수율이 향상된 각종 디바이스를 제공할 수 있다.
청구항 6에 기재된 발명에 의하면, 성막 중 또는 성막 후에 발생하는 기판의 휨을 억제할 수 있기 때문에, 복잡한 공정을 이용하는 일 없이, 또한 크랙을 발생시키지 않고 결정성 막의 후막을 성장시킬 수 있다. 그 때문에, 자립 가능한 막두께를 갖는 결정성 막의 후막으로 구성되는 각종 벌크 기판을 제공할 수 있다.
청구항 7 또는 8에 기재된 발명에 의하면, 반도체층의 에피택셜 성장에 이용되는 사파이어 기판에 있어서, 효율 좋게 기판의 휨 형상 및/또는 휨량을 정밀하게 제어한 사파이어 기판을 제공할 수 있다. 또한, 본 발명의 사파이어 기판에 의하면, 내부에 개질 영역 패턴을 형성하기 때문에, 기판의 재(再)세정이 불필요하다. 본 발명은, 연마 가공만으로는 기술적으로 제어가 곤란해지는 대구경 기판에 있어서 특히 유효하다.
또한, 본 발명의 사파이어 기판을 이용함으로써, 반도체층의 에피택셜 성장 공정에 있어서 발생하는 기판의 휨을 억제하여, 기판의 휨 거동을 작게 할 수 있다는 효과를 갖는다. 또한, 사파이어 기판 표면에 패턴을 갖지 않기 때문에, 대폭적인 성막 조건의 변경이 불필요하여, 종래의 사파이어 기판과 동일한 조건에서 성막을 행할 수 있다.
청구항 9에 기재된 발명에 의하면, 반도체층의 성막에 의해 발생하는 응력을, 개질 영역 패턴이 형성된 사파이어 기판의 응력으로 상쇄할 수 있기 때문에, 성막 중의 기판의 휨을 억제하여, 기판의 휨 거동을 작게 할 수 있다.
그 결과, 반도체층 중의 전위의 발생이나 막두께 불균일화를 억제할 수 있어, 막의 품질 및 균일성을 향상시킨 반도체층 성막체를 얻을 수 있다. 본 발명의 반도체층 성막체를 이용하여, 각종 반도체 디바이스를 구성할 수 있다. 또한, 본 발명의 반도체층 성막체는, 에피택셜 성장에 의해 자립 가능한 막두께를 갖는 후막을 형성할 때에, 하지 기판으로서 이용할 수 있다.
청구항 10에 기재된 발명에 의하면, 막의 품질 및 균일성을 향상시킨 반도체층 성막체를 이용하여 각종 반도체 디바이스를 구성할 수 있기 때문에, 품질 및 수율이 향상된 각종 반도체 디바이스를 제공할 수 있다.
청구항 11에 기재된 발명에 의하면, 반도체층의 성막 중 또는 성막 후에 발생하는 기판의 휨을 억제할 수 있기 때문에, 복잡한 공정을 이용하는 일 없이, 또한 크랙을 발생시키지 않고 반도체층의 후막을 성장시킬 수 있다. 그 때문에, 자립 가능한 막두께를 갖는 반도체층 성막체의 후막으로 구성되는 각종 반도체 벌크 기판을 제공할 수 있다.
청구항 12 또는 13에 기재된 발명에 의하면, 질화물 반도체층의 에피택셜 성장에 이용되는 사파이어 기판에 있어서, 효율 좋게 기판의 휨 형상 및/또는 휨량을 정밀하게 제어한 사파이어 기판을 제공할 수 있다. 또한, 본 발명의 사파이어 기판에 의하면, 내부 개질 영역 패턴을 형성하기 때문에, 기판의 재세정이 불필요하다. 본 발명은, 연마 가공만으로는 기술적으로 제어가 곤란해지는 대구경 기판에 있어서 특히 유효하다.
또한, 본 발명의 사파이어 기판을 이용함으로써, 질화물 반도체층의 에피택셜 성장 공정에 있어서 발생하는 기판의 휨을 억제하여, 기판의 휨 거동을 작게 할 수 있다는 효과를 갖는다. 또한, 사파이어 기판 표면에 패턴을 갖지 않기 때문에, 대폭적인 성막 조건의 변경이 불필요하여, 종래의 사파이어 기판과 동일한 조건에서 성막을 행할 수 있다.
청구항 14에 기재된 발명에 의하면, 청구항 12 또는 13에 기재된 효과에 더하여, 주로 기판의 휨 형상을 균일하게 제어한 사파이어 기판을 제공할 수 있다는 효과를 갖는다.
청구항 15에 기재된 발명에 의하면, 청구항 12 내지 14에 기재된 효과에 더하여, 주로 기판의 휨량을 정밀하게 제어한 사파이어 기판을 제공할 수 있다는 효과를 갖는다.
청구항 16에 기재된 발명에 의하면, 청구항 12 내지 14에 기재된 효과에 더하여, 더욱 양호하게 질화물 반도체층의 에피택셜 성장 공정에 있어서 발생하는 기판의 휨을 억제하여, 기판의 휨 거동을 작게 할 수 있는 사파이어 기판을 제공할 수 있다는 효과를 갖는다.
청구항 17에 기재된 발명에 의하면, 질화물 반도체층의 성막에 의해 발생하는 응력을, 개질 영역 패턴이 형성된 사파이어 기판의 응력으로 상쇄할 수 있기 때문에, 성막 중의 기판의 휨을 억제하여, 기판의 휨 거동을 작게 수 있다.
그 결과, 질화물 반도체층 중의 전위의 발생이나 막두께 불균일화를 억제할 수 있어, 막의 품질 및 균일성을 향상시킨 질화물 반도체층 성막체를 얻을 수 있다. 본 발명의 질화물 반도체층 성막체를 이용하여, 각종 질화물 반도체 디바이스를 구성할 수 있다. 또한, 본 발명의 질화물 반도체층 성막체는, 에피택셜 성장에 의해 자립 가능한 막두께를 갖는 후막을 형성할 때에, 하지 기판으로서 이용할 수 있다.
청구항 18에 기재된 발명에 의하면, 막의 품질 및 균일성을 향상시킨 질화물 반도체층 성막체를 이용하여 각종 질화물 반도체 디바이스를 구성할 수 있기 때문에, 품질 및 수율이 향상된 각종 질화물 반도체 디바이스를 제공할 수 있다.
청구항 19에 기재된 발명에 의하면, 질화물 반도체 디바이스로서, 특히, 발광 소자, 전자 디바이스, 수광(受光) 소자 중 어느 것을 제공할 수 있다.
청구항 20에 기재된 발명에 의하면, 질화물 반도체층의 성막 중 또는 성막 후에 발생하는 기판의 휨을 억제할 수 있기 때문에, 복잡한 공정을 이용하는 일 없이, 또한 크랙을 발생시키지 않고 질화물 반도체층의 후막을 성장시킬 수 있다. 그 때문에, 자립 가능한 막두께를 갖는 질화물 반도체층 성막체의 후막으로 구성되는 각종 질화물 반도체 벌크 기판을 제공할 수 있다.
청구항 21에 기재된 발명에 의하면, 질화물 반도체 벌크 기판으로서, 특히 AlxInyGazN(x＋y＋z＝1, x≥0, y≥0, z≥0)으로 이루어지는 질화물 반도체 벌크 기판을 제공할 수 있다.
청구항 22에 기재된 발명에 의하면, 기판의 휨 형상 및/또는 휨량을 정밀하게 제어한 내부 개질 사파이어 기판을 제작할 수 있다.
청구항 23 또는 24에 기재된 발명에 의하면, 청구항 22에 기재된 효과에 더하여, 기판 질화물 반도체층의 성막 공정에 있어서, 기판의 휨을 억제하여, 기판의 휨 거동을 작게 할 수 있는 내부 개질 사파이어 기판을 제작할 수 있다.
청구항 25에 기재된 발명에 의하면, 기판의 휨 형상 및/또는 휨량을 정밀하게 제어하고, 또한 기판 질화물 반도체층의 성막 공정에 있어서, 기판의 휨을 억제하여, 기판의 휨 거동을 작게 할 수 있는 것이 가능한 내부 개질 사파이어 기판을 효율 좋게 제작할 수 있다.
청구항 26에 기재된 발명에 의하면, 단결정 기판의 휨 형상 및/또는 휨량을 효율 좋게, 정밀하게 제어할 수 있다. 본 발명은, 연마 가공만으로는 기술적으로 제어가 곤란해지는 대구경 기판에 있어서 특히 유효하다.
청구항 27에 기재된 발명에 의하면, 펄스 레이저를 이용하여 기판 내부에 개질 영역 패턴을 형성 가능한 사파이어, 질화물 반도체, Si, GaAs, 수정, SiC 등의 단결정 기판에 있어서, 청구항 26과 동일한 효과를 갖는다.
청구항 28에 기재된 발명에 의하면, 성막 중의 기판의 휨을 억제하여, 기판의 휨 거동을 작게 할 수 있기 때문에, 결정성 막 중의 전위의 발생이나 막두께 불균일화를 억제할 수 있어, 막의 품질 및 균일성을 향상시킬 수 있다.
청구항 29에 기재된 발명에 의하면, 막의 품질 및 균일성을 향상시킨 결정 성막체를 이용하여 각종 디바이스를 구성할 수 있기 때문에, 품질 및 수율이 향상된 각종 디바이스를 제조할 수 있다.
청구항 30에 기재된 발명에 의하면, 성막 중 또는 성막 후에 발생하는 기판의 휨을 억제할 수 있기 때문에, 복잡한 공정을 이용하는 일 없이, 또한 크랙을 발생시키지 않고 결정성 막의 후막을 성장시킬 수 있다. 그 때문에, 자립 가능한 막두께를 갖는 결정성 막의 후막으로 구성되는 각종 벌크 기판을 제조할 수 있다.
청구항 31에 기재된 발명에 의하면, 반도체층의 에피택셜 성장에 이용되는 사파이어 기판의 휨 형상 및/또는 휨량을, 효율 좋게, 정밀하게 제어할 수 있다. 본 발명은, 연마 가공만으로는 기술적으로 제어가 곤란해지는 대구경 기판에 있어서 특히 유효하다. 또한, 본 발명에서는, 내부에 개질 영역 패턴을 형성하기 때문에, 기판의 재세정이 불필요하다는 효과를 갖는다.
청구항 32에 기재된 발명에 의하면, 성막 중의 기판의 휨을 억제하여, 기판의 휨 거동을 작게 할 수 있기 때문에, 반도체층 성막 중의 전위의 발생이나 막두께 불균일화를 억제할 수 있어, 막의 품질 및 균일성을 향상시킬 수 있다. 또한, 사파이어 기판 표면에 패턴을 갖지 않기 때문에, 대폭적인 성막 조건의 변경이 불필요하여, 종래의 사파이어 기판과 동일한 조건에서 성막을 행할 수 있다는 효과를 갖는다.
청구항 33에 기재된 발명에 의하면, 막의 품질 및 균일성을 향상시킨 반도체층 성막체를 이용하여 각종 반도체 디바이스를 구성할 수 있기 때문에, 품질 및 수율이 향상된 각종 반도체 디바이스를 제조할 수 있다.
청구항 34에 기재된 발명에 의하면, 성막 중 또는 성막 후에 발생하는 기판의 휨을 억제할 수 있기 때문에, 복잡한 공정을 이용하는 일 없이, 또한 크랙을 발생시키지 않고 반도체층의 후막을 성장시킬 수 있다. 그 때문에, 자립 가능한 막두께를 갖는 반도체층의 후막으로 구성되는 각종 반도체 벌크 기판을 제조할 수 있다.
청구항 35에 기재된 발명에 의하면, 질화물 반도체층의 에피택셜 성장에 이용되는 사파이어 기판의 휨 형상 및/또는 휨량을, 효율 좋게, 정밀하게 제어할 수 있다. 본 발명은, 연마 가공만으로는 기술적으로 제어가 곤란해지는 대구경 기판에 있어서 특히 유효하다. 또한, 본 발명에서는, 내부에 개질 영역 패턴을 형성하기 때문에, 기판의 재세정이 불필요하다는 효과를 갖는다.
청구항 36에 기재된 발명에 의하면, 청구항 35에 기재된 효과에 더하여, 주로 사파이어 기판의 휨 형상을 균일하게 제어하는 것이 가능해진다는 효과를 갖는다.
청구항 37에 기재된 발명에 의하면, 청구항 36에 기재된 효과에 더하여, 주로 사파이어 기판의 휨량을 정밀하게 제어하는 것이 가능해진다는 효과를 갖는다.
청구항 38에 기재된 발명에 의하면, 청구항 35 내지 37에 기재된 효과에 더하여, 보다 양호하게, 질화물 반도체층의 에피택셜 성장 공정에 있어서 발생하는 기판의 휨을 억제하여, 사파이어 기판의 휨 거동을 작게 하는 것이 가능해진다는 효과를 갖는다.
청구항 39에 기재된 발명에 의하면, 성막 중의 기판의 휨을 억제하여, 기판의 휨 거동을 작게 할 수 있기 때문에, 질화물 반도체층 성막 중의 전위의 발생이나 막두께 불균일화를 억제할 수 있어, 막의 품질 및 균일성을 향상시킬 수 있다. 또한, 사파이어 기판 표면에 패턴을 갖지 않기 때문에, 대폭적인 성막 조건의 변경이 불필요하여, 종래의 사파이어 기판과 동일한 조건에서 성막을 행할 수 있다는 효과를 갖는다.
청구항 40에 기재된 발명에 의하면, 막의 품질 및 균일성을 향상시킨 질화물 반도체층 성막체를 이용하여 질화물 반도체 디바이스를 구성할 수 있기 때문에, 품질 및 수율이 향상된 질화물 반도체 디바이스를 제조할 수 있다.
청구항 41에 기재된 발명에 의하면, 질화물 반도체 디바이스로서, 특히, 발광 소자, 전자 디바이스, 수광 소자 중 어느 것의 품질 및 수율을 향상할 수 있다.
청구항 42에 기재된 발명에 의하면, 성막 중 또는 성막 후에 발생하는 기판의 휨을 억제할 수 있기 때문에, 복잡한 공정을 이용하는 일 없이, 또한 크랙을 발생시키지 않고 질화물 반도체층의 후막을 성장시킬 수 있다. 그 때문에, 자립 가능한 막두께를 갖는 질화물 반도체층의 후막으로 구성되는 질화물 반도체 벌크 기판을 제조할 수 있다.
청구항 43에 기재된 발명에 의하면, 특히, AlxInyGazN(x＋y＋z＝1, x≥0, y≥0, z≥0)으로 이루어지는 질화물 반도체층의 후막을 크랙을 발생시키지 않고 제조할 수 있다.
청구항 44에 기재된 발명에 의하면, 기판의 휨 형상 및/또는 휨량을 정밀하게 제어한 내부 개질 사파이어 기판을 효율 좋게 제작할 수 있다.
청구항 45 또는 46에 기재된 발명에 의하면, 청구항 44에 기재된 효과에 더하여, 기판 질화물 반도체층의 성막 공정에 있어서, 기판의 휨을 억제하여, 기판의 휨 거동을 작게 할 수 있는 내부 개질 사파이어 기판을 효율 좋게 제조할 수 있다.
청구항 47에 기재된 발명에 의하면, 기판의 휨 형상 및/또는 휨량을 정밀하게 제어하고, 또한 기판 질화물 반도체층의 성막 공정에 있어서, 기판의 휨을 억제하여, 기판의 휨 거동을 작게 할 수 있는 것이 가능한 내부 개질 사파이어 기판을 효율 좋게 제조할 수 있다.
도 1은 본 실시 형태에 따른 단결정 기판 내부로의 개질 영역 형성을 나타내는 도면이다.
도 2는 본 실시 형태에 따른 개질 영역 패턴의 패턴 형상, 피치, 형성 위치를 나타내는 도면이다.
도 3은 본 실시 형태에 따른 질화물 반도체층의 에피택셜 성장 공정을 나타내는 도면이다.
도 4는 본 실시 형태에 따른 질화물 반도체 성장 공정에 있어서의 In-situ 관찰예를 나타내는 도면이다. 스펙트럼 A는 종래의 사파이어 기판을 이용한 예이고, 스펙트럼 B, C는 본 발명의 사파이어 기판을 이용한 예이다.
도 5는 본 실시 형태에 따른 기판의 휨량과 곡률의 관계를 나타내는 도면이다.
도 6은 본 실시 형태에 따른 본 발명의 사파이어 기판을 이용한 In-situ 관찰예를 나타내는 도면이다.
도 7은 본 실시예 2에 따른 개질 영역 패턴 형성 후의 기판 곡률의 변화량에 대한 형성 위치와 피치 의존성을 나타내는 도면이다.
도 8a는 본 실시예 3에 따른 샘플 10의 In-situ 관찰 결과를 나타내는 도면이다.
도 8b는 본 실시예 3에 따른 샘플 12의 In-situ 관찰 결과를 나타내는 도면이다.
도 8c는 본 실시예 3에 따른 샘플 14의 In-situ 관찰 결과를 나타내는 도면이다.
도 8d는 본 실시예 3에 따른 샘플 16의 In-situ 관찰 결과를 나타내는 도면이다.
도 8e는 본 실시예 3에 따른 샘플 18의 In-situ 관찰 결과를 나타내는 도면이다.
도 8f는 본 실시예 3에 따른 샘플 20의 In-situ 관찰 결과를 나타내는 도면이다.
(발명을 실시하기 위한 최량의 형태)
이하, 본 발명을 실시하기 위한 최량의 형태에 대해서 설명한다.
본 발명의 에피택셜 성장용 내부 개질 기판은, 에피택셜 성장에 의해 형성되는 결정성 막의 성막에 이용되는 단결정 기판의 내부에, 상기 단결정 기판의 연마면측을 통하여 펄스 레이저를 집광하여 주사하고, 상기 펄스 레이저에 의한 다광자 흡수를 이용하여 개질 영역 패턴을 형성하여 제작하는 것을 특징으로 한다.
단결정 기판은, 펄스 레이저에 의한 다광자 흡수를 이용하여 내부에 개질 영역을 형성 가능한 재질이면 좋고, 사파이어, 질화물 반도체, Si, GaAs, 수정, SiC 등을 들 수 있다. 또한, 단결정 기판이 아니라, 석영이나 유리 등이라도 좋다.
이용하는 펄스 레이저의 파장은, 적용할 단결정 기판의 흡수단(端) 파장보다 긴, 투명한 파장 범위의 파장이 적합하다. 펄스 폭, 조사 에너지는 재료의 물성에 맞추어 적절히 선택할 필요가 있다.
단결정 기판이 사파이어 기판인 경우, 펄스 레이저의 파장은 200nm 이상 5000nm 이하, 펄스 폭은 피코(pico)초∼펨토(femto)초, 더욱 바람직하게는 200fs∼800fs, 반복 주파수는 50kHz∼500kHz가 바람직하다. 레이저 파워는 0.05∼0.8W, 레이저의 스폿 사이즈(spot size)는 0.5∼4㎛, 스폿 사이즈는 2㎛ 정도가 바람직하다. 시료 스테이지의 주사 속도는 양산성을 고려하면 100∼1000mm/s가 바람직하다.
또한, 표 1에, Si, GaAs, 수정에 있어서의 개질 영역을 형성할 수 있는 전형적인 가공 조건을 나타낸다.
Figure pct00001
Si, GaAs, 수정의 경우, 스폿 사이즈는 0.5㎛∼4㎛ 정도의 범위가 바람직하다. 스테이지 주사 속도는 50mm/s∼1000mm/s, 양산성을 고려하면 100mm/s∼1000mm/s가 바람직하다. 펄스 폭은 Si의 경우 50ns∼200ns, GaAs의 경우 30ns∼80ns, 수정의 경우 200fs∼800fs가 바람직하다. 조사 에너지는 Si에서는 3∼12μJ, GaAs에서는 8∼20μJ, 수정에서는 3∼6μJ가 각각 바람직하다. 반복 주파수는 10kHz∼500kHz가 바람직하다.
단결정 기판의 크기는 한정되지 않지만, 직경 50mm 이상 300mm 이하의 것을 이용할 수 있다. 기판의 두께는 0.05mm 이상 5.0mm 이하의 것을 이용할 수 있다.
단결정 기판은 적어도 에피택셜 성장에 의해 형성되는 결정성 막의 성막에 이용되는 면이 연마되어 있으면 좋다. 통상, 단결정 기판에는, 연마에 의한 가공 변형의 잔류나 마무리의 표면 거칠기가 상하면에서 상이함으로써, 휨이 발생하고 있다. 예를 들면, 편면이 연마되어 있는 기판에서는, 주로 상하면의 표면 거칠기가 상이한 것이 휨의 요인이 되고, 양면이 연마되어 있는 기판에서는, 상하면의 거칠기가 근소하게 상이한 것에 더하여, 기판면 내에서의 표면 거칠기가 근소하게 불균일한 것이 휨의 요인이 된다.
또한 에피택셜 성장이란, 동일 조성 또는 혼정을 포함하는 호모 에피택셜 성장, 헤테로 에피택셜 성장을 포함한다.
도 1에 나타내는 바와 같이, 단결정 기판(1)의 연마면측을 통하여, 기판 내부에 펄스 레이저(2)를 집광하여, 시료 스테이지를 연속적으로, 고속으로 주사하면, 스폿 형상의 개질 영역(3)이 연속적으로 이어진 라인 형상의 개질 영역이 형성된다.
국소적으로 보면, 스폿 형상의 개질 영역(3)은, 펄스 레이저가 순간적으로 조사된 부분에만 형성되고, 그의 크기는 레이저의 스폿 사이즈, 레이저 강도 및 펄스 폭에 의존한다. 또한, 라인 형상으로 형성되는 스폿 형상의 개질 영역(3)의 거리는, 레이저의 반복 주파수와 스테이지의 주사 속도에 의존하여 형성된다.
이들 라인 형상으로 형성된 개질 영역을 복수개 조합함으로써, 기판의 두께 방향의 원하는 위치에 적어도 1종류의 개질 영역 패턴을 형성한다. 개질 영역이란, 레이저가 조사된 부분에 있어서 국소적으로 다광자 흡수를 발생시켜 형성된 변질층이다.
도 2에 나타내는 바와 같이, 개질 영역 패턴의 패턴 형상, 각 라인 간의 피치(4), 형성 위치(5), 개질층 길이(6) 등의 조건을 최적화함으로써, 기판 전체의 응력을 컨트롤하여, 기판의 휨 형상 및/또는 휨량을 정밀하게 제어할 수 있다.
패턴 형상으로서는, 예를 들면 도 2에 나타내는 바와 같이, 그의 평면 형상이 복수개의 라인을 기판의 오리엔테이션 플랫(Orientation Flat)면에 대하여 수직 또는 평행하게 형성한 스트라이프 형상(도 2(a), (b)), 그들 양쪽을 조합한 격자 형상(도 2(c)) 등이 형성 가능하다. 그 외에도, 복수의 다각형을 배치한 형상(도 2(d)), 동심원 형상(도 2(e)), 나선 형상 등을 형성할 수 있다.
패턴 형상은, 주로 기판의 휨 형상의 대칭성에 영향을 미치기 때문에, 기판면 내에 있어서 균일한 휨 형상을 얻으려고 하면, 그의 평면 형상은, 기판의 중심점을 통과하는 직선에 대하여 대략 선대칭 또는 대략 점대칭인 것과 같은 형상이 바람직하다. 반대로, 평면 형상이 스트라이프 형상이면, 기판의 휨 형상에 불균일을 갖게 하는 것도 가능하다.
각 라인 간의 피치(4)는, 주로 개질 영역 패턴 형성 후의 기판의 휨량의 변화량에 영향을 미쳐, 각 라인 간의 피치가 작아질수록 변화량이 커진다. 피치가 작아질수록 가공 시간이 걸리기 때문에, 양산성을 고려하면, 50㎛∼2000㎛가 바람직하고, 나아가서는 100㎛∼1000㎛가 바람직하다.
형성 위치(5)는, 주로 개질 영역 패턴 형성 후의 기판의 휨량의 변화량에 영향을 미쳐, 형성 위치가 표면에 가까울수록 변화량이 커진다. 단결정 기판의 성막면에 영향을 미치지 않도록 하려면, 적어도 1종류의 개질 영역 패턴의 형성 위치는, 기판의 성막면을 기준으로 하여, 기판 두께의 3％ 이상 95％ 이하, 더욱 바람직하게는 3％ 이상 50％ 이하로 설정하는 것이 바람직하다. 복수의 개질 영역 패턴을 기판의 두께 방향이 상이한 형성 위치에 형성해도 좋다.
개질층 길이(6)는, 레이저의 스폿 사이즈, 조사 에너지(레이저 파워/반복 주파수), 펄스 폭에 의존하여 형성되고, 통상 수 ㎛∼수십 ㎛ 정도의 두께로 형성된다.
전술한 바와 같이, 단결정 기판 내부에 개질 영역 패턴을 형성하고, 기판의 응력을 컨트롤함으로써, 효율 좋게 기판의 휨 형상 및/또는 휨량이 정밀하게 제어된 내부 개질 기판을 얻을 수 있다.
또한, 본 발명에 의해 얻어지는 내부 개질 기판의 성막면 상에, 에피택셜 성장에 의해, 적어도 한 층의 결정성 막을 형성하여, 결정 성막체를 제작할 수 있다. 결정성 막의 형성 방법은, 기상 성장, 액상 성장 어디에도 적용할 수 있다. 예를 들면 MBE법, CVD법, VPE법, LPE법, 승화법 등 각종 결정 성장법을 이용할 수 있다.
본 발명의 내부 개질 기판을 이용하면, 성막에 의해 발생하는 응력을 내부 개질 기판 응력으로 상쇄할 수 있기 때문에, 성막 중의 기판의 휨을 억제하여, 기판의 휨 거동을 작게 수 있다. 그 때문에, 결정성 막의 품질 및 균일성을 향상시킨 결정 성막체를 얻을 수 있다.
본 발명에 의해 얻어지는 결정 성막체를 이용하여, 각종 디바이스를 구성하면, 디바이스의 품질 및 수율을 향상시킬 수 있다.
또한, 본 발명의 결정 성막체를 하지재로서 이용하고, 추가로 호모 에피택셜 성장에 의해 자립 가능한 막두께를 갖는 결정성 막의 후막을 형성할 수 있다. 또한, 결정성 막의 후막을 결정 성막체로 이루어지는 하지재로부터 분리하여, 벌크 기판을 얻을 수 있다.
또한, 본 발명의 내부 개질 기판 상에 결정성 막의 후막을 형성하고, 내부 개질 기판으로부터 분리함으로써도, 결정성 막의 후막으로 이루어지는 벌크 기판을 얻을 수 있다. 본 발명의 내부 개질 기판을 이용하면, 성막 중 또는 성막 후에 발생하는 기판의 휨을 억제할 수 있기 때문에, 크랙을 발생시키지 않고 후막을 형성 할 수 있다.
자립 가능한 막두께로서는, 50㎛ 이상이 바람직하다. 또한, 후막의 형성 방법으로서, MOCVD법, HVPE법, LPE법 등을 이용할 수 있다.
상기 단결정 기판으로서 사파이어 기판을 이용함으로써, 전술한 내부 개질 기판과 동일한 효과를 갖고, 또한 에피택셜 성장에 의해 형성되는 반도체층의 성막에 적합한 내부 개질 사파이어 기판을 얻을 수 있다.
또한, 본 발명의 내부 개질 사파이어 기판의 성막면 상에, 에피택셜 성장에 의해, 적어도 한 층의 반도체층을 형성하여, 반도체층 성막체를 제작할 수 있다. 본 발명에 의해 얻어지는 반도체층 성막체를 이용하여 구성되는 반도체 디바이스 및, 반도체 벌크 기판을 얻을 수 있다.
특히, 반도체층이 질화물 반도체인 경우, 질화물 반도체층의 성막에 이용되는 사파이어 기판으로서는, 직경 50mm 이상 300mm 이하의 것을 이용할 수 있다. 본 발명은, 대구경 기판에 있어서 보다 큰 효과를 갖기 때문에, 직경이 75mm 이상, 나아가서는 150mm보다 큰 기판에서는 특히 유용하다. 전술한 바에 관계없이, 기판 사이즈는 한정되는 것은 아니다.
질화물 반도체층의 성막에 이용되는 사파이어 기판의 두께는, 0.05mm 이상 5.0mm 이하의 것을 이용할 수 있다. 사파이어 기판 자체를 파괴하지 않는 위치에 개질 영역 패턴을 형성하기 위해서는, 기판의 두께는 0.1mm 이상이 바람직하다. 또한, 보다 바람직하게는 기판의 직경이 50mm 이상 150mm 이하의 경우에는 0.3mm 이상, 기판의 직경이 150mm를 초과하는 경우는 0.5mm 이상이 바람직하다.
또한, 질화물 반도체층의 성막면이 오목면이고, 그 오목면의 곡률이 0km-1보다 크고 160km-1 이하의 것을 이용할 수 있다.
질화물 반도체층의 성막에 이용되는 사파이어 기판의 내부에, 개질 영역 패턴을 형성하는 경우, 패턴의 평면 형상은, 전술한 바와 같이, 스트라이프 형상, 격자 형상, 복수의 다각형을 배치한 형상, 동심원 형상, 나선 형상, 기판의 중심점을 통과하는 직선에 대하여 대략 선대칭 또는 대략 점대칭인 것과 같은 형상 중 어느 것이 바람직하다. 기판면 내에 있어서 균일한 휨 형상 및 휨량을 갖는 내부 개질 사파이어 기판을 얻기 위해서는, 기판의 중심점을 통과하는 직선에 대하여 대략 선대칭, 대략 점대칭, 격자 형상 중 어느 형상이 보다 바람직하다.
각 라인 간의 피치는, 50㎛∼2000㎛가 바람직하고, 나아가서는 100㎛∼1000㎛가 바람직하다. 또한 양산성을 고려하면, 200㎛∼500㎛가 보다 바람직하다.
적어도 1종류의 개질 영역 패턴의 형성 위치가, 기판의 성막면을 기준으로 하여, 기판 두께의 3％ 이상 95％ 이하, 더욱 바람직하게는, 3％ 이상 50％ 이하로 형성하도록 설정하는 것이 바람직하다. 복수의 개질 영역 패턴을 기판의 두께 방향이 상이한 형성 위치에 형성해도 좋다.
또한, 종래, 사파이어 기판 상에 질화물 반도체층이 적층된 발광 소자를 분할할 때에는, 질화물 반도체층의 성막 후에 사파이어 기판을 100㎛ 정도까지 백그라인드 가공한 후에, 분할용의 패턴을 사파이어 기판 내부에 형성하고 있지만, 질화물 반도체층의 성막 전에 형성하는 개질 영역 패턴의 평면 형상을 격자 형상으로 하고, 최종적으로 LED 칩의 분할용으로서 이용하는 것도 가능하다. 그 경우, 사파이어 기판의 백그라인드 가공 후에 남는 두께분 내에, 패턴이 남는 위치에 형성하는 것이 바람직하다.
본 발명에 의해 얻어지는 내부 개질 사파이어 기판의 성막면 상에, 적어도 한 층의 질화물 반도체층을 에피택셜 성장시켜, 질화물 반도체층 성막체를 제조하는 형태에 대해서 하기에 서술한다.
도 3(a)∼(d)에, 사파이어 기판 상으로의 질화물 반도체층의 에피택셜 성장 공정을 나타낸다. 성막 방법으로는, MOCVD법, HVPE법, MBE법 등을 이용할 수 있다. 맨 처음에, 사파이어 기판(7)의 서멀 클리닝(thermal cleaning)을 행하고(도 3(a)), 저온 버퍼층(8)의 성장을 행한다(도 3(b)). 계속해서, n-GaN층(9)(도 3(c)), 다중 양자 우물 구조를 갖는 InGaN계 활성층(10)을 성장시킨다(도 3(d)).
도 4에 질화물 반도체층의 에피택셜 성장 공정에 있어서의 In-situ 관찰예를 나타낸다. 비특허문헌 2에서 개시되어 있는 바와 같이, In-situ 관찰에 의해 성막 중의 사파이어 기판의 거동을 정량적으로 해석하는 것이 가능하다. 즉, 기판의 휨 형상이나 휨량이 성막 중에 어떻게 변화하고 있는지를 알 수 있다.
도 4에 있어서, 가로축은 시간이고, 세로축은 성막면의 기판의 곡률(km-1)을 나타내고 있다. 세로축의 정(正)의 방향은 성막면이 볼록면 형상이고, 부(負)의 방향은 성막면이 오목면 형상인 것을 나타내고 있다.
기판의 곡률로부터 기판의 휨량을 산출할 수 있다. 즉, 도 5에 나타내는 바와 같이, 기판의 곡률 반경을 R로 하면, 곡률 1/R을 갖는 기판의 휨량 X(㎛)는, 기판의 직경을 근사적으로 D로서 이용함으로써, 간이적으로 기판의 직경이 50mm인 경우는 0.322×곡률(km-1), 기판의 직경이 150mm인 경우는 1.250×곡률(km-1)로 하여 구할 수 있다.
도 4 중의 스펙트럼 A는 개질 영역 패턴을 형성하고 있지 않은 종래의 사파이어 기판을 이용한 예를 나타내고 있다.
또한, 도 4(a)∼(e)는, 각각 성막 공정의 각 과정에 대응하고 있다. 즉, (a) 기판의 서멀 클리닝, (b) 저온 버퍼층 성장, (c) n-GaN층 성장, (d) InGaN계 활성층 성장, (e) 쿨 다운에 대응하고 있다.
도 4의 스펙트럼 A를 이용하여, 도 4(a)∼(e)에 있어서의 기판의 거동에 대해서 설명한다.
(a) 기판 서멀 클리닝으로 이행하는 단계에서는, 사파이어 기판의 상하면에서의 온도차에 기인하여, 기판 성장면의 오목면 형상이 더욱 강해져, 곡률이 크게 변화한다.
계속해서, 통상 500∼600℃ 정도로 온도를 하강시키고, (b) 저온 버퍼층 성장으로 이행하는 단계에서는, 기판의 오목면 형상이 약해져, 곡률이 다소 작아진다.
계속해서, 재차 1000℃ 정도로 온도가 상승하고, (c) n-GaN층 성장을 행하는 단계에서는, 질화 갈륨과 사파이어의 격자 정수차에 기인하여, 기판의 오목면 형상이 강해져 곡률은 커진다. 더욱 성막이 진행되어, 막두께가 커질수록 곡률이 커지기 때문에, 막두께 및 막 품질의 기판면 내 균일성은 현저하게 악화된다. 성막 컨디션만으로 기판면 내 균일성을 제어하는 것은 기술적으로 어렵다고 일컬어지고 있다. 또한, 질화물 반도체층 중에는, 응력을 완화시키기 위해 전위가 발생하여 막 품질이 악화되는 것이 문제가 되고 있다.
계속해서 온도를 700∼800℃ 정도로 하강시키고, (d) InGaN계 활성층의 성장 단계에서는, InGaN계 활성층의 막두께와 InGaN 중의 In 조성의 균일성이, 발광 파장의 면내 균일성에 영향을 미치기 때문에, LED 칩의 제조 수율에 영향을 미친다. InGaN층의 막두께나 In 조성은 성막 온도에 영향을 받는 점에서, 기판면 내의 온도 균일성을 향상시키기 위해, 성막 중의 기판의 곡률은 가능한 한 0에 근접시키는 것이 이상적이다 .
최종적으로 기판을 (e) 쿨 다운하는 단계에서, 재차 열팽창 계수차에 의해 기판 형상이 재차 크게 휘어지기 때문에, 일련의 성막 공정 종료 후의 기판의 곡률은 큰 것이 된다. 이는, LED 칩(chip)화 전의 백그라인드 가공을 곤란하게 한다는 문제를 발생시킨다.
이상, 도 4의 스펙트럼 A에 나타내는 바와 같이, 종래의 사파이어 기판을 이용하면, InGaN계 활성층 성장 단계에서의 기판 곡률은 거의 0으로 하는 것이 가능한 한편으로, 성막 공정 중의 기판의 거동이 커, 성막 종료 후의 기판의 곡률이 커져 버린다는 결점이 있는 것을 알 수 있다.
다음으로, 종래의 사파이어 기판 내부에 개질 영역 패턴을 형성함으로써, 본 발명의 내부 개질 사파이어 기판을 제작하고, 질화물 반도체층을 성막한 경우의 In-situ의 제1 예를, 도 4 중의 스펙트럼 B에 나타낸다.
스펙트럼 B에 있어서의 내부 개질 사파이어 기판의 초기 상태는, 종래의 사파이어 기판보다도 성막면이 볼록면으로 휘어지도록 개질 영역 패턴이 형성되어 있는 것이 바람직하다. 그에 따라, 종래의 사파이어 기판을 이용한 스펙트럼 A와 비교하여 기판의 휨 거동을 작게 할 수 있다.
도 4 중의 스펙트럼 C에는, 스펙트럼 B의 경우와 동일하게, 종래의 사파이어 기판 내부에 개질 영역 패턴을 형성할 때, 각 라인 간의 피치와 패턴 형성 위치를 조정하여, 사파이어 기판의 초기 상태가, 스펙트럼 B보다도 더욱 볼록면으로 크게 휘어져 있는 내부 개질 사파이어 기판을 이용한 예를 나타낸다.
스펙트럼 C는, 성막 공정을 통하여 더욱 기판의 거동을 작게 할 수 있다. 즉, 스펙트럼 A, B보다도 한층 더, 성막 중에 발생하는 응력을 기판의 응력으로 상쇄하는 효과가 큰 것을 나타내고 있다.
전술한 스펙트럼 B, C로 얻어지는 질화물 반도체층은, 종래의 사파이어 기판을 이용한 경우와 비교하여, 성막 중의 기판의 휨이 억제되어, 기판의 휨 거동이 작아지기 때문에, 막의 품질 및 균일성이 향상된다.
그러나 동시에, 내부 개질 사파이어 기판의 초기 상태가 볼록면으로 크게 휜 상태가 되어, 결과적으로 InGaN계 활성층 성장 단계 및 성막 종료 시점에서의 기판의 곡률은, 종래의 사파이어 기판을 이용한 경우보다도 커져 버린다는 문제가 발생한다.
즉, 본 발명의 내부 개질 사파이어 기판은, 도 6 중의 스펙트럼 C에 나타내는 바와 같이, 기판의 휨 거동을 작게 하는 것과 동시에, InGaN계 활성층 성장 단계 및 성막 종료 시점에서의 기판의 곡률을 작게 할 수 있는 초기 상태로 하는 것이 바람직하다.
그에 따라, 질화물 반도체층의 막의 품질 및 균일성을 향상시킴과 함께, 질화물 반도체 발광 소자의 발광 파장의 균일성을 향상시킬 수 있다.
그 때문에, 개질 영역 패턴 형성 전의 사파이어 기판에는, 개질 영역 패턴 형성에 의해 볼록면으로 크게 휘는 기판 곡률분을, 미리 상쇄할 수 있는 사파이어 기판을 이용하는 것이 바람직하다.
전술한 바와 같이, 개질 영역 패턴 형성용 사파이어 기판으로서는, 질화물 반도체층의 성막면이 오목면이고, 그 오목면의 곡률이 0km-1보다 크고 160km-1 이하인 것을 이용할 수 있다. 또한, 전술한 이유에서, 질화물 반도체층의 성막면이 오목면이고, 그 오목면의 곡률은, 40km-1 이상 150km-1 이하가 바람직하고, 나아가서는 85km-1 이상 150km-1 이하가 바람직하다.
이상 서술한 바와 같이, 본 발명의 내부 개질 사파이어 기판을 이용함으로써, 질화물 반도체층의 막의 품질 및 균일성을 향상시킨 질화물 반도체층 성막체를 얻을 수 있다.
본 발명의 질화물 반도체층 성막체를 이용하여, 품질 및 수율이 향상된 발광 소자, 전자 디바이스, 수광 소자 등의 질화물 반도체 디바이스를 구성할 수 있다.
또한, 본 발명의 질화물 반도체층 성막체 상에, 추가로 에피택셜 성장에 의해 자립 가능한 막두께를 갖는 질화물 반도체층의 후막을 형성한 후에, 하지 기판으로서 이용한 상기 질화물 반도체층 성막체를 분리하여, 질화물 반도체층의 후막으로 이루어지는 질화물 반도체 벌크 기판을 얻을 수 있다.
또한, 본 발명의 내부 개질 사파이어 기판 상에, 상기 질화물 반도체층의 후막을 형성시키면, 성막 중 또는 성막 후에 발생하는 기판의 휨을 억제할 수 있어, 크랙을 발생시키지 않고 자립 가능한 막두께를 갖는 질화물 반도체층의 후막을 얻을 수 있다. 이와 같이 얻어진 질화물 반도체층의 후막을 상기 내부 개질 기판으로부터 분리함으로써, 복잡한 공정을 이용하지 않고 질화물 반도체 벌크 기판을 얻을 수 있다. 질화물 반도체 벌크 기판으로서, 특히 AlxInyGazN(x＋y＋z＝1, x≥0, y≥0, z≥0)으로 이루어지는 질화물 반도체 벌크 기판을 효율 좋게 제조할 수 있다.
(실시예)
다음으로, 본 발명에 따른 실시예에 대해서 구체적으로 설명한다. 표 2에 나타내는 레이저 조건을 이용하여, 사파이어 기판 내부에 개질 영역 패턴을 형성하고, 기판의 휨 형상 및 휨량의 변화에 대한 영향을 조사했다. 그의 결과를 실시예 1 및 2에 나타낸다.
Figure pct00002
(실시예 1)
개질 영역 패턴을 형성하는 사파이어 기판으로서, 편면이 연마된 2인치 사파이어 기판을 이용했다. 기판 두께는 430㎛였다. 개질 영역 패턴 형성 전의 기판의 휨 형상 및 휨량은 레이저 간섭계로 측정했다.
계속해서, 사파이어 기판을 펄스 레이저 장치의 시료 스테이지 상에 설치하고, 사파이어 기판 내부로의 개질 영역 패턴 형성을 행했다.
표 3에 샘플 1∼9의 패턴 형상, 각 라인 간의 피치, 형성 위치 및 개질층 길이, 1매당 가공 시간을 나타낸다. 개질 영역 패턴 형성 후의 사파이어 기판의 기판 형상은 레이저 간섭계로, 휨량 및 기판 두께는 리니어 게이지 및 레이저 간섭계로 계측했다. 표 3에 있어서, ⊥O.F.는 사파이어 기판의 오리엔테이션 플랫에 수직, // O.F.는 오리엔테이션 플랫에 평행인 것을 나타낸다.
Figure pct00003
표 4에 개질 영역 패턴 형성 전후의 기판의 휨 형상, 휨량 및, 패턴 형성 후의 기판면 내에 있어서의 휨 형상의 대칭성을 나타낸다. 기판의 휨 형상은, 성막면측의 형상을 나타낸다.
Figure pct00004
(실시예 2)
내부 개질 영역 패턴을 형성하는 사파이어 기판으로서, 편면이 연마된 4인치 사파이어 기판을 이용했다. 기판 두께는 650㎛였다. 실시예 1과 동일하게, 개질 영역 패턴 형성 전의 기판의 휨 형상 및 휨량은 레이저 간섭계로 측정했다.
계속해서, 사파이어 기판을 펄스 레이저 장치의 시료 스테이지 상에 설치하고, 사파이어 기판 내부로의 개질 영역 패턴 형성을 행했다. 표 5에 샘플 10∼19의 패턴 형상, 피치, 형성 위치를 나타낸다.
Figure pct00005
개질 영역 패턴 형성 후의 기판의 휨 형상은 레이저 간섭계로, 휨량은 리니어 게이지로 계측했다. 표 6에 개질 영역 패턴 형성 전후의 기판 형상, 휨량 및, 휨량으로부터 산출한 곡률을 비교하여 나타낸다. 기판의 휨 형상은 성막면측의 형상을 나타낸다.
Figure pct00006
또한, 개질 영역 패턴 형성 후의 기판 곡률의 변화량에 대한, 형성 위치와 각 라인 간의 피치 의존성을 표 7에 나타낸다.
(실시예 3)
실시예 2에 있어서 개질 영역 패턴을 형성한 사파이어 기판 중, 샘플 10, 12, 14, 16, 18과, 패턴 미(未)형성의 종래의 사파이어 기판(샘플 20으로 함)을 동시에 MOCVD 장치에 도입하고, 사파이어 기판 상으로의 질화 갈륨층의 성장을 행했다. 각 성막 공정에 있어서의 성장 온도 및 막두께를 표 7에 나타낸다.
Figure pct00007
각 샘플의 In-situ 관찰 결과를 도 8a∼도 8f에, 각 샘플의 기판의 휨 형상, 휨량 및 곡률을 표 8에, 각 단계에 있어서의 기판 곡률의 변화량을 표 9에 나타낸다.
표 9 중 (1)∼(4)는, 도 8a에서 도시하고 있는 바와 같이, 각각 (1) 기판 초기 상태에 대한 서멀 클리닝 이행시, (2) 기판 초기 상태에 대한 n-GaN층 성장시, (3) n-GaN 성장 종료시에 대한 GaN/InGaN 활성층 성장 이행시, (4) 기판 초기 상태에 대한 쿨 다운 종료 후의 곡률의 변화량을 나타내고 있다.
Figure pct00008
Figure pct00009
(1) 기판 초기 상태로부터 서멀 클리닝 이행시에 있어서의 기판 곡률의 변화량으로부터, 내부 개질 영역 패턴을 형성한 샘플 10, 12, 14, 16, 18과, 패턴 미형성의 샘플 20에 곡률 변화량의 큰 차이는 인정되지 않았다.
(2) 기판 초기 상태에 대한 n-GaN층 성장시에 있어서의 기판 곡률의 변화량으로부터, 사파이어 기판 표면으로부터 얕은 위치에 패턴을 형성한 샘플 10, 16, 18에 있어서, 다른 샘플과 비교하여 n-GaN 성장시의 기판 곡률의 변화량을 억제하는 효과가 인정되었다.
(3) n-GaN 성장 종료시에 대한 GaN/InGaN 활성층 성장 이행시에 있어서의 기판 곡률의 변화량으로부터, n-GaN층 성장 종료 시점으로부터 GaN/InGaN 활성층 성장으로 이행하는 단계에 있어서, 사파이어 기판 표면으로부터 얕은 위치에 패턴을 형성한 샘플 10, 16, 18에서는, 다른 샘플과 비교하여 기판 곡률의 변화량을 억제하는 효과가 인정되었다.
(4) 기판 초기 상태에 대한 쿨 다운 종료 후의 기판 곡률의 변화량으로부터, 사파이어 기판 표면으로부터 얕은 위치에 패턴을 형성한 샘플 10, 16, 18에서는, 다른 샘플과 비교하여 기판 곡률의 변화량을 억제하는 효과가 인정되었다.
이상의 공정에 의해 얻어진 샘플 10, 12, 14, 16, 18, 20의 질화 갈륨층의 막두께 균일성 및 결정 품질에 대해서 조사했다.
샘플 10은, 개질 영역 패턴 미형성의 샘플 20과 비교하여 막두께 균일성이 향상되는 것을 알 수 있었다. 이는, 사파이어 기판 표면으로부터 얕은 위치에 패턴을 형성함으로써, 기판 형상이 보다 플랫인 상태에서 n-GaN층 성장이 행해졌기 때문이라고 생각된다.
또한, X선 회절 로킹 커브(X-ray diffraction rocking curve) 측정에 의해 구해진 질화 갈륨층의 (001)면, (102)면의 FWHM값은, 샘플 10에서는 각각 203arcsec, 418arcsec이고, 개질 영역 패턴 미형성의 샘플 20에서는 각각 242arcsec, 579arcsec였다. 이 결과에서, 개질 영역 패턴을 형성한 샘플 10에서는, 개질 영역 패턴 미형성의 샘플 20과 비교하여 질화 갈륨층의 결정성이 향상되는 것을 알 수 있었다.
이상의 결과에서, 본 발명의 내부 개질 사파이어 기판을 이용하여 질화물 반도체층의 에피택셜 성장을 행하면, 기판의 휨을 억제하여, 기판의 휨 거동을 작게 할 수 있기 때문에, 막의 품질 및 균일성이 향상되는 것을 알 수 있었다.
1 : 단결정 기판
2 : 펄스 레이저
3 : 개질 영역
4 : 피치
5 : 형성 위치
6 : 개질층 길이
7 : 사파이어 기판
8 : 저온 버퍼층
9 : n-GaN층
10 : InGaN계 활성층

Claims (47)

  1. 에피택셜 성장에 의해 형성되는 결정성 막의 성막에 이용되는 단결정 기판에 있어서, 상기 단결정 기판 내부에 펄스 레이저에 의한 다광자(multi-photon) 흡수를 이용한 개질 영역 패턴이 형성되어 있는 것을 특징으로 하는 에피택셜 성장용 내부 개질 기판.
  2. 에피택셜 성장에 의해 형성되는 결정성 막의 성막에 이용되는 단결정 기판에 있어서, 상기 단결정 기판의 내부에, 상기 단결정 기판의 연마면측을 통하여 펄스 레이저를 집광하여 주사(走査)하고, 상기 펄스 레이저에 의한 다광자 흡수를 이용하여 개질 영역 패턴을 형성하여 제작하는 것을 특징으로 하는 에피택셜 성장용 내부 개질 기판.
  3. 제1항 또는 제2항에 있어서,
    상기 단결정 기판의 재질이, 사파이어, 질화물 반도체, Si, GaAs, 수정, SiC 중 어느 것인 것을 특징으로 하는 에피택셜 성장용 내부 개질 기판.
  4. 제1항 내지 제3항 중 어느 한 항에 기재된 에피택셜 성장용 내부 개질 기판의 성막면 상에, 적어도 한 층의 결정성 막을 성막한 것을 특징으로 하는 결정 성막체.
  5. 제4항에 기재된 결정 성막체를 구비하는 것을 특징으로 하는 디바이스.
  6. 제4항에 기재된 결정성 막의 후막(厚膜)으로 이루어지는 것을 특징으로 하는 벌크 기판.
  7. 에피택셜 성장에 의해 형성되는 반도체층의 성막에 이용되는 사파이어 기판에 있어서, 상기 사파이어 기판 내부에 펄스 레이저에 의한 다광자 흡수를 이용한 개질 영역 패턴이 형성되어 있는 것을 특징으로 하는 반도체층 에피택셜 성장용 내부 개질 사파이어 기판.
  8. 에피택셜 성장에 의해 형성되는 반도체층의 성막에 이용되는 사파이어 기판에 있어서, 상기 사파이어 기판의 내부에, 상기 사파이어 기판의 연마면측을 통하여 펄스 레이저를 집광하여 주사하고, 상기 펄스 레이저에 의한 다광자 흡수를 이용하여 개질 영역 패턴을 형성하여 제작하는 것을 특징으로 하는 에피택셜 성장용 내부 개질 사파이어 기판.
  9. 제7항 또는 제8항에 기재된 반도체층 에피택셜 성장용 내부 개질 사파이어 기판의 성막면 상에, 적어도 한 층의 반도체층을 성막한 것을 특징으로 하는 반도체층 성막체.
  10. 제9항에 기재된 반도체층 성막체를 구비하는 것을 특징으로 하는 반도체 디바이스.
  11. 제9항에 기재된 반도체층의 후막으로 이루어지는 것을 특징으로 하는 반도체 벌크 기판.
  12. 에피택셜 성장에 의해 형성되는 질화물 반도체층의 성막에 이용되는 사파이어 기판에 있어서, 상기 사파이어 기판 내부에 펄스 레이저에 의한 다광자 흡수를 이용한 개질 영역 패턴이 형성되어 있는 것을 특징으로 하는 질화물 반도체층 에피택셜 성장용 내부 개질 사파이어 기판.
  13. 에피택셜 성장에 의해 형성되는 질화물 반도체층의 성막에 이용되는 사파이어 기판에 있어서, 상기 사파이어 기판의 내부에, 상기 사파이어 기판의 연마면측을 통하여 펄스 레이저를 집광하여 주사하고, 상기 펄스 레이저에 의한 다광자 흡수를 이용하여 개질 영역 패턴을 형성하여 제작하는 것을 특징으로 하는 질화물 반도체층 에피택셜 성장용 내부 개질 사파이어 기판.
  14. 제12항 또는 제13항에 있어서,
    적어도 1종류의 상기 개질 영역 패턴의 평면 형상이, 스트라이프 형상, 격자 형상, 복수의 다각형을 배치한 형상, 동심원 형상, 나선 형상, 사파이어 기판의 중심점을 통과하는 직선에 대하여 대략 선대칭 또는 대략 점대칭인 형상 중 어느 것인 것을 특징으로 하는 질화물 반도체층 에피택셜 성장용 내부 개질 사파이어 기판.
  15. 제14항 중 어느 한 항에 있어서,
    적어도 1종류의 상기 개질 영역 패턴의 형성 위치는, 상기 사파이어 기판의 성막면으로부터, 기판 두께의 3％ 이상 95％ 이하의 위치이고, 상기 개질 영역 패턴을 구성하는 각 라인 간의 피치가 50㎛ 이상 2000㎛ 이하인 것을 특징으로 하는 질화물 반도체층 에피택셜 성장용 내부 개질 사파이어 기판.
  16. 제14항 중 어느 한 항에 있어서,
    적어도 1종류의 상기 개질 영역 패턴의 평면 형상이, 사파이어 기판의 중심점을 통과하는 직선에 대하여 대략 선대칭, 대략 점대칭인 형상, 격자 형상 중 어느 것이고, 상기 개질 영역 패턴의 형성 위치가, 사파이어 기판의 성막면으로부터, 기판 두께의 3％ 이상 50％ 이하의 위치이고, 상기 개질 영역 패턴을 구성하는 각 라인 간의 피치가 50㎛ 이상 2000㎛ 이하인 것을 특징으로 하는 질화물 반도체층 에피택셜 성장용 내부 개질 사파이어 기판.
  17. 제12항 내지 제16항에 기재된 질화물 반도체층 에피택셜 성장용 내부 개질 사파이어 기판의 성막면 상에, 적어도 한 층의 질화물 반도체층을 성막한 것을 특징으로 하는 질화물 반도체층 성막체.
  18. 제17항에 기재된 질화물 반도체층 성막체를 구비하는 것을 특징으로 하는 질화물 반도체 디바이스.
  19. 제18항에 있어서,
    상기 질화물 반도체 디바이스는, 발광 소자, 전자 디바이스, 수광 소자 중 어느 것인 것을 특징으로 하는 질화물 반도체 디바이스.
  20. 제17항에 기재된 질화물 반도체층의 후막으로 이루어지는 것을 특징으로 하는 질화물 반도체 벌크 기판.
  21. 제20항에 있어서,
    상기 질화물 반도체 벌크 기판은, AlxInyGazN(x＋y＋z＝1, x≥0, y≥0, z≥0)으로 이루어지는 것을 특징으로 하는 질화물 반도체 벌크 기판.
  22. 제7항 내지 제21항에 있어서, 상기 개질 영역 패턴 형성 전의 사파이어 기판의 형상은, 상기 반도체층의 성막면이 오목면이고, 그 오목면의 곡률이 0km-1보다 크고 160km-1 이하인 것을 특징으로 하는 개질 영역 패턴 형성용 사파이어 기판.
  23. 제7항 내지 제21항에 있어서, 상기 개질 영역 패턴 형성 전의 사파이어 기판의 형상은, 상기 반도체층의 성막면이 오목면이고, 그 오목면의 곡률이 40km-1 이상 150km-1 이하인 것을 특징으로 하는 개질 영역 패턴 형성용 사파이어 기판.
  24. 제7항 내지 제21항에 있어서, 상기 개질 영역 패턴 형성 전의 사파이어 기판의 형상은, 상기 반도체층의 성막면이 오목면이고, 그 오목면의 곡률이 85km-1 이상 150km-1 이하인 것을 특징으로 하는 개질 영역 패턴 형성용 사파이어 기판.
  25. 제22항 내지 제24항 중 어느 한 항에 있어서,
    상기 개질 영역 패턴 형성 전의 사파이어 기판의 직경은 50mm 이상 300mm 이하이고, 두께는 0.05mm 이상 5.0mm 이하인 것을 특징으로 하는 개질 영역 패턴 형성용 사파이어 기판.
  26. 에피택셜 성장에 의해 형성되는 결정성 막의 성막에 이용되는 단결정 기판의 내부에, 상기 단결정 기판의 연마면측을 통하여 펄스 레이저를 집광하여 주사하고, 상기 펄스 레이저에 의한 다광자 흡수를 이용하여 개질 영역 패턴을 형성하여, 상기 단결정 기판의 휨 형상 및/또는 휨량을 제어하는 것을 특징으로 하는 에피택셜 성장용 내부 개질 기판의 제조 방법.
  27. 제26항에 있어서,
    상기 단결정 기판의 재질이, 사파이어, 질화물 반도체, Si, GaAs, 수정, SiC 중 어느 것인 것을 특징으로 하는 에피택셜 성장용 내부 개질 기판의 제조 방법.
  28. 제26항 또는 제27항에 기재된 에피택셜 성장용 내부 개질 기판의 성막면 상에, 적어도 한 층의 결정성 막을 성막하는 것을 특징으로 하는 결정 성막체의 제조 방법.
  29. 제28항에 기재된 결정 성막체를 이용하여 제작하는 것을 특징으로 하는 디바이스의 제조 방법.
  30. 제28항에 기재된 결정 성막체의 후막을 이용하여 제작하는 것을 특징으로 하는 벌크 기판의 제조 방법.
  31. 에피택셜 성장에 의해 형성되는 반도체층의 성막에 이용되는 사파이어 기판의 내부에, 상기 사파이어 기판의 연마면측을 통하여 펄스 레이저를 집광하여 주사하고, 상기 펄스 레이저에 의한 다광자 흡수를 이용하여 개질 영역 패턴을 형성하여, 상기 단결정 기판의 휨 형상 및/또는 휨량을 제어하는 것을 특징으로 하는 반도체층 에피택셜 성장용 내부 개질 기판의 제조 방법.
  32. 제31항에 기재된 반도체층 에피택셜 성장용 내부 개질 사파이어 기판의 성막면 상에, 적어도 한 층의 반도체층을 형성하는 것을 특징으로 하는 반도체층 성막 체의 제조 방법.
  33. 제32항에 기재된 반도체층 성막체를 이용하여 제작하는 것을 특징으로 하는 반도체 디바이스의 제조 방법.
  34. 제32항에 기재된 반도체층 성막체의 후막을 이용하여 제작하는 것을 특징으로 하는 반도체 벌크 기판의 제조 방법.
  35. 에피택셜 성장에 의해 형성되는 질화물 반도체층의 성막에 이용되는 사파이어 기판의 내부에, 상기 사파이어 기판의 연마면측을 통하여 펄스 레이저를 집광하여 주사하고, 상기 펄스 레이저에 의한 다광자 흡수를 이용하여 개질 영역 패턴을 형성하여, 상기 단결정 기판의 휨 형상 및/또는 휨량을 제어하는 것을 특징으로 하는 질화물 반도체층 에피택셜 성장용 내부 개질 기판의 제조 방법.
  36. 제35항에 있어서,
    적어도 1종류의 상기 개질 영역 패턴의 평면 형상은, 스트라이프 형상, 격자 형상, 복수의 다각형을 배치한 형상, 동심원 형상, 나선 형상, 사파이어 기판의 중심점을 통과하는 직선에 대하여 대략 선대칭 또는 대략 점대칭인 형상 중 어느 것인 것을 특징으로 하는 질화물 반도체층 에피택셜 성장용 내부 개질 사파이어 기판의 제조 방법.
  37. 제36항에 있어서,
    적어도 1종류의 상기 개질 영역 패턴의 형성 위치는, 상기 사파이어 기판의 성막면으로부터, 기판 두께의 3％ 이상 95％ 이하의 위치이고, 상기 개질 영역 패턴을 구성하는 각 라인 간의 피치는 50㎛ 이상 2000㎛ 이하인 것을 특징으로 하는 질화물 반도체층 에피택셜 성장용 내부 개질 사파이어 기판의 제조 방법.
  38. 제36항에 있어서,
    적어도 1종류의 상기 개질 영역 패턴의 평면 형상은, 사파이어 기판의 중심점을 통과하는 직선에 대하여 대략 선대칭, 대략 점대칭인 형상, 또는 격자 형상이고, 상기 개질 영역 패턴의 형성 위치가, 사파이어 기판의 성막면으로부터, 기판 두께의 3％ 이상 50％ 이하의 위치이고, 상기 개질 영역 패턴을 구성하는 각 라인 간의 피치가 50㎛ 이상 2000㎛ 이하인 것을 특징으로 하는 질화물 반도체층 에피택셜 성장용 내부 개질 사파이어 기판의 제조 방법.
  39. 제35항 내지 제38항에 기재된 질화물 반도체층 에피택셜 성장용 내부 개질 사파이어 기판의 성막면 상에, 적어도 한 층의 질화물 반도체층을 형성하는 것을 특징으로 하는 질화물 반도체층 성막체의 제조 방법.
  40. 제39항에 기재된 질화물 반도체층 성막체를 이용하여 제작하는 것을 특징으로 하는 질화물 반도체 디바이스의 제조 방법.
  41. 제40항에 있어서,
    상기 질화물 반도체 디바이스는, 발광 소자, 전자 디바이스, 수광 소자 중 어느 것인 것을 특징으로 하는 질화물 반도체 디바이스의 제조 방법.
  42. 제39항에 기재된 질화물 반도체층 성막체의 후막을 이용하여 제작하는 것을 특징으로 하는 질화물 반도체 벌크 기판의 제조 방법.
  43. 제42항에 있어서,
    상기 질화물 반도체 벌크 기판은, AlxInyGazN(x＋y＋z＝1, x≥0, y≥0, z≥0)으로 이루어지는 것을 특징으로 하는 질화물 반도체 벌크 기판.
  44. 제31항 내지 제43항에 있어서, 상기 개질 영역 패턴 형성 전의 사파이어 기판 형상은, 상기 반도체층의 성막면이 오목면이고, 그 오목면의 곡률의 역수가 0km-1보다 크고 160km-1 이하인 것을 특징으로 하는 반도체층 에피택셜 성장용 내부 개질 사파이어 기판의 제조 방법.
  45. 제31항 내지 제43항에 있어서, 상기 개질 영역 패턴 형성 전의 사파이어 기판의 형상은, 상기 반도체층의 성막면이 오목면이고, 그 오목면의 곡률의 역수가 40km-1 이상 150km-1 이하인 것을 특징으로 하는 반도체층 에피택셜 성장용 내부 개질 사파이어 기판의 제조 방법.
  46. 제31항 내지 제43항에 있어서, 상기 개질 영역 패턴 형성 전의 사파이어 기판의 형상은, 상기 반도체층의 성막면이 오목면이고, 그 오목면의 곡률의 역수가 85km-1 이상 150km-1 이하인 것을 특징으로 하는 반도체층 에피택셜 성장용 내부 개질 사파이어 기판의 제조 방법.
  47. 제44항 내지 제46항에 있어서, 상기 개질 영역 패턴 형성 전의 사파이어 기판의 직경은 50mm 이상 300mm 이하이고, 두께는 0.05mm 이상 5.0mm 이하인 것을 특징으로 하는 반도체층 에피택셜 성장용 내부 개질 사파이어 기판의 제조 방법.
KR1020117018146A 2009-01-15 2009-12-04 에피택셜 성장용 내부 개질 기판 및 이를 이용하여 제작되는 결정 성막체, 디바이스, 벌크 기판 및, 그들의 제조 방법 KR101362859B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2009-006293 2009-01-15
JP2009006293A JP5552627B2 (ja) 2009-01-15 2009-01-15 エピタキシャル成長用内部改質基板及びそれを用いて作製される結晶成膜体、デバイス、バルク基板及びそれらの製造方法
PCT/JP2009/006633 WO2010082267A1 (ja) 2009-01-15 2009-12-04 エピタキシャル成長用内部改質基板及びそれを用いて作製される結晶成膜体、デバイス、バルク基板及びそれらの製造方法

Publications (2)

Publication Number Publication Date
KR20110129377A true KR20110129377A (ko) 2011-12-01
KR101362859B1 KR101362859B1 (ko) 2014-02-17

Family

ID=42339537

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117018146A KR101362859B1 (ko) 2009-01-15 2009-12-04 에피택셜 성장용 내부 개질 기판 및 이를 이용하여 제작되는 결정 성막체, 디바이스, 벌크 기판 및, 그들의 제조 방법

Country Status (8)

Country Link
US (1) US20120018732A1 (ko)
EP (1) EP2388802B1 (ko)
JP (1) JP5552627B2 (ko)
KR (1) KR101362859B1 (ko)
CN (1) CN102272891B (ko)
PL (1) PL2388802T3 (ko)
TW (1) TWI494476B (ko)
WO (1) WO2010082267A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101454821B1 (ko) * 2010-03-05 2014-10-28 나미키 세이미쓰 하우세키 가부시키가이샤 결정성막, 디바이스, 및, 결정성막 또는 디바이스의 제조방법

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011201759A (ja) * 2010-03-05 2011-10-13 Namiki Precision Jewel Co Ltd 多層膜付き単結晶基板、多層膜付き単結晶基板の製造方法および素子製造方法
JP5732684B2 (ja) * 2010-03-05 2015-06-10 並木精密宝石株式会社 単結晶基板、単結晶基板の製造方法、多層膜付き単結晶基板の製造方法および素子製造方法
TWI508327B (zh) * 2010-03-05 2015-11-11 Namiki Precision Jewel Co Ltd An internal modified substrate for epitaxial growth, a multilayer film internal modified substrate, a semiconductor device, a semiconductor bulk substrate, and the like
EP2559791A4 (en) * 2010-04-13 2015-06-10 Namiki Precision Jewel Co Ltd SINGLE CRYSTAL SUBSTRATE, SINGLE CRYSTAL SUBSTRATE USING A CRYSTALLINE FILM, CRYSTALLINE FILM, METHOD FOR PRODUCING THE SINGLE CRYSTAL SUBSTRATE WITH THE CRYSTALLINE FILM, METHOD FOR THE PRODUCTION OF A CRYSTALLINE SUBSTRATE AND METHOD FOR THE PRODUCTION OF AN ELEMENT
KR20110114972A (ko) * 2010-04-14 2011-10-20 삼성전자주식회사 레이저 빔을 이용한 기판의 가공 방법
JP5584560B2 (ja) * 2010-08-31 2014-09-03 三星ダイヤモンド工業株式会社 レーザスクライブ方法
JP2012223783A (ja) * 2011-04-18 2012-11-15 Panasonic Corp レーザ加工方法及びレーザ加工装置
JP5833362B2 (ja) * 2011-07-05 2015-12-16 株式会社ディスコ サファイア基板の加工方法
US8872189B2 (en) 2011-08-05 2014-10-28 Sumitomo Electric Industries, Ltd. Substrate, semiconductor device, and method of manufacturing the same
US9306010B2 (en) * 2012-03-14 2016-04-05 Infineon Technologies Ag Semiconductor arrangement
JP2013212946A (ja) * 2012-03-30 2013-10-17 Mitsubishi Chemicals Corp Ｉｉｉ族窒化物半導体結晶
CN103503112B (zh) 2012-03-30 2016-08-17 新东工业株式会社 半导体元件用基板的弯曲矫正装置及弯曲矫正方法
US20160265140A1 (en) * 2012-10-31 2016-09-15 Namiki Seimitsu Houseki Kabushiki Kaisha Single crystal substrate, manufacturing method for single crystal substrate, manufacturing method for single crystal substrate with multilayer film, and element manufacturing method
KR102075994B1 (ko) 2014-03-25 2020-02-12 삼성전자주식회사 기판 분리 장치 및 기판 분리 시스템
JP6119712B2 (ja) 2014-10-08 2017-04-26 トヨタ自動車株式会社 半導体装置の製造方法
JP2016143766A (ja) * 2015-02-02 2016-08-08 株式会社ディスコ 単結晶部材の加工方法
JP6740650B2 (ja) * 2016-03-16 2020-08-19 富士電機株式会社 半導体装置およびその製造方法
CN108884594B (zh) * 2016-03-24 2021-01-22 日本碍子株式会社 晶种基板的制造方法、13族元素氮化物结晶的制造方法及晶种基板
CN106601607B (zh) * 2016-12-16 2019-08-13 镓特半导体科技（上海）有限公司 激光辅助氮化镓晶体化学机械抛光方法
JP6998128B2 (ja) * 2017-04-25 2022-01-18 株式会社ディスコ サンプルウエーハ及びウエーハの形状確認方法
WO2019065689A1 (ja) * 2017-09-27 2019-04-04 日本碍子株式会社 下地基板、機能素子および下地基板の製造方法
CN111094637B (zh) 2017-09-27 2022-04-22 日本碍子株式会社 基底基板、功能元件及基底基板的制造方法
JP7085623B2 (ja) * 2018-06-12 2022-06-16 東京エレクトロン株式会社 基板処理方法
JP2020102536A (ja) * 2018-12-21 2020-07-02 国立大学法人東海国立大学機構 レーザ加工方法、半導体部材製造方法、及び半導体対象物
JP7330695B2 (ja) * 2018-12-21 2023-08-22 浜松ホトニクス株式会社 レーザ加工方法、及び、半導体デバイス製造方法
CN113937193A (zh) * 2020-06-29 2022-01-14 福建晶安光电有限公司 外延用衬底及其制造方法以及半导体器件及其制造方法
CN111755578B (zh) * 2020-07-13 2021-11-02 福建晶安光电有限公司 一种衬底及其加工方法以及发光二极管及其制造方法
CN111785814B (zh) * 2020-07-13 2021-10-26 福建晶安光电有限公司 一种衬底及其加工方法、发光二极管及其制造方法
CN112054099A (zh) * 2020-09-09 2020-12-08 福建晶安光电有限公司 一种衬底的回收工艺
CN112837998B (zh) * 2021-02-05 2023-08-25 福建晶安光电有限公司 一种衬底加工装置
CN115323485B (zh) * 2022-08-18 2023-08-01 江西兆驰半导体有限公司 外延波长均匀性提升方法、系统、可读存储介质及计算机

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4298953B2 (ja) * 2002-03-11 2009-07-22 浜松ホトニクス株式会社 レーザゲッタリング方法
JP2004014938A (ja) * 2002-06-10 2004-01-15 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP4910275B2 (ja) * 2004-09-21 2012-04-04 ソニー株式会社 固体撮像素子及びその製造方法
JP2006196558A (ja) * 2005-01-12 2006-07-27 Namiki Precision Jewel Co Ltd 窒化物半導体基板の製造方法
JP4849296B2 (ja) * 2005-04-11 2012-01-11 日立電線株式会社 ＧａＮ基板
JP2006347776A (ja) * 2005-06-13 2006-12-28 Sumitomo Metal Mining Co Ltd サファイア基板およびその製造方法
JP4909657B2 (ja) * 2006-06-30 2012-04-04 株式会社ディスコ サファイア基板の加工方法
JP5183892B2 (ja) * 2006-07-03 2013-04-17 浜松ホトニクス株式会社 レーザ加工方法
JP2008108792A (ja) * 2006-10-23 2008-05-08 Disco Abrasive Syst Ltd ウエーハの加工方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101454821B1 (ko) * 2010-03-05 2014-10-28 나미키 세이미쓰 하우세키 가부시키가이샤 결정성막, 디바이스, 및, 결정성막 또는 디바이스의 제조방법

Also Published As

Publication number Publication date
US20120018732A1 (en) 2012-01-26
TW201033413A (en) 2010-09-16
KR101362859B1 (ko) 2014-02-17
TWI494476B (zh) 2015-08-01
JP5552627B2 (ja) 2014-07-16
JP2010165817A (ja) 2010-07-29
CN102272891B (zh) 2015-06-17
EP2388802A1 (en) 2011-11-23
EP2388802B1 (en) 2015-05-06
WO2010082267A1 (ja) 2010-07-22
PL2388802T3 (pl) 2016-02-29
CN102272891A (zh) 2011-12-07
EP2388802A4 (en) 2013-03-06

Similar Documents

Publication Publication Date Title
KR101362859B1 (ko) 에피택셜 성장용 내부 개질 기판 및 이를 이용하여 제작되는 결정 성막체, 디바이스, 벌크 기판 및, 그들의 제조 방법
TWI508327B (zh) An internal modified substrate for epitaxial growth, a multilayer film internal modified substrate, a semiconductor device, a semiconductor bulk substrate, and the like
CN107407008B (zh) 第iii族氮化物半导体晶体衬底的制造方法
TWI489016B (zh) Single crystal substrate, single crystal substrate manufacturing method, multi-layer single-crystal substrate manufacturing method and component manufacturing method
KR101454821B1 (ko) 결정성막, 디바이스, 및, 결정성막 또는 디바이스의 제조방법
JP6704387B2 (ja) 窒化物半導体成長用基板及びその製造方法、並びに半導体デバイス及びその製造方法
WO2014068838A1 (ja) エピタキシャルウェハ及びその製造方法
JP4525309B2 (ja) Ｉｉｉ−ｖ族窒化物系半導体基板の評価方法
JP2011126745A (ja) Ｉｉｉ族窒化物半導体基板及びその製造方法
JP6424345B2 (ja) ＧａＮ基板の製造方法
US10192738B2 (en) Methods of producing seed crystal substrates and group 13 element nitride crystals, and seed crystal substrates
JP7161483B2 (ja) 下地基板、機能素子および下地基板の製造方法
US11245054B2 (en) Base substrate, functional element, and production method for base substrate
US20160265140A1 (en) Single crystal substrate, manufacturing method for single crystal substrate, manufacturing method for single crystal substrate with multilayer film, and element manufacturing method
JP4904210B2 (ja) Ｉｉｉ族窒化物結晶基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee