KR20110111468A - 질화물 반도체 발광 소자, 에피택셜 기판 및 질화물 반도체 발광 소자를 제작하는 방법 - Google Patents

질화물 반도체 발광 소자, 에피택셜 기판 및 질화물 반도체 발광 소자를 제작하는 방법 Download PDF

Info

Publication number
KR20110111468A
KR20110111468A KR1020117018284A KR20117018284A KR20110111468A KR 20110111468 A KR20110111468 A KR 20110111468A KR 1020117018284 A KR1020117018284 A KR 1020117018284A KR 20117018284 A KR20117018284 A KR 20117018284A KR 20110111468 A KR20110111468 A KR 20110111468A
Authority
KR
South Korea
Prior art keywords
layer
axis
lattice
light emitting
gallium nitride
Prior art date
Application number
KR1020117018284A
Other languages
English (en)
Inventor
다카시 교노
유스케 요시즈미
요헤이 엔야
가츠시 아키타
마사키 우에노
다카미치 스미토모
Original Assignee
스미토모덴키고교가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모덴키고교가부시키가이샤 filed Critical 스미토모덴키고교가부시키가이샤
Publication of KR20110111468A publication Critical patent/KR20110111468A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H01L33/18—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous within the light emitting region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/20—Structure or shape of the semiconductor body to guide the optical wave ; Confining structures perpendicular to the optical axis, e.g. index or gain guiding, stripe geometry, broad area lasers, gain tailoring, transverse or lateral reflectors, special cladding structures, MQW barrier reflection layers
    • H01S5/2004—Confining in the direction perpendicular to the layer structure
    • H01S5/2018—Optical confinement, e.g. absorbing-, reflecting- or waveguide-layers
    • H01S5/2031—Optical confinement, e.g. absorbing-, reflecting- or waveguide-layers characterized by special waveguide layers, e.g. asymmetric waveguide layers or defined bandgap discontinuities
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3202—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth
    • H01S5/320275—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth semi-polar orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2301/00—Functional characteristics
    • H01S2301/17—Semiconductor lasers comprising special layers
    • H01S2301/173—The laser chip comprising special buffer layers, e.g. dislocation prevention or reduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3201—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures incorporating bulkstrain effects, e.g. strain compensation, strain related to polarisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Electromagnetism (AREA)
  • Materials Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Geometry (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

본 발명은, 반극성 면을 갖는 GaN 지지 기체 상에 마련된 발광층을 포함하여 미스핏 전위에 의한 발광 효율의 저하를 억제할 수 있는 질화물 반도체 발광 소자를 제공한다. 본 발명의 질화물 반도체 발광 소자(11)는, 육방정계 질화갈륨으로 이루어지는 지지 기체(13)와, InX1AlY1Ga1 - X1 -Y1N(0＜X1＜1, 0＜Y1＜1, X1＋Y1＜1)층(21)을 포함하는 n형 질화갈륨계 반도체층(15)과, 발광층(17)과, p형 질화갈륨계 반도체층(19)을 구비한다. 이 InAlGaN층(21)은 반극성 주면(13a)과 발광층(17)의 사이에 마련된다. InAlGaN층(21)의 밴드갭 E가 질화갈륨의 밴드갭 E 이상이기 때문에, 발광층(17)에 캐리어와 빛을 가두는 효과가 제공된다. InAlGaN층(21)의 c면(Sc2)이 법선축(Ax)에 대하여 경사져 있지만, c면을 주로 하는 미끄럼면에 의한 미스핏 전위의 밀도가 AlGaN에 비해서 저감된다.

Description

질화물 반도체 발광 소자, 에피택셜 기판 및 질화물 반도체 발광 소자를 제작하는 방법{NITRIDE-SEMICONDUCTOR LUMINESCENT ELEMENT, EPITAXIAL SUBSTRATE, AND METHOD OF PRODUCING NITRIDE-SEMICONDUCTOR LUMINESCENT ELEMENT}
본 발명은, 질화물 반도체 발광 소자, 에피택셜 기판 및 질화물 반도체 발광 소자를 제작하는 방법에 관한 것이다.
특허문헌 1에는 질화물 반도체 레이저가 기재되어 있다. 질화물 반도체 레이저는, 파장 375 ㎚ 이하의 자외선 영역의 빛을 발생하는 활성층을 갖는다. 이 활성층은 GaN 기판 상에 형성되어 있다. 질화물 반도체 레이저의 활성층은, 하부 클래드층과 상부 클래드층 사이에 마련된다. 하부 클래드층과, 상부 클래드층 중의 적어도 한쪽은, AlInGaN층과 AlGaN층을 포함한다.
일본 특허 공개 제2002-335052호 공보
특허문헌 1의 자외선 반도체 레이저와는 다른 반극성(半極性) 면 상에, 질화물 반도체 발광 소자를 제작할 수 있다. 이 질화물 반도체 발광 소자의 제작에 있어서, 질화갈륨계 반도체층을 GaN 기판의 반극성 면 상에 성장시킬 때, 질화갈륨계 반도체층의 c면은 반극성 면의 법선축에 대하여 경사진다.
질화갈륨계 반도체층이, GaN 기판과 다른 반도체, 예컨대 AlGaN층으로 이루어질 때, GaN과 AlGaN의 격자 부정합에 기인하여 AlGaN은 왜곡을 내포한다. 발명자들의 지견에 따르면, 왜곡 AlGaN은, 반극성 면 상에서는 c면 미끄럼면의 미스핏 전위(轉位)를 도입하여, 그 왜곡을 해제하는 경우가 있다. 한편, 특허문헌 1의 자외선 반도체 레이저의 GaN 기판 상에 AlInGaN 반도체층 또는 AlGaN 반도체층을 성장시킬 때, 이들 질화갈륨계 반도체층의 c면은 GaN 기판의 표면에 평행하게 뻗는다. 이 때문에, c면 GaN 기판 상의 AlGaN 반도체층에서는, c면 미끄럼면의 미스핏 전위가 생기지 않는다.
질화물 반도체 발광 소자가, 미스핏 전위에 의해 격자 완화된 AlGaN층 상에 마련된 발광층을 포함할 때, 발명자들의 지견에 따르면, 그 발광 효율이 왜곡 AlGaN층 상에 마련된 발광층에 비교해서 저하된다.
본 발명은, 이러한 사정을 감안하여 이루어진 것이다. 본 발명은, 반극성 면을 갖는 GaN 지지 기체(基體) 상에 마련된 발광층을 포함하여 미스핏 전위에 의한 발광 효율의 저하를 억제할 수 있는 질화물 반도체 발광 소자를 제공하는 것을 목적으로 한다. 또한, 본 발명은, 이 질화물 반도체 발광 소자를 위한 에피택셜 기판을 제공하는 것을 목적으로 한다. 또한, 본 발명은, 이 질화물 반도체 발광 소자를 제작하는 방법을 제공하는 것을 목적으로 한다.
본 발명의 일 양태는 질화물 반도체 발광 소자에 관한 것이다. 이 질화물 반도체 발광 소자는, (a) 육방정계 질화갈륨으로 이루어지고, 이 육방정계 질화갈륨의 c축에 직교하는 면에 대하여 경사진 반극성 주면(主面)을 갖는 지지 기체와, (b) 상기 지지 기체 상에 형성되며, 질화갈륨계 반도체로 이루어지는 발광층과, (c) 상기 지지 기체와 상기 발광층 사이에 마련된 InX1AlY1Ga1 - X1 -Y1N(0＜X1＜1, 0＜Y1＜1, X1＋Y1＜1)층과, (d) p형 질화갈륨계 반도체층을 구비한다. 상기 지지 기체, 상기 InX1AlY1Ga1-X1-Y1N층, 상기 발광층 및 상기 p형 질화갈륨계 반도체층은, 상기 지지 기체의 상기 반극성 면의 법선축을 따라서 순차 배열되어 있고, 상기 발광층은, InGaN층을 포함하는 양자우물 구조를 가지며, 상기 InX1AlY1Ga1 - X1 - Y1N층의 두께는 상기 양자우물 구조의 두께보다도 두껍고, 상기 InX1AlY1Ga1 - X1 - Y1N층의 밴드갭은 육방정계 질화갈륨의 밴드갭 이상이며, 상기 InX1AlY1Ga1 - X1 - Y1N에는 n형 도펀트가 첨가되어 있고, 상기 InX1AlY1Ga1 - X1 - Y1N층의 c면은 상기 법선축에 대하여 경사져 있다.
이 질화물 반도체 발광 소자에서는, 발광층의 InGaN층과 지지 기체의 사이에 InX1AlY1Ga1-X1-Y1N층이 마련되어 있다. InX1AlY1Ga1 - X1 - Y1N층의 밴드갭이 육방정계 질화갈륨의 밴드갭 이상이기 때문에, 발광층에 캐리어와 빛을 가두는 효과가 제공된다. 또한, InX1AlY1Ga1-X1-Y1N층은 양자우물 구조보다도 두껍기 때문에, 동등한 밴드갭을 갖는 AlGaN이라면 미스핏 전위가 발생하기 쉽다. InX1AlY1Ga1 - X1 - Y1N층의 c면이 법선축에 대하여 경사져 있지만, 사원계(四元系) InX1AlY1Ga1 - X1 - Y1N층의 조성에 기초한 격자 상수의 조정에 의해, c면을 주로 하는 미끄럼면에 의한 미스핏 전위의 밀도가 AlGaN에 비해서 저감된다.
본 발명의 다른 양태는 질화물 반도체 발광 소자를 위한 에피택셜 기판에 관한 것이다. 이 에피택셜 기판은, (a) 육방정계 질화갈륨으로 이루어지고, 이 육방정계 질화갈륨의 c축에 직교하는 면에 대하여 경사진 반극성 주면을 갖는 기판과, (b) 상기 기판 상에 형성되며, 질화갈륨계 반도체로 이루어지는 발광층과, (c) 상기 기판과 상기 발광층의 사이에 마련된 InX1AlY1Ga1 - X1 -Y1N(0＜X1＜1, 0＜Y1＜1, X1＋Y1＜1)층과, (d) p형 질화갈륨계 반도체층을 구비한다. 상기 기판, 상기 InX1AlY1Ga1 -X1-Y1N층, 상기 발광층 및 상기 p형 질화갈륨계 반도체층은, 상기 기판의 상기 반극성 면의 법선축을 따라서 순차 배열되어 있고, 상기 발광층은, InGaN층을 포함하는 양자우물 구조를 가지며, 상기 InX1AlY1Ga1 - X1 - Y1N층의 두께는 상기 양자우물 구조의 두께보다도 두껍고, 상기 InX1AlY1Ga1 - X1 - Y1N층의 밴드갭은 육방정계 질화갈륨의 밴드갭 이상이며, 상기 InX1AlY1Ga1 - X1 - Y1N층에는 n형 도펀트가 첨가되어 있고, 상기 InX1AlY1Ga1-X1-Y1N층의 c면은 상기 법선축에 대하여 경사져 있다.
이 에피택셜 기판에서는, 발광층의 InGaN층과 기판 사이에 InX1AlY1Ga1 - X1 - Y1N층이 마련되어 있다. InX1AlY1Ga1 - X1 - Y1N층의 밴드갭이 육방정계 질화갈륨의 밴드갭 이상이기 때문에, 발광층에 캐리어와 빛을 가두는 효과가 제공된다. 또한, InX1AlY1Ga1 - X1 - Y1N층은 양자우물 구조보다도 두껍기 때문에, 동등한 밴드갭을 갖는 AlGaN이라면 미스핏 전위가 발생하기 쉽다. InX1AlY1Ga1 - X1 - Y1N층의 c면이 법선축에 대하여 경사져 있지만, 사원계 InX1AlY1Ga1 - X1 - Y1N층의 조성에 기초한 격자 상수의 조정에 의해, c면을 주로 하는 미끄럼면에 의한 미스핏 전위의 밀도가 AlGaN에 비해서 저감된다.
본 발명의 각 양태는, 상기 p형 질화갈륨계 반도체층과 상기 발광층의 사이에 마련된 InX2AlY2Ga1 - X2 -Y2N(0＜X2＜1, 0＜Y2＜1, X2＋Y2＜1)층을 더 구비할 수 있다. 상기 InX2AlY2Ga1 - X2 - Y2N층은 전자 블록층이며, 상기 InX2AlY2Ga1 - X2 - Y2N층의 c면은 상기 법선축에 대하여 경사져 있다.
InX2AlY2Ga1 - X2 - Y2N층은 전자 블록층이기 때문에, InX2AlY2Ga1 - X2 - Y2N층과 발광층의 접합에 있어서, 미스핏 전위가 저감된다.
본 발명의 또 다른 양태는 질화물 반도체 발광 소자를 제작하는 방법에 관한 것이다. 이 방법은, (a) 육방정계 질화갈륨으로 이루어지고, 이 육방정계 질화갈륨의 c축에 직교하는 면에 대하여 경사진 반극성 주면을 갖는 기판을 준비하는 공정과, (b) n형 도펀트를 첨가하면서, InX1AlY1Ga1 - X1 - Y1N 클래드(0＜X1＜1, 0＜Y1＜1, X1＋Y1＜1)층을 상기 기판의 상기 반극성 면 상에 성장시키는 공정과, (c) 질화갈륨계 반도체로 이루어지는 발광층을 상기 InX1AlY1Ga1 - X1 - Y1N 클래드층 상에 형성하는 공정과, (d) InX2AlY2Ga1 - X2 - Y2N 전자 블록(0＜X2＜1, 0＜Y2＜1, X2＋Y2＜1)층을 상기 발광층 상에 성장시키는 공정과, (e) p형 도펀트를 첨가하면서, 상기 InX2AlY2Ga1 - X2 -Y2N 전자 블록층 상에 InX3AlY3Ga1 - X3 - Y3N 클래드(0＜X3＜1, 0＜Y3＜1, X3＋Y3＜1)층을 성장시키는 공정을 포함한다. 상기 발광층은, InGaN층을 포함하는 양자우물 구조를 가지며, 상기 InX1AlY1Ga1 - X1 - Y1N층의 두께는 상기 양자우물 구조의 두께보다도 두껍고, 상기 InX1AlY1Ga1 - X1 - Y1N층의 밴드갭은 육방정계 질화갈륨의 밴드갭 이상이며, 상기 InX1AlY1Ga1-X1-Y1N층의 c면은 상기 법선축에 대하여 경사져 있고, 상기 InX2AlY2Ga1 -X2-Y2N층의 c면은 상기 법선축에 대하여 경사져 있으며, 상기 InX3AlY3Ga1 - X3 - Y3N층의 c면은 상기 법선축에 대하여 경사져 있다.
이 방법에서는 사원계 InX1AlY1Ga1 - X1 - Y1N층을 기판 상에 형성한다. InX1AlY1Ga1 -X1-Y1N층의 c면이 법선축에 대하여 경사져 있지만, 사원계 InX1AlY1Ga1 - X1 - Y1N층의 조성에 기초한 격자 상수의 조정에 의해, c면을 주로 하는 미끄럼면에 의한 미스핏 전위의 밀도가 AlGaN에 비해서 저감된다. 이 InX1AlY1Ga1 - X1 - Y1N층 상에 발광층의 InGaN층을 형성할 수 있기 때문에, 발광층의 발광 효율의 저하를 억제할 수 있다.
본 발명에 따른 방법에서는, 상기 InX2AlY2Ga1 - X2 - Y2N 전자 블록층의 성장 온도는 섭씨 800도 이상 섭씨 900도 이하이며, 상기 InX3AlY3Ga1 - X3 - Y3N 클래드층의 성장 온도는 섭씨 800도 이상 섭씨 900도 이하일 수 있다. 이 방법에 따르면, 발광층을 성장시킨 후에 섭씨 800도 이상 섭씨 900도 이하의 성장 온도에서 전자 블록층 및 클래드층을 성장시키기 때문에, 이 성장 온도는 AlGaN 전자 블록층 및 AlGaN 클래드층의 성장 온도에 비해서 낮다. 이 때문에, 전자 블록층 및 클래드층의 성장중의 열적 스트레스가 발광층에 대하여 저감된다.
본 발명에 따른 방법은, 상기 InX3AlY3Ga1 - X3 - Y3N 클래드층 상에 p형 질화갈륨계 반도체층을 성장시키는 공정을 더 포함할 수 있다. 상기 p형 질화갈륨계 반도체층의 성장 온도는 섭씨 800도 이상 섭씨 900도 이하이다. 이 방법에 따르면, 발광층을 성장시킨 후에 형성되는 p형 질화갈륨계 반도체층을 섭씨 800도 이상 섭씨 900도 이하의 성장 온도에서 성장하기 때문에, 이들 p형 질화갈륨계 반도체의 성장중의 열적 스트레스가 발광층에 대하여 저감된다.
본 발명의 각 양태에서는, 상기 육방정계 질화갈륨에 있어서의 c축 방향과 이 c축 방향의 격자 상수 d0의 크기는 격자 벡터 LVC0에 의해서 나타내어지고, 상기 InX1AlY1Ga1 - X1 - Y1N층을 위한 반도체 재료의 c축 방향과 이 c축 방향의 격자 상수 d1의 크기는 격자 벡터 LVC1에 의해서 나타내어지며, 상기 격자 벡터 LVC0는 상기 법선축 방향의 세로 성분 V0L과 상기 세로 성분에 직교하는 가로 성분 V0T로 이루어지고, 상기 격자 벡터 LVC1은 상기 법선축 방향의 세로 성분 V1L과 상기 세로 성분에 직교하는 가로 성분 V1T로 이루어지며, c축 가로 방향에 관한 격자 부정합도 (V1T-V0T)/V0T는 -0.15% 이상이고, 상기 격자 부정합도는 0.2% 이하이다.
이 격자 부정합도를 제공하는 InX1AlY1Ga1 - X1 - Y1N층에 따르면, InX1AlY1Ga1 - X1 - Y1N의 격자 상수가 GaN에 가깝기 때문에, InX1AlY1Ga1 - X1 - Y1N층과 하지층의 계면에 있어서의 미스핏 전위 밀도를 저감할 수 있다. 사원계 InAlGaN과 GaN의 격자 부정합을 낮게 유지하는 범위에서 미스핏 전위의 도입이 저감된다.
본 발명의 각 양태에서는, 상기 반극성 주면의 경사 방향은, 상기 육방정계 질화갈륨의 c축으로부터 상기 육방정계 질화갈륨의 a축 및 m축 중의 한쪽으로의 방향이며, 상기 육방정계 질화갈륨에 있어서의 a축 및 m축 중의 다른 쪽인 제1 결정축의 방향과 이 제1 결정축 방향의 격자 상수 d0N의 크기는 격자 벡터 LVN0에 의해서 나타내어지고, 상기 InX1AlY1Ga1 - X1 - Y1N층을 위한 반도체 재료의 a축 및 m축 중의 다른 쪽인 제2 결정축의 방향과 이 제2 결정축 방향의 격자 상수 d1N의 크기는 격자 벡터 LVN1에 의해서 나타내어지며, 상기 격자 벡터 LVN0는 상기 법선축 방향의 세로 성분 V0NL과 상기 세로 성분에 직교하는 가로 성분 V0NT로 이루어지고, 상기 격자 벡터 LVN1은 상기 법선축 방향의 세로 성분 V1NL과 상기 세로 성분에 직교하는 가로 성분 V1NT로 이루어지며, 가로 방향에 관한 격자 부정합도 (V1NT-V0NT)/V0NT는 -0.15% 이상이고, 상기 격자 부정합도 (V1NT-V0NT)/V0NT는 0.2% 이하이다.
이 격자 부정합도를 제공하는 InX1AlY1Ga1 - X1 - Y1N층에 있어서, 반극성 주면의 경사 방향이 a축 및 m축 중의 한쪽으로의 방향일 때, InX1AlY1Ga1 - X1 - Y1N의 a축 및 m축 중의 다른 쪽의 격자 상수가 GaN에 가깝기 때문에, InX1AlY1Ga1 - X1 - Y1N층과 하지층의 계면에 있어서의 미스핏 전위 밀도를 저감할 수 있다. 사원계 InAlGaN과 GaN의 격자 부정합을 낮게 유지하는 범위에 있어서 미스핏 전위의 도입이 저감된다.
본 발명의 각 양태에서는, 상기 격자 부정합도 (V1T-V0T)/V0T가 0% 이하이며, 상기 격자 부정합도 (V1NT-V0NT)/V0NT가 0% 이상이다.
InX1AlY1Ga1 - X1 - Y1N층에서는, 반극성 주면의 경사 방향에 평행한 격자 정합 조건과 오프 수직의 격자 정합 조건이 다르다. 발명자들의 지견에 따르면, 이들 2방향에 관하여는, 이 격자 부정합도를 제공하는 InX1AlY1Ga1 - X1 - Y1N층에 있어서, 격자 부정합도 (V1T-V0T)/V0T는 -0.15% 이상 0% 이하이며, 또한 격자 부정합도 (V1NT-VN0T)/V0NT는 0% 이상 0.2% 이하이다. 이들 격자 부정합도의 범위에서는, 양호한 소자 특성이 제공된다.
본 발명의 각 양태에서는, 상기 반극성 주면의 경사 방향은, 상기 육방정계 질화갈륨의 c축으로부터 상기 육방정계 질화갈륨의 a축으로의 방향일 수 있다. 혹은, 상기 반극성 주면의 경사 방향은, 상기 육방정계 질화갈륨의 c축으로부터 상기 육방정계 질화갈륨의 m축으로의 방향일 수 있다.
본 발명의 각 양태에서는, 상기 육방정계 질화갈륨에 있어서의 c축 방향과 이 c축 방향의 격자 상수 d0의 크기는 격자 벡터 LVC0에 의해서 나타내어지고, 상기 InX1AlY1Ga1 - X1 - Y1N층을 위한 반도체 재료의 c축 방향과 이 c축 방향의 격자 상수 d1의 크기는 격자 벡터 LVC1에 의해서 나타내어지며, 상기 격자 벡터 LVC0는 상기 법선축 방향의 세로 성분 VOL과 상기 세로 성분에 직교하는 가로 성분 VOT로 이루어지고, 상기 격자 벡터 LVC1은 상기 법선축 방향의 세로 성분 V1L과 상기 세로 성분에 직교하는 가로 성분 V1T로 이루어지며, 가로 방향에 관한 격자 부정합도 (V1T-V0T)/V0T는 -0.15% 이상이고, 상기 격자 부정합도 (V1T-V0T)/V0T는 0% 이하이며, 상기 육방정계 질화갈륨에 있어서의 c축과 상기 법선축에 수직인 결정축의 방향과 이 결정축 방향의 격자 상수 d0N의 크기는 격자 벡터 LVN0에 의해서 나타내어지고, 상기 InX1AlY1Ga1 - X1 - Y1N층을 위한 반도체 재료의 c축과 상기 법선축에 수직인 결정축의 방향과 이 결정축 방향의 격자 상수 d1N의 크기는 격자 벡터 LVN1에 의해서 나타내어지며, 상기 격자 벡터 LVN0는 상기 법선축 방향의 세로 성분 V0NL과 상기 세로 성분에 직교하는 가로 성분 V0NT로 이루어지고, 상기 격자 벡터 LVN1은 상기 법선축 방향의 세로 성분 V1NL과 상기 세로 성분에 직교하는 가로 성분 V1NT로 이루어지며, 가로 방향에 관한 격자 부정합도 (V1NT-V0NT)/V0NT는 0% 이상이고, 상기 격자 부정합도 (V1NT-V0NT)/V0NT는 0.2% 이하이다.
InX1AlY1Ga1 - X1 - Y1N층에서는, 반극성 주면의 경사 방향에 평행한 격자 정합 조건과 오프 수직의 격자 정합 조건이 다르다. 상기한 격자 부정합도의 범위에서는 양호한 소자 특성이 제공된다.
본 발명의 각 양태에서는, 상기 InX1AlY1Ga1 - X1 - Y1N층의 In 조성 X1은 0.01 이상이며, 상기 InX1AlY1Ga1 - X1 - Y1N층의 In 조성 X1은 0.06 이하일 수 있다. 이 조성 범위에 따르면, InAlGaN의 격자 상수를 GaN에 가깝게 할 수 있고, 이 In 조성의 범위는 InAlGaN에 클래드층을 위한 밴드갭을 제공하기에 유용하다.
본 발명의 각 양태에서는, 상기 InX1AlY1Ga1 - X1 - Y1N층의 Al 조성 Y1은 0.05 이상이며, 상기 InX1AlY1Ga1 - X1 - Y1N층의 Al 조성 Y1은 0.30 이하일 수 있다. 이 Al 조성의 범위는 InAlGaN에 클래드층을 위한 밴드갭을 제공하기에 유용하다.
본 발명의 각 양태에서는, 상기 InX1AlY1Ga1 - X1 - Y1N층의 밴드갭 에너지는 3.51 eV 이상이며, 상기 InX1AlY1Ga1 - X1 - Y1N층의 밴드갭 에너지는 3.63 eV 이하일 수 있다.
이 밴드갭 에너지의 범위에 따르면, 사원계 InAlGaN의 격자 상수를 GaN에 가깝게 하면서, 클래드를 위한 굴절률을 InX1AlY1Ga1 - X1 - Y1N층에 제공할 수 있다.
본 발명의 각 양태에서는, 상기 InX1AlY1Ga1 - X1 - Y1N층의 두께는 3 ㎛ 이하이며, 상기 InX1AlY1Ga1 - X1 - Y1N층은 n형 클래드층의 적어도 일부를 구성할 수 있다. 이 두께 범위에 따르면, 빛을 가두는 데에 유용한 클래드층을 구성할 수 있다.
본 발명의 각 양태에서는, 상기 InX1AlY1Ga1 - X1 - Y1N층은 상기 지지 기체(혹은 상기 기판)와 제1 접합을 이루고, 상기 InX1AlY1Ga1 - X1 - Y1N층은 상기 발광층과 제2 접합을 이루며, 상기 제1 접합에 있어서의 미스핏 전위 밀도는 1×105 cm-1 미만일 수 있다. 2개의 접합을 포함하는 구조에 있어서, 제1 접합에 있어서의 미스핏 전위를 작게 할 수 있다.
본 발명의 각 양태에서는, 상기 InX2AlY2Ga1 - X2 - Y2N층을 위한 반도체 재료의 c축 방향과 이 c축 방향의 격자 상수 d2의 크기는 격자 벡터 LVC2에 의해서 나타내어지고, 상기 격자 벡터 LVC2는 상기 법선축 방향의 세로 성분 V2L과 상기 세로 성분에 직교하는 가로 성분 V2T로 이루어지며, c축 가로 방향에 관한 격자 부정합도 (V2T-V0T)/V0T는 -0.5% 이상이고, 상기 격자 부정합도는 0.2% 이하일 수 있다. 사원계 InAlGaN과 GaN의 격자 부정합을 낮게 유지하는 범위에서 미스핏 전위의 도입이 저감된다.
이 격자 부정합도를 제공하는 InX2AlY2Ga1 - X2 - Y2N층에 따르면, InX2AlY2Ga1 - X2 - Y2N의 격자 상수가 GaN에 가깝기 때문에, InX2AlY2Ga1 - X2 - Y2N층과 하지층의 계면에 있어서의 미스핏 전위 밀도를 저감할 수 있다.
본 발명의 각 양태에서는, 상기 반극성 주면의 경사 방향은, 상기 육방정계 질화갈륨의 c축으로부터 상기 육방정계 질화갈륨의 a축 및 m축 중의 한쪽으로의 방향이며, 상기 육방정계 질화갈륨에 있어서의 a축 및 m축 중의 다른 쪽인 제1 결정축의 방향과 상기 제1 결정축 방향의 격자 상수 d0N의 크기는 격자 벡터 LVN0에 의해서 나타내어지며, 상기 격자 벡터 LVN0는 상기 법선축 방향의 세로 성분 V0NL과 상기 세로 성분에 직교하는 가로 성분 V0NT로 이루어지고, 상기 InX2AlY2Ga1 - X2 - Y2N층을 위한 반도체 재료의 a축 및 m축 중의 다른 쪽인 제1 결정축의 방향과 이 제1 결정축 방향의 격자 상수 d2N의 크기는 격자 벡터 LVN2에 의해서 나타내어지며, 상기 격자 벡터 LVN2는 상기 법선축 방향의 세로 성분 V2NL과 상기 세로 성분에 직교하는 가로 성분 V2NT로 이루어지고, 가로 방향에 관한 격자 부정합도 (V2NT-V0NT)/V0NT는 -0.5% 이상이며, 상기 격자 부정합도 (V2NT-V0NT)/V0NT는 0.2% 이하이다.
이 격자 부정합도를 제공하는 InX2AlY2Ga1 - X2 - Y2N층에 있어서, 반극성 주면의 경사 방향이 a축 및 m축 중의 한쪽으로의 방향일 때, InX2AlY2Ga1 - X2 - Y2N의 a축 및 m축 중의 다른 쪽의 격자 상수가 GaN에 가깝기 때문에, InX2AlY2Ga1 - X2 - Y2N층과 하지층의 계면에 있어서의 미스핏 전위 밀도를 저감할 수 있다. 사원계 InAlGaN과 GaN의 격자 부정합을 낮게 유지하는 범위에서 미스핏 전위의 도입이 저감된다.
본 발명의 각 양태에서는, 상기 반극성 주면의 경사 방향은, 상기 육방정계 질화갈륨의 c축으로부터 상기 육방정계 질화갈륨의 a축으로의 방향일 수 있다. 혹은, 상기 반극성 주면의 경사 방향은, 상기 육방정계 질화갈륨의 c축으로부터 상기 육방정계 질화갈륨의 m축으로의 방향일 수 있다.
본 발명의 각 양태에서는, 상기 육방정계 질화갈륨에 있어서의 c축과 상기 법선축에 수직인 결정축 방향과 이 결정축 방향의 격자 상수 d0N의 크기는 격자 벡터 LVN0에 의해서 나타내어지고, 상기 격자 벡터 LVN0는 상기 법선축 방향의 세로 성분 V0NL과 상기 세로 성분에 직교하는 가로 성분 V0NT로 이루어지며, 상기 InX2AlY2Ga1-X2-Y2N층을 위한 반도체 재료의 c축과 상기 법선축에 수직인 결정축 방향과 이 결정축 방향의 격자 상수 d2N의 크기는 격자 벡터 LVN2에 의해서 나타내어지고, 상기 격자 벡터 LVN2는 상기 법선축 방향의 세로 성분 V2NL과 상기 세로 성분에 직교하는 가로 성분 V2NT로 이루어지며, 가로 방향에 관한 격자 부정합도 (V2NT-V0NT)/V0NT는 -0.5% 이상이고, 상기 격자 부정합도 (V2NT-V0NT)/V0NT는 0.2% 이하이다.
이 격자 부정합도를 제공하는 InX2AlY2Ga1 - X2 - Y2N층에 있어서, 반극성 주면의 경사 방향에 수직인 방향에 관하여는, InX2AlY2Ga1 - X2 - Y2N의 격자 상수가 GaN에 가깝기 때문에, InX2AlY2Ga1 - X2 - Y2N층과 하지층의 계면에 있어서의 미스핏 전위 밀도를 저감할 수 있다. 사원계 InAlGaN과 GaN의 격자 부정합을 낮게 유지하는 범위에 있어서 미스핏 전위의 도입이 저감된다.
본 발명의 각 양태는, 상기 p형 질화갈륨계 반도체층과 상기 발광층의 사이에 마련된 InX3AlY3Ga1 - X3 -Y3N(0＜X3＜1, 0＜Y3＜1, X3＋Y3＜1)층을 더 구비할 수 있다. 상기 InX3AlY3Ga1 - X3 - Y3N층의 두께는 300 ㎚ 이상이며, 상기 InX3AlY3Ga1 - X3 - Y3N층은 p형 클래드층의 적어도 일부를 구성할 수 있다.
InX1AlY1Ga1 - X1 - Y1N층 및 InX3AlY3Ga1 - X3 - Y3N층을 이용함으로써, 발광층을 사이에 두도록 마련된 p형 반도체층의 계면 및 n형 반도체층의 계면에 있어서 미스핏 전위가 저감된다.
본 발명의 각 양태에서는, 상기 InX3AlY3Ga1 - X3 - Y3N층을 위한 반도체 재료의 c축 방향과 이 c축 방향의 격자 상수 d3의 크기는 격자 벡터 LVC3에 의해서 나타내어지고, 상기 격자 벡터 LVC3는 상기 법선축 방향의 세로 성분 V3L과 상기 세로 성분에 직교하는 가로 성분 V3T로 이루어지며, 가로 방향에 관한 격자 부정합도 (V3T-V0T)/V0T는 -0.15% 이상이고, 상기 격자 부정합도는 0.2% 이하이다.
이 격자 부정합도를 제공하는 InX3AlY3Ga1 - X3 - Y3N층에 따르면, InX3AlY3Ga1 - X3 - Y3N의 격자 상수가 GaN에 가깝기 때문에, InX3AlY3Ga1 - X3 - Y3N층과 하지층의 계면에 있어서의 미스핏 전위 밀도를 저감할 수 있다. 사원계 InAlGaN과 GaN의 격자 부정합을 낮게 유지함으로써 미스핏 전위의 도입이 저감된다.
본 발명의 각 양태에서는, 상기 격자 부정합도 (V3T-V0T)/V0T는 0% 이하이며, 상기 반극성 주면의 경사 방향은, 상기 육방정계 질화갈륨의 c축으로부터 상기 육방정계 질화갈륨의 a축 및 m축 중의 한쪽으로의 방향이며, 상기 육방정계 질화갈륨에 있어서의 a축 및 m축 중의 다른 쪽인 제1 결정축의 방향과 상기 제1 결정축 방향의 격자 상수 d0N의 크기는 격자 벡터 LVN0에 의해서 나타내어지고, 상기 InX3AlY3Ga1 - X3 - Y3N층을 위한 반도체 재료의 a축 및 m축 중의 다른 쪽인 제3 결정축의 방향과 이 제3 결정축 방향의 격자 상수 d3N의 크기는 격자 벡터 LVN3에 의해서 나타내어지며, 상기 격자 벡터 LVN0는 상기 법선축 방향의 세로 성분 V0NL과 상기 세로 성분에 직교하는 가로 성분 V0NT로 이루어지고, 상기 격자 벡터 LVN3는 상기 법선축 방향의 세로 성분 V3NL과 상기 세로 성분에 직교하는 가로 성분 V3NT로 이루어지며, 가로 방향에 관한 격자 부정합도 (V3NT-V0NT)/V0NT는 0% 이상이고, 상기 격자 부정합도 (V3NT-V0NT)/V0NT는 0.2% 이하일 수 있다.
이 격자 부정합도를 제공하는 InX3AlY3Ga1 - X3 - Y3N층에 있어서, 반극성 주면의 경사 방향이 a축 및 m축 중의 한쪽으로의 방향일 때, InX3AlY3Ga1 - X3 - Y3N의 a축 및 m축 중의 다른 쪽의 격자 상수가 GaN에 가깝기 때문에, InX2AlY2Ga1 - X2 - Y2N층과 하지층의 계면에 있어서의 미스핏 전위 밀도를 저감할 수 있다. 사원계 InAlGaN과 GaN의 격자 부정합을 낮게 유지하는 범위에 있어서 미스핏 전위의 도입이 저감된다.
본 발명의 각 양태에서는, 상기 반극성 주면의 경사 방향은, 상기 육방정계 질화갈륨의 c축으로부터 상기 육방정계 질화갈륨의 a축 및 m축 중의 한쪽으로의 방향이며, 상기 육방정계 질화갈륨에 있어서의 a축 및 m축 중의 다른 쪽인 제1 결정축의 방향과 이 제1 결정축 방향의 격자 상수 d0N의 크기는 격자 벡터 LVN0에 의해서 나타내어지고, 상기 InX3AlY3Ga1 - X3 - Y3N층을 위한 반도체 재료의 a축 및 m축 중의 다른 쪽인 제3 결정축의 방향과 이 제3 결정축 방향의 격자 상수 d3N의 크기는 격자 벡터 LVN3에 의해서 나타내어지며, 상기 격자 벡터 LVN0는 상기 법선축 방향의 세로 성분 V0NL과 상기 세로 성분에 직교하는 가로 성분 V0NT로 이루어지고, 상기 격자 벡터 LVN3는 상기 법선축 방향의 세로 성분 V3NL과 상기 세로 성분에 직교하는 가로 성분 V3NT로 이루어지며, 가로 방향에 관한 격자 부정합도 (V3NT-V0NT)/V0NT는 -0.15% 이상이고, 상기 격자 부정합도 (V3NT-V0NT)/V0NT는 0.2% 이하이다.
이 격자 부정합도를 제공하는 InX3AlY3Ga1 - X3 - Y3N층에 있어서, 반극성 주면의 경사 방향이 a축 및 m축 중의 한쪽으로의 방향일 때, InX3AlY3Ga1 - X3 - Y3N의 a축 및 m축 중의 다른 쪽의 격자 상수가 GaN에 가깝기 때문에, InX3AlY3Ga1 - X3 - Y3N층과 하지층의 계면에 있어서의 미스핏 전위 밀도를 저감할 수 있다. 사원계 InAlGaN과 GaN의 격자 부정합을 낮게 유지하는 범위에 있어서 미스핏 전위의 도입이 저감된다.
본 발명의 각 양태에서는, 상기 반극성 주면의 경사 방향은, 상기 육방정계 질화갈륨의 c축으로부터 상기 육방정계 질화갈륨의 a축으로의 방향일 수 있다. 혹은, 상기 반극성 주면의 경사 방향은, 상기 육방정계 질화갈륨의 c축으로부터 상기 육방정계 질화갈륨의 m축으로의 방향일 수 있다.
본 발명의 각 양태에서는, 상기 육방정계 질화갈륨에 있어서의 c축 방향과 이 c축 방향의 격자 상수 d0의 크기는 격자 벡터 LVC0에 의해서 나타내어지고, 상기 InX3AlY3Ga1 - X3 - Y3N층을 위한 반도체 재료의 c축 방향과 이 c축 방향의 격자 상수 d3의 크기는 격자 벡터 LVC3에 의해서 나타내어지며, 상기 격자 벡터 LVC0는 상기 법선축 방향의 세로 성분 VOL과 상기 세로 성분에 직교하는 가로 성분 VOT로 이루어지고, 상기 격자 벡터 LVC3는 상기 법선축 방향의 세로 성분 V3L과 상기 세로 성분에 직교하는 가로 성분 V3T로 이루어지며, 가로 방향에 관한 격자 부정합도 (V3T-V0T)/V0T는 -0.15% 이상이고, 상기 격자 부정합도 (V3T-V0T)/V0T는 0% 이하이며, 상기 육방정계 질화갈륨에 있어서의 c축과 상기 법선축에 수직인 결정축의 방향과 이 결정축 방향의 격자 상수 d0N의 크기는 격자 벡터 LVN0에 의해서 나타내어지고, 상기 InX3AlY3Ga1 - X3 - Y3N층을 위한 반도체 재료의 c축과 상기 법선축에 수직인 결정축의 방향과 이 결정축 방향의 격자 상수 d3N의 크기는 격자 벡터 LVN3에 의해서 나타내어지며, 상기 격자 벡터 LVN0는 상기 법선축 방향의 세로 성분 V0NL과 상기 세로 성분에 직교하는 가로 성분 V0NT로 이루어지고, 상기 격자 벡터 LVN3는 상기 법선축 방향의 세로 성분 V3NL과 상기 세로 성분에 직교하는 가로 성분 V3NT로 이루어지며, 가로 방향에 관한 격자 부정합도 (V3NT-V0NT)/V0NT는 0% 이상이고, 상기 격자 부정합도 (V3NT-V0NT)/V0NT는 0.2% 이하이다.
InX3AlY3Ga1 - X3 - Y3N층에서는, 반극성 주면의 경사 방향에 평행한 격자 정합 조건과 오프 수직의 격자 정합 조건이 다르다. 상기한 격자 부정합도의 범위에서는 양호한 소자 특성이 제공된다.
본 발명의 각 양태에서는, 상기 발광층은 활성층 및 광가이드층을 포함하고, 상기 광가이드층은 상기 InX1AlY1Ga1 - X1 - Y1N층과 상기 활성층의 사이에 마련되며, 상기 활성층은 양자우물 구조를 가질 수 있다. 이 발광층의 구조는 반도체 레이저를 위해서 유용하다.
본 발명의 각 양태에서는, 상기 광가이드층은 InGaN층을 포함하고, 상기 InGaN층의 In 조성이 0.02 이상 0.06 이하일 수 있다.
n측의 클래드층이 AlGaN으로 이루어지는 소자에서는, InGaN 가이드층의 In 조성을 크게 하면, 발광 효율이 대폭 저하된다. 그 이유는, 클래드층과 가이드층의 격자 부정합이 크기 때문이라고 고려된다. 광가이드층이 고(高) In 조성의 재료로 이루어질 때, InAlGaN으로 이루어지는 클래드층을 이용함으로써, 발광 효율을 유지할 수 있게 된다. 고 In 조성의 광가이드층을 이용함으로써, 광가이드층의 굴절률을 높일 수 있고, 이에 따라 광구속이 향상된다.
본 발명의 각 양태에서는, 상기 광가이드층의 상기 InGaN층과 상기 지지 기체의 사이에 있는 반도체층과 상기 InGaN층과의 계면에 있어서의 미스핏 전위 밀도는 1×105 cm-1 이하일 수 있다. n측 클래드층이 AlGaN으로 이루어지는 소자에서는, 광구속의 향상을 도모하기 위해서 광가이드층의 In 조성을 높일 때, 상기한 범위를 넘는 전위가 도입되고, 그 결과, 발광 효율이 저하된다.
본 발명의 각 양태에서는, 상기 광가이드층의 상기 InGaN층과 상기 지지 기체의 사이에 있는 반도체층과 상기 InGaN층과의 계면에 있어서의 미스핏 전위 밀도는 5×103 cm-1 이상일 수 있다. 광가이드층을 약간 완화시켜 우물층의 왜곡을 저감할 때, 녹색의 발광을 가능하게 하는 고 In 조성의 우물층에서도, 우물층과 장벽층의 계면에서 결함이 생기는 것을 막을 수 있다.
본 발명의 각 양태에서는, 상기 발광층은 다른 광가이드층을 더 포함하고, 상기 다른 광가이드층은 상기 InX2AlY2Ga1 - X2 - Y2N층과 상기 활성층의 사이에 마련될 수 있다. 이 발광층의 구조는 반도체 레이저를 위해서 유용하다.
본 발명의 각 양태에서는, 상기 다른 광가이드층은 InGaN층을 포함하고, 상기 InGaN층의 In 조성이 0.02 이상 0.06 이하일 수 있다.
n측 또는 p측의 클래드층이 AlGaN으로 이루어지는 소자에서는, InGaN 가이드층의 In 조성을 크게 하면, 발광 효율이 대폭 저하된다. 그 이유는, 클래드층과 가이드층의 격자 부정합이 크기 때문이라고 고려된다. 광가이드층이 고 In 조성의 재료로 이루어질 때, InAlGaN으로 이루어지는 클래드층을 이용함으로써, 발광 효율을 유지할 수 있게 된다. 고 In 조성의 광가이드층을 이용함으로써, 광가이드층의 굴절률을 높일 수 있고, 이에 따라 광구속이 향상된다.
본 발명의 각 양태에서는, 상기 발광층은 400 ㎚ 이상 550 ㎚ 이하의 파장 범위의 빛을 발생하도록 마련될 수 있다. c면 미끄럼면에 의한 미스핏 전위의 발생은, 반극성 면에 기인하는 c면의 경사에 의한다. 상기한 파장 범위에 따르면, 가시광의 파장 범위에 있어서, 사원계 InAlGaN과 GaN의 격자 부정합을 낮게 유지함으로써, 발광 효율의 저하를 피할 수 있다.
본 발명의 각 양태에서는, 상기 반극성 주면의 경사각은, 10도 이상 80도 이하의 범위 또는 100도 이상 170도 이하의 범위에 있을 수 있다. 이들 각도 범위의 왜곡 AlGaN은, c면 GaN 기판 상의 왜곡 AlGaN의 거동과는 다르며, 이 때문에, 사원계 InAlGaN이 유용하다.
본 발명의 각 양태에서는, 상기 반극성 주면의 경사각은, 63도 이상 80도 이하의 범위 또는 100도 이상 117도 이하의 범위에 있을 수 있다. 이들 각도 범위에서는, 피에조 전계의 영향을 저감할 수 있다. 또한, 상기한 각도 범위에 있어서, c면 미끄럼면에 의한 미스핏 전위의 발생이 일어나기 쉽다. 이 때문에, 사원계 InAlGaN이 유용하다.
본 발명의 상기한 목적 및 다른 목적, 특징 및 이점은, 첨부 도면을 참조하여 진행되는 본 발명의 바람직한 실시형태의 이하의 상세한 기술로부터 보다 용이하게 밝혀진다.
이상 설명한 바와 같이, 본 발명의 일 양태에 따르면, 반극성 면을 갖는 GaN 지지 기체 상에 마련된 발광층을 포함하여 미스핏 전위에 의한 발광 효율의 저하를 억제할 수 있는 질화물 반도체 발광 소자가 제공된다. 또한, 본 발명의 다른 측면에 따르면, 이 질화물 반도체 발광 소자를 위한 에피택셜 기판이 제공된다. 또한, 본 발명에 따른 또 다른 측면에 의하면, 이 질화물 반도체 발광 소자를 제작하는 방법이 제공된다.
도 1은 본 실시형태에 따른 질화물 반도체 발광 소자를 개략적으로 도시하는 도면이다.
도 2는 GaN과 이 GaN 상에 에피택셜 성장되어야 하는 InAlGaN에 있어서 c축의 경사 방향에 관한 격자 상수의 관계를 도시하는 도면이다.
도 3은 GaN과 이 GaN 상에 에피택셜 성장되어야 하는 InAlGaN에 있어서 c축의 경사 방향에 수직인 방향에 관한 격자 상수의 관계를 도시하는 도면이다.
도 4는 GaN과 이 GaN 상에 에피택셜 성장되어야 하는 InAlGaN에 있어서 c축의 경사 방향 및 이 방향에 수직인 방향에 관한 격자 상수의 관계를 도시하는 도면이다.
도 5는 InAlGaN(In 조성=0.02, 0.05)에 있어서의 Al 조성과 c축 및 a축 방향에 관한 격자 부정합도의 관계를 도시하는 도면이다.
도 6은 질화물 반도체 발광 소자 및 에피택셜 웨이퍼를 GaN 기판 상에 제작하는 방법에 있어서의 주요한 공정을 도시하는 도면이다.
도 7은 질화물 반도체 발광 소자 및 에피택셜 웨이퍼를 GaN 기판 상에 제작하는 방법에 있어서의 주요한 공정을 도시하는 도면이다.
도 8은 질화물 반도체 발광 소자 및 에피택셜 웨이퍼를 GaN 기판 상에 제작하는 방법에 있어서의 주요한 공정을 도시하는 도면이다.
도 9는 실시예 1에 있어서, GaN 기판 상에 제작된 n형 InAlGaN 클래드층을 포함하는 반도체 레이저 구조를 개략적으로 도시하는 도면이다.
도 10은 GaN 기판 상에 제작된 n형 AlGaN 클래드층을 포함하는 반도체 레이저 구조를 개략적으로 도시하는 도면이다.
도 11은 실시예 2에 있어서, GaN 기판 상에 제작된 n형 및 p형 InAlGaN 클래드층, 및 InAlGaN 전자 블록층을 포함하는 반도체 레이저 구조를 개략적으로 도시하는 도면이다.
도 12는 실시예 3에 있어서, GaN 기판 상에 제작된 n형 InAlGaN 클래드층을 포함하는 반도체 레이저 구조를 개략적으로 도시하는 도면이다.
도 13은 GaN 기판 상에 제작된 n형 AlGaN 클래드층을 포함하는 반도체 레이저 구조를 개략적으로 도시하는 도면이다.
도 14는 광가이드층의 In 조성과 자연 방출광의 강도의 관계를 도시하는 도면이다.
본 발명의 지견은, 예시로서 나타내어진 첨부 도면을 참조하고 이하의 상세한 기술(記述)을 고려함으로써 용이하게 이해할 수 있다. 이어서, 첨부 도면을 참조하면서, 본 발명의 질화물 반도체 발광 소자와 에피택셜 기판, 및 에피택셜 기판과 질화물 반도체 발광 소자를 제작하는 방법에 관한 실시형태를 설명한다. 가능한 경우에는, 동일한 부분에는 동일한 부호를 붙인다. 본 기술에 있어서는, 육방정계 결정의 결정축 a1축, a2축, a3축, c축(c축은 a1축, a2축, a축에 직교함)에 있어서, 각 결정축의 정방향과 역방향을 나타내는 표기에 대해서, 예컨대 [000-1]축은 [0001]축의 역방향이며, 역방향을 나타내기 위해서 숫자(예컨대 「1」) 앞에 마이너스 부호를 붙이는 「-1」을 이용한다.
도 1은 본 실시형태에 따른 질화물 반도체 발광 소자를 개략적으로 도시하는 도면이다. 도 1에는, 결정 좌표계 CR(c축, a축, m축) 및 직교 좌표계 S가 나타내어져 있다. 질화물 반도체 발광 소자(11)는, 지지 기체(13)와, n형 질화갈륨계 반도체층(15)과, 발광층(17)과, p형 질화갈륨계 반도체층(19)을 구비한다. 지지 기체(13)는 육방정계 질화갈륨으로 이루어지고, 또한 주면(13a) 및 이면(13b)을 갖는다. 주면(13a)은, 상기 육방정계 질화갈륨의 c축에 직교하는 평면에 대하여 경사진 반극성을 보인다. 도 1을 참조하면, 대표적인 c면(Sc1)이 나타내어져 있고, c면(Sc1)은 c축 벡터(VC0)에 직교하고 있으며, 벡터(VC0)는 ＜0001>축 및 ＜000-1> 축 중 어느 하나를 향하고 있다. c면(Sc1) 및 c축 벡터(VC0)와 관련지어, 결정 좌표계(CR)가 나타내어져 있다. 이면(13b)도 반극성을 보일 수 있다. n형 질화갈륨계 반도체층(15) 및 발광층(17)이 지지 기체(13) 상에 마련된다. 발광층(17)은 질화갈륨계 반도체로 이루어지고, 이 질화갈륨계 반도체는 예컨대 GaN, InGaN 등으로 이루어진다. 또한, 발광층(17)은 InGaN층을 포함하는 양자우물 구조(23)를 갖는다. 양자우물 구조(23)는 교대로 배열된 우물층(23a) 및 장벽층(23b)을 포함하며, 우물층(23a)은 예컨대 InGaN층 등으로 이루어지고, 장벽층(23b)은 예컨대 GaN, InGaN층 등으로 이루어진다. 발광층(17)은 n형 질화갈륨계 반도체층(15)과 p형 질화갈륨계 반도체층(19)의 사이에 마련되어 있다. 기판(13)의 반극성 주면(13a)의 법선 벡터(VN)는 기준축(Cx)과 이루는 각도(α)에 의해서 규정된다.
발광층(17)은, 예컨대 400 ㎚ 이상 550 ㎚ 이하의 파장 범위의 빛을 발생하도록 마련될 수 있다. c면 미끄럼면에 의한 미스핏 전위(轉位)의 발생은 반극성 면에 기인하는 c면의 경사에 의한다. 상기한 파장 범위에 따르면, 가시광의 파장 범위에 있어서, 사원계 InAlGaN과 GaN의 격자 부정합을 낮게 유지함으로써, 발광 효율의 저하를 피할 수 있다.
n형 질화갈륨계 반도체층(15)은 InX1AlY1Ga1 - X1 -Y1N(0＜X1＜1, 0＜Y1＜1, 0＜X1＋Y1＜1)층(21)을 포함할 수 있다. InX1AlY1Ga1 - X1 - Y1N(이하, 간단히 「InAlGaN」이라고 기재함)층(21)은 지지 기체(13)의 반극성 주면(13a)과 발광층(17) 사이에 형성된다. InAlGaN에는 n형 도펀트가 첨가되어 있으며, n형 도펀트로서는 예컨대 Si, Ge 등을 사용할 수 있다. 지지 기체(13), InAlGaN층(21), 발광층(17) 및 p형 질화갈륨계 반도체층(19)은, 반극성 면(13a)의 법선축(Ax)을 따라서 순차 배열되어 있고, 법선축(Ax)은 직교 좌표계 S의 Z축 방향으로 연장된다. InAlGaN층(21)의 두께(D21)는 양자우물 구조(23)의 두께(D23)보다도 두껍다. InAlGaN층(21)의 밴드갭 E(InAlGaN)는 육방정계 질화갈륨의 밴드갭 E(GaN) 이상이며, 또한 밴드갭 E(InAlGaN)는 밴드갭 E(GaN)보다도 클 수 있다. InAlGaN층(21)의 c면(Sc2)은 법선축(Ax)에 대하여 경사져 있다.
이 질화물 반도체 발광 소자(11)에서는, 발광층(17)의 InGaN층과 지지 기체(13)의 사이에 InAlGaN층(21)이 마련되어 있다. InAlGaN층(21)의 밴드갭 E(InAlGaN)가 질화갈륨의 밴드갭 E(GaN) 이상이기 때문에, 발광층(17)에 캐리어와 빛을 가두는 효과가 제공된다. InAlGaN층(21)의 c면(Sc2)이 법선축(Ax)에 대하여 경사져 있지만, 사원계 InAlGaN층의 Ⅲ족 조성에 기초한 격자 상수의 조정에 의해, c면을 주로 하는 미끄럼면에 의한 미스핏 전위의 밀도가 AlGaN에 비해서 저감된다.
또한, InAlGaN층(21)이 양자우물 구조(23)보다도 두껍기 때문에, InAlGaN층(21)과 동등한 밴드갭을 갖는 AlGaN이라면 미스핏 전위가 발생하기 쉽다. 두께(D21)는 예컨대 300 ㎚ 이상일 수 있다. 또한, 두께(D21)는 3 ㎛ 이하일 수 있다. 질화물 반도체 발광 소자(11)가 반도체 레이저를 포함할 때, InAlGaN층(21)은 n형 클래드층의 적어도 일부를 구성할 수 있다. 이 두께 범위에 따르면, 광구속에 유용한 클래드층을 구성할 수 있다.
InAlGaN층(21)은 지지 기체(13)와 제1 접합(J1)을 이룬다. InAlGaN층(21)은 발광층(17)과 제2 접합(J2)을 이룬다. 제1 접합(J1)에 있어서의 미스핏 전위 밀도는 1×105 cm-1 미만일 수 있다. 2개의 접합(J1, J2)을 포함하는 구조에 따르면, 미스핏 전위 밀도를 작게 할 수 있다.
반극성 주면(13a)의 법선축(Ax)과 c축 벡터(VC0)가 이루는 경사각(α)은, 10도 이상 80도 이하의 범위 또는 100도 이상 170도 이하의 범위에 있을 수 있다. 이들 각도 범위에서는, 반극성 면 상의 AlGaN은, c면 GaN 기판 상의 왜곡 AlGaN의 거동과 다르다. 반극성 면 상의 AlGaN의 c면은 하지(下地) 반도체층의 표면에 대하여 경사져 있으며, 경사진 c면이 하지 반도체층의 표면에 도달하고 있다. 이 때문에, 반극성 면 상의 AlGaN에는, c면을 주로 하는 미끄럼면에 의한 미스핏 전위가 도입되어, 반극성 면 상의 AlGaN은 격자 완화를 일으킨다. 그러므로, 이들 각도 범위의 GaN계 반도체 하지(下地)에의 에피택셜 성장에서는, 내포 왜곡을 저감 가능한 사원계 InAlGaN이 이용 가능하다. 예컨대, 사원계 InAlGaN은, 이 InAlGaN과 동일한 밴드갭의 AlGaN의 격자 상수 d(AlGaN)보다도 GaN의 격자 상수 d(GaN)에 가까운 격자 상수 d(InAlGaN)를 제공할 수 있다. 또한, 사원계 InAlGaN은, 이 InAlGaN과 동일한 굴절률의 AlGaN의 격자 상수 d(AlGaN)보다도 GaN의 격자 상수 d(GaN)에 가까운 격자 상수 d(InAlGaN)를 제공할 수 있다.
구체적으로는, 격자 벡터 LVC0는, 지지 기체(13)의 GaN에 있어서의 c축 방향과 이 c축 방향의 격자 상수 d0의 크기를 나타내고, 격자 벡터 LVC1은 InAlGaN층(21)을 위한 반도체 재료(무왜곡)의 c축 방향과 이 c축 방향의 격자 상수 d1의 크기를 나타낸다. 이 격자 벡터 LVC0는 법선축(Ax)의 세로 성분 VOL과 이 세로 성분에 직교하는 가로 성분 VOT로 이루어지고, 격자 벡터 LVC1은 법선축(Ax)의 세로 성분 V1L과 이 세로 성분에 직교하는 가로 성분 V1T로 이루어진다. 이들 벡터를 다음과 같이 (세로 성분, 가로 성분)으로 표기한다:
LVC0=(V0L, VOT)
LVC1=(V1L, V1T).
이 표기에 있어서, 가로 방향에 관한 격자 부정합도 F21은
F21=(V1T-V0T)/V0T
로서 정의된다. InAlGaN층(21)에 있어서의 격자 부정합도 F21은 -0.15% 이상일 수 있다. 또한 격자 부정합도 F21은 0.2% 이하일 수 있다. 이 범위의 격자 부정합도 F21을 제공하는 InAlGaN층(21)에 따르면, 이 조성의 InAlGaN의 격자 상수가 GaN에 가깝기 때문에, InAlGaN층(21)과 하지층의 계면에 있어서의 미스핏 전위 밀도를 저감할 수 있다. 사원계 InAlGaN과 GaN의 격자 부정합을 낮게 유지함으로써 미스핏 전위의 도입이 저감된다.
InAlGaN은 GaN, InN 및 AlN의 혼정이다. GaN, InN 및 AlN의 각각에 있어서, a축의 격자 상수와 c축의 격자 상수의 비율은 동일하지 않다. 이 때문에, GaN으로 이루어지는 반극성의 주면 상에 InAlGaN을 성장시킬 때, GaN과 InAlGaN과의 계면에 있어서, 직교하는 2방향에 관한 격자 정합을 동시에 실현할 수는 없다. 도 2는, GaN과 이 GaN 상에 에피택셜 성장되어야 하는 InAlGaN에 있어서 c축의 경사 방향에 관한 격자 상수의 관계를 도시하는 도면이다. 도 2의 (a)에 도시된 InAlGaN은 무왜곡의 상태에 있으며, 그러므로 InAlGaN의 c축, a축 및 m축의 격자 상수는, 상기 InAlGaN의 In 조성 및 Al 조성에 의해 규정되는 InAlGaN 고유의 것이다. 도 2의 (a)를 참조하면, GaN의 c축 벡터(VC1)가 나타내어져 있고, 벡터(VC1)가 나타내는 것과 같이 GaN의 c축은 m축의 방향으로 경사져 있다. 이 경사 방향으로, GaN의 c면이 GaN 주면에 대하여 경사져 있다. 도 2의 (b)에 도시된 바와 같이, 이 GaN 상에 직접적으로, 혹은 GaN의 격자 상수에 맞춰 왜곡된 반도체 상에 InAlGaN을 에피택셜 성장시켰을 때, c축의 경사 방향에 관해서, 이 GaN과 InAlGaN의 격자 부정합은, 이미 설명된 격자 부정합도 F21「(V1T-V0T)/V0T」를 이용하여,
-0.15%≤F21≤0.2%
일 수 있다. 이 범위의 격자 부정합도 F21을 제공하는 InAlGaN층(21)에 따르면, 이 조성의 InAlGaN의 격자 상수가 GaN의 격자 상수에 가깝고, 사원계 InAlGaN과 GaN의 격자 부정합을 낮게 유지함으로써 미스핏 전위의 도입이 저감된다. 격자 부정합을 상기한 범위로 설정하여 c축을 투영한 축을 격자 정합시킬 때, InAlGaN은 c축의 경사 방향에 수직인 방향에 관한 격자 상수는 GaN의 격자 상수(경사 방향에 수직인 방향에 관한 격자 상수)보다 커진다.
GaN의 c축이 a축 방향으로 경사질 때에, 동일한 격자 부정합도를 규정할 수 있으며, 이때에도, 격자 부정합도 F21「(V1T-V0T)/V0T」를 이용하여,
-0.15%≤F21≤0.2%
일 수 있다.
반극성 주면의 경사 방향이 GaN의 c축으로부터 m축의 방향일 때, a축 방향에 관한 격자 부정합도를 규정할 수 있다. GaN에 있어서의 a축 방향과 이 a축 방향의 격자 상수 d0N의 크기는 격자 벡터 LVN0에 의해서 나타내어진다. 이 격자 벡터 LVN0는 법선축(Ax) 방향의 세로 성분 V0NL과 세로 성분에 직교하는 가로 성분 V0NT로 이루어진다. InAlGaN(즉, InX1AlY1Ga1 - X1 - Y1N)층을 위한 반도체 재료의 a축 방향과 이 a축 방향의 격자 상수 d1N의 크기는 격자 벡터 LVN1에 의해서 나타내어진다. 격자 벡터 LVN1은 법선축(Ax) 방향의 세로 성분 V1NL과 세로 성분에 직교하는 가로 성분 V1NT로 이루어진다. 이들 벡터를 다음과 같이 (세로 성분, 가로 성분)으로 표기한다:
LVN0=(V0NL, V0NT)
LVN1=(V1NL, V1NT).
이 표기에 있어서, 가로 방향에 관한 격자 부정합도 F21N은
F21N=(V1NT-V0NT)/V0NT
로서 정의된다.
도 3의 (a)를 참조하면, GaN의 c축 벡터(VC1)가 나타내어져 있고, 벡터(VC1)가 나타내는 것과 같이 GaN의 c축은 m축 방향으로 경사져 있다. 이 경사 방향으로, GaN의 c면이 GaN 주면에 대하여 경사져 있다. 도 3의 (b)에 도시된 바와 같이, 이 GaN 상에 InAlGaN을 에피택셜 성장시켰을 때, a축 방향에 관해서, 이 GaN과 InAlGaN의 격자 부정합은, 이미 설명된 격자 부정합도 F21N「(V1NT-V0NT)/V0NT」를 이용하여,
-0.15%≤F21N≤0.2%
일 수 있다. 이 범위의 격자 부정합도 F21N을 제공하는 InAlGaN층(21)에 따르면, 이 조성의 InAlGaN의 격자 상수가 GaN의 격자 상수에 가까워, InX1AlY1Ga1 - X1 - Y1N층과 하지층의 계면에 있어서의 미스핏 전위 밀도를 저감할 수 있다. 사원계 InAlGaN과 GaN의 격자 부정합을 낮게 유지하는 범위에 있어서 미스핏 전위의 도입이 저감된다.
발명자들의 지견에 따르면, 반극성 주면의 경사 방향에 수직인 방향의 격자 완화는 일어나기 어렵다. 그러나, 수직 방향의 격자 완화의 발생에 의해, 에피택셜 성장의 InX1AlY1Ga1 - X1 - Y1N층에 관통 전위(轉位)가 발생한다. 이 전위 발생은, 소자 특성에 나쁜 영향을 준다. 또한, 비교적 Al 조성이 높은 InAlGaN에서는, 반극성 주면의 경사 방향에 평행한 격자 정합 조건과 오프 수직의 격자 정합 조건이, 도면에 도시된 바와 같이 다르다. 그러므로, InAlGaN의 Al 조성이 높을 때, 여기서의 조건인 편이 바람직하다.
GaN의 c축은 a축 방향으로 경사질 때에, 동일한 격자 부정합도를 규정할 수 있으며, 이때에도, 격자 부정합도 F21N「(V1NT-V0NT)/V0NT」를 이용하여,
-0.15%≤F21N≤0.2%
일 수 있다. 격자 부정합을 상기한 범위로 설정하여, c축의 경사 방향에 수직인 방향에 관한 격자 상수(예컨대 a축의 격자 상수)를 격자 정합시킬 때, InAlGaN은 c축의 경사 방향에 관한 격자 상수는 GaN의 격자 상수(c축의 경사 방향에 관한 격자 상수)보다 작아진다.
c축의 경사 방향은 m축에 관한 근소한 오프각이 실질적으로 제로이며, c축의 경사 방향이 m축의 방향으로 경사질 때, 경사 방향에 직교하는 격자 부정합도 F21N은, c축과 법선축 모두에 직교하는 방향에 관한 가로 방향 성분을 이용하여 규정할 수 있다.
GaN, InN 및 AlN 각각에 있어서, a축의 격자 상수와 c축의 격자 상수의 비율은 동일하지 않기 때문에, InAlGaN은, GaN 또는 GaN의 격자 상수에 맞춰 왜곡된 반도체와 InAlGaN의 계면에 있어서, 직교하는 2방향에 관한 격자 정합을 동시에 실현할 수는 없다. 그러나, 발명자들의 지견에 따르면, 직교하는 2방향에 관하여 실현 가능한 격자 부정합도의 범위가 있다.
도 4에 도시된 바와 같이, 이 GaN(혹은 GaN의 격자 상수에 맞춰 왜곡된 반도체) 상에 InAlGaN을 에피택셜 성장시켰을 때, c축의 경사 방향에 관해서, 이 GaN과 InAlGaN의 격자 부정합은, 이미 설명된 격자 부정합도 F21「(V1T-V0T)/V0T」를 이용하여,
-0.15%≤F21≤0%
일 수 있다. 또한, a축의 경사 방향에 관해서, 이 GaN과 InAlGaN의 격자 부정합은, 이미 설명된 격자 부정합도 F21N「(V1NT-V0NT)/V0NT」를 이용하여,
0%≤F21N≤0.2%
일 수 있다. 단, F21 및 F21N은 동시에 제로는 아니다. 격자 부정합도 F21, F21N의 관계는 이하의 것을 나타내고 있다: c축의 경사 방향에 관한 InAlGaN의 격자 상수는 같은 방향에 관한 GaN의 격자 상수보다 작다; c축의 경사 방향에 수직인 방향에 관한 InAlGaN의 격자 상수는 같은 방향에 관한 GaN의 격자 상수보다도 크다.
InX1AlY1Ga1 - X1 - Y1N층(21)의 In 조성 X1은 0.01 이상일 수 있다. 이 In 조성 X1은 0.06 이하일 수 있다. 이 조성 범위에 따르면, InAlGaN의 격자 상수를 GaN에 가깝게 할 수 있고, 이 In 조성의 범위는, 클래드층을 위한 밴드갭을 InAlGaN에 제공하기에 유용하다.
또한, InX1AlY1Ga1 - X1 - Y1N층의 Al 조성 Y1은 0.05 이상일 수 있다. 이 Al 조성 Y1은 0.30 이하일 수 있다. 이 Al 조성의 범위는, InAlGaN에 클래드층을 위한 밴드갭을 제공하기에 유용하다.
또한, InAlGaN층(21)의 밴드갭 에너지 E21은 3.51 eV(1 eV는 1.602×1019 J로 환산됨) 이상일 수 있다. 이 밴드갭 에너지 E21은 3.63 eV 이하일 수 있다. 이 밴드갭 에너지 범위에 따르면, 사원계 InAlGaN의 격자 상수를 GaN에 가깝게 하고, 클래드를 위한 굴절률을 InAlGaN층(21)에 제공할 수 있다.
발광층(17)은 활성층(31) 및 광가이드층(37, 39)을 포함할 수 있다. 광가이드층(37)은 전자 블록층(21)과 활성층(31)의 사이에 마련된다. 광가이드층(39)은 InAlGaN층(27)과 활성층(31)의 사이에 마련된다. 이 발광층(17)의 구조는 반도체 레이저를 위해서 유용하다. 광가이드층(37, 39)은 예컨대 언도프 InGaN, GaN 등으로 이루어질 수 있다.
광가이드층(37, 39)은 InGaN층을 포함할 수 있다. 클래드층이 AlGaN으로 이루어지는 소자에서는, InGaN 가이드층의 In 조성을 크게 하면, 발광 효율이 대폭 저하된다. 그 이유는, 클래드층과 가이드층의 격자 부정합이 크기 때문이라고 고려된다. 광가이드층이 고 In 조성의 재료로 이루어질 때, InAlGaN으로 이루어지는 클래드층을 이용함으로써, 발광 효율을 유지할 수 있게 된다. 또한, 광가이드층(37)의 InGaN층의 In 조성이 0.02 이상 0.06 이하일 수 있다. 또한, 광가이드층(39)의 InGaN층의 In 조성이 0.02 이상 0.06 이하일 수 있다. 고 In 조성의 광가이드층을 이용함으로써, 광가이드층의 굴절률을 높일 수 있고, 이에 따라 광구속이 향상된다.
광가이드층(37)의 InGaN층과 지지 기체(13)의 사이에 있는 반도체층과 광가이드층(37)의 InGaN층과의 계면에 있어서의 미스핏 전위 밀도는 1×105 cm-1 이하일 수 있다. n측 클래드층이 AlGaN으로 이루어지는 소자에서는, 광구속의 향상을 도모하기 위해서 광가이드층(37)의 In 조성을 높일 때, 상기한 범위를 넘는 전위가 도입되어, 그 결과 발광 효율이 저하된다.
광가이드층(39)의 InGaN층과 지지 기체(13)의 사이에 있는 반도체층과 광가이드층(37)의 InGaN층과의 계면에 있어서의 미스핏 전위 밀도는 5×103 cm-1 이상일 수 있다. 광가이드층(39)을 약간 완화시켜 우물층의 왜곡을 저감할 때, 녹색의 발광을 가능하게 하는 In 조성이 높은 우물층이라면, 우물층과 장벽층과의 계면에서 결함이 생기는 것을 막을 수 있다.
p형 질화갈륨계 반도체층(19)은, 예컨대 전자 블록층(27) 및 p형 질화갈륨계 반도체층(29)을 포함할 수 있다. 이들 반도체층(27, 29) 각각에 있어서의 c면은, InAlGaN층(21)과 마찬가지로, 법선축(Ax)에 대하여 경사져 있다. 전자 블록층(27)은 예컨대 AlGaN, InAlGaN 등으로 이루어질 수 있다. p형 질화갈륨계 반도체층(29)은 예컨대 AlGaN, InAlGaN, GaN 등으로 이루어질 수 있다. 또한, p형 질화갈륨계 반도체층(29)은, p형 질화갈륨계 반도체 클래드층(33) 및 p형 질화갈륨계 반도체 컨택트층(35)을 포함할 수 있다. p형 질화갈륨계 반도체 클래드층(33)은 예컨대 AlGaN, InAlGaN 등으로 이루어질 수 있다. p형 질화갈륨계 반도체 컨택트층(35)은 예컨대 AlGaN, InAlGaN, GaN 등으로 이루어질 수 있다. 또한, 전자 블록층(27)과 p형 질화갈륨계 반도체 클래드층(33)의 사이에, 광가이드층을 더 포함하더라도 좋다.
전자 블록층(27)이 사원계 InX2AlY2Ga1 - X2 -Y2N(0＜X2＜1, 0＜Y2＜1, 0＜X2＋Y2＜1)로 이루어질 때, 이 InX2AlY2Ga1 - X2 - Y2N층(이하, 「InAlGaN층」이라고 기재함)(27)의 대표적인 c면(Sc3)은 c면(Sc1)과 마찬가지로 법선축(Ax)에 대하여 경사져 있다. InAlGaN층(27)과 발광층(17)과의 접합(J3)에 있어서, 미스핏 전위가 저감된다.
반극성 면 상의 AlGaN에는, c면을 주로 하는 미끄럼면에 의한 미스핏 전위가 도입되어, 반극성 면 상의 AlGaN은 격자 완화를 일으킨다. 이 때문에, 이러한 각도 범위의 반극성 주면을 갖는 발광층의 하지에의 에피택셜 성장에서는, 내포 왜곡을 저감 가능한 사원계 InAlGaN을 이용할 수 있다. 예컨대, 사원계 InAlGaN은, 이 InAlGaN과 동일한 밴드갭의 AlGaN의 격자 상수 d(AlGaN)보다도 GaN의 격자 상수 d(GaN)에 가까운 격자 상수 d(InAlGaN)를 제공할 수 있다. 또한, 사원계 InAlGaN은, 이 InAlGaN과 동일한 굴절률의 AlGaN의 격자 상수 d(AlGaN)보다도 GaN의 격자 상수 d(GaN)에 가까운 격자 상수 d(InAlGaN)를 제공할 수 있다.
구체적으로는, 격자 벡터 LVC2는, InAlGaN층(27)을 위한 반도체 재료(무왜곡)의 c축 방향과 이 c축 방향의 격자 상수 d2의 크기를 나타낸다. 이 격자 벡터 LVC2는 법선축(Ax) 방향의 세로 성분 V2L과 이 세로 성분에 직교하는 가로 성분 V2T로 이루어진다. 이 벡터를 다음과 같이 (세로 성분, 가로 성분) 표기한다:
LVC2=(V2L, V2T).
이 표기에 있어서, c축 가로 방향에 관한 격자 부정합도 F27은
F27=(V2T-V0T)/V0T
로서 정의된다. 여기서, LVC0=(V0L, VOT)이다. InAlGaN층(27)에 있어서의 격자 부정합도 F27은 -0.5% 이상일 수 있다. 또한, 격자 부정합도 F27은 0.2% 이하일 수 있다. 이 범위의 격자 부정합도 F27을 제공하는 InAlGaN층(27)에 따르면, 이 조성의 InAlGaN의 격자 상수가 GaN에 가깝기 때문에, InAlGaN층(27)과 하지의 발광층(17)과의 계면에 있어서의 미스핏 전위 밀도를 저감할 수 있다. 사원계 InAlGaN과 GaN의 격자 부정합을 낮게 유지함으로써 미스핏 전위의 도입이 저감된다.
GaN의 c축이 m축의 방향으로 경사져 있을 때, 이 경사 방향으로, GaN의 c면이 GaN 주면에 대하여 경사져 있다. 이 GaN 상에 직접적으로, 혹은 GaN의 격자 상수에 맞춰 왜곡된 반도체 상에 InAlGaN을 에피택셜 성장시켰을 때, c축의 경사 방향에 관해서, 이 GaN과 InAlGaN의 격자 부정합은, 이미 설명된 격자 부정합도 F27「F27=(V2T-V0T)/V0T」를 이용하여,
-0.5%≤F27≤0.2%
일 수 있다. 이 범위의 격자 부정합도 F27을 제공하는 InAlGaN층(27)에 따르면, 이 조성의 InAlGaN의 격자 상수가 GaN의 격자 상수에 가깝고, 사원계 InAlGaN과 GaN의 격자 부정합을 낮게 유지함으로써 미스핏 전위의 도입이 저감된다. 격자 부정합을 상기한 범위로 설정하여 c축을 투영한 축을 격자 정합시킬 때, InAlGaN은 c축의 경사 방향에 수직인 방향에 관한 격자 상수가 GaN의 격자 상수(경사 방향에 수직인 방향에 관한 격자 상수)보다 커진다.
GaN의 c축은 a축 방향으로 경사질 때에, 동일한 격자 부정합도를 규정할 수 있으며, 이 때에도, 격자 부정합도 F27「(V2T-V0T)/V0T」를 이용하여,
-0.5%≤F27≤0.2%
일 수 있다.
반극성 주면의 경사 방향이 GaN의 c축으로부터 m축의 방향일 때, a축 방향에 관한 격자 부정합도를 규정할 수 있다. GaN에 있어서의 a축 방향과 이 a축 방향의 격자 상수 d0N의 크기는 격자 벡터 LVN0에 의해서 나타내어진다. 이 격자 벡터 LVN0는 법선축(Ax) 방향의 세로 성분 V0NL과 세로 성분에 직교하는 가로 성분 V0NT로 이루어진다. InAlGaN층[즉, InX2AlY2Ga1 - X2 - Y2N층(27)]을 위한 반도체 재료의 a축 방향과 이 a축 방향의 격자 상수 d2N의 크기는 격자 벡터 LVN2에 의해서 나타내어진다. 격자 벡터 LVN2는 법선축(Ax) 방향의 세로 성분 V2NL과 세로 성분에 직교하는 가로 성분 V2NT로 이루어진다. 이들 벡터를 다음과 같이 (세로 성분, 가로 성분)으로 표기한다:
LVN0=(V0NL, V0NT)
LVN2=(V2NL, V2NT).
이 표기에 있어서, 가로 방향에 관한 격자 부정합도 F27N은
F27N=(V2NT-V0NT)/V0NT
로서 정의된다.
GaN 상에 InAlGaN을 에피택셜 성장시켰을 때, a축 방향에 관해서, 이 GaN과 InAlGaN의 격자 부정합은, 이미 설명된 격자 부정합도 F27N「(V2NT-V0NT)/V0NT」를 이용하여, -0.5%≤F27N≤0.2%일 수 있다. 이 범위의 격자 부정합도 F27N을 제공하는 InAlGaN층(27)에 따르면, 이 조성의 InAlGaN의 격자 상수가 GaN의 격자 상수에 가깝고, InX2AlY2Ga1 - X2 - Y2N층(27)과 하지층의 계면에 있어서의 미스핏 전위 밀도를 저감할 수 있다. 사원계 InAlGaN과 GaN의 격자 부정합을 낮게 유지하는 범위에 있어서 미스핏 전위의 도입이 저감된다.
발명자들의 지견에 따르면, 반극성 주면의 경사 방향에 수직인 방향의 격자 완화는 발생하기 어렵다. 그러나, 이 수직 방향의 격자 완화에 의해, 에피택셜 성장의 InX2AlY2Ga1 - X2 - Y2N층(27)에 관통 전위가 발생한다. 이 전위 발생은 소자 특성에 나쁜 영향을 준다. 또한, 비교적 Al 조성이 높은 InAlGaN에서는, 반극성 주면의 경사 방향에 평행한 격자 정합 조건과 오프 수직의 격자 정합 조건이 다르기 때문에, InAlGaN의 Al 조성이 높을 때, 여기서의 조건인 편이 바람직하다. InX2AlY2Ga1 - X2 - Y2N층(27)은 전자 블록층이기 때문에, 이 전자 블록층은, 비교적 Al 조성이 높은 InAlGaN으로 이루어진다. 반극성 주면의 경사 방향에 수직인 방향의 격자 부정합도의 규정을 만족하는 것이 양호한 소자 특성을 제공하는 데에 있어서 좋다.
GaN의 c축은 a축 방향으로 경사질 때에, 동일한 격자 부정합도를 규정할 수 있으며, 이 때에도, 격자 부정합도 F27N「(V2NT-V0NT)/V0NT」를 이용하여,
-0.5%≤F27N≤0.2%
일 수 있다. 격자 부정합을 상기한 범위로 설정하여, c축의 경사 방향에 수직인 방향에 관한 격자 상수(예컨대 a축의 격자 상수)를 격자 정합시킬 때, InAlGaN은 c축의 경사 방향에 관한 격자 상수가 GaN의 격자 상수(c축의 경사 방향에 관한 격자 상수)보다 작아진다.
c축의 경사 방향이 m축에 관한 근소한 오프각이 없고, c축의 경사 방향이 m축의 방향으로 경사질 때, 경사 방향에 직교하는 격자 부정합도 F27N은 c축과 법선축 모두에 직교하는 방향에 관한 가로 방향 성분을 이용하여 규정할 수 있다.
도 5는 InAlGaN(In 조성=0.02, 0.05)에 있어서의 Al 조성과 c축 및 a축 방향에 관한 격자 부정합도와의 관계를 도시하는 도면이다. 도 5의 (a)를 참조하면, In 조성이 비교적 낮은 InAlGaN에 있어서의 c축 및 a축 방향에 관한 격자 부정합도를 나타내고 있다. In 조성이 낮은 경우, 격자 정합시키는 데 필요한 Al 조성이 낮다. 이 때, a축, c축 중 어느 쪽에 격자 정합시키더라도, 다른 쪽의 격자 부정합도는 작다. 도 5의 (b)를 참조하면, In 조성이 비교적 높은 InAlGaN에 있어서의 c축 및 a축 방향에 관한 격자 부정합도를 나타내고 있다. In 조성이 높은 경우, 격자 정합시키는 데 필요한 Al 조성이 높다. 이 경우, 한 쪽에 격자 정합시키면 다른 쪽의 격자 부정합도가 매우 커진다. a축 방향으로 완화되면 에피택셜막을 관통하는 결함이 발생할 가능성이 있기 때문에, a축의 격자 부정합도를 작게 하는 것이 좋다.
InX2AlY2Ga1 - X2 - Y2N층(27)의 In 조성 X2는 0.01 이상일 수 있다. 이 In 조성 X2는 0.06 이하일 수 있다. 이 조성 범위에 따르면, InAlGaN의 격자 상수를 GaN에 가깝게 할 수 있고, 이 In 조성의 범위는, InAlGaN에 전자 블록층을 위한 밴드갭을 제공하는 Al 조성을 크게 하지 않기 때문에 유용하다.
InX2AlY2Ga1 - X2 - Y2N층(27)의 Al 조성 Y2는 0.05 이상일 수 있다. 이 Al 조성 Y2는 0.30 이하일 수 있다. 이 Al 조성의 범위는, InAlGaN에 전자 블록층을 위한 밴드갭을 제공하기에 유용하다.
p형 질화갈륨계 반도체 클래드층(33)은 InX2AlY2Ga1 - X2 - Y2N층(27)과 접합(J4)을 이룬다. p형 질화갈륨계 반도체 클래드층(33)은 InX3AlY3Ga1 - X3 -Y3N(0＜X3＜1, 0＜Y3＜1, 0＜X3＋Y3＜1)층을 포함하며, InX3AlY3Ga1 - X3 - Y3N층은 p형 질화갈륨계 반도체 클래드층(33)의 적어도 일부를 구성한다. 이어지는 설명에서는, p형 질화갈륨계 반도체 클래드층(33)은 InX3AlY3Ga1 - X3 - Y3N층(33)(이하 「InAlGaN층(33)」이라고 기재함)으로 이루어진다. 이 InAlGaN층(33)의 두께는 300 ㎚ 이상일 수 있다. 또한, 이 InAlGaN층(33)의 두께는 1500 ㎚ 이하일 수 있다. InAlGaN층(21)에 추가하여 InAlGaN층(33)을 이용할 때, 발광층(17)을 사이에 두도록 마련된 p형 반도체층(19) 및 n형 반도체층(15)에 있어서 미스핏 전위가 저감된다.
반극성 면 상의 AlGaN에는, c면을 주로 하는 미끄럼면에 의한 미스핏 전위가 도입되어, 반극성 면 상의 AlGaN은 격자 완화를 야기한다. 이 때문에, 반극성 주면을 갖는 발광층의 하지에의 에피택셜 성장에서는, 내포 왜곡을 저감 가능한 사원계 InAlGaN을 이용할 수 있다. 예컨대, 사원계 InAlGaN은, 이 InAlGaN과 동일한 밴드갭의 AlGaN의 격자 상수 d(AlGaN)보다도 GaN의 격자 상수 d(GaN)에 가까운 격자 상수 d(InAlGaN)를 제공할 수 있다. 또한, 사원계 InAlGaN은, 이 InAlGaN과 동일한 굴절률의 AlGaN의 격자 상수 d(AlGaN)보다도 GaN의 격자 상수 d(GaN)에 가까운 격자 상수 d(InAlGaN)를 제공할 수 있다.
구체적으로는, 격자 벡터 LVC3는, InAlGaN층(33)을 위한 반도체 재료(무왜곡)의 c축 방향과 이 c축 방향의 격자 상수 d3의 크기를 나타낸다. 이 격자 벡터 LVC3는 법선축(Ax)의 세로 성분 V3L과 이 세로 성분에 직교하는 가로 성분 V3T로 이루어진다. 이 벡터를 다음과 같이 (세로 성분, 가로 성분) 표기한다:
LVC3=(V3L, V3T).
이 표기에 있어서, c축 가로 방향에 관한 격자 부정합도 F33은
F33=(V3T-V0T)/V0T
로서 정의된다. 격자 벡터 LVC0=(V0L, VOT)이다. InAlGaN층(33)에 있어서의 격자 부정합도 F33은 -0.15% 이상일 수 있다. 또한, 격자 부정합도 F33은 0.2% 이하일 수 있다. 이 범위의 격자 부정합도 F33을 제공하는 InAlGaN층(33)에 따르면, 이 조성의 InAlGaN의 격자 상수가 GaN에 가깝기 때문에, InAlGaN층(33)과 하지의 전자 블록층(27)과의 계면에 있어서의 미스핏 전위 밀도를 저감할 수 있다. 사원계 InAlGaN과 지지 기체(13)의 GaN의 격자 부정합을 낮게 유지함으로써 미스핏 전위의 도입이 저감된다.
도 2, 도 3 및 도 4를 참조하면서, InAlGaN층(33)의 왜곡에 관해서 설명한다. 도 2의 (a)를 참조하면, GaN의 c축 벡터(VC1)가 나타내어져 있고, 벡터(VC1)가 나타내는 것과 같이 GaN의 c축은 m축의 방향으로 경사져 있다. 이 경사 방향으로, GaN의 c면이 GaN 주면에 대하여 경사져 있다. 도 2의 (b)에 도시된 바와 같이, 이 GaN 상에 직접적으로, 혹은 GaN의 격자 상수에 맞춰 왜곡된 반도체 상에 InAlGaN을 에피택셜 성장시켰을 때, c축의 경사 방향에 관해서, 이 GaN과 InAlGaN의 격자 부정합은, 이미 설명된 격자 부정합도 F33「(V3T-V0T)/V0T」를 이용하여,
-0.15%≤F33≤0.2%
일 수 있다. 이 범위의 격자 부정합도 F33을 제공하는 InAlGaN층(33)에 따르면, 이 조성의 InAlGaN의 격자 상수가 GaN의 격자 상수에 가깝고, 사원계 InAlGaN과 GaN의 격자 부정합을 낮게 유지함으로써 미스핏 전위의 도입이 저감된다. 격자 부정합을 상기한 범위로 설정하여 c축을 투영한 축을 격자 정합시킬 때, InAlGaN은 c축의 경사 방향에 수직인 방향에 관한 격자 상수가 GaN의 격자 상수(경사 방향에 수직인 방향에 관한 격자 상수)보다 커진다.
GaN의 c축이 a축 방향으로 경사질 때에, 동일한 격자 부정합도를 규정할 수 있으며, 이 때에도, 격자 부정합도 F33「(V3T-V0T)/V0T」를 이용하여,
-0.15%≤F33≤0.2%
일 수 있다.
반극성 주면의 경사 방향이 GaN의 c축으로부터 m축의 방향일 때, a축 방향에 관한 격자 부정합도를 규정할 수 있다. 이미 설명한 바와 같이, GaN에 있어서의 a축 방향과 이 a축 방향의 격자 상수 d0N의 크기는 격자 벡터 LVN0에 의해서 나타내어진다. 이 격자 벡터 LVN0는 법선축(Ax) 방향의 세로 성분 V0NL과 세로 성분에 직교하는 가로 성분 V0NT로 이루어진다. InAlGaN(즉, InX3AlY3Ga1 - X3 - Y3N)층을 위한 반도체 재료의 a축 방향과 이 a축 방향의 격자 상수 d3N의 크기는 격자 벡터 LVN3에 의해서 나타내어진다. 격자 벡터 LVN3는 법선축(Ax) 방향의 세로 성분 V3NL과 세로 성분에 직교하는 가로 성분 V3NT로 이루어진다. 이들 벡터를 다음과 같이 (세로 성분, 가로 성분)으로 표기한다:
LVN0=(V0NL, V0NT)
LVN3=(V3NL, V3NT).
이 표기에 있어서, 가로 방향에 관한 격자 부정합도 F33N은
F33N=(V3NT-V0NT)/V0NT
로서 정의된다.
도 3의 (a)를 참조하면, GaN의 c축 벡터(VC1)가 나타내어져 있고, 벡터(VC1)가 나타내는 것과 같이 GaN의 c축은 m축의 방향으로 경사져 있다. 이 경사 방향으로, GaN의 c면이 GaN 주면에 대하여 경사져 있다. 도 3의 (b)에 도시된 바와 같이, 이 GaN 상에 InAlGaN을 에피택셜 성장시켰을 때, a축 방향에 관해서, 이 GaN과 InAlGaN의 격자 부정합은, 이미 설명된 격자 부정합도 F33N「(V3NT-V0NT)/V0NT」를 이용하여,
-0.15%≤F33N≤0.2%
일 수 있다. 이 범위의 격자 부정합도 F33N을 제공하는 InAlGaN층(33)에 따르면, 이 조성의 InAlGaN의 격자 상수가 GaN의 격자 상수에 가깝고, InX3AlY3Ga1 - X3 - Y3N층과 하지층의 계면에 있어서의 미스핏 전위 밀도를 저감할 수 있다. 사원계 InAlGaN과 GaN의 격자 부정합을 낮게 유지하는 범위에 있어서 미스핏 전위의 도입이 저감된다.
발명자들의 지견에 따르면, 반극성 주면의 경사 방향에 수직인 방향의 격자 완화는 발생하기 어렵다. 그러나, 수직 방향의 격자 완화의 발생에 의해, 에피택셜 성장의 InX3AlY3Ga1 - X3 - Y3N층에 관통 전위가 발생한다. 이 전위 발생은 소자 특성에 나쁜 영향을 준다. 또한, 반극성 주면의 경사 방향에 평행한 격자 정합 조건과 오프 수직의 격자 정합 조건이, 비교적 Al 조성이 높은 InAlGaN에서는, 도면에 도시된 바와 같이 다르다. 이 때문에, InAlGaN의 Al 조성이 높을 때, 여기서의 조건인 편이 바람직하다.
GaN의 c축은 a축 방향으로 경사질 때에, 동일한 격자 부정합도를 규정할 수 있으며, 이 때에도, 격자 부정합도 F33N「(V3NT-V0NT)/V0NT」를 이용하여,
-0.15%≤F33N≤0.2%
일 수 있다. 격자 부정합을 상기한 범위로 설정하여, c축의 경사 방향에 수직인 방향에 관한 격자 상수(예컨대 a축의 격자 상수)를 격자 정합시킬 때, InAlGaN은 c축의 경사 방향에 관한 격자 상수가 GaN의 격자 상수(c축의 경사 방향에 관한 격자 상수)보다 작아진다.
c축의 경사 방향이 m축에 관한 근소한 오프각이 실질적으로 제로이며, c축의 경사 방향이 m축의 방향으로 경사질 때, 경사 방향에 직교하는 격자 부정합도 F33N은, c축과 법선축 모두에 직교하는 방향에 관한 가로 방향 성분을 이용하여 규정할 수 있다.
GaN, InN 및 AlN 각각에 있어서, a축의 격자 상수와 c축의 격자 상수의 비율은 동일하지 않기 때문에, InAlGaN은, GaN 또는 GaN의 격자 상수에 맞춰 왜곡된 반도체와 InAlGaN과의 계면에 있어서, 직교하는 2방향에 관한 격자 정합을 동시에 실현할 수는 없다. 그러나, 발명자들의 지견에 따르면, 직교하는 2방향에 관해서 실현할 수 있는 격자 부정합도의 범위가 있다.
도 4에 도시된 바와 같이, 이 GaN(혹은 GaN의 격자 상수에 맞춰 왜곡된 반도체) 상에 InAlGaN을 에피택셜 성장시켰을 때, c축의 경사 방향에 관해서, 이 GaN과 InAlGaN의 격자 부정합은, 이미 설명된 격자 부정합도 F33「(V3T-V0T)/V0T」를 이용하여,
-0.15%≤F33≤0%
일 수 있다. 또한, a축의 경사 방향에 관해서, 이 GaN과 InAlGaN의 격자 부정합은, 이미 설명된 격자 부정합도 F33N「(V3NT-V0NT)/V0NT」를 이용하여,
0%≤F33N≤0.2%
일 수 있다. 단, F33 및 F33N은 동시에 제로가 아니다. 격자 부정합도 F33, F33N의 관계는 이하의 것을 나타내고 있다: c축의 경사 방향에 관한 InAlGaN의 격자 상수는 같은 방향에 관한 GaN의 격자 상수보다 작다; c축의 경사 방향에 수직인 방향에 관한 InAlGaN의 격자 상수는 같은 방향에 관한 GaN의 격자 상수보다도 크다.
p형 클래드층을 위한 InAlGaN층(33)의 In 조성 X3은 0.01 이상일 수 있다. 이 In 조성 X3은 0.06 이하일 수 있다. 이 조성 범위에 따르면, InAlGaN의 격자 상수를 GaN에 가깝게 할 수 있고, 이 In 조성 범위의 InAlGaN은 클래드층을 위한 밴드갭을 제공하기에 유용하다.
p형 클래드층을 위한 InAlGaN층(33)의 Al 조성 Y3은 0.05 이상일 수 있다. 이 Al 조성 Y3은 0.30 이하일 수 있다. 이 Al 조성의 범위의 InAlGaN은 클래드층을 위한 밴드갭을 제공하기에 유용하다.
p형 질화갈륨계 반도체 컨택트층(35)은 InAlGaN층(33)과 접합(J5)을 이룬다. p형 컨택트층(35)은 예컨대 AlGaN, GaN 등으로 이루어질 수 있다.
질화물 반도체 발광 소자(11)는, 컨택트층(35) 상에 마련된 제1 전극(41)(예컨대, 애노드)을 포함할 수 있고, 제1 전극(41)은, 절연체층(43)의 개구(43a)를 통해 컨택트층(35)에 접촉한다. 개구(43a)는, X축 방향으로 뻗고 있는 스트라이프 형상을 이룬다. 절연체층(43)은 컨택트층(35)을 덮는다. 제1 전극(41)으로서는, 예컨대 Ni/Au가 이용된다. 질화물 반도체 발광 소자(11)는, 지지 기체(13)의 이면(13b) 상에 마련된 제2 전극(45)(예컨대, 캐소드)을 포함할 수 있고, 제2 전극(45)은 예컨대 Ti/Al로 이루어진다.
활성층(17)은, 전극(41, 45) 사이에 인가된 외부 전압에 응답하여 빛(L1)을 생성하며, 본 실시예에서는 반도체 발광 소자(11)는 단부면 발광 소자를 포함한다. 이 활성층(17)에 있어서, 피에조 전계가 작다.
반극성 주면(13a)의 경사각은, 63도 이상 80도 이하의 범위 또는 100도 이상117도 이하의 범위에 있을 수 있다. 이들 각도 범위에서는, 발명자들의 지견에 따르면, c면 미끄럼면에 의한 미스핏 전위의 발생이 일어나기 쉽다. 또한, 상기한 각도 범위에 있어서, 피에조 전계의 영향을 저감할 수 있다.
도 6, 도 7, 도 8에 도시되는 공정에 따라서, 유기금속 기상성장법에 의해, 질화물 반도체 발광 소자 및 에피택셜 기판을 GaN 기판 상에 제작한다. 에피택셜 성장을 위한 원료로서, 트리메틸갈륨(TMG), 트리메틸인듐(TMI), 트리메틸알루미늄(TMA), 암모니아(NH3), 실란(SiH4), 비스시클로펜타디에닐마그네슘(Cp2Mg)을 이용했다.
공정 S101에서는, GaN 기판(51)을 준비한다. 도 6의 (a)에 도시된 바와 같이, GaN 기판(51)은 반극성 주면(51a)을 갖고, 이 경사각은 10도 이상 80도 이하의 범위 또는 100도 이상 170도 이하의 범위에 있다. c축의 경사 방향은, m축 및 a축 방향 중 어느 것일 수 있다. 예컨대, 기판 주면이 m축 방향으로 c면에서부터 75도의 각도로 경사질 때, 이 경사면은 (20-21)면으로서 나타내어진다. 기판 주면은 경면 연마되어 있다.
GaN 기판(51) 상에 이하의 조건으로 에피택셜 성장을 한다. 우선, 공정 S102에서는, GaN 기판(51)을 성장로(10) 내에 설치한다. 이 후에, 도 6의 (b)에 도시된 바와 같이, 섭씨 1050도의 온도에 있어서, NH3 및 H2를 포함하는 가스 G0를 성장로(10)에 공급하면서 열처리를 행한다.
이 열처리 후에, 공정 S103에서는, 도 6의 (c)에 도시된 바와 같이, 원료 가스 G1을 성장로(10)에 공급하여, n형 GaN계 반도체 영역(53)이 성장된다. 예컨대, 섭씨 1050도에 있어서, 원료 가스를 성장로(10)에 공급하여 Si 도프 GaN층(55)을 성장시켰다. 이 원료 가스는, 예컨대 TMG, NH3, SiH4를 포함한다. n형 GaN층(55)의 두께는 예컨대 500 ㎚이다. GaN 기판(51) 및 GaN층(55)은, 반도체 발광 소자(11)를 위한 지지 기체를 제공할 수 있다. 계속해서, 예컨대 섭씨 840도에 있어서, 원료 가스를 성장로에 공급하여, Si 도프 InAlGaN층(57)을 성장시킨다. 이 원료 가스는, TMG, TMI, TMA, NH3, SiH4를 포함한다. InAlGaN층(57)의 두께는 예컨대 1.5 마이크로미터이다. 이 InAlGaN층(57)은 반극성 면 상에 성장되기 때문에, InAlGaN층(57)의 c면은, GaN 기판(51)의 주면(51a)의 법선에 대하여 경사져 있다. 그러나, InAlGaN층(57)이, 이 InAlGaN층(57)과 동일한 밴드갭을 갖는 AlGaN의 격자 상수보다 GaN의 격자 상수에 가까운 격자 상수를 제공하는 Ⅲ족 조성을 갖는다. InAlGaN층(57)의 상기 조성에 의해, 미스핏 전위의 도입이 억제되어, 격자 완화의 발생이 억제된다. 가장 바람직한 실시예에서는, InAlGaN층(57)의 격자 상수가 GaN에 격자 정합한다. 그러나, 본 실시예는 이것에 한정되는 것은 아니다.
이어서, 원료 가스 G2를 성장로(10)에 공급하여, InAlGaN층(57) 상에 발광층(59)을 형성한다. 우선, 섭씨 840도의 기판 온도에서 원료 가스를 성장로(10)에 공급하여, 광가이드층(61)을 성장시킨다. 원료 가스는 예컨대 TMG, TMI, NH3을 포함한다. 광가이드층(61)의 c면은 기판 주면에 따라서 경사져 있다. 광가이드층(61)은 예컨대 언도프 InGaN층일 수 있다. 언도프 InGaN층의 두께는 예컨대 100 ㎚이다. InGaN층의 In 조성은 예컨대 0.03이다.
이어서, 양자우물 구조의 활성층(63)을 성장시킨다. 장벽층 성장 공정에서는, 성장 온도 T1의 기판 온도에서 원료 가스를 성장로에 공급하고, 광가이드층(61) 상에 활성층(63)의 장벽층을 성장시킨다. 이 장벽층은 예컨대 언도프 GaN으로 이루어질 수 있고, 성장 온도 T1은 예컨대 섭씨 840도일 수 있다. 이 원료 가스는 TMG, NH3을 포함한다. 이 GaN층의 두께는 15 ㎚이다. 장벽층의 성장 후에, 성장 중단하고 온도 T1에서 온도 T2로 변경한다. 온도 T2의 기판 온도에서 원료 가스를 성장로(10)에 공급하여, 장벽층 상에 활성층(61)의 우물층을 성장시킨다. 이 우물층은 예컨대 언도프 InGaN으로 이루어질 수 있으며, 성장 온도 T2는 예컨대 섭씨 790도일 수 있다. 이 원료 가스는 TMG, TMI, NH3을 포함할 수 있다. 이 InGaN층의 두께는 3 ㎚이며, In 조성은 0.18이다. 이 후에, 장벽층 및 우물층의 성장을 반복하여 활성층(63)의 성장을 완성시킨다. 활성층(63) 내의 우물층 및 장벽층의 c면은, 기판 주면의 경사에 따라서 마찬가지로 경사져 있다.
활성층(63)의 성장 후에, 섭씨 840도의 기판 온도에서 원료 가스를 성장로(10)에 공급하여 광가이드층(65)을 성장시킨다. 광가이드층(65)의 c면은, 기판 주면의 경사에 따라서 마찬가지로 경사져 있다. 광가이드층(65)은 예컨대 언도프 InGaN층일 수 있다. 원료 가스는, 예컨대 TMG, TMI, NH3을 포함할 수 있다. 언도프 InGaN층의 두께는 예컨대 100 ㎚이다. InGaN층의 In 조성은 예컨대 0.03이다.
발광층(59)의 성장 후에, 공정 S105에서는, 원료 가스 G3을 성장로(10)에 공급하여 전자 블록층(67)을 성장시킨다. 전자 블록층(67)은 예컨대 AlGaN 또는 InAlGaN으로 이루어질 수 있다. 전자 블록층(67)이 AlGaN으로 이루어질 때, 기판 온도는 예컨대 섭씨 1000도일 수 있다. 전자 블록층(67)이 InAlGaN으로 이루어질 때, 기판 온도는 예컨대 섭씨 840도일 수 있다. 이 기판 온도는 섭씨 800도 이상 섭씨 900도 이하일 수 있다. 이 때, InAlGaN 전자 블록층의 성장에 의해, 활성층에의 열스트레스를 저감할 수 있다.
공정 S106에서는, 원료 가스 G4를 성장로(10)에 공급하여 p형 클래드층(69)을 성장시킨다. p형 클래드층(69)은 예컨대 AlGaN 또는 InAlGaN으로 이루어질 수 있다. p형 클래드층(69)이 AlGaN으로 이루어질 때, 기판 온도는 예컨대 섭씨 1000도일 수 있다. p형 클래드층(69)이 InAlGaN으로 이루어질 때, 기판 온도는 예컨대 섭씨 840도일 수 있다. 이 기판 온도는 섭씨 800도 이상 섭씨 900도 이하일 수 있다. 이 때, p형 InAlGaN 클래드층(69)의 성장에 의해, 활성층에의 열스트레스를 저감할 수 있다.
발광층(59)을 성장시킨 후에 섭씨 800도 이상 섭씨 900도 이하의 성장 온도에서 전자 블록층(67) 및 클래드층(69)을 성장시키기 때문에, 이 성장 온도는 AlGaN 전자 블록층 및 AlGaN 클래드층의 성장 온도에 비해서 낮다. 이 때문에, 전자 블록층(67) 및 클래드층(69)의 성장중의 열적 스트레스가 발광층(59)에 대하여 저감된다.
공정 S107에서는, 원료 가스 G5를 성장로(10)에 공급하여 p형 컨택트층(71)을 성장시킨다. p형 컨택트층(71)은 예컨대 GaN, AlGaN 또는 InAlGaN으로 이루어질 수 있다. p형 컨택트층(71)이 GaN으로 이루어질 때, 기판 온도는 예컨대 섭씨 1000도일 수 있다. 전자 블록층(67) 및 클래드층(69)이 InAlGaN으로 이루어질 때, p형 컨택트층(71)의 기판 온도는 예컨대 섭씨 840도일 수 있다. 이 기판 온도는 섭씨 800도 이상 섭씨 900도 이하일 수 있다. 이때, p형 InAlGaN 컨택트층의 성장에 의해, 활성층에의 열스트레스를 저감할 수 있다.
GaN 기판의 반극성 면 상의 활성층은, p층 성장시의 고온에 민감하고, p층 성장중에 열화되기 쉽다. c면에의 p형 영역의 성장에 가장 적합한 온도(예컨대 섭씨 1000도 정도)에서는, 특히 장파장의 활성층을 성장시켰을 때에 거시적 암(暗)영역이 넓어진다. 여기서, 암영역은 형광현미경 상(像)에 있어서의 비발광 영역을 의미한다. p층 성장 온도를 내리거나, 혹은 낮은 p층 성장 온도의 기간을 늘림으로써, p층 성장시의 고온에 의한 암영역의 확대를 막을 수 있었다.
공정 S108에서는, 질화물 반도체 발광 소자를 위한 에피택셜 웨이퍼 E를 성장로(10)로부터 빼낸다. 이 에피택셜 기판 E는, 기판(51)과, 이 기판(51)의 InX1AlY1Ga1-X1-Y1N층(57)과, InAlGaN층(57) 상의 InGaN층을 포함하는 발광층(59)과, 발광층(59) 상의 p형 질화갈륨계 반도체층(71)을 구비한다. InAlGaN층(57)의 c면은 GaN 기판(51)의 주면(51a)의 법선축에 대하여 경사져 있다.
이 에피택셜 기판 E에서는, 발광층(59)의 InGaN층과 GaN 기판(51)의 사이에 InAlGaN층(57)이 마련된다. 이 InAlGaN층(57)의 밴드갭이 육방정계 GaN의 밴드갭 이상이기 때문에, 발광층(61)에 캐리어와 빛을 가두는 효과가 제공된다. 또한, InAlGaN층(57)의 두께가 양자우물 구조보다도 두껍기 때문에, InAlGaN층(57)과 동등한 밴드갭을 갖는 AlGaN이라면 미스핏 전위가 발생하기 쉽다. InAlGaN층(57)의 c면이 법선축에 대하여 경사져 있지만, 사원계 InAlGaN층의 조성에 기초한 격자 상수의 조정에 의해, c면을 주로 하는 미끄럼면에 의한 미스핏 전위의 밀도가 AlGaN에 비해서 저감된다.
이 에피택셜 기판 E는 p형 질화갈륨계 반도체층(71)과 발광층(59)의 사이에 마련된 전자 블록층(67)을 더 구비할 수 있다. 전자 블록층(67)은 InX2AlY2Ga1 - X2 - Y2N층으로 이루어질 수 있다. 이 InAlGaN층의 c면은 상기한 법선축에 대하여 경사져 있다. 이 사원계 InAlGaN층으로부터 전자 블록층(67)이 이루어지기 때문에, 전자 블록층(67)과 발광층(59)의 접합에 있어서, 미스핏 전위가 저감된다.
또한, 이 에피택셜 기판 E는 p형 질화갈륨계 반도체층(71)과 발광층(59)의 사이에 마련된 p형 클래드층(69)을 더 구비할 수 있다. p형 클래드층(69)은 InX3AlY3Ga1 - X3 - Y3N층으로 이루어질 수 있다. 이 InAlGaN층의 c면은 상기한 법선축에 대하여 경사져 있다. 사원계 InAlGaN층으로부터 클래드층(69)이 이루어지기 때문에, 클래드층(69)과 전자 블록층(67)의 접합에 있어서, 미스핏 전위가 저감된다. 또한, 전자 블록층(67)과 p형 클래드층(69)의 사이에, 광가이드층을 더 구비하더라도 좋다. 이 경우, 사원계 InAlGaN층으로부터 클래드층(69)이 이루어지기 때문에, 클래드층(69)과 광가이드층의 접합에 있어서, 미스핏 전위가 저감된다.
이어서, 이 에피택셜 기판 E의 p형 GaN 컨택트층(71) 상에 p 전극(Ni/Au) 및 p 패드 전극(Ti/Au)을 형성하고, n 전극(Ti/Al)을 GaN 기판(51)의 연마 이면에 형성한다. 이 후에, 전극 어닐링(예컨대, 섭씨 550도에서 1분)으로 처리한다. 이 공정에 의해, 질화물 반도체 발광 소자를 얻을 수 있다.
(실시예 1)
(20-21)면의 주면을 갖는 반극성 GaN 기판(80)을 준비했다. (20-21)면은, c면을 기준으로 하여 m축 방향으로 75도의 각도로 경사진다. 이 GaN 기판(80) 상에, 도 9에 도시되는 반도체 레이저 구조를 위한 에피택셜 적층 구조를 유기금속 기상성장법으로 제작했다. 성장로에 암모니아 및 수소를 공급하고, 섭씨 1050도의 기판 온도에서 GaN 기판(80)을 열처리했다. 열처리 시간은 약 10분이었다. 이 전처리(서멀 클리닝)를 행한 후에, TMG, NH3 및 SiH4를 성장로에 공급하여, 섭씨 1050도에서 GaN 기판(80) 상에 Si 도프 n형 GaN층(81)을 성장시켰다. GaN층(81)의 표면도 반극성을 보인다. GaN층(81)의 표면의 법선 벡터(VN)는 c축 벡터(VC0)에 대하여 경사져 있다. 기판 온도를 섭씨 840도로 변경한 후에, TMG, TMI, TMA, NH3 및 SiH4를 성장로에 공급하고, Si 도프 n형 GaN층(81) 상에 In0 .02Al0 .09Ga0 .89N 클래드층(82)을 성장시켰다. 이 클래드층(82)의 두께는 1.5 ㎛였다. In0 .02Al0 .09Ga0 .89N의 밴드갭 에너지는 약 3.54 eV(eV)이다. In0 .02Al0 .09Ga0 .89N은 GaN에 거의 격자 정합한다. n형클래드층(82)의 c면은, GaN층(81)의 표면의 법선 벡터(VN)에 대하여 경사져 있다. 이 때문에, 이 클래드층(82)에는 c면을 미끄럼면으로 하여 미스핏 전위가 생성될 수 있다. 그러나, 사원계 질화갈륨계 반도체의 이용에 의해, 미스핏 전위가 저감된다.
이 후에, 발광층을 성장시켰다. 맨 처음에, TMG, TMI 및 NH3을 성장로에 공급하고, 섭씨 840도에서, n형 In0 .02Al0 .09Ga0 .89N층(82) 상에 언도프 In0 .03Ga0 .97N 광가이드층(83a)을 성장시켰다. 이 광가이드층(83a)의 두께는 100 ㎚이었다. 이 광가이드층(83a) 상에 활성층(84)을 형성했다. 우선, 섭씨 840도의 기판 온도에서, TMG, TMI 및 NH3을 성장로에 공급하고, 언도프 InGaN층(83a) 상에 GaN 장벽층(84a)을 성장시켰다. 이 장벽층(84a)의 두께는 15 ㎚이었다. 이어서, 섭씨 790도의 기판 온도에서, TMG, TMI 및 NH3을 성장로에 공급하고, 언도프 In0 .18Ga0 .82N 우물층(84b)을 GaN 장벽층(84a) 상에 성장시켰다. 이 우물층(84b)의 두께는 3 ㎚이었다. 같은 식으로 하여 장벽층(84a) 및 우물층(84b)의 성장을 반복하여, 활성층(84)을 형성했다. 계속해서, TMG, TMI 및 NH3을 성장로에 공급하고, 섭씨 840도에서, 활성층(84) 상에 언도프 In0 .03Ga0 .97N 광가이드층(83b)을 성장시켰다. 이 광가이드층(83b)의 두께는 100 ㎚이었다.
기판 온도를 섭씨 1000도로 변경한 후에, 광가이드층(83b) 상에 p형 질화갈륨계 반도체 영역(85)을 성장시켰다. 우선, TMG, TMA 및 NH3을 성장로에 공급하고, 광가이드층(83b) 상에 Al0 .12Ga0 .88N 전자 블록층(85a)을 성장시켰다. 전자 블록층(85a)의 두께는 20 ㎚이었다. 기판 온도를 변경하지 않고서, TMG, TMA, NH3 및 Cp2Mg을 성장로에 공급하고, 전자 블록층(85a) 상에, Mg 도프 p형 Al0 .06Ga0 .94N 클래드층(85b)을 성장시켰다. 또한, 기판 온도를 변경하지 않고서, TMG, NH3 및 Cp2Mg을 성장로에 공급하고, p형 클래드(85b) 상에, Mg 도프 p형 GaN 컨택트층(85c)을 성장시켰다. 이들 공정에 의해서 에피택셜 기판 EP1이 제작되었다. 포토루미네센스(PL) 파장의 피크 파장은 450 ㎚ 대에 있었다.
마찬가지로, (20-21)면의 주면을 갖는 반극성 GaN 기판(80)을 준비했다. 이 GaN 기판(80) 상에, 도 10에 도시되는 반도체 레이저 구조를 위한 에피택셜 적층 구조를 유기금속 기상성장법으로 제작했다. 에피택셜 적층 구조에서는, In0.02Al0.09Ga0.89N 클래드층(82) 대신에, 섭씨 1050도에서, Si 도프 n형 GaN층(81) 상에 Si 도프 n형 Al0 .05Ga0 .95N 클래드층(89)을 성장시켰다. 이 클래드층(89)의 두께는 1.5 ㎛였다. n형 클래드층(89)의 c면은, GaN층(81) 표면의 법선 벡터(VN)에 대하여 경사져 있다. 이 때문에, 이 클래드층(82)에는 c면을 미끄럼면으로 하여 미스핏 전위가 생성될 수 있다. Al0 .05Ga0 .95N과 GaN의 격자 부정합율은 0.2%였다. Al0.05Ga0.95N의 밴드갭 에너지는 약 3.54 eV이다.
이 후의 에피택셜 성막은 상기와 같은 성장 조건으로 행했다. 섭씨 840도에서, n형 AlGaN 클래드층(89) 상에 언도프 In0 .03Ga0 .97N 광가이드층(90a)을 성장시켰다. 이 광가이드층(90a)의 두께는 100 ㎚이었다. 이 광가이드층(90a) 상에 활성층(91)을 형성했다. GaN 장벽층(91a)의 성장 온도는 섭씨 840도이며, 이 장벽층(91a)의 두께는 15 ㎚이었다. 우물층(91b)의 성장 온도는 섭씨 790도이며, 이 우물층(91b)의 두께는 3 ㎚이었다. 활성층(91) 상에 언도프 In0 .03Ga0 .97N 광가이드층(90b)을 성장시켰다. 이 광가이드층(90b)의 두께는 100 ㎚이었다. 섭씨 1000도의 기판 온도에서, 광가이드층(90b) 상에, Al0 .12Ga0 .88N 전자 블록층(93a), Mg 도프 p형 Al0 .06Ga0 .94N 클래드층(93b) 및 Mg 도프 p형 GaN 컨택트층(93c)을 성장시켰다. 에피택셜 기판 EC1이 제작되었다. 포토루미네센스(PL) 파장의 피크 파장은 450 ㎚ 대에 있었다.
에피택셜 기판 EP1, EC1 상에, 10 ㎛ 폭의 스트라이프 창(窓)을 갖는 실리콘 산화막(86)을 형성한 후에, Ni/Au 전극을 p형 질화갈륨계 반도체 영역(85, 93)의 상면에 형성했다. 또한, GaN 기판(80)의 이면 상에 Ti/Al 전극(87b)을 형성했다. 이들 공정에 의해 기판 생산물이 제작되었다.
전극 형성 후에, 이 기판 생산물을 800 ㎛의 간격으로 a면 벽개(劈開)를 하여, 광공진기를 형성했다. 또한, 벽개 단부면에는, SiO2/TiO2로 이루어지는 유전체 다층막을 형성하여, 게인 가이드형 반도체 레이저 LD1, LDC를 제작했다.
게인 가이드형 반도체 레이저 LD1의 임계치 전류는 700 mA였다. 한편, 게인 가이드형 반도체 레이저 LDC의 임계치 전류는 900 mA였다.
에피택셜 기판 EP1, EC1을 이용하여, X선 역격자 맵핑 측정을 했다. 그 측정 결과는, 두꺼운 n형 Al0 .05Ga0 .95N 클래드층이 격자 완화되어 있음을 보여주었다. 격자 완화의 발생에 의해, 계면(JC1)에는 미스핏 전위(MF)가 생성되었다.
한편, 두꺼운 In0 .02Al0 .09Ga0 .89N층에는 완화가 생기고 있지 않았다. 그 이유는, n형 사원계 클래드층이 GaN에 가까운 격자 상수를 갖기 때문이다. 본 실시예에서는 의도적으로 조성을 선택하여, GaN에 거의 격자 정합하는 In0 .02Al0 .09Ga0 .89N층을 성장시켰다. 그 결과는, 완화되지 않는 n형 클래드층의 발광층은 발광 효율이 우수하여, 낮은 임계치 전류를 보였다.
(실시예 2)
마찬가지로, (20-21)면의 주면을 갖는 반극성 GaN 기판(80)을 준비했다. 이 GaN 기판(80) 상에, 도 11에 도시되는 반도체 레이저 구조를 위한 에피택셜 적층 구조를 유기금속 기상성장법으로 제작했다. 에피택셜 적층 구조에서는, p형 질화갈륨계 반도체 영역(85) 대신에, 섭씨 840에서 발광층 상에 p형 질화갈륨계 반도체 영역(94)을 성장시켰다. p형 질화갈륨계 반도체 영역(94)의 성장에서는, 순차 In0.02Al0.16Ga0.82N 전자 블록층(94a), Mg 도프 p형 In0 .02Al0 .09Ga0 .89N 클래드층(94b) 및 Mg 도프 p형 GaN층(94c)을 순차적으로 성장시켰다. 예컨대, In0 .02Al0 .16Ga0 .82N의 격자 부정합율은 약 0.27%이며, In0 .02Al0 .09Ga0 .89N은 GaN에 거의 격자 정합한다. 전자 블록층(94a)의 두께는 20 ㎚이고, p형 클래드층(94b)의 두께는 400 ㎚이며, p형 컨택트층(94c)의 두께는 50 ㎚이었다. 사원계 InAlGaN을 이용함으로써, 비교적 낮은 성장 온도에서, 양호한 결정성의 전자 블록층을 성장시킬 수 있다. 섭씨 1000도보다도 낮은 성장 온도에서 p형 질화갈륨계 반도체 영역(94)을 성장시킬 수 있기 때문에, 발광층에의 열적인 스트레스를 저감할 수 있다.
에피택셜 기판 EP2 상에, 10 ㎛ 폭의 스트라이프 창을 갖는 실리콘 산화막(86)을 형성한 후에, Ni/Au 전극을 p형 질화갈륨계 반도체 영역(94)의 상면에 형성했다. 또한, GaN 기판(80)의 연마 이면 상에 Ti/Al 전극(87b)을 형성했다. 이들 공정에 의해, 기판 생산물이 제작되었다. 전극 형성 후에, 이 기판 생산물을 800 ㎛ 간격으로 a면 벽개를 하여 광공진기를 형성했다. 또한, 벽개 단부면에는, SiO2/TiO2로 이루어지는 유전체 다층막을 형성하여, 게인 가이드형 반도체 레이저 LD2를 제작했다. 게인 가이드형 반도체 레이저 LD2의 임계치 전류는 600 mA였다. 낮은 임계치 전류의 이유를 이하에 나타낸다: p형 클래드층을 GaN에 거의 격자 정합시킴으로써 전위를 저감할 수 있었다; 발광층 상의 p형 반도체 영역을 발광층과 같은 정도의 낮은 성장 온도에서 성막하여 발광층에의 열적인 손상을 저감할 수 있었다.
도 10을 참조하면서 미스핏 전위에 관해서 설명한다. 반도체 레이저(LDC)는 접합(JC1∼JC6)을 갖는다.
접합(JC1∼JC3)을 설명한다. 미스핏 전위는, 접합(JC1)∼접합(JC3) 중 접합(JC1)에 가장 도입되기 쉽고, 접합(JC3)에 가장 도입되기 어렵다. 헤테로 계면에 있어서의 격자 상수차에 따르면 접합(JC2)에 있어서의 격자 상수차가 접합(JC1∼JC3) 중 가장 크지만, n형 AlGaN층(89)이 두껍고, AlGaN에 있어서의 Al-N 결합이 강고함으로 인해, 미스핏 전위는 접합(JC1)에 도입되기 쉽다. 접합(JC1)의 전위 밀도는 예컨대 105 cm-1 이상이었다.
반극성 면 상의 n형 AlGaN층에 있어서의 c축의 경사에 의해, c면이 가장 활성인 미끄럼면으로 된다. 이 때문에, 접합(JC1)에서는, m축 및 c축에 의해 규정되는 면내에 있어서 격자 완화가 생기기 쉽고, a축 및 c축에 의해 규정되는 면내에 있어서 격자 완화가 생기기 어렵다. 이 때문에, 미스핏 전위는 a축 방향으로 뻗고 있다. 따라서, 이방적인 격자 완화가 생긴다.
미스핏 전위의 도입에 의해, n형 AlGaN층에 격자 완화가 생긴다. n형 AlGaN층의 왜곡이 부분적으로 해제되고, 이 n형 AlGaN층은 Al 조성 고유의 격자 상수에 가까운 격자 상수를 갖는다. 즉, 발광층 하지의 AlGaN의 격자 상수는 그 격자 완화에 의해 작아진다. 그 결과, n형 AlGaN층에서 발광층에 가해지는 압축 왜곡이 증대된다. 접합(JC1)에 미스핏 전위가 도입될 때, 발광층에의 압축 왜곡이 발광 효율을 저하시키고 있다고 고려된다.
접합(JC2 및 JC3)은 발광층에 가깝고, 접합(JC2 및 JC3)에 있어서의 전위는 비발광 중심으로서 작용하며, 그 결과, 발광 효율의 저하나 캐리어의 주입 효율을 저하시킨다.
n형 AlGaN 클래드층 대신에 사원계 InAlGaN층을 이용함으로써, 사원계 InAlGaN층과 하지 GaN층의 접합에 있어서의 미스핏 전위 밀도가 5×104 cm-1 이하까지 저감된다.
접합(JC4∼JC6)을 설명한다. 미스핏 전위는, 접합(JC4)∼접합(JC6) 중 접합(JC5)에 가장 도입되기 쉽고, 접합(JC6)에 가장 도입되기 어렵다. 헤테로 계면에 있어서의 격자 상수차가 크기 때문에, 미스핏 전위는 접합(JC5)에 도입되기 쉽다. 도 10에 도시된 전자 블록층은 GaN에 격자 정합하지 않는다. 이 때문에, 접합(JC5)의 전위 밀도는 예컨대 1.5×105 cm-1 이상이었다.
p형 반도체 영역에서는, 발광층 근방의 접합(JC5)에 미스핏 전위가 도입된다. 이들 전위가 비발광 중심으로서 작용할 때, 발광 효율을 저하시키거나 캐리어의 주입효율을 저하시킨다.
InAlGaN 전자 블록층뿐만 아니라, p형 AlGaN 클래드층 대신에 p형 사원계 InAlGaN 클래드층을 이용함으로써 p형 클래드층을 GaN의 격자 상수에 가깝게 할 수 있다. 예컨대 p형 클래드층이 GaN에 격자 정합할 때, p형 사원계 InAlGaN 클래드층과 사원계 InAlGaN 전자 블록층의 접합에 있어서의 미스핏 전위 밀도를 5×104 cm-1 이하로까지 저감할 수 있다. 또한, 사원계 InAlGaN 전자 블록층이 GaN에 격자 정합할 때, p형 사원계 InAlGaN 클래드층과 사원계 InAlGaN 전자 블록층의 접합에 있어서의 미스핏 전위 밀도를 더욱 저감할 수 있다.
(실시예 3)
(20-21)면의 주면을 갖는 반극성 GaN 기판 상에, 520 ㎚ 대의 레이저 구조를 제작했다. 지금까지의 실시예와 마찬가지로, (20-21)면의 주면을 갖는 반극성 GaN 기판(80)을 준비했다. 이 GaN 기판(80) 상에, 도 12에 도시되는 반도체 레이저 구조 LD3을 위한 에피택셜 적층 구조 EP3을 유기금속 기상성장법으로 제작했다. 반극성 GaN 기판(80)을 섭씨 1050도로, 암모니아 및 수소 분위기 중에서, 10분간의 열처리를 행한 후에, 이하의 에피택셜 적층 구조 EP3을 제작했다. 반극성 GaN 기판(80) 상에, Si 도프 n형 GaN층(101)을 성장시켰다. 이 두께는 500 ㎚이었다. 이어서, 기판 온도를 섭씨 840도로 변경한 후에, Si 도프 n형 GaN층(101) 상에 In0 .02Al0 .09Ga0 .89N 클래드층(102)을 성장시켰다. 이 클래드층(102)의 두께는 1.5 ㎛였다. In0.02Al0.09Ga0.89N은 GaN에 거의 격자 정합한다. 이 후에, 발광층을 성장시켰다. 섭씨 840도에서, n형 In0 .02Al0 .09Ga0 .89N층(102) 상에 언도프 InZGa1-ZN 광가이드층(103a)을 성장시켰다. 몇 개의 In 조성의 광가이드층(103a)을 성장시켰다. 이 광가이드층(103a)의 두께는 200 ㎚이었다. 이 광가이드층(103a) 상에 활성층(104)을 형성했다. 우선, 섭씨 840도의 기판 온도에서, 언도프 InGaN층(103a) 상에 GaN 장벽층(104a)을 성장시켰다. 이 장벽층(104a)의 두께는 15 ㎚이었다. 이어서, 섭씨 740도의 기판 온도에서, 언도프 In0 .30Ga0 .70N 우물층(104b)을 GaN 장벽층(104a) 상에 성장시켰다. 이 우물층(104b)의 두께는 3 ㎚이었다. 필요한 경우에는, 같은 식으로 하여 장벽층(104a) 및 우물층(104b)의 성장을 반복하여, 활성층(104)을 형성했다. 이어서, 섭씨 840도에서, 활성층(84) 상에 언도프 InZGa1-ZN 광가이드층(103b)을 성장시켰다. 이 광가이드층(103b)의 두께는 200 ㎚이었다. 기판 온도를 섭씨 1000도로 변경한 후에, 광가이드층(103b) 상에 p형 질화갈륨계 반도체 영역(105)을 성장시켰다. 우선, 광가이드층(103b) 상에 Al0 .12Ga0 .88N 전자 블록층(105a)을 성장시켰다. 전자 블록층(105a)의 두께는 20 ㎚이었다. 기판 온도를 섭씨 840으로 변경한 후에, 전자 블록층(105a) 상에, Mg 도프 p형 In0 .02Al0 .09Ga0 .89N 클래드층(105b)을 성장시켰다. 이 두께는 400 ㎚이었다. 이어서, p형 클래드층(105b) 상에, Mg 도프 p형 GaN 컨택트층(105c)을 성장시켰다. 이 두께는 50 ㎚이었다. 이들 공정에 의해서 에피택셜 기판 EP3이 제작되었다.
또한, GaN 기판(80) 상에, 도 13에 도시되는 반도체 레이저 구조 LDC3을 위한 에피택셜 적층 구조 EPC3을 유기금속 기상성장법으로 제작했다. 이 에피택셜 적층 구조 EPC3의 제작에 있어서, In0 .02Al0 .09Ga0 .89N 클래드층(102) 대신에, GaN 기판(80) 상에 Al0 .06Ga0 .94N 클래드층(102c)을 성장시켰다. 또한, Mg 도프 p형 In0.02Al0.09Ga0.89N 클래드층(105b) 대신에, Mg 도프 p형 Al0 .06Ga0 .94N 클래드층(105d)을 전자 블록층(105a) 상에 성장시켰다.
에피택셜 기판 EP3, EPC3 상에, 10 ㎛ 폭의 스트라이프 창을 갖는 실리콘 산화막(86)을 형성한 후에, Ni/Au 전극을 p형 질화갈륨계 반도체 영역(94)의 상면에 형성했다. 또한, GaN 기판(80)의 연마 이면 상에 Ti/Al 전극(87b)을 형성했다. 이들 공정에 의해 기판 생산물이 제작되었다. 전극 형성 후에, 이 기판 생산물을 800 ㎛의 간격으로 a면 벽개를 하여 광공진기를 형성했다. 또한, 벽개 단부면에는, SiO2/TiO2로 이루어지는 유전체 다층막을 형성하여, 게인 가이드형 반도체 레이저 LD3, LDC3을 제작했다.
반도체 레이저 LD3, LDC3의 자연 방출광(LED 모드에 있어서의 발광)을 측정했다. 도 14는 광가이드층의 In 조성과 자연 방출광의 강도와의 관계를 도시하는 도면이다.
In 조성, LD3, LDC3
0.01, 1.00, 0.80;
0.02, 0.93, 0.40;
0.03, 0.79, 0.40;
0.04, 0.79, 0.24;
0.05, 0.71;
0.06, 0.57.
광가이드층의 In 조성을 증가시켰을 때, 자연 방출광의 강도가 저하된다. 반도체 레이저 LD3의 강도 저하는, 반도체 레이저 LDC3의 강도 저하에 비해서 작다. 이 차이는 다음과 같이 이해된다. 반도체 레이저 LDC3에 있어서는 AlGaN 클래드층이 격자 완화되고 있고, AlGaN층에서는, 광가이드층의 In 조성의 증대에 있어서 격자 부정합이 InAlGaN층에 비해서 커지는 것에 기인한다고 고려된다. 단면 TEM에 의해, 에피택셜 적층 구조 EP3, EPC3에 있어서의 미스핏 전위 밀도를 측정했다.
접합 JC7 : 2×105 cm-1;
접합 JC8 : 2×105 cm-1;
접합 JC9 : 5×105 cm-1;
접합 J10 : 2×104 cm-1.
적합한 실시형태에 있어서 본 발명의 원리를 도시하여 설명하여 왔지만, 본 발명은 이와 같은 원리에서 일탈하지 않고 배치 및 상세에 있어서 변경될 수 있음을 당업자라면 인식할 것이다. 본 발명은, 본 실시형태에 개시된 특정한 구성에 한정되는 것은 아니다. 따라서, 특허청구범위 및 그 정신의 범위에서 나오는 모든 수정 및 변경에 권리를 청구한다.
10: 성장로 11: 질화물 반도체 발광 소자
13: 지지 기체 13a: 반극성 주면
15: n형 질화갈륨계 반도체층 17: 발광층
19: p형 질화갈륨계 반도체층 23: 양자우물 구조
23a: 우물층 23b: 장벽층
VN: 법선 벡터 Cx: 기준축
α: 경사각 21: InX1AlY1Ga1 - X1 - Y1N층
27: 전자 블록층 29: p형 질화갈륨계 반도체층
D21: InAlGaN층의 두께 D23: 양자우물 구조의 두께
Sc1, Sc2, Sc3: c면 Ax: 법선축
31: 활성층 33: p형 질화갈륨계 반도체 클래드층
35: p형 질화갈륨계 반도체 컨택트층 37, 39: 광가이드층
J1, J2, J3: 접합 LVC0, LVC1, LVC2, LVC3: 격자 벡터
41, 45: 전극 43: 절연체층
51: GaN 기판 51a: 반극성 주면
53: n형 GaN계 반도체 영역 55: n형 GaN층
57: InAlGaN층 59: 발광층
61: 광가이드층 63: 활성층
65: 광가이드층 67: 전자 블록층
69: p형 클래드층 71: p형 컨택트층

Claims (39)

  1. 육방정계 질화갈륨으로 이루어지고, 상기 육방정계 질화갈륨의 c축에 직교하는 면에 대하여 경사진 반극성(半極性) 주면을 갖는 지지 기체와,
    상기 지지 기체 상에 마련되고, 질화갈륨계 반도체로 이루어지는 발광층과,
    상기 지지 기체와 상기 발광층의 사이에 마련된 InX1AlY1Ga1 - X1 -Y1N(0＜X1＜1, 0＜Y1＜1, X1＋Y1＜1)층과,
    p형 질화갈륨계 반도체층
    을 구비하며, 상기 지지 기체, 상기 InX1AlY1Ga1 - X1 - Y1N층, 상기 발광층 및 상기 p형 질화갈륨계 반도체층은, 상기 지지 기체의 상기 반극성 면의 법선축을 따라서 순차 배열되어 있고,
    상기 발광층은, InGaN층을 포함하는 양자우물 구조를 가지며,
    상기 InX1AlY1Ga1 - X1 - Y1N층의 두께는 상기 양자우물 구조의 두께보다도 두껍고,
    상기 InX1AlY1Ga1 - X1 - Y1N층의 밴드갭은 육방정계 질화갈륨의 밴드갭 이상이며,
    상기 InX1AlY1Ga1 - X1 - Y1N층에는 n형 도펀트가 첨가되어 있고,
    상기 InX1AlY1Ga1 - X1 - Y1N층의 c면은 상기 법선축에 대하여 경사져 있는 것을 특징으로 하는 질화물 반도체 발광 소자.
  2. 제1항에 있어서, 상기 육방정계 질화갈륨에 있어서의 c축 방향과 이 c축 방향의 격자 상수 d0의 크기는 격자 벡터 LVC0에 의해서 나타내어지고,
    상기 InX1AlY1Ga1 - X1 - Y1N층을 위한 반도체 재료의 c축 방향과 이 c축 방향의 격자 상수 d1의 크기는 격자 벡터 LVC1에 의해서 나타내어지며,
    상기 격자 벡터 LVC0는 상기 법선축 방향의 세로 성분 VOL과 상기 세로 성분에 직교하는 가로 성분 VOT로 이루어지고,
    상기 격자 벡터 LVC1은 상기 법선축 방향의 세로 성분 V1L과 상기 세로 성분에 직교하는 가로 성분 V1T로 이루어지며,
    가로 방향에 관한 격자 부정합도 (V1T-V0T)/V0T는 -0.15% 이상이며,
    상기 격자 부정합도 (V1T-V0T)/V0T는 0.2% 이하인 것을 특징으로 하는 질화물 반도체 발광 소자.
  3. 제2항에 있어서, 상기 격자 부정합도 (V1T-V0T)/V0T는 0% 이하이며,
    상기 반극성 주면의 경사 방향은, 상기 육방정계 질화갈륨의 c축으로부터 상기 육방정계 질화갈륨의 a축 및 m축 중의 한쪽으로의 방향이며,
    상기 육방정계 질화갈륨에 있어서의 a축 및 m축 중의 다른 쪽인 제1 결정축의 방향과 이 제1 결정축 방향의 격자 상수 d0N의 크기는 격자 벡터 LVN0에 의해서 나타내어지고,
    상기 InX1AlY1Ga1 - X1 - Y1N층을 위한 반도체 재료의 a축 및 m축 중의 다른 쪽인 제2 결정축의 방향과 이 제2 결정축 방향의 격자 상수 d1N의 크기는 격자 벡터 LVN1에 의해서 나타내어지며,
    상기 격자 벡터 LVN0는 상기 법선축 방향의 세로 성분 V0NL과 상기 세로 성분에 직교하는 가로 성분 V0NT로 이루어지고,
    상기 격자 벡터 LVN1은 상기 법선축 방향의 세로 성분 V1NL과 상기 세로 성분에 직교하는 가로 성분 V1NT로 이루어지고,
    가로 방향에 관한 격자 부정합도 (V1NT-V0NT)/V0NT는 0% 이상이고,
    상기 격자 부정합도 (V1NT-V0NT)/V0NT는 0.2% 이하인 것을 특징으로 하는 질화물 반도체 발광 소자.
  4. 제1항에 있어서, 상기 반극성 주면의 경사 방향은, 상기 육방정계 질화갈륨의 c축으로부터 상기 육방정계 질화갈륨의 a축 및 m축 중의 한쪽으로의 방향이며,
    상기 육방정계 질화갈륨에 있어서의 a축 및 m축 중의 다른 쪽인 제1 결정축의 방향과 상기 제1 결정축 방향의 격자 상수 d0N의 크기는 격자 벡터 LVN0에 의해서 나타내어지고,
    상기 InX1AlY1Ga1 - X1 - Y1N층을 위한 반도체 재료의 a축 및 m축 중의 다른 쪽인 제2 결정축의 방향과 이 제2 결정축 방향의 격자 상수 d1N의 크기는 격자 벡터 LVN1에 의해서 나타내어지며,
    상기 격자 벡터 LVN0는 상기 법선축 방향의 세로 성분 V0NL과 상기 세로 성분에 직교하는 가로 성분 V0NT로 이루어지고,
    상기 격자 벡터 LVN1은 상기 법선축 방향의 세로 성분 V1NL과 상기 세로 성분에 직교하는 가로 성분 V1NT로 이루어지며,
    가로 방향에 관한 격자 부정합도 (V1NT-V0NT)/V0NT는 -0.15% 이상이고,
    상기 격자 부정합도 (V1NT-V0NT)/V0NT는 0.2% 이하인 것을 특징으로 하는 질화물 반도체 발광 소자.
  5. 제1항 내지 제4항 중의 어느 한 항에 있어서, 상기 반극성 주면의 경사 방향은, 상기 육방정계 질화갈륨의 c축으로부터 상기 육방정계 질화갈륨의 a축으로의 방향인 것을 특징으로 하는 질화물 반도체 발광 소자.
  6. 제1항 내지 제4항 중의 어느 한 항에 있어서, 상기 반극성 주면의 경사 방향은, 상기 육방정계 질화갈륨의 c축으로부터 상기 육방정계 질화갈륨의 m축으로의 방향인 것을 특징으로 하는 질화물 반도체 발광 소자,
  7. 제1항에 있어서, 상기 육방정계 질화갈륨에 있어서의 c축 방향과 이 c축 방향의 격자 상수 d0의 크기는 격자 벡터 LVC0에 의해서 나타내어지고,
    상기 InX1AlY1Ga1 - X1 - Y1N층을 위한 반도체 재료의 c축 방향과 이 c축 방향의 격자 상수 d1의 크기는 격자 벡터 LVC1에 의해서 나타내어지며,
    상기 격자 벡터 LVC0는 상기 법선축 방향의 세로 성분 VOL과 상기 세로 성분에 직교하는 가로 성분 VOT로 이루어지고,
    상기 격자 벡터 LVC1은 상기 법선축 방향의 세로 성분 V1L과 상기 세로 성분에 직교하는 가로 성분 V1T로 이루어지며,
    가로 방향에 관한 격자 부정합도 (V1T-V0T)/V0T는 -0.15% 이상이고,
    상기 격자 부정합도 (V1T-V0T)/V0T는 0% 이하이며,
    상기 육방정계 질화갈륨에 있어서의 c축과 상기 법선축에 수직인 결정축의 방향과 이 결정축 방향의 격자 상수 d0N의 크기는 격자 벡터 LVN0에 의해서 나타내어지고,
    상기 InX1AlY1Ga1 - X1 - Y1N층을 위한 반도체 재료의 c축과 상기 법선축에 수직인 결정축의 방향과 이 결정축 방향의 격자 상수 d1N의 크기는 격자 벡터 LVN1에 의해서 나타내어지며,
    상기 격자 벡터 LVN0는 상기 법선축 방향의 세로 성분 V0NL과 상기 세로 성분에 직교하는 가로 성분 V0NT로 이루어지고,
    상기 격자 벡터 LVN1은 상기 법선축 방향의 세로 성분 V1NL과 상기 세로 성분에 직교하는 가로 성분 V1NT로 이루어지며,
    가로 방향에 관한 격자 부정합도 (V1NT-V0NT)/V0NT는 0% 이상이고,
    상기 격자 부정합도 (V1NT-V0NT)/V0NT는 0.2% 이하인 것을 특징으로 하는 질화물 반도체 발광 소자.
  8. 제1항 내지 제7항 중의 어느 한 항에 있어서, 상기 InX1AlY1Ga1 - X1 - Y1N층의 In 조성 X1은 0.01 이상이며,
    상기 InX1AlY1Ga1 - X1 - Y1N층의 In 조성 X1은 0.06 이하인 것을 특징으로 하는 질화물 반도체 발광 소자.
  9. 제1항 내지 제8항 중의 어느 한 항에 있어서, 상기 InX1AlY1Ga1 - X1 - Y1N층의 Al 조성 Y1은 0.05 이상이며,
    상기 InX1AlY1Ga1 - X1 - Y1N층의 Al 조성 Y1은 0.30 이하인 것을 특징으로 하는 질화물 반도체 발광 소자.
  10. 제1항 내지 제9항 중의 어느 한 항에 있어서, 상기 InX1AlY1Ga1 - X1 - Y1N층의 밴드갭 에너지는 3.51 eV 이상이며,
    상기 InX1AlY1Ga1 - X1 - Y1N층의 밴드갭 에너지는 3.63 eV 이하인 것을 특징으로 하는 질화물 반도체 발광 소자.
  11. 제1항 내지 제10항 중의 어느 한 항에 있어서, 상기 InX1AlY1Ga1 - X1 - Y1N층의 두께는 3 ㎛ 이하이며,
    상기 InX1AlY1Ga1 - X1 - Y1N층은 n형 클래드층의 적어도 일부를 구성하는 것을 특징으로 하는 질화물 반도체 발광 소자.
  12. 제1항 내지 제11항 중의 어느 한 항에 있어서, 상기 InX1AlY1Ga1 - X1 - Y1N층은 상기 지지 기체와 제1 접합을 이루고,
    상기 InX1AlY1Ga1 - X1 - Y1N층은 상기 발광층과 제2 접합을 이루며,
    상기 제1 접합에 있어서의 미스핏 전위(轉位) 밀도는 1×105 cm-1 미만인 것을 특징으로 하는 질화물 반도체 발광 소자.
  13. 제1항 내지 제12항 중의 어느 한 항에 있어서, 상기 p형 질화갈륨계 반도체층과 상기 발광층의 사이에 마련된 InX2AlY2Ga1 - X2 -Y2N(0＜X2＜1, 0＜Y2＜1, X2＋Y2＜1)층을 더 구비하고,
    상기 InX2AlY2Ga1 - X2 - Y2N층은 전자 블록층이며,
    상기 InX2AlY2Ga1 - X2 - Y2N층의 c면은 상기 법선축에 대하여 경사져 있는 것을 특징으로 하는 질화물 반도체 발광 소자.
  14. 제13항에 있어서, 상기 InX2AlY2Ga1 - X2 - Y2N층을 위한 반도체 재료의 c축 방향과 이 c축 방향의 격자 상수 d2의 크기는 격자 벡터 LVC2에 의해서 나타내어지며,
    상기 격자 벡터 LVC2는 상기 법선축 방향의 세로 성분 V2L과 상기 세로 성분에 직교하는 가로 성분 V2T로 이루어지고,
    가로 방향에 관한 격자 부정합도 (V2T-V0T)/V0T는 -0.5% 이상이며,
    상기 격자 부정합도는 0.2% 이하인 것을 특징으로 하는 질화물 반도체 발광 소자.
  15. 제13항 또는 제14항에 있어서, 상기 반극성 주면의 경사 방향은, 상기 육방정계 질화갈륨의 c축으로부터 상기 육방정계 질화갈륨의 a축 및 m축 중의 한쪽으로의 방향이며,
    상기 육방정계 질화갈륨에 있어서의 a축 및 m축 중의 다른 쪽인 제1 결정축의 방향과 이 제1 결정축 방향의 격자 상수 d0N의 크기는 격자 벡터 LVN0에 의해서 나타내어지고,
    상기 격자 벡터 LVN0는 상기 법선축 방향의 세로 성분 V0NL과 상기 세로 성분에 직교하는 가로 성분 V0NT로 이루어지며,
    상기 InX2AlY2Ga1 - X2 - Y2N층을 위한 반도체 재료의 a축 및 m축 중의 다른 쪽인 제1 결정축의 방향과 이 제1 결정축 방향의 격자 상수 d2N의 크기는 격자 벡터 LVN2에 의해서 나타내어지고,
    상기 격자 벡터 LVN2는 상기 법선축 방향의 세로 성분 V2NL과 상기 세로 성분에 직교하는 가로 성분 V2NT로 이루어지며,
    가로 방향에 관한 격자 부정합도 (V2NT-V0NT)/V0NT는 -0.5% 이상이고,
    상기 격자 부정합도 (V2NT-V0NT)/V0NT는 0.2% 이하인 것을 특징으로 하는 질화물 반도체 발광 소자.
  16. 제13항 내지 제15항 중의 어느 한 항에 있어서, 상기 반극성 주면의 경사 방향은, 상기 육방정계 질화갈륨의 c축으로부터 상기 육방정계 질화갈륨의 a축으로의 방향인 것을 특징으로 하는 질화물 반도체 발광 소자.
  17. 제13항 내지 제15항 중의 어느 한 항에 있어서, 상기 반극성 주면의 경사 방향은, 상기 육방정계 질화갈륨의 c축으로부터 상기 육방정계 질화갈륨의 m축으로의 방향인 것을 특징으로 하는 질화물 반도체 발광 소자.
  18. 제13항 또는 제14항에 있어서, 상기 육방정계 질화갈륨에 있어서의 c축과 상기 법선축에 수직인 결정축 방향과 이 결정축 방향의 격자 상수 d0N의 크기는 격자 벡터 LVN0에 의해서 나타내어지고,
    상기 격자 벡터 LVN0는 상기 법선축 방향의 세로 성분 V0NL과 상기 세로 성분에 직교하는 가로 성분 V0NT로 이루어지며,
    상기 InX2AlY2Ga1 - X2 - Y2N층을 위한 반도체 재료의 c축과 상기 법선축에 수직인 결정축 방향과 이 결정축 방향의 격자 상수 d2N의 크기는 격자 벡터 LVN2에 의해서 나타내어지고,
    상기 격자 벡터 LVN2는 상기 법선축 방향의 세로 성분 V2NL과 상기 세로 성분에 직교하는 가로 성분 V2NT로 이루어지며,
    가로 방향에 관한 격자 부정합도 (V2NT-V0NT)/V0NT는 -0.5% 이상이고,
    상기 격자 부정합도 (V2NT-V0NT)/V0NT는 0.2% 이하인 것을 특징으로 하는 질화물 반도체 발광 소자.
  19. 제1항 내지 제18항 중의 어느 한 항에 있어서, 상기 p형 질화갈륨계 반도체층과 상기 발광층의 사이에 마련된 InX3AlY3Ga1 - X3 -Y3N(0＜X3＜1, 0＜Y3＜1, X3＋Y3＜1)층을 더 구비하고,
    상기 InX3AlY3Ga1 - X3 - Y3N층의 두께는 300 ㎚ 이상이며,
    상기 InX3AlY3Ga1 - X3 - Y3N층은 p형 클래드층의 적어도 일부를 구성하는 것을 특징으로 하는 질화물 반도체 발광 소자.
  20. 제19항에 있어서, 상기 InX3AlY3Ga1 - X3 - Y3N층을 위한 반도체 재료의 c축 방향과 이 c축 방향의 격자 상수 d3의 크기는 격자 벡터 LVC3에 의해서 나타내어지며,
    상기 격자 벡터 LVC3는 상기 법선축 방향의 세로 성분 V3L과 상기 세로 성분에 직교하는 가로 성분 V3T로 이루어지고,
    가로 방향에 관한 격자 부정합도 (V3T-V0T)/V0T는 -0.15% 이상이며,
    상기 격자 부정합도는 0.2% 이하인 것을 특징으로 하는 질화물 반도체 발광 소자.
  21. 제20항에 있어서, 상기 격자 부정합도 (V3T-V0T)/V0T는 0% 이하이고,
    상기 반극성 주면의 경사 방향은, 상기 육방정계 질화갈륨의 c축으로부터 상기 육방정계 질화갈륨의 a축 및 m축 중의 한쪽으로의 방향이며,
    상기 육방정계 질화갈륨에 있어서의 a축 및 m축 중의 다른 쪽인 제1 결정축의 방향과 이 제1 결정축 방향의 격자 상수 d0N의 크기는 격자 벡터 LVN0에 의해서 나타내어지고,
    상기 InX3AlY3Ga1 - X3 - Y3N층을 위한 반도체 재료의 a축 및 m축 중의 다른 쪽인 제3 결정축의 방향과 이 제3 결정축 방향의 격자 상수 d3N의 크기는 격자 벡터 LVN3에 의해서 나타내어지며,
    상기 격자 벡터 LVN0는 상기 법선축 방향의 세로 성분 V0NL과 상기 세로 성분에 직교하는 가로 성분 V0NT로 이루어지고,
    상기 격자 벡터 LVN3는 상기 법선축 방향의 세로 성분 V3NL과 상기 세로 성분에 직교하는 가로 성분 V3NT로 이루어지며,
    가로 방향에 관한 격자 부정합도 (V3NT-V0NT)/V0NT는 0% 이상이고,
    상기 격자 부정합도 (V3NT-V0NT)/V0NT는 0.2% 이하인 것을 특징으로 하는 질화물 반도체 발광 소자.
  22. 제20항에 있어서, 상기 반극성 주면의 경사 방향은, 상기 육방정계 질화갈륨의 c축으로부터 상기 육방정계 질화갈륨의 a축 및 m축 중의 한쪽으로의 방향이며,
    상기 육방정계 질화갈륨에 있어서의 a축 및 m축 중의 다른 쪽인 제1 결정축의 방향과 이 제1 결정축 방향의 격자 상수 d0N의 크기는 격자 벡터 LVN0에 의해서 나타내어지고,
    상기 InX3AlY3Ga1 - X3 - Y3N층을 위한 반도체 재료의 a축 및 m축 중의 다른 쪽인 제3 결정축의 방향과 이 제3 결정축 방향의 격자 상수 d3N의 크기는 격자 벡터 LVN3에 의해서 나타내어지며,
    상기 격자 벡터 LVN0는 상기 법선축 방향의 세로 성분 V0NL과 상기 세로 성분에 직교하는 가로 성분 V0NT로 이루어지고,
    상기 격자 벡터 LVN3는 상기 법선축 방향의 세로 성분 V3NL과 상기 세로 성분에 직교하는 가로 성분 V3NT로 이루어지며,
    가로 방향에 관한 격자 부정합도 (V3NT-V0NT)/V0NT는 -0.15% 이상이고,
    상기 격자 부정합도 (V3NT-V0NT)/V0NT는 0.2% 이하인 것을 특징으로 하는 질화물 반도체 발광 소자.
  23. 제21항 또는 제22항에 있어서, 상기 반극성 주면의 경사 방향은, 상기 육방정계 질화갈륨의 c축으로부터 상기 육방정계 질화갈륨의 a축으로의 방향인 것을 특징으로 하는 질화물 반도체 발광 소자.
  24. 제1항, 제2항, 제21항, 또는 제22항 중의 어느 한 항에 있어서, 상기 반극성 주면의 경사 방향은, 상기 육방정계 질화갈륨의 c축으로부터 상기 육방정계 질화갈륨의 m축으로의 방향인 것을 특징으로 하는 질화물 반도체 발광 소자.
  25. 제20항에 있어서, 상기 육방정계 질화갈륨에 있어서의 c축 방향과 이 c축 방향의 격자 상수 d0의 크기는 격자 벡터 LVC0에 의해서 나타내어지고,
    상기 InX3AlY3Ga1 - X3 - Y3N층을 위한 반도체 재료의 c축 방향과 이 c축 방향의 격자 상수 d3의 크기는 격자 벡터 LVC3에 의해서 나타내어지며,
    상기 격자 벡터 LVC0는 상기 법선축 방향의 세로 성분 VOL과 상기 세로 성분에 직교하는 가로 성분 VOT로 이루어지고,
    상기 격자 벡터 LVC3는 상기 법선축 방향의 세로 성분 V3L과 상기 세로 성분에 직교하는 가로 성분 V3T로 이루어지며,
    가로 방향에 관한 격자 부정합도 (V3T-V0T)/V0T는 -0.15% 이상이고,
    상기 격자 부정합도 (V3T-V0T)/V0T는 0% 이하이며,
    상기 육방정계 질화갈륨에 있어서의 c축과 상기 법선축에 수직인 결정축의 방향과 이 결정축 방향의 격자 상수 d0N의 크기는 격자 벡터 LVN0에 의해서 나타내어지고,
    상기 InX3AlY3Ga1 - X3 - Y3N층을 위한 반도체 재료의 c축과 상기 법선축에 수직인 결정축의 방향과 이 결정축 방향의 격자 상수 d3N의 크기는 격자 벡터 LVN3에 의해서 나타내어지며,
    상기 격자 벡터 LVN0는 상기 법선축 방향의 세로 성분 V0NL과 상기 세로 성분에 직교하는 가로 성분 V0NT로 이루어지고,
    상기 격자 벡터 LVN3는 상기 법선축 방향의 세로 성분 V3NL과 상기 세로 성분에 직교하는 가로 성분 V3NT로 이루어지며,
    가로 방향에 관한 격자 부정합도 (V3NT-V0NT)/V0NT는 0% 이상이고,
    상기 격자 부정합도 (V3NT-V0NT)/V0NT는 0.2% 이하인 것을 특징으로 하는 질화물 반도체 발광 소자.
  26. 제1항 내지 제25항 중의 어느 한 항에 있어서, 상기 발광층은 활성층 및 광가이드층을 포함하고,
    상기 광가이드층은 상기 InX1AlY1Ga1 - X1 - Y1N층과 상기 활성층의 사이에 마련되며,
    상기 활성층은 상기 양자우물 구조를 갖는 것을 특징으로 하는 질화물 반도체 발광 소자.
  27. 제26항에 있어서, 상기 광가이드층은 InGaN층을 포함하고, 상기 InGaN층의 In 조성이 0.02 이상 0.06 이하인 것을 특징으로 하는 질화물 반도체 발광 소자.
  28. 제27항에 있어서, 상기 광가이드층의 상기 InGaN층과 상기 지지 기체의 사이에 있는 반도체층과 상기 InGaN층과의 계면에 있어서의 미스핏 전위 밀도는, 1×105 cm-1 이하인 것을 특징으로 하는 질화물 반도체 발광 소자.
  29. 제27항 또는 제28항에 있어서, 상기 광가이드층의 상기 InGaN층과 상기 지지 기체의 사이에 있는 반도체층과 상기 InGaN층과의 계면에 있어서의 미스핏 전위 밀도는, 5×103 cm-1 이상인 것을 특징으로 하는 질화물 반도체 발광 소자.
  30. 제26항 내지 제29항 중의 어느 한 항에 있어서, 상기 발광층은 다른 광가이드층을 더 포함하고, 상기 다른 광가이드층은 상기 InX2AlY2Ga1 - X2 - Y2N층과 상기 활성층의 사이에 마련되는 것을 특징으로 하는 질화물 반도체 발광 소자.
  31. 제30항에 있어서, 상기 다른 광가이드층은 InGaN층을 포함하고, 상기 InGaN층의 In 조성이 0.02 이상 0.06 이하인 것을 특징으로 하는 질화물 반도체 발광 소자.
  32. 제1항 내지 제31항 중의 어느 한 항에 있어서, 상기 발광층은 400 ㎚ 이상 550 ㎚ 이하의 파장 범위의 빛을 발생시키도록 마련되어 있는 것을 특징으로 하는 질화물 반도체 발광 소자.
  33. 제1항 내지 제32항 중의 어느 한 항에 있어서, 상기 반극성 주면의 경사각은, 10도 이상 80도 이하 및 100도 이상 170도 이하의 범위에 있는 것을 특징으로 하는 질화물 반도체 발광 소자.
  34. 제1항 내지 제33항 중의 어느 한 항에 있어서, 상기 반극성 주면의 경사각은, 63도 이상 80도 이하 및 100도 이상 117도 이하의 범위에 있는 것을 특징으로 하는 질화물 반도체 발광 소자.
  35. 질화물 반도체 발광 소자를 위한 에피택셜 기판으로서,
    육방정계 질화갈륨으로 이루어지고, 상기 육방정계 질화갈륨의 c축에 직교하는 면에 대하여 경사진 반극성 주면을 갖는 기판과,
    상기 기판 상에 마련되며, 질화갈륨계 반도체로 이루어지는 발광층과,
    상기 기판과 상기 발광층의 사이에 마련된 InX1AlY1Ga1 - X1 -Y1N(0＜X1＜1, 0＜Y1＜1, X1＋Y1＜1)층과,
    p형 질화갈륨계 반도체층
    을 구비하며, 상기 기판, 상기 InX1AlY1Ga1 - X1 - Y1N층, 상기 발광층 및 상기 p형 질화갈륨계 반도체층은, 상기 기판의 상기 반극성 면의 법선축을 따라서 순차 배열되어 있고,
    상기 발광층은, InGaN층을 포함하는 양자우물 구조를 가지며,
    상기 InX1AlY1Ga1 - X1 - Y1N층의 두께는 상기 양자우물 구조의 두께보다도 두껍고,
    상기 InX1AlY1Ga1 - X1 - Y1N층의 밴드갭은 육방정계 질화갈륨의 밴드갭 이상이며,
    상기 InX1AlY1Ga1 - X1 - Y1N층에는 n형 도펀트가 첨가되어 있고,
    상기 InX1AlY1Ga1 - X1 - Y1N층의 c면은 상기 법선축에 대하여 경사져 있는 것을 특징으로 하는 에피택셜 기판.
  36. 제35항에 있어서, 상기 육방정계 질화갈륨에 있어서의 c축 방향과 이 c축 방향의 격자 상수 d0의 크기는 격자 벡터 LVC0에 의해서 나타내어지며,
    상기 InX1AlY1Ga1 - X1 - Y1N층에 있어서의 c축 방향과 이 c축 방향의 격자 상수 d1의 크기는 격자 벡터 LVC1에 의해서 나타내어지고,
    상기 격자 벡터 LVC0는 상기 법선축 방향의 세로 성분 VOL과 상기 세로 성분에 직교하는 가로 성분 VOT로 이루어지며,
    상기 격자 벡터 LVC1은 상기 법선축 방향의 세로 성분 V1L과 상기 세로 성분에 직교하는 가로 성분 V1T로 이루어지고,
    c축 가로 방향에 관한 격자 부정합도 (V1T-V0T)/V0T는 -0.15% 이상이며,
    상기 격자 부정합도는 0.2% 이하인 것을 특징으로 하는 에피택셜 기판.
  37. 제35항 또는 제36항에 있어서, 상기 반극성 주면의 경사각은, 10도 이상 80도 이하의 범위 또는 100도 이상 170도 이하의 범위에 있는 것을 특징으로 하는 에피택셜 기판.
  38. 질화물 반도체 발광 소자를 제작하는 방법으로서,
    육방정계 질화갈륨으로 이루어지며, 상기 육방정계 질화갈륨의 c축에 직교하는 면에 대하여 경사진 반극성 주면을 갖는 기판을 준비하는 공정과,
    n형 도펀트를 첨가하면서, InX1AlY1Ga1 - X1 - Y1N 클래드(0＜X1＜1, 0＜Y1＜1, X1＋Y1＜1)층을 상기 기판의 상기 반극성 면 상에 성장시키는 공정과,
    질화갈륨계 반도체로 이루어지는 발광층을 상기 InX1AlY1Ga1 - X1 - Y1N 클래드층 상에 형성하는 공정과,
    InX2AlY2Ga1 - X2 - Y2N 전자 블록(0＜X2＜1, 0＜Y2＜1, X2＋Y2＜1)층을 상기 발광층 상에 성장시키는 공정과,
    p형 도펀트를 첨가하면서, 상기 InX2AlY2Ga1 - X2 - Y2N 전자 블록층 상에 InX3AlY3Ga1-X3-Y3N 클래드(0＜X3＜1, 0＜Y3＜1, X3＋Y3＜1)층을 성장시키는 공정
    을 포함하고, 상기 발광층은, InGaN층을 포함하는 양자우물 구조를 가지며,
    상기 InX1AlY1Ga1 - X1 - Y1N 클래드층의 두께는 상기 양자우물 구조의 두께보다도 두껍고,
    상기 InX1AlY1Ga1 - X1 - Y1N 클래드층의 밴드갭은 육방정계 질화갈륨의 밴드갭 이상이며,
    상기 InX1AlY1Ga1 - X1 - Y1N 클래드층의 c면은 상기 법선축에 대하여 경사져 있고,
    상기 InX2AlY2Ga1 - X2 - Y2N 전자 블록층의 c면은 상기 법선축에 대하여 경사져 있으며,
    상기 InX3AlY3Ga1 - X3 - Y3N 클래드층의 c면은 상기 법선축에 대하여 경사져 있는 것을 특징으로 하는 질화물 반도체 발광 소자 제작 방법.
  39. 제38항에 있어서, 상기 InX3AlY3Ga1 - X3 - Y3N 클래드층 상에 p형 질화갈륨계 반도체층을 성장시키는 공정을 더 포함하며,
    상기 InX2AlY2Ga1 - X2 - Y2N 전자 블록층의 성장 온도는 섭씨 800도 이상 섭씨 900도 이하이고,
    상기 InX3AlY3Ga1 - X3 - Y3N 클래드층의 성장 온도는 섭씨 800도 이상 섭씨 900도 이하이며,
    상기 p형 질화갈륨계 반도체층의 성장 온도는 섭씨 800도 이상 섭씨 900도 이하인 것을 특징으로 하는 질화물 반도체 발광 소자 제작 방법.
KR1020117018284A 2009-01-23 2009-12-28 질화물 반도체 발광 소자, 에피택셜 기판 및 질화물 반도체 발광 소자를 제작하는 방법 KR20110111468A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2009013307 2009-01-23
JPJP-P-2009-013307 2009-01-23
JP2009167084A JP5316276B2 (ja) 2009-01-23 2009-07-15 窒化物半導体発光素子、エピタキシャル基板、及び窒化物半導体発光素子を作製する方法
JPJP-P-2009-167084 2009-07-15

Publications (1)

Publication Number Publication Date
KR20110111468A true KR20110111468A (ko) 2011-10-11

Family

ID=42355759

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117018284A KR20110111468A (ko) 2009-01-23 2009-12-28 질화물 반도체 발광 소자, 에피택셜 기판 및 질화물 반도체 발광 소자를 제작하는 방법

Country Status (7)

Country Link
US (1) US8357946B2 (ko)
EP (1) EP2390972A4 (ko)
JP (1) JP5316276B2 (ko)
KR (1) KR20110111468A (ko)
CN (1) CN102292884B (ko)
TW (1) TW201034326A (ko)
WO (1) WO2010084697A1 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011003661A (ja) * 2009-06-17 2011-01-06 Rohm Co Ltd 半導体レーザ素子
CN102484047A (zh) * 2009-08-21 2012-05-30 加利福尼亚大学董事会 在异质界面处具有错配位错的部分或完全驰豫合金上的基于半极性氮化物的装置
US8481991B2 (en) 2009-08-21 2013-07-09 The Regents Of The University Of California Anisotropic strain control in semipolar nitride quantum wells by partially or fully relaxed aluminum indium gallium nitride layers with misfit dislocations
JP5589380B2 (ja) * 2009-12-28 2014-09-17 日亜化学工業株式会社 窒化物半導体素子
US8897329B2 (en) * 2010-09-20 2014-11-25 Corning Incorporated Group III nitride-based green-laser diodes and waveguide structures thereof
JP6031733B2 (ja) * 2010-09-27 2016-11-24 住友電気工業株式会社 ＧａＮ結晶の製造方法
JP5842324B2 (ja) * 2010-11-05 2016-01-13 住友電気工業株式会社 Ｉｉｉ族窒化物半導体素子、ｉｉｉ族窒化物半導体素子を作製する方法、及びエピタキシャル基板
JP5781292B2 (ja) * 2010-11-16 2015-09-16 ローム株式会社 窒化物半導体素子および窒化物半導体パッケージ
JP5139555B2 (ja) * 2011-04-22 2013-02-06 住友電気工業株式会社 窒化物半導体レーザ、及びエピタキシャル基板
JP2012248575A (ja) * 2011-05-25 2012-12-13 Sumitomo Electric Ind Ltd 窒化物半導体レーザ素子、エピタキシャル基板、及び窒化物半導体レーザ素子を作製する方法
US8648384B2 (en) * 2011-07-25 2014-02-11 Lg Innotek Co., Ltd. Light emitting device
JP5668647B2 (ja) * 2011-09-06 2015-02-12 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子およびその製造方法
JP5351290B2 (ja) 2012-01-05 2013-11-27 住友電気工業株式会社 窒化物半導体レーザ、及びエピタキシャル基板
JP2013168393A (ja) * 2012-02-14 2013-08-29 Sony Corp 半導体素子
KR101961303B1 (ko) * 2012-05-30 2019-03-25 엘지이노텍 주식회사 발광소자 패키지 및 조명시스템
KR20140019635A (ko) * 2012-08-06 2014-02-17 엘지이노텍 주식회사 발광 소자 및 발광 소자 패키지
JP5733295B2 (ja) * 2012-12-04 2015-06-10 住友電気工業株式会社 窒化物半導体発光素子、窒化物半導体発光素子を作製する方法
KR102053388B1 (ko) * 2013-06-11 2019-12-06 엘지이노텍 주식회사 발광소자
CN103325895B (zh) * 2013-07-04 2016-04-20 江苏中谷光电股份有限公司 氮化镓单晶非极性面衬底生长氮化镓发光二极管的方法
JPWO2016017593A1 (ja) * 2014-07-28 2017-04-27 住友化学株式会社 半導体発光装置の製造方法
WO2020017207A1 (ja) * 2018-07-20 2020-01-23 ソニーセミコンダクタソリューションズ株式会社 半導体発光素子

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6072197A (en) * 1996-02-23 2000-06-06 Fujitsu Limited Semiconductor light emitting device with an active layer made of semiconductor having uniaxial anisotropy
JP3816176B2 (ja) * 1996-02-23 2006-08-30 富士通株式会社 半導体発光素子及び光半導体装置
JPH104244A (ja) * 1996-06-14 1998-01-06 Matsushita Electric Ind Co Ltd 半導体発光素子
US6849472B2 (en) * 1997-09-30 2005-02-01 Lumileds Lighting U.S., Llc Nitride semiconductor device with reduced polarization fields
JP4075324B2 (ja) 2001-05-10 2008-04-16 日亜化学工業株式会社 窒化物半導体素子
WO2002103812A1 (en) * 2001-06-13 2002-12-27 Matsushita Electric Industrial Co., Ltd. Nitride semiconductor, production method therefor and nitride semiconductor element
JP2003298192A (ja) * 2002-02-04 2003-10-17 Sanyo Electric Co Ltd 窒化物系半導体レーザ素子
PL211286B1 (pl) * 2004-08-15 2012-04-30 Inst Wysokich Ciśnień Polskiej Akademii Nauk Azotkowa dioda laserowa i sposób wytwarzania azotkowej diody laserowej
JP2006332370A (ja) * 2005-05-26 2006-12-07 Sumitomo Electric Ind Ltd 窒化物半導体発光素子
WO2006130696A2 (en) * 2005-06-01 2006-12-07 The Regents Of The University Of California Technique for the growth and fabrication of semipolar (ga,al,in,b)n thin films, heterostructures, and devices
JP4928874B2 (ja) * 2006-08-31 2012-05-09 三洋電機株式会社 窒化物系半導体発光素子の製造方法および窒化物系半導体発光素子
JP2008010835A (ja) * 2006-05-31 2008-01-17 Sumitomo Electric Ind Ltd 窒化物結晶の表面処理方法、窒化物結晶基板、エピタキシャル層付窒化物結晶基板および半導体デバイス、ならびにエピタキシャル層付窒化物結晶基板および半導体デバイスの製造方法
JP4435123B2 (ja) * 2006-08-11 2010-03-17 ソニー株式会社 表示装置の駆動方法
KR101316423B1 (ko) * 2007-08-09 2013-10-08 엘지이노텍 주식회사 반도체 발광소자 및 그 제조방법
JP5003527B2 (ja) * 2008-02-22 2012-08-15 住友電気工業株式会社 Ｉｉｉ族窒化物発光素子、及びｉｉｉ族窒化物系半導体発光素子を作製する方法
JP2008277865A (ja) * 2008-08-18 2008-11-13 Sony Corp 発光ダイオードの駆動方法、表示装置の駆動方法、電子機器の駆動方法および光通信装置の駆動方法

Also Published As

Publication number Publication date
EP2390972A4 (en) 2013-09-18
CN102292884A (zh) 2011-12-21
WO2010084697A1 (ja) 2010-07-29
US20110309328A1 (en) 2011-12-22
TW201034326A (en) 2010-09-16
JP5316276B2 (ja) 2013-10-16
CN102292884B (zh) 2013-07-03
JP2010192865A (ja) 2010-09-02
US8357946B2 (en) 2013-01-22
EP2390972A1 (en) 2011-11-30

Similar Documents

Publication Publication Date Title
JP5316276B2 (ja) 窒化物半導体発光素子、エピタキシャル基板、及び窒化物半導体発光素子を作製する方法
KR101269315B1 (ko) Ⅲ족 질화물 반도체 레이저 및 ⅲ족 질화물 반도체 레이저를 제작하는 방법
KR20110069129A (ko) 질화갈륨계 반도체 발광 소자, 질화갈륨계 반도체 발광 소자를 제작하는 방법, 질화갈륨계 발광 다이오드, 에피택셜 웨이퍼 및 질화갈륨계 발광 다이오드를 제작하는 방법
US8476615B2 (en) GaN-based semiconductor light emitting device and the method for making the same
WO2013002389A1 (ja) Ｉｉｉ族窒化物半導体素子、及び、ｉｉｉ族窒化物半導体素子の製造方法
KR20100099066A (ko) 질화갈륨계 반도체 광소자, 질화갈륨계 반도체 광소자를 제조하는 방법 및 에피택셜 웨이퍼
JP2011023539A (ja) Ｉｉｉ族窒化物半導体光素子
US8483251B2 (en) Group III nitride semiconductor laser diode, and method for producing group III nitride semiconductor laser diode
JP5310382B2 (ja) Ｉｉｉ族窒化物半導体光素子、及びｉｉｉ族窒化物半導体光素子を作製する方法
JP5522147B2 (ja) 窒化物半導体発光素子、及び、窒化物半導体発光素子の作製方法
JP2011119374A (ja) 窒化物半導体素子及びその製造方法、並びに、半導体装置
KR20120025607A (ko) Ⅲ족 질화물 반도체 소자, 에피택셜 기판 및 ⅲ족 질화물 반도체 소자를 제작하는 방법
JP2003086840A (ja) ＧａＮ系半導体発光ダイオード
JP4788138B2 (ja) 窒化物半導体素子
JPH11224972A (ja) 窒化物半導体発光素子
JP2009224602A (ja) 窒化物半導体レーザ、窒化物半導体レーザを作製する方法、及び窒化物半導体レーザのためのエピタキシャルウエハ
JP5355768B2 (ja) 半導体積層構造の製造方法
JP4586094B2 (ja) 半導体発光素子
JP5173673B2 (ja) 半導体発光素子
JP5379216B2 (ja) Ｉｉｉ族窒化物半導体レーザ
JP2011188000A (ja) Ｉｉｉ族窒化物半導体レーザ、及びｉｉｉ族窒化物半導体レーザを作製する方法
JP2014078763A (ja) 窒化物半導体発光素子、及び、窒化物半導体発光素子の作製方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right