KR20120025607A - Ⅲ족 질화물 반도체 소자, 에피택셜 기판 및 ⅲ족 질화물 반도체 소자를 제작하는 방법 - Google Patents

Ⅲ족 질화물 반도체 소자, 에피택셜 기판 및 ⅲ족 질화물 반도체 소자를 제작하는 방법 Download PDF

Info

Publication number
KR20120025607A
KR20120025607A KR1020127001094A KR20127001094A KR20120025607A KR 20120025607 A KR20120025607 A KR 20120025607A KR 1020127001094 A KR1020127001094 A KR 1020127001094A KR 20127001094 A KR20127001094 A KR 20127001094A KR 20120025607 A KR20120025607 A KR 20120025607A
Authority
KR
South Korea
Prior art keywords
axis
group iii
iii nitride
nitride semiconductor
degrees
Prior art date
Application number
KR1020127001094A
Other languages
English (en)
Inventor
요헤이 엔야
유스케 요시즈미
다카시 교노
다카미치 스미토모
가츠시 아키타
마사키 우에노
다카오 나카무라
Original Assignee
스미토모덴키고교가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모덴키고교가부시키가이샤 filed Critical 스미토모덴키고교가부시키가이샤
Publication of KR20120025607A publication Critical patent/KR20120025607A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/32—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures
    • H01S5/3202—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth
    • H01S5/320275—Structure or shape of the active region; Materials used for the active region comprising PN junctions, e.g. hetero- or double- heterostructures grown on specifically orientated substrates, or using orientation dependent growth semi-polar orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S2302/00—Amplification / lasing wavelength
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Electromagnetism (AREA)
  • Materials Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)
  • Crystals, And After-Treatments Of Crystals (AREA)

Abstract

양호한 표면 모폴로지를 갖는 반극성의 에피택셜막을 포함하는 Ⅲ족 질화물 반도체 소자를 제공한다. Ⅲ족 질화물 반도체로 이루어지는 지지 기체(13)의 주면(13a)은, 상기 Ⅲ족 질화물 반도체의 c축에 대하여 정해진 각도(ALPHA)로 경사진 기준축(Ax)에 직교하는 기준 평면(RSUB)을 따라서 뻗어 있다. 기준축(Ax)은, 상기 Ⅲ족 질화물 반도체의 c축에서 m축으로의 방향으로 10도 이상 80도 미만 범위 내의 제1 각도(ALPHA1)로 경사진다. 주면(13a)은 반극성을 보인다. 기준축(Ax)은, 상기 Ⅲ족 질화물 반도체의 c축에서 a축으로의 방향으로 -0.30도 이상 +0.30도 이하 범위 내의 제2 각도(ALPHA2)에 있다. 기준축(Ax)은 주면(13a)의 법선 방향으로 뻗어 있다. 에피택셜 반도체 영역(15)의 최외측 표면(15a)의 모폴로지는 복수의 피트를 포함하고, 이 피트의 피트 밀도는 5×104 cm-2 이하이다.

Description

Ⅲ족 질화물 반도체 소자, 에피택셜 기판 및 Ⅲ족 질화물 반도체 소자를 제작하는 방법{GROUP-Ⅲ NITRIDE SEMICONDUCTOR ELEMENT, EPITAXIAL SUBSTRATE, AND METHOD FOR FABRICATING A GROUP-Ⅲ NITRIDE SEMICONDUCTOR ELEMENT}
본 발명은, Ⅲ족 질화물 반도체 소자, 에피택셜 기판 및 Ⅲ족 질화물 반도체 소자를 제작하는 방법에 관한 것이다.
비특허문헌 1에는, m면 GaN 기판에 있어서의 미스컷트의 영향에 관해서 기재되어 있다. 실험은, [000-1] 방향으로 미스컷트 각도를 갖는 (1-100)면 GaN 기판을 이용하여 이루어진다. 미스컷트각은 0.45, 0.75, 5.4 및 9.6도였다. 표면 모폴로지(morphology)는 미스컷트 각도가 증대됨에 따라서 개선된다.
비특허문헌 2에는, m면 GaN 상에서의 피라미드 형상의 힐록에 관해서 기재되어 있다. 미스컷트각을 0에서 10도로 a축에서 c-축으로의 방향으로 변경하면, 힐록이 저감된다.
비특허문헌 3에는, m면 GaN 기판 상에 제작된 InGaN/GaN 발광 다이오드의 광학 특성에 관해서, GaN 기판의 결정축의 경사에 대해서 기재되어 있다.
비특허문헌 4에는, 반극성 (11-22)면 GaN 기판 상에 형성된 InGaN/GaN 양자우물 구조가 기재되어 있다.
비특허문헌 1 : Hisashi Yamada et al., Jpn. J. Appl. Phys. Vol. 46, No. 46, (2007), pp. L1117-L1119 비특허문헌 2 : A. Hirai et al., Appl. Phys. Lett. 91, 191906(2007) 비특허문헌 3 : Hisashi Yamada et al., J. Crystal Growth, 310,(2008), pp. 4968-4971 비특허문헌 4 : M. Ueda et al., Appl. Phys. Lett. 89 211907(2006)
GaN과 같은 Ⅲ족 질화갈륨계 반도체 기판의 반극성면 GaN 상에 에피택셜로 성장된 GaN막에서는, 그 표면 모폴로지가 양호하지 않다. 발명자들의 지견에 따르면, 반극성 질화갈륨계 반도체 상에의 에피택셜 성장은, c면, m면, a면과 같은 면 방위의 결정면에의 성장과 다른 양상을 보인다.
발명자들의 실험에 따르면, 반극성 질화갈륨계 반도체의 에피택셜막의 표면 모폴로지에는 피트와 같은 비교적 큰 오목부가 나타난다. 반극성면에서의 피트는 c면에서의 피트와 다른 형상을 갖는다. 에피택셜막의 반극성면에 있어서의 피트의 형상이 대칭성을 갖지 않고, 개구의 형상은 큰 종횡비를 보이는 가로로 긴 혹은 세로로 긴 형상을 이룬다. 그러므로, 반극성면에서의 피트는 에피택셜막 표면에 있어서 큰 영역에 영향을 준다.
발명자들의 검토에 따르면, 반극성면에 있어서의 피트는, 반도체 소자에 있어서 누설 전류를 증가시킨다. 또한, 전극이, 상기 피트를 포함하는 표면 모폴로지의 에피택셜막 상에 형성되면, 순방향 및 역방향으로의 전압 인가에 있어서, 이 모폴로지 이상에 기인하여 누설이 생긴다. 또한, 발광 소자에서는, 발광의 파장 반치폭이 증대된다.
본 발명은, 양호한 표면 모폴로지를 갖는 반극성의 에피택셜막을 포함하는 Ⅲ족 질화물 반도체 소자를 제공하는 것을 목적으로 하고, 또한 이 Ⅲ족 질화물 반도체 소자를 위한 에피택셜 기판을 제공하는 것을 목적으로 하며, 또한 상기 Ⅲ족 질화물 반도체 소자를 제작하는 방법을 제공하는 것을 목적으로 한다.
본 발명의 일 측면에 따른 Ⅲ족 질화물 반도체 소자는, (a) Ⅲ족 질화물 반도체를 포함하며, 상기 Ⅲ족 질화물 반도체의 c축에 대하여 정해진 각도(ALPHA)로 경사진 기준축에 직교하는 제1 기준 평면을 따라서 뻗어 있는 주면을 갖는 지지 기체와, (b) 상기 지지 기체의 상기 주면 상에 형성된 에피택셜 반도체 영역을 포함한다. 상기 에피택셜 반도체 영역은, 복수의 질화갈륨계 반도체층을 포함하고, 상기 기준축은, 상기 Ⅲ족 질화물 반도체의 c축에서부터 m축 및 a축 중 어느 한쪽의 제1 결정축으로의 방향으로 10도 이상 80도 미만의 범위의 제1 각도(ALPHA1)로 경사져 있고, 상기 기준축은, 상기 Ⅲ족 질화물 반도체의 c축에서부터 m축 및 a축 중 어느 다른 한쪽의 제1 결정축으로의 방향으로 -0.30도 이상 +0.30도 이하의 범위의 제2 각도(ALPHA2)로 경사져 있고, 상기 정해진 각도, 상기 제1 각도 및 상기 제2 각도는 ALPHA=(ALPHA12+ALPHA22)1/2이라는 관계를 가지며, 상기 에피택셜 반도체 영역의 최외측 표면의 모폴로지는 복수의 피트를 포함하며, 상기 피트의 피트 밀도는 5×104 cm-2 이하이다.
본 발명의 다른 측면은, Ⅲ족 질화물 반도체 소자를 위한 에피택셜 기판이다. 이 에피택셜 기판은, (a) Ⅲ족 질화물 반도체를 포함하며, 상기 Ⅲ족 질화물 반도체의 c축에 대하여 정해진 각도(ALPHA)로 경사진 기준축에 직교하는 제1 기준 평면을 따라서 뻗어 있는 주면을 갖는 기판과, (b) 상기 기판의 상기 주면 상에 형성된 에피택셜 반도체 영역을 포함한다. 상기 에피택셜 반도체 영역은, 복수의 질화갈륨계 반도체층을 포함하고, 상기 기준축은, 상기 Ⅲ족 질화물 반도체의 c축에서부터 m축 및 a축 중 어느 한쪽의 제1 결정축으로의 방향으로 10도 이상 80도 미만의 범위의 제1 각도(ALPHA1)로 경사져 있고, 상기 기준축은, 상기 Ⅲ족 질화물 반도체의 c축에서부터 m축 및 a축 중 어느 다른 한쪽의 제2 결정축으로의 방향으로 -0.30도 이상 +0.30도 이하의 범위의 제2 각도(ALPHA2)로 경사져 있고, 상기 정해진 각도, 상기 제1 각도 및 상기 제2 각도는 ALPHA=(ALPHA12+ALPHA22)1/2이라는 관계를 가지며, 상기 에피택셜 반도체 영역의 최외측 표면의 모폴로지는 복수의 피트를 포함하며, 상기 피트의 피트 밀도는 5×104 cm-2 이하이다.
전술한 측면에 있어서의 Ⅲ족 질화물 반도체 소자 및 에피택셜 기판에서는, 제2 각도(ALPHA2)의 값이 -0.30도 이상 +0.30도 이하의 범위에 있다. 반극성면의 하지(下地) 상에 형성되는 에피택셜 반도체 영역에 있어서, 상기 결정축에 대하여 c축의 경사 방향이 약간 변위됨에 기인하는 피트 생성과 그 확대가 억제된다. 그러므로, 에피택셜 반도체 영역은, 반극성의 에피택셜막에 양호한 표면 모폴로지가 제공된다.
본 발명의 또 다른 측면은, Ⅲ족 질화물 반도체 소자를 제작하는 방법이다. 이 방법은, (a) Ⅲ족 질화물 반도체를 포함하며, 상기 Ⅲ족 질화물 반도체의 c축에 대하여 정해진 각도(ALPHA)로 경사진 기준축에 직교하는 제1 기준 평면을 따라서 뻗어 있는 주면을 갖는 기판을 준비하는 공정과, (b) 상기 기판의 상기 주면 상에, 복수의 질화갈륨계 반도체층을 포함하는 에피택셜 반도체 영역을 성장시키는 공정을 포함한다. 상기 에피택셜 반도체 영역은, 복수의 질화갈륨계 반도체층을 포함하고, 상기 기준축은, 상기 Ⅲ족 질화물 반도체의 c축에서부터 m축 및 a축 중 어느 한쪽의 제1 결정축으로의 방향으로 10도 이상 80도 미만의 범위의 제1 각도(ALPHA1)로 경사져 있고, 상기 기준축은, 상기 Ⅲ족 질화물 반도체의 c축에서부터 m축 및 a축 중 어느 다른 한쪽의 제2 결정축으로의 방향으로 -0.30도 이상 +0.30도 이하의 범위의 제2 각도(ALPHA2)로 경사져 있고, 상기 정해진 각도, 상기 제1 각도 및 상기 제2 각도는 ALPHA=(ALPHA12+ALPHA22)1/2이라는 관계를 가지며, 상기 에피택셜 반도체 영역의 최외측 표면의 모폴로지는 복수의 피트를 포함하며, 상기 피트의 피트 밀도는 5×104 cm-2 이하이다.
이 측면에 따르면, 제2 각도(ALPHA2)의 값이 -0.30도 이상 +0.30도 이하의 범위에 있다. 에피택셜 반도체 영역이 반극성면의 하지 상에의 성장에 있어서, 상기 결정축에 대하여 c축의 경사 방향이 약간 변위됨에 기인하는 피트 생성 및 그 확대가 억제된다. 그러므로, Ⅲ족 질화물 반도체 소자의 제작에 있어서 반극성의 에피택셜막에 양호한 표면 모폴로지가 제공된다.
상기 측면에 따른 발명에서는, 상기 피트의 개구에 있어서, 상기 Ⅲ족 질화물 반도체의 c축과 상기 제1 결정축에 의해 규정되는 제2 기준 평면과 상기 피트와의 교차에 의해 규정되는 제1 방향에 관한 제1 개구 폭은, 상기 제1 방향에 직교하는 제2 방향에 관한 제2 개구 폭보다 작다. 본 발명에 따르면, 반극성면에 있어서의 피트는 c면에서의 피트와 다른 형상을 갖는다. 에피택셜막의 반극성면에서의 피트 형상이 대칭성을 갖지 않고, 큰 종횡비를 보이는 가로로 길거나 혹은 세로로 긴 형상을 이룬다. 그러므로, 반극성면에서의 피트는 에피택셜막 표면에 있어서 큰 영역에 영향을 주기 때문에, 피트 밀도의 저감은, 양호한 모폴로지의 표면을 확대하기 위해서 유효하다.
상기 측면에 따른 발명에서, 상기 에피택셜 반도체 영역의 막 두께는 2 ㎛ 이상이다. 본 발명에 따르면, 반극성면에서의 상기 피트는, 관통 전위와 같은 결정 결함을 기점(起點)으로 하여 일어나는 성장 이상이 원인이라고 생각된다. 에피택셜 반도체 영역의 막 두께가 전술한 값 정도가 되면, 성장 이상의 빈도가 피트 밀도의 증대에 영향을 주게 된다. 성장 이상의 대부분은, 에피택셜 반도체 영역의 최외측 표면에 모폴로지 이상을 야기한다. 관통 전위는 예컨대 하지의 질화물 영역으로부터 이어지는 것이 있다.
상기 측면에 따른 발명에서, 상기 복수의 피트 중 일부는 100 nm 이상의 깊이를 갖는다. 본 발명에 따르면, 피트는, 성장 이상이 성장 중에 에피택셜 반도체 영역의 표면까지 이어져 생긴다. 깊은 피트는 반도체 소자의 전기적 특성에 영향을 준다.
상기 측면에 따른 발명에서, 상기 제1 각도는 63도 이상 80도 미만일 수 있다. 본 발명에 따르면, 전술한 각도 범위의 에피택셜 반도체 영역의 표면에 있어서, 다른 각도 범위에 비해서 피트 밀도가 증가하는 경향이 있다.
상기한 측면에 따른 발명에서는, 상기 제1 각도는 -0.10도 이상 +0.10도 이하의 범위에 있는 것이 좋다. 본 발명에 따르면, 제1 각도가 상기 범위에 있을 때, 피트 밀도의 저감에 좋다.
상기 측면에 따른 발명에서, 상기 피트 밀도는 5×103 cm-2 이하일 수 있다. 본 발명에 따르면, 양호한 피트 밀도의 에피택셜 반도체 영역이 제공된다.
상기 측면에 따른 발명에서, 상기 에피택셜 반도체 영역은, InGaN층을 포함하며, 상기 제1 각도는 70도 이상 80도 미만일 수 있다. 본 발명에 따르면, 높은 In 조성의 InGaN층을 제작할 수 있고, 이 InGaN층에서 피트 밀도를 저감시킬 수 있다.
상기 측면에 따른 발명에서는, 상기 제1 각도는 72도 이상 78도 미만일 수 있다. 본 발명에 따르면, 높은 In 조성 및 낮은 In 편석(偏析)의 InGaN층을 제작할 수 있고, 이 InGaN층에 있어서 피트 밀도를 저감시킬 수 있다.
상기 측면에 따른 Ⅲ족 질화물 반도체 소자에서는, 상기 에피택셜 반도체 영역에 접촉되는 전극을 더 구비할 수 있다. 본 발명에 따르면, 상기 피트에 기인하는 누설 전류를 저감할 수 있는 전극을 Ⅲ족 질화물 반도체 소자에 제공할 수 있다.
상기 측면에 따른 발명에서, 상기 에피택셜 반도체 영역은, 제1 도전형 질화갈륨계 반도체층, 제2 도전형 질화갈륨계 반도체층 및 발광층을 포함하고, 상기 발광층은, 상기 제1 도전형 질화갈륨계 반도체층과 상기 제2 도전형 질화갈륨계 반도체층 사이에 형성될 수 있다. 본 발명에 따르면, 에피택셜 반도체 영역의 성장 중에, 피트는 어느 패싯면으로 구성되어 있으며, 에피택셜 반도체 영역을 위한 질화갈륨계 반도체는 원래의 성장면뿐만 아니라 피트의 패싯면 상에도 성장된다. 패싯면에 있어서의 구성 원소의 취득은, 원래의 성장면에 있어서의 그 구성 원소의 취득과 다르기 때문에, 피트의 근방에서는, 구성 원소의 조성에 변위가 생긴다. 특히, 발광층의 성장 중에는, 패싯면에 있어서의 구성 원소(예컨대, 인듐)의 취득이 원래의 성장면에 있어서의 취득과 다르기 때문에, 피트 근방에서는, 구성 원소의 조성에 변위가 생기고, 이것은 발광 스펙트럼에 있어서의 반치전폭을 증가시킨다.
상기한 측면에 따른 발명에서, 상기 지지 기체 또는 기판의 상기 Ⅲ족 질화물 반도체는 GaN인 것이 좋다. 본 발명에 따르면, GaN 영역 상에 에피택셜 반도체 영역을 형성할 수 있어, 피트 밀도 이외의 결정 품질의 저하를 저감시킬 수 있다.
상기 측면에 따른 발명에서, 상기 지지 기체 또는 기판의 전위 밀도는 1×106 cm-2 이하인 것이 좋다. 본 발명에 따르면, 하지의 전위 밀도에 기인하는 피트의 생성을 저감시킬 수 있다.
본 발명의 또 다른 측면에 따른 Ⅲ족 질화물 반도체 소자의 제작 방법은, 상기 에피택셜 반도체 영역에 접촉을 이루는 전극을 형성하는 공정을 더 포함할 수 있다. 이 방법에 따르면, 피트 밀도가 저감되고 있기 때문에, 전극 바로 아래에 위치하는 피트의 수를 저감시킬 수 있다.
본 발명의 상기 목적과 다른 목적, 특징 및 이점은, 첨부 도면을 참조하여 진행하는 본 발명의 적합한 실시형태의 이하의 상세한 기술로부터 보다 용이하게 밝혀진다.
본 발명에 따르면, 양호한 표면 모폴로지를 갖는 반극성의 에피택셜막을 포함하는 Ⅲ족 질화물 반도체 소자를 제공하는 것을 목적으로 하고, 또한 이 Ⅲ족 질화물 반도체 소자를 위한 에피택셜 기판을 제공하는 것을 목적으로 하며, 또한 상기 Ⅲ족 질화물 반도체 소자를 제작하는 방법을 제공하는 것을 목적으로 한다.
도 1은 본 실시형태에 따른 Ⅲ족 질화물 반도체 소자 및 에피택셜 기판의 공통 요소를 개략적으로 도시하는 도면이다.
도 2는 Ⅲ족 질화물 반도체 소자로서 발광 소자의 구조를 개략적으로 도시하는 도면이다.
도 3은 본 실시형태에 따른 Ⅲ족 질화물 반도체 소자를 제작하는 방법에서의 주요한 공정을 포함하는 공정 흐름을 도시하는 도면이다.
도 4는 본 실시형태에 따른 Ⅲ족 질화물 반도체 소자를 제작하는 방법에서의 주요한 공정을 모식적으로 도시하는 도면이다.
도 5는 반극성 기판 상의 GaN 에피택셜막의 최외측 표면에 나타난 피트를 도시하는 도면이다.
도 6은 반극성 기판 상의 GaN 에피택셜막의 최외측 표면에 나타난 피트를 도시하는 도면이다.
도 7은 몇 개의 제2 각도를 갖는 주면의 GaN 기판 상에 성장된 GaN 에피택셜막의 표면 모폴로지를 도시하는 도면이다.
도 8은 InGaN층을 포함하는 질화갈륨계 에피택셜 반도체 영역의 발광의 면 분포를 도시하는 도면이다.
도 9는 성장 온도를 변화시킨 경우의 GaN 에피택셜막의 표면 모폴로지를 도시하는 도면이다.
도 10은 c축에서부터 m축 방향으로 75도의 각도로 경사진 (20-21)면과 같은 반극성면 상에서의 GaN의 성장을 모식적으로 도시하는 도면이다.
도 11은 본 실시형태에 따른 Ⅲ족 질화물 반도체 발광 소자를 제작하는 방법에서의 주요한 공정을 모식적으로 도시하는 도면이다.
도 12는 실시예 2에서의 반도체 레이저를 개략적으로 도시하는 도면이다.
본 발명의 지견은, 예시로서 도시된 첨부 도면을 참조하고 이하의 상세한 기술을 고려함으로써 용이하게 이해할 수 있다. 이어서, 첨부 도면을 참조하면서, 본 발명의 Ⅲ족 질화물 반도체 소자와 에피택셜 기판 및 Ⅲ족 질화물 반도체 소자와 에피택셜 기판을 제작하는 방법에 따른 실시형태를 설명한다. 가능한 경우에, 동일한 부분에는 동일한 부호를 붙인다.
도 1은 본 실시형태에 따른 Ⅲ족 질화물 반도체 소자 및 에피택셜 기판의 공통 요소를 개략적으로 도시하는 도면이다. Ⅲ족 질화물 반도체 소자(11a)는 지지 기체(13) 및 에피택셜 반도체 영역(15)을 포함하고, 또한 에피택셜 기판(11b)에서는 지지 기체(13)를 대신하여 기판(14)이 이용된다. 이어지는 설명에서는, Ⅲ족 질화물 반도체 소자(11a)를 참조하면서, Ⅲ족 질화물 반도체 소자(11a) 및 에피택셜 기판(11b)을 설명한다. 지지 기체(13)는, Ⅲ족 질화물 반도체를 포함하며, 예컨대 GaN, InGaN, AlGaN, AlN 등을 포함할 수 있다. 지지 기체(13)는 주면(13a) 및 이면(13b)을 갖고 있고, 이면(13b)은 주면(13a)의 반대측의 면이다. 지지 기체(13)의 주면(13a)은 상기 Ⅲ족 질화물 반도체의 c축에 대하여 정해진 각도(ALPHA)로 경사진 기준축(Ax)에 직교하는 제1 기준 평면(RSUB)을 따라서 뻗어 있다. 기준축(Ax)은, 상기 Ⅲ족 질화물 반도체의 c축에서부터 m축 및 a축 중 어느 한쪽의 제1 결정축(예컨대 m축)으로의 방향으로 10도 이상 80도 미만 범위 내의 제1 각도(ALPHA1)로 경사진다. 그러므로, 주면(13a)은 반극성을 보인다. 기준축(Ax)은, 상기 Ⅲ족 질화물 반도체의 c축에서부터 m축 및 a축 중 어느 다른 한쪽의 결정축(예컨대 a축)으로의 방향으로 -0.30도 이상 +0.30도 이하 범위 내의 제2 각도(ALPHA2)에 있다. 제2 기준 평면(RCM)은 Ⅲ족 질화물 반도체의 c축과 결정축(예컨대 m축)에 의해서 규정된다. 도 1에는 대표적인 c면(Sc)이 나타내어져 있고, c축 방향을 나타내는 c축 벡터(VC)도 나타내어져 있다. 본 실시예에서, 기준축(Ax)은 주면(13a)의 법선 방향으로 뻗어 있고, 법선 벡터(VN)와 함께 나타내어진다.
에피택셜 반도체 영역(15)은 지지 기체(13)의 주면(13a) 상에 형성되어 있다. 에피택셜 반도체 영역(15)의 최외측 표면(15a)의 모폴로지는 복수의 피트를 포함하며, 이 피트의 피트 밀도는 5×104 cm-2 이하이다. 본 실시예에서, 기준축(Ax)은 최외측 표면(15a)의 법선 방향으로 뻗어 있다. 본 실시예에서, 에피택셜 반도체 영역(15)은, 예컨대 복수의 질화갈륨계 반도체층(16a, 16b, 16c)을 포함할 수 있다. 질화갈륨계 반도체층(16a)은 지지 기체(13)와 접합(J1)을 이루고, 질화갈륨계 반도체층(16b)은 질화갈륨계 반도체층(16a)과 접합(J2)을 이루고, 질화갈륨계 반도체층(16c)은 질화갈륨계 반도체층(16b)과 접합(J3)을 이룬다. 질화갈륨계 반도체층(16a, 16b, 16c)은 지지 기체(13) 상에 순차 성장된 에피택셜막이다.
Ⅲ족 질화물 반도체 소자(11a)에서는, 제2 각도(ALPHA2)의 값이 -0.30도 이상 +0.30도 이하의 범위에 있다. 반극성면의 하지 상에의 에피택셜 반도체 영역(15)의 성장에 있어서, 상기 결정축에 대하여 c축의 경사 방향이 약간 변위됨에 기인하는 피트 생성이 억제된다. 그러므로, Ⅲ족 질화물 반도체 소자(11a) 및 에피택셜 기판(11b)의 제작에 있어서 반극성의 에피택셜막의 표면(15a)에 양호한 표면 모폴로지가 제공된다.
Ⅲ족 질화물 반도체 소자(11a)에서, 지지 기체(13)(이것과 마찬가지로 에피택셜 기판의 기판)의 Ⅲ족 질화물 반도체는 GaN인 것이 좋다. GaN 영역 상에 에피택셜 반도체 영역을 형성할 수 있어, 피트 밀도 이외의 결정 품질의 저하를 저감시킬 수 있다. 또한, 지지 기체(13)(이것과 마찬가지로 에피택셜 기판의 기판)의 전위 밀도는 1×106 cm-2 이하인 것이 좋다. 본 발명에 따르면, 하지의 전위 밀도에 기인하는 피트의 생성을 저감시킬 수 있다.
도 2는 Ⅲ족 질화물 반도체 소자(11a)로서 발광 소자의 구조를 개략적으로 도시하는 도면이다. 발광 소자는, 예컨대 레이저 다이오드, 발광 다이오드일 수 있다. Ⅲ족 질화물 반도체 소자(11a)가 발광 소자일 때, 도 2에 도시하는 바와 같이, 에피택셜 반도체 영역(15)은, 제1 도전형 질화갈륨계 반도체층(17), 제2 도전형 질화갈륨계 반도체층(19) 및 발광층(21)을 포함한다. 발광층(21)은, 제1 도전형 질화갈륨계 반도체층(17)과 제2 도전형 질화갈륨계 반도체층(19) 사이에 형성될 수 있다. 제1 도전형 질화갈륨계 반도체층(17)은 예컨대 n형 클래드층을 포함할 수 있으며, n형 클래드층은 예컨대 GaN, AlGaN 및 InAlGaN 등을 포함할 수 있다. 제2 도전형 질화갈륨계 반도체층(19)은 p형 클래드층을 포함할 수 있으며, p형 클래드층은 예컨대 GaN, AlGaN 및 InAlGaN 등을 포함할 수 있다. 발광층(21)은 예컨대 양자우물 구조의 활성층(23)을 포함할 수 있으며, 필요한 경우에, 발광층(21)은, 제1 도전형 질화갈륨계 반도체층(17)과 활성층(23) 사이에 형성된 광가이드층(25)을 포함할 수 있고, 광가이드층(25)은 예컨대 GaN층 및/또는 InGaN층을 포함할 수 있다. 발광층(21)은, 제2 도전형 질화갈륨계 반도체층(19)과 활성층(23) 사이에 형성된 광가이드층(27)을 포함할 수 있으며, 광가이드층(27)은 예컨대 GaN층 및/또는 InGaN층을 포함할 수 있다. 활성층(23)은, 기준축(Ax) 방향으로 교대로 배열된 장벽층(23a) 및 우물층(23b)을 포함할 수 있다. 우물층(23b)는 예컨대 InGaN층을 포함할 수 있고, 장벽층(23a)은 예컨대 GaN, InGaN층을 포함할 수 있다.
에피택셜 반도체 영역(15)의 성장 중에, 피트는, 어느 패싯면으로 구성되어 있고, 에피택셜 반도체 영역(15)을 위한 질화갈륨계 반도체는, 원래의 성장면뿐만 아니라 피트의 패싯면 상에도 성장된다. 패싯면에 있어서의 구성 원소의 취득은, 원래의 성장면에 있어서의 상기 구성 원소의 취득과 다르기 때문에, 피트의 근방에서는, 구성 원소의 조성에 변위가 생긴다. 특히, 발광층(21)의 성장 중에는, 패싯면에서의 구성 원소(예컨대, 인듐)의 취득이 원래의 성장면에서의 취득과 다르기 때문에, 피트 근방에서는, 구성 원소의 조성에 변위가 생기고, 이것은 발광 스펙트럼에 있어서의 반치전폭(半値全幅)을 증가시킨다.
Ⅲ족 질화물 반도체 소자(11a)는, 에피택셜 반도체 영역(15)의 표면(15a)에 형성된 전극(29a)을 포함하고, 전극(29a)은, 에피택셜 반도체 영역(15)의 최상층(15a)을 구성하는 컨택트층에 접촉을 이루는 애노드일 수 있다. 피트 밀도가 저감되고 있기 때문에, 상기 피트에 기인하는 누설 전류를 저감시키는 전극(29a)을 Ⅲ족 질화물 반도체 소자(11a)에 제공할 수 있다. 또한, 피트에 기인하는 누설 전류를 저감시킬 수 있는 전극(29a)을 Ⅲ족 질화물 반도체 소자(11a)에 제공할 수 있는 에피택셜 기판을 제공할 수 있다. 에피택셜 반도체 영역(15)의 최상층(15a)은, 누설 전류를 저감시킬 수 있는 양호한 표면 모폴로지를 보인다.
Ⅲ족 질화물 반도체 소자(11a)는, 지지 기체(13)의 이면(13b)에 형성된 전극(29b)을 포함하고, 전극(29b)은 캐소드일 수 있다.
에피택셜 반도체 영역(15)의 최상층(15a)에서의 피트의 개구에 있어서, 상기 피트와 기준 평면(RCM)과의 교차에 의해 규정되는 제1 방향에 관한 제1 개구 폭은, 상기 제1 방향에 직교하는 제2 방향에 관한 제2 개구 폭보다 작다. 반극성면에서의 피트는 c면에서의 피트와 다른 형상을 갖는다. 에피택셜막의 반극성면에서의 피트의 형상은 대칭성을 갖지 않고, 1보다 큰 커다란 종횡비를 보이는 가로로 길거나 혹은 세로로 긴 형상을 이룬다. 그러므로, 반극성면에서의 피트는 에피택셜막 표면에 있어서 큰 영역에 영향을 주기 때문에, 피트 밀도의 저감은, 양호한 모폴로지의 표면을 확대하기 위해서 유효하다.
에피택셜 반도체 영역(15)의 막 두께는 2 ㎛ 이상이다. 반극성면에 있어서의 상기 피트는, 관통 전위와 같은 결정 결함을 기점으로 하여 일어나는 성장 이상이 원인이라고 생각된다. 에피택셜 반도체 영역(15)의 막 두께가 전술한 값 정도가 되면, 성장 이상의 빈도가 피트 밀도의 증대에 영향을 주게 된다. 성장 이상의 대부분은, 에피택셜 반도체 영역(15)의 최외측 표면(15a)에 모폴로지 이상을 야기한다. 관통 전위는 예컨대 하지의 질화물 영역으로부터 이어지는 것이 있다.
복수의 피트 중 일부는 100 nm 이상의 깊이를 갖는다. 피트는, 성장 이상이 성장 중에 에피택셜 반도체 영역(15)의 표면(15a)까지 이어져 생긴다. 깊은 피트는 반도체 소자의 전기적 특성에 영향을 준다.
제1 각도(ALPHA1)는 63도 이상 80도 미만일 수 있다. 이 각도 범위의 에피택셜 반도체 영역(15)의 표면(15a)에서는, 다른 각도 범위에 비해서, 피트 밀도가 증가하는 경향이 있다. 또한, 에피택셜 반도체 영역은 우물층과 같은 InGaN층을 포함할 수 있다. 제1 각도(ALPHA1)는 70도 이상 80도 미만일 수 있다. 높은 In 조성의 InGaN층을 제작할 수 있고, 이 InGaN층에 있어서 피트 밀도를 저감시킬 수 있다. 또한, 제1 각도(ALPHA1)는 72도 이상 78도 미만일 수 있다. 높은 In 조성 및 낮은 In 편석의 InGaN층을 제작할 수 있고, 이 InGaN층에 있어서 피트 밀도를 저감시킬 수 있다.
제2 각도(ALPHA2)는 -0.10도 이상 +0.10도 이하의 범위에 있는 것이 좋다. 이 각도가 상기 범위에 있을 때, 피트 밀도의 저감에 좋다. 또한, 피트 밀도는 5×103 cm-2 이하일 때, 양호한 피트 밀도의 에피택셜 반도체 영역(15)이 제공된다.
도 3은 본 실시형태에 따른 Ⅲ족 질화물 반도체 소자를 제작하는 방법에서의 주요한 공정을 포함하는 공정 흐름을 도시하는 도면이다. 도 4는 본 실시형태에 따른 Ⅲ족 질화물 반도체 소자를 제작하는 방법에서의 주요한 공정을 모식적으로 도시하는 도면이다.
공정 S101에서는, 도 4의 (a)부에 도시하는 바와 같이, 기판(51)을 준비한다. 기판(51)은 Ⅲ족 질화물 반도체를 포함한다. 기판(51)의 주면(51a)은 상기 Ⅲ족 질화물 반도체의 c축에 대하여 경사진 기준축(Ax)에 직교하는 기준 평면을 따라서 뻗어 있다. 기준축(Ax)은, 상기 Ⅲ족 질화물 반도체의 c축에서부터 m축 및 a축 중 어느 한쪽의 결정축으로의 방향으로 제1 각도(ALPHA1)로 경사져 있고, 제1 각도(ALPHA1)는 10도 이상 80도 미만의 범위에 있다. 또한, 기준축(Ax)은, 상기 Ⅲ족 질화물 반도체의 c축에서부터 m축 및 a축 중 어느 다른 한쪽의 결정축으로의 방향으로 제2 각도(ALPHA2)로 경사져 있고, 제2 각도(ALPHA2)는 -0.30도 이상 +0.30도 이하의 범위에 있다. 정해진 각도(ALPHA), 제1 각도(ALPHA1) 및 제2 각도는 ALPHA=(ALPHA12+ALPHA22)1/2이라는 관계를 갖는다. 이어지는 설명에서는, 기판(51)의 일례로서 GaN 기판(이어지는 설명에서는 「기판(51)」으로서 참조함)을 이용한다.
공정 S102에서는, 기판(51)을 성장로(10)에 배치한 후에, 도 4의 (b)부에 도시하는 바와 같이, GaN 기판(51)의 서멀 클리닝을 성장로(10)를 이용하여 행한다. 섭씨 1050도의 온도에서, NH3과 H2를 포함하는 가스 G0을 성장로(10)에 흘리면서, 10분간의 열처리를 행한다.
이어서 유기 금속 기상 성장법을 이용하여, 기판(51) 상에 복수의 질화갈륨계 반도체층을 성장시켜, 에피택셜 기판을 제작한다. 원료에는 트리메틸갈륨(TMG), 트리메틸알루미늄(TMA), 트리메틸인듐(TMI), 암모니아(NH3)를 이용했다. 도펀트 가스로서, 실란(SiH4) 및 비스시클로펜타디에닐마그네슘(CP2Mg)을 이용했다.
공정 S103에서는, 도 4의 (c)부에 도시하는 바와 같이, 기판(51)의 주면(51a) 상에 에피택셜 반도체 영역(53)을 성장시킨다. 에피택셜 반도체 영역(53)은 예컨대 하나 또는 복수의 질화갈륨계 반도체층을 포함할 수 있다. 이어지는 설명으로부터 이해할 수 있는 바와 같이, 에피택셜 반도체 영역(53)의 최외측 표면(53a)의 모폴로지는 복수의 피트를 포함하고, 피트의 피트 밀도는 5×104 cm-2 이하이다.
이들 공정에 의해, Ⅲ족 질화물 반도체 소자를 위한 에피택셜 기판(11b)이 제작된다. 이 에피택셜 기판(11b)은, 도 1에 도시하는 바와 같이, 기판(14) 및 에피택셜 반도체 영역(15)을 포함한다. 기판(14)은 Ⅲ족 질화물 반도체를 포함하고, 또한 그 주면(14a)은, 상기 Ⅲ족 질화물 반도체의 c축에 대하여 정해진 각도(ALPHA)로 경사진 기준축(Ax)에 직교하는 기준 평면(RSUB)을 따라서 뻗어 있다. 에피택셜 반도체 영역(15)은 기판(14)의 주면(14a) 상에 형성된다. 기준축(Ax)은, 상기 Ⅲ족 질화물 반도체의 c축에서부터 m축 및 a축 중 어느 한쪽의 제1 결정축으로의 방향으로 10도 이상 80도 미만의 범위의 제1 각도(ALPHA1)로 경사져 있다. 기준축(Ax)은, 상기 Ⅲ족 질화물 반도체의 c축에서부터 m축 및 a축 중 어느 다른 한쪽의 제2 결정축으로의 방향으로 -0.30도 이상 +0.30도 이하의 범위의 제2 각도(ALPHA2)로 경사져 있다. 정해진 각도, 제1 각도 및 제2 각도는 ALPHA=(ALPHA12+ALPHA22)1/2이라는 관계를 갖는다. 에피택셜 반도체 영역(15)의 최외측 표면(15a)의 모폴로지는 복수의 피트를 포함하고, 이 피트의 피트 밀도는 5×104 cm-2 이하이다.
도 5는 반극성 기판상의 GaN 에피택셜막의 최외측 표면에 나타난 피트를 도시하는 도면이다. 도 5의 (a)부를 참조하면, 200 ㎛의 스케일과 함께 피트의 모폴로지가 나타내어져 있다. 도 5의 (b)부에 도시하는 바와 같이, 전위와 같은 격자 결함을 기점으로 한 한쪽 방향으로 비대칭으로 성장한 오목형의 모폴로지 이상이 관찰된다. 도 5의 (b)부에는, 세로축 및 가로축에 100 ㎛의 스케일이 나타내어져 있다. 피트의 개구 사이즈는 수십 ㎛에서 수백 ㎛m 정도이다.
도 6은 반극성 기판상의 GaN 에피택셜막의 최외측 표면에 나타난 피트를 도시하는 도면이다. 도 6의 (a)부를 참조하면, 에피택셜막의 최외측 표면에 나타난 피트의 단면의 형상이 도시되어 있다. 이 단면은 도 6의 (b)부에 도시된 라인 CS를 따라서 이루어져 있다. 이 피트의 깊이는 100 nm 이상이며, 수 ㎛ 정도 더 깊은 피트도 관찰된다. 피트의 개구가 큰 종횡비를 갖기 때문에, 반극성면 상의 에피택셜막에 형성되는 피트는, c면 상 에피택셜막에 형성되는 피트에 비해서, 피트에 의한 문제점을 표면의 넓은 범위에 미치게 한다.
(실시예 1)
도 7은 몇 개의 제2 각도를 갖는 주면의 GaN 기판 상에 성장된 GaN 에피택셜막의 표면 모폴로지를 도시하는 도면이다. 3 종류의 GaN 기판(S1, S2, S3)을 준비했다. 이들 GaN 기판은, 육방정계 GaN에서의 m축 방향으로 c면에서부터 75도의 각도로 경사진 GaN 주면을 갖고 있고, 이 경사면은 (20-21)면으로서 나타내어진다. 어느 주면이나 경면 연마되어 있다.
외관 사진, GaN 기판, 제2 각도, 제1 각도 -75.09.
(a축 방향) (c축에서부터 m축).
도 7의 (a)부, GaN 기판 S1 : -0.26, -0.40.
도 7의 (b)부, GaN 기판 S2 : -0.12, +0.40.
도 7의 (c)부, GaN 기판 S3 : -0.03, +0.03.
각도의 단위가 「도」이다.
도 7에 도시된 GaN 에피택셜막의 실험에 더하여 여러 가지 실험은, a축 방향의 근소한 각도 어긋남이 작을수록 모폴로지가 양호하게 되는 것을 보이고 있다. 또한, GaN의 표면 모폴로지는, a축 방향의 근소한 각도 어긋남과 같은 정도의 c축 방향의 각도 어긋남에는 민감하지 않다.
발명자들의 실험에 따르면, 제2 각도(ALPHA2)는 -0.30도 이상 +0.30도 이하의 범위에 있을 수 있다. 이 각도가 전술한 범위에 있을 때, 피트 밀도가 저감된다. 또한, 피트 밀도는 5×104 cm-2 이하일 때, 낮은 피트 밀도의 최외측 표면을 갖는 질화갈륨계 에피택셜 반도체 영역이 제공된다.
발명자들의 실험에 따르면, 제2 각도(ALPHA2)는 -0.10도 이상 +0.10도 이하의 범위에 있는 것이 좋다. 이 각도가 전술한 범위에 있을 때, 피트 밀도의 저감에 좋다. 또한, 피트 밀도는 5×103 cm-2 이하일 때, 양호한 피트 밀도의 최외측 표면을 갖는 질화갈륨계 에피택셜 반도체 영역이 제공된다.
도 8은 InGaN층을 포함하는 질화갈륨계 에피택셜 반도체 영역의 발광의 면 분포를 도시하는 도면이다. 도 8의 (a)부를 참조하면, 발광 파장의 근소한 차이가 질화갈륨계 에피택셜 반도체 영역의 표면에 생기는 것을 나타내고 있고, 발광 얼룩은 가로로 긴 피트의 위치에 일치하고 있다. 도 8의 (b)부는 피트(PIT)의 단면을 모식적으로 도시하는 도면이다. 피트의 오목 부분의 측면은 어느 패싯면(F1, F2)으로 이루어져 있다. 패싯면(F1, F2)에서의 인듐의 취득은, 통상의 성장면 G에서의 인듐의 취득과 다르기 때문에, 표면 모폴로지의 정상부와 이상부에서, 발광 파장이 다르다. 그러므로, 발광 스펙트럼에서의 발광 파장의 반치폭이 커진다. 또한, 피트의 오목 부분에 있어서도, 패싯면의 차이에 따라 발광 파장이 다르다. 그러므로, 발광 스펙트럼에 있어서의 발광 파장의 반치폭이 더 커진다.
도 9의 표면 모폴로지에 나타내는 바와 같이, 성장 온도를 내리면, 킹크가 뻗는 방향의 랜덤성이 올라간다. 이 때문에, 상기 피트에 기인하는 모폴로지 이상 일어나기 어렵게 되어, GaN 표면 모폴로지가 개선된다.
외관 사진, GaN기판, 제2 각도, 제1 각도 -75.09.
(a축 방향), (c축에서부터 m축), 성장 온도.
도 9의 (a)부, GaN 기판 S1 : -0.07, -0.14, 섭씨1050도.
도 9의 (b)부, GaN 기판 S2 : -0.07, -0.14, 섭씨 950도.
각도의 단위가 「도」이다.
발명자들의 실험에 따르면, 에피택셜 반도체 영역의 막 두께는 2 ㎛ 이상일 때, 반극성면에서의 상기 피트의 발생은 현저하게 된다. 그러나, 막 두께는 2 ㎛ 미만이라도, 피트의 발생이 모두 없음이 되는 것은 아니다. 에피택셜 반도체 영역(15)의 막 두께가 전술한 값 정도가 되면, 성장 이상의 빈도가 피트 밀도의 증대에 영향을 주게 된다고 생각된다. 또한, 성장 이상의 대부분은 에피택셜 반도체 영역의 최외측 표면에 모폴로지 이상을 야기한다. 관통 전위는 예컨대 하지의 질화물 영역에서 이어지는 것이 있다. 본 실시예에서의 GaN 기판의 전위 밀도는 1×106 cm-2 이하이다.
도 10은 c축에서부터 m축 방향으로 75도의 각도로 경사진 (20-21)면과 같은 반극성면 상에 있어서의 GaN의 성장을 모식적으로 도시하는 도면이다. 도 10의 (a)부를 참조하면, 작은 각도(ALPHA2)의 반극성면에의 성장을 나타낸다. 작은 각도(ALPHA2)의 반극성면에서는, 킹크가 <11-20> 방향 혹은 <-1-120> 방향으로 뻗는다. 이 결과로서, <1-100> 방향으로 스텝이 뻗어나가는 식의 성장이 된다. a축 방향으로의 각도(ALPHA2)의 경사각이 0도에 가까운 반극성면에의 성장에서는, 성장 중에 킹크가 뻗는 방향은 거의 랜덤하게 된다.
도 10의 (b)부를 참조하면, 어느 정도 큰 각도(ALPHA2)의 반극성면에의 성장을 나타낸다. a축 방향으로의 경사각이 어느 정도 커지면, 킹크는 a축 경사 방향으로 선택적으로 뻗게 된다. 이 성장 중에, 기판으로부터의 관통 전위와 같은 결정 결함을 기점으로 하여 성장 이상이 일어나면, 성장 이상도 선택적인 성장으로 되어 피트가 한쪽 방향으로 뻗어나간다. 그러므로, 피트에 기인하는 모폴로지 이상이 생긴다.
이상 설명한 바와 같이, a축 방향으로의 각도(ALPHA2)의 경사각이 0도에 가까우면, 피트가 발생하지만, 도 5의 (b)부에 도시되는 바와 같은, 큰 종횡비의 개구를 형성하도록 비대칭으로 피트를 형성하는 일은 없으며, 그러므로, 표면 모폴로지에 주는 영향은 작아진다.
또한, 각도(ALPHA1)가 75도와 다를 때, 상기 설명에 예시된 킹크 및 스텝이 뻗는 방향이 변하지만, 같은 기구로 모폴로지 이상이 발생한다. 발명자들의 실험에 따르면, 반극성면에서의 성장은, 각도(ALPHA2)의 경사에 민감하여, 비교적 큰 각도(ALPHA2)의 경사에 의해 생기는 피트가, 반극성에 특유하다.
도 11은 본 실시형태에 따른 Ⅲ족 질화물 반도체 발광 소자를 제작하는 방법에서의 주요한 공정을 모식적으로 도시하는 도면이다. 도 11을 참조하면서 반도체 발광 소자를 제작하는 방법을 설명한다. 이미 설명한 바와 같이, 공정 S103에서는, 기판(51)의 주면(51a) 상에 에피택셜 반도체 영역(53)을 성장시킨다. 우선, 공정 S103-1에서는, 도 11의 (a)부에 도시하는 바와 같이, n형 질화갈륨계 반도체 영역(55)을 형성한다. n형 질화갈륨계 반도체 영역(55)의 형성을 위해, 예컨대 n형 클래드층 및/또는 완충층을 성장시킨다. n형 클래드층은, Si 도프 AlGaN, InAlGaN, GaN 등일 수 있다. 또한, 완충층은 InGaN 등을 포함할 수 있다.
이어서, 공정 S103-2에서는, 도 11의 (b)부에 도시하는 바와 같이, 발광층(57)을 형성한다. 발광층(57)의 형성을 위해, 양자우물 구조의 활성층을 성장시킨다. 양자우물 구조의 우물층은 예컨대 InGaN을 포함하며, 양자우물 구조의 장벽층은 예컨대 GaN 또는 InGaN을 포함할 수 있다. 활성층의 형성에 앞서서, 광가이드층을 형성할 수 있다. 광가이드층은 예컨대 GaN층 및 InGaN층을 포함할 수 있으며, 필요한 경우에는 광가이드층의 일부분에 n형 도펀트를 첨가할 수 있다. p형 질화갈륨계 반도체 영역(59)의 형성에 앞서서, 광가이드층을 형성할 수 있다. 광가이드층은 예컨대 GaN층 및 InGaN층을 포함할 수 있으며, 필요한 경우에는 광가이드층의 일부분에 p형 도펀트를 첨가할 수 있다. 또한, 광가이드층이 복수의 반도체층을 포함할 때, 광가이드층 내에 전자블록층을 형성할 수 있다.
발광층(57)을 성장시킨 후에, 도 11의 (c)부에 도시하는 바와 같이, p형 질화갈륨계 반도체 영역(59)을 형성한다. p형 질화갈륨계 반도체 영역(59)의 형성을 위해, 예컨대 전자블록층, p형 클래드층 및 p형 컨택트층을 성장시킨다. 전자블록층은 AlGaN층을 포함할 수 있다. p형 클래드층은, Mg 도프 AlGaN, InAlGaN 등을 포함할 수 있다. 또한, p형 컨택트층은 Mg 도프 AlGaN, Mg 도프 GaN 등을 포함할 수 있다. 이들 공정에 의해 에피택셜 기판(E)이 제작된다.
공정 S104에서는, 에피택셜 기판(E) 상에, 애노드 및 캐소드를 형성한다. 본 실시예에서는, p형 컨택트층에 접촉되는 전극을 형성하며, 기판(51)의 이면을 연마한 후에 이 연마면에 접촉되는 전극을 형성한다.
(실시예 2)
반극성 주면을 갖는 GaN 기판 상에, 레이저 다이오드 구조(LD1)의 에피택셜 기판을 제작하였다. 에피택셜 성장을 위한 원료로서, 트리메틸갈륨(TMG), 트리메틸인듐(TMI), 트리메틸알루미늄(TMA), 암모니아(NH3), 실란(SiH4), 비스시클로펜타디에닐마그네슘(Cp2Mg)을 이용하였다.
63도에서부터 80도 미만의 경사각 범위 내의 경사각에 해당하는 GaN 기판(120)이 준비되었다. GaN 기판(120)은, 육방정계 GaN에 있어서의 m축 방향으로 c축에 직교하는 평면으로부터 75도의 각도로 경사진 주면을 갖고 있고, 이 경사면은 (20-21)면으로서 나타내어진다. 또한, 주면은 a축 방향으로 0.05도의 각도로 경사져 있다. 이 주면도 경면 연마되어 있다. 이 기판(120) 상에 이하의 조건으로 에피택셜 성장을 행하였다.
우선, GaN 기판(120)을 성장로 내에 설치하였다. 섭씨 1050도의 온도 및 27 kPa의 노내 압력에 있어서, NH3과 H2를 흘리면서 10분간 열처리를 하였다. 이 열처리에 의한 표면 개질에 의해서, GaN 기판(120)의 표면에, 오프각에 의해서 규정되는 테라스 구조가 형성된다. 이 열처리 후에, GaN계 반도체 영역이 성장된다. 버퍼층(121a)을 성장시킨 후에, 예컨대, 섭씨 1050도에 있어서, TMG, TMA, NH3, SiH4를 성장로에 공급하여, n형 클래드층(121b)을 성장시켰다. n형 클래드층(121b)은, 예컨대 Si 도프 AlGaN층이다. AlGaN층의 두께는 예컨대 2 마이크로미터이며, 그 Al 조성은 예컨대 0.04였다.
이어서, 섭씨 840도의 기판 온도로, TMG, TMI, NH3을 성장로에 공급하여, 광가이드층(122a, 122b)을 성장시켰다. 광가이드층(122a)은, 예컨대 언도프 GaN층을 포함하며, 그 두께는 50 nm이다. 광가이드층(122b)은, 예컨대 언도프 InGaN층을 포함하며, 그 두께는 65 nm이다.
이어서, 활성층(123)을 성장시킨다. 섭씨 870도의 기판 온도로, TMG, NH3을 성장로에 공급하고, 이 장벽층 성장 온도로 GaN계 반도체의 장벽층(123a)을 성장시켰다. 장벽층(123a)은 예컨대 언도프 GaN이며, 그 두께는 15 nm이다. 장벽층(123a)의 성장 후에, 성장을 중단하여, 섭씨 870도에서부터 섭씨 750도로 기판 온도를 변경한다. 변경 후의 우물층 성장 온도로, TMG, TMI, NH3을 성장로에 공급하여, 언도프 InGaN 우물층(123b)를 성장시켰다. 그 두께는 3 nm이다. 우물층(123b)의 성장 후에, TMI의 공급을 정지하며, TMG, NH3을 성장로에 공급하면서, 섭씨 750도에서 섭씨 870도로 기판 온도를 변경하였다. 이 변경 중에도, 언도프 GaN 장벽층의 일부가 성장되고 있다. 온도의 변경이 완료된 후에, 언도프 GaN 장벽층의 나머지를 성장시켰다. GaN 장벽층(123b)의 두께는 15 nm이다. 이어서, 장벽층의 성장, 온도 변경, 우물층의 성장을 반복하여, InGaN 우물층(123b), GaN 장벽층(123a)을 형성하였다.
섭씨 840도의 기판 온도로, TMG, TMI, NH3을 성장로에 공급하여, 활성층(123) 상에 광가이드층(124a, 124b)을 성장시켰다. 광가이드층(124b)은 언도프 InGaN층을 포함한다. 광가이드층(124b)의 두께는 65 nm이며, 그 In 조성은 0.02였다. 또한, 광가이드층(124a)은 언도프 GaN층을 포함한다. 광가이드층(124a)의 두께는 50 nm였다. 본 실시예에서는, 광가이드층(124b) 상에 전자블록층(125)을 성장시킨 후에, 광가이드층(124a)을 성장시켰다. 광가이드층(124b)의 성장 후에 TMG 및 TMI의 공급을 정지하고, 기판 온도를 섭씨 1000도로 올렸다. 이 온도에서, TMG, TMA, NH3, Cp2Mg를 성장로에 공급하여, 전자블록층(125)을 성장시켰다. 전자블록층(125)은 예컨대 AlGaN이었다. 전자블록층(125)의 두께는 예컨대 20 nm이며, Al 조성은 0.12였다.
광가이드층(124a) 상에 GaN계 반도체 영역이 성장된다. 광가이드층(124a)의 성장 후에, TMG 및 TMI의 공급을 정지하고, 기판 온도를 섭씨 1000도로 올렸다. 이 온도에서, TMG, TMA, NH3, Cp2Mg를 성장로에 공급하여 p형 클래드층(126)을 성장시켰다. p형 클래드층(126)은 예컨대 Al0 .06Ga0 .94N이었다. p형 클래드층(126)의 두께는 예컨대 400 nm이며, 그 Al 조성은 0.06이었다. 이 후에, TMA의 공급을 정지하고, p형 컨택트층을 성장시켰다. p형 컨택트층(127)은 예컨대 GaN을 포함하며, 그 두께는 예컨대 50 nm였다. 성막 후에, 성장로의 온도를 실온까지 내려, 에피택셜 기판을 제작하였다. 에피택셜 기판의 최외측 표면은 원하는 모폴로지를 갖고 있었다.
이 에피택셜 기판 상에 전극을 형성하였다. 우선, 실리콘 산화막과 같은 절연막을 퇴적하여, 이 절연막(128)에 포토리소그래피 및 에칭에 의해 컨택트창을 형성하였다. 컨택트창은 예컨대 스트라이프 형상이며, 그 폭은 예컨대 10 마이크로미터이다. 이어서, p형 GaN 컨택트층 상에 p 전극(Ni/Au)(129a)을 형성하였다. 이 후에, p 패드 전극(Ti/Au)을 형성하였다. n 전극(Ti/Al)(129b)을 에피택셜 기판의 이면에 형성하였다. 전극 어닐링(예컨대, 섭씨 550도에서 1분) 순서에서 행하여 기판 생산물을 제작하였다.
도 12는 실시예 2에서의 반도체 레이저를 개략적으로 도시하는 도면이다. 도 12에 도시되는 반도체 레이저는 다음과 같은 것이다.
GaN 기판(120) : (20-21)면; n형 버퍼층(121a) : Si 도프 GaN, 성장 온도 1050도, 두께 1.5 ㎛.
n형 클래드층(121b) : Si 도프 AlGaN, 성장 온도 1050도, 두께 500 nm, Al 조성 0.04.
광가이드층(122a) : 언도프 GaN, 성장 온도 840도, 두께 50 nm.
광가이드층(122b) : 언도프 InGaN, 성장 온도 840도, 두께 65 nm, In 조성 0.03.
활성층(123).
장벽층(123a) : 언도프 GaN, 성장 온도 870도, 두께 15 nm.
우물층(123b) : 언도프 InGaN, 성장 온도 750도, 두께 3 nm, In 조성 0.22.
광가이드층(124b) : 언도프 InGaN, 성장 온도 840도, 두께 65 nm, In 조성 0.03.
전자블록층(125) : Mg 도프 AlGaN, 성장 온도 1000도, 두께 20 nm, Al 조성 0.12.
광가이드층(124a) : 언도프 GaN, 성장 온도 840도, 두께 50 nm.
p형 클래드층(126) : Mg 도프 AlGaN, 성장 온도 1000도, 두께 400 nm, Al 조성 0.06.
p형 컨택트층(127) : Mg 도프 GaN, 성장 온도 1000도, 두께 50 nm.
이들 공정에 의해서 제작된 기판 생산물을 800 ㎛ 간격으로 a면에서 벽개하였다. 공진기를 위한 a면 벽개면에는 SiO2/TiO2 다층막을 포함하는 반사막을 형성하여, 게인 가이드형 레이저 다이오드를 제작하였다. 전단면의 반사율은 80%이고, 후단면의 반사율은 95%였다. 이 레이저 다이오드의 발진 파장은 520 nm로 발진하였다. 그 임계치 전류는 20 kA/㎠이며, 동작 전압(전류치 : 1600 mA)은 7.2 볼트였다.
이상 설명한 바와 같이, 본 실시형태에 따르면, 반극성 에피택셜막의 양호한 표면 모폴로지를 갖는 Ⅲ족 질화물 반도체 소자가 제공된다. 또한, 이 Ⅲ족 질화물 반도체 소자를 위한 에피택셜 기판이 제공된다. 더욱이, 상기 Ⅲ족 질화물 반도체 소자 및 에피택셜 기판을 제작하는 방법이 제공된다.
적합한 실시형태에 있어서 본 발명의 원리를 나타내고 설명해 왔지만, 본 발명은, 그와 같은 원리로부터 일탈하지 않고 배치 및 세부사항에 있어서 변경될 수 있다는 것은 당업자가 인식할 수 있다. 본 발명은, 본 실시형태에 개시된 특정한 구성으로 한정되지 않는다. 따라서, 특허청구범위 및 그 정신의 범위에서 오는 모든 수정 및 변경에 권리를 청구한다.
본 실시형태에 따르면, 양호한 표면 모폴로지를 갖는 반극성의 에피택셜막을 포함하는 Ⅲ족 질화물 반도체 소자가 제공된다. 또한, 본 실시형태에 따르면, 이 Ⅲ족 질화물 반도체 소자를 위한 에피택셜 기판이 제공된다. 더욱이, 본 실시형태에 따르면, 상기 Ⅲ족 질화물 반도체 소자를 제작하는 방법이 제공된다.
11a : Ⅲ족 질화물 반도체 소자 11b : 에피택셜 기판
13 : 지지 기체 13a : 지지 기체 주면
13b : 지지 기체 이면 15 : 에피택셜 반도체 영역
ALPHA, ALPHA1, ALPHA2 : 각도 Ax : 기준축
RSUB, RCM : 기준 평면 Sc : c면
VC : c축 벡터 15 : 에피택셜 반도체 영역
15a : 최외측 표면 16a, 16b, 16c : 질화갈륨계 반도체층
J1, J2, J3 : 접합 17 : 제1 도전형 질화갈륨계 반도체층
19 : 제2 도전형 질화갈륨계 반도체층 21 : 발광층
23 : 활성층 25 : 광가이드층
27 : 광가이드층 23a : 장벽층
23b : 우물층 29a : 전극
51 : 기판 51a : 기판 주면
53 : 에피택셜 반도체 영역 55 : n형 질화갈륨계 반도체 영역
57 : 발광층 59 : p형 질화갈륨계 반도체 영역

Claims (24)

  1. Ⅲ족 질화물 반도체 소자로서,
    Ⅲ족 질화물 반도체를 포함하며, 상기 Ⅲ족 질화물 반도체의 c축에 대하여 정해진 각도(ALPHA)로 경사진 기준축에 직교하는 제1 기준 평면을 따라서 뻗어 있는 주면을 갖는 지지 기체와,
    상기 지지 기체의 상기 주면 상에 형성된 에피택셜 반도체 영역을 포함하고,
    상기 에피택셜 반도체 영역은, 복수의 질화갈륨계 반도체층을 포함하고,
    상기 기준축은, 상기 Ⅲ족 질화물 반도체의 c축에서부터 m축 및 a축 중 어느 한쪽의 제1 결정축으로의 방향으로 10도 이상 80도 미만의 범위의 제1 각도(ALPHA1)로 경사져 있고,
    상기 기준축은, 상기 Ⅲ족 질화물 반도체의 c축에서부터 m축 및 a축 중 어느 다른 한쪽의 제2 결정축으로의 방향으로 -0.30도 이상 +0.30도 이하의 범위의 제2 각도(ALPHA2)로 경사져 있고,
    상기 정해진 각도, 상기 제1 각도 및 상기 제2 각도는, ALPHA=(ALPHA12+ALPHA22)1/2이라는 관계를 가지며,
    상기 에피택셜 반도체 영역의 최외측 표면의 모폴로지(morphology)는 복수의 피트를 포함하고,
    상기 피트의 피트 밀도는 5×104 cm-2 이하인 것인 Ⅲ족 질화물 반도체 소자.
  2. 제1항에 있어서, 상기 피트의 개구에 있어서, 상기 Ⅲ족 질화물 반도체의 c축과 상기 제1 결정에 의해 규정되는 제2 기준 평면과 상기 피트와의 교차에 의해 규정되는 제1 방향에 관한 제1 개구 폭은, 상기 제1 방향에 직교하는 제2 방향에 관한 제2 개구 폭보다 작은 것인 Ⅲ족 질화물 반도체 소자.
  3. 제1항 또는 제2항에 있어서, 상기 에피택셜 반도체 영역의 막 두께는 2 ㎛ 이상인 것인 Ⅲ족 질화물 반도체 소자.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 복수의 피트 중 일부는 100 nm 이상의 깊이를 갖는 것인 Ⅲ족 질화물 반도체 소자.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 제1 각도는 63도 이상 80도 미만인 것인 Ⅲ족 질화물 반도체 소자.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 제2 각도는 -0.10도 이상 +0.10도 이하의 범위에 있는 것인 Ⅲ족 질화물 반도체 소자.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 피트 밀도는 5×103 cm-2 이하인 것인 Ⅲ족 질화물 반도체 소자.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 에피택셜 반도체 영역은, InGaN층을 포함하고,
    상기 제1 각도는 70도 이상 80도 미만인 것인 Ⅲ족 질화물 반도체 소자.
  9. 제8항에 있어서, 상기 제1 각도는 72도 이상 78도 미만인 것인 Ⅲ족 질화물 반도체 소자.
  10. 제1항 내지 제9항 중 어느 한 항에 있어서, 상기 에피택셜 반도체 영역에 접촉되는 전극을 더 구비하는 Ⅲ족 질화물 반도체 소자.
  11. 제1항 내지 제10항 중 어느 한 항에 있어서, 상기 에피택셜 반도체 영역은, 제1 도전형 질화갈륨계 반도체층, 제2 도전형 질화갈륨계 반도체층 및 발광층을 포함하고,
    상기 발광층은, 상기 제1 도전형 질화갈륨계 반도체층과 상기 제2 도전형 질화갈륨계 반도체층 사이에 형성되는 것인 Ⅲ족 질화물 반도체 소자.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서, 상기 지지 기체의 상기 Ⅲ족 질화물 반도체는 GaN인 것인 Ⅲ족 질화물 반도체 소자.
  13. 제1항 내지 제12항 중 어느 한 항에 있어서, 상기 지지 기체의 전위 밀도는 1×106 cm-2 이하인 것인 Ⅲ족 질화물 반도체 소자.
  14. Ⅲ족 질화물 반도체 소자를 위한 에피택셜 기판으로서,
    Ⅲ족 질화물 반도체를 포함하며, 상기 Ⅲ족 질화물 반도체의 c축에 대하여 정해진 각도(ALPHA)로 경사진 기준축에 직교하는 제1 기준 평면을 따라서 뻗어 있는 주면을 갖는 기판과,
    상기 기판의 상기 주면 상에 형성된 에피택셜 반도체 영역을 포함하며,
    상기 에피택셜 반도체 영역은, 복수의 질화갈륨계 반도체층을 포함하고,
    상기 기준축은, 상기 Ⅲ족 질화물 반도체의 c축에서부터 m축 및 a축 중 어느 한쪽의 제1 결정축으로의 방향으로 10도 이상 80도 미만의 범위의 제1 각도(ALPHA1)로 경사져 있고,
    상기 기준축은, 상기 Ⅲ족 질화물 반도체의 c축에서부터 m축 및 a축 중 어느 다른 한쪽의 제2 결정축으로의 방향으로 -0.30도 이상 +0.30도 이하의 범위의 제2 각도(ALPHA2)로 경사져 있고,
    상기 정해진 각도, 상기 제1 각도 및 상기 제2 각도는, ALPHA=(ALPHA12+ALPHA22)1/2이라는 관계를 가지며,
    상기 에피택셜 반도체 영역의 최외측 표면의 모폴로지는 복수의 피트를 포함하고,
    상기 피트의 피트 밀도는 5×104 cm-2 이하인 것인 에피택셜 기판.
  15. 제14항에 있어서, 상기 피트의 개구에 있어서, 상기 Ⅲ족 질화물 반도체의 c축과 상기 제1 결정에 의해 규정되는 제2 기준 평면과 상기 피트와의 교차에 의해 규정되는 제1 방향에 관한 제1 개구 폭은, 상기 제1 방향에 직교하는 제2 방향에 관한 제2 개구 폭보다 작은 것인 에피택셜 기판.
  16. 제14항 또는 제15항에 있어서, 상기 에피택셜 반도체 영역의 막 두께는 2 ㎛ 이상인 것인 에피택셜 기판.
  17. 제14항 내지 제16항 중 어느 한 항에 있어서, 상기 제1 각도는 63도 이상 80도 미만인 것인 에피택셜 기판.
  18. 제14항 내지 제17항 중 어느 한 항에 있어서, 상기 에피택셜 반도체 영역은, 제1 도전형 질화갈륨계 반도체층, 제2 도전형 질화갈륨계 반도체층 및 발광층을 포함하고,
    상기 발광층은, 상기 제1 도전형 질화갈륨계 반도체층과 상기 제2 도전형 질화갈륨계 반도체층 사이에 형성되는 것인 에피택셜 기판.
  19. 제14항 내지 제18항 중 어느 한 항에 있어서, 상기 기판의 상기 Ⅲ족 질화물 반도체는 GaN인 것인 에피택셜 기판.
  20. 제14항 내지 제19항 중 어느 한 항에 있어서, 상기 기판의 전위 밀도는 1×106 cm-2 이하인 것인 에피택셜 기판.
  21. Ⅲ족 질화물 반도체 소자를 제작하는 방법으로서,
    Ⅲ족 질화물 반도체를 포함하며, 상기 Ⅲ족 질화물 반도체의 c축에 대하여 정해진 각도(ALPHA)로 경사진 기준축에 직교하는 제1 기준 평면을 따라서 뻗어 있는 주면을 갖는 기판을 준비하는 공정과,
    상기 기판의 상기 주면 상에, 복수의 질화갈륨계 반도체층을 포함하는 에피택셜 반도체 영역을 성장시키는 공정을 포함하며,
    상기 에피택셜 반도체 영역은, 복수의 질화갈륨계 반도체층을 포함하고,
    상기 기준축은, 상기 Ⅲ족 질화물 반도체의 c축에서부터 m축 및 a축 중 어느 한쪽의 제1 결정축으로의 방향으로 10도 이상 80도 미만의 범위의 제1 각도(ALPHA1)로 경사져 있고,
    상기 기준축은, 상기 Ⅲ족 질화물 반도체의 c축에서부터 m축 및 a축 중 어느 다른 한쪽의 제2 결정축으로의 방향으로 -0.30도 이상 +0.30도 이하의 범위의 제2 각도(ALPHA2)로 경사져 있고,
    상기 정해진 각도, 상기 제1 각도 및 상기 제2 각도는, ALPHA=(ALPHA12+ALPHA22)1/2이라는 관계를 가지며,
    상기 에피택셜 반도체 영역의 최외측 표면의 모폴로지는 복수의 피트를 포함하고,
    상기 피트의 피트 밀도는 5×104 cm-2 이하인 것인 Ⅲ족 질화물 반도체 소자를 제작하는 방법.
  22. 제21항에 있어서, 상기 에피택셜 반도체 영역에 접촉되는 전극을 형성하는 공정을 더 포함하는 Ⅲ족 질화물 반도체 소자를 제작하는 방법.
  23. 제21항 또는 제22항에 있어서, 상기 에피택셜 반도체 영역은, 제1 도전형 질화갈륨계 반도체층, 제2 도전형 질화갈륨계 반도체층 및 발광층을 포함하고,
    상기 발광층은, 상기 제1 도전형 질화갈륨계 반도체층과 상기 제2 도전형 질화갈륨계 반도체층 사이에 형성되는 것인 Ⅲ족 질화물 반도체 소자를 제작하는 방법.
  24. 제21항 내지 제23항 중 어느 한 항에 있어서, 상기 피트의 개구에 있어서, 상기 Ⅲ족 질화물 반도체의 c축과 상기 제1 결정에 의해 규정되는 제2 기준 평면과 상기 피트와의 교차에 의해 규정되는 제1 방향에 관한 제1 개구 폭은, 상기 제1 방향에 직교하는 제2 방향에 관한 제2 개구 폭보다 작은 것인 Ⅲ족 질화물 반도체 소자를 제작하는 방법.
KR1020127001094A 2009-07-15 2010-07-13 Ⅲ족 질화물 반도체 소자, 에피택셜 기판 및 ⅲ족 질화물 반도체 소자를 제작하는 방법 KR20120025607A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2009-167140 2009-07-15
JP2009167140A JP2011023537A (ja) 2009-07-15 2009-07-15 Ｉｉｉ族窒化物半導体素子、エピタキシャル基板、及びｉｉｉ族窒化物半導体素子を作製する方法

Publications (1)

Publication Number Publication Date
KR20120025607A true KR20120025607A (ko) 2012-03-15

Family

ID=43449383

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127001094A KR20120025607A (ko) 2009-07-15 2010-07-13 Ⅲ족 질화물 반도체 소자, 에피택셜 기판 및 ⅲ족 질화물 반도체 소자를 제작하는 방법

Country Status (7)

Country Link
US (2) US8207544B2 (ko)
EP (1) EP2456025A4 (ko)
JP (1) JP2011023537A (ko)
KR (1) KR20120025607A (ko)
CN (1) CN102474075B (ko)
TW (1) TW201115732A (ko)
WO (1) WO2011007776A1 (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011023537A (ja) * 2009-07-15 2011-02-03 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体素子、エピタキシャル基板、及びｉｉｉ族窒化物半導体素子を作製する方法
JP5781292B2 (ja) * 2010-11-16 2015-09-16 ローム株式会社 窒化物半導体素子および窒化物半導体パッケージ
US20140203287A1 (en) * 2012-07-21 2014-07-24 Invenlux Limited Nitride light-emitting device with current-blocking mechanism and method for fabricating the same
US9368582B2 (en) * 2013-11-04 2016-06-14 Avogy, Inc. High power gallium nitride electronics using miscut substrates
CN109290874B (zh) 2017-07-25 2021-02-02 北京通美晶体技术有限公司 背面有橄榄形凹坑的磷化铟晶片、制法及所用腐蚀液

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003229645A (ja) * 2002-01-31 2003-08-15 Nec Corp 量子井戸構造およびそれを用いた半導体素子ならびに半導体素子の製造方法
JP3911699B2 (ja) * 2002-05-15 2007-05-09 松下電器産業株式会社 半導体発光素子及びその製造方法
JPWO2007119433A1 (ja) * 2006-03-20 2009-08-27 財団法人神奈川科学技術アカデミー Ｉｉｉ−ｖ族窒化物層およびその製造方法
JP4928874B2 (ja) * 2006-08-31 2012-05-09 三洋電機株式会社 窒化物系半導体発光素子の製造方法および窒化物系半導体発光素子
JP2008010835A (ja) * 2006-05-31 2008-01-17 Sumitomo Electric Ind Ltd 窒化物結晶の表面処理方法、窒化物結晶基板、エピタキシャル層付窒化物結晶基板および半導体デバイス、ならびにエピタキシャル層付窒化物結晶基板および半導体デバイスの製造方法
JP2008266113A (ja) * 2006-08-28 2008-11-06 Kanagawa Acad Of Sci & Technol Ｉｉｉ−ｖ族窒化物層およびその製造方法
JP2009021361A (ja) * 2007-07-11 2009-01-29 Sumitomo Electric Ind Ltd 窒化物系半導体発光素子、および窒化物系半導体発光素子を作製する方法
JP2010536181A (ja) * 2007-08-08 2010-11-25 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア ミスカット基板上に成長した平面型非極性ｍ平面ｉｉｉ族窒化物薄膜
JP4475358B1 (ja) 2008-08-04 2010-06-09 住友電気工業株式会社 ＧａＮ系半導体光素子、ＧａＮ系半導体光素子を作製する方法、及びエピタキシャルウエハ
JP5077303B2 (ja) * 2008-10-07 2012-11-21 住友電気工業株式会社 窒化ガリウム系半導体発光素子、窒化ガリウム系半導体発光素子を作製する方法、窒化ガリウム系発光ダイオード、エピタキシャルウエハ、及び窒化ガリウム系発光ダイオードを作製する方法
JP4775455B2 (ja) * 2009-02-17 2011-09-21 住友電気工業株式会社 Ｉｉｉ族窒化物半導体レーザ、及びｉｉｉ族窒化物半導体レーザを作製する方法
JP2011023537A (ja) * 2009-07-15 2011-02-03 Sumitomo Electric Ind Ltd Ｉｉｉ族窒化物半導体素子、エピタキシャル基板、及びｉｉｉ族窒化物半導体素子を作製する方法

Also Published As

Publication number Publication date
CN102474075B (zh) 2014-03-26
US20120299010A1 (en) 2012-11-29
JP2011023537A (ja) 2011-02-03
EP2456025A4 (en) 2015-01-21
US8487327B2 (en) 2013-07-16
US20110180805A1 (en) 2011-07-28
EP2456025A1 (en) 2012-05-23
CN102474075A (zh) 2012-05-23
WO2011007776A1 (ja) 2011-01-20
US8207544B2 (en) 2012-06-26
TW201115732A (en) 2011-05-01

Similar Documents

Publication Publication Date Title
KR101192098B1 (ko) Ｉｉｉ족 질화물 반도체 소자 및 에피택셜 웨이퍼
KR101164349B1 (ko) ＧａＮ계 반도체 광소자, ＧａＮ계 반도체 광소자를 제작하는 방법, 에피택셜 웨이퍼 및 ＧａＮ계 반도체막을 성장시키는 방법
US6835956B1 (en) Nitride semiconductor device and manufacturing method thereof
JP5003527B2 (ja) Ｉｉｉ族窒化物発光素子、及びｉｉｉ族窒化物系半導体発光素子を作製する方法
JP3816942B2 (ja) 半導体素子の製造方法
JP4720834B2 (ja) Ｉｉｉ族窒化物半導体レーザ
KR20100099066A (ko) 질화갈륨계 반도체 광소자, 질화갈륨계 반도체 광소자를 제조하는 방법 및 에피택셜 웨이퍼
KR20120024678A (ko) 질화물 반도체 발광 소자
WO2012161268A1 (ja) 窒化物半導体レーザ素子、エピタキシャル基板、及び窒化物半導体レーザ素子を作製する方法
US8487327B2 (en) Group-III nitride semiconductor device, epitaxial substrate, and method of fabricating group-III nitride semiconductor device
JP5522147B2 (ja) 窒化物半導体発光素子、及び、窒化物半導体発光素子の作製方法
JP2000294827A (ja) 窒化物半導体の成長方法
JP2001196702A (ja) Ｉｉｉ族窒化物系化合物半導体発光素子
JP5332955B2 (ja) Ｉｉｉ族窒化物半導体レーザ
JP2008177438A (ja) 窒化物半導体発光素子
JP2009224602A (ja) 窒化物半導体レーザ、窒化物半導体レーザを作製する方法、及び窒化物半導体レーザのためのエピタキシャルウエハ
JP4394800B2 (ja) ナイトライド系ｉｉｉ−ｖ族化合物半導体装置及びその製造方法
JP2004266143A (ja) 窒化物半導体レーザ素子及びその製造方法
JP2007184624A (ja) 窒化物半導体構造とその製造方法および発光素子
JP4179317B2 (ja) 窒化物半導体の製造方法および半導体素子の製造方法
JP2000174392A (ja) 窒化物半導体発光素子
JP2003234544A (ja) 窒化物系半導体レーザ素子とその製造方法
JP2006013051A (ja) 窒化物半導体素子および製造方法
JP2009117875A (ja) 窒化物半導体発光素子の製造方法
JP2012109624A (ja) Ｉｉｉ族窒化物発光素子、及びｉｉｉ族窒化物系半導体発光素子を作製する方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application