JP5173673B2 - 半導体発光素子 - Google Patents

半導体発光素子 Download PDF

Info

Publication number
JP5173673B2
JP5173673B2 JP2008213801A JP2008213801A JP5173673B2 JP 5173673 B2 JP5173673 B2 JP 5173673B2 JP 2008213801 A JP2008213801 A JP 2008213801A JP 2008213801 A JP2008213801 A JP 2008213801A JP 5173673 B2 JP5173673 B2 JP 5173673B2
Authority
JP
Japan
Prior art keywords
semiconductor light
light emitting
emitting device
gaas substrate
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008213801A
Other languages
English (en)
Other versions
JP2010050319A (ja
Inventor
渉 田村
千治 佐々木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Priority to JP2008213801A priority Critical patent/JP5173673B2/ja
Publication of JP2010050319A publication Critical patent/JP2010050319A/ja
Application granted granted Critical
Publication of JP5173673B2 publication Critical patent/JP5173673B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Led Devices (AREA)

Description

本発明は、半導体基板上に複数の半導体層を積層した構造を有する半導体発光素子に関する。
従来から、成長基板として用いられるGaAs基板上に有機金属気相成長法(MOCVD:Metal Organic Chemical Vapor Deposition)によって複数の層を積層し、半導体発光素子を形成する方法が知られている。例えば、GaAs基板上には、第1のAl(Ga)InPクラッド層、活性層、第2のAl(Ga)InPクラッド層及び電流拡散層の順に複数の層が積層される。第1及び第2のクラッド層には、例えば、p型ドーパントとしてZn又はMgが、n型ドーパントとしてSi、Te又はSeが使用されている。活性層は、Al(Ga)InP若しくはGaInPのバルク層又はAl(Ga)InP若しくはGaInPを用いた量子井戸層で構成されている。また、活性層のAl組成は、クラッド層のAl組成に対して低く設定されている。電流拡散層は、GaP又はAlGaAsで構成されている。更に、GaAs基板の第1のクラッド層が形成された面とは逆側(すなわち、GaAs基板の裏面側)及び電流拡散層上には、Au−Znなどの適切な電極材料が蒸着されることにより電極が形成されている。
上述したような半導体発光素子を高性能化するには、良質な化合物半導体エピタキシャル膜をGaAs基板上に成長させる必要がある。良質な化合物半導体エピタキシャル膜をGaAs基板上に成長させるためには、GaAs基板が結晶性の良いバルク結晶から切り出され、最適な研磨及び表面加工処理がGaAs基板表面に施されていることが重要となる。例えば、GaAs基板の転位密度が高い場合又はGaAs基板上に表面酸化膜などが存在した状態でエピタキシャル成長が行われると、結晶性の良好な膜成長が困難になることが知られている。また、このようなエピタキシャル成長によって良好なエピタキシャル膜質を得られた場合でも、半導体発光素子自体の寿命又は光出力などの素子性能に影響が生じることが知られている。
図1に半導体発光素子の電流密度−光出力特性(I−L特性)の一例を示す。図1の横軸は電流密度(A/cm:アンペア/平方センチメートル)であり、縦軸は全光束(mlm:ミリルーメン)である。一般的な表示用途として利用されている場合の半導体発光素子の駆動電流密度は、約40A/cm(20mA(ミリアンペア)駆動)である。図1から判るように、電流密度が40A/cmにおいては、I−L特性が十分な正比例関係にある。このため、このような従来の用途においては、半導体発光素子の使用上の問題は発生していなかった。
しかしながら、近年の半導体発光素子は、単なる表示用途に留まらず、車載用、信号灯、照明及び液晶バックライト等のさまざまな環境での利用に広がりを見せている。これに伴い、半導体発光素子には高輝度化及び高出力化などの性能向上が求められている。半導体発光素子の高輝度化及び高出力化には半導体発光素子への注入電流密度を増大させることが考えられる。しかしながら、図1に示すようなI−L特性を有する従来の半導体発光素子の全光束(すなわち、光出力)は、注入電流密度が120A/cm以上の領域において低下している。すなわち、従来の半導体発光素子は、従来よりも高い電流密度における使用状態において十分に対応できていなかった。
上述する問題点を解決するために半導体発光素子の構造に様々な工夫が施されてきている。例えば、量子井戸を用いた活性層において、井戸数の最適化を図る方法がある。また、クラッド層などに量子障壁(Quantum Barrier)構造を付加することでキャリアのオーバーフローを抑制する方法がある。特許文献1及び2には、これらの方法が開示されている。
しかしながら、上述した方法では半導体発光素子のI−L特性の改善が不十分であった。具体的には、図2に示すような半導体発光素子ごとのI−L特性のばらつきが発生する問題が生じていた。図2は、構造及び成長ロットが同一の2つの半導体発光素子ごとのI−L特性を示している。図2から判るように、サンプルAのI−L特性は、電流密度が120A/cm以上においても全光束(すなわち、光出力)の低下はない。一方、サンプルBのI−L特性は、電流密度が120A/cm以上においても光出力の低下はほとんど見られないが、サンプルAと比較すると電流密度が120A/cm以上における光出力はほぼ飽和している。このような半導体発光素子ごとのI−L特性のばらつきは、歩留まり及び信頼性の低下という問題につながっていた。
特開平6−181361 特開平6−104534
本発明は、以上の如き事情に鑑みてなされたものであり、半導体発光素子のI−L特性のばらつきを低減し、高輝度及び高出力で、歩留まり及び信頼性に優れた半導体発光素子を提供することを目的とする。
上述した課題を解決するために、本発明の半導体発光素子は、第1導電型の半導体基板と、当該半導体基板の表面上に形成された第1導電型クラッド層と、第1導電型クラッド層上に形成された活性層と、活性層上に形成された第2導電型クラッド層と、を有する半導体発光素子であって、当該半導体基板の表面の二乗平均粗さが0.8ナノメートル以下であることを特徴とする。
本発明の半導体発光素子によれば、半導体発光素子の成長基板である第1導電型半導体基板の二乗平均粗さが0.8ナノメートル以下であるため、半導体発光素子ごとのI−L特性のばらつきを低減し、歩留まり及び信頼性の向上をはかることができる。
発明を実施するための形態
以下、本発明の実施例について添付図面を参照しつつ詳細に説明する。
先ず、図3を参照しつつ、本発明の実施例である半導体発光素子の構造について説明する。
図3は、半導体発光素子10の断面図である。図3に示されているように、半導体発光素子10は、成長基板(半導体基板)であるn型GaAs基板11の表面(主面)上に、n型GaAsバッファ層12、n型クラッド層13、活性層14、p型クラッド層15及びp型電流拡散層16が順次積層されている。これらの各層は、有機金属気相成長法(MOCVD:Metal Organic Chemical Vapor Deposition)により形成される。なお、成長条件は、例えば、成長温度が約摂氏700度、成長圧力が約10kPa(キロパスカル)である。有機金属(MO)ガス用の原料としては、例えば、トリメチルガリウム(TMGa)、トリメチルアルミニウム(TMAl)、トリメチルインジウム(TMI)が用いられる。V族ガスとしては、例えば、アルシン(AsH)及びフォスフィン(PH)が用いられる。不純物添加用の原料としては、例えば、n型不純物としてシラン(SiH)が用いられ、p型不純物としてジメチルジンク(DMZn)が用いられる。更に、半導体発光素子10は、n型GaAs基板11のn型GaAsバッファ層12が形成された表面とは逆側の面(すなわち、裏面)の全面にn側電極17、p型電流拡散層16上の中央部分にp側電極18を有している。
n型GaAsバッファ層12は、シリコン等の不純物を添加しつつGaAsをn型GaAs基板11上に成長させた下地としての層である。また、n型GaAsバッファ層12の膜厚は、例えば、約0.2μm(マイクロメートル)である。
n型クラッド層13は、n型GaAsバッファ層12上に、シリコンの濃度が約3.0×1017cm−3となるようにシリコンを添加しつつ、(AlGa1−xIn1−yP(0≦x≦1、0<y≦1)を成長させることにより形成される。例えば、n型クラッド層13は、(Al0.7Ga0.30.5In0.5Pである。なお、n型クラッド層13の膜厚は、例えば、約1.0μmである。
活性層14は、例えば、n型クラッド層13上に(AlGa1−xIn1−yP(0≦x≦1、0<y<1)のアンドープ層を成長させることによって形成される。ここで、x及びyの値は、活性層14のバンドギャップがn型クラッド層13及びp型クラッド層15のバンドギャップよりも小さくなるように設定される。例えば、活性層14は、井戸層が(Al0.15Ga0.850.5In0.5P又は(Al0.1Ga0.90.5In0.5Pであり、障壁層が(Al0.5Ga0.50.5In0.5Pである量子井戸を有する構造である。なお、活性層14は、単一構造(バルク構造)であっても良い。なお、活性層14の膜厚は、例えば約0.2〜0.5μmである。
また、活性層14は、本実施例の組成に限定されるものではなく、例えば、アルミニウムを含まないInGaP系からなる層(すなわち、x=0)であっても良い。例えば、InGaP系の活性層としては、In0.5Ga0.5Pがある。
p型クラッド層15は、活性層14上に、亜鉛(Zn)の濃度が約5.0×1017cm−3となるように亜鉛を添加しつつ、(AlGa1−xIn1−yP(0≦x≦1、0<y≦1)を成長させることによって形成される。例えば、p型クラッド層15は、(Al0.7Ga0.30.5In0.5Pである。なお、p型クラッド層15の膜厚は、例えば約1.0μmである。
また、転位のない高出力な半導体発光素子を得るという観点からは、活性層やクラッド層には、GaAs基板にほぼ格子整合する材料を選択する、あるいは、格子不整合な材料を臨界膜厚以下の厚さに形成する(不整合組成の歪量子井戸構造など)、組成や膜厚を適宜選択することが好ましい。
p型電流拡散層16は、p型クラッド層15上に、亜鉛を添加しつつGaInP又はGaPを成長させることによって形成される。n側電極17は、n型GaAs基板11の裏面にAu−Ge−Niを真空蒸着することによって形成されても良い。また、p側電極18は、p型電流拡散層16上にAuZn(金錫の合金)を真空蒸着することによって形成される。
上述した半導体発光素子10の構成は1例にすぎず、その構成は半導体発光素子10の特性に応じて適宜変更することが可能である。例えば、上述したメチル系の材料をエチル系の材料に変更しても良い。また、不純物ガスとして用いられるシラン(SiH)をセレン化水素(HSe)に変更し、n型GaAsバッファ層及びn型クラッド層12にセレン(Se)を添加しても良い。また、p型クラッド層15とp型電流拡散層16との間にp型中間層を設けても良い。このp型中間層は、例えば、(Al0.5Ga0.50.5In0.5Pである。成長基板は、4度(4°)のオフ角のGaAs基板を用いたが、他のオフ角のものを用いても良い。また、GaAs基板上にエピタキシャル成長が可能であれば、MOCVD以外の成長方法(例えば、分子線エピタキシー法)を用いて、膜成長をおこなっても良い。また、上述したn型とp型とを入れ替えた構造であっても良い。
次に、図4乃至図6を参照しつつ、n型GaAs基板11の表面粗さの違いによって半導体発光素子10の全光束(すなわち、光出力)が変化することを説明するとともに、n型GaAs基板11の最適な表面粗さについて詳細に説明する。
従来から成長基板として用いられるGaAs基板の表面状態は半導体発光素子の特性に影響があることが知られていたが、GaAs基板の表面処理や研磨状態といったX線などで評価されるマクロレベル(例えば、二乗平均粗さ(Rms:Root Mean Square)が数ナノメール〜数十ナノメートル)の欠陥に注意が払われていた。この理由としては、半導体発光素子の使用レベルは駆動電流密度が40A/cm以下であり、かかる使用レベルにおける半導体発光素子の電流密度−光出力特性(I−L特性)は良好であったためである。すなわち、半導体発光素子のI−L特性を良好にするためには、マクロレベルの欠陥が無いと評価されたGaAs基板を成長基板として使用すれば十分であると考えられていた。しかしながら、マクロレベルで表面状態が良好であると判断されたGaAs基板(例えば、微分干渉顕微鏡などで鏡面(ミラー)と評価されるもの)であっても、ナノレベル(Rms<1nm(ナノメートル))で評価するとその表面には凹凸が確認される。ナノレベルでの評価方法としては、走査型プローブ顕微鏡(Scanning Probe Microscope)による表面粗さの計測がある。以下において、ナノレベルで表面粗さが異なるGaAs基板を成長基板として使用した半導体発光素子ごとの光出力の測定結果に基づき、GaAs基板のナノレベルの表面粗さが光出力に与える影響を説明しつつ、GaAs基板のナノレベルの表面粗さの評価(管理)の有効性について説明する。
上述した有効性を説明するための評価内容として、ナノレベルで表面粗さが異なる複数のn型GaAs基板11を準備し、各n型GaAs基板11を使用して半導体発光素子10を製造し、製造された半導体発光素子10のI−L特性の評価を行った。なお、研磨粉の粒径を変えてn型GaAs基板11に研磨を施すことにより、所定の表面粗さに調整されたn型GaAs基板11を準備することもできる。本実施例においては、n型GaAs基板11の表面における10μm×10μmの領域で、Rms=0.22、0.35、0.54、0.72、0.82、0.93nmの計6種類のn型GaAs基板11を使用した。また、半導体発光素子10のI−L特性の評価として、半導体発光素子10への注入電流密度を20、40、90、125、160、180、200A/cmに設定した。なお、上記6種類の表面粗さのn型GaAs基板11を用いて半導体発光素子を製造し、各n型GaAs基板11について、それぞれ40個の半導体発光素子10をサンプルとしてI−L特性の評価を行った。
図4は、各表面粗さのn型GaAs基板11を使用した半導体発光素子10ごとに、電流密度と半導体発光素子10の全光束との関係を示したグラフである。図4の横軸は電流密度(A/cm:アンペア/平方センチメートル)であり、縦軸は全光束(mlm:ミリルーメン)である。なお、図4は、サンプル数40個(n=40)についての全光束の平均値をプロットしたものである。
図4に示されているように、半導体発光素子への従来の注入電流密度である40A/cmまで(すなわち、20mA程度の電流注入まで)は、半導体発光素子10の全光束(すなわち、光出力)のばらつきはほとんどない。しかしながら、電流密度が増加すると、半導体発光素子10の光出力にばらつきが見られる。この光出力のばらつきは、電流密度の増加に従って大きくなっている。すなわち、電流密度が40A/cmまではn型GaAs基板11の表面粗さに起因するようなI−L特性のばらつきは無いことがわかる。
また、n型GaAs基板11の表面粗さが小さいほど、100A/cm以上の電流密度領域(以下、高電流密度領域という)において光出力の増加率が高くなっている。具体的には、表面粗さがRms=0.22nm、0.35nmのn型GaAs基板11を使用した半導体発光素子10の光出力は、150A/cm以上の電流密度領域において電流密度の増加に伴って増加するか、又はほぼ一定値を保っている(すなわち、飽和している)。一方、表面粗さがRms=0.93nm、0.82nmのn型GaAs基板11を使用した半導体発光素子10の光出力は、150A/cm以上の電流密度領域において電流密度の増加に伴って減少する。
従って、高電流密度領域においては、n型GaAs基板11のナノレベルの表面粗さの違いが半導体発光素子10の全光束に影響していることがわかる。このことから、高電流密度領域における半導体発光素子10の使用においては、従来のような40A/cm程度の電流密度による使用では影響しなかったn型GaAs基板11の転位や微小な結晶歪み(ナノレベルの表面状態)が、半導体発光素子10の高密度領域における光出力の特性劣化につながっていることがわかる。
図5は、各n型GaAs基板11を使用した半導体発光素子10ごとに、電流密度を変化させた場合における半導体発光素子10の全光束と、n型GaAs基板11の表面粗さと、の関係を示したグラフである。図5の横軸は二乗平均粗さ(Rms)であり、縦軸は全光束(mlm:ミリルーメン)である。なお、図5は、図4と同様に、サンプル数40個(n=40)についての全光束の平均値をプロットしたものである。
図5に示されているように、電流密度が20及び40A/cmの場合においては、n型GaAs基板11の表面粗さに関係なく、各半導体発光素子10の全光束はほぼ一定である。一方、電流密度が90A/cm以上の場合においては、n型GaAs基板11の表面粗さに依存して全光束の値が変動することがわかる。具体的には、Rms>0.8nmの範囲では、各半導体発光素子10の全光束は減少している。一方、Rms<0.4nmの範囲では、各半導体発光素子10の全光束は増加している。これらに対して、n型GaAs基板11の表面粗さが0.4nm≦Rms≦0.8nmの範囲では、n型GaAs基板11の表面粗さに依存した全光束の変動は見られない。
従って、n型GaAs基板11の表面粗さを小さくすれば、高電流密度領域でも半導体発光素子10の全光束は増加することになり、I−L特性の改善を行うことができる。また、n型GaAs基板11の表面粗さを0.4nm≦Rms≦0.8nmの範囲にすることによって、n型GaAs基板11の表面粗さに依存しない一定の光出力を得ることができる。これにより、半導体発光素子10ごとの特性のばらつきを抑えることができるため、一定の品質の半導体発光素子を提供することが可能となる。
図6は、各n型GaAs基板11を使用した半導体発光素子10ごとの光出力のばらつきと電流密度との関係を示すグラフである。図6の横軸は電流密度(A/cm)であり、縦軸は表面粗さの異なるn型GaAs基板11を使用した半導体発光素子10ごとの全光束の標準偏差σである。なお、図6の従来例は、n型GaAs基板の表面粗さがナノレベルでばらついている半導体発光素子の全光束の標準偏差σを示している。なお、図6に示された各プロットは、図4と同様に、サンプル数40個(n=40)の平均値のプロットである。
図6に示されているように、従来例の標準偏差σは、電流密度が上昇するにつれて正比例的に増加している。すなわち、n型GaAs基板の表面粗さがナノレベルでばらついている半導体発光素子のI−L特性は、高電流密度領域においてばらついている。従って、表面粗さがナノレベルでばらついているn型GaAs基板を使用する場合には、高電流密度領域において良好なI−L特性を有する半導体発光素子を歩留まり良く製造することが困難であり、十分な信頼性を有する半導体発光素子を得ることができないことがわかる。
また、n型GaAs基板11の表面粗さがRms=0.82、0.93nmの場合(すなわち、Rms>0.8nm)には、従来例と比較すると各電流密度でのばらつきは小さくなっている。しかしながら、表面粗さがRms=0.82、0.93nmのn型GaAs基板11が使用された半導体発光素子10の標準偏差σは、電流密度が上昇するにつれて正比例的に増加している。従って、表面粗さがRms=0.82、0.93nmのn型GaAs基板11を使用する場合には、高電流密度領域において良好なI−L特性を有する半導体発光素子10を歩留まり良く製造することが困難であり、十分な信頼性を有する半導体発光素子10を得ることができないことがわかる。
一方、n型GaAs基板11の表面粗さがRms=0.22、0.35、0.54、0.72nmの場合(すなわち、Rms≦0.8nm)には、電流密度の増加と伴に、そのばらつきも大きくなっている。しかしながら、Rms>0.8nmのn型GaAs基板11を使用した半導体発光素子10と比較すると、そのばらつきは大幅に減少している。特に、電流密度が100A/cm以上において、標準偏差σはほぼ飽和している。すなわち、表面粗さがRms≦0.8nmのn型GaAs基板11を使用する場合には、高電流密度領域において良好なI−L特性を有する半導体発光素子10を歩留まり良く製造することができ、十分な信頼性を有する半導体発光素子10を得ることができる。
図4乃至図6を参照しつつ説明した内容から、n型GaAs基板11の表面粗さの範囲をナノレベルで設定することにより、高電流密度領域においてもI−L特性のばらつきが少ない半導体発光素子10を提供することができる。具体的には、図6によって示された半導体発光素子10の全光束のばらつきから、n型GaAs基板11の表面粗さがRms≦0.8に設定されることが必要である。これにより、同一の表面粗さのn型GaAs基板11を有する半導体発光素子10において、高電流密度領域における全光束のばらつきが低減される。更に、図5によって示されたn型GaAs基板11の表面粗さと全光束との関係から、n型GaAs基板11の表面粗さが0.4≦Rms≦0.8の範囲内に設定されることが好ましい。これにより、半導体発光素子10の全光束がn型GaAs基板11の表面粗さに依存して変化することが無くなり、高電流密度領域においても良好なI−L特性を有する半導体発光素子10を歩留まり良く製造することができる。
図7は、表面粗さがRms=0.22、0.35、0.54、0.72、0.82、0.93nmのn型GaAs基板11を使用した半導体発光素子10において、各n型GaAs基板11と各活性層14との関係を示したグラフである。図7の横軸はn型GaAs基板11の表面粗さRms(nm)であり、縦軸は活性層14の表面粗さRms(nm)である。
図7に示されているように、n型GaAs基板11の表面粗さがRms=0.22、0.35、0.54、0.72nm(すなわち、Rms≦0.8)の場合おいては、活性層14の表面粗さはほぼ一定であり、その値も2.0nm以下と小さい。一方、n型GaAs基板11の表面粗さがRms=0.82、0.93nm(すなわち、Rms>0.8)の場合においては、活性層14の表面粗さは正比例的に増加し、その値も3.0nm以上と大きい。
従って、n型GaAs基板11の表面粗さがRms≦0.8では、活性層14の表面粗さを一定にすることができることで、活性層14の表面粗さに起因したI−L特性のばらつきを抑えることが可能になる。このことは、表面粗さがRms≦0.8のn型GaAs基板11を使用した半導体発光素子10の高電流密度領域における全光束のばらつき(標準偏差σ)が、表面粗さがRms>0.8のn型GaAs基板11を使用した半導体発光素子10の高電流密度領域における全光束のばらつきよりも小さいこと(すなわち、図6で示されている結果)に対応している。従って、n型GaAs基板11の表面粗さが活性層14の表面粗さに起因し、かかる活性層14の表面粗さが半導体発光素子10のI−L特性のばらつきに影響していることがわかる。
以上、詳細に説明したように、GaAs基板のナノレベルの表面粗さと高電流密度領域における半導体発光素子の発光特性との関係を調べ、半導体発光素子の高輝度化、高出力化、並びに発光特性のばらつき低減のための基板表面粗さの条件を見出した。本発明の半導体発光素子によれば、半導体発光素子の成長基板であるn型GaAs基板の二乗平均粗さが0.8ナノメートル以下であるため、半導体発光素子のI−L特性のばらつきを低減し、歩留まり及び信頼性の向上をはかることができる。
以上に説明した第1の実施例の半導体発光素子10は、成長基板として用いたn型GaAs基板11を永久基板として有しているが、本発明の半導体発光素子は、n型GaAs基板が最終的に除去された構造であっても良い。
以下に、図8を参照しつつ、n型GaAs基板を有さない半導体発光素子の製造方法について説明する。
先ず、表面の二乗平均粗さが0.8ナノメートル以下のn型GaAs基板81が成長基板として準備される(図8(a))。なお、n型GaAs基板81の表面の二乗平均粗さが0.4ナノメートル以上0.8ナノメートル以下であることがより好ましい。
次に、MOCVDを用いてn型GaAs基板81上にn型クラッド層82、活性層83及びp型クラッド層84が形成される(図8(b))。これによって、n型GaAs基板81、n型クラッド層82、活性層83及びp型クラッド層84からなる半導体積層構造が形成される。なお、成長条件は、例えば、成長温度が約摂氏700度、成長圧力が約10kPa(キロパスカル)である。有機金属(MO)ガス用の原料としては、例えば、トリメチルガリウム(TMGa)、トリメチルアルミニウム(TMAl)、トリメチルインジウム(TMI)が用いられる。V族ガスとしては、例えば、アルシン(AsH)及びフォスフィン(PH)が用いられる。不純物添加用の原料としては、例えば、n型不純物としてシラン(SiH)が用いられ、p型不純物としてジメチルジンク(DMZn)が用いられる。なお、第1の実施例のように、半導体積層構造には、n型GaAs基板81とn型クラッド層82との間にn型GaAsバッファ層が形成されても良く、p型クラッド層84上に電流拡散層が形成されても良い。
次に、p型クラッド層84上にスパッタリングによってp型電極85が形成される(図8(c))。なお、p型クラッド層84上へ絶縁性反射層を部分的に形成し、p型電極85がp型クラッド層84上へ部分的に形成される構成としても良い。その後、p型電極85側に別途用意した支持体86が接合層87を介して貼り合わされる。(図8(d))。この際、例えば、支持体86は、ホウ素(B)がドープされ、且つシリコン(Si)からなる導電性支持基板と、当該導電性支持基板の両面に形成された各種金属層と、から構成されている。また、p型電極85と支持体86との貼り合わせは、p型電極85上と支持体86上との少なくともいずれか一方に形成されAuSnなどの共晶合金からなる接合層87を介して行われる。
次に、アンモニア水と過酸化水素水との混合液を用いたウエットエッチングによって、n型GaAs基板81が除去される(図9(a))。n型GaAs基板を除去して表出したn型クラッド層82上にスパッタリングによってn型電極88が、形成される(図9(b))。このような製造工程によって形成された半導体発光素子を本発明の第2の実施例の半導体発光素子80とすることができる。
つまり、表面の二乗平均粗さが0.8ナノメートル以下のGaAs基板を成長基板として用いて成長させた、第1導電型クラッド層、活性層、第2導電型クラッド層を含む半導体積層構造を有する半導体発光素子であれば、高電流密度領域においても良好な電気光学特性を得ることができる。そして、表面の二乗平均粗さが0.4ナノメートル以上0.8ナノメートル以下のGaAs基板を成長基板として用いて成長させた、第1導電型クラッド層、活性層、第2導電型クラッド層を含む半導体積層構造を有する半導体発光素子であれば、高電流密度容域においても良好でばらつきの少ない電気光学特性を得ることができる。
従来の半導体発光素子のI−L特性を示したグラフである。 従来の半導体発光素子のI−L特性を示したグラフである。 本発明の第1の実施例である半導体発光素子の断面図である。 本発明の第1の実施例である半導体発光素子におけるI−L特性を示したグラフである。 本発明の第1の実施例である半導体発光素子における全光束とn型GaAs基板の表面粗さとの関係を示したグラフである。 本発明の第1の実施例である半導体発光素子における光出力のばらつきと電流密度との関係を示すグラフである。 本発明の第1の実施例である半導体発光素子におけるn型GaAs基板と活性層との関係を示したグラフである。 本発明の第2の実施例である半導体発光素子の各製造工程における断面図である。 本発明の第2の実施例である半導体発光素子の各製造工程における断面図である。
符号の説明
10 半導体発光素子
11 n型GaAs基板
12 n型GaAsバッファ層
13 n型クラッド層
14 活性層
15 p型クラッド層
16 p型電流拡散層
17 n側電極
18 p型電極

Claims (4)

  1. 第1導電型の半導体基板と、
    前記半導体基板の表面上に形成された第1導電型クラッド層と、
    前記第1導電型クラッド層上に形成された活性層と、
    前記活性層上に形成された第2導電型クラッド層と、を有する半導体発光素子であって、
    前記半導体基板の前記表面の二乗平均粗さが0.4ナノメートル以上0.8ナノメートル以下であることを特徴とする半導体発光素子。
  2. 前記半導体基板は、GaAs基板であることを特徴とする請求項1に記載の半導体発光素子。
  3. 前記活性層は、アルミニウムインジウムガリウムリン((Al Ga 1−x In 1−y P(0≦x≦1、0<y<1))により形成されていることを特徴とする請求項2に記載の半導体発光素子。
  4. 前記活性層は、量子井戸構造を含むことを特徴とする請求項1乃至3のいずれか1に記載の半導体発光素子。
JP2008213801A 2008-08-22 2008-08-22 半導体発光素子 Expired - Fee Related JP5173673B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008213801A JP5173673B2 (ja) 2008-08-22 2008-08-22 半導体発光素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008213801A JP5173673B2 (ja) 2008-08-22 2008-08-22 半導体発光素子

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2012258430A Division JP5355768B2 (ja) 2012-11-27 2012-11-27 半導体積層構造の製造方法

Publications (2)

Publication Number Publication Date
JP2010050319A JP2010050319A (ja) 2010-03-04
JP5173673B2 true JP5173673B2 (ja) 2013-04-03

Family

ID=42067164

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008213801A Expired - Fee Related JP5173673B2 (ja) 2008-08-22 2008-08-22 半導体発光素子

Country Status (1)

Country Link
JP (1) JP5173673B2 (ja)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003327497A (ja) * 2002-05-13 2003-11-19 Sumitomo Electric Ind Ltd GaN単結晶基板、窒化物系半導体エピタキシャル基板、窒化物系半導体素子及びその製造方法
JP4311247B2 (ja) * 2004-03-19 2009-08-12 日立電線株式会社 研磨用砥粒、研磨剤、研磨液の製造方法

Also Published As

Publication number Publication date
JP2010050319A (ja) 2010-03-04

Similar Documents

Publication Publication Date Title
US6233265B1 (en) AlGaInN LED and laser diode structures for pure blue or green emission
EP2383846B1 (en) Light emitting device and manufacturing method thereof
JP5296290B2 (ja) 漸変組成の発光層を有する半導体発光装置
US20100133506A1 (en) Nitride semiconductor light emitting element and method for manufacturing nitride semiconductor
JP5145617B2 (ja) n型窒化物半導体積層体およびそれを用いる半導体素子
JPWO2003025263A1 (ja) 窒化物半導体基板、その製造方法、およびそれを用いた半導体光素子
US20110212560A1 (en) Method for fabricating nitride semiconductor light emitting device and method for fabricating epitaxial wafer
KR20110111468A (ko) 질화물 반도체 발광 소자, 에피택셜 기판 및 질화물 반도체 발광 소자를 제작하는 방법
US6462354B1 (en) Semiconductor device and semiconductor light emitting device
KR20110014970A (ko) AlxGa(1-x)As 기판, 적외 LED용의 에피택셜 웨이퍼, 적외 LED, AlxGa(1-x)As 기판의 제조 방법, 적외 LED용의 에피택셜 웨이퍼의 제조 방법 및 적외 LED의 제조 방법
US20070075321A1 (en) Semiconductor light-emitting device
JP5401145B2 (ja) Iii族窒化物積層体の製造方法
JP3545197B2 (ja) 半導体素子およびその製造方法
US6191437B1 (en) Semiconductor light emitting device and method of manufacturing the same
JP2001077412A (ja) 半導体素子およびその製造方法
US20150349199A1 (en) Semiconductor light emitting device and wafer
JP4424680B2 (ja) 3族窒化物半導体の積層構造、及びその製造方法、並びに、半導体発光素子、及びその製造方法
KR20120092928A (ko) 반도체 소자 및 그 제조방법
JPH11191639A (ja) 窒化物半導体素子
JP2007096162A (ja) 半導体発光素子
WO2011101929A1 (ja) 半導体発光装置及びその製造方法
JP5355768B2 (ja) 半導体積層構造の製造方法
JP2011258843A (ja) 窒化物半導体発光素子及びその製造方法
JP2011151190A (ja) 半導体発光装置
JP5173673B2 (ja) 半導体発光素子

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110715

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121002

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20121003

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121127

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121211

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121227

R150 Certificate of patent or registration of utility model

Ref document number: 5173673

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees