KR20110103832A - 전극 구조 및 상기 전극 구조를 구비한 마이크로디바이스용 패키지 - Google Patents

전극 구조 및 상기 전극 구조를 구비한 마이크로디바이스용 패키지 Download PDF

Info

Publication number
KR20110103832A
KR20110103832A KR1020100129649A KR20100129649A KR20110103832A KR 20110103832 A KR20110103832 A KR 20110103832A KR 1020100129649 A KR1020100129649 A KR 1020100129649A KR 20100129649 A KR20100129649 A KR 20100129649A KR 20110103832 A KR20110103832 A KR 20110103832A
Authority
KR
South Korea
Prior art keywords
electrode
substrate
layer
diffusion
solder
Prior art date
Application number
KR1020100129649A
Other languages
English (en)
Other versions
KR101158240B1 (ko
Inventor
타카아키 미야지
아키히코 사노
타다시 이노우에
토시아키 오쿠노
요시키 하다
사야카 도이
요시키 아시하라
Original Assignee
오므론 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오므론 가부시키가이샤 filed Critical 오므론 가부시키가이샤
Publication of KR20110103832A publication Critical patent/KR20110103832A/ko
Application granted granted Critical
Publication of KR101158240B1 publication Critical patent/KR101158240B1/ko

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B7/00Microstructural systems; Auxiliary parts of microstructural devices or systems
    • B81B7/0032Packages or encapsulation
    • B81B7/007Interconnections between the MEMS and external electrical signals
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B81MICROSTRUCTURAL TECHNOLOGY
    • B81BMICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00Microstructural systems or auxiliary parts thereof
    • B81B2207/09Packages
    • B81B2207/091Arrangements for connecting external electrical signals to mechanical structures inside the package
    • B81B2207/094Feed-through, via
    • B81B2207/095Feed-through, via through the lid

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Micromachines (AREA)
  • Wire Bonding (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

과제
Cu 전극의 두께를 얇게 할 수 있고, 게다가 Cu 전극의 두께를 얇게 하여도 Cu 전극에 크랙이나 보이드, 벗겨짐 등이 생기기 어렵고, 접합 강도가 높은 전극 구조를 제공한다.
해결 수단
커버 기판(71)에 마련한 관통구멍(72)에 Cu의 관통 배선(75)을 마련한다. 커버 기판(71)의 표면에서, 관통 배선(75)의 단부에는 Cu 전극(82)을 마련한다. Cu 전극(82)의 표면은, Sn의 확산계수가 3×10-23㎠/sec 이하인 재료, 예를 들면 Ti나 Ni로 이루어지는 확산 방지막(83)으로 Cu 전극(82)의 전체를 덮는다. 또한, 확산 방지막(83)의 위에 Au로 이루어지는 젖음성 개선층(84)을 마련하고, 그 위에 Au-Sn계 솔더로 이루어지는 접합용의 솔더층(85)을 마련한다.

Description

전극 구조 및 상기 전극 구조를 구비한 마이크로디바이스용 패키지{ELECTRODE STRUCTURE AND PACAKAGE FOR MICRODEVICE PROVIDED WITH THE SAME}
본 발명은 전극 구조 및 당해 전극 구조를 구비한 마이크로디바이스용 패키지에 관한 것이다.
특허 문헌 1에는, 전자 장치를 허메틱-실(hermetic seal)한 패키지가 개시되어 있다. 이 패키지는, 도 1에 도시하는 바와 같이, 장치 기판(11)과 커버 기판(13)으로 이루어진다. 장치 기판(11)의 하면에는 SAW 디바이스와 같은 전자 장치(12)를 실장하고 있고, 장치 기판(11)의 하면의 주위에는 세퍼레이터/배리어층(16)이 형성되어 있다. 또한, 커버 기판(13)에는, 그 상면부터 하면을 향하여 관통 배선(도전 경로)(14)이 관통하고 있고, 커버 기판(13)의 하면에는 관통 배선(14)과 도통한 외부 전기 단자(15)가 마련되어 있다. 또한, 커버 기판(13)의 윗면의 주위에는 세퍼레이터/배리어층(17)이 형성되어 있다.
장치 기판(11)과 커버 기판(13)은, 세퍼레이터/배리어층(16)과 세퍼레이터/배리어층(17)을 솔더(18)로 접합되어 내부의 전자 장치(12)를 허메틱-실하고 있다. 또한, 전자 장치(12)와 도통한 솔더 단자(19)와 관통 배선(14)의 단면에 마련한 전극(20)을 솔더(21)로 접합시키고 있다.
마이크로디바이스를 밀봉하기 위한 패키지로서는, 이 이외에도 특허 문헌 2에 개시된 것도 있다. 특허 문헌 2의 패키지에서도, 그 기판을 관통한 관통 전극이 내부의 소자에 접속되어 있다.
이와 같은 패키지의 관통 배선이나 그 단면의 전극으로서는, 열전도율이 높은 재료로서 Cu를 이용하는 것이 있지만, 패키지의 두께를 얇게 하기 위해서는, 관통 배선의 단(端)의 전극의 두께도 가능한 한 얇게 할 필요가 있다.
그러나, 도 2에 도시하는 바와 같이, 기판(31)의 관통 배선(32)의 단면에 마련한 Cu 전극(33)의 위에 솔더층(34)을 적층한 경우, Cu 전극(33)과 솔더층(34)의 계면 영역(35)에서는 Cu와 솔더의 상호 확산이 생긴다. 그 때문에, Cu 전극(33)의 두께가 얇으면, Cu 전극(33)과 솔더층(34) 사이의 계면 영역(35)에 크랙이 생기거나, 보이드나 박리가 생기기 쉬워진다.
따라서, Cu 전극을 이용하여 솔더 접합을 행한 경우에는, Cu 전극 또는 전극 부분의 두께를 얇게 할 수가 없어서, 패키지의 박형화가 곤란하였다.
특허 문헌 1: 일본 특개평6-318625호 공보 특허 문헌 2 : 일본 특개2007-149742호 공보
본 발명은, 상기한 같은 기술적 과제를 감안하여 이루어진 것으로서, 그 목적으로 하는 바는, Cu 전극의 두께를 얇게 할 수 있고, 게다가 Cu 전극의 두께를 얇게 하여도 Cu 전극에 크랙이나 보이드, 벗겨짐 등이 생기기 어렵고, 또한, 접합 강도가 높아지기 때문에, 기밀 밀봉성에 우수함과 함께 열에 의한 환경 변화에도 열화되기 어려운 전극 구조를 제공하는 것에 있다. 또한, 본 발명 다른 목적은, 일반적인 MEMS 제조 프로세스에서 생산할 수 있는, 그와 같은 전극 구조를 구비한 패키지를 제공하는 것에 있다.
본 발명의 전극 구조는, 기판의 표면에 마련한 Cu 전극과, Sn의 확산계수가 3×10-23㎠/sec 이하인 재료로 이루어지고, 상기 Cu 전극 전체를 덮는 확산 방지막과, Au-Sn계 솔더로 이루어지는 접합용 솔더층을 갖는 것을 특징으로 하고 있다. 이 전극 구조는, Cu 전극이, 기판의 관통구멍에 매입된 관통 배선의 단부에 마련된 플러그부로 되어 있는 관통 배선 구조의 것이라도 유효하다.
본 발명의 전극 구조에서는, Cu 전극을 확산 방지막으로 덮고 있고, 게다가, 확산 방지막은, Sn의 확산계수가 3×10-23㎠/sec 이하인 재료로 구성되어 있기 때문에, Cu 전극의 Cu와 솔더층의 Sn의 상호 확산을 억제할 수 있고, 전극 부분에 크랙 등이 발생하는 것을 방지할 수 있다.
또한, Cu 전극을 얇게 하여도 크랙 등이 발생하기 어렵게 되고, 특히, Cu 전극의 두께가 2㎛ 이하로 얇아져도 전극부에 크랙 등이 일어나기 어렵다.
특히, Sn의 확산계수가 3×10-23㎠/sec 이하인 재료로서는, Ti 또는 Ni가 적합하다.
본 발명의 다른 실시 형태에서는, 상기 확산 방지막과 상기 접합용 솔더층의 사이에, Au-Sn계 솔더의 젖음성을 향상시키기 위한 젖음성 개선층이 형성되어 있다. 이러한 실시형태에 의하면, 솔더층이 용융한 때에 그 젖음성이 안정된다. 특히, 상기 젖음성 개선층이, 상기 확산 방지막의 표면 전체를 덮고 있으면, 젖음성 개선층의 위에 마련한 솔더층의 젖음성이 극히 안정된다.
본 발명에 관한 전극 구조의 또다른 실시 양태에서는, 상기 솔더층의 면적이, 상기 Cu 전극의 면적과 동등 또는 그보다도 작은 것을 특징으로 하고 있다. 이러한 실시형태에 의하면, 솔더층이 열전도율이 높은 Cu 전극의 위에 위치하고 있기 때문에, 솔더층의 접합시에 솔더층이 변형하기 쉬워진다.
또한, 확산 방지막이, 상기 Cu 전극으로부터 비어져 나온 플랜지부를 갖고 있으면, 플랜지부의 아래에는 Cu 전극이 위치하고 있지 않기 때문에, 플랜지부에는 열이 전해지기 어려워, 플랜지부에 유출된 솔더층은 식어 굳어지기 쉬워지고, 밖으로 흐르기 어려워진다. 또한, 플랜지부는, Cu 전극의 부분보다도 낮게 되어 있기 때문에, 한층 솔더층이 퍼지기 어려워진다.
본 발명에 관한 전극 구조의 또다른 실시 양태에서는, 상기 확산 방지막의 두께가, 1㎛ 이하로 되어 있는 것이 바람직하고, 또는 솔더층의 두께가, 5㎛ 이하인 것이 바람직하다.
본 발명에 관한 전극 구조의 또다른 실시 양태는, 상기 기판이 표면을 절연막으로 덮여진 반도체 기판이고, 상기 Cu 전극과 상기 절연막의 사이에는, 상기 Cu 전극보다도 넓은 면적을 갖임과 함께 상기 확산 방지막으로부터 비어져 나오지 않도록, 밀착층이 형성되어 있는 것이 바람직하다. 이러한 실시 양태에 의하면, 밀착층에 의해 구리 전극과 절연막과의 밀착성을 높일 수 있다. 게다가, 솔더층이 밀착층에 접하는 일이 없고, 솔더층과 밀착층의 사이에서 상호 확산이 생기는 일이 없다. 또한, 밀착층은, 관통 전극의 절연층에의 확산 배리어 성능도 갖고 있는 것이 바람직하다.
밀착층은, Ti, TiN, TaN, Ta중 적어도 1종의 재료로 이루어지는 하나 또는 복수의 층인 것이 바람직하다.
본 발명에 관한 제 1의 마이크로디바이스용 패키지는, 마이크로디바이스를 실장하기 위한 제 1의 기판과, 상기 제 1의 기판에 접합되어 마이크로디바이스를 밀봉하는 제 2의 기판으로 이루어지는 마이크로디바이스용 패키지로서, 상기 제 2의 기판의 관통구멍에 매입된 관통 배선의 단부에서 상기 제 2의 기판의 내면에 마련된 Cu 전극과, Sn의 확산계수가 3×10-23㎠/sec 이하인 재료로 이루어지고, 상기 Cu 전극 전체를 덮는 확산 방지막과, Au-Sn계 솔더로 이루어지는 접합용 솔더층에 의해, 마이크로디바이스와 접속하기 위한 접속용 전극부가 형성된 것을 특징으로 하고 있다.
이러한 마이크로디바이스용 패키지에서는, 본 발명의 전극 구조가 관통 배선 부분에 사용되고 있고, 그 부분에서는, Cu 전극과 솔더층의 Sn의 상호 확산을 억제할 수 있고, 전극 부분에 크랙 등이 발생하는 것을 방지할 수 있다. 특히, Cu 전극을 얇게 하여도 크랙 등이 발생하기 어렵게 된다.
본 발명에 관한 제 2의 마이크로디바이스용 패키지는, 마이크로디바이스를 실장하기 위한 제 1의 기판과, 상기 제 1의 기판과 대향하는 제 2의 기판으로 이루어지는 마이크로디바이스용 패키지로서, 상기 제 2의 기판의 내면 외주부에 따라 마련된 Cu 전극과, Sn의 확산계수가 3×10-23㎠/sec 이하인 재료로 이루어지고, 상기 Cu 전극 전체를 덮는 확산 방지막과, Au-Sn계 솔더로 이루어지는 접합용 솔더층에 의해, 제 1의 기판과 접합시키는 밀봉용 패드부가 형성된 것을 특징으로 하고 있다.
이러한 마이크로디바이스용 패키지에서는, 본 발명의 전극 구조가 밀봉 접합의 부분에 이용되고 있고, 그 부분에서는, Cu 전극과 솔더층의 Sn의 상호 확산을 억제할 수 있고, 전극 부분에 크랙 등이 발생하는 것을 방지할 수 있다. 특히, Cu 전극을 얇게 하여도 크랙 등이 발생하기 어렵게 된다.
상기 제 1 또는 제 2의 마이크로디바이스용 패키지의 접합 후에 있어서의 상기 접합용 솔더층의 두께는, 3㎛ 이하인 것이 바람직하다. 솔더층의 두께를 3㎛ 이하로 하면, 패키지의 두께를 얇게 할 수 있음과 함께, 일반적인 MEMS 제조 프로세스를 이용하여 용이하게 솔더층을 형성할 수 있다.
또한, 본 발명에 있어서의 상기 과제를 해결하기 위한 수단은, 이상 설명한 구성 요소를 적절히 조합한 특징을 갖는 것이고, 본 발명은 이러한 구성 요소의 조합에 의한 많은 변화를 가능하게 하는 것이다.
도 1은 특허 문헌 1에 개시된 패키지의 단면도.
도 2는 Cu 전극의 표면에 솔더층을 적층한 전극 부분의 개략 단면도.
도 3은 본 발명의 한 실시 형태에 의한 패키지의 단면도.
도 4(a)는 도 3의 X부, 즉 접속용 전극 구조를 상하 반전하여 도시하는 확대도. 도 4(b)는 그 일부의 층을 분리하여 도시한 확대도.
도 5(a)는 도 3의 Y부, 즉 밀봉용 패드 구조를 상하 반전하여 도시하는 확대도. 도 5(b)는 그 일부의 층을 분리하여 도시한 확대도.
도 6은 접속용 전극 구조 및 밀봉용 패드 구조를 접합시킨 상태를 모식적으로 도시한 개략 사시도이다.
도 7(a)는 커버 기판의 단면도. 도 7(b)는 접속용 전극 구조의 하면 형상을 도시하는 도면. 도 7(c)는 커버 기판의 다른 하면 형상을 도시하는 도면.
도 8은 Sn이 Cu에 확산한 때의 양상을 도시하는 도면.
도 9(a)는 Sn이 Ti에 확산한 때의 양상을 도시하는 도면. 도 9(b)는 Sn이 Ni에 확산한 때의 양상을 도시하는 도면.
이하, 첨부 도면을 참조하면서 본 발명의 알맞는 실시 형태를 설명한다. 단, 본 발명은 이하의 실시 형태로 한정되는 것이 아니고, 본 발명의 요지를 일탈하지 않는 범위에서 여러가지 설계 변경할 수 있다.
도 3은, 정전 릴레이를 밀봉한 패키지의 구조를 도시하는 단면도이다. 패키지는 장치 기판(41)과 커버 기판(71)에 의해 구성된다. 정전 릴레이(43)는, 장치 기판(41)의 윗면에 형성되어 있고, 고주파용의 스위치부와 스위치부를 구동하는 정전 액추에이터로 이루어진다. 스위치부는, 한 쌍의 고정 접점(44)을 갖는 고정 접점부(45)와, 고정 접점(44) 사이를 개폐하는 가동 접점(46)을 갖는 가동 접점부(47)에 의해 구성되어 있다. 또한, 정전 액추에이터는, 절연층(48)을 통하여 장치 기판(41)의 윗면에 고정된 액추에이터 고정부(49)와, 정전력에 의해 변위하고 가동 접점부(47)를 이동시키는 액추에이터 가동부(50)와, 액추에이터 가동부(50)를 변위 가능하게 탄성 스프링으로 지지하는 지지부(51)에 의해 구성되어 있다. 또한, 장치 기판(41)의 윗면 주위에는, 정전 릴레이(43)를 둘러싸도록 하여 밀봉부(52)가 액자형상으로 형성되어 있다. (스위치부와 정전 액추에이터는 공통의 Si 기판 등을 이용하여 형성되어 있고, 당해 Si 기판 등 외주부가 밀봉부(52)가 되어 있다)
또한, 밀봉부(52)의 최상면에는 접합용 패드(53)가 액자형상으로 형성되어 있다. 고정 접점부(45)의 상방에는 각 고정 접점(44)에 도통한 한 쌍의 고정 접점용 패드(54)가 형성되고, 액추에이터 고정부(49)의 상방에는 액추에이터 고정부(49)에 도통한 액추에이터용 패드(55)가 마련되어 있다. 마찬가지로, 액추에이터 가동부(50)의 상방에는 액추에이터 가동부(50)에 도통한 액추에이터용 패드(도시 생략)가 마련되어 있다. 여기서, 접합용 패드(53)의 윗면과, 고정 접점용 패드(54)의 윗면과, 액추에이터용 패드(55)의 윗면 등은, 동일 높이에 위치하고 있다.
Si 기판으로 이루어지는 커버 기판(71)은 복수개의 관통구멍(72)을 갖고 있고, 커버 기판(71)의 하면 및 관통구멍(72)의 내면은, SiO2로 이루어지는 절연층(73)에 의해 덮히여 있다. 관통구멍(72) 내에는 절연층(73)및 밀착층(74)을 통하여 Cu로 이루어지는 관통 배선(75)이 매입되어 있다. 커버 기판(71)의 윗면 및 관통 배선(75)의 윗면은 또한 절연층(73)으로 덮이고 있다. 커버 기판(71)의 윗면에는 외부 접속 단자(76)가 마련되어 있고, 외부 접속 단자(76)는 절연층(73)에 뚫은 콘택트 구멍을 통과하여 관통 배선(75)에 접속되어 있다. 또한, 커버 기판(71)의 하면에서 관통 배선(75)의 하단부에는, 고정 접점용 패드(54)나 액추에이터용 패드(55) 등에 접합시키기 위한 접속용 전극 구조(81)가 마련되어 있다.
또한, 커버 기판(71)의 하면 외주부에는, 접합용 패드(53)에 접합시켜 커버 기판(71)과 장치 기판(41)의 사이의 공간을 밀봉하기 위한 밀봉용 패드 구조(91)가 액자형상으로 형성되어 있다.
따라서, 장치 기판(41)의 위에 커버 기판(71)을 겹쳐서 밀봉용 패드 구조(91)의 솔더층(85)을 접합용 패드(53)에 겹치고, 또한 접속용 전극 구조(81)의 솔더층(85)을 고정 접점용 패드(54)나 액추에이터용 패드(55) 등에 위치 맞춤한다. 이 상태에서, 가열하여 솔더층(85)을 용융시키면, 밀봉용 패드 구조(91)가 접합용 패드(53)에 솔더 접합되어 정전 릴레이(43)가 패키지 내에 밀봉된다. 솔더는 충분한 변형을 갖고 있기 때문에, 밀봉용에 솔더를 이용함으로써, 높은 기밀성과 신뢰성을 얻을 수 있다. 또한, 접속용 전극 구조(81)가 고정 접점용 패드(54)나 액추에이터용 패드(55) 등에 접속되어 고정 접점용 패드(54)나 액추에이터용 패드(55) 등이 관통 배선(75)을 통하여 외부 접속 단자(76)에 접속된다. 따라서, 정전 릴레이(43)는 외부 접속 단자(76)로부터 신호를 취출할 수있다.
(접속용 전극 구조에 관해)
다음에, 접속용 전극 구조(81)의 구조를 설명한다. 도 4(a)는, 도 3의 X부 즉 접속용 전극 구조(81)를 확대하여 도시하는 도면으로서, 상하를 반전하여 도시한다. 또한, 도 4(b)는, 일부의 층을 분리하여 접속용 전극 구조(81)를 도시한다. 도 6은 접합된 접속용 전극 구조(81)와 밀봉용 패드 구조(91)를 모식적으로 도시한 개략 사시도이다. Si로 이루어지는 커버 기판(71)에는 관통구멍(72)이 개구되어 있다. 이 관통구멍(72)의 내면과 커버 기판(71)의 표면은, SiO2로 이루어지는 절연층(73)에 의해 덮히여 있다. 또한, 관통구멍(72)의 내주면부터 커버 기판(71) 표면의 관통구멍(72)의 주위에 걸쳐서는, 절연층(73)의 표면에 밀착층(74)이 형성되어 있다. 관통구멍(72) 내에는, Cu가 매입되어 관통 배선(75)이 형성되어 있고, 또한 커버 기판(71)의 표면에서 관통 배선(75)의 단면 및 그 주위에는, 관통구멍(72)보다 직경의 큰 Cu 전극(82)이 마련되어 있다. 또한, 관통 배선(75) 및 Cu 전극(82)은 Cu의 전해 도금에 의해 한번에 형성된다.
밀착층(74)은, 절연층(73)과 관통 배선(75)의 사이에 마련되어 있고 관통 배선(75)이 절연층(73)으로부터 박리하기 어렵게 하는 작용을 하고 있다. 마찬가지로, 절연층(73)과 Cu 전극(82)의 사이에 마련한 밀착층(74)은, Cu 전극(82)이 절연층(73)으로부터 박리하기 어렵게 하는 작용을 하고 있다. 밀착층(74)은 Cu와 절연층(73)(SiO2)과의 밀착성을 높이고, 관통 배선(75)의 절연층(73)(SiO2)에의 확산을 막는 것이면 좋고, 예를 들면 Ti, TiN, TaN, Ta 등을 스퍼터링하여 성막하면 좋다.
도 4에 도시하는 바와 같이, Cu 전극(82)의 위에는 순차적으로 확산 방지막(83), 젖음성 개선층(84), 솔더층(85)이 형성되어 있다.
Cu 전극(82)의 표면은 확산 방지막(83)에 의해 덮히여 있다. 확산 방지막(83)은, Cu 전극(82)의 전체를 덮고 있다. 또한, 확산 방지막(83)은, 밀착층(74)도 노출하지 않도록 완전히 덮고 있다. 확산 방지막(83)은, 하측의 재료(Cu 전극(82))와 상측의 재료의 각각(젖음성 개선층(84))과 금속 화합물을 형성하고, 높은 접합 강도를 얻을 수 있다. 그 한편으로, Cu 전극(82)의 Cu가 솔더층(85)측으로 확산하는 것을 방해하고, 또한 솔더층(85)의 솔더가 Cu 전극(82)측으로 확산하는 것을 방해한다. 확산 방지막(83)의 재료는, 솔더층(85)에 포함되어 있는 Sn의 확산계수가, 3×10-23㎠/sec 이하인 것이 바람직하고, Ni 또는 Ti가 사용된다.
또한, 확산이란, 매질(A)중에 원자(B)가 드문드문하게 존재하고 있는 경우, 원자(B)가 그 농도가 높은 영역부터 농도가 낮은 영역으로 퍼져 가서, 최종적으로 B의 분포가 일양하게 되는 현상을 말하다. 이러한 확산 과정에서는, 원자(B)가 확산하여 가는 과정에서 단위 단면적을 통과하는 원자(B)의 양(흐르는 밀도)(J)은, 원자(B)의 농도 구배(dc/dx)에 비례하고,
J=-D(dc/dx)
(단, x는, 상기 단면에 수직한 방향의 거리)
로 표시된다. 이 비례 계수(D)[㎠/sec]가 확산계수라고 불려진다.
솔더층(85)은, 가열에 의해 변형하여 기밀 밀봉를 가능하게 하는 층으로서, 납을 포함하지 않는 Au-Sn계의 솔더가 바람직하다.
솔더층(85)과 확산 방지막(83)의 사이에 마련되어 있는 젖음성 개선층(84)은, Au-Sn계의 솔더층(85)의 융해시의 젖음성을 안정시켜, 솔더층(85)에 의한 접합 불량이 일어나기 어렵게 함과 함께 접합 강도를 향상시킨다. 젖음성 개선층(84)으로는, Au 또는 Au를 포함한 금속재료가 사용된다. 특히 Au는 산화 등이 없고 안정되어 있기 때문에, 젖음성 개선층(84)에 Au를 사용하면 Cu 전극(82)을 외부 환경에서 보호할 수 있다.
패키지의 두께를 얇게 하기 위해서는 Cu 전극(82)의 두께는 얇은 것이 바람직하고, 2㎛ 이하의 두께인 것이 바람직하다. 또한, 확산 방지막(83)은, 1㎛ 이하의 두께로 하는 것이 바람직하다. 솔더층(85)의 두께는, 접합 후에서는 3㎛ 이하가 되는 것이 바람직하다. 따라서, 젖음성 개선층(84)의 위에 마련되어 있을뿐인, 접합 전에 있어서의 솔더층(85)의 두께는, 10㎛ 이하로 하는 것이 바람직하고, 나아가서는 5㎛ 이하로 하는 것이 바람직하다. 젖음성 개선층(84)의 두께는 3㎛ 이하로 하는 것이 바람직하지만, 하지의 재료에 따라서는 생략하여도 좋다.
도 4에 도시한 바와 같은 접속용 전극 구조(81)에 의하면, 확산 방지막(83)이 작용하여 솔더층(85)의 Sn이 Cu 전극(82)측으로 확산하는 것을 방해할 수 있다. 따라서 Cu 전극(82)을 2㎛ 이하의 두께로 한 경우에도, Cu 전극(82) 또는 솔더층(85)의 계면에서 크랙이나 보이드, 박리 등이 발생하기 어렵게 되고, 높은 접합 강도를 얻어지도록 한다.
또한, 바람직한 치수 관계는 다음과 같다. 도 4(b)를 참조하면, 커버 기판(71)의 표면에서는, 밀착층(74)의 외형 치수(D5)는 Cu 전극(82)의 외형 치수(D4)보다 크게 되어 있다. 확산 방지막(83)의 외형 치수(D3)는, Cu 전극(82)의 외형 치수(D4)보다도 크고, Cu 전극(82)으로부터 비어져 나온 플랜지부(61)를 갖고 있다. 또한, 확산 방지막(83)의 외형 치수(D3)는, 커버 기판(71)의 표면의 밀착층(74)의 외형 치수(D5)와 동등하던지, 그보다도 크다. 또한, 젖음성 개선층(84)의 외형 치수(D2)는, 확산 방지막(83)의 외형 치수(D3)와 종등하던지, 그보다도 크고, 젖음성 개선층(84)은, 확산 방지막(83)의 표면 전체를 덮고 있다. 솔더층(85)의 외형 치수 D1은, Cu 전극(82)의 외형 치수(D4)와 동등하거나, 그보다도 작게 되어 있다.
또한, 접속용 전극 구조(81)가 예를 들면 도 7(b)에 도시하는 바와 같은 사각형 형상이나 다각형 형상을 하고 있는 경우에는, 각 층의 외형 치수란 그 한 변의 길이를 나타낸다. 접속용 전극 구조(81)가 예를 들면 도 7(c)에 도시하는 바와 같은 원형 형상이나 타원형 형상을 하고 있는 경우에는, 각 층의 외형 치수란 그 직경을 나타낸다. 또한, 밀봉용 패드 구조(91)와 같이 어느 방향으로 늘어안 띠 모양을 하고 있는 경우에는, 각 층의 외형 치수란 그 폭을 나타낸다. 이하에서는, 원형인 경우를 상정하여 외형 치수라는 대신에 직경이라고 말하는 일이 있다.
이와 같은 치수 관계에 의하면, 밀착층(74)나 확산 방지막(83), 젖음성 개선층(84)이 82보다도 밖으로 비어나와 Cu 전극(82)의 주위에 두께가 얇은 플랜지부(86)가 형성되어 있다. Cu 전극(82)은 열전도율이 높기 때문에, 솔더층(85)의 직경을 Cu 전극(82)과 동등 또는 그보다도 작게 하고 있으면, 가열시에 Cu 전극(82)의 바로위에 위치한 솔더층(85)이 열로 변형하기 쉬워진다. 또한, 변형한 솔더층(85)이 Cu 전극(82)의 위로부터 플랜지부(61)로 흘러나오면, 플랜지부(61)에서 솔더층(85)이 식어 굳어지기 쉬워지고, 그 이상 밖으로 흘러나오기 어려워진다.
(밀봉용 패드 구조에 관해)
도 5(a)는, 도 3의 Y부 즉 밀봉용 패드 구조(91)를 확대하여 도시하는 도면으로서, 상하를 반전하여 도시한다. 또한, 도 5(b)는, 일부의 층을 분리하여 밀봉용 패드 구조(91)를 도시한다. 밀봉용 패드 구조(91)에서는, 커버 기판(71)의 표면에 박막형상의 Cu 전극(82)이 형성되고, 그 위쪽에 순차적으로 확산 방지막(83), 젖음성 개선층(84), 솔더층(85)이 마련되어 있다. 밀봉용 패드 구조(91)에서는, 커버 기판(71)에 관통구멍이 없고, 따라서 관통 배선이 마련되지 않은 점을 제외하면, 접속용 전극 구조(81)에서 설명한 구성이나 작용 효과가 그대로 들어맞는다.
(확산 방지막의 선정에 관해)
다음에, 본 발명에 있어서, Sn의 확산계수가 3×10-232/sec 이하의 확산 방지막을 사용하는 근거에 관해 설명한다. 각종 금속에 대한 Cu의 확산계수(단위 : ㎠/sec, 온도 : 600°K)는, 다음과 같다. 또한, 화살표는, 확산되는 물질 ← 확산하는 물질로 확산 방향을 나타내고 있다.
Ag ← Cu : 2×10-16 내지 2×10-17
Al ← Cu : 0.9 내지 1×10-12
Ni ← Cu : 2 내지 4×10-23
Sn ← Cu : 3×10-6
Ti ← Cu : 5×10-14 내지 4×10-18
TiN ← Cu : 6×10-30
TaN ← Cu : 3×10-18
Li ← Cu : 2×10-16
Pb ← Cu : 2×10-16
이들의 값중, Cu로부터 Sn으로의 확산계수를 기준으로 하여, 그보다도 확산계수가 작은 재료를 선택하면, Ag, Al, Ni, Ti, TiN, TaN, Li, Pb가 후보로 들어진다.
한편, 확산 방지막을 선정하는 기준으로서는, 다음의 2개의 기준을 생각할 수 있다.
(기준 1) 관통 배선 재료인 Cu와 확산 방지막과의 관계
(기준 2) 솔더 재료인 Sn과 확산 방지막과의 관계
우선, 관통 배선 재료인 Cu와 확산 방지막의 관계(기준 1)에 관해 생각한다. 이 관계에서는, 접합 온도가 260℃ 내지 400℃라는 환경에서, 관통 배선 재료(Cu)와 확산 방지막의 재료가 용융하여 섞이지 않는 고융점 금속인 것이 제 1의 조건이 된다. 그리고, 일반적인 물리적 성막이나 화학적 성막으로 성막 가능하고, 포토 리소그래피 프로세스에 적합한 재료인 것이 제 2의 조건이 된다. 이 관점에서 말하면, 상기한 Ag, Al, Ni, Ti, TiN, TaN은 어느 것이나 들어맞는다. 가장 융점이 낮은 Al에서는, 융점이 660℃이기 때문이다.
다음에, 솔더 재료인 Sn과 확산 방지막과의 관계(기준 2)에 관해 생각한다. 이 기준에서는, 솔더 재료인 Sn으로부터 Cu의 방향으로 확산하여 가는 경로를 방지할 수 있는지의 여부가 중요해진다. 따라서, 확산계수로서 고려하여야 할 것은, Sn→ 확산 방지막의 방향에서의 확산계수가 판단 기준이 된다. 확산 방지막→ Sn으로의 확산계수는, 어느 것이나 값이 높은 것이다. 이것은, 그 접합 온도 부근에서 솔더 재료인 Sn이 이미 용융하고 있기 때문에, 확산 방지막의 재료가 확산하여 가는 깊이는 보다 깊이 Sn측으로 들어간다고 생각되기 때문이다. 그러나, 그것은 본 발명의 과제 해결에는 직접 관계가 없는 것이고, 확산 방지막은, Cu의 확산계수나 상기 기준 1, 2 등으로부터 종합적으로 판단하여 선정되어야 할 것이고, 또한 확산 방지막에서 구하여지는 기능으로서는, Sn으로부터 확산 방지막에 확산하고, Cu와 Sn이 확산이 생기지 않도록 하는 것이기 때문에, Sn-> 확산방지막의 방향에서의 확산계수의 값을 판단 기준으로 하여야 한다고 생각된다.
Sn으로부터 각종 금속에의 확산계수(단위 : ㎠/sec, 온도 : 600°K)를 나타내면, 다음과 같다.
Cu ← Sn : 4×10-17
Ti ← Sn : 2×10-28
Ni ← Sn : 3×10-23
Ag ← Sn : 1×10-15
Al ← Sn : 4×10-11
참고로 과제가 생긴 Cu의 확산계수도 기재하고 있다. 또한, Cu에 Sn을 확산시킨(Cu ← Sn) 경우에 있어서, Cu층과 Sn층의 계면 부근의 단면 사진을 도 8에 도시한다. 따라서 들의 데이터에 의하면, Cu ← Sn의 확산계수 이상의 값에서는, Sn의 확산이 생긴다고 생각되기 때문에, Ag나 Al은 채용할 수가 없다고 판단할 수 있다. 또한, 도 9(a)는 Sn을 Ti에 확산시킨 경우의 단면 사진이고, 도 9(b)는 Sn을 Ni에 확산시킨 경우의 단면 사진이다. 도 9(a) 및 (b)에 의하면, Ti 또는 Ni의 경우에는 크랙 등이 생기지 않는 것을 알 수 있다.
따라서, 확산 방지막(83)으로서, Ti 또는 Ni를 사용함에 의해 전극 부분에 크랙 등의 결점이 생기는 것을 막을 수 있다. 또한, 이 때의 확산치로부터, 확산 방지막(83)으로서는, Sn의 확산 정수가 3×10-23㎠/sec 이하의 것을 사용하면 좋음을 알 수 있다.
(제조 공정에 관해)
상기 커버 기판(71)은, 다음과 같이 하여 제조된다. 우선, MEMS 제조 기술을 이용하여 장치 기판(41)의 윗면에 스위치부나 정전 액추에이터, 밀봉부(52) 등을 제작하여 둔다. 또한, 커버 기판(71)에는, 관통 배선(75)이나 접속용 전극 구조(81), 밀봉용 패드 구조(91) 등을 제작하여 둔다. 계속해서, 스위치부나 정전 액추에이터, 밀봉부(52) 등을 형성한 Si 기판 등의 위에 커버 기판(71)을 겹치고, 접속용 전극 구조(81)를 고정 접점용 패드(54)나 액추에이터용 패드(55)에 위치맞춤하고, 밀봉용 패드 구조(91)를 접합용 패드(53)에 위치 맞춤한다. 이 상태를 유지하면서, 온도 : 260 내지 400℃, 하중 압력 : 0.1 내지 10MPa라는 조건하에서 가열 및 가압을 행하여, 솔더층(85)을 변형시켜 접속용 전극 구조(81)를 고정 접점용 패드(54)나 액추에이터용 패드(55)에 접합함과 함께 밀봉용 패드 구조(91)를 접합용 패드(53)에 접합한다. 또한, 접합 처리를 행할 때에는, 주위(챔버 내)의 환경은 30Torr 전후의 질소 분위기, 또는 그보다도 고진공의 분위기이면 좋다. 이 결과, 커버 기판(71)과 장치 기판(41)이 접합 일체화되고, 스위치부나 정전 액추에이터가 밀봉된다.
지금까지의 상태에서는, 관통 배선(75)은 커버 기판(71)의 오목부 내에 매입되어 있고 커버 기판(71)의 외면측에는 노출하고 있지 않기 때문에, 커버 기판(71)의 외면을 연삭 또는 연마하여 커버 기판(71)의 외면에 관통 배선(75)의 단면을 노출시킨다. 계속해서, 커버 기판(71)의 외면에, 증착이나 스퍼터 등으로 절연층(73)을 형성하고, 관통 배선(75)의 단면에 닿는 위치에서 절연층(73)에 콘택트 구멍을 뚫는다. 이 콘택트 구멍의 위에 외부 접속 단자(76)를 마련하고, 콘택트 구멍을 통과하여 외부 접속 단자(76)를 관통 배선(75)의 단면에 접속한다.
여기까지의 공정은, 웨이퍼 사이즈로 실시되고, 1조(組)의 웨이퍼에 의해 복수개의 정전 릴레이(43)가 한번에 제작되고 있다. 따라서, 이것을 다이싱 등에 의해 개편(個片) 컷트함으로써, 다수의 정전 릴레이(43)가 양산된다.
41 : 장치 기판 43 : 정전 릴레이
52 : 밀봉부 53 : 접합용 패드
54 : 고정 접점용 패드 55 : 액추에이터용 패드
61 : 플랜지부 71 : 커버 기판
72 : 관통구멍 73 : 절연측
74 : 밀착층 75 : 관통 배선
76 : 외부 접속 단자 81 : 접속용 전극 구조
82 : Cu 전극 83 : 확산 방지막
84 : 젖음성 개선층 85 : 솔더층
91 : 밀봉용 패드 구조

Claims (15)

  1. 기판의 표면에 마련한 Cu 전극과,
    Sn의 확산계수가 3×10-23㎠/sec 이하인 재료로 이루어지고, 상기 Cu 전극 전체를 덮는 확산 방지막과,
    상기 확산 방지막의 상방에 마련한, Au-Sn계 솔더로 이루어지는 접합용 솔더층을 갖는 것을 특징으로 하는 전극 구조.
  2. 제 1항에 있어서,
    상기 확산 방지막은, Ni 또는 Ti인 것을 특징으로 하는 전극 구조.
  3. 제 1항에 있어서,
    상기 Cu 전극은, 기판의 관통구멍에 매입된 관통 배선의 단부에 마련된 플러그부인 것을 특징으로 하는 전극 구조.
  4. 제 1항에 있어서,
    상기 확산 방지막과 상기 접합용 솔더층의 사이에, Au-Sn계 솔더의 젖음성을 향상시키기 위한 젖음성 개선층이 형성되어 있는 것을 특징으로 하는 전극 구조.
  5. 제 1항에 있어서,
    상기 Cu 전극의 두께가, 2㎛ 이하인 것을 특징으로 하는 전극 구조.
  6. 제 1항에 있어서,
    상기 확산 방지막은, 상기 Cu 전극으로부터 비어져 나온 플랜지부를 갖는 것을 특징으로 하는 전극 구조.
  7. 제 1항에 있어서,
    상기 확산 방지막의 두께가, 1㎛ 이하인 것을 특징으로 하는 전극 구조.
  8. 제 4항에 있어서,
    상기 젖음성 개선층은, 상기 확산 방지막의 표면 전체를 덮고 있는 것을 특징으로 하는 전극 구조.
  9. 제 1항에 있어서,
    상기 솔더층의 두께가, 5㎛ 이하인 것을 특징으로 하는 전극 구조.
  10. 제 1항에 있어서,
    상기 솔더층의 면적은, 상기 Cu 전극의 면적과 동등 또는 그보다도 작은 것을 특징으로 하는 전극 구조.
  11. 제 1항에 있어서,
    상기 기판은 표면이 절연막으로 덮여진 반도체 기판이고,
    상기 Cu 전극과 상기 절연막의 사이에는, 상기 Cu 전극보다도 넓은 면적을 갖음과 함께 상기 확산 방지막으로부터 비어져 나오지 않도록, 밀착층이 형성되어 있는 것을 특징으로 하는 전극 구조.
  12. 제 11항에 있어서,
    상기 밀착층은, Ti, TiN, TaN, Ta중 적어도 일종의 재료로 이루어지는 하나 또는 복수의 층인 것을 특징으로 하는 전극 구조.
  13. 마이크로디바이스를 실장하기 위한 제 1의 기판과, 상기 제 1의 기판에 접합되어 마이크로디바이스를 밀봉하는 제 2의 기판으로 이루어지는 마이크로디바이스용 패키지로서,
    상기 제 2의 기판의 관통구멍에 매입된 관통 배선의 단부에서 상기 제 2의 기판의 내면에 마련된 Cu 전극과,
    Sn의 확산계수가 3×10-23㎠/sec 이하인 재료로 이루어지고, 상기 Cu 전극 전체를 덮는 확산 방지막과,
    Au-Sn계 솔더로 이루어지는 접합용 솔더층에 의해,
    마이크로디바이스와 접속하기 위한 접속용 전극부가 형성된 것을 특징으로 하는 마이크로디바이스용 패키지
  14. 마이크로디바이스를 실장하기 위한 제 1의 기판과, 상기 제 1의 기판과 대향하는 제 2의 기판으로 이루어지는 마이크로디바이스용 패키지로서,
    상기 제 2의 기판의 내면 외주부에 따라 마련된 Cu 전극과,
    Sn의 확산계수가 3×10-23㎠/sec 이하인 재료로 이루어지고, 상기 Cu 전극 전체를 덮는 확산 방지막과,
    Au-Sn계 솔더로 이루어지는 접합용 솔더층에 의해,
    제 1의 기판과 접합시키는 밀봉용 패드부가 형성된 것을 특징으로 하는 마이크로디바이스용 패키지.
  15. 제 13항 또는 제 14항에 있어서,
    접합 후에 있어서의 상기 접합용 솔더층의 두께가, 3㎛ 이하인 것을 특징으로 하는 마이크로디바이스용 패키지.
KR1020100129649A 2010-03-15 2010-12-17 전극 구조 및 상기 전극 구조를 구비한 마이크로디바이스용 패키지 KR101158240B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010058462A JP5273073B2 (ja) 2010-03-15 2010-03-15 電極構造及び当該電極構造を備えたマイクロデバイス用パッケージ
JPJP-P-2010-058462 2010-03-15

Publications (2)

Publication Number Publication Date
KR20110103832A true KR20110103832A (ko) 2011-09-21
KR101158240B1 KR101158240B1 (ko) 2012-06-19

Family

ID=44259658

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100129649A KR101158240B1 (ko) 2010-03-15 2010-12-17 전극 구조 및 상기 전극 구조를 구비한 마이크로디바이스용 패키지

Country Status (5)

Country Link
US (1) US20110221056A1 (ko)
EP (1) EP2366658A2 (ko)
JP (1) JP5273073B2 (ko)
KR (1) KR101158240B1 (ko)
CN (1) CN102190277A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102122037B1 (ko) * 2019-08-22 2020-06-11 주식회사 아이디피 Mems 소자의 패키징 방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5716627B2 (ja) * 2011-10-06 2015-05-13 オムロン株式会社 ウエハの接合方法及び接合部の構造
CN102496581A (zh) * 2011-12-22 2012-06-13 日月光半导体制造股份有限公司 半导体封装结构及其半导体封装基板的制造方法
US9249011B2 (en) * 2012-03-30 2016-02-02 Hitachi, Ltd. Process for fabricating MEMS device
CN103708407A (zh) * 2012-09-29 2014-04-09 上海丽恒光微电子科技有限公司 集成mems传感器的晶圆级封装结构及其晶圆级封装方法
JP6123215B2 (ja) * 2012-10-05 2017-05-10 日亜化学工業株式会社 発光装置
JP6387850B2 (ja) * 2015-02-10 2018-09-12 株式会社デンソー 半導体装置およびその製造方法
JP6635605B2 (ja) * 2017-10-11 2020-01-29 国立研究開発法人理化学研究所 電流導入端子並びにそれを備えた圧力保持装置及びx線撮像装置

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6143461A (ja) * 1984-08-08 1986-03-03 Hitachi Ltd 薄膜多層配線基板
JP2886317B2 (ja) * 1990-10-05 1999-04-26 富士通株式会社 配線基板およびその製造方法
JP3167813B2 (ja) * 1992-12-18 2001-05-21 株式会社日立製作所 半導体集積回路装置およびその製造方法
US5448014A (en) * 1993-01-27 1995-09-05 Trw Inc. Mass simultaneous sealing and electrical connection of electronic devices
JP2002289768A (ja) * 2000-07-17 2002-10-04 Rohm Co Ltd 半導体装置およびその製法
JP2003031576A (ja) * 2001-07-17 2003-01-31 Nec Corp 半導体素子及びその製造方法
JP4766831B2 (ja) * 2002-11-26 2011-09-07 株式会社村田製作所 電子部品の製造方法
JP2005175128A (ja) * 2003-12-10 2005-06-30 Fujitsu Ltd 半導体装置及びその製造方法
US20070152025A1 (en) * 2004-03-02 2007-07-05 Fuji Electric Holdings Co., Ltd. Electronic part mounting method
JP4718809B2 (ja) * 2004-08-11 2011-07-06 ローム株式会社 電子装置およびそれを用いた半導体装置、ならびに半導体装置の製造方法
JP4467506B2 (ja) 2005-11-24 2010-05-26 三菱電機株式会社 パッケージおよびそれを用いた電子装置
KR100804392B1 (ko) * 2005-12-02 2008-02-15 주식회사 네패스 반도체 패키지 및 그 제조 방법
JP4907178B2 (ja) * 2006-01-26 2012-03-28 パナソニック株式会社 半導体装置およびそれを備えた電子機器
WO2007138922A1 (ja) * 2006-05-29 2007-12-06 Nec Corporation 電子部品、半導体パッケージ及び電子機器

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102122037B1 (ko) * 2019-08-22 2020-06-11 주식회사 아이디피 Mems 소자의 패키징 방법

Also Published As

Publication number Publication date
EP2366658A8 (en) 2011-11-09
JP2011192847A (ja) 2011-09-29
EP2366658A2 (en) 2011-09-21
KR101158240B1 (ko) 2012-06-19
CN102190277A (zh) 2011-09-21
US20110221056A1 (en) 2011-09-15
JP5273073B2 (ja) 2013-08-28

Similar Documents

Publication Publication Date Title
KR101158240B1 (ko) 전극 구조 및 상기 전극 구조를 구비한 마이크로디바이스용 패키지
TWI298913B (ko)
JP5716627B2 (ja) ウエハの接合方法及び接合部の構造
TW442932B (en) Semiconductor package and method of fabricating the same
US9613929B2 (en) Power semiconductor chip with a metallic moulded body for contacting thick wires or strips and method for the production thereof
US20070158850A1 (en) Method for manufacturing mold type semiconductor device
CN107040231B (zh) 声波滤波器装置、制造声波滤波器装置的封装件和方法
US20120175755A1 (en) Semiconductor device including a heat spreader
US20060081996A1 (en) Semiconductor device having aluminum electrode and metallic electrode
US20130043594A1 (en) Method for manufacturing semiconductor device and semiconductor device
TWI720233B (zh) 半導體裝置及其製造方法
US20120039056A1 (en) Component arrangement and method for production thereof
KR100514019B1 (ko) 반도체 장치
JP2008053430A (ja) 半導体装置およびその製造方法
US7811862B2 (en) Thermally enhanced electronic package
JP5627669B2 (ja) Memsセンサ
KR100831481B1 (ko) 반도체 장치와 그것을 이용한 반도체 패키지 및 회로 장치
JP2006186357A (ja) センサ装置及びその製造方法
KR100744700B1 (ko) 반도체장치
CN109196610B (zh) 薄膜器件以及薄膜器件的制造方法
JP2013052449A (ja) Memsセンサ
JP2011526422A (ja) 高温で使用するためのプレーナ型電力電子構成素子およびその製造方法
JP5273920B2 (ja) 半導体装置
JP2019140343A (ja) 半導体装置および半導体装置の製造方法
CN114284234B (zh) 一种封装结构和用于封装结构的制作方法

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee