JP6387850B2 - 半導体装置およびその製造方法 - Google Patents
半導体装置およびその製造方法 Download PDFInfo
- Publication number
- JP6387850B2 JP6387850B2 JP2015024321A JP2015024321A JP6387850B2 JP 6387850 B2 JP6387850 B2 JP 6387850B2 JP 2015024321 A JP2015024321 A JP 2015024321A JP 2015024321 A JP2015024321 A JP 2015024321A JP 6387850 B2 JP6387850 B2 JP 6387850B2
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- layer
- pad
- forming
- pad portion
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 57
- 238000004519 manufacturing process Methods 0.000 title claims description 19
- 239000000758 substrate Substances 0.000 claims description 146
- 238000007789 sealing Methods 0.000 claims description 82
- 229910052751 metal Inorganic materials 0.000 claims description 26
- 239000002184 metal Substances 0.000 claims description 26
- 238000005247 gettering Methods 0.000 claims description 25
- 125000006850 spacer group Chemical group 0.000 claims description 22
- 238000000034 method Methods 0.000 claims description 18
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 16
- 239000012299 nitrogen atmosphere Substances 0.000 claims description 9
- 238000005304 joining Methods 0.000 claims description 8
- 238000000059 patterning Methods 0.000 claims description 7
- 238000000137 annealing Methods 0.000 claims description 6
- 239000007789 gas Substances 0.000 claims description 3
- 238000007788 roughening Methods 0.000 claims description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 239000000463 material Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 3
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- 238000001020 plasma etching Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910018125 Al-Si Inorganic materials 0.000 description 2
- -1 Al—Cu Chemical class 0.000 description 2
- 229910018182 Al—Cu Inorganic materials 0.000 description 2
- 229910018520 Al—Si Inorganic materials 0.000 description 2
- 229910018594 Si-Cu Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910008465 Si—Cu Inorganic materials 0.000 description 2
- BOTDANWDWHJENH-UHFFFAOYSA-N Tetraethyl orthosilicate Chemical compound CCO[Si](OCC)(OCC)OCC BOTDANWDWHJENH-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 238000004544 sputter deposition Methods 0.000 description 2
- 239000012298 atmosphere Substances 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 239000007791 liquid phase Substances 0.000 description 1
- 238000005459 micromachining Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000001179 sorption measurement Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
- G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
- G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
- G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
- G01P15/0802—Details
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
- G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
- G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
- G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
- B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
- B81C1/00261—Processes for packaging MEMS devices
- B81C1/00301—Connecting electric signal lines from the MEMS device with external electrical signal lines, e.g. through vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/84—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by variation of applied mechanical force, e.g. of pressure
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2201/00—Specific applications of microelectromechanical systems
- B81B2201/02—Sensors
- B81B2201/0228—Inertial sensors
- B81B2201/0235—Accelerometers
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
- B81B2207/00—Microstructural systems or auxiliary parts thereof
- B81B2207/09—Packages
- B81B2207/091—Arrangements for connecting external electrical signals to mechanical structures inside the package
- B81B2207/094—Feed-through, via
- B81B2207/095—Feed-through, via through the lid
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B81—MICROSTRUCTURAL TECHNOLOGY
- B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
- B81C2203/00—Forming microstructural systems
- B81C2203/01—Packaging MEMS
- B81C2203/0109—Bonding an individual cap on the substrate
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01P—MEASURING LINEAR OR ANGULAR SPEED, ACCELERATION, DECELERATION, OR SHOCK; INDICATING PRESENCE, ABSENCE, OR DIRECTION, OF MOVEMENT
- G01P15/00—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration
- G01P15/02—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses
- G01P15/08—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values
- G01P2015/0805—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration
- G01P2015/0822—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass
- G01P2015/0825—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass for one single degree of freedom of movement of the mass
- G01P2015/0828—Measuring acceleration; Measuring deceleration; Measuring shock, i.e. sudden change of acceleration by making use of inertia forces using solid seismic masses with conversion into electric or magnetic values being provided with a particular type of spring-mass-system for defining the displacement of a seismic mass due to an external acceleration for defining out-of-plane movement of the mass for one single degree of freedom of movement of the mass the mass being of the paddle type being suspended at one of its longitudinal ends
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Power Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Pressure Sensors (AREA)
- Pressure Welding/Diffusion-Bonding (AREA)
Description
本発明は、第１基板と第２基板とが接合され、第１基板と第２基板との間にセンシング部が配置された半導体装置およびその製造方法に関するものである。
従来より、この種の半導体装置として、加速度を検出するセンシング部を有するものが提案されている（例えば、特許文献１参照）。具体的には、この半導体装置では、第１基板と第２基板との間に加速度を検出するセンシング部が配置されている。また、第１基板にはセンシング部と電気的に接続される第１パッド部が形成され、第２基板には第１パッド部と対向する部分に第２パッド部が形成されている。そして、これら第１パッド部と第２パッド部とは接合されて電気的に接続されている。なお、第１パッド部および第２パッド部は、アルミニウムを主成分とする材料で構成されている。
しかしながら、このような半導体装置では、第１、第２パッド部がアルミニウムを主成分とする材料にて構成されているため、第１、第２パッド部の表面に形成される酸化膜（自然酸化膜）が非常に強固なものとなる。そして、第１パッド部と第２パッド部とを接合する際には、第１、第２パッド部を電気的に接続するために第１、第２パッド部に形成された酸化膜を除去した状態で接合しなければならないが、当該酸化膜を除去するためには、第１、第２パッド部を接合する前や接合時に温度を非常に高くしたり、接合時の荷重を非常に大きくしたりしなければならない。このため、このような状態にすることによってセンシング部の特性が変化する可能性がある。
本発明は上記点に鑑みて、センシング部の特性が変化することを抑制できる半導体装置およびその製造方法を提供することを目的とする。
上記目的を達成するため、請求項１に記載の発明では、一面（１０ａ）を有する第１基板（１０）と、一面（２０ａ）を有し、当該一面が第１基板の一面と対向する状態で第１基板と接合される第２基板（２０）と、第１基板と第２基板との間に配置されたセンシング部（１５）と、第１基板の一面に形成され、センシング部と電気的に接続される第１パッド部（１７）と、第２基板の一面に形成され、第１パッド部と電気的に接続される第２パッド部（２４）と、を備える半導体装置の製造方法において、以下の点を特徴としている。
すなわち、第１基板を用意する工程と、第１基板の一面に、Ｔｉ層（４０ｂ）が最表面となる金属膜を形成し、当該金属膜をパターニングすることによって第１パッド部を形成する工程と、第２基板を用意する工程と、第２基板の一面に、Ｔｉ層（４１ｂ）が最表面となる金属膜を形成し、当該金属膜をパターニングすることによって第２パッド部を形成する工程と、第１、第２基板を真空アニールすることにより、第１パッド部および第２パッド部におけるＴｉ層上に形成された酸化膜を除去する工程と、第１パッド部と第２パッド部とを接合する工程と、を行うことを特徴としている。
これによれば、Ｔｉ層が最表面となるように第１、第２パッド部を形成しているため、真空アニールを行うことにより、Ａｌ等の表面に形成される酸化膜と比較して、酸化膜中の酸素がＴｉ層内に入り込み易く、また酸化膜が脆い（分解され易い）ため、容易にＴｉ層の表面に形成された酸化膜を除去することができる。したがって、センシング部に酸化膜を除去する際の工程が影響することを抑制でき、センシング部の特性が変化することを抑制できる。
また、請求項１０に記載の発明では、一面（１０ａ）を有する第１基板（１０）と、一面（２０ａ）を有し、当該一面が第１基板の一面と対向する状態で第１基板と接合される第２基板（２０）と、第１基板と第２基板との間に配置されたセンシング部（１５）と、第１基板の一面に形成され、センシング部と電気的に接続される第１パッド部（１７）と、第２基板の一面に形成され、第１パッド部と電気的に接続される第２パッド部（２４）と、を備え、第１、第２パッド部は、表面がＴｉを含む層（４０ｂ、４０ｃ、４１ｂ、４１ｃ）とされており、当該Ｔｉを含む層同士が接合されていることを特徴としている。
これによれば、第１、第２パッド部は、表面がＴｉを含む層にて構成されているため、酸化膜を容易に除去した後に接合されて構成される。このため、センシング部の特性が変化することを抑制した半導体装置とできる。
なお、この欄および特許請求の範囲で記載した各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示すものである。
以下、本発明の実施形態について図に基づいて説明する。なお、以下の各実施形態相互において、互いに同一もしくは均等である部分には、同一符号を付して説明を行う。
（第１実施形態）
本発明の第１実施形態について図面を参照しつつ説明する。図１に示されるように、本実施形態の半導体装置は、第１基板１０と第２基板２０とが積層されて構成されている。
本発明の第１実施形態について図面を参照しつつ説明する。図１に示されるように、本実施形態の半導体装置は、第１基板１０と第２基板２０とが積層されて構成されている。
第１基板１０は、本実施形態では、支持基板１１上に絶縁膜１２を介して半導体層１３が配置されたＳＯＩ（Silicon on Insulator）基板とされており、一面１０ａが半導体層１３のうちの絶縁膜１２側と反対側の一面にて構成されている。なお、支持基板１１および半導体層１３はシリコン基板等で構成され、絶縁膜１２はＳｉＯ２やＳｉＮ等で構成される。
そして、半導体層１３には、周知のマイクロマシン加工が施されることによって溝部１４が形成され、当該溝部１４によってセンシング部１５が形成されている。センシング部１５は、特に限定されるものではないが、拡散抵抗等によって構成される圧力センサや、半導体層１３に区画形成された梁構造体で構成される加速度センサや角速度センサ等である。
また、支持基板１１および絶縁膜１２には、本実施形態では、センシング部１５と対向する部分に凹部１６が形成されており、センシング部１５は凹部１６上において浮遊した状態となっている。
第１基板１０の一面１０ａ（半導体層１３の表面）には、第１パッド部１７および枠状の第１封止部１８が形成されている。具体的には、第１パッド部１７は、センシング部１５と電気的に接続されるものであり、図１では１つのみ図示されているが、実際には用途に応じて複数形成されている。第１封止部１８は、センシング部１５を囲む枠状とされており、パッド部１７は第１封止部１８で囲まれる領域内に配置されている。
ここで、本実施形態の第１パッド部１７は、図２に示されるように、Ａｌ層４０ａ上にＴｉ層４０ｂが積層された構成とされている。また、第１封止部１８は、特に図示しないが、第１パッド部１７と同様に、Ａｌ層４０ａ上にＴｉ層４０ｂが積層された構成とされている。なお、本実施形態でのＡｌ層４０ａとは、純粋なＡｌに加えて、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕ、Ａｌ−Ｓｉ等の化合物を含むものである。
第２基板２０は、図１に示されるように、貼り合わせ基板２１と、貼り合わせ基板２１のうちの第１基板１０と対向する一面２１ａに形成された絶縁膜２２とを有しおり、一面２０ａが絶縁膜２２のうちの貼り合わせ基板２１側と反対側の一面にて構成されている。なお、貼り合わせ基板２１はシリコン基板等で構成され、絶縁膜２２はＳｉＯ２やＳｉＮ等で構成されている。また、第２基板２０の他面２０ｂは、貼り合わせ基板２１のうちの一面２１ａと反対側の他面２１ｂにて構成されている。
貼り合わせ基板２１の一面２１ａには、センシング部１５と対向する部分に凹部２３が形成されている。本実施形態では、絶縁膜２２は、凹部２３の壁面にも形成されているが、凹部２３の壁面に形成されていなくてもよい。
そして、第２基板２０の一面２０ａには、第１パッド部１７と対向する部分に第２パッド部２４が形成されていると共に、第１封止部１８と対向する部分に当該第１封止部１８と対応する形状（枠状）の第２封止部２５が形成されている。
ここで、第２パッド部２４は、図２に示されるように、Ａｌ層４１ａ上にＴｉ層４１ｂが積層された構成とされている。また、第２封止部２５は、特に図示しないが、第２パッド部１７と同様に、Ａｌ層４１ａ上にＴｉ層４１ｂが積層された構成とされている。なお、本実施形態でのＡｌ層４１ａとは、上記Ａｌ層４０ａと同様に、純粋なＡｌに加えて、Ａｌ−Ｃｕ、Ａｌ−Ｓｉ−Ｃｕ、Ａｌ−Ｓｉ等の化合物を含むものである。
さらに、第２基板２０には、第２基板２０を第１、第２基板１０、２０の積層方向に貫通して第２パッド部２４に達する貫通孔２６が形成されており、当該貫通孔２６には絶縁膜２７を介して貫通電極２８が形成されている。また、第２基板２０の他面２０ｂ（貼り合わせ基板２１の他面２１ｂ）には、絶縁膜２９が形成されており、絶縁膜２９上に貫通電極２８および外部回路と図示しないボンディングワイヤを介して電気的に接続される端子部３０が形成されている。なお、本実施形態では、貫通電極２８および端子部３０はＡｌにて構成され、絶縁膜２９はＴＥＯＳで構成される。
そして、このような第２基板２０が第１基板１０と接合されて一体化されている。具体的には、第１、第２基板１０、２０は、第１パッド部１７と第２パッド部２４、第１封止部１８と第２封止部２５とが金属接合されることにより一体化されている。さらに詳述すると、第１パッド部１７のＴｉ層４０ｂと第２パッド部２４のＴｉ層４１ｂとが金属接合され、第１封止部１８のＴｉ層４０ｂと第２封止部２５のＴｉ層４１ｂとが金属接合されることによって一体化されている。そして、第１、第２基板１０、２０、第１、第２封止部１８、２５の間で囲まれる空間にて気密室５０が構成され、センシング部１５が当該気密室５０に封止された構成とされている。なお、本実施形態では、気密室は真空圧とされている。
以上が本実施形態における半導体装置の構成である。次に、上記半導体装置の製造方法について説明する。
まず、図３（ａ）に示されるように、上記センシング部１５、第１パッド部１７、第１封止部１８が形成された第１基板１０を用意する。このような第１基板１０は、例えば、まず、支持基板１１を用意し、支持基板１１上にＣＶＤ（Chemical Vapor Deposition）法や熱酸化等によって絶縁膜１２を形成する。次に、ウェットエッチング等を行って上記凹部１６を形成した後、絶縁膜１２と半導体層１３とを接合して第１基板１０を形成する。なお、絶縁膜１２と半導体層１３との接合は、特に限定されるものではないが、接合面にＡｒイオンビームを照射し、当該接合面を活性化させた後に接合するいわゆる直接接合によって接合される。
その後、第１基板１０の一面１０ａにＣＶＤ法等によって金属膜を形成し、反応性イオンエッチング等で当該金属膜をパターニングすることにより、第１パッド部１７および第１封止部１８を形成する。本実施形態の第１パッド部１７および第１封止部１８は、上記のように、Ａｌ層４０ａ上にＴｉ層４０ｂが積層された積層構造とされているため、Ａｌ層４０ａを成膜した後にＴｉ層４０ｂを成膜してＴｉ層４０ｂが最表面となる金属膜を構成し、当該金属膜をパターニングすることによって形成される。その後、半導体層１３を反応性イオンエッチング等でエッチングすることにより、溝部１４を形成してセンシング部１５を形成する。これにより、上記センシング部１５、第１パッド部１７、第１封止部１８が形成された第１基板１０が用意される。
次に、図３（ｂ）に示されるように、上記図３（ａ）とは別工程において、第２パッド部２４および第２封止部２５が形成された第２基板２０を用意する。例えば、このような第２基板２０は、まず、貼り合わせ基板２１を用意し、貼り合わせ基板２１の一面２１ａにドライエッチング等で凹部２３を形成する。次に、貼り合わせ基板２１の一面２０ａににＣＶＤ法や熱酸化等によって絶縁膜２２を形成する。その後、ＣＶＤ法等によって金属膜を形成し、反応性イオンエッチング等で当該金属膜をパターニングすることにより、第２パッド部２４および第２封止部２５を形成する。本実施形態の第２パッド部２４および第２封止部２５は、上記のように、Ａｌ層４１ａ上にＴｉ層４１ｂが積層された積層構造とされているため、Ａｌ層４１ａを成膜した後にＴｉ層４１ｂを成膜してＴｉ層４１ｂが最表面となる金属膜を構成し、当該金属膜をパターニングすることによって形成される。
なお、図３（ａ）および図３（ｂ）の工程において、Ａｌ層４０ａ、４１ａ上にＴｉ層４０ｂ、４１ｂを積層する場合、Ａｌ層４０ａ、４１ａの表面に酸化膜が形成されないように、Ａｌ層４０ａ、４１ａを成膜した後、大気に曝すことなくＴｉ層４０ｂ、４１ｂを成膜することが好ましい。
その後、図３（ｃ）に示されるように、第１基板１０および第２基板２０を真空下で１８０℃以上に加熱処理（真空アニール）することにより、Ｔｉ層４０ｂ、４１ｂの表面に形成された酸化膜（自然酸化膜）を除去する。このとき、Ｔｉ層４０ｂ、４１ｂの表面に形成された酸化膜は、Ａｌ等の表面に形成される酸化膜と比較して、酸化膜中の酸素がＴｉ層４０ｂ、４１ｂ内に入り込み易く、また酸化膜が脆い（分解され易い）ため、真空アニールで容易に除去することができる。なお、センシング部１５の構成によっては、４００℃以上に加熱処理するようにしてもよい。
その後、図４（ａ）に示されるように、第１基板１０と第２基板２０とを接合する。具体的には、適宜形成されたアライメントマークを用いて赤外顕微鏡等によるアライメントを行い、第１基板１０の第１パッド部１７と第２基板２０の第１パッド部２４、第１基板１０の第１封止部１８と第２基板２０の第２封止部２５とを固相状態のまま金属接合する。詳述すると、第１、第２パッド部１７、２４のＴｉ層４０ｂ、４１ｂ同士を金属接合し、第１、第２封止部１８、２５のＴｉ層４０ｂ、４１ｂ同士を金属接合する。これにより、第１基板１０と第２基板２０との間に気密室５０が構成されると共に、センシング部１５が気密室５０に封止される。
なお、この工程では、図３（ｃ）の工程においてＴｉ層４０ｂ、４１ｂの表面に形成された酸化膜を既に除去しているため、接合時に第１、第２基板１０、２０に多大な荷重を印加する必要はない。
続いて、図４（ｂ）に示されるように、第２基板２０に、第１、第２基板１０、２０の積層方向に貫通して第２パッド部２４に達する貫通孔２６を形成する。そして、この貫通孔２６の壁面にＴＥＯＳ等の絶縁膜２７を成膜する。このとき、第２基板２０の他面２０ｂ（貼り合わせ基板２１の他面２１ｂ）に形成された絶縁膜にて絶縁膜２９が構成される。つまり、絶縁膜２７と絶縁膜２９とは同じ工程で形成される。その後、貫通孔２６の底部に形成された絶縁膜２７を除去し、貫通孔２６内において第２パッド部２４を露出させる。
次に、図４（ｃ）に示されるように、貫通孔２６にスパッタ法や蒸着法等によって金属膜を配置して貫通電極２８を形成すると共に、絶縁膜２９上の金属膜をパターニングして端子部３０を形成することにより、本実施形態の半導体装置が製造される。
なお、上記では、１つの半導体装置の製造方法について説明したが、ウェハ状の第１、第２基板１０、２０を用意し、これらを接合した後にダイシングカットしてチップ単位に分割するようにしてもよい。
以上説明したように、本実施形態では、第１パッド部１７および第１封止部１８をＡｌ層４０ａ上にＴｉ層４１ｂを積層して構成し、第２パッド部２４および第２封止部２５をＡｌ層４１ａ上にＴｉ層４１ｂを積層して構成している。このため、第１パッド部１７と第２パッド部２４、第１封止部１８と第２封止部２５とを接合する前に、真空アニールを行うことにより、Ａｌ等の表面に形成される酸化膜と比較して、酸化膜中の酸素がＴｉ層４０ｂ、４１ｂ内に入り込み易く、また酸化膜が脆い（分解され易い）ため、容易にＴｉ層４０ｂ、４１ｂの表面に形成された酸化膜を除去することができる。したがって、センシング部１５に酸化膜を除去する際の工程が影響することを抑制でき、センシング部１５の特性が変化することを抑制できる。
また、第１、第２パッド部１７、２４および第１、第２封止部１８、２５の表面にＴｉ層４０ｂ、４１ｂを形成しているが、端子部３０は従来と同様にＡｌにて構成している。このため、外部回路と端子部３０とを接続するワイヤボンディングは、従来と同様に行うことができる。
さらに、Ａｕを用いて第１、第２パッド部１７、２４および第１、第２封止部１８、２５を構成し、第１、第２パッド部１７、２４および第１、第２封止部１８、２５を酸化し難くすることも考えられるが、本実施形態のようにＴｉ層４０ｂ、４１ｂを用いて酸化膜を除去し易くする方がコストの増加を抑制できる。
また、本実施形態では、第１、第２基板１０、２０を接合する際、第１、第２パッド部１７、２４および第１、第２封止部１８、２５を固相状態のまま接合するため、第１、第２パッド部１７、２４および第１、第２封止部１８、２５を液相状態にして接合する場合と比較して、第１基板１０の一面１０ａと第２基板２０の一面２０ａとの間隔の制御が複雑になることを抑制できる。
なお、上記では、Ｔｉ層４０ｂ、４１ｂがＡｌ層４０ａ、４１ａ上に形成されている例について説明したが、Ｔｉ層４０ｂ、４１ｂ下に配置される金属層は適宜変更可能である。
（第２実施形態）
本発明の第２実施形態について説明する。本実施形態は、第１実施形態に対して気密室５０にゲッタリング層を形成したものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。
本発明の第２実施形態について説明する。本実施形態は、第１実施形態に対して気密室５０にゲッタリング層を形成したものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。
本実施形態では、図５に示されるように、凹部２３の底面に形成された絶縁膜２２上に、活性ガスを吸着するゲッタリング層３１が形成されている。ゲッタリング層３１は、第２パッド部２４および第２封止部２５と同様に、図６に示されるように、Ａｌ層４２ａ上にＴｉ層４２ｂが積層された積層構造とされている。
このような半導体装置は、図３（ｂ）の工程にておいてゲッタリング層３１を有する第２基板２０を用意することによって製造される。具体的には、本実施形態では、ゲッタリング層３１が第２パッド部２４および第２封止部２５と同様の構成とされているため、ゲッタリング層３１は第２パッド部２４および第２封止部２５を形成する工程と同一の工程にて形成される。つまり、図３（ｂ）の工程において金属膜を成膜した後、第２パッド部２４および第２封止部２５をパターニングする際に同時に形成される。すなわち、第２パッド部２４および第２封止部２５のＡｌ層４１ａおよびＴｉ層４１ｂと、ゲッタリング層３１のＡｌ層４２ａおよびＴｉ層４２ｂとは同一の工程にて形成されるものである。
これによれば、気密室５０内にゲッタリング層３１が形成されているため、気密室５０の真空度を維持することができる。
（第３実施形態）
本発明の第３実施形態について説明する。本実施形態は、第２実施形態に対してゲッタリング層３１の構成を変更したものであり、その他に関しては第２実施形態と同様であるため、ここでは説明を省略する。
本発明の第３実施形態について説明する。本実施形態は、第２実施形態に対してゲッタリング層３１の構成を変更したものであり、その他に関しては第２実施形態と同様であるため、ここでは説明を省略する。
本実施形態では、図７に示されるように、Ａｌ層４２ａは表面が粗化処理された凹凸形状とされている。そして、Ｔｉ層４２ｂは、粗化処理されたＡｌ層４２ａ上に形成されている。なお、図７は、図５中の領域Ｂに相当する部分の拡大図である。また、本実施形態では、Ａｌ層４２ａが本発明の下地層に相当している。
このような半導体装置は、図３（ｂ）の工程において、Ａｌ層４２ａ（Ａｌ層４１ａ）を成膜した後、ゲッタリング層３１を構成する部分（本発明の下地層）に対して逆スパッタ処理を行ったり、ブラスト処理を行って粗化処理した後、Ｔｉ層４２ｂ（Ｔｉ層４１ｂ）を成膜することによって形成される。
これによれば、ゲッタ材として機能するＴｉ層４２ｂの表面積を増加することができるため、吸着（ゲッタ）効果を発揮する領域を増加することができる。したがって、さらに気密室５０の真空度を維持することができる。
（第４実施形態）
本発明の第４実施形態について説明する。本実施形態は、第２実施形態に対してゲッタリング層３１の構成を変更したものであり、その他に関しては第２実施形態と同様であるため、ここでは説明を省略する。
本発明の第４実施形態について説明する。本実施形態は、第２実施形態に対してゲッタリング層３１の構成を変更したものであり、その他に関しては第２実施形態と同様であるため、ここでは説明を省略する。
本実施形態では、図８に示されるように、凹部２３の底面に複数のトレンチ４３が形成されており、絶縁膜２２はトレンチ４３の壁面にも形成されている。なお、図８は、図５中の領域Ｂに相当する部分の拡大図であり、凹部２３の底面近傍の拡大図である。トレンチ４３は、本実施形態では、開口部側から底面側に向かって対向する側面の間隔（トレンチ４３の幅）がほぼ一定とされている。そして、ゲッタリング層３１は、トレンチ４３の内部の空間４３ａが残存するように、トレンチ４３の壁面に沿って形成されている。つまり、ゲッタリング層３１は、トレンチ４３を埋め込まないように形成されている。
このような半導体装置は、図３（ｂ）の工程において、凹部２３を形成した後にトレンチ４３を形成することによって製造される。
これによれば、上記第３実施形態と同様に、ゲッタ材として機能するＴｉ層４２ｂの表面積を増加することができるため、さらに気密室５０の真空度を維持することができる。
なお、本実施形態において、トレンチ４３は、開口部側から底部側に向かって対向する側面の間隔が次第に狭くなるテーパ形状とされていてもよい。
（第５実施形態）
本発明の第５実施形態について説明する。本実施形態は、第１実施形態に対して第１、第２パッド部１７、２４および第１、第２封止部１８、２５の構成を変更したものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。
本発明の第５実施形態について説明する。本実施形態は、第１実施形態に対して第１、第２パッド部１７、２４および第１、第２封止部１８、２５の構成を変更したものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。
本実施形態では、図９に示されるように、第１、第２パッド部１７、２４は、Ｔｉ層４０ｂ、４１ｂのみで構成されており、Ａｌ層４０ａ、４１ａが配置されていない。同様に、第１、第２封止部１８、２５は、特に図示しないが、Ｔｉ層４０ｂ、４１ｂのみで構成されており、Ａｌ層４０ａ、４１ａが配置されていない。なお、図９は、図１中の領域Ａに相当する部分の拡大図である。
このような半導体装置は、図３（ａ）および図３（ｂ）の工程において、Ｔｉ層４０ｂ、４１ｂのみを積層することによって構成される。
これによれば、第１パッド部１７と第２パッド部２４、第１封止部１８と第２封止部２５とを接合する際、第１、第２パッド部１７、２４および第１、第２封止部１８、２５がＴｉ層４０ｂ、４１ｂのみで構成されているため、ＡｌがＴｉ層４０ｂ、４１ｂに拡散してボイドが発生することがない。このため、接合強度が低下することを抑制できる。
なお、本実施形態では、第１、第２パッド部１７、２４および第１、第２封止部１８、２５をＴｉ層４０ｂ、４１ｂのみで構成する例について説明したが、Ａｌ層４０ａ、４１ａを配置する場合には、当該Ａｌ層４０ａ、４１ａ上にＴｉＷ層を配置することによってＡｌが拡散することを抑制するようにしてもよい。
（第６実施形態）
本発明の第６実施形態について説明する。本実施形態は、第１実施形態に対してスペーサを配置したものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。
本発明の第６実施形態について説明する。本実施形態は、第１実施形態に対してスペーサを配置したものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。
本実施形態では、図１０に示されるように、第１基板１０の一面１０ａには、第１封止部１８に覆われるようにスペーサ３２が配置されている。また、特に図示しないが、第１基板１０の一面１０ａには、第１パッド部１７に覆われるようにスペーサ３２が配置されている。なお、図１０は、図１中の領域Ｃに相当する部分の拡大図である。また、スペーサ３２は、例えば、酸化膜等の絶縁膜で構成され、第１封止部１８に封止されるスペーサ３２は第１封止部１８の形状に対応した枠状構造とされている。
このような半導体装置は、図３（ａ）の工程において、第１パッド部１７および第１封止部１８を形成する前にスペーサ３２を形成し、当該スペーサ３２が覆われるように第１パッド部１７および第１封止部１８を形成することによって製造される。
これによれば、スペーサ３２によって第１基板１０の一面１０ａと第２基板２０の一面２０ａとの間隔をスペーサ３２の高さ以上に保持することができるため、接合時の製造条件の自由度を向上できる。なお、スペーサ３２の高さとは、スペーサ３２における第１基板１０の一面１０ａに対する法線方向の長さのことである。
（第７実施形態）
本発明の第７実施形態について説明する。本実施形態は、第１実施形態に対して第１、第２パッド部１７、２４および第１、第２封止部１８、２５の大きさを変更したものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。
本発明の第７実施形態について説明する。本実施形態は、第１実施形態に対して第１、第２パッド部１７、２４および第１、第２封止部１８、２５の大きさを変更したものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。
本実施形態では、図１１に示されるように、第２封止部２５の大きさが第１封止部１８の大きさより大きくされている。また、特に図示していないが、第２パッド部２４の大きさが第１パッド部１７の大きさより大きくされている。なお、ここでの大きさとは、第１、第２基板１０、２０の一面１０ａ、２０ａに対する法線方向から視たときの平面形状の大きさのことである。
このような半導体装置は、上記図３（ａ）および図３（ｂ）の工程において、第１、第２パッド部１７、２４および第１、第２封止部１８、２５を形成する際のパターニング形状を適宜変更することによって製造される。
これによれば、第１パッド部１７と第２パッド部２４、第１封止部１８と第２封止部２５との大きさが異なっているため、第１、第２パッド部１７、２４および第１、第２封止部１８、２５を接合する際のアライメントずれに対するロバスト性を向上できる。
（第８実施形態）
本発明の第８実施形態について説明する。本実施形態は、第１実施形態に対して気密室５０を窒素雰囲気としたものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。
本発明の第８実施形態について説明する。本実施形態は、第１実施形態に対して気密室５０を窒素雰囲気としたものであり、その他に関しては第１実施形態と同様であるため、ここでは説明を省略する。
本実施形態は、基本的な構成は上記第１実施形態と同様であるが、気密室５０内が窒素雰囲気とされている。そして、第１パッド部１７および第２パッド部２４は、図１２に示されるように、表面にＴｉＮ層４０ｃ、４１ｃが形成されており、当該ＴｉＮ層４０ｃ、４１ｃ同士が接合されている。
なお、第１、第２封止部１８、２５に関しては特に図示しないが、第１、第２パッド部１７、２４と同様に、表面にＴｉＮ層４０ｃ、４１ｃが形成され、当該ＴｉＮ層４０ｃ、４１ｃ同士が接合されている。そして、図１２は、図１中の領域Ａの拡大図である。また、ＴｉＮ層４０ｃ、４１ｃは導電性を有しているため、ＴｉＮ層４０ｃ、４１ｃ同士を接合することにより、第１パッド部１７と第２パッド部２４との電気的な接続は図られる。
このような半導体装置は、上記図３（ｃ）の工程を行った後、第１、第２基板１０、２０をＮ２雰囲気下に配置する。この際、Ｔｉ層４０ｂ、４１ｂの表面にそれぞれＴｉＮ層４０ｃ、４１ｃが形成される。そして、ＴｉＮ層４０ｃ、４１ｃ同士を金属接合することによって本実施形態の半導体装置が製造される。
このように、気密室５０が窒素雰囲気とされた半導体装置に本発明を適用することもできる。また、気密室５０を窒素雰囲気とする場合には、Ｔｉ層４０ｂ、４１ｂの表面にＴｉＮ層４０ｃ、４１ｃが形成されるが、ＴｉＮ層４０ｃ、４１ｃは導電性を有しているため、当該ＴｉＮ層４０ｃ、４１ｃ同士を接合することにより、ＴｉＮ層４０ｃ、４１ｃを除去する場合と比較して、製造工程の簡略化を図ることができる。
（他の実施形態）
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
本発明は上記した実施形態に限定されるものではなく、特許請求の範囲に記載した範囲内において適宜変更が可能である。
例えば、上記第１実施形態において、第１基板１０はＳＯＩ基板ではなく、水晶等で構成されていてもよい。
また、上記第１、第５、第６、第７実施形態において、気密室５０が形成されていなくてもよい。
そして、上記第２〜第４実施形態において、ゲッタリング層３１は、第１基板１０側に形成されていてもよい。
また、上記第６実施形態では、第１パッド部１７および第１封止部１８に覆われるようにスペーサ３２を配置する例について説明したが、スペーサ３２は第１パッド部１７および第１封止部１８に覆われていなくてもよい。例えば、スペーサ３２は、第１封止部１８よりも外側に第１封止部１８を囲むように形成されていてもよい。また、スペーサ３２は、第２基板２０側に形成されていてもよい。つまり、第１基板１０の一面１０ａと第２基板２０の一面２０ａとの間隔がスペーサ３２の高さ以上に規定されるのであれば、スペーサ３２の形成場所は適宜変更可能である。
さらに、上記各実施形態を組み合わせることもできる。例えば、上記第２〜第４実施形態を上記第５〜第８実施形態に組み合わせ、ゲッタリング層３１を備えるようにしてもよい。また、上記第５実施形態を上記第６〜第８実施形態に組み合わせ、第１、第２パッド部１７、２４および第１、第２封止部１８、２５をＴｉ層４０ｂ、４１ｂのみで構成するようにしてもよい。そして、上記第６実施形態を上記第７、第８実施形態に組み合わせ、スペーサ３２を備えるようにしてもよい。また、上記第７実施形態を上記第８実施形態に組み合わせ、第１パッド部１７と第２パッド部２４、および第１封止部１８と第２封止部２５との平面形状の大きさが異なるようにしてもよい。さらに、上記各実施形態を組み合わせたもの同士をさらに適宜組み合わせることもできる。
１０ 第１基板
１５ センシング部
１７ 第１パッド部
１０ａ 一面
２０ 第２基板
２０ａ 一面
２４ 第２パッド部
４０ｂ、４１ｂ Ｔｉ層
１５ センシング部
１７ 第１パッド部
１０ａ 一面
２０ 第２基板
２０ａ 一面
２４ 第２パッド部
４０ｂ、４１ｂ Ｔｉ層
Claims (16)
- 一面（１０ａ）を有する第１基板（１０）と、
一面（２０ａ）を有し、当該一面が前記第１基板の一面と対向する状態で前記第１基板と接合される第２基板（２０）と、
前記第１基板と前記第２基板との間に配置されたセンシング部（１５）と、
前記第１基板の一面に形成され、前記センシング部と電気的に接続される第１パッド部（１７）と、
前記第２基板の一面に形成され、前記第１パッド部と電気的に接続される第２パッド部（２４）と、を備える半導体装置の製造方法において、
前記第１基板を用意する工程と、
前記第１基板の一面に、Ｔｉ層（４０ｂ）が最表面となる金属膜を形成し、当該金属膜をパターニングすることによって前記第１パッド部を形成する工程と、
前記第２基板を用意する工程と、
前記第２基板の一面に、Ｔｉ層（４１ｂ）が最表面となる金属膜を形成し、当該金属膜をパターニングすることによって前記第２パッド部を形成する工程と、
前記第１、第２基板を真空アニールすることにより、前記第１パッド部および前記第２パッド部における前記Ｔｉ層上に形成された酸化膜を除去する工程と、
前記第１パッド部と前記第２パッド部とを接合する工程と、を行うことを特徴とする半導体装置の製造方法。 - 前記第１パッド部を形成する工程では、前記第１基板の一面に形成された金属膜をパターニングすることにより、前記第１パッド部と共に、前記第１パッド部を囲む枠状の第１封止部（１８）を形成し、
前記第２パッド部を形成する工程では、前記第２基板の一面に形成された金属膜をパターニングすることにより、前記第２パッド部と共に、前記第２パッドを囲み、前記第１封止部と対応する形状の第２封止部（２５）を形成し、
前記酸化膜を除去する工程では、前記第１、第２パッド部における前記Ｔｉ層上に形成された酸化膜と共に、前記第１、第２封止部における前記Ｔｉ層上に形成された酸化膜を除去し、
前記接合する工程では、前記第１パッド部と前記第２パッド部とを接合すると共に、前記第１封止部と前記第２封止部とを接合することによって前記第１基板と前記第２基板との間に気密室（５０）を構成し、前記気密室内に前記センシング部を封止することを特徴とする請求項１に記載の半導体装置の製造方法。 - 前記酸化膜を除去する工程の前に、前記第１基板および前記第２基板における前記気密室内に配置される部分の少なくとも一方に活性ガスを吸着するゲッタリング層（３１）を形成する工程を行うことを特徴とする請求項２に記載の半導体装置の製造方法。
- 前記ゲッタリング層を形成する工程では、下地層（４２ａ）を形成する工程と、当該下地層を粗化処理する工程と、粗化処理した前記下地層上にＴｉ層（４２ｂ）を形成する工程と、を行うことを特徴とする請求項３に記載の半導体装置の製造方法。
- 前記ゲッタリング層を形成する工程の前に、前記ゲッタリング層が形成される部分にトレンチ（４３）を形成する工程を行い、
前記ゲッタリング層を形成する工程では、前記トレンチ内の空間（４３ａ）が残存するように、前記トレンチの壁面に沿って前記ゲッタリング層を形成することを特徴とする請求項３に記載の半導体装置の製造方法。 - 前記第１パッド部を形成する工程、前記第２パッド部を形成する工程、前記第１封止部を形成する工程、前記第２封止部を形成する工程では、前記金属膜として前記Ｔｉ層のみを形成することを特徴とする請求項２ないし５のいずれか１つに記載の半導体装置の製造方法。
- 前記第１パッド部を形成する工程および前記第２パッド部を形成する工程では、前記第１、第２パッド部の平面形状の大きさが互いに異なるようにし、
前記第１封止部を形成する工程および前記第２封止部を形成する工程では、前記第１、第２封止部の平面形状の大きさが互いに異なるようにすることを特徴とする請求項２ないし６のいずれか１つに記載の半導体装置の製造方法。 - 前記酸化膜を除去する工程の後、前記第１、第２基板を窒素雰囲気下に配置することによって前記第１、第２パッド部および前記第１、第２封止部の接合面にＴｉＮ層（４０ｃ、４１ｃ）を形成し、
前記接合する工程では、前記窒素雰囲気下のまま前記ＴｉＮ層同士を接合することにより、前記気密室を窒素雰囲気とすることを特徴とする請求項２ないし７のいずれか１つに記載の半導体装置の製造方法。 - 前記接合する工程の前に、前記第１基板の一面および前記第２基板の一面のうちの少なくともいずれか一方にスペーサ（３２）を配置し、
前記接合する工程では、前記第１基板の一面と前記第２基板の一面との間隔を前記スペーサの高さ以上とすることを特徴とする請求項１ないし８のいずれか１つに記載の半導体装置の製造方法。 - 一面（１０ａ）を有する第１基板（１０）と、
一面（２０ａ）を有し、当該一面が前記第１基板の一面と対向する状態で前記第１基板と接合される第２基板（２０）と、
前記第１基板と前記第２基板との間に配置されたセンシング部（１５）と、
前記第１基板の一面に形成され、前記センシング部と電気的に接続される第１パッド部（１７）と、
前記第２基板の一面に形成され、前記第１パッド部と電気的に接続される第２パッド部（２４）と、を備え、
前記第１、第２パッド部は、表面がＴｉを含む層（４０ｂ、４０ｃ、４１ｂ、４１ｃ）とされており、当該Ｔｉを含む層同士が接合されていることを特徴とする半導体装置。 - 前記第１基板の一面には、前記第１パッド部を囲む枠状とされ、表面がＴｉを含む層とされた第１封止部（１８）が形成され、
前記第２基板の一面には、前記第２パッドを囲むと共に前記第１封止部と対応する形状とされ、表面がＴｉを含む層とされた第２封止部（２５）が形成されており、
前記第１封止部と前記第２封止部とは、前記Ｔｉを含む層同士が接合され、
前記センシング部は、前記第１封止部と前記第２封止部とが接合されることによって前記第１基板と前記第２基板との間に構成される気密室（５０）内に封止されていることを特徴とする請求項１０に記載の半導体装置。 - 前記第１、第２基板のうちの前記気密室内に配置されている部分の少なくとも一方には、活性ガスを吸着するゲッタリング層（３１）が形成されていることを特徴とする請求項１１に記載の半導体装置。
- 前記ゲッタリング層は、表面が粗化処理された下地層（４２ａ）と、粗化処理された前記下地層上に積層されたＴｉ層（４２ｂ）とを有する積層構造とされていることを特徴とする請求項１２に記載の半導体装置。
- 前記ゲッタリング層が形成される部分にはトレンチ（４３）が形成されており、
前記ゲッタリング層は、前記トレンチ内の空間（４３ａ）が残存するように、前記トレンチの壁面に沿って形成されていることを特徴とする請求項１２に記載の半導体装置。 - 前記第１、第２パッド部および前記第１、第２封止部は、表面がＴｉＮ層（４０ｃ、４１ｃ）とされ、当該ＴｉＮ層同士が接合されており、
前記気密室は、窒素雰囲気とされていることを特徴とする請求項１１ないし１４のいずれか１つに記載の半導体装置。 - 前記第１、第２基板の間にはスペーサ（３２）が配置されており、
前記第１基板の一面と前記第２基板の一面との間隔は、前記スペーサの高さ以上とされていることを特徴とする請求項１０ないし１５のいずれか１つに記載の半導体装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015024321A JP6387850B2 (ja) | 2015-02-10 | 2015-02-10 | 半導体装置およびその製造方法 |
| US15/549,421 US10054609B2 (en) | 2015-02-10 | 2016-02-01 | Semiconductor device and method for manufacturing same |
| CN201680009217.6A CN107250807B (zh) | 2015-02-10 | 2016-02-01 | 半导体装置及其制造方法 |
| PCT/JP2016/000480 WO2016129230A1 (ja) | 2015-02-10 | 2016-02-01 | 半導体装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2015024321A JP6387850B2 (ja) | 2015-02-10 | 2015-02-10 | 半導体装置およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2016148546A JP2016148546A (ja) | 2016-08-18 |
| JP6387850B2 true JP6387850B2 (ja) | 2018-09-12 |
Family
ID=56615126
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2015024321A Expired - Fee Related JP6387850B2 (ja) | 2015-02-10 | 2015-02-10 | 半導体装置およびその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US10054609B2 (ja) |
| JP (1) | JP6387850B2 (ja) |
| CN (1) | CN107250807B (ja) |
| WO (1) | WO2016129230A1 (ja) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10167191B2 (en) * | 2017-04-04 | 2019-01-01 | Kionix, Inc. | Method for manufacturing a micro electro-mechanical system |
| JP2019198913A (ja) * | 2018-05-15 | 2019-11-21 | 株式会社デンソー | 半導体装置の製造方法 |
| JP2019201072A (ja) * | 2018-05-15 | 2019-11-21 | 株式会社デンソー | 半導体装置の製造方法 |
| US11174157B2 (en) * | 2018-06-27 | 2021-11-16 | Advanced Semiconductor Engineering Inc. | Semiconductor device packages and methods of manufacturing the same |
| CN114342067A (zh) * | 2019-09-05 | 2022-04-12 | 株式会社村田制作所 | 封装结构及其制造方法 |
| JP2021136413A (ja) * | 2020-02-28 | 2021-09-13 | 国立研究開発法人産業技術総合研究所 | 封止構造体およびその製造方法 |
Family Cites Families (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000243656A (ja) | 1999-02-19 | 2000-09-08 | Matsushita Electric Ind Co Ltd | 電子部品およびその実装方法 |
| JP2002242898A (ja) * | 2001-02-14 | 2002-08-28 | Sony Corp | 圧電ファン |
| JP4204206B2 (ja) * | 2001-06-01 | 2009-01-07 | 三菱電機株式会社 | 半導体装置 |
| WO2003052840A1 (fr) * | 2001-12-18 | 2003-06-26 | Matsushita Electric Industrial Co., Ltd. | Element piezoelectrique, tete d'impression a jet d'encre, capteur de vitesse angulaire, procede de fabrication, et appareil d'enregistrement a jet d'encre |
| JP2006242898A (ja) * | 2005-03-07 | 2006-09-14 | Nissan Motor Co Ltd | 変位センサデバイス |
| DE102005016751B3 (de) * | 2005-04-11 | 2006-12-14 | Schott Ag | Verfahren zur Herstellung gehäuster elektronischer Bauelemente |
| SG134187A1 (en) * | 2006-01-13 | 2007-08-29 | Tezzaron Semiconductor S Pte L | Stacked wafer for 3d integration |
| KR101113145B1 (ko) * | 2007-04-05 | 2012-03-13 | 후지쯔 세미컨덕터 가부시키가이샤 | 표면 형상 센서와 그 제조 방법 |
| JP4462332B2 (ja) * | 2007-11-05 | 2010-05-12 | セイコーエプソン株式会社 | 電子部品 |
| WO2009117062A2 (en) * | 2008-03-19 | 2009-09-24 | Sheetak, Inc. | Metal-core thermoelectric cooling and power generation device |
| JP5049253B2 (ja) * | 2008-11-26 | 2012-10-17 | パナソニック株式会社 | 半導体素子 |
| CN101533832A (zh) * | 2009-04-14 | 2009-09-16 | 李刚 | 微机电系统器件与集成电路的集成芯片及集成方法 |
| JP5452064B2 (ja) * | 2009-04-16 | 2014-03-26 | ルネサスエレクトロニクス株式会社 | 半導体集積回路装置 |
| JP5581642B2 (ja) * | 2009-10-05 | 2014-09-03 | 住友電気工業株式会社 | 半導体装置の製造方法 |
| WO2011111541A1 (ja) * | 2010-03-09 | 2011-09-15 | アルプス電気株式会社 | Ｍｅｍｓセンサ |
| JP5273073B2 (ja) * | 2010-03-15 | 2013-08-28 | オムロン株式会社 | 電極構造及び当該電極構造を備えたマイクロデバイス用パッケージ |
| JP2013055632A (ja) | 2011-08-11 | 2013-03-21 | Nippon Dempa Kogyo Co Ltd | 気密封止パッケージ及びこの気密封止パッケージの製造方法 |
| JP2013050320A (ja) | 2011-08-30 | 2013-03-14 | Alps Electric Co Ltd | 物理量センサ |
| JP5898556B2 (ja) * | 2012-04-25 | 2016-04-06 | アルプス電気株式会社 | Ｍｅｍｓセンサ及びその製造方法 |
| JP6230286B2 (ja) * | 2012-08-20 | 2017-11-15 | セイコーインスツル株式会社 | 電子デバイス及び電子デバイスの製造方法 |
-
2015
- 2015-02-10 JP JP2015024321A patent/JP6387850B2/ja not_active Expired - Fee Related
-
2016
- 2016-02-01 WO PCT/JP2016/000480 patent/WO2016129230A1/ja active Application Filing
- 2016-02-01 US US15/549,421 patent/US10054609B2/en not_active Expired - Fee Related
- 2016-02-01 CN CN201680009217.6A patent/CN107250807B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| WO2016129230A1 (ja) | 2016-08-18 |
| JP2016148546A (ja) | 2016-08-18 |
| US20180024159A1 (en) | 2018-01-25 |
| CN107250807A (zh) | 2017-10-13 |
| US10054609B2 (en) | 2018-08-21 |
| CN107250807B (zh) | 2019-11-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP6387850B2 (ja) | 半導体装置およびその製造方法 | |
| JP4793496B2 (ja) | 半導体装置およびその製造方法 | |
| US8748998B2 (en) | Sensor module | |
| JP4404143B2 (ja) | 半導体装置およびその製造方法 | |
| JP5783297B2 (ja) | 力学量センサ | |
| JP5206826B2 (ja) | 領域分割基板およびそれを用いた半導体装置ならびにそれらの製造方法 | |
| JP4840771B2 (ja) | 力学量センサの製造方法 | |
| JP4924663B2 (ja) | 半導体装置およびその製造方法 | |
| JP2008256495A (ja) | センサ装置 | |
| JP4883077B2 (ja) | 半導体装置およびその製造方法 | |
| JP5999027B2 (ja) | 物理量センサ | |
| JP5939168B2 (ja) | 半導体装置 | |
| JP5392296B2 (ja) | 半導体装置およびその製造方法 | |
| JP5617801B2 (ja) | 半導体装置およびその製造方法 | |
| JP5884667B2 (ja) | 半導体装置の製造方法 | |
| JP6897703B2 (ja) | 半導体装置の製造方法 | |
| CN112041688B (zh) | 半导体装置的制造方法 | |
| JP6142736B2 (ja) | 半導体圧力センサ | |
| JP2008256496A (ja) | 力学量センサおよびその製造方法 | |
| JP2016066648A (ja) | 半導体装置およびその製造方法 | |
| JP2016022550A (ja) | 半導体装置およびその製造方法 | |
| JP5704029B2 (ja) | 力学量センサの製造方法 | |
| JP2008159882A (ja) | センサ装置の製造方法 | |
| JP2018054496A (ja) | パッケージおよび赤外線センサ | |
| JP2016072336A (ja) | Ｍｅｍｓデバイス及びｍｅｍｓデバイスの製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170905 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180717 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180730 |
|
| R151 | Written notification of patent or utility model registration |
Ref document number: 6387850 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
| LAPS | Cancellation because of no payment of annual fees |