KR20110097997A - 배리어층을 구성층으로 하는 박막 트랜지스터 및 배리어층의 스퍼터 성막에 사용되는 Ｃｕ 합금 스퍼터링 타깃 - Google Patents
배리어층을 구성층으로 하는 박막 트랜지스터 및 배리어층의 스퍼터 성막에 사용되는 Ｃｕ 합금 스퍼터링 타깃 Download PDFInfo
- Publication number
- KR20110097997A KR20110097997A KR1020117017282A KR20117017282A KR20110097997A KR 20110097997 A KR20110097997 A KR 20110097997A KR 1020117017282 A KR1020117017282 A KR 1020117017282A KR 20117017282 A KR20117017282 A KR 20117017282A KR 20110097997 A KR20110097997 A KR 20110097997A
- Authority
- KR
- South Korea
- Prior art keywords
- layer
- barrier layer
- thin film
- film transistor
- barrier
- Prior art date
Links
- 230000004888 barrier function Effects 0.000 title claims abstract description 63
- 239000010409 thin film Substances 0.000 title claims abstract description 38
- 229910000881 Cu alloy Inorganic materials 0.000 title claims abstract description 25
- 238000005477 sputtering target Methods 0.000 title claims abstract description 22
- 239000010408 film Substances 0.000 title claims description 16
- 230000015572 biosynthetic process Effects 0.000 title description 5
- 239000004065 semiconductor Substances 0.000 claims abstract description 43
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 239000011521 glass Substances 0.000 claims abstract description 13
- 239000012535 impurity Substances 0.000 claims abstract description 13
- 230000001590 oxidative effect Effects 0.000 claims abstract description 11
- 238000002161 passivation Methods 0.000 claims abstract description 7
- 239000010410 layer Substances 0.000 claims description 180
- 239000000203 mixture Substances 0.000 claims description 10
- 239000012790 adhesive layer Substances 0.000 claims 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 24
- 239000001257 hydrogen Substances 0.000 description 15
- 229910052739 hydrogen Inorganic materials 0.000 description 15
- 239000010949 copper Substances 0.000 description 14
- 238000009832 plasma treatment Methods 0.000 description 10
- 238000012545 processing Methods 0.000 description 10
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 9
- 239000001301 oxygen Substances 0.000 description 9
- 229910052760 oxygen Inorganic materials 0.000 description 9
- 229910052802 copper Inorganic materials 0.000 description 8
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 230000010354 integration Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- 230000000052 comparative effect Effects 0.000 description 6
- 230000000694 effects Effects 0.000 description 6
- 230000008569 process Effects 0.000 description 6
- 238000004544 sputter deposition Methods 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 229910045601 alloy Inorganic materials 0.000 description 4
- 239000000956 alloy Substances 0.000 description 4
- 239000000470 constituent Substances 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 238000000926 separation method Methods 0.000 description 4
- 238000009792 diffusion process Methods 0.000 description 3
- ALKZAGKDWUSJED-UHFFFAOYSA-N dinuclear copper ion Chemical compound [Cu].[Cu] ALKZAGKDWUSJED-UHFFFAOYSA-N 0.000 description 3
- 238000001312 dry etching Methods 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 230000006872 improvement Effects 0.000 description 3
- 230000002035 prolonged effect Effects 0.000 description 3
- 206010021143 Hypoxia Diseases 0.000 description 2
- 230000009471 action Effects 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910000882 Ca alloy Inorganic materials 0.000 description 1
- 229910017767 Cu—Al Inorganic materials 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 239000002671 adjuvant Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000004090 dissolution Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/45—Ohmic electrodes
- H01L29/456—Ohmic electrodes on silicon
- H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
-
- C—CHEMISTRY; METALLURGY
- C22—METALLURGY; FERROUS OR NON-FERROUS ALLOYS; TREATMENT OF ALLOYS OR NON-FERROUS METALS
- C22C—ALLOYS
- C22C9/00—Alloys based on copper
- C22C9/01—Alloys based on copper with aluminium as the next major constituent
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
- C23C14/14—Metallic material, boron or silicon
- C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
- C23C14/165—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon by cathodic sputtering
-
- C—CHEMISTRY; METALLURGY
- C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
- C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
- C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
- C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
- C23C14/34—Sputtering
- C23C14/3407—Cathode assembly for sputtering apparatus, e.g. Target
- C23C14/3414—Metallurgical or chemical aspects of target preparation, e.g. casting, powder metallurgy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
- H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
- H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
- H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
- H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
- H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Metallurgy (AREA)
- Ceramic Engineering (AREA)
- Mechanical Engineering (AREA)
- Materials Engineering (AREA)
- Organic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Manufacturing & Machinery (AREA)
- Thin Film Transistor (AREA)
- Electrodes Of Semiconductors (AREA)
- Physical Vapour Deposition (AREA)
Abstract
이 Cu 합금 스퍼터링 타깃은, 원자％ 로, Al ：1 ∼ 10 ％, Ca ： 0.1 ∼ 2 ％ 를 함유하고, 잔부로서 Cu 와 1 ％ 이하의 불가피 불순물을 함유한다. 이 박막 트랜지스터는, 유리 기판의 표면에 밀착층을 개재하여 접합된 게이트 전극층, 게이트 절연층, Si 반도체층, n 형 Si 반도체층, 배리어층, 상호 분리된 드레인 전극층과 소스 전극층으로 이루어지는 배선층, 패시베이션층, 및 투명 전극층을 갖고, 상기 배리어층은, 상기 Cu 합금 스퍼터링 타깃을 사용하여 산화 분위기에서 스퍼터 성막되어 있다.
Description
이 발명은, 각종 디스플레이에 사용되는 박막 트랜지스터에 관한 것으로, 특히 박막 트랜지스터의 구성층인 순구리의 배선층 (드레인 전극층 및 소스 전극층)과 n 형 Si 반도체층 사이에 위치하는 배리어층, 및 상기 배리어층의 형성에 사용되는 Cu 합금 스퍼터링 타깃에 관한 것이다. 더욱 상세하게는, 상기 배선층은 물론, 상기 n 형 Si 반도체층에 대해 높은 밀착 강도를 가짐과 함께, 상하측층의 구성 성분인 Si 나 Cu 의 상호 확산을 충분히 방지하는 기능 (이하, 배리어 기능이라고 한다) 을 갖는 배리어층, 및 상기 배리어층의 형성에 사용되는 Cu 합금 스퍼터링 타깃에 관한 것이다.
본원은, 2009 년 3 월 11 일에, 일본에 출원된 일본 특허출원 2009-057359호에 기초하여 우선권을 주장하고, 그 내용을 여기에 원용한다.
액티브 매트릭스 방식으로 구동하는 박막 트랜지스터를 사용한 플랫 패널 디스플레이로서, 액정 디스플레이, 플라즈마 디스플레이, 유기 EL 디스플레이, 무기 EL 디스플레이 등이 알려져 있다. 이들 박막 트랜지스터를 사용한 플랫 패널 디스플레이에는, 유리 기판 표면에, 격자 형상으로 금속층으로 이루어지는 배선이 밀착 형성되어 있고, 이 금속층으로 이루어지는 격자 형상 배선의 교차점에 박막 트랜지스터가 형성되어 있다.
이 박막 트랜지스터는, 도 1 에 주요부 종단면 모식도에서 예시한 바와 같이, 유리 기판 (1) 의 표면에, 기판측으로부터, 금속 Mo 의 밀착층 (2) 을 개재하여 접합된 순구리의 게이트 전극층 (3), 질화규소의 게이트 절연층 (4), Si 반도체층 (5), n 형 Si 반도체층 (6), Cu 합금 타깃을 산화 분위기에서 스퍼터함으로써 성막된 배리어층, 및 분리 홈 (8) 으로 나누어진 순구리의 드레인 전극층 (9a) 과 소스 전극층 (9b) 으로 이루어지는 배선층 (9), 또한 도시되어 있지는 않지만, 질화규소의 패시베이션층 및 투명 전극층을 순차 적층 형성하여 이루어지는 층 구조를 갖는 것도 잘 알려져 있다.
또, 이러한 적층 구조를 갖는 박막 트랜지스터의 제조시에는, 습식 에칭 처리에 의해 배선층 (9) 에 분리 홈 (8) 을 형성하여 드레인 전극층 (9a) 과 소스 전극층 (9b) 으로 구분한다. 이어서 배선층 (9) 에 형성된 분산 홈 (분리 홈 8) 의 바닥면에 노출되는 부분의 n 형 Si 반도체층을 드라이 에칭 처리에 의해 제거한다.
상기 습식 에칭 처리 및 드라이 에칭 처리 후의 분리 홈 (8) 의 바닥면에 노출되는 부분의 Si 반도체층 (5) 에 있어서는, 특히 상기 드라이 에칭 처리에서 표면으로부터 수소 원자를 잃는다. 이 때문에, 그 표면이 극히 불안정한 상태가 되고, 즉 미결합손 (댕글링 본드) 이 증대되어, 이것이 표면 결함으로 된다. 이 표면 결함이 박막 트랜지스터의 오프 전류를 증가시키고, 그 결과, LCD 의 콘트라스트의 저감이나 시야각을 작게 하는 등의 문제점의 발생을 피할 수 없는 불안정한 상태가 된다. 이 때문에, 이 Si 반도체층 (5) 의 노출 표면에, 가스 : 100 ％ 수소 가스, 수소 가스 유량 : 10 ∼ 1000 SCCM, 수소 가스압 : 10 ∼ 500 ㎩, 처리 온도 : 200 ∼ 250 ℃, 출력 : 0.005 ∼ 0.5 W/㎠, 처리 시간 : 0.5 ∼ 1 분의 조건으로 수소 플라즈마 처리를 실시하여, Si 반도체층 (5) 표면의 미결합손 (댕글링 본드) 을 수소 원자와 결합시켜 안정화하는 처리가 실시되고 있다.
또한, 박막 트랜지스터의 구성층인 배리어층이, 원자％ (이하, ％ 는 원자％ 를 나타낸다) 로, Mg, Ti, Al, 및 Cr 중 1 종 이상 : 0.5 ∼ 20 ％ 를 함유하고, 나머지가 Cu 와 불가피 불순물 (단, 1 ％ 이하) 로 이루어지는 성분 조성을 갖는 Cu 합금 스퍼터링 타깃을 사용하여 스퍼터 성막한 후, 산화 분위기 (공기) 중에서 가열 산화 처리를 실시하는 방법에 의해 형성되는 것도 알려져 있다.
한편, 최근 각종 플랫 패널 디스플레이의 대화면화 및 고집적화가 현저하고, 이것에 수반하여, 박막 트랜지스터를 구성하는 적층 상호간에는, 한층 더 높은 밀착 강도가 요구되는 경향이 있다.
상기 종래의 박막 트랜지스터에 있어서는, 유리 기판 (1) 과 순구리의 게이트 전극층 (3) 사이, 상기 게이트 전극층 (3) 과 질화규소의 게이트 절연층 (4) 사이, 상기 게이트 절연층 (4) 과 Si 반도체층 (5) 사이, 상기 Si 반도체층 (5) 과 n 형 Si 반도체층 (6) 사이, 및 배리어층과 순구리의 배선층 (9) 사이, 또한 순구리의 배선층 (9) 과 도시되어 있지 않은 질화규소의 패시베이션층, 상기 패시베이션층과 투명 전극층 사이에는, 상기한 요구에 충분히 만족하게 대응할 수 있는 높은 밀착 강도가 확보되어 있다. 그러나, 상기한 배리어층과 n 형 Si 반도체층 (6) 사이의 밀착 강도는 상대적으로 낮아, 상기한 요구에 만족하게 대응할 수 있는 높은 밀착 강도를 구비하고 있지 않은 것이 현상황이다.
본 발명은, 배리어층과 n 형 Si 반도체층 사이에 높은 밀착 강도를 갖는 배리어막을 구비하는 박막 트랜지스터, 및 그 배리어층을 형성할 수 있는 Cu 합금 스퍼터링 타깃의 제공을 목적으로 한다.
그래서, 본 발명자들은, 상기 서술한 관점에서, 상기한 종래의 박막 트랜지스터에 있어서의 배리어층과 n 형 Si 반도체층 사이에 높은 밀착 강도를 확보하기 위하여 연구를 실시했다. 그 결과, 이하의 연구 결과를 얻을 수 있었다.
(a) 박막 트랜지스터의 구성층인 배리어층의 n 형 Si 반도체층에 대한 밀착 강도가 플랫 패널 디스플레이의 대화면화 및 고집적화에 수반하여 낮아지는 원인으로는, 특히 상기 수소 플라즈마 처리 조건이 고온화 및 장시간화되는 것을 들 수 있다. 예를 들어, 가스 : 100 ％ 수소 가스, 수소 가스 유량 : 10 ∼ 1000 SCCM, 수소 가스압 : 10 ∼ 500 ㎩, 출력 : 0.005 ∼ 0.5 W/㎠, 처리 온도 : 250 ∼ 350 ℃, 처리 시간 : 1 ∼ 5 분과 같이, 고온화 및 장시간화된 조건에서의 수소 플라즈마 처리의 필요성이 발생한다. 이 결과, 배리어층의 구성 성분 중, 특히 산소 성분이 활성화되어, 배선층측 및 n 형 Si 반도체층 측으로 확산 이동하고, 상기 배리어층의 산소 함유 비율이 저하되는 것 (산소 부족) 에 원인이 있는 것으로 생각된다.
(b) 전술한 종래의 배리어층의 형성에 사용되는 종래의 Cu 합금 스퍼터링 타깃의 합금 성분 중, Al 에 주목했다. 이 Al 에, Ca 를 합금 성분으로서 0.1 ∼ 2 ％ 의 비율로 함유시킨 Cu 합금 스퍼터링 타깃을 사용하여 연구를 실시했다.
즉, Al : 1 ∼ 10 ％, Ca : 0.1 ∼ 2 ％ 를 함유하고, 잔부로서 Cu 와 1 ％ 이하의 불가피 불순물을 함유하는 성분 조성을 갖는 Cu 합금 스퍼터링 타깃을 사용하여, 산화 분위기에서 스퍼터 성막함으로써 배리어층을 형성하고, 특성을 평가했다. 그 결과, 플랫 패널 디스플레이의 대화면화 및 고집적화에 수반되는 고온에서 장시간 조건에서의 수소 플라즈마 처리 후에도, 배리어층과 배선층 사이, 및 배리어층과 n 형 Si 반도체층 사이에 높은 밀착 강도가 유지되고, 또한 우수한 배리어 기능도 유지된 배리어층을 형성할 수 있는 것을 확인할 수 있었다.
이 이유는, 합금 성분인 Ca 의 작용에 의해, 배선층측 및 n 형 Si 반도체층측으로의 산소의 확산 이동이 현저하게 억제되게 되기 때문인 것으로 생각된다.
이 발명은 상기한 연구 결과에 기초하여 이루어진 것으로, 이하의 요건을 갖는다.
본 발명의 배리어층과 n 형 Si 반도체층이 높은 밀착 강도를 갖는 박막 트랜지스터는, 유리 기판의 표면에 밀착층을 개재하여 접합된 게이트 전극층, 게이트 절연층, Si 반도체층, n 형 Si 반도체층, 배리어층, 상호 분리된 드레인 전극층과 소스 전극층으로 이루어지는 배선층, 패시베이션층, 및 투명 전극층을 갖고, 상기 층은, 이 순서로 상기 유리 기판측으로부터 순차 적층 형성되고, 상기 배리어층은, 원자％ 로, Al : 1 ∼ 10 ％, Ca : 0.1 ∼ 2 ％ 를 함유하고, 잔부로서 Cu 와 1 ％ 이하의 불가피 불순물을 함유하는 성분 조성을 갖는 Cu 합금 스퍼터링 타깃을 사용하여 산화 분위기에서 스퍼터 성막되어 있다.
본 발명의 배리어층의 스퍼터 성막에 사용되는 Cu 합금 스퍼터링 타깃은, 박막 트랜지스터를 구성하는 배리어층을 산화 분위기에서 스퍼터 성막하기 위해서 사용되고, 원자％ 로, Al : 1 ∼ 10 ％, Ca : 0.1 ∼ 2 ％ 를 함유하고, 잔부로서 Cu 와 1 ％ 이하의 불가피 불순물을 함유하는 성분 조성을 갖는 Cu 합금으로 이루어진다.
이 발명의 박막 트랜지스터는, 상측층인 순구리의 배선층과 하측층인 n 형 Si 반도체층 사이에 위치하는 배리어층이, Al : 1 ∼ 10 ％, Ca : 0.1 ∼ 2 ％ 를 함유하고, 잔부로서 Cu 와 1 ％ 이하의 불가피 불순물을 함유하는 성분 조성을 갖는 Cu 합금 스퍼터링 타깃을 사용하여 산화 분위기에서 스퍼터 성막되어 있다.
상기 상측층인 배선층과의 밀착성은 물론, 상기 하측층인 n 형 Si 반도체층과의 밀착성에도 우수하고, 이 우수한 밀착성은, 박막 트랜지스터의 제조 공정 중에 실시되는 고온화 및 장시간화된 조건에서의 수소 플라즈마 처리 후에도 유지된다. 또한, 우수한 배리어 기능도 구비한다. 이상에 의해, 본 발명의 박막 트랜지스터는, 플랫 패널 디스플레이의 대화면화 및 고집적화에 충분히 만족하게 대응할 수 있다.
이 발명의 Cu 합금 스퍼터링 타깃은, 상기한 박막 트랜지스터의 배리어막을 형성할 수 있다.
도 1 은 박막 트랜지스터의 주요부 종단면 모식도이다.
(Cu 합금 스퍼터링 타깃)
다음으로, 이 발명의 Cu 합금 스퍼터링 타깃의 성분 조성을 상기와 같이 한정한 이유를 설명한다.
(a) Al
Al 성분에는, 배리어층과 상측층인 배선층 사이, 및 배리어층과 하측층인 n 형 Si 반도체층 사이에 강고한 밀착성을 확보함과 함께, 우수한 배리어 기능을 형성하는 배리어층에 구비시키는 작용이 있다. 그러나, 그 함유 비율이 1 ％ 미만에서는, 상기 작용에 원하는 향상 효과가 얻어지지 않는다. 한편, 그 함유 비율이 10 ％ 를 초과하면, 도전성에 저하 경향이 나타나게 된다. 이 때문에, 그 함유 비율을 1 ∼ 10 ％, 바람직하게는 2 ∼ 8 ％ 로 정했다.
(b) Ca
Ca 성분에는, 상기와 같이, 산화 분위기에서의 스퍼터 성막에 의해 형성된 배리어층 자체를 안정화시키고, 상기 수소 플라즈마 처리 조건이 고온화 및 장시간화되어도, 밀착성의 저하를 방지하는 작용이 있다.
수소 플라즈마 처리시, 구성 성분인 산소가 상측층인 순구리의 배선층 및 하측층인 n 형 Si 반도체층으로 확산 이동하여, 상기 배리어층에 있어서의 산소의 함유 비율이 저감되고, 즉 층 자체가 산소 부족으로 되는 경우가 있었다. Ca 성분에는, 특히 상기한 산소의 확산 이동을 억제하여 배리어층 자체가 산소 부족으로 되는 것을 방지하는 작용이 있어, 이로써 밀착성의 저하가 억제되는 것으로 생각된다.
그 함유 비율이 0.1 ％ 미만에서는, 상기 작용에 원하는 향상 효과가 얻어지지 않는다. 한편, 그 함유 비율이 2 ％ 를 초과해도, 그 이상의 향상 효과가 얻어지지 않는다. 이 때문에, 그 함유 비율을 0.1 ∼ 2 ％ 로 정했다.
(c) 잔부 : Cu 및 불가피 불순물
타깃의 불가피 불순물이 1 ％ 를 초과하면, 스퍼터 성막된 배리어층에 있어서의 불가피 불순물의 함유 비율도 1 ％ 를 초과하여 많아진다. 이 경우, 밀착성에 저하 경향이 나타나게 된다. 이 때문에, 불가피 불순물의 함유 비율은, 1 ％ 이하로 하지 않으면 안 된다.
(박막 트랜지스터)
도 1 은, 본 발명의 박막 트랜지스터의 주요부 종단면을 나타낸다.
이 발명의 박막 트랜지스터는, 유리 기판 (1) 의 표면에 밀착층 (2) 을 개재하여 접합된 게이트 전극층 (3), 게이트 절연층 (4), Si 반도체층 (5), n 형 Si 반도체층 (6), 배리어층 (7), 상호 분리된 드레인 전극층 (9a) 과 소스 전극층 (9b) 으로 이루어지는 배선층 (9), 패시베이션층, 및 투명 전극층을 갖는다. 이들 층은, 이 순서로 유리 기판측으로부터 순차 적층 형성되어 있다.
상기 배리어층 (7) 은, 전술한 본 발명의 Cu 합금 스퍼터링 타깃을 사용하여 산화 분위기에서 스퍼터 성막되어 있다. 이 때문에, 전술한 바와 같이, 배리어층 (7) 과 배선층 (9) 사이, 및 배리어층 (7) 과 n 형 Si 반도체층 (6) 사이의 밀착성이 우수하다. 또한, 이 우수한 밀착성은, 고온에서 장시간 조건에서의 수소 플라즈마 처리 후에도 유지할 수 있다. 또, 우수한 배리어 기능도 얻어진다.
실시예
다음으로, 이 발명의 박막 트랜지스터에 대해, 배리어층과 n 형 Si 반도체층 사이의 밀착 강도에 관하여, 실시예에 의해 구체적으로 설명한다.
종래의 막형성 조건에 따라, 세로 : 320 ㎜ × 가로 : 400 ㎜ × 두께 : 0.7 ㎜ 의 치수를 가진 유리 기판의 표면측으로부터, 막두께 : 50 ㎚ 의 금속 Mo 의 밀착층을 개재하여 접합된 막두께 : 250 ㎚ 의 순구리의 게이트 전극층, 막두께 : 300 ㎚ 의 질화규소의 게이트 전극층, 막두께 : 150 ㎚ 의 Si 반도체층, 및 막두께 : 10 ㎚ 의 n 형 Si 반도체층을 순차 적층 형성했다.
용해 조제에 의해, 표 1, 2 에 나타내는 성분 조성을 갖는 Cu-Al-Ca 합금의 본 발명예의 Cu 합금 스퍼터링 타깃 (이하, 본 발명예의 타깃이라고 한다) 및 Cu-Al 합금의 비교예의 Cu 합금 스퍼터링 타깃 (이하, 비교예의 타깃이라고 한다) 을 제작했다. 또한, 상기 타깃의 불가피 불순물 함유량은 모두 1 ％ 이하였다.
상기 적층체를 갖는 유리 기판을 스퍼터 장치에 장입 (裝入) 시키고, 상기 타깃을 사용하여 분위기 : Ar＋산소 (용량％ 로, Ar/산소 ＝ 90/10) 의 산화 분위기, 분위기 압력 : 0.4 ㎩, 기판 가열 온도 : 100 ℃ 의 조건으로 스퍼터를 실시하여, 막두께 : 50 ㎚ 의 배리어층을 형성했다.
또한, 순구리의 배선층을 250 ㎚ 의 막두께로 형성했다.
이상에 의해, 본 발명예의 박막 트랜지스터 시료 1 ∼ 20 및 비교예의 박막 트랜지스터 시료 1 ∼ 10 을 각각 제조했다.
이어서, 얻어진 본 발명예의 박막 트랜지스터 시료 1 ∼ 20 및 비교예의 박막 트랜지스터 시료 1 ∼ 10 에, 이하의 조건으로 수소 플라즈마 처리를 실시했다.
가스 : 100 ％ 수소 가스
수소 가스 유량 : 500 sccm
수소 가스압 : 250 ㎩
처리 온도 : 275 ℃
출력 : 0.1 W/㎠
처리 시간 : 3 분
상기 조건은, 플랫 패널 디스플레이의 대화면화 및 고집적화에 대응하는 수소 플라즈마 처리 조건으로서, 종래 실시되고 있는 수소 플라즈마 처리 조건에 비하여, 상대적으로 처리 온도가 높고, 또한, 처리 시간이 길다.
상기 배리어층의 n 형 Si 반도체층에 대한 밀착성에 관해서, 수소 플라즈마 처리 전후의 변화를, 바둑판 눈금 부착 시험을 실시함으로써 확인했다.
바둑판 눈금 부착 시험은, JIS-K5400 에 준하여 상기 시료의 표면에, 커터를 사용하여, 0.5 ㎜, 1 ㎜, 1.5 ㎜, 및 2 ㎜ 의 간격으로, 각각 종횡으로 11 개씩, 표면으로부터 n 형 Si 반도체층에 이르는 깊이로, 또한 0.1 ㎜ 의 홈폭으로 홈 (칼집) 을 형성하였다. 이로써, 각각의 간격으로 100 개의 모눈을 제작했다. 이 모눈 전체에 걸쳐, 3M 사 제조 스카치 테이프를 밀착시켜 부착하고, 이어서 단번에 벗겨냈다. 그리고, 시료 표면의 100 개의 모눈 중, 박리된 모눈의 수 (개/100) 를 측정했다. 이 측정 결과를 표 1 ∼ 3 에 나타냈다.
표 1 ∼ 3 에 나타내는 결과로부터, 본 발명예의 타깃을 사용하여 산화 분위기에서 스퍼터 성막된 배리어층을 구성층으로 하는 본 발명예의 박막 트랜지스터 시료 1 ∼ 20 에 있어서는, 모두 상대적으로 높은 처리 온도 및 긴 처리 시간에서의 수소 플라즈마 처리에도 불구하고, 배리어층과 n 형 Si 반도체층 사이에는 극히 높은 부착 강도 (밀착성) 가 확보되었다.
이에 대하여, 종래 Cu 합금 스퍼터링 타깃에 상당하는 성분 조성을 갖는 비교예의 타깃 1 ∼ 10 을 사용하여 동일한 스퍼터 조건으로 형성된 배리어층을 구성층으로 하는 비교예의 박막 트랜지스터 시료 1 ∼ 10 에 있어서는, 모두 통상 조건에 비하여 높은 처리 온도 및 긴 처리 시간에서의 수소 플라즈마 처리에서는, 배리어층과 n 형 Si 반도체층 사이의 부착 강도 (밀착성) 는 낮은 것을 알 수 있었다.
상기 서술한 바와 같이, 이 발명의 박막 트랜지스터는, 플랫 패널 디스플레이의 대화면화 및 고집적화에 충분히 만족하게 대응할 수 있다.
산업상 이용가능성
본 발명에서는, 배리어층과 배선층 사이, 및 배리어층과 n 형 Si 반도체층 사이의 밀착성이 우수하고, 또한 우수한 배리어 기능을 갖는 배리어막을 구비한 박막 트랜지스터를 실현할 수 있다. 이 우수한 밀착성은, 고온에서 장시간 조건에서의 수소 플라즈마 처리 후에도 유지할 수 있다. 따라서, 플랫 패널 디스플레이의 대화면화 및 고집적화에 충분히 만족하게 대응할 수 있는 박막 트랜지스터로서 바람직하게 적용할 수 있다.
1 : 유리 기판, 2 : 밀착층, 3 : 게이트 전극층, 4 : 게이트 절연층, 5 : Si 반도체층, 6 : n 형 Si 반도체층, 7 : 배리어층, 8 : 분리 홈, 9 : 배선층, 9a : 드레인 전극층, 9b : 소스 전극층.
Claims (2)
- 유리 기판의 표면에 밀착층을 개재하여 접합된 게이트 전극층, 게이트 절연층, Si 반도체층, n 형 Si 반도체층, 배리어층, 상호 분리된 드레인 전극층과 소스 전극층으로 이루어지는 배선층, 패시베이션층, 및 투명 전극층을 갖고,
상기 층은, 이 순서로, 상기 유리 기판측으로부터 순차 적층 형성되고,
상기 배리어층은, 원자％ 로, Al : 1 ∼ 10 ％, Ca : 0.1 ∼ 2 ％ 를 함유 하고, 잔부로서 Cu 와 1 ％ 이하의 불가피 불순물을 함유하는 성분 조성을 갖는 Cu 합금 스퍼터링 타깃을 사용하여 산화 분위기에서 스퍼터 성막된 것을 특징으로 하는, 배리어층과 n 형 Si 반도체층이 높은 밀착 강도를 갖는 박막 트랜지스터. - 박막 트랜지스터를 구성하는 배리어층을 산화 분위기에서 스퍼터 성막하기 위해서 사용되고,
원자％ 로,
Al : 1 ∼ 10 ％,
Ca : 0.1 ∼ 2 ％ 를 함유하고,
잔부로서 Cu 와 1 ％ 이하의 불가피 불순물을 함유하는 성분 조성을 갖는 Cu 합금으로 이루어지는 것을 특징으로 하는 배리어층의 스퍼터 성막에 사용되는 Cu 합금 스퍼터링 타깃.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2009057359A JP5354781B2 (ja) | 2009-03-11 | 2009-03-11 | バリア層を構成層とする薄膜トランジスターおよび前記バリア層のスパッタ成膜に用いられるＣｕ合金スパッタリングターゲット |
| JPJP-P-2009-057359 | 2009-03-11 | ||
| PCT/JP2009/005576 WO2010103587A1 (ja) | 2009-03-11 | 2009-10-22 | バリア層を構成層とする薄膜トランジスターおよびバリア層のスパッタ成膜に用いられるＣｕ合金スパッタリングターゲット |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20110097997A true KR20110097997A (ko) | 2011-08-31 |
| KR101261786B1 KR101261786B1 (ko) | 2013-05-07 |
Family
ID=42727896
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020117017282A KR101261786B1 (ko) | 2009-03-11 | 2009-10-22 | 배리어층을 구성층으로 하는 박막 트랜지스터 및 배리어층의 스퍼터 성막에 사용되는 Ｃｕ 합금 스퍼터링 타깃 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US8658009B2 (ko) |
| JP (1) | JP5354781B2 (ko) |
| KR (1) | KR101261786B1 (ko) |
| CN (1) | CN102349157B (ko) |
| TW (1) | TWI484638B (ko) |
| WO (1) | WO2010103587A1 (ko) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2013021426A1 (ja) * | 2011-08-10 | 2013-02-14 | パナソニック株式会社 | 薄膜トランジスタ装置及び薄膜トランジスタ装置の製造方法 |
| JP6108210B2 (ja) | 2012-01-31 | 2017-04-05 | 日立金属株式会社 | 電子部品用積層配線膜 |
| JP5888501B2 (ja) * | 2012-02-16 | 2016-03-22 | 三菱マテリアル株式会社 | 薄膜配線形成方法 |
| KR20130139438A (ko) | 2012-06-05 | 2013-12-23 | 삼성디스플레이 주식회사 | 박막 트랜지스터 기판 |
| US8772934B2 (en) | 2012-08-28 | 2014-07-08 | Taiwan Semiconductor Manufacturing Company, Ltd. | Aluminum interconnection apparatus |
| JP5842806B2 (ja) | 2012-12-28 | 2016-01-13 | 三菱マテリアル株式会社 | スパッタリングターゲット用銅合金製熱間圧延板、およびスパッタリングターゲット |
| KR102025103B1 (ko) | 2013-07-22 | 2019-09-26 | 삼성디스플레이 주식회사 | 표시 장치 및 이의 제조 방법 |
| CN103545379B (zh) * | 2013-11-06 | 2016-01-27 | 京东方科技集团股份有限公司 | 一种晶体管、像素单元、阵列基板和显示装置 |
| US9455184B2 (en) | 2014-06-17 | 2016-09-27 | Taiwan Semiconductor Manufacturing Company, Ltd. | Aluminum interconnection apparatus |
Family Cites Families (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04349637A (ja) | 1991-05-28 | 1992-12-04 | Oki Electric Ind Co Ltd | アモルファスシリコン薄膜トランジスタアレイ基板の製造方法 |
| CN100446102C (zh) | 2003-05-16 | 2008-12-24 | 三菱麻铁里亚尔株式会社 | 光记录介质的反射层形成用的银合金溅射靶 |
| EP1656467A2 (en) * | 2003-08-21 | 2006-05-17 | Honeywell International Inc. | Copper-containing pvd targets and methods for their manufacture |
| JP2005166757A (ja) | 2003-11-28 | 2005-06-23 | Advanced Lcd Technologies Development Center Co Ltd | 配線構造体、配線構造体の形成方法、薄膜トランジスタ、薄膜トランジスタの形成方法、及び表示装置 |
| JPWO2008018478A1 (ja) | 2006-08-09 | 2009-12-24 | 三井金属鉱業株式会社 | 素子の接合構造 |
| WO2008047726A1 (en) | 2006-10-13 | 2008-04-24 | Kabushiki Kaisha Kobe Seiko Sho | Thin film transistor substrate and display device |
| JP5234306B2 (ja) * | 2006-10-18 | 2013-07-10 | 三菱マテリアル株式会社 | 熱欠陥発生が少なくかつ表面状態の良好なｔｆｔトランジスターを用いたフラットパネルディスプレイ用配線および電極並びにそれらを形成するためのスパッタリングターゲット |
| CN101529566B (zh) * | 2006-12-28 | 2011-11-16 | 株式会社爱发科 | 布线膜的形成方法、晶体管及电子装置 |
| JP4840172B2 (ja) * | 2007-02-07 | 2011-12-21 | 三菱マテリアル株式会社 | 熱欠陥発生がなくかつ密着性に優れた液晶表示装置用配線および電極 |
| JP5315641B2 (ja) * | 2007-08-07 | 2013-10-16 | 三菱マテリアル株式会社 | 薄膜トランジスター |
| JP2009070881A (ja) * | 2007-09-11 | 2009-04-02 | Mitsubishi Materials Corp | 薄膜トランジスター |
| JP5269533B2 (ja) * | 2008-09-26 | 2013-08-21 | 三菱マテリアル株式会社 | 薄膜トランジスター |
| JP5541651B2 (ja) * | 2008-10-24 | 2014-07-09 | 三菱マテリアル株式会社 | 薄膜トランジスター用配線膜形成用スパッタリングターゲット |
| JP5285710B2 (ja) * | 2008-10-24 | 2013-09-11 | 三菱マテリアル株式会社 | 薄膜トランジスタの製造方法 |
-
2009
- 2009-03-11 JP JP2009057359A patent/JP5354781B2/ja active Active
- 2009-10-22 CN CN200980157928.8A patent/CN102349157B/zh active Active
- 2009-10-22 WO PCT/JP2009/005576 patent/WO2010103587A1/ja active Application Filing
- 2009-10-22 US US13/138,159 patent/US8658009B2/en active Active
- 2009-10-22 KR KR1020117017282A patent/KR101261786B1/ko active IP Right Grant
- 2009-10-23 TW TW098135938A patent/TWI484638B/zh active
Also Published As
| Publication number | Publication date |
|---|---|
| US8658009B2 (en) | 2014-02-25 |
| WO2010103587A1 (ja) | 2010-09-16 |
| TW201034200A (en) | 2010-09-16 |
| CN102349157A (zh) | 2012-02-08 |
| JP5354781B2 (ja) | 2013-11-27 |
| US20110309444A1 (en) | 2011-12-22 |
| CN102349157B (zh) | 2014-09-10 |
| KR101261786B1 (ko) | 2013-05-07 |
| JP2010212465A (ja) | 2010-09-24 |
| TWI484638B (zh) | 2015-05-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101261786B1 (ko) | 배리어층을 구성층으로 하는 박막 트랜지스터 및 배리어층의 스퍼터 성막에 사용되는 Ｃｕ 합금 스퍼터링 타깃 | |
| KR101527625B1 (ko) | 배리어막과 드레인 전극막 및 소스 전극막 사이의 밀착 강도가 우수한 박막 트랜지스터 | |
| TWI437107B (zh) | Display device | |
| KR101527626B1 (ko) | 박막 트랜지스터 및 박막 트랜지스터 중간체 | |
| JP5548396B2 (ja) | 薄膜トランジスタ用配線層構造及びその製造方法 | |
| KR20110085996A (ko) | 박막 트랜지스터용 배선막을 형성하기 위한 스퍼터링 타깃 | |
| KR20130133083A (ko) | 배선 구조 및 표시 장치 | |
| KR20110042199A (ko) | 플랫 패널 디스플레이용 배선막 형성용 스퍼터링 타깃 | |
| US20190148412A1 (en) | Multilayer wiring film and thin film transistor element | |
| KR20130126996A (ko) | Cu 합금막 및 그것을 구비한 표시 장치 또는 전자 장치 | |
| JP2009070881A (ja) | 薄膜トランジスター | |
| JP2011232654A (ja) | 表示装置用Ａｌ合金膜 | |
| JP2008124450A (ja) | ターゲット、成膜方法、薄膜トランジスタ、薄膜トランジスタ付パネル、薄膜トランジスタの製造方法、及び薄膜トランジスタ付パネルの製造方法 | |
| JP2008112989A (ja) | ターゲット、成膜方法、薄膜トランジスタ、薄膜トランジスタ付パネル、及び薄膜トランジスタの製造方法 | |
| JP2010258347A (ja) | 表示装置およびこれに用いるＣｕ合金膜 | |
| JP5464667B2 (ja) | 配線用Ｃｕ合金を用いた接続構造及び配線用Ｃｕ合金からなるスパッタリングターゲット | |
| JP2013168582A (ja) | 薄膜配線形成方法および薄膜配線 | |
| WO2022004491A1 (ja) | 金属配線構造体、金属配線構造体の製造方法及びスパッタリングターゲット | |
| JP2021064655A (ja) | 配線構造及びターゲット材 | |
| TW201928074A (zh) | 配線構造及靶材 | |
| JP2010040535A (ja) | 薄膜トランジスター | |
| JP2010040536A (ja) | 薄膜トランジスター |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20160218 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20170217 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20180305 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20190306 Year of fee payment: 7 |