KR20110077788A - 내부전극용 도전성 페이스트 조성물 및 이를 이용한 적층 세라믹 커패시터의제조방법 - Google Patents

내부전극용 도전성 페이스트 조성물 및 이를 이용한 적층 세라믹 커패시터의제조방법 Download PDF

Info

Publication number
KR20110077788A
KR20110077788A KR1020090134449A KR20090134449A KR20110077788A KR 20110077788 A KR20110077788 A KR 20110077788A KR 1020090134449 A KR1020090134449 A KR 1020090134449A KR 20090134449 A KR20090134449 A KR 20090134449A KR 20110077788 A KR20110077788 A KR 20110077788A
Authority
KR
South Korea
Prior art keywords
molecular weight
conductive paste
polyvinyl butyral
butyral resin
paste composition
Prior art date
Application number
KR1020090134449A
Other languages
English (en)
Other versions
KR101141442B1 (ko
Inventor
김종한
정현철
윤좌진
이재준
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020090134449A priority Critical patent/KR101141442B1/ko
Priority to JP2010181827A priority patent/JP5028514B2/ja
Priority to CN2010102557365A priority patent/CN102117671B/zh
Priority to US12/858,897 priority patent/US8332996B2/en
Publication of KR20110077788A publication Critical patent/KR20110077788A/ko
Application granted granted Critical
Publication of KR101141442B1 publication Critical patent/KR101141442B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01BCABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B1/00Conductors or conductive bodies characterised by the conductive materials; Selection of materials as conductors
    • H01B1/20Conductive material dispersed in non-conductive organic material
    • H01B1/22Conductive material dispersed in non-conductive organic material the conductive material comprising metals or alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • H01G4/0085Fried electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/43Electric condenser making
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/43Electric condenser making
    • Y10T29/435Solid dielectric type
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Dispersion Chemistry (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Conductive Materials (AREA)

Abstract

본 발명은 내부전극용 도전성 페이스트 조성물 및 이를 이용한 적층 세라믹 커패시터의 제조방법에 관한 것으로, 본 발명에 따른 내부전극용 도전성 페이스트 조성물은 평균입경이 50 내지 300nm인 금속 분말; 및 상기 금속 분말 100 중량부에 대하여 중량평균분자량이 25만 내지 40만인 고분자량의 폴리비닐부티랄수지, 중량평균 분자량이 5만 내지 15만인 저분자량의 폴리비닐부티랄수지 및 로진 에스테르로 이루어진 군으로부터 선택되는 하나 이상의 수지를 함유하는 바인더 수지 4 내지 10 중량부;를 포함하며, 분산 처리된 것이다. 본 발명에 따른 내부전극용 도전성 페이스트 조성물은 유전체층과의 접착력및 인쇄성이 우수하다.
내부전극, 폴리비닐부티랄, 로진에스테르, 점도, 적층 세라믹 커패시터.

Description

내부전극용 도전성 페이스트 조성물 및 이를 이용한 적층 세라믹 커패시터의제조방법{Conductive paste compositon for inner electrode and method of manufactuaring multilayer ceramic capacitor using thesame}
본 발명은 내부전극용 도전성 페이스트 조성물 및 이를 이용한 적층 세라믹 커패시터의 제조방법에 관한 것으로, 보다 상세하게는 유전체층과의 접착력 및 인쇄성이 우수한 내부전극용 도전성 페이스트 조성물 및 이를 이용한 적층 세라믹 커패시터의 제조방법에 관한 것이다.
각종 전자기기의 소형화에 따라 전자기기의 내부에 장착되는 전자부품의 소형화 및 고성능화가 진행되고 있다. 전자부품의 하나인 세라믹 전자부품도 소형화 및 고성능화가 요구되고 있다.
세라믹 전자부품 중 적층 세라믹 커패시터의 소형화 및 고용량화를 진행시키기 위해서, 적층 세라믹 커패시터를 구성하는 유전체층의 박층화가 강하게 요구되고 있다. 최근에는, 유전체층을 구성하는 유전체 그린시트의 두께가 수㎛이하로 되고 있다. 일반적으로 유전체 그린시트를 제조하기 위해서 우선, 세라믹 분체, 바인더(아크릴계 수지, 부티랄계 수지 등), 가소제(프탈산 에스테르류, 글리콜류, 아디핀산, 인산 에스테르류) 및 유기용제(톨루엔, MEK, 아세톤 등)로 이루어지는 세라믹 페이스트를 준비한다. 다음에, 세라믹 페이스트를 닥터블레이드법 등을 이용하여 캐리어 시트(PET, PP제의 지지체) 상에 도포하고, 가열 건조시켜 제조한다.
이후, 세라믹 그린시트 상에 금속 분말, 바인더 등을 포함하는 내부전극용 도전성 페이스트를 소정 패턴으로 인쇄하고, 건조시켜서 내부전극 패턴을 형성한다. 그 후, 내부전극 패턴이 형성된 세라믹 그린 시트를 원하는 층수까지 적층하여 세라믹 적층체를 제조한다. 이후, 세라믹 적층체를 칩 형상으로 절단하여 그린 칩을 제조하고, 그린 칩을 소성하고, 외부전극을 형성하여 적층 세라믹 커패시터를 제조한다.
종래의 인쇄법에 사용되어 온 내부전극용 페이스트는 금속 분말, 에틸 셀룰로오스계 수지와 다양한 유기 첨가제로 구성되었다. 그러나 에틸 셀룰로오스계의 수지는 강도가 낮고 접착력이 낮기 때문에 적층 세라믹 커패시터의 제조과정 중 유전체층과의 박리(delamination) 현상이 발생할 수 있다.
또한, 적층 세라믹 커패시터의 소형화 및 대용량화를 위해서는 유전체층의 박층화와 함께 내부 전극층의 박층화 및 평활화도 요구되고 있다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 본 발명의 목적은 유전체층과의 접착력 및 인쇄성이 우수한 내부전극용 도전성 페이스트 조성물 및 이를 이용한 적층 세라믹 커패시터의 제조방법을 제공하는 것이다.
상기의 과제를 해결하기 위한 수단으로써, 본 발명의 일 실시 형태는 평균입경이 50 내지 300nm인 금속 분말; 및 상기 금속 분말 100 중량부에 대하여 중량평균분자량이 25만 내지 40만인 고분자량의 폴리비닐부티랄수지, 중량평균 분자량이 5만 내지 15만인 저분자량의 폴리비닐부티랄수지 및 로진 에스테르로 이루어진 군으로부터 선택되는 하나 이상의 수지를 함유하는 바인더 수지 4 내지 10 중량부;를 포함하며, 분산 처리된 내부전극용 도전성 페이스트 조성물을 제공한다.
상기 저분자량의 폴리비닐부티랄 수지는 상기 고분자량의 폴리비닐부티랄수지 보다 1.5배 이하의 함량으로 포함될 수 있다.
상기 로진에스테르는 상기 고분자량 및 저분자량의 폴리비닐부티랄 수지 함량의 합 보다 1.5배 이하의 함량으로 포함될 수 있다.
상기 금속 분말은 니켈 또는 니켈 합금일 수 있다.
본 발명의 다른 실시 형태는 복수의 세라믹 그린 시트를 마련하는 단계; 평균입경이 50 내지 300nm인 금속 분말 및 상기 금속 분말 100 중량부에 대하여 중량평균분자량이 25만 내지 40만인 고분자량의 폴리비닐부티랄수지, 중량평균 분자량 이 5만 내지 15만인 저분자량의 폴리비닐부티랄수지 및 로진 에스테르로 이루어진 군으로부터 선택되는 하나 이상의 수지를 함유하는 바인더 수지 4 내지 10 중량부를 포함하며, 분산 처리된 내부전극용 도전성 페이스트 조성물을 제조하는 단계; 상기 세라믹 그린시트에 상기 내부전극용 도전성 페이스트 조성물로 제1 및 제2 내부전극 패턴을 형성하는 단계; 상기 제1 및 제2 내부전극 패턴이 형성된 세라믹 그린시트를 적층하여 세라믹 적층체를 형성하는 단계; 상기 제1 및 제2 내부전극 패턴의 일단이 측면을 통하여 교대로 노출되도록 상기 세라믹 적층체를 절단하고 소성하여 세라믹 소체를 형성하는 단계; 및 상기 제1 및 제2 내부전극의 일단과 전기적으로 연결되도록 상기 세라믹 소체의 측면에 제1 및 제2 외부전극을 형성하는 단계;를 포함하는 적층 세라믹 커패시터의 제조방법을 제공한다.
상기 저분자량의 폴리비닐부티랄 수지는 상기 고분자량의 폴리비닐부티랄수지 보다 1.5배 이하의 함량으로 포함될 수 있다.
상기 로진 에스테르는 상기 고분자량 및 저분자량의 폴리비닐부티랄 수지 함량의 합 보다 1.5배 이하의 함량으로 포함될 수 있다.
상기 금속 분말은 니켈 또는 니켈 합금일 수 있다.
본 발명에 따른 내부전극용 도전성 페이스트 조성물은 유전체층과의 접착력및 인쇄성이 우수하다. 이에 따라, 적층 세라믹 커패시터의 제조과정에서 유전체층과의 박리(delamination)현상이 발생하지 않고, 가소 및 소성 후에도 크랙이 발 생하지 않는다. 따라서, 본 발명에 따른 내부전극용 도전성 페이스트 조성물을 이용하는 경우, 신뢰성이 우수한 적층 세라믹 커패시터를 제조할 수 있다.
또한, 본 발명에 따른 내부전극용 도전성 페이스트 조성물은 스크린 인쇄 또는 그라비아 인쇄등의 다양한 인쇄법에 따라 적절한 점도의 조절이 용이하다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태들을 설명한다.
그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 당해 기술 분야에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터를 나타내는 개략적인 사시도이고, 도 2는 도 1의 A-A'를 따라 취한 적층 세라믹 커패시터를 나타내는 개략적인 단면도이다.
도 1 및 도 2를 참조하면, 본 실시 형태에 따른 적층 세라믹 커패시터(100)는 세라믹 소체(110); 상기 세라믹 소체(110) 내부에 형성된 제1 및 제2 내부전극(130a, 130b), 상기 제1 및 제2 내부전극(130a, 130b)과 전기적으로 연결된 제1 및 제2 외부전극(120a, 120b)을 포함한다.
상기 세라믹 소체(110)는 복수의 세라믹 유전체층(111)을 적층한 후에 소결시킨 것으로, 인접하는 유전체층끼리는 경계를 확인할 수 없을 정도로 일체화되어 있다.
상기 세라믹 유전체층(111)은 높은 유전율을 갖는 세라믹 재료로 이루어질 수 있고, 이에 제한되는 것은 아니나, 예를 들면, 티탄산바륨(BaTiO3)계 재료, 납 복합 페로브스카이트계 재료 또는 티탄산스트론튬(SrTiO3)계 재료 등을 사용할 수 있다.
상기 제1 및 제2 내부전극(130a, 130b)은 상기 복수의 유전체층의 적층 과정에서 상기 일 유전체층 사이에 형성된 것으로, 소결에 의하여 일 유전체층을 사이에 두고, 상기 세라믹 소체 내부에 형성된다.
상기 제1 및 제2 내부전극(130a, 130b)은 서로 다른 극성을 갖는 한 쌍의 전극으로써, 유전체층의 적층 방향에 따라 대향 배치되어 유전체층에 의해 서로 전기적으로 절연되어 있다.
제1 및 제2 내부전극(130a, 130b)의 일단은 서로 교대로 상기 세라믹 소체의 양 측면으로 노출된다. 상기 세라믹 소체의 측면으로 노출되는 제1 및 제2 내부전극(130a, 130b)의 일단은 각각 제1 및 제2 외부전극(120a, 120b)과 각각 전기적으로 연결된다.
상기 제1 및 제2 외부전극(120a, 120b)에 소정의 전압을 인가하면 서로 대향하는 제1 및 제2 내부전극(130a, 130b) 사이에는 전하가 축적되고, 적층 세라믹 커패시터의 정전용량은 서로 향하는 제1 및 제2 내부전극(130a, 130b)의 면적의 크기에 비례한다.
상기 제1 및 제2 내부전극(130a, 130b)은 일반적으로 도전성 금속, 세라믹 공재, 바인더 및 용제을 포함하는 페이스트의 소성에 의하여 형성된다.
보다 구체적으로, 본 발명의 일 실시형태에 따른 내부 전극용 도전성 페이스트 조성물은 평균입경이 50 내지 300nm인 금속 분말; 및 상기 금속 분말 100 중량부에 대하여 중량평균분자량이 25만 내지 40만인 고분자량의 폴리비닐부티랄수지, 중량평균 분자량이 5만 내지 15만인 저분자량의 폴리비닐부티랄수지 및 로진 에스테르로 이루어진 군으로부터 선택되는 하나 이상의 바인더 수지를 포함하며, 상기 도전성 페이스트 조성물은 분산 처리된 것을 특징으로 한다.
분산 처리는 특별히 제한되지 않으며, 예를 들면, 3-롤 밀, 비드 밀 등을 이용하여 수행될 수 있다. 분산 처리에 의하여 금속 분말에 대한 분산성을 개선시킬 수 있어, 겔화나 상분리의 문제가 발생하지 않는다.
본 실시형태에 따른 내부전극용 도전성 페이스트 조성물은 유전체층과의 접착력이 우수하고, 인쇄성이 우수하다. 이에 따라 적층 세라믹 커패시터의 제조과정에서 유전체층과의 박리(delamination)현상이 발생하지 않고, 가소, 소성 후에도 크랙이 발생하지 않아, 신뢰성이 우수한 적층 세라믹 커패시터를 제조할 수 있다.
상기 금속 분말은 이에 제한되는 것은 아니나, 예를 들면, Ni 또는 Ni 합금으로 이루어진 것을 사용할 수 있다. 상기 Ni 합금으로는 Ni와 함께 Mn, Cr, Co 또는 Al을 함유하는 것일 수 있다. 또한 상기 금속 분말은 평균입경이 50 내지 300nm인 것을 사용할 수 있고, 보다 구체적으로는 평균입경이 50 내지 100nm인 금속 분말, 평균입경이 100 내지 200nm인 금속 분말, 또는 평균입경이 200 내지 300nm인 금속 분말을 사용할 수 있다. 상기 금속 분말의 평균 입경에 따라 원하는 점도를 구현하기 위하여 상기 바인더 수지에 함유되는 수지의 종류 및 함량은 적절히 조절될 수 있다. 예를 들면, 평균입경이 큰 금속 분말을 이용하는 경우에는 비표면적이 낮아지므로, 바인더 수지의 총 함량을 낮출 수 있다.
본 실시형태에서, 바인더 수지는 중량평균분자량이 25만 내지 40만인 고분자량의 폴리비닐부티랄수지, 중량평균 분자량이 5만 내지 15만인 저분자량의 폴리비닐부티랄수지 및 로진 에스테르 중 하나 이상의 수지를 포함할 수 있다.
상기 바인더 수지의 총 함량은 상기 금속 분말 100 중량부에 대하여 4 내지 10 중량부일 수 있다.
상기 바인더 수지의 함량이 4 중량부 미만이면, 금속 분말의 전체 비표면적 대비 수지의 함량이 부족하여 분산성 및 인쇄성이 저하될 우려가 있고, 상기 함량이 10 중량부를 초과하면 가소 및 소성 중에 잔여 탄소가 남을 수 있어 적층 세라믹 커패시터의 특성을 저하시킬 우려가 있고, 전극의 연결성 및 커버리 지(coverage)를 감소시킬 수 있다.
본 실시형태에 따른 내부전극용 도전성 페이스트 조성물은 상기 바인더 수지에 포함되는 3종류 수지 간의 함량비를 조절하여 다양한 범위의 점도를 구현할 수 있다.
일반적으로, 내부전극은 스크린 인쇄 또는 그라비아 인쇄 등의 방법으로 형성되는데, 본 실시형태에 따른 내부전극용 도전성 페이스트 조성물은 적용하고자 하는 스크린 인쇄 또는 그라비아 인쇄등의 다양한 인쇄법에 따라 적절한 점도를 구현하는 것이 용이하다.
본 실시형태에 따른 내부전극용 도전성 페이스트 조성물은 고분자량의 폴리비닐부티랄수지의 함량비가 높은 경우, 고점도를 구현할 수 있으며, 이는 스크린 인쇄에 적합할 수 있다. 예를 들면, 고분자량의 폴리비닐부티랄 수지만을 포함하여 3.0 내지 30Pa.s의 점도를 구현할 수 있으며, 이는 스크린 인쇄에 적합하다.
또한, 본 실시형태에 따른 내부전극용 도전성 페이스트 조성물은 중량평균분자량이 5만 내지 15만인 저분자량의 폴리비닐부티랄수지를 포함하고, 이의 함량을 높여 점도를 낮출 수 있다. 이의 경우, 유전체층에 대한 접착력의 감소없이 점도를 감소시킬 수 있다.
예를 들면, 그라비아 인쇄에 적용하기 위해서는 0.1 내지 2.0 Pa.s의 점도를 갖는 페이스트 조성물이 요구되는데, 상기 5만 내지 15만인 저분자량의 폴리비닐부 티랄수지를 상기 고분자량의 폴리비닐부티랄 수지 보다 1.5배 이하의 함량으로 첨가되어 저점도의 페이스트를 형성할 수 있다.
또한, 본 실시형태에 따른 내부전극용 도전성 페이스트 조성물은 로진에스테르(rosin ester)를 포함하고, 이의 함량을 높여 점도를 낮출 수 있다. 이의 경우, 유전체층과의 점착력의 저하 및 인쇄성의 저하없이 점도를 낮출 수 있다.
상기 로진에스테르는 이에 제한되는 것은 아니나, 예를 들면 연화점이 80℃이하이고, Tg가 50℃이며, 중량평균분자량이 500 내지 2000인 것을 사용할 수 있다. 상기 로진에스테르는 상기 고분자량의 폴리비닐부티랄 수지와 상기 저분자량의 폴리비닐부티랄 수지의 함량의 합 보다 1.5배 이하로 첨가될 수 있고, 이에 따라, 저점도의 페이스트를 형성할 수 있다.
본 실시형태에 따른 내부전극용 도전성 페이스트 조성물은 상기 성분 이외에 세라믹 공재를 포함할 수 있으며, 세라믹 공재의 함량은 금속 분말 100 중량부에 대하여 2 내지 6중량부를 포함할 수 있다. 상술한 바와 같이, 본 실시형태에 따른 내부전극용 도전성 페이스트 조성물은 분산 처리에 의하여 금속 분말과 세라믹 공재의 분산성이 우수하여 겔화나 상분리의 문제가 발생하지 않는다.
또한, 내부전극용 도전성 페이스트 조성물의 용제는 특별히 제한되지 않으며, 예를 들면, 테르피네올, 디하이드로테르피네올, 부틸카르비톨, 케로신 등을 사 용할 수 있다.
상기 제1 및 제2 외부전극(120a, 120b)은 도전성 금속으로 형성되며, 이에 제한되는 것은 아니나, 예를 들면, 구리, 구리 합금, 니켈, 니켈 합금, 은, 팔라듐 등으로 이루어진 수 있다.
이하, 본 발명의 일 실시예에 따른 적층 세라믹 커패시터의 제조방법을 설명한다.
우선, 복수의 세라믹 그린시트를 준비한다. 상기 세라믹 그린시트는 세라믹 분말, 바인더, 용제를 혼합하여 슬러리를 제조하고, 상기 슬러리를 닥터 블레이드 법으로 수㎛의 두께를 갖는 시트(sheet)형으로 제작한다.
그리고, 세라믹 그린시트의 표면에, 내부전극용 도전성 페이스트를 도포하여 제1 및 제2 내부전극 패턴을 형성한다.
상기 제1 및 제2 내부전극 패턴은 스크린 인쇄법 또는 그라비아 인쇄법에 의하여 형성될 수 있다.
상술한 바와 같이, 상기 내부전극용 도전성 페이스트는 평균입경이 50 내지 300nm인 금속 분말; 및 상기 금속 분말 100 중량부에 대하여 중량평균분자량이 25만 내지 40만인 고분자량의 폴리비닐부티랄수지, 중량평균 분자량이 5만 내지 15만인 저분자량의 폴리비닐부티랄수지 및 로진 에스테르로 이루어진 군으로부터 선택되는 하나 이상의 수지를 함유하는 바인더 수지 4 내지 10 중량부를 혼합하고, 분 산 처리하여 제조된다. 또한, 상기 내부전극용 도전성 페이스트 조성물은 세라믹 공재, 용제 등 포함할 수 있다.
보다 구체적으로, 내부전극용 도전성 페이스트는 3.0 내지 30Pa.s의 점도로 제조되고, 스크린 인쇄법에 의하여 내부전극 패턴을 형성할 수 있다.
또는, 내부전극용 도전성 페이스트를 0.1 내지 2.0Pa.s의 점도로 제조한 후, 그라비아 인쇄법에 의하여 내부전극 패턴을 형성할 수 있다.
상술한 바와 같이, 상기 내부전극용 도전성 페이스트 조성물에 중량평균분자량이 5만 내지 15만인 저분자량의 폴리비닐부티랄수지 또는 로진에스테르(rosin ester)를 첨가하고, 이의 함량을 조절하여 0.1 내지 2.0Pa.s의 점도를 갖는 페이스트로 제조할 수 있다.
다음으로, 제1 및 제2 내부전극 패턴이 형성된 세라믹 그린시트를 적층하고, 적층방향으로부터 가압하여, 적층된 세라믹 그린시트와 내부전극 페이스트를 서로 압착시킨다. 이렇게 하여, 세라믹 그린시트와 내부전극 페이스트가 교대로 적층된 세라믹 적층체를 제조한다.
다음으로, 세라믹 적층체를 1개의 커패시터에 대응하는 영역마다 절단하여 칩화한다. 이때, 제1 및 제2 내부전극 패턴의 일단이 측면을 통하여 교대로 노출되도록 절단한다.
이 후, 칩화한 적층체를 예를 들면 1200℃ 정도로 소성하여 세라믹 소체를 제조한다. 세라믹 소체를 물 및 연마매체를 포함하는 배럴(barrel) 내에서 처리하여 표면 연마를 한다. 표면연마는 세라믹 적층체의 제조단계에서 행하여도 좋다.
다음으로, 세라믹 소체의 측면으로 덮으며, 세라믹 소체의 측면으로 노출된 제1 및 제2 내부전극과 전기적으로 연결되도록 제1 및 제2 외부전극을 형성한다. 이 후, 외부 전극의 표면에 니켈, 주석 등의 도금처리를 실시할 수 있다.
하기 표 1과 같은 조건으로, 내부전극용 페이스트를 제조하고, 이를 포함하는 적층 세라믹 커패시터를 제조하였다.
Ni size
(nm)
Ni 함량
(중량%)
고분자량폴리비닐부티랄
(중량%)
저분자량폴리비닐부티랄
(중량%)
로진에스테르
(중량%)
고분자량폴리비닐부티랄/저분자량폴리비닐부티랄 폴리비닐부티랄/로진에스테르 점도
(Pa·s)
실시예1 50~100 50 2.5 0 0 - - 6.0
실시예2 50~100 50 3.0 0 0 - - 8.0
실시예3 50~100 50 3.5 0 0 - - 15.0
실시예4 50~100 50 2.0 1.0 0 2/1 - 5.0
실시예5 50~100 50 1.5 1.5 0 1/1 - 1.5
실시예6 50~100 50 1.6 2.4 0 2/3 - 2.0
실시예7 50~100 50 1.0 0 1.5 - 2/3 0.4
실시예8 50~100 50 1.2 0 1.8 - 2/3 1.0
실시예9 50~100 50 1.0 1.0 1.5 1/1 4/3 1.2
실시예10 100~200 50 2.0 0 0 - - 3.0
실시예11 100~200 50 2.5 0 0 - - 5.0
실시예12 100~200 50 3.0 0 0 - - 7.0
실시예13 100~200 50 3.5 0 0 - - 12.0
실시예14 100~200 50 2.0 1.0 0 2/1 - 4.0
실시예15 100~200 50 1.5 1.5 0 1/1 - 1.2
실시예16 100~200 50 1.6 2.4 0 2/3 - 1.7
실시예17 100~200 50 1.0 0 1.5 - 2/3 0.3
실시예18 100~200 50 1.2 0 1.8 - 2/3 0.8
실시예19 100~200 50 1.0 1.0 1.5 1/1 4/3 1.0
실시예20 200~300 50 2.0 0 0 - - 3.0
실시예21 200~300 50 2.5 0 0 - - 4.0
실시예22 200~300 50 3.0 0 0 - - 6.0
실시예23 200~300 50 3.5 0 0 - - 10.0
실시예24 200~300 50 2.0 1.0 0 2/1 - 3.5
실시예25 200~300 50 1.5 1.5 0 1/1 - 1.1
실시예26 200~300 50 1.6 2.4 0 2/3 - 1.5
실시예27 200~300 50 1.0 0 1.5 - 2/3 0.3
실시예28 200~300 50 1.2 0 1.8 - 2/3 0.6
실시예29 200~300 50 1.0 1.0 1.5 1/1 4/3 0.8
제조된 적층 세라믹 커패시터의 건조막 조도로 인쇄성을 평가하고, 접착력, 적층성, 절단후 박리 여부를 하기와 같은 기준으로 평가하고, 이의 결과를 하기 표 2에 나타내었다.
* 접착력, 인쇄성, 적층성
◎: 매우 우수, ○: 우수
접착력 인쇄성 적층성 절단 후 박리여부
실시예1
실시예 2
실시예 3
실시예 4
실시예 5
실시예 6
실시예 7
실시예 8
실시예 9
실시예 10
실시예 11
실시예 12
실시예 13
실시예 14
실시예 15
실시예 16
실시예 17
실시예 18
실시예 19
실시예 20
실시예 21
실시예 22
실시예 23
실시예 24
실시예 25
실시예 26
실시예 27
실시예 28
실시예 29
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정된다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 다양한 형태의 치환, 변형 및 변경이 가능하다는 것은 당 기술분야의 통상의 지식을 가진 자에게는 자명할 것이며, 이 또한 첨부된 청구범위에 기재된 기술적 사상에 속한다 할 것이다.
도 1는 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터를 나타내는 개략적인 사시도이다.
도 2는 도 1a의 A-A'를 따라 취한 적층 세라믹 커패시터를 나타내는 개략적인 단면도이다.
<도면의 주요부분에 대한 부호의 설명>
100: 적층 세라믹 커패시터 110: 세라믹 소체
111: 유전체층 120a, 120b: 제1 및 제2 외부전극
130a, 130b: 제1 및 제2 내부전극

Claims (8)

  1. 평균입경이 50 내지 300nm인 금속 분말; 및
    상기 금속 분말 100 중량부에 대하여 중량평균분자량이 25만 내지 40만인 고분자량의 폴리비닐부티랄수지, 중량평균 분자량이 5만 내지 15만인 저분자량의 폴리비닐부티랄수지 및 로진 에스테르로 이루어진 군으로부터 선택되는 하나 이상의 수지를 함유하는 바인더 수지 4 내지 10 중량부;
    를 포함하며, 분산 처리된 내부전극용 도전성 페이스트 조성물.
  2. 제1항에 있어서,
    상기 저분자량의 폴리비닐부티랄 수지는 상기 고분자량의 폴리비닐부티랄수지 보다 1.5배 이하의 함량으로 포함되는 것을 특징으로 하는 내부전극용 도전성 페이스트 조성물.
  3. 제1항에 있어서,
    상기 로진 에스테르는 상기 고분자량 및 저분자량의 폴리비닐부티랄 수지 함량의 합 보다 1.5배 이하의 함량으로 포함되는 것을 특징으로 하는 내부전극용 도전성 페이스트 조성물.
  4. 제1항에 있어서,
    상기 금속 분말은 니켈 또는 니켈 합금인 것을 특징으로 하는 내부전극용 도전성 페이스트 조성물.
  5. 복수의 세라믹 그린 시트를 마련하는 단계;
    평균입경이 50 내지 300nm인 금속 분말 및 상기 금속 분말 100 중량부에 대하여 중량평균분자량이 25만 내지 40만인 고분자량의 폴리비닐부티랄수지, 중량평균 분자량이 5만 내지 15만인 저분자량의 폴리비닐부티랄수지 및 로진 에스테르로 이루어진 군으로부터 선택되는 하나 이상의 수지를 함유하는 바인더 수지 4 내지 10 중량부를 포함하며, 분산 처리된 내부전극용 도전성 페이스트 조성물을 제조하는 단계;
    상기 세라믹 그린시트에 상기 내부전극용 도전성 페이스트 조성물로 제1 및 제2 내부전극 패턴을 형성하는 단계;
    상기 제1 및 제2 내부전극 패턴이 형성된 세라믹 그린시트를 적층하여 세라믹 적층체를 형성하는 단계;
    상기 제1 및 제2 내부전극 패턴의 일단이 측면을 통하여 교대로 노출되도록 상기 세라믹 적층체를 절단하고 소성하여 세라믹 소체를 형성하는 단계; 및
    상기 제1 및 제2 내부전극의 일단과 전기적으로 연결되도록 상기 세라믹 소체의 측면에 제1 및 제2 외부전극을 형성하는 단계;
    를 포함하는 적층 세라믹 커패시터의 제조방법.
  6. 제5항에 있어서,
    상기 저분자량의 폴리비닐부티랄 수지는 상기 고분자량의 폴리비닐부티랄수지 보다 1.5배 이하의 함량으로 포함되는 것을 특징으로 하는 적층 세라믹 커패시터의 제조방법.
  7. 제5항에 있어서,
    상기 로진 에스테르는 상기 고분자량 및 저분자량의 폴리비닐부티랄 수지 함량의 합 보다 1.5배 이하의 함량으로 포함되는 것을 특징으로 하는 적층 세라믹 커패시터의 제조방법.
  8. 제5항에 있어서,
    상기 금속 분말은 니켈 또는 니켈 합금인 것을 특징으로 하는 적층 세라믹 커패시터의 제조방법.
KR1020090134449A 2009-12-30 2009-12-30 내부전극용 도전성 페이스트 조성물 및 이를 이용한 적층 세라믹 커패시터의제조방법 KR101141442B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020090134449A KR101141442B1 (ko) 2009-12-30 2009-12-30 내부전극용 도전성 페이스트 조성물 및 이를 이용한 적층 세라믹 커패시터의제조방법
JP2010181827A JP5028514B2 (ja) 2009-12-30 2010-08-16 内部電極用導電性ペースト組成物及びそれを用いた積層セラミックキャパシタの製造方法
CN2010102557365A CN102117671B (zh) 2009-12-30 2010-08-16 导电浆料组合物和利用其制造多层陶瓷电容器的方法
US12/858,897 US8332996B2 (en) 2009-12-30 2010-08-18 Conductive paste composition for inner electrodes and method of manufacturing multilayer capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090134449A KR101141442B1 (ko) 2009-12-30 2009-12-30 내부전극용 도전성 페이스트 조성물 및 이를 이용한 적층 세라믹 커패시터의제조방법

Publications (2)

Publication Number Publication Date
KR20110077788A true KR20110077788A (ko) 2011-07-07
KR101141442B1 KR101141442B1 (ko) 2012-05-03

Family

ID=44185736

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090134449A KR101141442B1 (ko) 2009-12-30 2009-12-30 내부전극용 도전성 페이스트 조성물 및 이를 이용한 적층 세라믹 커패시터의제조방법

Country Status (4)

Country Link
US (1) US8332996B2 (ko)
JP (1) JP5028514B2 (ko)
KR (1) KR101141442B1 (ko)
CN (1) CN102117671B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015111877A1 (ko) * 2014-01-23 2015-07-30 주식회사 동진쎄미켐 전극의 제조방법 및 박리형 전자재료용 전극 페이스트 조성물
WO2022216136A1 (ko) * 2021-04-09 2022-10-13 주식회사 아모그린텍 전기분사용 전극조성물

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102011477B1 (ko) * 2011-03-29 2019-08-16 썬 케미칼 코포레이션 왁스 요변체를 함유하는 고-종횡비 스크린 인쇄성 후막 페이스트 조성물
WO2013081077A1 (ja) * 2011-11-29 2013-06-06 株式会社クラレ 導電ペースト及び積層セラミックコンデンサ
KR101437143B1 (ko) * 2011-12-02 2014-09-03 제일모직주식회사 태양전지 전극용 페이스트 조성물, 이를 이용하여 형성된 전극 및 이를 포함하는 태양전지
KR102004759B1 (ko) * 2012-06-11 2019-07-29 삼성전기주식회사 외부 전극용 도전성 페이스트 조성물 및 이를 이용한 적층 세라믹 전자부품.
CN104620325B (zh) * 2012-06-15 2016-09-21 株式会社村田制作所 导电性糊膏、及层叠陶瓷电子零件与其制造方法
JP6252393B2 (ja) * 2014-07-28 2017-12-27 株式会社村田製作所 セラミック電子部品およびその製造方法
JP6618969B2 (ja) * 2017-10-13 2019-12-11 株式会社ノリタケカンパニーリミテド 導電性ペースト
CN108848584A (zh) * 2018-05-16 2018-11-20 鸿纳(东莞)新材料科技有限公司 一种石墨烯电热材料及其制备方法
KR20190121222A (ko) 2018-11-16 2019-10-25 삼성전기주식회사 유전체 조성물 및 이를 이용한 커패시터 부품
JP7399943B2 (ja) * 2019-03-11 2023-12-18 株式会社ノリタケカンパニーリミテド 導電性インクジェットインク
CN115521154A (zh) * 2022-09-16 2022-12-27 信维电子科技(益阳)有限公司 一种mlcc用陶瓷浆料的制备工艺
CN115677359A (zh) * 2022-09-30 2023-02-03 广东微容电子科技有限公司 一种片式高容多层陶瓷电容器的陶瓷膜片的制备方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0520921A (ja) * 1991-06-20 1993-01-29 Matsushita Electric Ind Co Ltd 導電性ペーストおよびこれを用いた実装基板
JP4347440B2 (ja) * 1998-09-01 2009-10-21 住友ゴム工業株式会社 積層セラミックコンデンサの内部電極用導電性ペースト、およびそれを用いた積層セラミックコンデンサの製造方法
KR100480873B1 (ko) * 1999-11-12 2005-04-07 미츠이 긴조쿠 고교 가부시키가이샤 니켈 분말 및 도전 페이스트
TW477724B (en) * 2000-02-28 2002-03-01 Mitsui Mining & Smelting Co Nickel powder and conductive paste
US7014725B2 (en) * 2001-10-25 2006-03-21 Matsushita Electric Industrial Co., Ltd. Multilayer ceramic electronic component manufacturing method including a sintered adhesive layer with a resin and inorganic powder
JP4667701B2 (ja) * 2002-01-07 2011-04-13 株式会社村田製作所 積層セラミック電子部品の製造方法
JP4238575B2 (ja) * 2002-12-19 2009-03-18 住友金属鉱山株式会社 積層セラミックコンデンサ内部電極用導電性ペースト
WO2004067475A1 (ja) * 2003-01-29 2004-08-12 Tdk Corporation グリーンシート用塗料とその製造方法、グリーンシートとその製造方法、及び電子部品の製造方法
US7485244B2 (en) * 2003-03-31 2009-02-03 Tdk Corporation Internal electrode paste and production method of electronic device
JP2005097326A (ja) * 2003-09-04 2005-04-14 Murata Mfg Co Ltd グラビア印刷用導電性インク、及び積層セラミック電子部品
US7410716B2 (en) * 2003-11-03 2008-08-12 Corning Incorporated Electrolyte sheet with protruding features having undercut angles and method of separating such sheet from its carrier
JP4487596B2 (ja) * 2004-02-27 2010-06-23 Tdk株式会社 積層セラミック電子部品用の積層体ユニットの製造方法
JP4412013B2 (ja) * 2004-03-16 2010-02-10 Tdk株式会社 積層セラミック電子部品用の誘電体ペーストおよび積層セラミック電子部品用の積層体ユニットの製造方法
US20060231802A1 (en) * 2005-04-14 2006-10-19 Takuya Konno Electroconductive thick film composition, electrode, and solar cell formed therefrom
JP4662879B2 (ja) * 2005-09-26 2011-03-30 積水化学工業株式会社 積層セラミックコンデンサ内部電極用導電ペースト、及び、積層セラミックコンデンサの製造方法
KR101202345B1 (ko) * 2006-02-06 2012-11-16 삼성디스플레이 주식회사 고전도성 습식 코팅 조성물 및 이로부터 제조된 고전도성박막
JP4978518B2 (ja) * 2007-03-30 2012-07-18 Tdk株式会社 積層セラミック電子部品の製造方法
JP5018542B2 (ja) * 2007-06-06 2012-09-05 住友金属鉱山株式会社 板状ニッケル粉及び板状ニッケル粉有機スラリーとそれらの製造方法、並びにそれらを用いた導電性ペースト
JP5350384B2 (ja) * 2007-09-13 2013-11-27 ヘンケル・アクチェンゲゼルシャフト・ウント・コムパニー・コマンディットゲゼルシャフト・アウフ・アクチェン 導電性組成物
JP5299904B2 (ja) 2009-02-05 2013-09-25 昭栄化学工業株式会社 積層電子部品の内部電極用導体ペーストおよびそれを用いた積層電子部品

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2015111877A1 (ko) * 2014-01-23 2015-07-30 주식회사 동진쎄미켐 전극의 제조방법 및 박리형 전자재료용 전극 페이스트 조성물
WO2022216136A1 (ko) * 2021-04-09 2022-10-13 주식회사 아모그린텍 전기분사용 전극조성물

Also Published As

Publication number Publication date
US8332996B2 (en) 2012-12-18
KR101141442B1 (ko) 2012-05-03
US20110154660A1 (en) 2011-06-30
JP5028514B2 (ja) 2012-09-19
CN102117671B (zh) 2013-06-12
JP2011139019A (ja) 2011-07-14
CN102117671A (zh) 2011-07-06

Similar Documents

Publication Publication Date Title
KR101141442B1 (ko) 내부전극용 도전성 페이스트 조성물 및 이를 이용한 적층 세라믹 커패시터의제조방법
CN105761934B (zh) 多层陶瓷电容器及具有该多层陶瓷电容器的板
KR102029468B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR101983129B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법
JP5156805B2 (ja) 積層セラミックキャパシタ
KR101079478B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
JP2011139021A (ja) 積層セラミックキャパシタ
KR20110067509A (ko) 외부전극용 도전성 페이스트 조성물, 이를 포함하는 적층 세라믹 커패시터 및 그 제조방법
US20130002388A1 (en) Multilayered ceramic electronic component and manufacturing method thereof
KR20120043501A (ko) 적층 세라믹 전자부품 및 이의 제조방법
JP5540450B2 (ja) 内部電極用導電性ペースト組成物、それを用いた積層セラミック電子部品及びその製造方法
KR20140102003A (ko) 도전성 페이스트 조성물, 이를 이용한 적층 세라믹 커패시터 및 이를 이용한 적층 세라믹 커패시터의 제조 방법
KR20130007300A (ko) 적층 세라믹 전자부품의 내부전극용 도전성 페이스트 및 이를 포함하는 제조된 적층 세라믹 전자부품
KR20120059126A (ko) 그라비아 인쇄용 내부전극 페이스트 조성물, 이를 이용한 적층 세라믹 커패시터 및 이의 제조방법
JP5498973B2 (ja) 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法
KR20120064963A (ko) 내부전극용 도전성 페이스트 조성물, 이의 제조방법 및 이를 이용한 적층 세라믹 전자부품
JP4432106B2 (ja) グラビア印刷用インク、及び積層セラミック電子部品の製造方法
JP2011204849A (ja) 積層セラミック電子部品の製造方法
JP4175284B2 (ja) 積層セラミック電子部品の製造方法
KR100379205B1 (ko) 도전성 페이스트, 적층 세라믹 커패시터 및 이것의 제조방법
JP4001241B2 (ja) 積層セラミック電子部品、及び、積層セラミック電子部品用ペースト
KR101376912B1 (ko) 내부전극용 도전성 페이스트 조성물 및 이를 이용한 적층 세라믹 전자부품
JP2010086867A (ja) 導電性ペーストおよび電子部品の製造方法
JP2006278764A (ja) 積層セラミック電子部品の製造方法
JP3538348B2 (ja) セラミック電子部品の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180403

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190401

Year of fee payment: 8