KR20110069147A - 질화물계 반도체 발광 소자를 제작하는 방법 및 에피택셜 웨이퍼를 제작하는 방법 - Google Patents

질화물계 반도체 발광 소자를 제작하는 방법 및 에피택셜 웨이퍼를 제작하는 방법 Download PDF

Info

Publication number
KR20110069147A
KR20110069147A KR1020117010469A KR20117010469A KR20110069147A KR 20110069147 A KR20110069147 A KR 20110069147A KR 1020117010469 A KR1020117010469 A KR 1020117010469A KR 20117010469 A KR20117010469 A KR 20117010469A KR 20110069147 A KR20110069147 A KR 20110069147A
Authority
KR
South Korea
Prior art keywords
layer
based semiconductor
gallium nitride
growth temperature
growth
Prior art date
Application number
KR1020117010469A
Other languages
English (en)
Inventor
다카미치 스미토모
가츠시 아키타
다카시 교노
유스케 요시즈미
Original Assignee
스미토모덴키고교가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 스미토모덴키고교가부시키가이샤 filed Critical 스미토모덴키고교가부시키가이샤
Publication of KR20110069147A publication Critical patent/KR20110069147A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Nanotechnology (AREA)
  • Materials Engineering (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biophysics (AREA)
  • Optics & Photonics (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

p형 질화갈륨계 반도체 영역 및 장벽층을 형성할 때 우물층의 열화를 저감시킬 수 있는 질화물계 반도체 발광 소자를 제작하는 방법을 제공한다. 질화갈륨계 반도체 영역(13)을 성장시킨 후에, 기판(11) 위에 장벽층(21a)을 성장시킨다. 장벽층(21a)은 시각 t1∼t2의 기간에 성장 온도(TB)에서 형성된다. 성장 온도(TB(=T2))는 섭씨 760도 이상 섭씨 800도 이하의 범위이다. 시각 t2에서 장벽층(21a)의 성장이 종료한다. 장벽층(21a)을 성장시킨 후에, 성장을 중단하지 않고 기판(11) 위에 우물층(23a)을 성장시킨다. 우물층(23a)은, 시각 t2∼t3의 기간에 성장 온도(TW(=T2))에서 형성된다. 성장 온도(TW)는 성장 온도(TB)와 동일하고, 또 섭씨 760도 이상 섭씨 800도 이하의 범위일 수 있다. 우물층(23a)의 인듐 조성은 0.15 이상이다. 이어서, 성장을 중단하지 않고 우물층 및 장벽층의 성장을 반복하여 행한다.

Description

질화물계 반도체 발광 소자를 제작하는 방법 및 에피택셜 웨이퍼를 제작하는 방법{METHOD FOR MANUFACTURING NITRIDE SEMICONDUCTOR LIGHT EMITTING ELEMENT AND METHOD FOR MANUFACTURING EPITAXIAL WAFER}
본 발명은, 질화물계 반도체 발광 소자를 제작하는 방법 및 에피택셜 웨이퍼를 제작하는 방법에 관한 것이다.
특허문헌 1에는, 반도체 소자의 제조 방법이 기재되어 있다. 이 방법에서는, III족 질화물계 화합물 반도체의 결정 성장에 의해 다수의 반도체층을 순서대로 성장시켜 활성층을 형성한다. 이 활성층은, 인듐(In)을 포함한 반도체층으로 이루어진다. 활성층의 형성후에는, 1층 이상의 p형 반도체층이 성장된다. p형 반도체층의 결정 성장 온도는 섭씨 820도 이상 섭씨 910도 이하이다. p형 반도체층의 원료 가스를 운반하는 캐리어 가스로서, 희가스(He, Ne, Ar, Kr, Xe, Rn) 또는 질소 가스(N2)가 이용된다.
특허문헌 2에는, 질화물 반도체 발광 소자를 제작하는 방법이 기재되어 있다. 이 방법에서는, 활성층을 형성한 후에, 섭씨 800도 이상 섭씨 950도 이하의 범위내에 있는 성막 온도에서 p형 AlZGa1 - ZN막을 활성층 위에 성장시킨다.
특허문헌 3에는, 발광 소자의 제조 방법이 기재되어 있다. 우물층의 성장후에, 장벽층의 일부를 승온시키면서 성장시키고, 다시 일정 온도에서 나머지 장벽층을 보다 큰 성장 속도로 성장시킨다. 그 후, 강온시켜 우물층을 성장시킨다. 이것에 의해, 결정성이 우수하고, 발광 효율이 높은 MQW를 형성할 수 있다.
일본 특허 공개 2004-363401호 공보 일본 특허 공개 2007-201099호 공보 일본 특허 공개 2002-43618호 공보
특허문헌 2에서는, 활성층을 형성한 후에, 성장 온도를 섭씨 800도 내지 섭씨 950도에서 p형 AlGaN층을 성장시키고 있다. 특허문헌 1 및 3의 방법에서는, 장벽층의 성장 온도는 우물층의 성장 온도보다 높다. 특허문헌 1에서는, 우물층의 성장 온도가 섭씨 730도이고, 장벽층의 성장 온도가 섭씨 885도이다. 활성층의 형성후에, 섭씨 820도 이상 섭씨 910도 이하의 성장 온도에서 p형 반도체층을 성장시키고 있다. 이 p형 반도체의 성장 온도를 낮게 하여, 활성층의 결정성을 양질로 유지하고 있다. 특허문헌 3에서는, 우물층의 성장후에, 장벽층의 일부를 승온시키면서 성장시키고, 승온후의 온도에서 장벽층의 나머지를 성장시킨다. 이것에 의해, 우물층의 열화를 억제하고 장벽층의 결정 품질을 향상시키고 있다.
InGaN으로 이루어진 우물층의 성장 온도는, InGaN의 인듐 조성이 증가함에 따라서 낮아진다. 이 때문에, 어느 정도 큰 인듐 조성의 우물층에 최적인 성장 온도와 장벽층의 성장 온도 사이에 큰 온도차가 생긴다.
또, 우물층의 성장 온도가 장벽층의 성장 온도와 상이할 때, 우물층의 성장후에, 기판 온도를 장벽층의 성장 온도까지 상승시킨다. 이 온도 변경의 기간중에, 우물층은 그 자신의 성장 온도보다 높은 온도에 노출된다. 이 때문에, 열화의 정도는 우물층의 인듐 조성에 따라 달라지지만, 장벽층의 성장 온도로의 온도 변경에 의해 우물층의 결정 품질은 저하된다. 우물층의 성장후에 온도를 변경하면서 장벽층의 일부를 퇴적하는 방법에서도, 우물층이 온도 변경에 의한 고온에 노출되어 있는 것에는 변함없다. 온도 변경에 의해, 장벽층과 우물층 사이의 응력에 기인하는 왜곡이 우물층에 가해진다. 발명자의 지견에 의하면, 소위 반극성면에 있어서 InGaN 성장은, c면 상으로의 InGaN 성장과 상이하다고 생각된다.
본 발명은, p형 질화갈륨계 반도체 영역 및 장벽층을 형성할 때 우물층의 열화를 저감시킬 수 있는 질화물계 반도체 발광 소자를 제작하는 방법을 제공하는 것을 목적으로 하고, 또 질화물계 반도체 발광 소자를 위한 에피택셜 웨이퍼를 제작하는 방법을 제공하는 것을 목적으로 한다.
본 발명에 따른 일측면은, 질화물계 반도체 발광 소자를 제작하는 방법이다. 이 방법은, (a) 질화갈륨계 반도체로 이루어진 반도체 영역의 주요면 위에, 활성층을 위한 장벽층을 성장시키는 공정과, (b) 상기 활성층을 위한 우물층을 상기 장벽층 위에 성장시키는 공정과, (c) 상기 활성층 위에, p형 질화갈륨계 반도체 영역을 성장시키는 공정을 포함한다. 상기 반도체 영역의 상기 주요면은, 상기 질화갈륨계 반도체의 c면에 대하여 경사진 반극성을 나타내고 있고, 상기 장벽층은 상기 우물층과 상이한 질화갈륨계 반도체로 이루어지고, 상기 우물층은 InGaN으로 이루어지고, 상기 우물층의 인듐 조성은 0.15 이상이고, 상기 우물층의 성장 온도는 상기 장벽층의 성장 온도와 동일하고, 상기 p형 질화갈륨계 반도체 영역은 하나 또는 복수의 p형 질화갈륨계 반도체층을 포함하고, 상기 p형 질화갈륨계 반도체층의 각각에서의 성장 온도는 상기 우물층의 성장 온도 및 상기 장벽층의 성장 온도보다 크다.
본 발명에 따른 다른 측면은, 질화물계 반도체 발광 소자를 위한 에피택셜 웨이퍼를 제작하는 방법이다. 이 방법은, (a) 질화갈륨계 반도체로 이루어진 반도체 영역의 주요면 위에, 활성층을 위한 장벽층을 성장시키는 공정과, (b) 상기 활성층을 위한 우물층을 상기 장벽층 위에 성장시키는 공정과, (c) 상기 활성층 위에, p형 질화갈륨계 반도체층을 성장시키는 공정을 포함한다. 상기 반도체 영역의 상기 주요면은, 상기 질화갈륨계 반도체의 c면에 대하여 경사진 반극성을 나타내고 있고, 상기 장벽층은 상기 우물층과 상이한 질화갈륨계 반도체로 이루어지고, 상기 우물층은 InGaN으로 이루어지고, 상기 우물층의 인듐 조성은 0.15 이상이고, 상기 우물층의 성장 온도는 상기 장벽층의 성장 온도와 동일하고, 상기 p형 질화갈륨계 반도체 영역은 하나 또는 복수의 p형 질화갈륨계 반도체층을 포함하고, 상기 p형 질화갈륨계 반도체층의 각각에서의 성장 온도는 상기 우물층의 성장 온도 및 상기 장벽층의 성장 온도보다 크다.
상기 방법에 의하면, 우물층의 성장 온도가 장벽층의 성장 온도와 동일하기 때문에, 장벽층의 성장 동안에 우물층의 결정 품질의 저하가 억제된다. 또, p형 질화갈륨계 반도체층의 각각에서의 성장 온도가 우물층의 성장 온도 및 장벽층의 성장 온도보다 크지만, 우물층의 성장 온도가 장벽층의 성장 온도와 동일하기 때문에, p형 질화갈륨계 반도체층의 성장 동안에 우물층의 결정 품질의 저하가 억제된다.
본 발명에 따른 방법에서는, 상기 우물층의 상기 성장 온도 및 상기 장벽층의 상기 성장 온도는 섭씨 760도 이상 섭씨 800도 이하일 수 있다. 이 방법에서는, 우물층 및 장벽층의 두 성장 온도가, 섭씨 760도 이상 섭씨 800도 이하의 범위내에서 동일한 온도이기 때문에, 우물층 및 장벽층의 결정 품질이 모두 양호하다.
본 발명에 따른 방법에서는, 상기 p형 질화갈륨계 반도체 영역의 상기 성장 온도는 섭씨 950도보다 크고 섭씨 1000도 이하일 수 있다. 이 방법에 의하면, p형 질화갈륨계 반도체 영역의 성장 온도가 상기 온도 범위이기 때문에, p형 질화갈륨계 반도체 영역의 결정 품질 및 전기적 특성이 모두 양호하다. 또, p형 질화갈륨계 반도체 영역의 성장 동안의 활성층의 결정 품질의 저하는 작다.
본 발명에 따른 방법에서는, 상기 우물층의 인듐 조성은 0.20 이상 0.25 이하이고, 상기 활성층으로부터의 발광의 피크 파장은 500 nm 이상이고, 상기 피크 파장에서 상기 활성층으로부터의 발광 강도는 최대값을 나타낼 수 있다. 이 방법에 의하면, 우물층의 인듐 조성이 상기 범위에 있을 때, 우물층의 성장 온도가 장벽층의 성장 온도와 동일하면, p형 질화갈륨계 반도체층 및 장벽층의 성장 동안에 우물층의 결정 품질의 저하가 억제된다.
본 발명에 따른 방법에서는, 상기 p형 질화갈륨계 반도체 영역은 AlGaN층을 포함할 수 있다. 이 방법에 의하면, p형 질화갈륨계 반도체 영역의 AlGaN층의 결정 품질 및 전기적 특성이 모두 양호하다.
본 발명에 따른 방법에서는, 상기 p형 질화갈륨계 반도체 영역의 두께는 40 nm 이상 200 nm 이하일 수 있다. 이 방법에 의하면, p형 질화갈륨계 반도체 영역을 상기와 같은 고온에서 퇴적하기 때문에, p형 질화갈륨계 반도체 영역에 있어서 피트의 발생을 억제할 수 있다. 또, p형 질화갈륨계 반도체 영역의 성장 표면을 평탄하게 유지할 수 있기 때문에, p형 질화갈륨계 반도체 영역의 저저항화를 위해 p형 반도체 영역을 두껍게 퇴적하는 것이 가능해진다.
본 발명에 따른 방법은, 질화갈륨계 반도체로 이루어진 기판을 준비하는 공정을 더 포함할 수 있다. 상기 기판의 주요면은, 상기 질화갈륨계 반도체의 c면에 대하여 경사져 있다.
이 방법에 의하면, 상기 기판은 질화갈륨계 반도체로 이루어진 주요면을 갖는다. 이 기판을 이용함으로써, c면에 대하여 경사진 반극성면의 반도체 영역을 얻을 수 있다.
본 발명에 따른 방법은, 질화갈륨계 반도체로 이루어진 기판을 준비하는 공정을 더 포함할 수 있다. 상기 기판의 상기 주요면은, c면((0001)면)의 이면인 (000-1)면에 대하여 경사져 있다.
이 방법에 의하면, 상기 기판은 질화갈륨계 반도체로 이루어진 주요면을 갖는다. 이 기판을 이용함으로써, (000-1)면에 대하여 경사진 반극성면의 반도체 영역을 얻을 수 있다.
본 발명에 따른 방법에서는, 기판의 주요면의 경사각은 60도 이상 90도 이하일 수 있다. 또, 본 발명에 따른 방법에서는, 반도체 영역의 주요면의 경사각은 60도 이상 90도 이하일 수 있다. 어느 경사 각도 (0001)면) 또는 (000-1)면을 기준으로 하여 규정될 수 있다.
본 발명에 따른 방법은, 질화갈륨계 반도체의 성장에 앞서서, 상기 기판의 열처리를 행하는 공정을 더 포함할 수 있다. 상기 열처리의 분위기는 적어도 암모니아 및 수소를 포함한다. 이 방법에 의하면, 암모니아 및 수소를 포함하는 분위기 내에서의 열처리에 의해, 기판 표면의 클리닝이 행해지고, 기판 표면의 개질이 행해진다.
본 발명에 따른 방법에서는, 상기 p형 질화갈륨계 반도체 영역의 성장 온도의 최대값과 상기 우물층의 성장 온도의 온도차는 250도 이하일 수 있다.
본 발명에 따른 방법에서는, 상기 반도체 영역의 상기 주요면의 법선 벡터가, c면((0001)면) 또는 상기 c면의 이면인 (000-1)면 중 어느 하나의 면의 법선 벡터에 대하여 60도 이상 90도 이하의 범위의 각도로 경사져 있을 수 있다. 이 방법에 의하면, 활성층은, 60도 이상 90도 이하의 범위의 각도로 경사져 있는 반극성 및 무극성 중 어느 하나를 나타내는 반도체 영역 주요면 위에 성장된다. 이 각도 범위에서는, InGaN 성장에서의 인듐 주입량이 양호하기 때문에, 양호한 결정 품질의 InGaN이 형성된다.
본 발명에 따른 방법에서는, 상기 우물층의 인듐 조성은 0.20 이상이고, 상기 활성층은, 500 nm 이상의 파장 영역에 피크 파장을 갖는 발광을 생성하도록 형성될 수 있다. 이 방법은, 장파장의 발광을 얻기 위해 적용할 수 있다.
본 발명에 따른 방법에서는, 상기 우물층의 상기 성장 온도 및 상기 장벽층의 상기 성장 온도는 섭씨 800도 이하일 수 있고, 상기 p형 질화갈륨계 반도체 영역의 상기 성장 온도는 섭씨 1000도 이하일 수 있다. 이 방법에 의하면, 우물층의 성장 온도가 섭씨 800도 이하이기 때문에, InGaN층에서의 In 조성의 변경 범위를 넓게 할 수 있다. 또, p형 질화갈륨계 반도체 영역의 성장 온도가 섭씨 1000도 이하이기 때문에, InGaN층의 열열화를 저감시킬 수 있다.
본 발명에 따른 방법에서는, 상기 우물층의 상기 성장 온도 및 상기 장벽층의 상기 성장 온도는 섭씨 700도 이상일 수 있고, 또 섭씨 760도 이하일 수 있다. 이 방법은, 발광 파장 400 nm 이상 540 nm 이하의 피크 파장의 광을 발생하는 활성층의 형성에 적용 가능하다. InGaN층의 결정 품질에 기인하는 발광 특성 저하를 피할 수 있다.
본 발명에 따른 방법에서는, 상기 p형 질화갈륨계 반도체 영역의 상기 성장 온도는 섭씨 850도보다 클 수 있다. 이 방법에 의하면, p형 질화갈륨계 반도체 영역의 저항이 커지는 것에 의한 디바이스 특성의 저하를 억제할 수 있다. 상기 p형 질화갈륨계 반도체 영역의 상기 성장 온도는 섭씨 950도 이하일 수 있다. 이 방법에 의하면, p형 질화갈륨계 반도체 영역의 성장 동안에, InGaN층이 열열화하는 것을 저감시킬 수 있다.
본 발명에 따른 방법에서는, 상기 p형 질화갈륨계 반도체 영역의 성장 온도의 최대값과 상기 우물층의 성장 온도의 온도차는 200도 이하일 수 있다. 발광 소자의 제작에서는, InGaN 우물층이 비교적 낮은 성장 온도일 때, 또는 InGaN 우물층의 In 조성이 비교적 높을 때, 그 InGaN의 품질은 성막후의 열스트레스에 민감하다. 이 InGaN의 열열화를 피하기 위해, p형 질화갈륨계 반도체 영역의 성장 온도에는 상한이 있다.
본 발명에 따른 방법에서는, 상기 우물층의 인듐 조성은 0.25 이상 0.35 이하이고, 상기 활성층으로부터의 발광의 발진 파장은 500 nm 이상일 수 있다. 이 방법에 의하면, 녹색 발광보다 긴 파장의 광을 발생하는 활성층을 형성할 수 있다.
본 발명에 따른 방법에서는, 상기 p형 질화갈륨계 반도체 영역의 두께는 50 nm 이상 700 nm 이하일 수 있다. 이 방법에 의하면, p형 질화갈륨계 반도체 영역 전체적으로 양호한 광차폐를 제공할 수 있다. 예를 들어 클래드층이 50 nm 이상 700 nm 이하일 수 있다.
본 발명에 따른 방법은, 상기 질화물계 반도체 발광 소자의 광공진기를 위한 단부면을 더 포함할 수 있다. 상기 기판의 상기 주요면의 경사각은 63도 이상 83도 이하인 것이 좋다. 이 각도 범위에 의하면, InGaN의 성장에 있어서 양호한 In 주입성을 얻을 수 있다. 이 때문에, 우물층의 In 조성의 변경 범위를 확대할 수 있어, 파장 500 nm 이상의 광을 발생하는 활성층의 제작에 좋다.
본 발명의 상기 목적 및 다른 목적, 특징, 그리고 이점은, 첨부 도면을 참조하여 진행되는 본 발명의 바람직한 실시형태의 이하의 상세한 설명에서 보다 용이하게 밝혀진다.
이상 설명한 바와 같이, 본 발명에 의하면, p형 질화갈륨계 반도체 영역 및 장벽층을 형성할 때 우물층의 열화를 저감시킬 수 있는 질화물계 반도체 발광 소자를 제작하는 방법이 제공된다. 또, 본 발명에 의하면, p형 질화갈륨계 반도체 영역 및 장벽층을 형성할 때 우물층의 열화를 저감시킬 수 있는 질화물계 반도체 발광 소자를 위한 에피택셜 웨이퍼를 제작하는 방법이 제공된다.
도 1은 본 실시형태에 따른 질화물계 반도체 발광 소자를 제작하는 방법 및 에피택셜 웨이퍼를 제작하는 방법에서의 주요 공정의 흐름을 나타낸 도면이다.
도 2는 본 실시형태에 따른 질화물계 반도체 발광 소자를 제작하는 방법 및 에피택셜 웨이퍼를 제작하는 방법에서의 주요 공정을 나타낸 도면이다.
도 3은 본 실시형태에 따른 질화물계 반도체 발광 소자를 제작하는 방법 및 에피택셜 웨이퍼를 제작하는 방법에서의 주요 공정을 나타낸 도면이다.
도 4는 본 실시형태에 따른 질화물계 반도체 발광 소자를 제작하는 방법 및 에피택셜 웨이퍼를 제작하는 방법에서의 주요 공정을 나타낸 도면이다.
도 5는 활성층의 형성으로부터 이후의 공정에서의 기판 온도의 변화 및 원료 가스 흐름의 변화를 나타내는 타이밍차트를 나타낸 도면이다.
도 6은 실시예 1에서 제작된 발광 다이오드 구조를 나타낸 도면이다.
도 7은 여러가지 성장 조건을 이용하여 제작된 LED 구조에서의 PL 강도의 반값 전체폭을 나타낸 도면이다.
도 8은 우물층 및 장벽층을 동일한 온도에서 성장시킨 LED 구조에서의 캐소드 루미네센스 이미지, 그리고 우물층 및 장벽층을 상이한 온도에서 성장시킨 LED 구조에서의 캐소드 루미네센스 이미지를 나타낸 도면이다.
도 9는 본 실시형태에 따른 질화물계 반도체 발광 소자를 제작하는 방법 및 에피택셜 웨이퍼를 제작하는 방법에서의 주요 공정의 흐름을 나타낸 도면이다.
도 10은 본 실시형태에 따른 질화물계 반도체 발광 소자를 제작하는 방법 및 에피택셜 웨이퍼를 제작하는 방법에서의 주요 공정의 흐름을 나타낸 도면이다.
도 11은 발광층의 형성으로부터 이후의 공정에서의 기판 온도의 변화 및 원료 가스 흐름의 변화를 나타내는 타이밍차트를 나타낸 도면이다.
도 12는 실시예 2에서 제작된 레이저 다이오드 구조를 위한 에피택셜 기판을 나타낸 도면이다.
도 13은 실시예 2에서 제작된 레이저 다이오드 구조를 나타낸 도면이다.
본 발명의 지견은, 예시로서 나타낸 첨부 도면을 참조하고 이하의 상세한 설명을 고려함으로써 용이하게 이해할 수 있다. 이어서, 첨부 도면을 참조하면서, 본 발명의 질화물계 반도체 발광 소자를 제작하는 방법 및 에피택셜 웨이퍼를 제작하는 방법에 따른 실시형태를 설명한다. 가능한 경우에는, 동일한 부분에는 동일한 부호를 붙인다.
도 1은 본 실시형태에 따른 질화물계 반도체 발광 소자를 제작하는 방법 및 에피택셜 웨이퍼를 제작하는 방법에서의 주요 공정의 흐름을 나타낸 도면이다. 도 2~도 4는, 본 실시형태에 따른 질화물계 반도체 발광 소자를 제작하는 방법 및 에피택셜 웨이퍼를 제작하는 방법에서의 주요 공정을 나타낸 도면이다. 질화물계 반도체 발광 소자는, 예를 들어 발광 다이오드 또는 레이저 다이오드 등을 포함한다.
공정 흐름 100의 공정 S101에서는, 도 2의 (a)에 나타낸 바와 같이, 질화갈륨계 반도체로 이루어진 기판(11)을 준비한다. 기판(11)은, 예를 들어 GaN, InGaN, AlGaN 등으로 이루어질 수 있다. 기판(11)에서 주요면(11a) 및 이면(11b)은 서로 실질적으로 평행하다. 이 기판(11)의 주요면(11a)은, 질화갈륨계 반도체의 c면으로부터 경사져 있다. 주요면(11a)의 법선은, 질화갈륨계 반도체의 c축과 60도 이상 90도 이하의 경사각으로 교차하고 있다. 또는, 기판(11)의 주요면(11a)이, c면((0001)면)의 반대면인 (000-1)면에 대하여 경사져 있을 수 있다. (000-1)면으로부터 상기 각도 범위로 경사질 때, 우물층의 InGaN 성장에서의 인듐 주입량이 (0001)면 및 상기 (0001)면으로부터 60도 이상 90도 이하의 경사를 갖는 면 위로의 InGaN 성장에 비해 증가하기 때문에, 이들 면에 비해 고온의 성장에서 높은 In 조성의 InGaN을 얻을 수 있다. 이에 따라, 결정성이 좋은 우물층을 얻을 수 있다. 상기 각도의 주요면(11a)은 반극성 또는 무극성을 나타낸다.
기판(11)을 성장로(10)에 배치한다. 공정 S102에서는, 도 2의 (b)에 나타낸 바와 같이, 성장로(10)에서 기판(11)의 열처리를 행한다. 열처리의 분위기는, 예를 들어 적어도 암모니아 및 수소를 포함한다. 이 열처리에 의하면, 암모니아 및 수소를 포함하는 분위기 내에서의 열처리에 의해, 기판 표면(11a)이 클리닝이 행해지고, 기판 표면(11a)의 개질이 행해진다. 성장로(10)에서 기판(11)의 열처리를 행함으로써, 개질된 주요면(11c)을 갖는다. 이 개질에 의해, 기판 주요면(11c)에는 마이크로 스텝이 형성되고, 마이크로 스텝은 복수의 테라스로 이루어진다.
이어서, 성장로(10)를 이용하여 유기 금속 기상 성장법으로 기판(11) 위에 질화갈륨계 반도체를 퇴적한다. 공정 S103에서는, 도 2의 (c)에 나타낸 바와 같이, 성장로(10)에서 기판(11)의 주요면(11c) 위에 제1 도전형의 질화갈륨계 반도체 영역(13)을 성장시킨다. 질화갈륨계 반도체 영역(13)은, 예를 들어 n형 AlGaN 버퍼층(15) 및 n형 GaN층(17)을 포함할 수 있다. AlGaN의 알루미늄 조성은 예를 들어 0.12이다. n형 AlGaN 버퍼층(15)은, 성장로(10)에, 알루미늄 원료, 갈륨 원료, 질소 원료 및 실란을 공급하여 기판(11)의 주요면(11c) 위에 섭씨 1100도에서 성장된다. n형 GaN층(17)은, 성장로(10)에, 갈륨 원료, 질소 원료 및 실란을 공급하여 n형 AlGaN 버퍼층(15) 위에 섭씨 1000도에서 성장된다.
공정 S104에서는, 성장로(10)를 이용하여 질화갈륨계 반도체 영역(13) 위에 활성층을 성장시킨다. 활성층을 성장시키는 반도체 영역 주요면은, 질화갈륨계 반도체의 c면에 대하여 경사진 반극성을 나타내고 있다. 도 5를 참조하면서, 활성층(25)의 형성을 설명한다. 우선, 활성층(25)을 성장시키는 하지의 반도체 영역의 성장이 시각 t0에서 종료한다. 성장로(10)는, 시각 t0에서의 제1 성장 온도 T1이다. 성장로(10)의 온도는, 시각 t0부터 시각 t1의 기간에, 성장 온도 T1로부터 장벽층(21a)의 제2 성장 온도 T2(본 실시예에서는, 온도(TB))로 변경된다. 이 변경 기간에는, 암모니아와 같은 질소 원료가 성장로(10)에 공급된다.
질화갈륨계 반도체 영역(13)을 성장시킨 후에, 도 3의 (a)에 나타낸 바와 같이, 공정 S105에서 기판(11) 위에 장벽층(21a)을 성장시킨다. 장벽층(21a)은, 시각 t1~t2의 기간에 성장 온도(TB)에서 형성된다. 성장 온도(TB(=T2))는, 섭씨 760도 이상 섭씨 800도 이하의 범위일 수 있다. 장벽층(21a)은 질화갈륨계 반도체로 이루어진다. 이 질화갈륨계 반도체는, 예를 들어 언도프 GaN, 언도프 InGaN, 언도프 AlGaN 등으로 이루어질 수 있다. 장벽층(21a)이 GaN일 때, 장벽층(21a)은, 갈륨 원료 및 질소 원료를 성장로(10)에 공급하여, 예를 들어 섭씨 760도에서 성장된다. 장벽층(21a)의 두께는, 예를 들어 10 nm 이상 20 nm 이하일 수 있다.
시각 t2에서 장벽층(21a)의 성장이 종료한다. 장벽층(21a)을 성장시킨 후에, 도 3의 (b)에 나타낸 바와 같이, 공정 S106에서, 성장을 중단하지 않고 기판(11) 위에 우물층(23a)을 성장시킨다. 우물층(23a)은, 시각 t2~t3의 기간에 성장 온도(TW(=T2))에서 형성된다. 성장 온도(TW)는 성장 온도(TB)와 동일하고, 또 섭씨 760도 이상 섭씨 800도 이하의 범위일 수 있다. 우물층(23a)은 언도프 InGaN 반도체로 이루어진다. 우물층(23a)의 인듐 조성은 0.15 이상이다. 우물층(23a)이 InGaN일 때, 우물층(23a)은, 인듐 원료, 갈륨 원료 및 질소 원료를 성장로(10)에 공급하여, 예를 들어 섭씨 760도에서 성장된다. 우물층(23a)의 두께는, 예를 들어 2 nm 이상 5 nm 이하일 수 있다.
시각 t3에서 우물층(23a)의 성장이 종료한다. 우물층(23a)을 성장시킨 후에, 도 3의 (c)에 나타낸 바와 같이, 공정 S107에서, 성장을 중단하지 않고 기판(11) 위에 장벽층(21b)을 성장시킨다. 장벽층(21b)은, 시각 t3~t4의 기간에 성장 온도(TB)에서 형성된다. 이 때도 성장 온도(TB)는 성장 온도(TW)와 동일하고, 또 섭씨 760도 이상 섭씨 800도 이하의 범위이다. 장벽층(21b)은 언도프 GaN 반도체로 이루어진다. 장벽층(21b)이 GaN일 때, 장벽층(21b)은, 이미 설명한 바와 같이, 갈륨 원료 및 질소 원료를 성장로(10)에 공급하여, 예를 들어 섭씨 760도에서 성장된다. 장벽층(21b)의 두께는, 예를 들어 10 nm 이상 20 nm 이하일 수 있다.
공정 S108에서는, 성장을 중단하지 않고 우물층 및 장벽층의 성장을 반복하여 행한다. 본 실시예에서는, 시각 t4~t5, t6~t7의 기간에 각각 우물층(23a)과 동일하게 하여 우물층(23b, 23c)을 성장시킨다. 시각 t5~t6, t7~t8의 기간에 각각 장벽층(21b)과 동일하게 하여 장벽층(21c, 21d)을 성장시킨다.
활성층(25)의 성장에 있어서, 장벽층(21a~21d) 및 우물층(23a~23c)이 교대로 연속적으로 성장된다. 우물층(23a~23c)의 성장 온도(TW(=T2)) 및 장벽층(21a~21d)의 성장 온도(TB(=T2))는 서로 같고, 또 온도 T2는 섭씨 760도 이상 섭씨 800도 이하의 범위에 있다. 그 때문에, 우물층(23a~23c) 및 장벽층(21a~21d)의 결정 품질이 모두 양호하다.
이 활성층(25)의 제작방법에 의하면, 장벽층(21a~21d)이, 우물층(23a~23c)과 상이한 질화갈륨계 반도체로 이루어지지만, 우물층(23a~23c)의 성장 온도(TW)가 장벽층(21a~21d)의 성장 온도(TB)와 동일하다. 그 때문에, 장벽층(21a~21d)의 성장중의 우물층(23a~23c)의 결정 품질의 저하가 억제된다.
활성층(25)의 성장에 있어서, 장벽층을 성장시키는 반도체 영역 주요면은, 질화갈륨계 반도체의 c면에 대하여 경사진 반극성을 나타내고 있다. 또, 우물층을 성장시키는 반도체 영역 주요면은, 질화갈륨계 반도체의 c면에 대하여 경사진 반극성을 나타내고 있다.
시각 t8에서, 활성층(25)의 성장이 종료한다. 성장로(10)는, 시각 t8에서 온도 T2이다. 성장로(10)의 온도는, 시각 t8부터 시각 t9의 기간에, 온도 T2로부터, p형 도전성의 질화갈륨계 반도체 영역의 성장 온도 T3으로 변경된다.
시각 t9에서, 온도의 변경이 종료하여, 성장로(10)는 온도 T3으로 설정된다. 계속해서, 공정 S109에서는, 성장로(10)를 이용하여, p형 도전성의 질화갈륨계 반도체 영역(31)을 활성층(25) 위에 성장시킨다. 우선, 도 4의 (a)에 나타낸 바와 같이, 전자 블록층(27)을 활성층(25) 위에 성장시킨다. 전자 블록층(27)은 예를 들어 AlGaN으로 이루어지고, p형의 AlGaN층의 성장은 시각 t9~t10의 기간에 행해진다. AlGaN층은, 성장로(10)에, 알루미늄 원료, 갈륨 원료, 질소 원료 및 비스시클로펜타디에닐 마그네슘(Cp2Mg)을 공급하여 기판(11) 위에 섭씨 1000도에서 성장된다. AlGaN의 알루미늄 조성은 예를 들어 0.18이다.
이어서, 도 4의 (b)에 나타낸 바와 같이, 컨택트층(29)을 활성층(25) 위에 성장시킨다. 컨택트층(29)의 성장은, 시각 t10~t11의 기간에 행해진다. 컨택트층(29)은, 예를 들어 p형 GaN층이고, p형 GaN층은, 성장로(10)에, 갈륨 원료, 질소 원료 및 Cp2Mg을 공급하여 전자 블록층 위에 섭씨 1000도에서 성장된다. 전자 블록층(27)을 위한 AlGaN층의 성장후에, 성장로(10)의 온도 변경 및 성장을 중단하지 않고, 컨택트층(29)을 위한 p형 GaN층의 성장을 행한다.
이들 에피택셜 성장후에, 도 4의 (c)에 나타낸 바와 같이, 에피택셜 웨이퍼(33)를 얻을 수 있다.
공정 S110에서, 에피택셜 웨이퍼(33) 위에 전극을 형성한다. p형 GaN층(29) 위에는 애노드를 형성하고, 기판(11)의 이면 위에 캐소드를 형성한다.
p형 질화갈륨계 반도체층(27, 29)에서의 성장 온도 T3가 우물층(23a~23c)의 성장 온도(TW) 및 장벽층(21a~21d)의 성장 온도(TB)보다 높지만, 우물층(23a~23c)의 성장 온도(TW(=T2))가 장벽층(21a~21d)의 성장 온도(TB(=T2))와 동일하기 때문에, p형 질화갈륨계 반도체층(27, 29)의 성장 동안에 우물층(23a~23c)의 결정 품질의 저하가 억제된다.
p형 질화갈륨계 반도체층(27, 29)의 성장 온도 T3은 섭씨 950도보다 크고 섭씨 1000도 이하일 수 있다. p형 질화갈륨계 반도체층(27, 29)의 성장 온도 T3가 상기 온도 범위이기 때문에, p형 질화갈륨계 반도체층(27, 29)의 결정 품질 및 전기적 특성이 모두 양호하다. 또, 활성층의 품질도 양호하다.
p형 질화갈륨계 반도체 영역(31)은 AlGaN층을 포함하고, 상기 온도 범위에서 p형 질화갈륨계 반도체 영역의 AlGaN층의 결정 품질 및 전기적 특성이 모두 양호하다.
p형 질화갈륨계 반도체 영역(31)의 두께는 40 nm 이상 200 nm 이하일 수 있다. 섭씨 950도보다 크고 섭씨 1000도 이하의 고온에서 p형 질화갈륨계 반도체 영역(31)을 퇴적하기 때문에, p형 질화갈륨계 반도체 영역(31)에서 피트의 발생이 억제된다. p형 질화갈륨계 반도체 영역(31)의 성장 표면을 평탄하게 유지할 수 있기 때문에, p형 질화갈륨계 반도체 영역(31)의 저저항화를 위해 p형 컨택트층을 두껍게 성장시키는 것이 가능해진다. 이러한 두께의 범위는, 예를 들어 10 nm 이상 100 nm 이하이다.
p형 질화갈륨계 반도체 영역(31)의 성장 온도의 최대값과 우물층(23a~23c)의 성장 온도(장벽층의 성장 온도와 동일)의 온도차는 250도 이하일 수 있다. 이것에 의해, p형 질화갈륨계 반도체 영역(31)의 성장 동안에 활성층의 결정 품질의 열화를 저감시킬 수 있다. 또, p형 질화갈륨계 반도체 영역(31)의 성장 온도의 최대값과 우물층(23a~23c)의 성장 온도의 온도차는 140도 이상일 수 있다. 양호한 결정 품질의 p형 질화갈륨계 반도체 영역(31)을 얻을 수 있다.
우물층(23a~23c)의 인듐 조성은 0.20 이상 0.25 이하이고, 활성층(25)으로부터의 발광의 피크 파장은 500 nm 이상이다. 피크 파장에서 활성층(25)으로부터의 발광 강도는 최대값을 나타낼 수 있다. 우물층(23a~23c)의 인듐 조성이 상기 범위에 있을 때, 우물층(23a~23c)의 성장 온도(TW)가 장벽층(21a~21d)의 성장 온도(TB)와 동일하기 때문에, 이 성장 방법에 의하면, p형 질화갈륨계 반도체층(27, 29) 및 장벽층(21a~21d)의 성장 동안에 우물층(23a~23c)의 결정 품질이 저하하는 것을 억제할 수 있다.
(실시예 1)
도 6은 본 실시예에서 제작된 발광 다이오드 구조 LED를 나타낸 도면이다. 질화갈륨계 반도체로 이루어진 주요면을 갖는 여러장의 GaN 웨이퍼(41)를 준비했다. 이들 GaN 웨이퍼(41)의 주요면에서의 오프각은, GaN의 c면에 대하여 5도 내지 10도의 각도였다. GaN 웨이퍼(41)는 n 도전성을 나타내고, 그 주요면은 반극성을 갖는다. 이들 GaN 웨이퍼(41) 위에, 유기 금속 기상 성장법에 의해 복수의 질화갈륨계 반도체막을 성장시켰다. 유기 금속 기상 성장법의 원료는, 트리메틸갈륨(TMG), 트리메틸알루미늄(TMA), 트리메틸인듐(TMI), 암모니아(MH3)를 이용했다. 또, 도펀트로서 실란(SiH4), 비스시클로펜타디에닐 마그네슘(Cp2Mg)을 이용했다. GaN 웨이퍼를 성장로에 배치한 후에, GaN 웨이퍼(41)의 서멀 클리닝을 행했다. 이 열처리를 위해, 성장로에 수소 및 암모니아를 공급했다. 열처리의 온도는, 예를 들어 섭씨 1050도였다. 열처리 온도로서, 섭씨 1000도 이상 섭씨 1100도 이하의 범위의 온도를 사용할 수 있다. 열처리후에, n형 AlGaN 버퍼층(43)을 성장시켰다. 그 성장 온도는, 예를 들어 섭씨 1100도였다. 그 Al 조성은 0.12였다. n형 AlGaN 버퍼층(43)의 도펀트 농도는, 예를 들어 1×1018 cm-3이고, 그 막두께는 예를 들어 50 nm이었다.
이 버퍼층(43) 위에 n형 GaN 반도체층(45)을 성장시켰다. 그 성장 온도는 예를 들어 섭씨 1000도였다. n형 GaN 반도체층(45)의 도펀트 농도는, 예를 들어 2×1018 cm-3이고, 그 막두께는 예를 들어 2000 nm이었다.
활성층(47)의 성장 온도로 성장로의 온도를 변경한 후에, 상기 n형 질화갈륨계 반도체 영역(49) 위에 활성층(47)을 성장시켰다. 활성층(47)의 성장 온도는, 예를 들어 섭씨 760도였다. 우선, GaN으로 이루어진 장벽층(47a)를 성장시켰다. 장벽층(47a)의 두께는 15 nm이었다. 이어서, 성장을 중단하지 않고 연속하여, InGaN으로 이루어진 우물층(47b)을 성장시켰다. 우물층(47b)의 두께는 5 nm이었다. 우물층(47b)의 인듐 조성은 20%였다. 계속해서, 성장을 중단하지 않고 연속하여, GaN으로 이루어진 장벽층(47c)을 우물층(47b) 위에 성장시켰다. 마찬가지로, 우물층(47d, 47f) 및 장벽층(47e, 47g)의 성장을 반복하여, 3층의 우물층(47b, 47d, 47f)을 포함하는 활성층(47)을 형성했다.
활성층(47)의 성장이 종료한 후에, p형 질화갈륨계 반도체 영역(51)의 성장 온도로 성장로의 온도를 변경했다. 이 온도는, 예를 들어 섭씨 1000도였다. 우선, 활성층(47) 위에 p형 AlGaN층(53)을 성장시켰다. 그 Al 조성은 0.18이었다. p형 AlGaN층(53)의 도펀트 농도는, 예를 들어 5×1017 cm-3이고, 그 막두께는 예를 들어 20 nm이었다. 그 후, p형 AlGaN층(53) 위에 p형 GaN층(55)을 성장시켰다. p형 GaN층(55)의 도펀트 농도는, 예를 들어 1×1018 cm-3이고, 그 막두께는 예를 들어 50 nm이었다.
이러한 에피택셜 성장 공정에 의해, 에피택셜 웨이퍼(E)가 완성되었다.
p형 GaN층(55)의 컨택트층 위에 애노드 전극(59a)을 형성했다. 애노드 전극(59a)은 예를 들어 Ni/Au를 이용했다. 이어서, 이 기판 생산물의 GaN 웨이퍼의 이면을 연삭하여, 두께 100 마이크로미터의 기판 생산물을 제작했다. 이 연삭 이면에 캐소드 전극(59b)을 형성했다. 캐소드 전극(59b)은 예를 들어 Al을 이용했다.
비교를 위해, 우물층의 성장 온도로서 섭씨 760도를 이용하고, 장벽층의 성장 온도로서 섭씨 940도를 이용하여 에피택셜 웨이퍼(C)를 제작했다.
이와 같이 제작된 2종류의 에피택셜 웨이퍼의 X선 회절을 측정했다. 1차 새틀라이트 피크 강도(임의 단위)는 이하의 것이었다.
에피택셜 웨이퍼(E) : 28-32
에피택셜 웨이퍼(C) : 5-15
이와 같이, 에피택셜 웨이퍼(E)의 1차 새틀라이트 피크 강도는 우수한 것이 되고, 에피택셜 웨이퍼(E)의 우물층과 장벽층의 계면은 급경사라는 것이 나타났다.
발명자는, 활성층의 우물층 및 장벽층을 동일한 온도로 하여 여러가지 온도에서 성장시켰다. 이 온도는 섭씨 760도 이상 섭씨 800도 이하의 범위이다.
의도하는 발광 파장(예를 들어 500 nm 이상의 발광 파장)에 적합한 인듐 원료 유량으로 우물층을 성장시켰다. 이 성장 온도와 동일한 온도에서 장벽층을 성장시켰다. 발광 파장 500 m 이상을 얻기 위한 In 조성을 갖는 InGaN 우물층의 성장 온도는, 섭씨 800도 이하의 저온이어야 한다. 이 때문에, 우물층과 장벽층의 온도차는 100도 정도의 크기가 되어, 이 온도차를 실현하는 승온 과정에서, 우물층의 에칭이 발생하여 우물층이 열화했다. 이 결과로서, 포토 루미네센스 스펙트럼 강도가 저하되었다.
440 nm 이하의 발광 파장에서는, 우물층과 장벽층의 온도차가 상기 값에 비해 작고, 또 승온 시간도 작고, 또한 우물층의 인듐 조성도 낮기 때문에, 온도차가 있는 성장에 기인하는 우물층의 열화는 결과적으로 작다. 또, 장벽층의 온도를 우물층의 성장 온도보다 높임으로써, 장벽층의 결정 품질의 향상에 의해, 결과적으로 발광 강도는 강해진다.
한편, 440 nm을 넘는 발광 파장에서는, 우물층의 인듐 조성이 커지고, 또 우물층과 장벽층의 온도차를 크게 하는 것이 필요하고, 또한 승온 시간도 길어지기 때문에, 성장 온도차에 기인하는 우물층의 열화는 결과적으로 커진다. 이 때문에, 발광 강도는 약해진다.
따라서, PL 스펙트럼의 반값 전체폭을 40 nm 이하로 하기 위해서는, 우물층 및 장벽층을 동일한 성장 온도에서 성장시키는 것이 좋다. 우물층에 대한 큰 주입 효율을 얻기 위해, 활성층 내의 우물층의 수는 2 내지 5일 수 있다.
도 7은, 여러가지 성장 조건을 이용하여 제작된 LED 구조에서의 PL 강도의 반값 전체폭을 나타낸 도면이다. 도 7을 참조하면, 우물층과 장벽층을 동일한 온도에서 성장시킨 LED 구조의 플롯 P1~P11, 우물층과 장벽층을 상이한 온도에서 성장시킨 LED 구조의 플롯 C1~C10이 나타나 있다.
시료명, 성장 온도, 우물층 두께/장벽층 두께, 반값 전체폭
플롯 P1 : 섭씨 770도, 3 nm/15 nm, 27 nm;
플롯 P2 : 섭씨 760도, 2.7 nm/15 nm, 29 nm;
플롯 P3 : 섭씨 760도, 3 nm/15 nm, 30 nm;
플롯 P4 : 섭씨 760도, 3 nm/15 nm, 31 nm;
플롯 P5 : 섭씨 760도, 3 nm/15 nm, 29 nm;
플롯 P6 : 섭씨 760도, 3 nm/15 nm, 29 nm;
플롯 P7 : 섭씨 760도, 3 nm/15 nm, 29 nm;
플롯 P8 : 섭씨 760도, 3 nm/15 nm, 33 nm;
플롯 P9 : 섭씨 760도, 3 nm/15 nm, 34 nm;
플롯 P10 : 섭씨 760도, 3 nm/15 nm, 33 nm;
플롯 P11 : 섭씨 760도, 3 nm/15 nm, 36 nm;
였다.
시료명, 성장 온도(우물/장벽), 우물층 두께/장벽층 두께, 반값 전체폭
플롯 C1 : 섭씨 750도/섭씨 840도, 3 nm/15 nm, 61 nm;
플롯 C2 : 섭씨 750도/섭씨 840도, 3 nm/15 nm, 72 nm;
플롯 C3 : 섭씨 760도/섭씨 840도, 3 nm/15 nm, 50 nm;
플롯 C4 : 섭씨 750도/섭씨 840도, 3 nm/15 nm, 55 nm;
플롯 C5 : 섭씨 760도/섭씨 840도, 3 nm/15 nm, 70 nm;
플롯 C6 : 섭씨 760도/섭씨 840도, 3 nm/15 nm, 59 nm;
플롯 C7 : 섭씨 760도/섭씨 820도, 3 nm/15 nm, 56 nm;
플롯 C8 : 섭씨 760도/섭씨 840도, 3 nm/15 nm, 49 nm;
플롯 C9 : 섭씨 760도/섭씨 840도, 3 nm/15 nm, 62 nm;
플롯 C10 : 섭씨 760도/섭씨 840도, 3 nm/15 nm, 64 nm;
였다.
동일한 성장 온도에서 장벽층 및 우물층을 성장시켰을 때, 발광 파장 500 nm 이상의 파장 영역에서는 반값 전체폭이 개선되고, 또 큰 인듐 조성(예를 들어 0.2 이상)의 InGaN에서는 인듐 조성의 변동이 생긴다. 이 변동 때문에, 우물층의 성장후에, 장벽층의 성장 온도로의 승온시에, 우물층의 표면에서의 에칭량에 변동이 생긴다. 우물층의 성장을 장벽층의 성장과 상이한 온도에서 행할 때, 도 7의 플롯 「○」로 나타낸 바와 같이, 반값 전체폭의 분포가 커진다. 상기 변동을 때문에, 반값 전체폭 및 피크 파장에 면내의 분포가 커졌다고 생각된다. 한편, 플롯 「■」로 나타낸 바와 같이, 동일한 성장 온도에서 장벽층 및 우물층을 성장시켰을 때, 반값 전체폭의 분포가 커진다.
도 8의 (a)는, 우물층 및 장벽층을 동일한 온도에서 성장시킨 LED 구조에서의 캐소드 루미네센스 이미지이고, 도 8의 (b)는, 우물층 및 장벽층을 상이한 온도에서 성장시킨 LED 구조에서의 캐소드 루미네센스 이미지이다. 도 8의 (a)를 참조하면, 발광 이미지가 일정하고 발광이 균일한 것을 나타내고 있지만, 도 8의 (b)를 참조하면, 검게 표시되어 있는 부분이 관찰된다. 이것은, 비발광 영역이고, 발광 이미지에 얼룩이 있다.
이어서, 다른 질화물계 반도체 발광 소자를 설명한다. 이 질화물계 반도체 발광 소자는, 예를 들어 레이저 다이오드에 적합한 구조를 갖는다. 도 9 및 도 10은, 본 실시형태에 따른 질화물계 반도체 발광 소자를 제작하는 방법 및 에피택셜 웨이퍼를 제작하는 방법에서의 주요 공정의 흐름을 나타낸 도면이다. 도 11은, 발광층의 형성 이후의 공정에서의 기판 온도의 변화 및 원료 가스 흐름의 변화를 나타내는 타이밍차트이다.
(실시예 2)
공정 S201에서, 질화갈륨계 반도체로 이루어진 주요면을 갖는 여러장의 GaN 웨이퍼(61)를 준비했다. 이들 GaN 웨이퍼(61)의 주요면은, c축으로부터 m축 방향으로 75도의 각도로 경사진 (20-21)면을 구성면으로서 갖는다. GaN 웨이퍼(61)는 n 도전성을 나타내고, 그 주요면은 반극성을 갖는다. 이들 GaN 웨이퍼(61) 위에, 유기 금속 기상 성장법에 의해 복수의 질화갈륨계 반도체막을 성장시켰다. 유기 금속 기상 성장법의 원료는, 트리메틸갈륨(TMG), 트리메틸알루미늄(TMA), 트리메틸인듐(TMI), 암모니아(MH3)를 이용했다. 또, 도펀트로서 실란(SiH4), 비스시클로펜타디에닐 마그네슘(Cp2Mg)을 이용했다. GaN 웨이퍼(61)를 성장로에 배치한 후에, 공정 S202에서는, GaN 웨이퍼(61)의 서멀 클리닝을 행했다. 이 열처리를 위해, 성장로에 수소 및 암모니아를 공급했다. 열처리의 온도는, 예를 들어 섭씨 1050도였다. 열처리 온도로서, 섭씨 1000도 이상 섭씨 1100도 이하의 범위의 온도를 사용할 수 있다.
열처리후에, 공정 S203에서는, 기판 온도 T4에서 질화갈륨계 반도체층(63)을 성장시켰다. 질화갈륨계 반도체층(63)으로서, InAlGaN, AlGaN, GaN 등을 성장시킬 수 있다. 본 실시예에서는, III족으로서 갈륨, 인듐 및 알루미늄을 적어도 포함하고 V족으로서 질소를 포함하는, 예를 들어 n형 InAlGaN층을 성장시켰다. 그 성장 온도는, 예를 들어 섭씨 1100도였다. 그 Al 조성은 예를 들어 0.14이고, 그 인듐 조성은 예를 들어 0.03이었다. n형 InAlGaN층의 도펀트 농도(예를 들어 실리콘)는, 예를 들어 1×1018 cm-3이고, 그 막두께는 예를 들어 2300 nm이었다. 이 n형 InAlGaN층은 예를 들어 n형 클래드층으로서 작용한다.
이 클래드층 위에 공정 S204에서 발광층을 형성했다. 발광층의 형성 공정에서는, 우선 공정 S205에서 광가이드층(65)을 성장시켰다. n측 광가이드층의 성장으로부터 p측 광가이드층의 성장까지의 공정의 설명을 도 11을 참조하면서 행한다. 광가이드층(65)은, 클래드층의 밴드갭보다 작은 밴드갭을 갖는 질화갈륨계 반도체를 갖는다. 우선, 공정 S206에서는, 시각 S0~S1의 기간중에 성장 온도 T4에서 클래드층 위에 GaN 반도체층(65a)을 성장시켰다. 그 성장 온도 T4는 예를 들어 섭씨 1100도였다. GaN 반도체층(65a)에는 예를 들어 n형 도펀트가 첨가되어 있고, 그 도펀트 농도(예를 들어 실리콘)는 예를 들어 1.0×1018 cm-3이다. 또, 그 막두께는 예를 들어 250 nm이었다. 공정 S207에서, 시각 S1~S2의 기간중에 GaN 반도체층(65a)을 위한 성장 온도 T4로부터 InGaN 반도체층(65b)을 위한 성장 온도 T5로 기판 온도를 변경했다. 이어서, 공정 S208에서, 시각 S2~S3의 기간중에 GaN 반도체층(65a) 위에 InGaN 반도체층(65b)을 성장시켰다. 그 성장 온도 T5는 예를 들어 섭씨 890도였다. InGaN층(65b)은 예를 들어 언도프였다. 그 막두께는 예를 들어 100 nm이고, 그 인듐 조성은 예를 들어 0.03이었다.
공정 S209에서 활성층(67)을 성장시켰다. 공정 S209-1에서, 시각 S3~S4의 기간중에 InGaN 반도체층(65b)을 위한 성장 온도로부터 활성층(67)을 위한 성장 온도로 기판 온도를 변경했다. 이 온도 변경후에, 상기 n형 질화갈륨계 반도체층(63) 및 InGaN 반도체층(65b) 위에 활성층(67)을 성장시켰다. 활성층(67)의 성장 온도는, 예를 들어 섭씨 720도였다. 우선, 공정 S209-2에서, 시각 S4~S5의 기간중에 TMG 및 암모니아를 성장로에 공급하여, GaN으로 이루어진 장벽층(67a)을 성장시켰다. 장벽층(67a)의 두께는 15 nm이었다. 이어서, 성장을 중단하지 않고 연속하여, 공정 S209-3에서, 시각 S5~S6의 기간중에 TMG, TMI 및 암모니아를 성장로에 공급하여, InGaN으로 이루어진 우물층(67b)을 성장시켰다. 우물층(67b)의 두께는 3 nm이었다. 우물층(67b)의 인듐 조성은 0.30이었다. 계속하여, 공정 S209-4에서, 성장을 중단하지 않고 연속하여, 시각 S6~S7의 기간중에 GaN으로 이루어진 장벽층(67c)을 우물층(67b) 위에 성장시켰다. 마찬가지로, 시각 S7~S8의 기간, 시각 S9~S10의 기간, 시각 S8~S9의 기간 및 시각 S10~S11의 기간에, 각각 공정 S209-3에서의 우물층(67d, 67f) 및 공정 S209-4에서의 장벽층(67e, 67g)의 성장을 반복하여, 3층의 우물층(67b, 67d, 67f)을 포함하는 활성층(67)을 형성했다. 장벽층(67g)의 성장이 시각 S11에서 종료한 후에, 시각 S11~S12의 기간에, 활성층(67)을 위한 성장 온도 T5로부터 InGaN 반도체층(71b)을 위한 성장 온도 T6으로 기판 온도를 변경했다. 우물층은 언도프이다. 장벽층은 예를 들어 언도프일 수 있다.
공정 S210에서, 광가이드층(71)을 성장시켰다. 이 광가이드층(71)은 p형 질화갈륨계 반도체 영역(73)의 성장에 앞서서 성장되었다. 광가이드층(71)은, p형 질화갈륨계 반도체 영역(73)의 밴드갭보다 작은 밴드갭을 갖는 질화갈륨계 반도체를 포함한다. 우선, 공정 S211에서, 시각 S12~S13의 기간중에 InGaN 반도체층(71b)을 활성층(67) 위에 성장시켰다. 그 성장 온도는 예를 들어 섭씨 890도였다. InGaN 반도체층(71b)에는 예를 들어 언도프였다. 그 막두께는 예를 들어 100 nm이며, 그 인듐 조성은 0.03이었다. 이어서, 온도 변경을 행하지 않고, 공정 S212에서, 시각 S13~S14의 기간중에 InGaN 반도체층(71b) 위에 GaN 반도체층(71a)을 성장시켰다. 그 성장 온도는 예를 들어 섭씨 890도였다. GaN 반도체층(71a)에는 예를 들어 p 도펀트가 첨가되어 있고, 그 도펀트 농도(예를 들어 마그네슘)는 예를 들어 3×1018 cm-3이고, 그 막두께는 예를 들어 250 nm이었다.
계속해서, 공정 S213에서 p형 질화갈륨계 반도체 영역(73)을 성장시킨다. 본 실시예는, p형 질화갈륨계 반도체 영역(73)을 위한 성장 온도는 광가이드층을 위한 성장 온도와 동일했다. 필요한 경우에는, 광가이드층을 위한 성장 온도로부터, p형 질화갈륨계 반도체 영역(73)(예를 들어 전자 블록층, 클래드층 및 컨택트층)을 위한 성장 온도로 기판 온도를 변경할 수 있고, 이 때에는, p형 질화갈륨계 반도체 영역(73)의 성장 온도로 기판 온도를 성장로의 온도를 조정하여 변경한다. 본 실시예에서는, p형 질화갈륨계 반도체 영역(73)을 위한 온도는 예를 들어 섭씨 890도였다. 우선, 활성층(67) 및 광가이드층(71) 위에, 공정 S214에서 p형 질화갈륨계 반도체층(75)을 성장시켰다. p형 질화갈륨계 반도체층(75)은 예를 들어 AlGaN층을 성장시켰다. 이 AlGaN층은 예를 들어 전자 블록층으로서 작용한다. 그 Al 조성은 예를 들어 0.11이고, 그 도펀트 농도는 예를 들어 3×1018 cm-3이고, 그 막두께는 예를 들어 10 nm이었다. 전자 블록층의 위치는, 예를 들어 활성층과 광가이드층 사이에 형성할 수 있고, 또는 내측 광가이드층과 외측 광가이드층 사이에 형성할 수 있다.
그 후, 공정 S215에서 질화갈륨계 반도체층(77)을 성장시켰다. 질화갈륨계 반도체층(77)은 예를 들어 p형 InAlGaN, p형 AlGaN 반도체 등으로 이루어질 수 있다. 본 실시예에서는, III족으로서 갈륨, 인듐 및 알루미늄을 적어도 포함하고 V족으로서 질소를 포함하는 질화갈륨계 반도체층을 성장시켰다. 그 성장 온도는, 예를 들어 섭씨 890도였다. 그 Al 조성은 0.14이고, 그 인듐 조성은 0.03이었다. 질화갈륨계 반도체층(77)의 도펀트 농도(예를 들어 마그네슘)는, 예를 들어 1×1018 cm-3이고, 그 막두께는 예를 들어 400 nm이었다. 이 InAlGaN층은 예를 들어 클래드층으로서 작용한다.
질화갈륨계 반도체층(77) 위에는, 공정 S216에서 p형 질화갈륨계 반도체층(79)을 성장시켰다. 이 p형 질화갈륨계 반도체층(79)은, 질화갈륨계 반도체층(77)의 밴드갭보다 작은 밴드갭을 갖는, 예를 들어 GaN, AlGaN, InAlGaN과 같은 질화갈륨계 반도체를 포함한다. 본 실시예에서는, p형 질화갈륨계 반도체층(79)으로서 p형 GaN층을 성장시켰다. p형 GaN층의 도펀트 농도는, 예를 들어 1×1018 cm-3이고, 그 막두께는 예를 들어 50 nm이었다. p형 GaN층은 예를 들어 컨택트층으로서 작용한다.
이러한 에피택셜 성장 공정에 의해, 도 12에 나타낸 에피택셜 웨이퍼(ELD)가 완성되었다. 이 에피택셜 웨이퍼(ELD)는, 75도 경사진 주요면의 반극성 기판 위에 형성된 레이저 다이오드 구조를 포함한다. 에피택셜 웨이퍼(ELD)의 포토 루미네센스(PL) 스펙트럼을 측정했다. PL 스펙트럼의 반값 전체폭은 30 nm이었다. 이 반값 전체폭은, 다른 성장 흐름보다 양호한 스펙트럼을 나타냈다. 활성층을 단일 온도에서 형성했기 때문에, 품질 열화가 없는 발광층을 성장시킬 수 있었다.
공정 S217에서, 에피택셜 웨이퍼(ELD) 위에 전극을 형성했다. 예를 들어, p형 GaN층의 컨택트층 위에 애노드 전극(81a)을 형성했다. 애노드 전극(81a)은 예를 들어 Ni/Au를 이용했다. 이어서, 이 기판 생산물의 GaN 웨이퍼의 이면을 연삭하여, 두께 100 마이크로미터의 기판 생산물을 제작했다. 이 연삭 이면에 캐소드 전극(81b)을 형성했다. 캐소드 전극(81b)은 예를 들어 Al을 이용했다. 이들 공정에 의해, 75도 경사진 주요면의 반극성 기판 위에 형성된 레이저 다이오드 구조를 포함하는 기판 생산물이 제작되었다.
공정 S217에서 기판 생산물로부터 레이저바를 제작했다. 간격 800 마이크로미터 간격으로 기판 생산물을 분리하여 레이저바를 제작했다. 도 13은, 본 실시예에서 제작된 레이저 다이오드 구조 LD를 나타낸 도면이다. 도 13에 나타낸 레이저 다이오드 구조 LD는 공진기를 위한 한쌍의 단면 CV1, CV2를 포함한다. 이 공진기를 포함하는 레이저 다이오드 구조는, 발진 파장 520 nm에서 발진했다. 그 임계값 전류 밀도는 4 kA/㎠ 이하였다.
상기 실시예 2에서의 실험 및 그 밖의 실험에 기초하는 결과로부터, 레이저 다이오드의 제작에 관해 설명한다. InGaN 우물층 및 장벽층의 성장 온도는 섭씨 700도 이상인 것이 좋다. 또, InGaN 우물층 및 장벽층의 성장 온도는 섭씨 760도 이하인 것이 좋다. 이 범위는, 발광 파장 400 nm 이상 540 nm 이하의 피크 파장의 광을 발생하는 활성층의 형성에 적용 가능하다. 이 온도 범위에 의해, InGaN층의 결정 품질에 기인하는 발광 특성 저하를 피할 수 있다.
p형 질화갈륨계 반도체 영역의 성장 온도는 섭씨 850도보다 큰 것이 좋다. 섭씨 850도보다 큰 성장 온도는, p형 질화갈륨계 반도체 영역에서의 저항의 증대에 의한 디바이스 특성 저하를 억제할 수 있다. 또, p형 질화갈륨계 반도체 영역의 성장 온도는 섭씨 950도 이하인 것이 좋다. 섭씨 950도 이하의 성장 온도는, p형 질화갈륨계 반도체 영역의 성장 동안에 InGaN의 열열화를 저감시킬 수 있다.
p형 질화갈륨계 반도체 영역의 성장 온도의 최대값과 우물층의 성장 온도의 온도차는 200도 이하인 것이 좋다. 발광 소자의 제작에 있어서 발광 파장의 장파장화를 위해, InGaN 우물층의 성장 온도를 비교적 낮게 하고, InGaN 우물층의 In 조성을 비교적 높게 한다. 이 때, 그 InGaN의 품질은 성막후의 열스트레스에 민감해진다. 이 InGaN의 열열화를 피하기 위해, p형 질화갈륨계 반도체 영역의 성장에 높은 성장 온도를 이용하지 않는 것이 좋다.
또, 우물층의 인듐 조성은 0.25 이상 0.35 이하인 것이 좋고, 또 활성층으로부터의 발광의 발진 파장은 500 nm 이상일 수 있다. 이 레이저 다이오드에서는, 활성층은 녹색 발광 또는 녹색 발광보다 긴 파장의 광을 발생할 수 있다.
또한, p형 질화갈륨계 반도체 영역의 두께는 50 nm 이상 700 nm 이하인 것이 좋다. 이 방법에 의하면, p형 질화갈륨계 반도체 영역 전체적으로 양호한 광차폐를 제공할 수 있다. 예를 들어 클래드층의 두께가 50 nm 이상 700 nm 이하일 수 있다.
도 13에 나타낸 바와 같이, 질화물계 반도체 발광 소자의 광공진기를 위한 단부면을 더 포함하는 것이 좋다. 질화물계 반도체 발광 소자를 위한 GaN 기판의 주요면의 경사각이 63도 이상 83도 이하의 각도 범위일 때, InGaN의 성장에 있어서, 양호한 In 주입성을 얻을 수 있다. 이 때문에, 우물층의 In 조성의 변경 범위를 확대할 수 있고, 파장 500 nm 이상의 광을 발생하는 활성층의 제작에 좋다.
바람직한 실시형태에 있어서 본 발명의 원리를 나타내어 설명했지만, 본 발명은, 그와 같은 원리에서 일탈하지 않고 배치 및 세부 사항에 있어서 변경될 수 있고, 당업자에 의해 인식되는 본 발명은, 본 실시형태에 개시된 특정 구성에 한정되지 않는다. 따라서, 특허청구범위 및 그 정신의 범위에서 오는 모든 수정 및 변경에 권리를 청구한다.
11 : 기판 11a : 기판 주요면
11b : 기판 이면 11c : 개질된 기판 주요면
10 : 성장로 13 : 질화갈륨계 반도체 영역
15 : n형 AlGaN 버퍼층 17 : n형 GaN층
25 : 활성층 21a, 21b, 21c, 21d : 장벽층
23a, 23b, 23c : 우물층 TB(=T2) : 장벽층의 성장 온도
TW(=T2) : 우물층의 성장 온도 27 : 전자 블록층
29 : 컨택트층 31 : 질화갈륨계 반도체 영역
33 : 에피택셜 웨이퍼 41 : GaN 웨이퍼
43 : n형 AlGaN 버퍼층 45 : n형 GaN 반도체층
47 : 활성층 47a, 47c, 47e, 47g : 장벽층
47b, 47d, 47f : 우물층 49 : n형 질화갈륨계 반도체 영역
51 : p형 질화갈륨계 반도체 영역 53 : p형 AlGaN층
55 : p형 GaN층 59a : 애노드 전극
59b : 캐소드 전극 C : 에피택셜 웨이퍼
E : 에피택셜 웨이퍼 61 : GaN 웨이퍼
63 : 질화갈륨계 반도체층 65 : 광가이드층
65a : GaN 반도체층 65b : InGaN 반도체층
67 : 활성층 67a, 67c, 67e, 67g : 장벽층
67b, 67d, 67f : 우물층 71 : 광가이드층
71b : InGaN 반도체층 71a : GaN 반도체층
73 : p형 질화갈륨계 반도체 영역 75 : p형 질화갈륨계 반도체층
77 : 질화갈륨계 반도체층 79 : p형 질화갈륨계 반도체층
ELD : 에피택셜 웨이퍼

Claims (21)

  1. 질화물계 반도체 발광 소자를 제작하는 방법으로서,
    질화갈륨계 반도체로 이루어진 반도체 영역의 주요면 위에, 활성층을 위한 장벽층을 성장시키는 공정과,
    상기 활성층을 위한 우물층을 상기 장벽층 위에 성장시키는 공정과,
    상기 활성층 위에, p형 질화갈륨계 반도체 영역을 성장시키는 공정을 포함하고,
    상기 반도체 영역의 상기 주요면은, 상기 질화갈륨계 반도체의 c면에 대하여 경사진 반극성을 나타내고 있고,
    상기 우물층은 InGaN으로 이루어지고,
    상기 우물층의 인듐 조성은 0.15 이상이고,
    상기 장벽층은, 상기 우물층과 상이한 질화갈륨계 반도체로 이루어지고,
    상기 우물층의 성장 온도는 상기 장벽층의 성장 온도와 동일하고,
    상기 p형 질화갈륨계 반도체 영역은 하나 또는 복수의 p형 질화갈륨계 반도체층을 포함하고,
    상기 p형 질화갈륨계 반도체층의 각각에서의 성장 온도는 상기 우물층의 성장 온도 및 상기 장벽층의 성장 온도보다 큰 것을 특징으로 하는 질화물계 반도체 발광 소자의 제작 방법.
  2. 제1항에 있어서, 상기 반도체 영역의 상기 주요면의 법선 벡터는, c면((0001)면) 또는 상기 c면의 이면인 (000-1)면 중 어느 하나의 면의 법선 벡터에 대하여 60도 이상 90도 이하의 범위의 각도로 경사져 있는 것을 특징으로 하는 질화물계 반도체 발광 소자의 제작 방법.
  3. 제1항 또는 제2항에 있어서, 상기 우물층의 인듐 조성은 0.20 이상이고,
    상기 활성층은, 500 nm 이상의 파장 영역에 피크 파장을 갖는 발광을 생성하도록 형성되어 있는 것을 특징으로 하는 질화물계 반도체 발광 소자의 제작 방법.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서, 상기 우물층의 상기 성장 온도 및 상기 장벽층의 상기 성장 온도는 섭씨 800도 이하이고,
    상기 p형 질화갈륨계 반도체 영역의 상기 성장 온도는 섭씨 1000도 이하인 것을 특징으로 하는 질화물계 반도체 발광 소자의 제작 방법.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 우물층의 상기 성장 온도 및 상기 장벽층의 상기 성장 온도는 섭씨 700도 이상 섭씨 760도 이하인 것을 특징으로 하는 질화물계 반도체 발광 소자의 제작 방법.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서, 상기 p형 질화갈륨계 반도체 영역의 상기 성장 온도는 섭씨 850도보다 크고 섭씨 950도 이하인 것을 특징으로 하는 질화물계 반도체 발광 소자의 제작 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 p형 질화갈륨계 반도체 영역의 성장 온도의 최대값과 상기 우물층의 성장 온도의 온도차는 200도 이하인 것을 특징으로 하는 질화물계 반도체 발광 소자의 제작 방법.
  8. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 우물층의 인듐 조성은 0.25 이상 0.35 이하이고,
    상기 활성층으로부터의 발광의 발진 파장은 500 nm 이상인 것을 특징으로 하는 질화물계 반도체 발광 소자의 제작 방법.
  9. 제1항 내지 제8항 중 어느 한 항에 있어서, 상기 p형 질화갈륨계 반도체 영역의 두께는 50 nm 이상 700 nm 이하인 것을 특징으로 하는 질화물계 반도체 발광 소자의 제작 방법.
  10. 제1항 내지 제4항 중 어느 한 항에 있어서, 상기 우물층의 상기 성장 온도 및 상기 장벽층의 상기 성장 온도는 섭씨 760도 이상 섭씨 800도 이하인 것을 특징으로 하는 질화물계 반도체 발광 소자의 제작 방법.
  11. 제1항 내지 제4항 및 제10항 중 어느 한 항에 있어서, 상기 p형 질화갈륨계 반도체 영역의 상기 성장 온도는 섭씨 950도보다 크고 섭씨 1000도 이하인 것을 특징으로 하는 질화물계 반도체 발광 소자의 제작 방법.
  12. 제1항 내지 제4항 및 제10항 및 제11항 중 어느 한 항에 있어서, 상기 우물층의 인듐 조성은 0.20 이상 0.25 이하이고,
    상기 활성층으로부터의 발광의 피크 파장은 500 nm 이상이고,
    상기 피크 파장에서 상기 활성층으로부터의 발광 강도는 최대값을 나타내는 것을 특징으로 하는 질화물계 반도체 발광 소자의 제작 방법.
  13. 제1항 내지 제4항 및 제10항 내지 제12항 중 어느 한 항에 있어서, 상기 p형 질화갈륨계 반도체 영역의 두께는 40 nm 이상 200 nm 이하인 것을 특징으로 하는 질화물계 반도체 발광 소자의 제작 방법.
  14. 제1항 내지 제4항 및 제10항 내지 제13항 중 어느 한 항에 있어서, 상기 p형 질화갈륨계 반도체 영역의 성장 온도의 최대값과 상기 우물층의 성장 온도의 온도차는 250도 이하인 것을 특징으로 하는 질화물계 반도체 발광 소자의 제작 방법.
  15. 제1항 내지 제14항 중 어느 한 항에 있어서, 상기 p형 질화갈륨계 반도체 영역은 AlGaN층을 포함하는 것을 특징으로 하는 질화물계 반도체 발광 소자의 제작 방법.
  16. 제1항 내지 제15항 중 어느 한 항에 있어서, 질화갈륨계 반도체로 이루어진 기판을 준비하는 공정을 더 포함하고,
    상기 기판의 주요면은, 상기 질화갈륨계 반도체의 c면에 대하여 경사져 있는 것을 특징으로 하는 질화물계 반도체 발광 소자의 제작 방법.
  17. 제1항 내지 제15항 중 어느 한 항에 있어서, 질화갈륨계 반도체로 이루어진 기판을 준비하는 공정을 더 포함하고,
    상기 기판의 주요면은, c면((0001)면)의 이면인 (000-1)면에 대하여 경사져 있는 것을 특징으로 하는 질화물계 반도체 발광 소자의 제작 방법.
  18. 제16항 또는 제17항에 있어서, 상기 기판의 상기 주요면의 경사각은 60도 이상 90도 이하인 것을 특징으로 하는 질화물계 반도체 발광 소자의 제작 방법.
  19. 제14항 내지 제18항 중 어느 한 항에 있어서, 상기 질화물계 반도체 발광 소자의 광공진기를 위한 단부면을 더 포함하고,
    상기 기판의 상기 주요면의 경사각은 63도 이상 83도 이하인 것을 특징으로 하는 질화물계 반도체 발광 소자의 제작 방법.
  20. 제1항 내지 제19항 중 어느 한 항에 있어서, 질화갈륨계 반도체의 성장에 앞서서, 상기 기판의 열처리를 행하는 공정을 더 포함하고,
    상기 열처리의 분위기는 적어도 암모니아 및 수소를 포함하는 것을 특징으로 하는 질화물계 반도체 발광 소자의 제작 방법.
  21. 질화물계 반도체 발광 소자를 위한 에피택셜 웨이퍼를 제작하는 방법으로서,
    질화갈륨계 반도체로 이루어진 반도체 영역의 주요면 위에, 활성층을 위한 장벽층을 성장시키는 공정과,
    상기 활성층을 위한 우물층을 상기 장벽층 위에 성장시키는 공정과,
    상기 활성층 위에, p형 질화갈륨계 반도체층을 성장시키는 공정을 포함하고,
    상기 반도체 영역의 상기 주요면은, 상기 질화갈륨계 반도체의 c면에 대하여 경사진 반극성을 나타내고 있고,
    상기 장벽층은, 상기 우물층과 상이한 질화갈륨계 반도체로 이루어지고,
    상기 우물층은 InGaN으로 이루어지고,
    상기 우물층의 인듐 조성은 0.15 이상이고,
    상기 우물층의 성장 온도는 상기 장벽층의 성장 온도와 동일하고,
    상기 p형 질화갈륨계 반도체 영역은 하나 또는 복수의 p형 질화갈륨계 반도체층을 포함하고,
    상기 p형 질화갈륨계 반도체층의 각각에서의 성장 온도는 상기 우물층의 성장 온도 및 상기 장벽층의 성장 온도보다 큰 것을 특징으로 하는 에피택셜 웨이퍼의 제작 방법.
KR1020117010469A 2008-10-20 2009-10-19 질화물계 반도체 발광 소자를 제작하는 방법 및 에피택셜 웨이퍼를 제작하는 방법 KR20110069147A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JPJP-P-2008-270065 2008-10-20
JP2008270065 2008-10-20
JP2009225355A JP2010123920A (ja) 2008-10-20 2009-09-29 窒化物系半導体発光素子を作製する方法、及びエピタキシャルウエハを作製する方法
JPJP-P-2009-225355 2009-09-29

Publications (1)

Publication Number Publication Date
KR20110069147A true KR20110069147A (ko) 2011-06-22

Family

ID=42119336

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117010469A KR20110069147A (ko) 2008-10-20 2009-10-19 질화물계 반도체 발광 소자를 제작하는 방법 및 에피택셜 웨이퍼를 제작하는 방법

Country Status (7)

Country Link
US (1) US20110212560A1 (ko)
EP (1) EP2352182A4 (ko)
JP (1) JP2010123920A (ko)
KR (1) KR20110069147A (ko)
CN (1) CN102187482B (ko)
TW (1) TW201027803A (ko)
WO (1) WO2010047297A1 (ko)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5972798B2 (ja) * 2010-03-04 2016-08-17 ザ リージェンツ オブ ザ ユニバーシティ オブ カリフォルニア Ｃ方向において＋／−１５度より少ないミスカットを有するｍ面基板上の半極性ｉｉｉ族窒化物光電子デバイス
KR101683898B1 (ko) * 2010-06-21 2016-12-20 엘지이노텍 주식회사 발광 소자
JP5136615B2 (ja) * 2010-09-08 2013-02-06 住友電気工業株式会社 Ｉｉｉ族窒化物半導体発光素子を製造する方法
JP5781292B2 (ja) * 2010-11-16 2015-09-16 ローム株式会社 窒化物半導体素子および窒化物半導体パッケージ
JP5429153B2 (ja) * 2010-12-27 2014-02-26 住友電気工業株式会社 窒化ガリウム系半導体発光素子
JP5668647B2 (ja) * 2011-09-06 2015-02-12 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子およびその製造方法
JP5482771B2 (ja) * 2011-12-09 2014-05-07 住友電気工業株式会社 Ｉｉｉ族窒化物半導体発光素子を製造する方法
US9124071B2 (en) 2012-11-27 2015-09-01 Nichia Corporation Nitride semiconductor laser element
JP5892495B2 (ja) * 2013-12-24 2016-03-23 株式会社タムラ製作所 Ｇａ２Ｏ３系結晶膜の成膜方法、及び結晶積層構造体
JP6426359B2 (ja) * 2014-03-24 2018-11-21 株式会社東芝 半導体発光素子及びその製造方法
WO2015190171A1 (ja) * 2014-06-10 2015-12-17 ソニー株式会社 半導体光デバイス及びその製造方法並びに半導体光デバイス組立体
KR102223037B1 (ko) 2014-10-01 2021-03-05 삼성전자주식회사 반도체 발광소자 제조방법
CN104617487A (zh) * 2015-01-12 2015-05-13 中国科学院半导体研究所 氮化镓同质衬底上激光器量子阱有源区的同温生长方法
WO2016143221A1 (ja) * 2015-03-10 2016-09-15 ソニー株式会社 半導体光デバイス及びその製造方法
CN105405947B (zh) * 2015-12-14 2017-12-15 华灿光电股份有限公司 新型发光二极管外延片及其制备方法
JP2019091801A (ja) * 2017-11-14 2019-06-13 シャープ株式会社 窒化物半導体レーザ素子
CN110610849B (zh) * 2019-07-23 2021-11-02 中山大学 一种InGaN半导体材料及其外延制备方法和应用

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2735057B2 (ja) * 1994-12-22 1998-04-02 日亜化学工業株式会社 窒化物半導体発光素子
JP3448450B2 (ja) * 1996-04-26 2003-09-22 三洋電機株式会社 発光素子およびその製造方法
JP3304787B2 (ja) * 1996-09-08 2002-07-22 豊田合成株式会社 半導体発光素子及びその製造方法
JPH11177132A (ja) * 1997-12-08 1999-07-02 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子
JP5145617B2 (ja) * 2000-07-03 2013-02-20 日亜化学工業株式会社 ｎ型窒化物半導体積層体およびそれを用いる半導体素子
JP4724901B2 (ja) 2000-07-21 2011-07-13 パナソニック株式会社 窒化物半導体の製造方法
JP2002319702A (ja) * 2001-04-19 2002-10-31 Sony Corp 窒化物半導体素子の製造方法、窒化物半導体素子
JP2004063537A (ja) * 2002-07-25 2004-02-26 Sony Corp 半導体発光素子およびその製造方法ならびに半導体装置およびその製造方法
JP2004363401A (ja) 2003-06-05 2004-12-24 Toyoda Gosei Co Ltd 半導体素子の製造方法
EP1668709B1 (en) * 2003-10-02 2019-05-01 Toyoda Gosei Co., Ltd. Methods for producing a nitride semiconductor product, a light-emitting device, a light-emitting diode, a laser device and a lamp using the nitride semiconductor product
KR100691177B1 (ko) * 2005-05-31 2007-03-09 삼성전기주식회사 백색 발광소자
KR101351396B1 (ko) * 2005-06-01 2014-02-07 재팬 사이언스 앤드 테크놀로지 에이젼시 반극성 (Ｇａ,Ａｌ,Ｉｎ,Ｂ)Ｎ 박막들, 헤테로구조들, 및소자들의 성장 및 제조에 대한 기술
JP4940670B2 (ja) 2006-01-25 2012-05-30 住友電気工業株式会社 窒化物半導体発光素子を作製する方法
JP2007201195A (ja) * 2006-01-26 2007-08-09 Sumitomo Electric Ind Ltd 窒化物半導体発光素子
JP2008109066A (ja) * 2006-09-29 2008-05-08 Rohm Co Ltd 発光素子
JP2008109021A (ja) * 2006-10-27 2008-05-08 Rohm Co Ltd 半導体発光素子
JP2008187044A (ja) * 2007-01-30 2008-08-14 Rohm Co Ltd 半導体レーザ
JP4191227B2 (ja) * 2007-02-21 2008-12-03 昭和電工株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子並びにランプ
JP2008218645A (ja) * 2007-03-02 2008-09-18 Rohm Co Ltd 発光装置
JP5286723B2 (ja) * 2007-09-14 2013-09-11 国立大学法人京都大学 窒化物半導体レーザ素子
JP2008177624A (ja) * 2008-04-14 2008-07-31 Sharp Corp 窒化ガリウム系半導体レーザ素子

Also Published As

Publication number Publication date
EP2352182A1 (en) 2011-08-03
CN102187482A (zh) 2011-09-14
JP2010123920A (ja) 2010-06-03
CN102187482B (zh) 2013-11-06
US20110212560A1 (en) 2011-09-01
EP2352182A4 (en) 2015-02-11
TW201027803A (en) 2010-07-16
WO2010047297A1 (ja) 2010-04-29

Similar Documents

Publication Publication Date Title
KR20110069147A (ko) 질화물계 반도체 발광 소자를 제작하는 방법 및 에피택셜 웨이퍼를 제작하는 방법
US6455877B1 (en) III-N compound semiconductor device
US6829273B2 (en) Nitride semiconductor layer structure and a nitride semiconductor laser incorporating a portion of same
KR101179319B1 (ko) Ⅲ족 질화물 반도체 레이저
KR101192098B1 (ko) Ｉｉｉ족 질화물 반도체 소자 및 에피택셜 웨이퍼
US8295317B2 (en) Method of making nitride semiconductor laser, method of making epitaxial wafer, and nitride semiconductor laser
US8183071B2 (en) Method for producing nitride semiconductor optical device and epitaxial wafer
US8048702B2 (en) Method of fabricating nitride-based semiconductor optical device
WO2013002389A1 (ja) Ｉｉｉ族窒化物半導体素子、及び、ｉｉｉ族窒化物半導体素子の製造方法
JP5326787B2 (ja) Ｉｉｉ族窒化物半導体レーザダイオード、及びｉｉｉ族窒化物半導体レーザダイオードを作製する方法
WO2012161268A1 (ja) 窒化物半導体レーザ素子、エピタキシャル基板、及び窒化物半導体レーザ素子を作製する方法
JP4940670B2 (ja) 窒化物半導体発光素子を作製する方法
JP6840352B2 (ja) 半導体多層膜ミラー、これを用いた垂直共振器型発光素子及びこれらの製造方法
JPH11354843A (ja) Ｉｉｉ族窒化物系量子ドット構造の製造方法およびその用途
JP5332955B2 (ja) Ｉｉｉ族窒化物半導体レーザ
KR100742989B1 (ko) 질화갈륨계 발광 소자의 제조 방법
JP3543628B2 (ja) 窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法および半導体発光素子の製造方法
JP5120350B2 (ja) Ｉｉｉ族窒化物半導体素子及びエピタキシャルウエハ
JP2008227103A (ja) ＧａＮ系半導体発光素子
KR20090026299A (ko) 질화물 반도체 발광 소자
KR20090021182A (ko) 질화물 반도체 발광 소자
JP2009026956A (ja) 発光素子、発光素子のための基板生産物、および発光素子を作製する方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application