WO2010047297A1 - 窒化物系半導体発光素子を作製する方法、及びエピタキシャルウエハを作製する方法 - Google Patents

窒化物系半導体発光素子を作製する方法、及びエピタキシャルウエハを作製する方法 Download PDF

Info

Publication number
WO2010047297A1
WO2010047297A1 PCT/JP2009/067988 JP2009067988W WO2010047297A1 WO 2010047297 A1 WO2010047297 A1 WO 2010047297A1 JP 2009067988 W JP2009067988 W JP 2009067988W WO 2010047297 A1 WO2010047297 A1 WO 2010047297A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
gallium nitride
based semiconductor
growth temperature
nitride based
Prior art date
Application number
PCT/JP2009/067988
Other languages
English (en)
French (fr)
Inventor
隆道 住友
秋田　勝史
孝史 京野
祐介 善積
Original Assignee
住友電気工業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 住友電気工業株式会社 filed Critical 住友電気工業株式会社
Priority to EP09821994.2A priority Critical patent/EP2352182A4/en
Priority to CN2009801413901A priority patent/CN102187482B/zh
Publication of WO2010047297A1 publication Critical patent/WO2010047297A1/ja
Priority to US13/090,963 priority patent/US20110212560A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02387—Group 13/15 materials
    • H01L21/02389—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02433—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/16—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular crystal structure or orientation, e.g. polycrystalline, amorphous or porous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/30—Structure or shape of the active region; Materials used for the active region
    • H01S5/34—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers
    • H01S5/343—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser
    • H01S5/34333—Structure or shape of the active region; Materials used for the active region comprising quantum well or superlattice structures, e.g. single quantum well [SQW] lasers, multiple quantum well [MQW] lasers or graded index separate confinement heterostructure [GRINSCH] lasers in AIIIBV compounds, e.g. AlGaAs-laser, InP-based laser with a well layer based on Ga(In)N or Ga(In)P, e.g. blue laser

Definitions

  • the present invention relates to a method for producing a nitride-based semiconductor light-emitting element and a method for producing an epitaxial wafer.
  • Patent Document 1 describes a method for manufacturing a semiconductor element.
  • a large number of semiconductor layers are sequentially grown by crystal growth of a group III nitride compound semiconductor to form an active layer.
  • This active layer has a semiconductor layer containing indium (In).
  • After the formation of the active layer at least one p-type semiconductor layer is grown.
  • the crystal growth temperature of the p-type semiconductor layer is not less than 820 degrees Celsius and not more than 910 degrees Celsius.
  • a rare gas (He, Ne, Ar, Kr, Xe, Rn) or nitrogen gas (N 2 ) is used as a carrier gas for carrying the source gas of the p-type semiconductor layer.
  • Patent Document 2 describes a method of manufacturing a nitride semiconductor light emitting device. In this method, after forming the active layer, to grow a p-type Al Z Ga 1-Z N layer at a deposition temperature which is within the range of 950 degrees 800 degrees Celsius on the active layer.
  • Patent Document 3 describes a method for manufacturing a light-emitting element. After the well layer is grown, a part of the barrier layer is grown while being heated, and the remaining barrier layer is grown at a higher growth rate at a constant temperature. Thereafter, the temperature is lowered to grow a well layer. As a result, an MQW having excellent crystallinity and high luminous efficiency can be formed.
  • Patent Document 2 after forming an active layer, a p-type AlGaN layer is grown at a growth temperature of 800 to 950 degrees Celsius.
  • the growth temperature of the barrier layer is higher than the growth temperature of the well layer.
  • the growth temperature of the well layer is 730 degrees Celsius
  • the growth temperature of the barrier layer is 885 degrees Celsius.
  • the p-type semiconductor layer is grown at a growth temperature of 820 ° C. or more and 910 ° C. or less. The growth temperature of this p-type semiconductor is lowered to maintain the crystallinity of the active layer in good quality.
  • Patent Document 3 after the well layer is grown, a part of the barrier layer is grown while being heated, and the remainder of the barrier layer is grown at the temperature after the temperature is raised. This suppresses deterioration of the well layer and improves the crystal quality of the barrier layer.
  • the growth temperature of the well layer made of InGaN decreases as the indium composition of InGaN increases. Therefore, a large temperature difference is generated between the growth temperature optimum for the well layer having a somewhat large indium composition and the growth temperature of the barrier layer.
  • the substrate temperature is raised to the growth temperature of the barrier layer after the growth of the well layer.
  • the well layer is exposed to a temperature higher than its own growth temperature. Therefore, although the degree of deterioration depends on the indium composition of the well layer, the crystal quality of the well layer is lowered by changing the temperature to the growth temperature of the barrier layer. Even in the method of depositing a part of the barrier layer while changing the temperature after the growth of the well layer, the well layer is still exposed to a high temperature due to the temperature change. Due to the temperature change, strain due to the stress between the barrier layer and the well layer is applied to the well layer. According to the inventor's knowledge, it is considered that InGaN growth is different from InGaN growth on the c-plane in a so-called semipolar plane.
  • An object of the present invention is to provide a method for producing an epitaxial wafer for a semiconductor light emitting device.
  • One aspect according to the present invention is a method of fabricating a nitride-based semiconductor light-emitting device.
  • the method includes (a) growing a barrier layer for an active layer on a main surface of a semiconductor region made of a gallium nitride based semiconductor, and (b) forming a well layer for the active layer on the barrier layer. And (c) a step of growing a p-type gallium nitride based semiconductor region on the active layer.
  • the main surface of the semiconductor region shows semipolarity inclined with respect to the c-plane of the gallium nitride semiconductor
  • the barrier layer is made of a gallium nitride semiconductor different from the well layer
  • the well layer is made of InGaN.
  • the well layer has an indium composition of 0.15 or more, the growth temperature of the well layer is the same as the growth temperature of the barrier layer, and the p-type gallium nitride based semiconductor region has one or more p-types.
  • a growth temperature in each of the p-type gallium nitride semiconductor layers is higher than a growth temperature of the well layer and a growth temperature of the barrier layer.
  • Another aspect of the present invention is a method for producing an epitaxial wafer for a nitride-based semiconductor light-emitting device.
  • the method includes (a) growing a barrier layer for an active layer on a main surface of a semiconductor region made of a gallium nitride based semiconductor, and (b) forming a well layer for the active layer on the barrier layer. And (c) a step of growing a p-type gallium nitride based semiconductor layer on the active layer.
  • the main surface of the semiconductor region shows semipolarity inclined with respect to the c-plane of the gallium nitride semiconductor
  • the barrier layer is made of a gallium nitride semiconductor different from the well layer
  • the well layer is made of InGaN.
  • the well layer has an indium composition of 0.15 or more, the growth temperature of the well layer is the same as the growth temperature of the barrier layer, and the p-type gallium nitride based semiconductor region has one or more p-types.
  • a growth temperature in each of the p-type gallium nitride semiconductor layers is higher than a growth temperature of the well layer and a growth temperature of the barrier layer.
  • the growth temperature of the well layer is the same as the growth temperature of the barrier layer, the deterioration of the crystal quality of the well layer during the growth of the barrier layer is suppressed.
  • the growth temperature in each of the p-type gallium nitride based semiconductor layers is higher than the growth temperature of the well layer and the growth temperature of the barrier layer, the growth temperature of the well layer is the same as the growth temperature of the barrier layer. Degradation of the crystal quality of the well layer during the growth of the gallium nitride based semiconductor layer is suppressed.
  • the growth temperature of the well layer and the growth temperature of the barrier layer may be 760 degrees Celsius or higher and 800 degrees Celsius or lower.
  • both the growth temperature of the well layer and the barrier layer are the same temperature within a range of 760 degrees Celsius or higher and 800 degrees Celsius or lower, both the crystal quality of the well layer and the barrier layer is good.
  • the growth temperature of the p-type gallium nitride based semiconductor region may be greater than 950 degrees Celsius and 1000 degrees Celsius or less. According to this method, since the growth temperature of the p-type gallium nitride based semiconductor region is in the above temperature range, the crystal quality and electrical characteristics of the p-type gallium nitride based semiconductor region are both good. In addition, the degradation of the crystal quality of the active layer during the growth of the p-type gallium nitride based semiconductor region is small.
  • the indium composition of the well layer is 0.20 or more and 0.25 or less, the peak wavelength of light emission from the active layer is 500 nm or more, and light emission from the active layer at the peak wavelength.
  • the intensity can indicate a maximum value.
  • the p-type gallium nitride based semiconductor region may include an AlGaN layer. According to this method, the crystal quality and electrical characteristics of the AlGaN layer in the p-type gallium nitride semiconductor region are both good.
  • the p-type gallium nitride based semiconductor region may have a thickness of 40 nm to 200 nm. According to this method, since the p-type gallium nitride based semiconductor region is deposited at the high temperature as described above, generation of pits in the p-type gallium nitride based semiconductor region can be suppressed. Further, since the growth surface of the p-type gallium nitride based semiconductor region can be kept flat, it is possible to deposit the p-type semiconductor region thick in order to reduce the resistance of the p-type gallium nitride based semiconductor region.
  • the method according to the present invention may further include a step of preparing a substrate made of a gallium nitride based semiconductor.
  • the main surface of the substrate is inclined with respect to the c-plane of the gallium nitride semiconductor.
  • the substrate has a main surface made of a gallium nitride semiconductor.
  • a semipolar semiconductor region inclined with respect to the c-plane can be obtained.
  • the method according to the present invention may further include a step of preparing a substrate made of a gallium nitride based semiconductor.
  • the main surface of the substrate is inclined with respect to the (000-1) plane which is the back surface of the c-plane ((0001) plane).
  • the substrate has a main surface made of a gallium nitride based semiconductor.
  • the inclination angle of the main surface of the substrate can be 60 degrees or more and 90 degrees or less. In the method according to the present invention, the inclination angle of the main surface of the semiconductor region can be not less than 60 degrees and not more than 90 degrees. Any tilt angle can be defined with respect to the (0001) plane) or the (000-1) plane.
  • the method according to the present invention may further include a step of performing a heat treatment of the substrate prior to the growth of the gallium nitride based semiconductor.
  • the atmosphere of the heat treatment contains at least ammonia and hydrogen.
  • the substrate surface is cleaned and the substrate surface is modified by heat treatment in an atmosphere containing ammonia and hydrogen.
  • a temperature difference between the maximum value of the growth temperature of the p-type gallium nitride based semiconductor region and the growth temperature of the well layer may be 250 degrees or less.
  • the normal vector of the principal surface of the semiconductor region has a normal of either the c-plane ((0001) plane) or the (000-1) plane that is the back surface of the c-plane. It can be inclined with respect to the vector at an angle ranging from 60 degrees to 90 degrees.
  • the active layer is grown on the main surface of the semiconductor region showing either semipolar or nonpolar tilted at an angle in the range of 60 degrees to 90 degrees. In this angle range, the amount of indium incorporated in the InGaN growth is good, so that InGaN with good crystal quality is formed.
  • the indium composition of the well layer may be 0.20 or more, and the active layer may be provided to generate light having a peak wavelength in a wavelength region of 500 nm or more. This method can be applied to obtain long wavelength light emission.
  • the growth temperature of the well layer and the growth temperature of the barrier layer may be 800 degrees centigrade or less, and the growth temperature of the p-type gallium nitride based semiconductor region is 1000 degrees centigrade or less. Can be. According to this method, since the growth temperature of the well layer is 800 degrees Celsius or less, the change range of the In composition in the InGaN layer can be widened. In addition, since the growth temperature of the p-type gallium nitride based semiconductor region is 1000 degrees Celsius or less, thermal degradation of the InGaN layer can be reduced.
  • the growth temperature of the well layer and the growth temperature of the barrier layer may be 700 degrees Celsius or higher and may be 760 degrees Celsius or lower.
  • This method can be applied to the formation of an active layer that generates light having a peak wavelength of emission wavelength of 400 nm or more and 540 nm or less. It is possible to avoid a decrease in light emission characteristics due to the crystal quality of the InGaN layer.
  • the growth temperature of the p-type gallium nitride based semiconductor region may be greater than 850 degrees Celsius. According to this method, it is possible to suppress degradation of device characteristics due to an increase in resistance of the p-type gallium nitride semiconductor region.
  • the growth temperature of the p-type gallium nitride based semiconductor region may be 950 degrees Celsius or less. According to this method, thermal degradation of the InGaN layer during the growth of the p-type gallium nitride based semiconductor region can be reduced.
  • the temperature difference between the maximum growth temperature of the p-type gallium nitride based semiconductor region and the growth temperature of the well layer may be 200 degrees or less.
  • the InGaN well layer has a relatively low growth temperature or when the In composition of the InGaN well layer is relatively high, the quality of the InGaN is sensitive to thermal stress after film formation.
  • the indium composition of the well layer may be 0.25 or more and 0.35 or less, and the oscillation wavelength of light emitted from the active layer may be 500 nm or more. According to this method, an active layer that generates light having a wavelength longer than that of green light emission can be formed.
  • the p-type gallium nitride based semiconductor region may have a thickness of 50 nm to 700 nm. According to this method, good optical confinement can be provided for the entire p-type gallium nitride based semiconductor region.
  • the cladding layer can be 50 nm or more and 700 nm or less.
  • the method according to the present invention may further include an end face for an optical resonator of the nitride semiconductor light emitting device.
  • the inclination angle of the main surface of the substrate is preferably not less than 63 degrees and not more than 83 degrees. According to this angular range, good In uptake can be obtained in the growth of InGaN. Therefore, the change range of the In composition of the well layer can be expanded, and it is good for the production of an active layer that generates light having a wavelength of 500 nm or more.
  • a method for manufacturing a nitride-based semiconductor light-emitting element that can reduce deterioration of a well layer when forming a p-type gallium nitride-based semiconductor region and a barrier layer.
  • a method for producing an epitaxial wafer for a nitride-based semiconductor light-emitting device that can reduce deterioration of a well layer when forming a p-type gallium nitride-based semiconductor region and a barrier layer.
  • FIG. 1 is a drawing showing a flow of main steps in a method for manufacturing a nitride-based semiconductor light-emitting device and a method for manufacturing an epitaxial wafer according to the present embodiment.
  • FIG. 2 is a drawing showing the main steps in the method for producing a nitride-based semiconductor light-emitting device and the method for producing an epitaxial wafer according to the present embodiment.
  • FIG. 3 is a drawing showing main steps in a method for producing a nitride-based semiconductor light-emitting device and a method for producing an epitaxial wafer according to the present embodiment.
  • FIG. 1 is a drawing showing a flow of main steps in a method for manufacturing a nitride-based semiconductor light-emitting device and a method for manufacturing an epitaxial wafer according to the present embodiment.
  • FIG. 2 is a drawing showing the main steps in the method for producing a nitride-based semiconductor light-emitting device and the method for producing an epi
  • FIG. 4 is a drawing showing main steps in a method for producing a nitride-based semiconductor light-emitting element and a method for producing an epitaxial wafer according to the present embodiment.
  • FIG. 5 is a timing chart showing a change in substrate temperature and a change in raw material gas flow in the subsequent steps after the formation of the active layer.
  • 6 is a view showing a light emitting diode structure manufactured in Example 1.
  • FIG. FIG. 7 is a drawing showing the full width at half maximum of the PL intensity in an LED structure manufactured using various growth conditions.
  • FIG. 8 is a drawing showing a cathodoluminescence image in an LED structure in which a well layer and a barrier layer are grown at the same temperature, and a cathodoluminescence image in an LED structure in which the well layer and the barrier layer are grown at different temperatures.
  • FIG. 9 is a drawing showing the flow of the main steps in the method for producing a nitride-based semiconductor light-emitting device and the method for producing an epitaxial wafer according to the present embodiment.
  • FIG. 10 is a drawing showing the flow of the main steps in the method for producing a nitride-based semiconductor light-emitting device and the method for producing an epitaxial wafer according to the present embodiment.
  • FIG. 9 is a drawing showing the flow of the main steps in the method for producing a nitride-based semiconductor light-emitting device and the method for producing an epitaxial wafer according to the present embodiment.
  • FIG. 10 is a drawing showing the flow of the main steps in the method for
  • FIG. 11 is a timing chart showing a change in substrate temperature and a change in raw material gas flow in a later process after the formation of the light emitting layer.
  • 12 is a drawing showing an epitaxial substrate for a laser diode structure fabricated in Example 2.
  • FIG. 13 is a drawing showing a laser diode structure fabricated in Example 2.
  • FIG. 1 is a drawing showing a flow of main steps in a method for producing a nitride-based semiconductor light-emitting device and a method for producing an epitaxial wafer according to the present embodiment.
  • 2 to 4 are drawings showing main steps in the method of manufacturing the nitride-based semiconductor light-emitting device and the method of manufacturing the epitaxial wafer according to the present embodiment.
  • the nitride-based semiconductor light-emitting element includes, for example, a light-emitting diode or a laser diode.
  • a substrate 11 made of a gallium nitride semiconductor is prepared.
  • the substrate 11 can be made of, for example, GaN, InGaN, AlGaN, or the like.
  • the main surface 11a and the back surface 11b are substantially parallel to each other.
  • the main surface 11a of the substrate 11 is inclined from the c-plane of the gallium nitride semiconductor.
  • the normal line of the main surface 11a intersects with the c-axis of the gallium nitride semiconductor at an inclination angle of 60 degrees or more and 90 degrees or less.
  • the main surface 11a of the substrate 11 can be inclined with respect to the (000-1) plane that is the opposite surface of the c-plane ((0001) plane).
  • the amount of indium incorporation in the InGaN growth of the well layer is on the (0001) plane and the plane having a tilt of 60 degrees or more and 90 degrees or less from the (0001) plane. Since it increases compared to InGaN growth, InGaN having a high In composition can be obtained by growth at a higher temperature than those of these surfaces. Thereby, a well layer with good crystallinity can be obtained.
  • the main surface 11a having the above-mentioned angle exhibits semipolarity or nonpolarity.
  • the substrate 11 is placed in the growth furnace 10.
  • the substrate 11 is heat-treated in the growth furnace 10, as shown in FIG.
  • the atmosphere of the heat treatment includes at least ammonia and hydrogen, for example.
  • the substrate surface 11a is cleaned and the substrate surface 11a is modified by heat treatment in an atmosphere containing ammonia and hydrogen.
  • the modified main surface 11c is provided.
  • a microstep is formed on the substrate main surface 11c, and the microstep includes a plurality of terraces.
  • a gallium nitride based semiconductor is deposited on the substrate 11 by metal organic vapor phase epitaxy using the growth furnace 10.
  • the first conductivity type gallium nitride based semiconductor region 13 is grown on the main surface 11 c of the substrate 11 in the growth furnace 10.
  • the gallium nitride based semiconductor region 13 can include, for example, an n-type AlGaN buffer layer 15 and an n-type GaN layer 17.
  • the aluminum composition of AlGaN is, for example, 0.12.
  • the n-type AlGaN buffer layer 15 is grown on the main surface 11 c of the substrate 11 at 1100 degrees Celsius by supplying an aluminum source, a gallium source, a nitrogen source and silane to the growth reactor 10.
  • the n-type GaN layer 17 is grown on the n-type GaN buffer layer 15 at 1000 degrees Celsius by supplying the growth reactor 10 with a gallium raw material, a nitrogen raw material, and silane.
  • step S ⁇ b> 104 an active layer is grown on the gallium nitride based semiconductor region 13 using the growth furnace 10.
  • the main surface of the semiconductor region in which the active layer is grown shows semipolarity inclined with respect to the c-plane of the gallium nitride semiconductor.
  • the formation of the active layer 25 will be described with reference to FIG.
  • the growth of the underlying semiconductor region on which the active layer 25 is grown ends at time t0.
  • the growth furnace 10 is at the first growth temperature T1 at time t0.
  • the temperature of the growth furnace 10 is changed from the growth temperature T1 to the second growth temperature T2 of the barrier layer 21 (temperature TB in this embodiment) during the period from time t0 to time t1.
  • a nitrogen material such as ammonia is supplied to the growth reactor 10.
  • a barrier layer 21a is grown on the substrate 11 in step S105.
  • the barrier layer 21a is formed at the growth temperature TB during the period from time t1 to time t2.
  • the barrier layer 21a is made of a gallium nitride based semiconductor.
  • This gallium nitride based semiconductor can be made of, for example, undoped GaN, undoped InGaN, undoped AlGaN, or the like.
  • the barrier layer 21a is GaN
  • the barrier layer 21a is grown at 760 degrees Celsius, for example, by supplying a gallium raw material and a nitrogen raw material to the growth reactor 10.
  • the thickness of the barrier layer 21a can be, for example, not less than 10 nm and not more than 20 nm.
  • the growth of the barrier layer 21a is completed.
  • the well layer 23a is grown on the substrate 11 without interrupting the growth.
  • the growth temperature TW is the same as the growth temperature TB, and can be in the range of 760 degrees Celsius or higher and 800 degrees Celsius or lower.
  • the well layer 23a is made of an undoped InGaN semiconductor.
  • the indium composition of the well layer 23a is 0.15 or more.
  • the well layer 23a is InGaN
  • the well layer 23a is grown at 760 degrees Celsius, for example, by supplying an indium raw material, a gallium raw material, and a nitrogen raw material to the growth reactor 10.
  • the thickness of the well layer 23a can be, for example, not less than 2 nm and not more than 5 nm.
  • the growth of the well layer 23a is completed.
  • the barrier layer 21b is grown on the substrate 11 without interrupting the growth.
  • the barrier layer 21b is formed at the growth temperature TB during the period from time t3 to t4.
  • the growth temperature TB is the same as the growth temperature TW, and is in the range of 760 degrees Celsius or higher and 800 degrees Celsius or lower.
  • the barrier layer 21b is made of an undoped GaN semiconductor.
  • the barrier layer 21b is GaN
  • the barrier layer 21b is grown at 760 degrees Celsius, for example, by supplying the gallium raw material and the nitrogen raw material to the growth reactor 10 as described above.
  • the thickness of the barrier layer 21b can be, for example, not less than 10 nm and not more than 20 nm.
  • step S108 the well layer and the barrier layer are repeatedly grown without interrupting the growth.
  • the well layers 23b and 23c are grown in the same manner as the well layer 23a during the period of time t4 to t5 and t6 to t7.
  • the barrier layers 21c and 21d are grown in the same manner as the barrier layer 21b.
  • the barrier layers 21a to 21d and the well layers 23a to 23c are alternately and continuously grown.
  • the barrier layers 21a to 21d are made of a gallium nitride based semiconductor different from the well layers 23a to 23c
  • the growth temperature TW of the well layers 23a to 23c is the growth of the barrier layers 21a to 21d. Same as temperature TB. Therefore, deterioration of the crystal quality of the well layers 23a to 23c during the growth of the barrier layers 21a to 21d is suppressed.
  • the main surface of the semiconductor region on which the barrier layer is grown exhibits semipolarity inclined with respect to the c-plane of the gallium nitride semiconductor.
  • the main surface of the semiconductor region in which the well layer is grown exhibits semipolarity that is inclined with respect to the c-plane of the gallium nitride semiconductor.
  • the growth of the active layer 25 is completed.
  • the growth furnace 10 is at the temperature T2 at time t8.
  • the temperature of the growth furnace 10 is changed from the temperature T2 to the growth temperature T3 of the p-type conductive gallium nitride based semiconductor region during the period from time t8 to time t9.
  • the temperature change is completed, and the growth furnace 10 is set to the temperature T3.
  • the p-type conductive gallium nitride semiconductor region 31 is grown on the active layer 25.
  • the electron block layer 27 is grown on the active layer 25.
  • the electron block layer 27 is made of, for example, AlGaN, and the growth of the p-type AlGaN layer is performed during a period from time t9 to t10.
  • the AlGaN layer is grown on the substrate 11 at 1000 degrees Celsius by supplying an aluminum source, a gallium source, a nitrogen source and cyclopentadienyl magnesium (Cp 2 Mg) to the growth reactor 10.
  • the aluminum composition of AlGaN is, for example, 0.18.
  • the contact layer 29 is grown on the active layer 25.
  • the growth of the contact layer 29 is performed during the period from time t10 to t11.
  • the contact layer 29 is, for example, a p-type GaN layer, and the p-type GaN layer is grown on the electron block layer at 1000 degrees Celsius by supplying the growth reactor 10 with a gallium material, a nitrogen material, and Cp 2 Mg.
  • the p-type GaN layer for the contact layer 29 is grown without changing the temperature of the growth reactor 10 and without interrupting the growth.
  • an epitaxial wafer 33 is obtained as shown in FIG.
  • step S110 electrodes are formed on the epitaxial wafer 33.
  • An anode is formed on the p-type GaN layer 29 and a cathode is formed on the back surface of the substrate 11.
  • the growth temperature T3 in the p-type gallium nitride based semiconductor layers 27 and 29 is higher than the growth temperature TW of the well layers 23a to 23c and the growth temperature TB of the barrier layers 21a to 21d
  • the growth temperature T3 of the p-type gallium nitride based semiconductor layers 27 and 29 can be greater than 950 degrees Celsius and 1000 degrees Celsius or less. Since the growth temperature T3 of the p-type gallium nitride based semiconductor layers 27 and 29 is in the above temperature range, the crystal quality and electrical characteristics of the p-type gallium nitride based semiconductor layers 27 and 29 are both good. The quality of the active layer is also good.
  • the p-type gallium nitride based semiconductor region 31 includes an AlGaN layer, and both the crystal quality and electrical characteristics of the AlGaN layer in the p-type gallium nitride based semiconductor region are good in the above temperature range.
  • the thickness of the p-type gallium nitride based semiconductor region 31 can be 40 nm or more and 200 nm or less. Since the p-type gallium nitride based semiconductor region 31 is deposited at a high temperature greater than 950 degrees Celsius and 1000 degrees Celsius or less, generation of pits in the p-type gallium nitride based semiconductor region 31 can be suppressed. Since the growth surface of the p-type gallium nitride based semiconductor region 31 can be kept flat, the p-type contact layer can be grown thick in order to reduce the resistance of the p-type gallium nitride based semiconductor region 31. Such a thickness range is, for example, not less than 10 nm and not more than 100 nm.
  • the temperature difference between the maximum value of the growth temperature of the p-type gallium nitride based semiconductor region 31 and the growth temperature of the well layers 23a to 23c can be 250 degrees or less. Thereby, deterioration of the crystal quality of the active layer during the growth of the p-type gallium nitride based semiconductor region 31 can be reduced.
  • the temperature difference between the maximum growth temperature of the p-type gallium nitride based semiconductor region 31 and the growth temperature of the well layers 23a to 23c can be 140 degrees or more. A p-type gallium nitride semiconductor region 31 with good crystal quality can be obtained.
  • the indium composition of the well layers 23a to 23c is 0.20 or more and 0.25 or less, and the peak wavelength of light emission from the active layer 25 is 500 nm or more.
  • the light emission intensity from the active layer 25 can show the maximum value at the peak wavelength.
  • the growth temperature TW of the well layers 23a to 23c is the same as the growth temperature TB of the barrier layers 21a to 21d. It can be suppressed that the crystal quality of the well layers 23a to 23c is deteriorated during the growth of the gallium nitride based semiconductor layers 27 and 29 and the barrier layers 21a to 21d.
  • FIG. 6 is a view showing a light emitting diode structure LED manufactured in this example.
  • Several GaN wafers 41 having a main surface made of a gallium nitride based semiconductor were prepared. The off-angles on the main surface of these GaN wafers 41 were 5 to 10 degrees with respect to the c-plane of GaN.
  • the GaN wafer 41 exhibits n conductivity, and its main surface has semipolarity.
  • a plurality of gallium nitride based semiconductor films were grown on these GaN wafers 41 by metal organic vapor phase epitaxy.
  • Trimethylgallium (TMG), trimethylaluminum (TMA), trimethylindium (TMI), and ammonia (MH 3 ) were used as raw materials for the metal organic chemical vapor deposition method. Further, silane (SiH 4 ) and bisque pentadienyl magnesium (Cp 2 Mg) were used as dopants. After the GaN wafer was placed in the growth furnace, the GaN wafer 41 was thermally cleaned. Hydrogen and ammonia were supplied to the growth furnace for this heat treatment. The temperature of the heat treatment was, for example, 1050 degrees Celsius. As the heat treatment temperature, a temperature in the range of 1000 degrees Celsius or higher and 1100 degrees Celsius or lower can be used.
  • an n-type AlGaN buffer layer 43 was grown.
  • the growth temperature was, for example, 1100 degrees Celsius.
  • the Al composition was 0.12.
  • the dopant concentration of the n-type AlGaN layer 43 is, for example, 1 ⁇ 10 18 cm ⁇ 3 and the film thickness is, for example, 50 nm.
  • n-type GaN semiconductor layer 45 was grown on the buffer layer 43.
  • the growth temperature was, for example, 1000 degrees Celsius.
  • the dopant concentration of the n-type GaN layer 45 is 2 ⁇ 10 18 cm ⁇ 3 , for example, and the film thickness is 2000 nm, for example.
  • the active layer 47 was grown on the n-type gallium nitride semiconductor region 49.
  • the growth temperature of the active layer 47 was, for example, 760 degrees Celsius.
  • a barrier layer 47a made of GaN was grown.
  • the thickness of the barrier layer 47a was 15 nm.
  • a well layer 47b made of InGaN was continuously grown without interrupting growth.
  • the thickness of the well layer 47b was 5 nm.
  • the indium composition of the well layer 47b was 20%.
  • a barrier layer 47c made of GaN was continuously grown on the well layer 47b without interrupting the growth.
  • the growth of the well layers 47d and 47f and the barrier layers 47e and 47g was repeated to form the active layer 47 including the three well layers 47b, 47d and 47f.
  • the growth furnace temperature was changed to the growth temperature of the p-type gallium nitride based semiconductor region 51. This temperature was, for example, 1000 degrees Celsius.
  • a p-type AlGaN layer 53 was grown on the active layer 47.
  • the Al composition was 0.18.
  • the dopant concentration of the p-type AlGaN layer 53 is, for example, 5 ⁇ 10 17 cm ⁇ 3 and the film thickness is, for example, 20 nm.
  • a p-type GaN layer 55 was grown on the p-type AlGaN layer 53.
  • the dopant concentration of the p-type GaN layer 55 is, for example, 1 ⁇ 10 18 cm ⁇ 3 and the film thickness is, for example, 50 nm.
  • the epitaxial wafer E was completed by these epitaxial growth processes.
  • An anode electrode 59 a was formed on the contact layer of the p-type GaN layer 57.
  • Ni / Au is used for the anode electrode 59a.
  • the back surface of the GaN wafer of this substrate product was ground to produce a substrate product having a thickness of 100 micrometers.
  • a cathode electrode 59b was formed on the ground back surface.
  • Al is used for the cathode electrode 59b.
  • an epitaxial wafer C was fabricated using a well layer growth temperature of 760 degrees Celsius and a barrier layer growth temperature of 940 degrees Celsius.
  • the primary satellite peak intensity (arbitrary unit) was as follows. Epitaxial wafer E: 28-32 Epitaxial wafer C: 5-15. Thus, the primary satellite peak intensity of the epitaxial wafer E was excellent, and it was shown that the interface between the well layer and the barrier layer of the epitaxial wafer E was steep.
  • the inventor has grown at various temperatures with the same temperature of the well layer and the barrier layer of the active layer. This temperature ranges from 760 degrees Celsius to 800 degrees Celsius,
  • the well layer was grown at an indium raw material flow rate suitable for the intended emission wavelength (for example, emission wavelength of 500 nm or more).
  • the barrier layer was grown at the same temperature as this growth temperature.
  • the growth temperature of an InGaN well layer having an In composition for obtaining an emission wavelength of 500 m or more must be a low temperature of 800 degrees Celsius or less. For this reason, the temperature difference between the well layer and the barrier layer becomes about 100 degrees, and the well layer is deteriorated due to etching of the well layer in the temperature raising process for realizing the temperature difference. As a result, the photoluminescence spectrum intensity decreased.
  • the temperature difference between the well layer and the barrier layer is small compared to the above value, the temperature rise time is small, and the indium composition of the well layer is also low, resulting in growth with a temperature difference. As a result, the deterioration of the well layer is small. Also, by raising the temperature of the barrier layer above the growth temperature of the well layer, the crystal quality of the barrier layer is improved, resulting in an increase in emission intensity.
  • the indium composition of the well layer becomes large, and it is necessary to increase the temperature difference between the well layer and the barrier layer. As a result, the deterioration of the well layer due to the phenomenon increases. For this reason, the emission intensity is weakened.
  • the well layer and the barrier layer are preferably grown at the same growth temperature.
  • the number of well layers in the active layer can be 2-5.
  • FIG. 7 is a drawing showing the full width at half maximum of the PL intensity in an LED structure manufactured using various growth conditions. Referring to FIG. 7, there are shown plots P1 to P11 of the LED structure in which the well layer and the barrier layer are grown at the same temperature, and plots C1 to C10 of the LED structure in which the well layer and the barrier layer are grown at different temperatures. .
  • P1 P1 770 degrees Celsius, 3 nm / 15 nm, 27 nm
  • Plot P2 760 degrees Celsius, 2.7 nm / 15 nm, 29 nm
  • Plot P3 760 degrees Celsius, 3 nm / 15 nm, 30 nm
  • Plot P4 760 degrees Celsius, 3 nm / 15 nm, 31 nm
  • Plot P5 760 degrees Celsius, 3 nm / 15 nm, 29 nm
  • Plot P6 760 degrees Celsius, 3 nm / 15 nm, 29 nm
  • Plot P7 760 degrees Celsius, 3 nm / 15 nm, 29 nm
  • Plot P8 760 degrees Celsius, 3 nm / 15 nm, 33 nm
  • Plot P9 760 degrees Celsius, 3 nm / 15 nm, 34 nm
  • Plot P9 760 degrees Celsius, 3 nm / 15 nm
  • the full width at half maximum is improved in the wavelength region of the emission wavelength of 500 nm or more.
  • InGaN having a large indium composition for example, 0.2 or more
  • the fluctuation of the indium composition is improved. Arise. Due to this fluctuation, the etching amount on the surface of the well layer varies when the temperature of the barrier layer is increased to the growth temperature after the well layer is grown.
  • the distribution of the full width at half maximum increases as shown by the plot “ ⁇ ” in FIG. Due to the above-mentioned variation, it is considered that the in-plane distribution is increased at the full width at half maximum and the peak wavelength.
  • the plot “ ⁇ ” when the barrier layer and the well layer are grown at the same growth temperature, the distribution of the full width at half maximum increases.
  • FIG. 8A is a cathode luminescence image in an LED structure in which a well layer and a barrier layer are grown at the same temperature
  • FIG. 8B is a cathode in an LED structure in which the well layer and the barrier layer are grown at different temperatures. It is a luminescence image. Referring to FIG. 8A, the light emission image is uniform and the light emission is uniform. However, referring to FIG. 8B, a black portion is observed. This is a non-light emitting area, and the light emission image is uneven.
  • FIG. 11 is a timing chart showing a change in substrate temperature and a change in raw material gas flow in the steps after the formation of the light emitting layer.
  • step S201 several GaN wafers 61 having a main surface made of a gallium nitride based semiconductor were prepared.
  • the main surfaces of these GaN wafers 61 have (20-21) planes inclined at an angle of 75 degrees in the m-axis direction from the c-axis as constituent surfaces.
  • the GaN wafer 61 exhibits n conductivity, and its main surface has semipolarity.
  • a plurality of gallium nitride based semiconductor films were grown on these GaN wafers 61 by metal organic vapor phase epitaxy.
  • Trimethylgallium (TMG), trimethylaluminum (TMA), trimethylindium (TMI), and ammonia (MH 3 ) were used as raw materials for the metal organic chemical vapor deposition method. Further, silane (SiH 4 ) and bisque pentadienyl magnesium (Cp 2 Mg) were used as dopants.
  • thermal cleaning of the GaN wafer 61 is performed in step S202. Hydrogen and ammonia were supplied to the growth furnace for this heat treatment.
  • the temperature of the heat treatment was, for example, 1050 degrees Celsius. As the heat treatment temperature, a temperature in the range of 1000 degrees Celsius or higher and 1100 degrees Celsius or lower can be used.
  • the gallium nitride based semiconductor layer 63 was grown at the substrate temperature T4.
  • the gallium nitride based semiconductor layer 63 InAlGaN, AlGaN, GaN or the like can be grown.
  • an n-type InAlGaN layer for example, containing at least gallium, indium, and aluminum as a group III and nitrogen as a group V was grown.
  • the growth temperature was, for example, 1100 degrees Celsius.
  • the Al composition was 0.14, for example, and the indium composition was 0.03, for example.
  • the dopant concentration (for example, silicon) of the n-type InAlGaN layer is, for example, 1 ⁇ 10 18 cm ⁇ 3 and the film thickness is, for example, 2300 nm.
  • the n-type InAlGaN layer 63 functions as an n-type cladding layer, for example.
  • a light emitting layer was formed on the clad layer 63 in step S204.
  • the light guide layer 65 was grown in step S205. The process from the growth of the n-side light guide layer to the growth of the p-side light guide layer will be described with reference to FIG.
  • the optical guide layer 65 includes a gallium nitride based semiconductor having a band gap smaller than that of the cladding layer 63.
  • the GaN semiconductor layer 65a was grown on the cladding layer 63 at the growth temperature T4 during the period of time S0 to S1.
  • the growth temperature T4 was, for example, 1100 degrees Celsius.
  • an n-type dopant is added to the GaN layer 65, and the dopant concentration (for example, silicon) is, for example, 1.0 ⁇ 10 18 cm ⁇ 3 .
  • the film thickness was 250 nm, for example.
  • the substrate temperature was changed from the growth temperature T4 for the GaN semiconductor layer 65a to the growth temperature T5 for the InGaN semiconductor layer 65b during the period of time S1 to S2.
  • the InGaN semiconductor layer 65b was grown on the GaN semiconductor layer 65a during the period of time S2 to S3.
  • the growth temperature T5 was, for example, 890 degrees Celsius.
  • the InGaN layer 65b was undoped, for example.
  • the film thickness was, for example, 100 nm, and the indium composition was, for example, 0.03.
  • step S209 the active layer 67 was grown.
  • step S209-1 the substrate temperature was changed from the growth temperature for the InGaN semiconductor layer 65b to the growth temperature for the active layer 67 during the period of time S3 to S4. After this temperature change, an active layer 67 was grown on the n-type gallium nitride based semiconductor region 63 and the InGaN semiconductor layer 65b.
  • the growth temperature of the active layer 67 was, for example, 720 degrees Celsius.
  • step S209-2 TMG and ammonia were supplied to the growth reactor during the period of time S4 to S5 to grow the barrier layer 67a made of GaN.
  • the thickness of the barrier layer 67a was 15 nm.
  • step S209-3 TMG, TMI, and ammonia were supplied to the growth reactor during the period of time S5 to S6 to grow the well layer 67b made of InGaN.
  • the thickness of the well layer 67b was 3 nm.
  • the indium composition of the well layer 67b was 0.30.
  • Step S209-4 a barrier layer 67c made of GaN was continuously grown on the well layer 67b during the period of time S6 to S7 without interruption of growth.
  • the well layers 67d and 67f and the process S209-4 in step S209-3 were formed by repeating the growth of the barrier layers 67e and 67g.
  • the substrate temperature was changed from the growth temperature T5 for the active layer 67 to the growth temperature T6 for the InGaN semiconductor layer 71b in the period of time S11 to S12.
  • the well layer is undoped.
  • the barrier layer can be undoped, for example.
  • step S210 the light guide layer 71 was grown.
  • This light guide layer 71 was grown prior to the growth of the p-type gallium nitride semiconductor region 73.
  • the light guide layer 71 includes a gallium nitride semiconductor having a band gap smaller than that of the p-type gallium nitride semiconductor region 73.
  • the InGaN semiconductor layer 71b was grown on the active layer 67 during the period of time S12 to S13.
  • the growth temperature was, for example, 890 degrees Celsius.
  • the InGaN layer 71b was undoped.
  • the film thickness was 100 nm, for example, and the indium composition was 0.03.
  • step S212 the GaN semiconductor layer 71a was grown on the InGaN semiconductor layer 71b during the period of time S13 to S14.
  • the growth temperature was, for example, 890 degrees Celsius.
  • p dopant is added to the GaN layer 65, the dopant concentration (eg, magnesium) is, for example, 3 ⁇ 10 18 cm ⁇ 3 , and the film thickness is, for example, 250 nm.
  • the p-type gallium nitride based semiconductor region 73 is grown.
  • the growth temperature for the p-type gallium nitride based semiconductor region 73 was the same as the growth temperature for the light guide layer.
  • the substrate temperature can be changed from the growth temperature for the light guide layer to the growth temperature for the p-type gallium nitride based semiconductor region 73 (for example, the electron block layer, the cladding layer, and the contact layer). In this case, the substrate temperature is changed to the growth temperature of the p-type gallium nitride semiconductor region 73 by adjusting the temperature of the growth furnace.
  • the temperature for the p-type gallium nitride based semiconductor region 73 is, for example, 890 degrees Celsius.
  • a p-type gallium nitride based semiconductor layer 75 was grown on the active layer 67 and the light guide layer 71 in step S214.
  • As the p-type gallium nitride based semiconductor layer 75 for example, an AlGaN layer is grown. This AlGaN layer serves as an electron block layer, for example.
  • the Al composition is, for example, 0.11
  • the dopant concentration is, for example, 3 ⁇ 10 18 cm ⁇ 3
  • the film thickness is, for example, 10 nm.
  • the position of the electron blocking layer can be provided, for example, between the active layer and the light guide layer, or can be provided between the inner light guide layer and the outer light guide layer.
  • a gallium nitride based semiconductor layer 77 was grown.
  • the gallium nitride based semiconductor layer 77 can be made of, for example, p-type InAlGaN, p-type AlGaN semiconductor, or the like.
  • a gallium nitride based semiconductor layer containing at least gallium, indium and aluminum as a group III and nitrogen as a group V was grown.
  • the growth temperature was, for example, 890 degrees Celsius.
  • the Al composition was 0.14 and the indium composition was 0.03.
  • the dopant concentration (for example, magnesium) of the gallium nitride based semiconductor layer 77 is, for example, 1 ⁇ 10 18 cm ⁇ 3 and the film thickness is, for example, 400 nm.
  • This InAlGaN layer serves as a cladding layer, for example.
  • a p-type gallium nitride based semiconductor layer 79 was grown in step S216.
  • the p-type gallium nitride based semiconductor layer 79 includes a gallium nitride based semiconductor such as GaN, AlGaN, or InAlGaN having a band gap smaller than that of the gallium nitride based semiconductor layer 77.
  • a p-type GaN layer was grown as the p-type gallium nitride based semiconductor region 79.
  • the dopant concentration of the p-type GaN layer is, for example, 1 ⁇ 10 18 cm ⁇ 3 and the film thickness is, for example, 50 nm.
  • the p-type GaN layer serves as a contact layer, for example.
  • the epitaxial wafer ELD shown in FIG. 12 was completed by these epitaxial growth processes.
  • the epitaxial wafer ELD includes a laser diode structure formed on a semipolar substrate having a main surface inclined by 75 degrees.
  • the photoluminescence (PL) spectrum of the epitaxial wafer ELD was measured.
  • the full width at half maximum of the PL spectrum was 30 nm. This full width at half maximum showed a better spectrum than other growth flows. Since the active layer was formed at a single temperature, a light emitting layer without quality deterioration could be grown.
  • step S217 electrodes were formed on the epitaxial wafer ELD.
  • the anode electrode 59 a is formed on the contact layer of the p-type GaN layer 79.
  • Ni / Au is used for the anode electrode 81a.
  • the back surface of the GaN wafer of this substrate product was ground to produce a substrate product having a thickness of 100 micrometers.
  • a cathode electrode 81b was formed on the ground back surface.
  • Al is used for the cathode electrode 81b.
  • FIG. 13 is a drawing showing a laser diode structure LD fabricated in this example.
  • the laser diode structure LD shown in FIG. 13 includes a pair of cross sections CV1, CV2 for the resonator.
  • the threshold current density was 4 kA / cm 2 or less.
  • the growth temperature of the InGaN well layer and the barrier layer is preferably 700 degrees Celsius or higher.
  • the growth temperature of the InGaN well layer and the barrier layer is preferably 760 degrees centigrade or less. This range is applicable to the formation of an active layer that generates light having a peak wavelength of 400 nm or more and 540 nm or less. By this temperature range, it is possible to avoid a decrease in light emission characteristics due to the crystal quality of the InGaN layer.
  • the growth temperature of the p-type gallium nitride semiconductor region is preferably higher than 850 degrees Celsius.
  • a growth temperature higher than 850 degrees Celsius can suppress a decrease in device characteristics due to an increase in resistance in the p-type gallium nitride based semiconductor region.
  • the growth temperature of the p-type gallium nitride based semiconductor region is preferably 950 degrees Celsius or less.
  • a growth temperature of 950 degrees Celsius or less can reduce thermal degradation of InGaN during the growth of the p-type gallium nitride based semiconductor region.
  • the temperature difference between the maximum growth temperature of the p-type gallium nitride based semiconductor region and the growth temperature of the well layer is preferably 200 degrees or less.
  • the growth temperature of the InGaN well layer is made relatively low, and the In composition of the InGaN well layer is made relatively high. At these times, the quality of the InGaN becomes sensitive to thermal stress after film formation. In order to avoid this thermal degradation of InGaN, it is preferable not to use a high growth temperature for the growth of the p-type gallium nitride based semiconductor region.
  • the indium composition of the well layer is preferably 0.25 or more and 0.35 or less, and the oscillation wavelength of light emitted from the active layer can be 500 nm or more.
  • the active layer can generate green light or light having a longer wavelength than green light emission.
  • the thickness of the p-type gallium nitride based semiconductor region is preferably 50 nm or more and 700 nm or less. According to this method, good optical confinement can be provided for the entire p-type gallium nitride based semiconductor region.
  • the thickness of the cladding layer can be 50 nm or more and 700 nm or less.
  • the inclination angle of the main surface of the GaN substrate for the nitride-based semiconductor light-emitting device is in the range of not less than 63 degrees and not more than 83 degrees, good In uptake can be obtained in the growth of InGaN. Therefore, the change range of the In composition of the well layer can be expanded, and it is good for the production of an active layer that generates light having a wavelength of 500 nm or more.
  • epitaxial wafer 41 ... GaN wafer, 43 ... n-type AlGaN layer, 45 ... n-type GaN semiconductor layer, 47 ... active layer 47a, 47c, 47e, 47g ... barrier layers, 47b, 47d, 47f ... well layers, 49 ... n-type gallium nitride semiconductor regions, 51 ... p-type gallium nitride semiconductor regions, 53 ... p AlGaN layer, 55 ... p-type GaN layer, 59a ... anode electrode, 59b ... cathode electrode, C ... epitaxial wafer, E ... epitaxial wafer, 61 ... GaN wafer, 63 ...
  • gallium nitride based semiconductor layer 65 ... light guide layer, 65a ... GaN semiconductor layer, 65b ... InGaN semiconductor layer, 67 ... active layer, 67a, 67c, 67e, 67g ... barrier layer, 67b, 67d, 67f ... well layer, 71 ... light guide layer, 71b ... InGaN semiconductor layer, 71a ... GaN semiconductor layer, 73 ... p-type gallium nitride semiconductor region, 75 ... p-type gallium nitride semiconductor layer, 77 ... gallium nitride semiconductor layer, 79 ... p-type gallium nitride semiconductor layer, ELD ... epitaxial wafer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Biophysics (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Materials Engineering (AREA)
  • Led Devices (AREA)
  • Semiconductor Lasers (AREA)

Abstract

ｐ型窒化ガリウム系半導体領域及び障壁層を形成する際に井戸層の劣化を低減可能な、窒化物系半導体発光素子を作製する方法を提供する。窒化ガリウム系半導体領域１３を成長した後に、基板１１上に障壁層２１ａを成長する。障壁層２１ａは時刻ｔ１～ｔ２の期間に成長温度ＴＢで形成される。成長温度ＴＢ（＝Ｔ２）は摂氏７６０度以上摂氏８００度以下の範囲である。時刻ｔ２で障壁層２１ａの成長が終了する。障壁層２１ａを成長した後に、成長中断を行うことなく基板１１上に井戸層２３ａを成長する。井戸層２３ａは、時刻ｔ２～ｔ３の期間に成長温度ＴＷ（＝Ｔ２）で形成される。成長温度ＴＷは成長温度ＴＢと同じであり、また摂氏７６０度以上摂氏８００度以下の範囲であることができる。井戸層２３ａのインジウム組成は０．１５以上である。次いで、成長中断を行うことなく井戸層及び障壁層の成長を繰り返して行う。

Description

窒化物系半導体発光素子を作製する方法、及びエピタキシャルウエハを作製する方法
　本発明は、窒化物系半導体発光素子を作製する方法、及びエピタキシャルウエハを作製する方法に関する。
　特許文献１には、半導体素子の製造方法が記載されている。この方法では、III族窒化物系化合物半導体の結晶成長によって多数の半導体層を順に成長して活性層を形成する。この活性層は、インジウム（Ｉｎ）を含んだ半導体層を有して成る。活性層の形成後には、少なくとも１層のｐ型半導体層が成長される。ｐ型半導体層の結晶成長温度は摂氏８２０度以上摂氏９１０度以下である。ｐ型半導体層の原料ガスを運ぶキャリアガスとして、希ガス（Ｈｅ，Ｎｅ，Ａｒ，Ｋｒ，Ｘｅ，Ｒｎ）又は窒素ガス（Ｎ２）が用いられる。
　特許文献２には、窒化物半導体発光素子を作製する方法が記載されている。この方法では、活性層を形成した後に、摂氏８００度以上摂氏９５０度以下の範囲内にある成膜温度でｐ型ＡｌＺＧａ１－ＺＮ膜を活性層上に成長する。
　特許文献３には、発光素子の製造方法が記載されている。井戸層の成長後に、障壁層の一部を昇温しながら成長し、さらに一定温度で残りの障壁層をより大きな成長速度で成長する。この後に、降温して井戸層を成長する。これによって、結晶性に優れ、発光効率の高いＭＱＷを形成できる。
特開２００４－３６３４０１号公報 特開２００７－２０１０９９号公報 特開２００２－４３６１８号公報
　特許文献２では、活性層を形成した後に、成長温度を摂氏８００度から摂氏９５０度でｐ型ＡｌＧａＮ層を成長している。特許文献１及び３の方法では、障壁層の成長温度は井戸層の成長温度よりも高い。特許文献１では、井戸層の成長温度が摂氏７３０度であり、障壁層の成長温度が摂氏８８５度である。活性層の形成後に、摂氏８２０度以上摂氏９１０度以下の成長温度でｐ型半導体層を成長している。このｐ型半導体の成長温度を低くして、活性層の結晶性を良質に維持している。特許文献３では、井戸層の成長後に、障壁層の一部を昇温しながら成長すると共に、昇温後の温度で障壁層の残りを成長する。これによって、井戸層の劣化を抑制すると共に障壁層の結晶品質を向上させている。
　ＩｎＧａＮからなる井戸層の成長温度は、ＩｎＧａＮのインジウム組成が増加するにつれて低くなる。故に、大きな温度差が、ある程度大きなインジウム組成の井戸層に最適な成長温度と障壁層の成長温度との間に生じる。
　また、井戸層の成長温度が障壁層の成長温度と異なるとき、井戸層の成長後に、基板温度を障壁層の成長温度まで上昇させる。この温度変更の期間中に、井戸層は、それ自身の成長温度よりも高い温度に晒される。これ故に、劣化の程度は井戸層のインジウム組成に依存するけれども、障壁層の成長温度への温度変更により井戸層の結晶品質は低下させられる。井戸層の成長後に温度を変更しながら障壁層の一部を堆積する方法でも、井戸層が温度変更による高温に晒されていることには変わりない。温度の変更により、障壁層と井戸層との間の応力に起因する歪みが井戸層に加わる。発明者の知見によれば、いわゆる半極性面においてＩｎＧａＮ成長は、ｃ面上へのＩｎＧａＮ成長と異なっていると考えられる。
　本発明は、ｐ型窒化ガリウム系半導体領域及び障壁層を形成する際に井戸層の劣化を低減可能な、窒化物系半導体発光素子を作製する方法を提供することを目的とし、また、窒化物系半導体発光素子のためのエピタキシャルウエハを作製する方法を提供することを目的とする。
　本発明に係る一側面は、窒化物系半導体発光素子を作製する方法である。この方法は、（ａ）窒化ガリウム系半導体からなる半導体領域の主面上に、活性層のための障壁層を成長する工程と、（ｂ）前記活性層のための井戸層を前記障壁層上に成長する工程と、（ｃ）前記活性層上に、ｐ型窒化ガリウム系半導体領域を成長する工程とを備える。前記半導体領域の前記主面は、前記窒化ガリウム系半導体のｃ面に対して傾斜した半極性を示しており、前記障壁層は前記井戸層と異なる窒化ガリウム系半導体からなり、前記井戸層はＩｎＧａＮからなり、前記井戸層のインジウム組成は０．１５以上であり、前記井戸層の成長温度は前記障壁層の成長温度と同じであり、前記ｐ型窒化ガリウム系半導体領域は一又は複数のｐ型窒化ガリウム系半導体層を含み、前記ｐ型窒化ガリウム系半導体層の各々における成長温度は前記井戸層の成長温度及び前記障壁層の成長温度よりも大きい。
　本発明に係る別の側面は、窒化物系半導体発光素子のためのエピタキシャルウエハを作製する方法である。この方法は、（ａ）窒化ガリウム系半導体からなる半導体領域の主面上に、活性層のための障壁層を成長する工程と、（ｂ）前記活性層のための井戸層を前記障壁層上に成長する工程と、（ｃ）前記活性層上に、ｐ型窒化ガリウム系半導体層を成長する工程とを備える。前記半導体領域の前記主面は、前記窒化ガリウム系半導体のｃ面に対して傾斜した半極性を示しており、前記障壁層は前記井戸層と異なる窒化ガリウム系半導体からなり、前記井戸層はＩｎＧａＮからなり、前記井戸層のインジウム組成は０．１５以上であり、前記井戸層の成長温度は前記障壁層の成長温度に同じであり、前記ｐ型窒化ガリウム系半導体領域は一又は複数のｐ型窒化ガリウム系半導体層を含み、前記ｐ型窒化ガリウム系半導体層の各々における成長温度は前記井戸層の成長温度及び前記障壁層の成長温度よりも大きい。
　上記の方法によれば、井戸層の成長温度が障壁層の成長温度に同じであるので、障壁層の成長中における井戸層の結晶品質の低下が抑制される。また、ｐ型窒化ガリウム系半導体層の各々における成長温度が井戸層の成長温度及び障壁層の成長温度よりも大きけれども、井戸層の成長温度が障壁層の成長温度と同じであるので、ｐ型窒化ガリウム系半導体層の成長中における井戸層の結晶品質の低下が抑制される。
　本発明に係る方法では、前記井戸層の前記成長温度及び前記障壁層の前記成長温度は摂氏７６０度以上摂氏８００度以下であることができる。この方法では、井戸層及び障壁層の成長温度の両方が、摂氏７６０度以上摂氏８００度以下の範囲内で同じ温度であるので、井戸層及び障壁層の結晶品質が共に良好である。
　本発明に係る方法では、前記ｐ型窒化ガリウム系半導体領域の前記成長温度は摂氏９５０度より大きく摂氏１０００度以下であることができる。この方法によれば、ｐ型窒化ガリウム系半導体領域の成長温度が上記の温度範囲であるので、ｐ型窒化ガリウム系半導体領域の結晶品質及び電気的特性が共に良好である。また、ｐ型窒化ガリウム系半導体領域の成長中における活性層の結晶品質の低下は小さい。
　本発明に係る方法では、前記井戸層のインジウム組成は０．２０以上０．２５以下であり、前記活性層からの発光のピーク波長は５００ｎｍ以上であり、前記ピーク波長で前記活性層からの発光強度は最大値を示すことができる。この方法によれば、井戸層のインジウム組成が上記の範囲にあるとき、井戸層の成長温度が障壁層の成長温度と同じであれば、ｐ型窒化ガリウム系半導体層及び障壁層の成長中における井戸層の結晶品質の低下が抑制される。
　本発明に係る方法では、前記ｐ型窒化ガリウム系半導体領域はＡｌＧａＮ層を含むことができる。この方法によれば、ｐ型窒化ガリウム系半導体領域のＡｌＧａＮ層の結晶品質及び電気的特性が共に良好である。
　本発明に係る方法では、前記ｐ型窒化ガリウム系半導体領域の厚さは４０ｎｍ以上２００ｎｍ以下であることができる。この方法によれば、ｐ型窒化ガリウム系半導体領域を上記のような高温で堆積するので、ｐ型窒化ガリウム系半導体領域においてピットの発生を抑えられる。また、ｐ型窒化ガリウム系半導体領域の成長表面を平坦に維持できるので、ｐ型窒化ガリウム系半導体領域の低抵抗化のためにｐ型半導体領域を厚く堆積することが可能になる。
　本発明に係る方法は、窒化ガリウム系半導体からなる基板を準備する工程を更に備えることができる。前記基板の主面は、前記窒化ガリウム系半導体のｃ面に対して傾斜している。
　この方法によれば、上記の基板は窒化ガリウム系半導体からなる主面を有する。この基板を用いることによって、ｃ面に対して傾斜した半極性面の半導体領域を得ることができる。
　本発明に係る方法は、窒化ガリウム系半導体からなる基板を準備する工程を更に備えことができる。前記基板の前記主面が、ｃ面（（０００１）面）の裏面である（０００－１）面に対して傾斜している。
　この方法によれば、上記の基板は窒化ガリウム系半導体からなる主面を有する。この基板を用いることによって、（０００－１）面に対して傾斜した半極性面の半導体領域を得ることができる。
　本発明に係る方法では、基板の主面の傾斜角は６０度以上９０度以下であることができる。また、本発明に係る方法では、半導体領域の主面の傾斜角は６０度以上９０度以下であることができる。いずれの傾斜角も、（０００１）面）または（０００－１）面を基準にして規定されることができる。
　本発明に係る方法は、窒化ガリウム系半導体の成長に先立って、前記基板の熱処理を行う工程を更に備えることができる。前記熱処理の雰囲気は少なくともアンモニア及び水素を含む。この方法によれば、アンモニア及び水素を含む雰囲気中における熱処理によって、基板表面のクリーニングが行われると共に、基板表面の改質が行われる。
　本発明に係る方法では、前記ｐ型窒化ガリウム系半導体領域の成長温度の最大値と前記井戸層の成長温度との温度差は２５０度以下であることができる。
　本発明に係る方法では、前記半導体領域の前記主面の法線ベクトルが、ｃ面（（０００１）面）又は該ｃ面の裏面である（０００－１）面のいずれかの面の法線ベクトルに対して６０度以上９０度以下の範囲の角度で傾斜していることができる。この方法によれば、活性層は、６０度以上９０度以下の範囲の角度で傾斜している半極性及び無極性のいずれかのを示す半導体領域主面上に成長される。この角度範囲では、ＩｎＧａＮ成長におけるインジウム取り込み量が良好であるので、良好な結晶品質のＩｎＧａＮが形成される。
　本発明に係る方法では、前記井戸層のインジウム組成は０．２０以上であり、前記活性層は、５００ｎｍ以上の波長領域にピーク波長を有する発光を生成するように設けられていることができる。この方法は、長波長の発光を得るために適用可能である。
　本発明に係る方法では、前記井戸層の前記成長温度及び前記障壁層の前記成長温度は摂氏８００度以下であることができ、前記ｐ型窒化ガリウム系半導体領域の前記成長温度は摂氏１０００度以下であることができる。この方法によれば、井戸層の成長温度が摂氏８００度以下であるので、ＩｎＧａＮ層におけるＩｎ組成の変更範囲を広くできる。また、ｐ型窒化ガリウム系半導体領域の成長温度が摂氏１０００度以下であるので、ＩｎＧａＮ層の熱劣化を低減できる。
　本発明に係る方法では、前記井戸層の前記成長温度及び前記障壁層の前記成長温度は摂氏７００度以上であることができ、また摂氏７６０度以下であることができる。この方法は、発光波長４００ｎｍ以上５４０ｎｍ以下のピーク波長の光を発生する活性層の形成に適用可能である。ＩｎＧａＮ層の結晶品質に起因する発光特性低下を避けることができる。
　本発明に係る方法では、前記ｐ型窒化ガリウム系半導体領域の前記成長温度は摂氏８５０度より大きいことができる。この方法によれば、ｐ型窒化ガリウム系半導体領域の抵抗が大きくなることによるデバイス特性の低下を抑制できる。前記ｐ型窒化ガリウム系半導体領域の前記成長温度は摂氏９５０度以下であることができる。この方法によれば、ｐ型窒化ガリウム系半導体領域の成長中に、ＩｎＧａＮ層が熱劣化することを低減できる。
　本発明に係る方法では、前記ｐ型窒化ガリウム系半導体領域の成長温度の最大値と前記井戸層の成長温度との温度差は２００度以下であることができる。発光素子の作製では、ＩｎＧａＮ井戸層が比較的低い成長温度のとき、或いはＩｎＧａＮ井戸層のＩｎ組成が比較的高いとき、そのＩｎＧａＮの品質は成膜後の熱ストレスに敏感である。このＩｎＧａＮの熱劣化を避けるために、ｐ型窒化ガリウム系半導体領域の成長温度には上限がある。
　本発明に係る方法では、前記井戸層のインジウム組成は０．２５以上０．３５以下であり、前記活性層からの発光の発振波長は５００ｎｍ以上であることができる。この方法によれば、緑色発光よりも長い波長の光を発生する活性層を形成することができる。
　本発明に係る方法では、前記ｐ型窒化ガリウム系半導体領域の厚さは５０ｎｍ以上７００ｎｍ以下であることができる。この方法によれば、ｐ型窒化ガリウム系半導体領域の全体として、良好な光閉じ込めを提供できる。例えばクラッド層が５０ｎｍ以上７００ｎｍ以下であることができる。
　本発明に係る方法は、前記窒化物系半導体発光素子の光共振器のための端面を更に備えることができる。前記基板の前記主面の傾斜角は６３度以上８３度以下であることが良い。この角度範囲によれば、ＩｎＧａＮの成長において、良好なＩｎ取り込み性が得られる。これ故に、井戸層のＩｎ組成の変更範囲を拡大でき、波長５００ｎｍ以上の光を発生する活性層の作製に良い。
　本発明の上記の目的および他の目的、特徴、並びに利点は、添付図面を参照して進められる本発明の好適な実施の形態の以下の詳細な記述から、より容易に明らかになる。
　以上説明したように、本発明によれば、ｐ型窒化ガリウム系半導体領域及び障壁層を形成する際に井戸層の劣化を低減可能な、窒化物系半導体発光素子を作製する方法が提供される。また、本発明によれば、ｐ型窒化ガリウム系半導体領域及び障壁層を形成する際に井戸層の劣化を低減可能な、窒化物系半導体発光素子のためのエピタキシャルウエハを作製する方法が提供される。
図１は、本実施の形態に係る窒化物系半導体発光素子を作製する方法、及びエピタキシャルウエハを作製する方法における主要な工程のフローを示す図面である。 図２は本実施の形態に係る窒化物系半導体発光素子を作製する方法、及びエピタキシャルウエハを作製する方法における主要な工程を示す図面である。 図３は本実施の形態に係る窒化物系半導体発光素子を作製する方法、及びエピタキシャルウエハを作製する方法における主要な工程を示す図面である。 図４は本実施の形態に係る窒化物系半導体発光素子を作製する方法、及びエピタキシャルウエハを作製する方法における主要な工程を示す図面である。 図５は、活性層の形成から後の工程における基板温度の変化及び原料ガス流の変化を示すタイミングチャートを示す図面である。 図６は、実施例１で作製された発光ダイオード構造を示す図面である。 図７は、様々な成長条件を用いて作製されたＬＥＤ構造におけるＰＬ強度の半値全幅を示す図面である。 図８は、井戸層及び障壁層を同一の温度で成長したＬＥＤ構造におけるカソードルミネッセンス像、並びに、井戸層及び障壁層を異なる温度で成長したＬＥＤ構造におけるカソードルミネッセンス像を示す図面である。 図９は、本実施の形態に係る窒化物系半導体発光素子を作製する方法、及びエピタキシャルウエハを作製する方法における主要な工程のフローを示す図面である。 図１０は、本実施の形態に係る窒化物系半導体発光素子を作製する方法、及びエピタキシャルウエハを作製する方法における主要な工程のフローを示す図面である。 図１１は、発光層の形成から後の工程における基板温度の変化及び原料ガス流の変化を示すタイミングチャートを示す図面である。 図１２は、実施例２で作製されたレーザダイオード構造のためのエピタキシャル基板を示す図面である。 図１３は、実施例２で作製されたレーザダイオード構造を示す図面である。
　本発明の知見は、例示として示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解できる。引き続いて、添付図面を参照しながら、本発明の窒化物系半導体発光素子を作製する方法、及びエピタキシャルウエハを作製する方法に係る実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付する。
　図１は、本実施の形態に係る窒化物系半導体発光素子を作製する方法、及びエピタキシャルウエハを作製する方法における主要な工程のフローを示す図面である。図２～図４は、本実施の形態に係る窒化物系半導体発光素子を作製する方法、及びエピタキシャルウエハを作製する方法における主要な工程を示す図面である。窒化物系半導体発光素子は、例えば発光ダイオード又はレーザダイオード等を含む。
　工程フロー１００の工程Ｓ１０１では、図２（ａ）に示されるように、窒化ガリウム系半導体からなる基板１１を準備する。基板１１は、例えばＧａＮ、ＩｎＧａＮ、ＡｌＧａＮ等からなることができる。基板１１では主面１１ａ及び裏面１１ｂは互いに実質的に平行である。この基板１１の主面１１ａは、窒化ガリウム系半導体のｃ面から傾斜している。主面１１ａの法線は、窒化ガリウム系半導体のｃ軸と６０度以上９０度以下の傾斜角で交差している。或いは、基板１１の主面１１ａが、ｃ面（（０００１）面）の反対面である（０００－１）面に対して傾斜していることができる。（０００－１）面から上記角度範囲で傾斜するとき、井戸層のＩｎＧａＮ成長におけるインジウム取り込み量が（０００１）面及び該（０００１）面から６０度以上９０度以下の傾斜を持つ面上へのＩｎＧａＮ成長に比べて増加するので、これらの面に比べて高温の成長で高Ｉｎ組成のＩｎＧａＮを得ることができる。これにより、結晶性の良い井戸層を得ることができる。上記角度の主面１１ａは、半極性または無極性を示す。
　基板１１を成長炉１０に配置する。工程Ｓ１０２では、図２（ｂ）に示されるように、成長炉１０で基板１１の熱処理を行う。熱処理の雰囲気は、例えば少なくともアンモニア及び水素を含む。この熱処理によれば、アンモニア及び水素を含む雰囲気中における熱処理によって、基板表面１１ａのクリーニングが行われると共に、基板表面１１ａの改質が行われる。成長炉１０で基板１１の熱処理を行うことによって、改質された主面１１ｃを有する。この改質により、基板主面１１ｃにはマイクロステップが形成され、マイクロステップは複数のテラスからなる。
　引き続き、成長炉１０を用いて有機金属気相成長法で基板１１上に窒化ガリウム系半導体を堆積する。工程Ｓ１０３では、図２（ｃ）に示されるように、成長炉１０で基板１１の主面１１ｃ上に第１導電型の窒化ガリウム系半導体領域１３を成長する。窒化ガリウム系半導体領域１３は、例えばｎ型ＡｌＧａＮバッファ層１５及びｎ型ＧａＮ層１７を含むことができる。ＡｌＧａＮのアルミニウム組成は、例えば０．１２である。ｎ型ＡｌＧａＮバッファ層１５は、成長炉１０に、アルミニウム原料、ガリウム原料、窒素原料及びシランを供給して基板１１の主面１１ｃ上に摂氏１１００度で成長される。ｎ型ＧａＮ層１７は、成長炉１０に、ガリウム原料、窒素原料及びシランを供給してｎ型ＧａＮバッファ層１５上に摂氏１０００度で成長される。
　工程Ｓ１０４では、成長炉１０を用いて窒化ガリウム系半導体領域１３上に活性層を成長する。活性層を成長する半導体領域主面は、窒化ガリウム系半導体のｃ面に対して傾斜した半極性を示している。図５を参照しながら、活性層２５の形成を説明する。まず、活性層２５を成長する下地の半導体領域の成長が時刻ｔ０において終了する。成長炉１０は、時刻ｔ０において第１の成長温度Ｔ１である。成長炉１０の温度は、時刻ｔ０から時刻ｔ１の期間に、成長温度Ｔ１から障壁層２１の第２の成長温度Ｔ２（本実施例では、温度ＴＢ）に変更される。この変更期間には、アンモニアといった窒素原料が成長炉１０に供給される。
　窒化ガリウム系半導体領域１３を成長した後に、図３（ａ）に示されるように、工程Ｓ１０５において、基板１１上に障壁層２１ａを成長する。障壁層２１ａは、時刻ｔ１～ｔ２の期間に成長温度ＴＢで形成される。成長温度ＴＢ（＝Ｔ２）は、摂氏７６０度以上摂氏８００度以下の範囲であることができる。障壁層２１ａは窒化ガリウム系半導体からなる。この窒化ガリウム系半導体は、例えばアンドープＧａＮ、アンドープＩｎＧａＮ、アンドープＡｌＧａＮ等からなることができる。障壁層２１ａがＧａＮであるとき、障壁層２１ａは、ガリウム原料及び窒素原料を成長炉１０に供給して、例えば摂氏７６０度で成長される。障壁層２１ａの厚みは、例えば１０ｎｍ以上２０ｎｍ以下であることができる。
　時刻ｔ２で障壁層２１ａの成長が終了する。障壁層２１ａを成長した後に、図３（ｂ）に示されるように、工程Ｓ１０６において、成長中断を行うことなく基板１１上に井戸層２３ａを成長する。井戸層２３ａは、時刻ｔ２～ｔ３の期間に成長温度ＴＷ（＝Ｔ２）で形成される。成長温度ＴＷは成長温度ＴＢと同じであり、また摂氏７６０度以上摂氏８００度以下の範囲であることができる。井戸層２３ａはアンドープＩｎＧａＮ半導体からなる。井戸層２３ａのインジウム組成は０．１５以上である。井戸層２３ａがＩｎＧａＮであるとき、井戸層２３ａは、インジウム原料、ガリウム原料及び窒素原料を成長炉１０に供給して、例えば摂氏７６０度で成長される。井戸層２３ａの厚みは、例えば２ｎｍ以上５ｎｍ以下であることができる。
　時刻ｔ３で井戸層２３ａの成長が終了する。井戸層２３ａを成長した後に、図３（ｃ）に示されるように、工程Ｓ１０７において、成長中断を行うことなく基板１１上に障壁層２１ｂを成長する。障壁層２１ｂは、時刻ｔ３～ｔ４の期間に成長温度ＴＢで形成される。このときも成長温度ＴＢは成長温度ＴＷと同じであり、また摂氏７６０度以上摂氏８００度以下の範囲である。障壁層２１ｂはアンドープＧａＮ半導体からなる。障壁層２１ｂがＧａＮであるとき、障壁層２１ｂは、既に説明したように、ガリウム原料及び窒素原料を成長炉１０に供給して、例えば摂氏７６０度で成長される。障壁層２１ｂの厚みは、例えば１０ｎｍ以上２０ｎｍ以下であることができる。
　工程Ｓ１０８では、成長中断を行うことなく井戸層及び障壁層の成長を繰り返して行う。本実施例では、時刻ｔ４～ｔ５、ｔ６～ｔ７の期間で、それぞれ、井戸層２３ａと同様にして井戸層２３ｂ、２３ｃを成長する。時刻ｔ５～ｔ６、ｔ７～ｔ８の期間で、それぞれ、障壁層２１ｂと同様にして、障壁層２１ｃ、２１ｄを成長する。
　活性層２５の成長において、障壁層２１ａ～２１ｄ及び井戸層２３ａ～２３ｃが交互に連続的に成長される。井戸層２３ａ～２３ｃの成長温度ＴＷ（＝Ｔ２）及び障壁層２１ａ～２１ｄの成長温度ＴＢ（＝Ｔ２）は互いに等しく、また温度Ｔ２は摂氏７６０度以上摂氏８００度以下の範囲にある。故に、井戸層２３ａ～２３ｃ及び障壁層２１ａ～２１ｄの結晶品質が共に良好である。
　この活性層２５の作製方法によれば、障壁層２１ａ～２１ｄが、井戸層２３ａ～２３ｃと異なる窒化ガリウム系半導体からなるけれども、井戸層２３ａ～２３ｃの成長温度ＴＷが障壁層２１ａ～２１ｄの成長温度ＴＢに同じである。故に、障壁層２１ａ～２１ｄの成長中における井戸層２３ａ～２３ｃの結晶品質の低下が抑制される。
　活性層２５の成長において、障壁層を成長する半導体領域主面は、窒化ガリウム系半導体のｃ面に対して傾斜した半極性を示している。また、井戸層を成長する半導体領域主面は、窒化ガリウム系半導体のｃ面に対して傾斜した半極性を示している。
　時刻ｔ８で、活性層２５の成長が終了する。成長炉１０は、時刻ｔ８において温度Ｔ２である。成長炉１０の温度は、時刻ｔ８から時刻ｔ９の期間に、温度Ｔ２から、ｐ型導電性の窒化ガリウム系半導体領域の成長温度Ｔ３に変更される。
　時刻ｔ９で、温度の変更が終了して、成長炉１０は温度Ｔ３に設定される。引き続き、工程Ｓ１０９では、成長炉１０を用いて、ｐ型導電性の窒化ガリウム系半導体領域３１を活性層２５上に成長する。まず、図４（ａ）に示されるように、電子ブロック層２７を活性層２５上に成長する。電子ブロック層２７は例えばＡｌＧａＮからなり、ｐ型のＡｌＧａＮ層の成長は時刻ｔ９～ｔ１０の期間に行われる。ＡｌＧａＮ層は、成長炉１０に、アルミニウム原料、ガリウム原料、窒素原料及びシクロペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）を供給して基板１１上に摂氏１０００度で成長される。ＡｌＧａＮのアルミニウム組成は、例えば０．１８である。
　次いで、図４（ｂ）に示されるように、コンタクト層２９を活性層２５上に成長する。コンタクト層２９の成長は、時刻ｔ１０～ｔ１１の期間に行われる。コンタクト層２９は、例えばｐ型ＧａＮ層であり、ｐ型ＧａＮ層は、成長炉１０に、ガリウム原料、窒素原料及びＣｐ２Ｍｇを供給して電子ブロック層上に摂氏１０００度で成長される。電子ブロック層２７のためのＡｌＧａＮ層の成長の後に、成長炉１０の温度変更及び成長中断を行うことなく、コンタクト層２９のためのｐ型ＧａＮ層の成長を行う。
　これらのエピタキシャル成長の後に、図４（ｃ）に示されるように、エピタキシャルウエハ３３が得られる。
　工程Ｓ１１０で、エピタキシャルウエハ３３上に電極を形成する。ｐ型ＧａＮ層２９上にはアノードを形成すると共に、基板１１の裏面上にカソードを形成する。
　ｐ型窒化ガリウム系半導体層２７、２９における成長温度Ｔ３が井戸層２３ａ～２３ｃの成長温度ＴＷ及び障壁層２１ａ～２１ｄの成長温度ＴＢよりも高いけれども、井戸層２３ａ～２３ｃの成長温度ＴＷ（＝Ｔ２）が障壁層２１ａ～２１ｄの成長温度ＴＢ（＝Ｔ２）に同じであるので、ｐ型窒化ガリウム系半導体層２７、２９の成長中における井戸層２３ａ～２３ｃの結晶品質の低下が抑制される。
　ｐ型窒化ガリウム系半導体層２７、２９の成長温度Ｔ３は摂氏９５０度より大きく摂氏１０００度以下であることができる。ｐ型窒化ガリウム系半導体層２７、２９の成長温度Ｔ３が上記の温度範囲であるので、ｐ型窒化ガリウム系半導体層２７、２９の結晶品質及び電気的特性が共に良好である。また、活性層の品質も良好である。
　ｐ型窒化ガリウム系半導体領域３１はＡｌＧａＮ層を含み、上記の温度範囲においてｐ型窒化ガリウム系半導体領域のＡｌＧａＮ層の結晶品質及び電気的特性が共に良好である。
　ｐ型窒化ガリウム系半導体領域３１の厚さは４０ｎｍ以上２００ｎｍ以下であることができる。摂氏９５０度より大きく摂氏１０００度以下の高温でｐ型窒化ガリウム系半導体領域３１を堆積するので、ｐ型窒化ガリウム系半導体領域３１においてピットの発生を抑えられる。ｐ型窒化ガリウム系半導体領域３１の成長表面を平坦に維持できるので、ｐ型窒化ガリウム系半導体領域３１の低抵抗化のためにｐ型コンタクト層を厚く成長することが可能になる。このような厚さの範囲は、例えば１０ｎｍ以上１００ｎｍ以下である。
　ｐ型窒化ガリウム系半導体領域３１の成長温度の最大値と井戸層２３ａ～２３ｃの成長温度（障壁層の成長温度と同じ）との温度差は２５０度以下であることができる。これによって、ｐ型窒化ガリウム系半導体領域３１の成長中における活性層の結晶品質の劣化を低減できる。また、ｐ型窒化ガリウム系半導体領域３１の成長温度の最大値と井戸層２３ａ～２３ｃの成長温度との温度差は１４０度以上であることができる。良好な結晶品質のｐ型窒化ガリウム系半導体領域３１を得ることができる。
　井戸層２３ａ～２３ｃのインジウム組成は０．２０以上０．２５以下であり、活性層２５からの発光のピーク波長は５００ｎｍ以上である。ピーク波長で活性層２５からの発光強度は最大値を示すことができる。井戸層２３ａ～２３ｃのインジウム組成が上記の範囲にあるとき、井戸層２３ａ～２３ｃの成長温度ＴＷが障壁層２１ａ～２１ｄの成長温度ＴＢに同じであるので、この成長方法によれば、ｐ型窒化ガリウム系半導体層２７、２９及び障壁層２１ａ～２１ｄの成長中における井戸層２３ａ～２３ｃの結晶品質が低下することを抑制できる。
　（実施例１）
図６は、本実施例で作製された発光ダイオード構造ＬＥＤを示す図面である。窒化ガリウム系半導体からなる主面を有する数枚のＧａＮウエハ４１を準備した。これらのＧａＮウエハ４１の主面におけるオフ角は、ＧａＮのｃ面に対して５度から１０度の角度であった。ＧａＮウエハ４１はｎ導電性を示し、その主面は半極性を有する。これらのＧａＮウエハ４１上に、有機金属気相成長法によって複数の窒化ガリウム系半導体膜を成長した。有機金属気相成長法の原料は、トリメチルガリウム（ＴＭＧ）、トリメチルアルミニウム（ＴＭＡ）、トリメチルインジウム（ＴＭＩ）、アンモニア（ＭＨ３）を用いた。また、ドーパントとしてシラン（ＳｉＨ４）、ビスシク・ペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）を用いた。ＧａＮウエハを成長炉に配置した後に、ＧａＮウエハ４１のサーマルクリーニングを行った。この熱処理のために、成長炉に水素及びアンモニアを供給した。熱処理の温度は、例えば摂氏１０５０度であった。熱処理温度として、摂氏１０００度以上摂氏１１００度以下の範囲の温度を使用できる。熱処理の後に、ｎ型ＡｌＧａＮバッファ層４３を成長した。その成長温度は、例えば摂氏１１００度であった。そのＡｌ組成は、０．１２であった。ｎ型ＡｌＧａＮ層４３のドーパント濃度は、例えば１×１０１８ｃｍ－３であり、その膜厚は例えば５０ｎｍであった。
　このバッファ層４３上に、ｎ型ＧａＮ半導体層４５を成長した。その成長温度は例えば摂氏１０００度であった。ｎ型ＧａＮ層４５のドーパント濃度は、例えば２×１０１８ｃｍ－３であり、その膜厚は例えば２０００ｎｍであった。
　活性層４７の成長温度に成長炉の温度を変更した後に、上記のｎ型窒化ガリウム系半導体領域４９上に活性層４７を成長した。活性層４７の成長温度は、例えば摂氏７６０度であった。まず、ＧａＮからなる障壁層４７ａを成長した。障壁層４７ａの厚みは１５ｎｍであった。次いで、成長中断を行うことなく連続して、ＩｎＧａＮからなる井戸層４７ｂを成長した。井戸層４７ｂの厚みは５ｎｍであった。井戸層４７ｂのインジウム組成は２０％であった。続けて、成長中断を行うことなく連続して、ＧａＮからなる障壁層４７ｃを井戸層４７ｂ上に成長した。同様に、井戸層４７ｄ、４７ｆ及び障壁層４７ｅ、４７ｇの成長を繰り返して、３層の井戸層４７ｂ、４７ｄ、４７ｆを含む活性層４７を形成した。
　活性層４７の成長が終了した後に、ｐ型窒化ガリウム系半導体領域５１の成長温度に成長炉の温度を変更した。この温度は、例えば摂氏１０００度であった。まず、活性層４７上に、ｐ型ＡｌＧａＮ層５３を成長した。そのＡｌ組成は、０．１８であった。ｐ型ＡｌＧａＮ層５３のドーパント濃度は、例えば５×１０１７ｃｍ－３であり、その膜厚は例えば２０ｎｍであった。この後に、ｐ型ＡｌＧａＮ層５３上に、ｐ型ＧａＮ層５５を成長した。ｐ型ＧａＮ層５５のドーパント濃度は、例えば１×１０１８ｃｍ－３であり、その膜厚は例えば５０ｎｍであった。
　これらのエピタキシャル成長工程により、エピタキシャルウエハＥが完成した。
　ｐ型ＧａＮ層５７のコンタクト層上にアノード電極５９ａを形成した。アノード電極５９ａは例えばＮｉ／Ａｕを用いた。次いで、この基板生産物のＧａＮウエハの裏面を研削して、厚み１００マイクロメートルの基板生産物を作製した。この研削裏面にカソード電極５９ｂを形成した。カソード電極５９ｂは例えばＡｌを用いた。
　比較のために、井戸層の成長温度として摂氏７６０度を用いると共に、障壁層の成長温度として摂氏９４０度を用いてエピタキシャルウエハＣを作製した。
　このように作製された２種類のエピタキシャルウエハのＸ線回折を測定した。一次サテライトピーク強度（任意単位）は以下のものであった。
エピタキシャルウエハＥ：２８－３２
エピタキシャルウエハＣ：５－１５。
このように、エピタキシャルウエハＥの一次サテライトピーク強度は優れたものとなり、エピタキシャルウエハＥの井戸層と障壁層との界面は急峻なものであることが示された。
　発明者は、活性層の井戸層及び障壁層の同一の温度にして様々な温度で成長した。この温度は摂氏７６０度以上摂氏８００度以下の範囲である、
　意図する発光波長（例えば５００ｎｍ以上の発光波長）に適したインジウム原料流量で井戸層を成長した。この成長温度と同じ温度で障壁層を成長した。発光波長５００ｍ以上を得るためのＩｎ組成を持つＩｎＧａＮ井戸層の成長温度は、摂氏８００度以下の低温でなくてはならない。このため、井戸層と障壁層との温度差は１００度程度の大きさになってしまい、この温度差を実現する昇温過程において、井戸層のエッチングが発生して井戸層が劣化した。この結果として、フォトルミネセンススペクトル強度が低下した。
　４４０ｎｍ以下の発光波長では、井戸層と障壁層との温度差が上記の値に比べて小さく、また昇温時間も小さく、さらに井戸層のインジウム組成も低いので、温度差のある成長に起因する井戸層の劣化は結果的に小さい。また、障壁層の温度を井戸層の成長温度よりも高めることにより、障壁層の結晶品質の向上により、結果的に発光強度は強くなる。
　一方、４４０ｎｍを超える発光波長では、井戸層のインジウム組成が大きくなり、また井戸層と障壁層との温度差を大きくすることが必要であり、さらにまた昇温時間も長くなるので、成長温度差に起因する井戸層の劣化は結果的に大きくなる。このため、発光強度は弱くなる。
　したがって、ＰＬスペクトルの半値全幅を４０ｎｍ以下にするためには、井戸層及び障壁層を同一の成長温度で成長することが良い。井戸層への大きな注入効率を得るために、活性層内の井戸層の数は２～５であることができる。
　図７は、様々な成長条件を用いて作製されたＬＥＤ構造におけるＰＬ強度の半値全幅を示す図面である。図７を参照すると、井戸層と障壁層とを同じ温度で成長したＬＥＤ構造のプロットＰ１～Ｐ１１、井戸層と障壁層とを異なる温度で成長したＬＥＤ構造のプロットＣ１～Ｃ１０が示されている。
試料名、　　　　成長温度　　、井戸層厚／障壁層厚、半値全幅
プロットＰ１：摂氏７７０度、３ｎｍ／１５ｎｍ、２７ｎｍ；
プロットＰ２：摂氏７６０度、２．７ｎｍ／１５ｎｍ、２９ｎｍ；
プロットＰ３：摂氏７６０度、３ｎｍ／１５ｎｍ、３０ｎｍ；
プロットＰ４：摂氏７６０度、３ｎｍ／１５ｎｍ、３１ｎｍ；
プロットＰ５：摂氏７６０度、３ｎｍ／１５ｎｍ、２９ｎｍ；
プロットＰ６：摂氏７６０度、３ｎｍ／１５ｎｍ、２９ｎｍ；
プロットＰ７：摂氏７６０度、３ｎｍ／１５ｎｍ、２９ｎｍ；
プロットＰ８：摂氏７６０度、３ｎｍ／１５ｎｍ、３３ｎｍ；
プロットＰ９：摂氏７６０度、３ｎｍ／１５ｎｍ、３４ｎｍ；
プロットＰ１０：摂氏７６０度、３ｎｍ／１５ｎｍ、３３ｎｍ；
プロットＰ１１：摂氏７６０度、３ｎｍ／１５ｎｍ、３６ｎｍ；
であった。
試料名、　　　　成長温度（井戸／障壁）、井戸層厚／障壁層厚、半値全幅
プロットＣ１：摂氏７５０度／摂氏８４０度、３ｎｍ／１５ｎｍ、６１ｎｍ；
プロットＣ２：摂氏７５０度／摂氏８４０度、３ｎｍ／１５ｎｍ、７２ｎｍ；
プロットＣ３：摂氏７６０度／摂氏８４０度、３ｎｍ／１５ｎｍ、５０ｎｍ；
プロットＣ４：摂氏７５０度／摂氏８４０度、３ｎｍ／１５ｎｍ、５５ｎｍ；
プロットＣ５：摂氏７６０度／摂氏８４０度、３ｎｍ／１５ｎｍ、７０ｎｍ；
プロットＣ６：摂氏７６０度／摂氏８４０度、３ｎｍ／１５ｎｍ、５９ｎｍ；
プロットＣ７：摂氏７６０度／摂氏８２０度、３ｎｍ／１５ｎｍ、５６ｎｍ；
プロットＣ８：摂氏７６０度／摂氏８４０度、３ｎｍ／１５ｎｍ、４９ｎｍ；
プロットＣ９：摂氏７６０度／摂氏８４０度、３ｎｍ／１５ｎｍ、６２ｎｍ；
プロットＣ１０：摂氏７６０度／摂氏８４０度、３ｎｍ／１５ｎｍ、６４ｎｍ；
であった。
　同じ成長温度で障壁雇及び井戸層を成長したとき、発光波長５００ｎｍ以上の波長領域では、半値全幅が改善される、また、大きなインジウム組成（例えば０．２以上）のＩｎＧａＮでは、インジウム組成の揺らが生じる。この揺らぎのために、井戸層の成長後に、障壁層の成長温度への昇温の際に、井戸層の表面におけるエッチング量にばらつきが生じる。井戸層の成長を障壁層の成長と異なる温度で行うとき、図７のプロット「○」に示されるように、半値全幅の分布が大きくなる。上記のばらつきのために、半値全幅及びピーク波長に面内の分布が大きくなっていると考えられる。一方、プロット「■」に示されるように、同じ成長温度で障壁雇及び井戸層を成長したとき、半値全幅の分布が大きくなる。
　図８（ａ）は、井戸層及び障壁層を同一の温度で成長したＬＥＤ構造におけるカソードルミネッセンス像であり、図８（ｂ）は、井戸層及び障壁層を異なる温度で成長したＬＥＤ構造におけるカソードルミネッセンス像である。図８（ａ）を参照すると、発光像が一様であり発光が均一であることを示しているが、図８（ｂ）を参照すると、黒く示されている部分が観察される。これは、非発光領域であり、発光像にムラがある。
　次いで、別の窒化物系半導体発光素子を説明する。この窒化物系半導体発光素子は、例えばレーザダイオードに好適な構造を有する。図９及び図１０は、本実施の形態に係る窒化物系半導体発光素子を作製する方法、及びエピタキシャルウエハを作製する方法における主要な工程のフローを示す図面である。図１１は、発光層の形成以降の工程における基板温度の変化及び原料ガス流の変化を示すタイミングチャートである。
　（実施例２）
工程Ｓ２０１において、窒化ガリウム系半導体からなる主面を有する数枚のＧａＮウエハ６１を準備した。これらのＧａＮウエハ６１の主面は、ｃ軸からｍ軸方向に７５度の角度で傾斜した（２０－２１）面を構成面として有する。ＧａＮウエハ６１はｎ導電性を示し、その主面は半極性を有する。これらのＧａＮウエハ６１上に、有機金属気相成長法によって複数の窒化ガリウム系半導体膜を成長した。有機金属気相成長法の原料は、トリメチルガリウム（ＴＭＧ）、トリメチルアルミニウム（ＴＭＡ）、トリメチルインジウム（ＴＭＩ）、アンモニア（ＭＨ３）を用いた。また、ドーパントとしてシラン（ＳｉＨ４）、ビスシク・ペンタジエニルマグネシウム（Ｃｐ２Ｍｇ）を用いた。ＧａＮウエハ６１を成長炉に配置した後に、工程Ｓ２０２では、ＧａＮウエハ６１のサーマルクリーニングを行った。この熱処理のために、成長炉に水素及びアンモニアを供給した。熱処理の温度は、例えば摂氏１０５０度であった。熱処理温度として、摂氏１０００度以上摂氏１１００度以下の範囲の温度を使用できる。
　熱処理の後に、工程Ｓ２０３においては、基板温度Ｔ４で窒化ガリウム系半導体層６３を成長した。窒化ガリウム系半導体層６３として、ＩｎＡｌＧａＮ、ＡｌＧａＮ、ＧａＮ等を成長できる。本実施例では、III族としてガリウム、インジウム及びアルミニウムを少なくとも含むと共にＶ族として窒素を含む、例えばｎ型ＩｎＡｌＧａＮ層を成長した。その成長温度は、例えば摂氏１１００度であった。そのＡｌ組成は例えば０．１４であり、そのインジウム組成は例えば０．０３であった。ｎ型ＩｎＡｌＧａＮ層のドーパント濃度（例えばシリコン）は、例えば１×１０１８ｃｍ－３であり、その膜厚は例えば２３００ｎｍであった。このｎ型ＩｎＡｌＧａＮ層６３は例えばｎ型クラッド層として働く。
　このクラッド層６３上に、工程Ｓ２０４において発光層を形成した。発光層の形成工程においては、まず工程Ｓ２０５において光ガイド層６５を成長した。ｎ側光ガイド層の成長からｐ側光ガイド層の成長までの工程の説明を図１１を参照しながら行う。光ガイド層６５は、クラッド層６３のバンドギャップよりも小さいバンドギャップを有する窒化ガリウム系半導体を有する。まず、工程Ｓ２０６では、時刻Ｓ０～Ｓ１の期間中に成長温度Ｔ４でクラッド層６３上にＧａＮ半導体層６５ａを成長した。その成長温度Ｔ４は例えば摂氏１１００度であった。ＧａＮ層６５には例えばｎ型ドーパントが添加されており、そのドーパント濃度（例えばシリコン）は例えば１．０×１０１８ｃｍ－３である。また、その膜厚は例えば２５０ｎｍであった。工程Ｓ２０７において、時刻Ｓ１～Ｓ２の期間中にＧａＮ半導体層６５ａのための成長温度Ｔ４からＩｎＧａＮ半導体層６５ｂのための成長温度Ｔ５に基板温度を変更した。次いで、工程Ｓ２０８において、時刻Ｓ２～Ｓ３の期間中にＧａＮ半導体層６５ａ上にＩｎＧａＮ半導体層６５ｂを成長した。その成長温度Ｔ５は例えば摂氏８９０度であった。ＩｎＧａＮ層６５ｂは例えばアンドープであった。その膜厚は例えば１００ｎｍであり、そのインジウム組成は例えば０．０３であった。
　工程Ｓ２０９において、活性層６７を成長した。工程Ｓ２０９－１において、時刻Ｓ３～Ｓ４の期間中ＩｎＧａＮ半導体層６５ｂのための成長温度から活性層６７のための成長温度からに基板温度を変更した。この温度変更の後に、上記のｎ型窒化ガリウム系半導体領域６３及びＩｎＧａＮ半導体層６５ｂ上に活性層６７を成長した。活性層６７の成長温度は、例えば摂氏７２０度であった。まず、工程Ｓ２０９－２において、時刻Ｓ４～Ｓ５の期間中にＴＭＧ及びアンモニアを成長炉に供給して、ＧａＮからなる障壁層６７ａを成長した。障壁層６７ａの厚みは１５ｎｍであった。次いで、成長中断を行うことなく連続して、工程Ｓ２０９－３において、時刻Ｓ５～Ｓ６の期間中にＴＭＧ、ＴＭＩ及びアンモニアを成長炉に供給して、ＩｎＧａＮからなる井戸層６７ｂを成長した。井戸層６７ｂの厚みは３ｎｍであった。井戸層６７ｂのインジウム組成は０．３０であった。続けて、工程Ｓ２０９－４において、成長中断を行うことなく連続して、時刻Ｓ６～Ｓ７の期間中にＧａＮからなる障壁層６７ｃを井戸層６７ｂ上に成長した。同様に、時刻Ｓ７～Ｓ８の期間、時刻Ｓ９～Ｓ１０の期間、時刻Ｓ８～Ｓ９の期間、及び時刻Ｓ１０～Ｓ１１の期間において、それぞれ、工程Ｓ２０９－３における井戸層６７ｄ、６７ｆ及び工程Ｓ２０９－４における障壁層６７ｅ、６７ｇの成長を繰り返して、３層の井戸層６７ｂ、６７ｄ、６７ｆを含む活性層６７を形成した。障壁層６７ｇの成長が時刻Ｓ１１において終了した後に、時刻Ｓ１１～Ｓ１２の期間において、活性層６７のための成長温度Ｔ５からＩｎＧａＮ半導体層７１ｂのための成長温度Ｔ６に基板温度を変更した。井戸層はアンドープである。障壁層は例えばアンドープであることができる。
　工程Ｓ２１０において、光ガイド層７１を成長した。この光ガイド層７１はｐ型窒化ガリウム系半導体領域７３の成長に先立って成長された。光ガイド層７１は、ｐ型窒化ガリウム系半導体領域７３のバンドギャップよりも小さいバンドギャップを有する窒化ガリウム系半導体を含む。まず、工程Ｓ２１１において、時刻Ｓ１２～Ｓ１３の期間中にＩｎＧａＮ半導体層７１ｂを活性層６７上に成長した。その成長温度は例えば摂氏８９０度であった。ＩｎＧａＮ層７１ｂには例えばアンドープであった。その膜厚は例えば１００ｎｍであり、そのインジウム組成は０．０３であった。次いで、温度変更を行うことなく、工程Ｓ２１２において、時刻Ｓ１３～Ｓ１４の期間中にＩｎＧａＮ半導体層７１ｂ上にＧａＮ半導体層７１ａを成長した。その成長温度は例えば摂氏８９０度であった。ＧａＮ層６５には例えばｐドーパントが添加されており、そのドーパント濃度（例えばマグネシウム）は例えば３×１０１８ｃｍ－３であり、その膜厚は例えば２５０ｎｍであった。
　引き続き、工程Ｓ２１３においてｐ型窒化ガリウム系半導体領域７３を成長する。本実施例は、ｐ型窒化ガリウム系半導体領域７３のための成長温度は光ガイド層のための成長温度と同じであった。必要な場合には、光ガイド層のための成長温度から、ｐ型窒化ガリウム系半導体領域７３（例えば電子ブロック層、クラッド層、及びコンタクト層）のための成長温度に基板温度を変更することができ、このときには、ｐ型窒化ガリウム系半導体領域７３の成長温度に基板温度を成長炉の温度を調整して変更する。本実施例においては、ｐ型窒化ガリウム系半導体領域７３のための温度は例えば摂氏８９０度であった。まず、活性層６７及び光ガイド層７１上に、工程Ｓ２１４において、ｐ型窒化ガリウム系半導体層７５を成長した。ｐ型窒化ガリウム系半導体層７５は例えばＡｌＧａＮ層を成長した。このＡｌＧａＮ層は例えば電子ブロック層として働く。そのＡｌ組成は例えば０．１１であり、そのドーパント濃度は、例えば３×１０１８ｃｍ－３であり、その膜厚は例えば１０ｎｍであった。なお、電子ブロック層の位置は、例えば活性層と光ガイド層との間に設けられることができ、或いは内側光ガイド層と外側光ガイド層との間に設けられることができる。
　この後に、工程Ｓ２１５において、窒化ガリウム系半導体層７７を成長した。窒化ガリウム系半導体層７７は例えばｐ型ＩｎＡｌＧａＮ、ｐ型ＡｌＧａＮ半導体等からなることができる。本実施例では、III族としてガリウム、インジウム及びアルミニウムを少なくとも含むと共にＶ族として窒素を含む窒化ガリウム系半導体層を成長した。その成長温度は、例えば摂氏８９０度であった。そのＡｌ組成は０．１４であり、そのインジウム組成は０．０３であった。窒化ガリウム系半導体層７７のドーパント濃度（例えばマグネシウム）は、例えば１×１０１８ｃｍ－３であり、その膜厚は例えば４００ｎｍであった。このＩｎＡｌＧａＮ層は例えばクラッド層として働く。
　窒化ガリウム系半導体層７７上には、工程Ｓ２１６においてｐ型窒化ガリウム系半導体層７９を成長した。このｐ型窒化ガリウム系半導体層７９は、窒化ガリウム系半導体層７７のバンドギャップよりも小さいバンドギャップを有する、例えばＧａＮ、ＡｌＧａＮ、ＩｎＡｌＧａＮといった窒化ガリウム系半導体を含む。本実施例では、ｐ型窒化ガリウム系半導体領域７９としてｐ型ＧａＮ層を成長した。ｐ型ＧａＮ層のドーパント濃度は、例えば１×１０１８ｃｍ－３であり、その膜厚は例えば５０ｎｍであった。ｐ型ＧａＮ層は例えばコンタクト層として働く。
　これらのエピタキシャル成長工程により、図１２に示されたエピタキシャルウエハＥＬＤが完成した。このエピタキシャルウエハＥＬＤは、７５度傾斜した主面の半極性基板上に形成されたレーザダイオード構造を含む。エピタキシャルウエハＥＬＤのフォトルミネッセンス（ＰＬ）スペクトルを測定した。ＰＬスペクトルの半値全幅は３０ｎｍであった。この半値全幅は、他の成長フローより良好なスペクトルを示した。活性層を単一の温度で形成したので、品質劣化の無い発光層を成長できた。
　工程Ｓ２１７において、エピタキシャルウエハＥＬＤ上に電極を形成した。例えば、ｐ型ＧａＮ層７９のコンタクト層上にアノード電極５９ａを形成した。アノード電極８１ａは例えばＮｉ／Ａｕを用いた。次いで、この基板生産物のＧａＮウエハの裏面を研削して、厚み１００マイクロメートルの基板生産物を作製した。この研削裏面にカソード電極８１ｂを形成した。カソード電極８１ｂは例えばＡｌを用いた。これらの工程により、７５度傾斜した主面の半極性基板上に形成されたレーザダイオード構造を含む基板生産物を作製された。
　工程Ｓ２１７において、基板生産物からレーザバーを作製した。間隔８００マイクロメートル間隔で基板生産物を分離してレーザバーを作製した。図１３は、本実施例で作製されたレーザダイオード構造ＬＤを示す図面である。図１３に示されたレーザダイオード構造ＬＤは共振器のための一対の断面ＣＶ１、ＣＶ２を含む。この共振器を含むレーザダイオード構造は、発振波長５２０ｎｍで発振した。その閾値電流密度４ｋＡ／ｃｍ２以下であった。
　上記の実施例２における実験、及びその他の実験に基づく結果から、レーザダイオードの作製について説明する。ＩｎＧａＮ井戸層及び障壁層の成長温度は摂氏７００度以上であることが良い。また、ＩｎＧａＮ井戸層及び障壁層の成長温度は摂氏７６０度以下であることが良い。この範囲は、発光波長４００ｎｍ以上５４０ｎｍ以下のピーク波長の光を発生する活性層の形成に適用可能である。この温度範囲により、ＩｎＧａＮ層の結晶品質に起因する発光特性低下を避けることができる。
　ｐ型窒化ガリウム系半導体領域の成長温度は摂氏８５０度より大きいことが良い。摂氏８５０度より大きい成長温度は、ｐ型窒化ガリウム系半導体領域おける抵抗の増大によるデバイス特性低下を抑制できる。また、ｐ型窒化ガリウム系半導体領域の成長温度は摂氏９５０度以下であることが良い。摂氏９５０度以下の成長温度は、ｐ型窒化ガリウム系半導体領域の成長中におけるＩｎＧａＮの熱劣化を低減できる。
　ｐ型窒化ガリウム系半導体領域の成長温度の最大値と井戸層の成長温度との温度差は２００度以下であることが良い。発光素子の作製において発光波長の長波長化のために、ＩｎＧａＮ井戸層の成長温度を比較的低くし、ＩｎＧａＮ井戸層のＩｎ組成を比較的高くする。これらのとき、そのＩｎＧａＮの品質は成膜後の熱ストレスに敏感になる。このＩｎＧａＮの熱劣化を避けるために、ｐ型窒化ガリウム系半導体領域の成長に高い成長温度を用いないことが良い。
　また、井戸層のインジウム組成は０．２５以上０．３５以下であることが良く、また活性層からの発光の発振波長は５００ｎｍ以上であることができる。このレーザダイオードでは、活性層は、緑色発光又は緑色発光よりも長い波長の光を発生可能である。
　さらに、ｐ型窒化ガリウム系半導体領域の厚さは５０ｎｍ以上７００ｎｍ以下であることが良い。この方法によれば、ｐ型窒化ガリウム系半導体領域の全体として、良好な光閉じ込めを提供できる。例えばクラッド層の厚さが５０ｎｍ以上７００ｎｍ以下であることができる。
　図１３に示されるように、窒化物系半導体発光素子の光共振器のための端面を更に備えることが良い。窒化物系半導体発光素子のためのＧａＮ基板の主面の傾斜角が６３度以上８３度以下の角度範囲であるとき、ＩｎＧａＮの成長において、良好なＩｎ取り込み性が得られる。これ故に、井戸層のＩｎ組成の変更範囲を拡大でき、波長５００ｎｍ以上の光を発生する活性層の作製に良い。
　好適な実施の形態において本発明の原理を図示し説明してきたが、本発明は、そのような原理から逸脱することなく配置および詳細において変更され得ることは、当業者によって認識される本発明は、本実施の形態に開示された特定の構成に限定されるものではない。したがって、特許請求の範囲およびその精神の範囲から来る全ての修正および変更に権利を請求する。
１１…基板、１１ａ…基板主面、１１ｂ…基板裏面、１１ｃ…改質された基板主面、１０…成長炉、１３…窒化ガリウム系半導体領域、１５…ｎ型ＡｌＧａＮバッファ層、１７…ｎ型ＧａＮ層、２５…活性層、２１ａ、２１ｂ、２１ｃ、２１ｄ…障壁層、２３ａ、２３ｂ、２３ｃ…井戸層、ＴＢ（＝Ｔ２）…障壁層の成長温度、ＴＷ（＝Ｔ２）…井戸層の成長温度、２７…電子ブロック層、２９…コンタクト層、３１…窒化ガリウム系半導体領域、３３…エピタキシャルウエハ、４１…ＧａＮウエハ、４３…ｎ型ＡｌＧａＮ層、４５…ｎ型ＧａＮ半導体層、４７…活性層、４７ａ、４７ｃ、４７ｅ、４７ｇ…障壁層、４７ｂ、４７ｄ、４７ｆ…井戸層、４９…ｎ型窒化ガリウム系半導体領域、５１…ｐ型窒化ガリウム系半導体領域、５３…ｐ型ＡｌＧａＮ層、５５…ｐ型ＧａＮ層、５９ａ…アノード電極、５９ｂ…カソード電極、Ｃ…エピタキシャルウエハ、Ｅ…エピタキシャルウエハ、６１…ＧａＮウエハ、６３…窒化ガリウム系半導体層、６５…光ガイド層、６５ａ…ＧａＮ半導体層、６５ｂ…ＩｎＧａＮ半導体層、６７…活性層、６７ａ、６７ｃ、６７ｅ、６７ｇ…障壁層、６７ｂ、６７ｄ、６７ｆ…井戸層、７１…光ガイド層、７１ｂ…ＩｎＧａＮ半導体層、７１ａ…ＧａＮ半導体層、７３…ｐ型窒化ガリウム系半導体領域、７５…ｐ型窒化ガリウム系半導体層、７７…窒化ガリウム系半導体層、７９…ｐ型窒化ガリウム系半導体層、ＥＬＤ…エピタキシャルウエハ　

Claims (21)

  1. 　窒化物系半導体発光素子を作製する方法であって、
    　窒化ガリウム系半導体からなる半導体領域の主面上に、活性層のための障壁層を成長する工程と、
    　前記活性層のための井戸層を前記障壁層上に成長する工程と、
    　前記活性層上に、ｐ型窒化ガリウム系半導体領域を成長する工程と
    を備え、
    　前記半導体領域の前記主面は、前記窒化ガリウム系半導体のｃ面に対して傾斜した半極性を示しており、
    　前記井戸層はＩｎＧａＮからなり、
    　前記井戸層のインジウム組成は０．１５以上であり、
    　前記障壁層は、前記井戸層と異なる窒化ガリウム系半導体からなり、
    　前記井戸層の成長温度は前記障壁層の成長温度と同じであり、
    　前記ｐ型窒化ガリウム系半導体領域は一又は複数のｐ型窒化ガリウム系半導体層を含み、
    　前記ｐ型窒化ガリウム系半導体層の各々における成長温度は前記井戸層の成長温度及び前記障壁層の成長温度よりも大きい、ことを特徴とする方法。
  2. 　前記半導体領域の前記主面の法線ベクトルが、ｃ面（（０００１）面）又は該ｃ面の裏面である（０００－１）面のいずれかの面の法線ベクトルに対して６０度以上９０度以下の範囲の角度で傾斜している、ことを特徴とする請求項１に記載された方法。
  3. 　前記井戸層のインジウム組成は０．２０以上であり、
    　前記活性層は、５００ｎｍ以上の波長領域にピーク波長を有する発光を生成するように設けられている、ことを特徴とする請求項１又は請求項２に記載された方法。
  4. 　前記井戸層の前記成長温度及び前記障壁層の前記成長温度は摂氏８００度以下であり、
    　前記ｐ型窒化ガリウム系半導体領域の前記成長温度は摂氏１０００度以下である、ことを特徴とする請求項１～請求項３のいずれか一項に記載された方法。
  5. 　前記井戸層の前記成長温度及び前記障壁層の前記成長温度は摂氏７００度以上摂氏７６０度以下である、ことを特徴とする請求項１～請求項４のいずれか一項に記載された方法。
  6. 　前記ｐ型窒化ガリウム系半導体領域の前記成長温度は摂氏８５０度より大きく摂氏９５０度以下である、ことを特徴とする請求項１～請求項５のいずれか一項に記載された方法。
  7. 　前記ｐ型窒化ガリウム系半導体領域の成長温度の最大値と前記井戸層の成長温度との温度差は２００度以下である、ことを特徴とする請求項１～請求項６のいずれか一項に記載された方法。
  8. 　前記井戸層のインジウム組成は０．２５以上０．３５以下であり、
    　前記活性層からの発光の発振波長は５００ｎｍ以上である、ことを特徴とする請求項１～請求項７のいずれか一項に記載された方法。
  9. 　前記ｐ型窒化ガリウム系半導体領域の厚さは５０ｎｍ以上７００ｎｍ以下である、ことを特徴とする請求項１～請求項８のいずれか一項に記載された方法。
  10. 　前記井戸層の前記成長温度及び前記障壁層の前記成長温度は摂氏７６０度以上摂氏８００度以下である、ことを特徴とする請求項１～請求項４のいずれか一項に記載された方法。
  11. 　前記ｐ型窒化ガリウム系半導体領域の前記成長温度は摂氏９５０度より大きく摂氏１０００度以下である、ことを特徴とする請求項１～請求項４、及び請求項１０のいずれか一項に記載された方法。
  12. 　前記井戸層のインジウム組成は０．２０以上０．２５以下であり、
    　前記活性層からの発光のピーク波長は５００ｎｍ以上であり、
    　前記ピーク波長で前記活性層からの発光強度は最大値を示す、ことを特徴とする請求項１～請求項４、及び請求項１０～請求項１１のいずれか一項に記載された方法。
  13. 　前記ｐ型窒化ガリウム系半導体領域の厚さは４０ｎｍ以上２００ｎｍ以下である、ことを特徴とする請求項１～請求項４、及び請求項１０～請求項１２のいずれか一項に記載された方法。
  14. 　前記ｐ型窒化ガリウム系半導体領域の成長温度の最大値と前記井戸層の成長温度との温度差は２５０度以下である、ことを特徴とする請求項１～請求項４、及び請求項１０～請求項１３のいずれか一項に記載された方法。
  15. 　前記ｐ型窒化ガリウム系半導体領域はＡｌＧａＮ層を含む、ことを特徴とする請求項１～請求項１４のいずれか一項に記載された方法。
  16. 　窒化ガリウム系半導体からなる基板を準備する工程を更に備え、
    　前記基板の主面は、前記窒化ガリウム系半導体のｃ面に対して傾斜している、ことを特徴とする請求項１～請求項１５のいずれか一項に記載された方法。
  17. 　窒化ガリウム系半導体からなる基板を準備する工程を更に備え、
    　前記基板の前記主面が、ｃ面（（０００１）面）の裏面である（０００－１）面に対して傾斜している、ことを特徴とする請求項１～請求項１５のいずれか一項に記載された方法。
  18. 　前記基板の前記主面の傾斜角は６０度以上９０度以下である、ことを特徴とする請求項１６または請求項１７に記載された方法。
  19. 　前記窒化物系半導体発光素子の光共振器のための端面を更に備え、
    　前記基板の前記主面の傾斜角は６３度以上８３度以下である、ことを特徴とする請求項１４～請求項１８のいずれか一項に記載された方法。
  20. 　窒化ガリウム系半導体の成長に先立って、前記基板の熱処理を行う工程を更に備え、
    　前記熱処理の雰囲気は少なくともアンモニア及び水素を含む、ことを特徴とする請求項１～請求項１９のいずれか一項に記載された方法。
  21. 　窒化物系半導体発光素子のためのエピタキシャルウエハを作製する方法であって、
    　窒化ガリウム系半導体からなる半導体領域の主面上に、活性層のための障壁層を成長する工程と、
    　前記活性層のための井戸層を前記障壁層上に成長する工程と、
    　前記活性層上に、ｐ型窒化ガリウム系半導体層を成長する工程と
    を備え、
    　前記半導体領域の前記主面は、前記窒化ガリウム系半導体のｃ面に対して傾斜した半極性を示しており、
    　前記障壁層は、前記井戸層と異なる窒化ガリウム系半導体からなり、
    　前記井戸層はＩｎＧａＮからなり、
    　前記井戸層のインジウム組成は０．１５以上であり、
    　前記井戸層の成長温度は前記障壁層の成長温度と同じであり、
    　前記ｐ型窒化ガリウム系半導体領域は一又は複数のｐ型窒化ガリウム系半導体層を含み、
    　前記ｐ型窒化ガリウム系半導体層の各々における成長温度は前記井戸層の成長温度及び前記障壁層の成長温度よりも大きい、ことを特徴とする方法。
PCT/JP2009/067988 2008-10-20 2009-10-19 窒化物系半導体発光素子を作製する方法、及びエピタキシャルウエハを作製する方法 WO2010047297A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
EP09821994.2A EP2352182A4 (en) 2008-10-20 2009-10-19 METHOD FOR PRODUCING A LIGHT-EMITTING NITRIDE-SEMICONDUCTOR ELEMENT AND PROCESS FOR PREPARING AN EPITACTIC WATER
CN2009801413901A CN102187482B (zh) 2008-10-20 2009-10-19 制造氮化物基半导体发光元件的方法和制造外延晶片的方法
US13/090,963 US20110212560A1 (en) 2008-10-20 2011-04-20 Method for fabricating nitride semiconductor light emitting device and method for fabricating epitaxial wafer

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2008270065 2008-10-20
JP2008-270065 2008-10-20
JP2009225355A JP2010123920A (ja) 2008-10-20 2009-09-29 窒化物系半導体発光素子を作製する方法、及びエピタキシャルウエハを作製する方法
JP2009-225355 2009-09-29

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/090,963 Continuation US20110212560A1 (en) 2008-10-20 2011-04-20 Method for fabricating nitride semiconductor light emitting device and method for fabricating epitaxial wafer

Publications (1)

Publication Number Publication Date
WO2010047297A1 true WO2010047297A1 (ja) 2010-04-29

Family

ID=42119336

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/067988 WO2010047297A1 (ja) 2008-10-20 2009-10-19 窒化物系半導体発光素子を作製する方法、及びエピタキシャルウエハを作製する方法

Country Status (7)

Country Link
US (1) US20110212560A1 (ja)
EP (1) EP2352182A4 (ja)
JP (1) JP2010123920A (ja)
KR (1) KR20110069147A (ja)
CN (1) CN102187482B (ja)
TW (1) TW201027803A (ja)
WO (1) WO2010047297A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11552452B2 (en) * 2010-03-04 2023-01-10 The Regents Of The University Of California Semi-polar III-nitride optoelectronic devices on m-plane substrates with miscuts less than +/− 15 degrees in the c-direction

Families Citing this family (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101683898B1 (ko) * 2010-06-21 2016-12-20 엘지이노텍 주식회사 발광 소자
JP5136615B2 (ja) * 2010-09-08 2013-02-06 住友電気工業株式会社 Ｉｉｉ族窒化物半導体発光素子を製造する方法
JP5781292B2 (ja) * 2010-11-16 2015-09-16 ローム株式会社 窒化物半導体素子および窒化物半導体パッケージ
JP5429153B2 (ja) * 2010-12-27 2014-02-26 住友電気工業株式会社 窒化ガリウム系半導体発光素子
JP5668647B2 (ja) * 2011-09-06 2015-02-12 豊田合成株式会社 Ｉｉｉ族窒化物半導体発光素子およびその製造方法
JP5482771B2 (ja) * 2011-12-09 2014-05-07 住友電気工業株式会社 Ｉｉｉ族窒化物半導体発光素子を製造する方法
US9124071B2 (en) 2012-11-27 2015-09-01 Nichia Corporation Nitride semiconductor laser element
JP5892495B2 (ja) * 2013-12-24 2016-03-23 株式会社タムラ製作所 Ｇａ２Ｏ３系結晶膜の成膜方法、及び結晶積層構造体
JP6426359B2 (ja) * 2014-03-24 2018-11-21 株式会社東芝 半導体発光素子及びその製造方法
WO2015190171A1 (ja) * 2014-06-10 2015-12-17 ソニー株式会社 半導体光デバイス及びその製造方法並びに半導体光デバイス組立体
KR102223037B1 (ko) 2014-10-01 2021-03-05 삼성전자주식회사 반도체 발광소자 제조방법
CN104617487A (zh) * 2015-01-12 2015-05-13 中国科学院半导体研究所 氮化镓同质衬底上激光器量子阱有源区的同温生长方法
WO2016143221A1 (ja) * 2015-03-10 2016-09-15 ソニー株式会社 半導体光デバイス及びその製造方法
CN105405947B (zh) * 2015-12-14 2017-12-15 华灿光电股份有限公司 新型发光二极管外延片及其制备方法
JP2019091801A (ja) * 2017-11-14 2019-06-13 シャープ株式会社 窒化物半導体レーザ素子
CN110610849B (zh) * 2019-07-23 2021-11-02 中山大学 一种InGaN半导体材料及其外延制备方法和应用

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1012923A (ja) * 1996-04-26 1998-01-16 Sanyo Electric Co Ltd 発光素子およびその製造方法
JP2002043618A (ja) 2000-07-21 2002-02-08 Matsushita Electric Ind Co Ltd 窒化物半導体の製造方法
JP2002305323A (ja) * 2000-07-03 2002-10-18 Nichia Chem Ind Ltd ｎ型窒化物半導体積層体およびそれを用いる半導体素子
JP2004063537A (ja) * 2002-07-25 2004-02-26 Sony Corp 半導体発光素子およびその製造方法ならびに半導体装置およびその製造方法
JP2004363401A (ja) 2003-06-05 2004-12-24 Toyoda Gosei Co Ltd 半導体素子の製造方法
WO2006130696A2 (en) * 2005-06-01 2006-12-07 The Regents Of The University Of California Technique for the growth and fabrication of semipolar (ga,al,in,b)n thin films, heterostructures, and devices
JP2007201099A (ja) 2006-01-25 2007-08-09 Sumitomo Electric Ind Ltd 窒化物半導体発光素子を作製する方法
JP2008177624A (ja) * 2008-04-14 2008-07-31 Sharp Corp 窒化ガリウム系半導体レーザ素子
JP2008187044A (ja) * 2007-01-30 2008-08-14 Rohm Co Ltd 半導体レーザ
JP2009071127A (ja) * 2007-09-14 2009-04-02 Kyoto Univ 窒化物半導体レーザ素子

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2735057B2 (ja) * 1994-12-22 1998-04-02 日亜化学工業株式会社 窒化物半導体発光素子
JP3304787B2 (ja) * 1996-09-08 2002-07-22 豊田合成株式会社 半導体発光素子及びその製造方法
JPH11177132A (ja) * 1997-12-08 1999-07-02 Showa Denko Kk Ｉｉｉ族窒化物半導体発光素子
JP2002319702A (ja) * 2001-04-19 2002-10-31 Sony Corp 窒化物半導体素子の製造方法、窒化物半導体素子
EP1668709B1 (en) * 2003-10-02 2019-05-01 Toyoda Gosei Co., Ltd. Methods for producing a nitride semiconductor product, a light-emitting device, a light-emitting diode, a laser device and a lamp using the nitride semiconductor product
KR100691177B1 (ko) * 2005-05-31 2007-03-09 삼성전기주식회사 백색 발광소자
JP2007201195A (ja) * 2006-01-26 2007-08-09 Sumitomo Electric Ind Ltd 窒化物半導体発光素子
JP2008109066A (ja) * 2006-09-29 2008-05-08 Rohm Co Ltd 発光素子
JP2008109021A (ja) * 2006-10-27 2008-05-08 Rohm Co Ltd 半導体発光素子
JP4191227B2 (ja) * 2007-02-21 2008-12-03 昭和電工株式会社 Ｉｉｉ族窒化物半導体発光素子の製造方法及びｉｉｉ族窒化物半導体発光素子並びにランプ
JP2008218645A (ja) * 2007-03-02 2008-09-18 Rohm Co Ltd 発光装置

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1012923A (ja) * 1996-04-26 1998-01-16 Sanyo Electric Co Ltd 発光素子およびその製造方法
JP2002305323A (ja) * 2000-07-03 2002-10-18 Nichia Chem Ind Ltd ｎ型窒化物半導体積層体およびそれを用いる半導体素子
JP2002043618A (ja) 2000-07-21 2002-02-08 Matsushita Electric Ind Co Ltd 窒化物半導体の製造方法
JP2004063537A (ja) * 2002-07-25 2004-02-26 Sony Corp 半導体発光素子およびその製造方法ならびに半導体装置およびその製造方法
JP2004363401A (ja) 2003-06-05 2004-12-24 Toyoda Gosei Co Ltd 半導体素子の製造方法
WO2006130696A2 (en) * 2005-06-01 2006-12-07 The Regents Of The University Of California Technique for the growth and fabrication of semipolar (ga,al,in,b)n thin films, heterostructures, and devices
JP2007201099A (ja) 2006-01-25 2007-08-09 Sumitomo Electric Ind Ltd 窒化物半導体発光素子を作製する方法
JP2008187044A (ja) * 2007-01-30 2008-08-14 Rohm Co Ltd 半導体レーザ
JP2009071127A (ja) * 2007-09-14 2009-04-02 Kyoto Univ 窒化物半導体レーザ素子
JP2008177624A (ja) * 2008-04-14 2008-07-31 Sharp Corp 窒化ガリウム系半導体レーザ素子

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
See also references of EP2352182A4 *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11552452B2 (en) * 2010-03-04 2023-01-10 The Regents Of The University Of California Semi-polar III-nitride optoelectronic devices on m-plane substrates with miscuts less than +/− 15 degrees in the c-direction

Also Published As

Publication number Publication date
EP2352182A1 (en) 2011-08-03
CN102187482A (zh) 2011-09-14
JP2010123920A (ja) 2010-06-03
CN102187482B (zh) 2013-11-06
US20110212560A1 (en) 2011-09-01
EP2352182A4 (en) 2015-02-11
KR20110069147A (ko) 2011-06-22
TW201027803A (en) 2010-07-16

Similar Documents

Publication Publication Date Title
WO2010047297A1 (ja) 窒化物系半導体発光素子を作製する方法、及びエピタキシャルウエハを作製する方法
US6455877B1 (en) III-N compound semiconductor device
JP3816942B2 (ja) 半導体素子の製造方法
JP4390007B2 (ja) Ｉｉｉ族窒化物半導体素子及びエピタキシャルウエハ
JP4720834B2 (ja) Ｉｉｉ族窒化物半導体レーザ
US8295317B2 (en) Method of making nitride semiconductor laser, method of making epitaxial wafer, and nitride semiconductor laser
JP2010212493A (ja) Ｉｉｉ族窒化物半導体素子、エピタキシャル基板、及びｉｉｉ族窒化物半導体素子を作製する方法
WO2013002389A1 (ja) Ｉｉｉ族窒化物半導体素子、及び、ｉｉｉ族窒化物半導体素子の製造方法
JP5326787B2 (ja) Ｉｉｉ族窒化物半導体レーザダイオード、及びｉｉｉ族窒化物半導体レーザダイオードを作製する方法
WO2012161268A1 (ja) 窒化物半導体レーザ素子、エピタキシャル基板、及び窒化物半導体レーザ素子を作製する方法
JP4940670B2 (ja) 窒化物半導体発光素子を作製する方法
JP2010212651A (ja) Ｉｉｉ族窒化物半導体素子、エピタキシャル基板、及びｉｉｉ族窒化物半導体素子を作製する方法
WO2011007776A1 (ja) Iii族窒化物半導体素子、エピタキシャル基板、及びiii族窒化物半導体素子を作製する方法
KR20110084296A (ko) 발광 소자의 제조 방법 및 발광 소자
JP2000208874A (ja) 窒化物半導体と、窒化物半導体発光装置と、窒化物半導体の製造方法と、半導体発光装置の製造方法
JP2001077417A (ja) 窒素化合物半導体発光素子の製造方法
JP5332955B2 (ja) Ｉｉｉ族窒化物半導体レーザ
JP2008177438A (ja) 窒化物半導体発光素子
JP3543628B2 (ja) 窒化物系ｉｉｉ−ｖ族化合物半導体の成長方法および半導体発光素子の製造方法
JP5120350B2 (ja) Ｉｉｉ族窒化物半導体素子及びエピタキシャルウエハ
JP2011071561A (ja) 窒化物半導体レーザを作製する方法、エピタキシャルウエハを作製する方法及び窒化物半導体レーザ
JP2001156401A (ja) 窒素化合物半導体発光素子
KR20090113207A (ko) 질화물 반도체 레이저를 제작하는 방법, 에피택셜 웨이퍼를 제작하는 방법 및 질화물 반도체 레이저

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200980141390.1

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09821994

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20117010469

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2009821994

Country of ref document: EP