KR20110042661A - 표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치 - Google Patents

표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치 Download PDF

Info

Publication number
KR20110042661A
KR20110042661A KR1020090099436A KR20090099436A KR20110042661A KR 20110042661 A KR20110042661 A KR 20110042661A KR 1020090099436 A KR1020090099436 A KR 1020090099436A KR 20090099436 A KR20090099436 A KR 20090099436A KR 20110042661 A KR20110042661 A KR 20110042661A
Authority
KR
South Korea
Prior art keywords
layer
wiring
disposed
electrode
display
Prior art date
Application number
KR1020090099436A
Other languages
English (en)
Other versions
KR101626054B1 (ko
Inventor
최국현
임효택
신동호
조영제
김용조
노상용
김성훈
김효섭
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020090099436A priority Critical patent/KR101626054B1/ko
Priority to US12/829,167 priority patent/US8643812B2/en
Publication of KR20110042661A publication Critical patent/KR20110042661A/ko
Priority to US14/167,330 priority patent/US9494811B2/en
Application granted granted Critical
Publication of KR101626054B1 publication Critical patent/KR101626054B1/ko
Priority to US15/350,874 priority patent/US10459261B2/en
Priority to US16/665,041 priority patent/US10871667B2/en
Priority to US17/124,575 priority patent/US11353730B2/en
Priority to US17/833,685 priority patent/US11803073B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/13306—Circuit arrangements or driving methods for the control of single liquid crystal cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/133345—Insulating layers
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G02F1/13454—Drivers integrated on the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1337—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers
    • G02F1/133711—Surface-induced orientation of the liquid crystal molecules, e.g. by alignment layers by organic films, e.g. polymeric films
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1345—Conductors connecting electrodes to cell terminals
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/50—Protective arrangements
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/02—Materials and properties organic material
    • G02F2202/022—Materials and properties organic material polymeric

Abstract

표시 기판은 화소 트랜지스터, 게이트 구동부, 절연층, 보호층 및 버퍼층을 포함한다. 상기 화소 트랜지스터는 베이스 기판의 표시 영역에 배치되고, 제1 전극과 상기 제1 전극 위에 배치된 제2 전극을 포함한다. 게이트 구동부는 표시 영역을 둘러싸는 베이스 기판의 주변 영역에 배치되고, 게이트 신호를 생성하는 회로부와 회로부와 전기적으로 연결된 제1 배선 및 제2 배선을 포함하고 제2 배선은 제1 배선 위에 배치되는 배선부를 포함한다. 절연층은 제1 전극 및 제1 배선과 접촉되어 베이스 기판 위에 배치된다. 보호층은 제2 전극 및 제2 배선과 접촉되어 베이스 기판 위에 배치된다. 버퍼층은 배선부 위의 보호층과 직접 접촉되어 배선부를 덮는다.
배향층, 밀봉층, 차광층, 유지층, 버퍼층, 보호층

Description

표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치{DISPLAY SUBSTRATE, METHOD OF MANUFACTURING THE SAME AND DISPLAY APPARATUS HAVING THE DISPLAY SUBSTRATE}
본 발명은 표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치에 관한 것으로, 보다 상세하게는 구동 신뢰성을 향상시키기 위한 표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치에 관한 것이다.
일반적으로 액정표시장치는 액정표시패널과 상기 액정표시패널에 구동신호를 인가하는 구동부를 포함한다. 상기 액정표시패널은 게이트 배선들과 소스 배선들에 의해 정의된 복수의 화소부들이 구성되어 실질적으로 영상이 표시되는 표시영역과 상기 표시영역을 둘러싸는 주변영역으로 이루어진다.
최근 액정표시장치의 경박단소화를 위해 상기 주변영역에 게이트 배선들에 게이트신호를 출력하는 게이트 구동부가 집적시키는 기술이 개발되고 있다. 상기 게이트 구동부는 실질적으로 게이트 신호를 생성하는 회로부와, 상기 회로부에 구동신호를 전달하는 배선들을 포함한다.
이와 같이 주변 영역에 게이트 구동부가 직접 형성된 액정표시패널이 TV와 같이 대형 패널에 사용되면서 소형 패널에 문제가 없었던 배선의 교차 영역에서 번트(Burnt)와 같은 불량이 발생하고 있다. 즉, 상기 게이트 구동부의 장시간 구동에 따른 온도 상승 및 고휘도 백라이트 구동에 따른 온도 상승 등에 의해 상기 배선 교차 영역에서 금속 및 절연층 간의 열팽창계수 차이에 의해 상기 절연층에 미세 크랙(Creak)이 발생할 수 있다. 이러한 크랙을 통해 액정이 침투되어 금속간의 쇼트 불량 및 내전압 특성 저하로 인해 번트를 발생할 수 있다. 결과적으로 상기 번트와 같은 불량은 상기 게이트 구동부의 구동 불량을 발생할 수 있다.
이에 본 발명의 기술적 과제는 이러한 점에서 착안된 것으로, 본 발명의 목적은 게이트 구동부의 배선부를 보호하기 위한 표시 기판을 제공하는 것이다.
본 발명의 다른 목적은 상기 표시 기판의 제조 방법을 제공하는 것이다.
본 발명의 또 다른 목적은 상기 표시 기판을 포함하는 표시 장치를 제공하는 것이다.
상기한 본 발명의 목적을 실현하기 위한 실시예에 따른 표시 기판은 화소 트랜지스터, 게이트 구동부, 절연층, 보호층 및 버퍼층을 포함한다. 상기 화소 트랜지스터는 베이스 기판의 표시 영역에 배치되고, 제1 전극과 상기 제1 전극 위에 배치된 제2 전극을 포함한다. 상기 게이트 구동부는 상기 표시 영역을 둘러싸는 상기 베이스 기판의 주변 영역에 배치되고, 게이트 신호를 생성하는 회로부와 상기 회로 부와 전기적으로 연결된 제1 배선 및 제2 배선을 포함하고 상기 제2 배선은 상기 제1 배선 위에 배치되는 배선부를 포함한다. 상기 절연층은 상기 제1 전극 및 상기 제1 배선과 접촉되어 상기 베이스 기판 위에 배치된다. 상기 보호층은 상기 제2 전극 및 상기 제2 배선과 접촉되어 상기 베이스 기판 위에 배치된다. 상기 버퍼층은 상기 배선부 위의 보호층과 직접 접촉되어 상기 배선부를 덮는다.
상기한 본 발명의 다른 목적을 실현하기 위한 실시예에 따른 베이스 기판의 표시 영역을 둘러싸는 주변 영역에 게이트 신호를 생성하는 회로부와 상기 회로부와 전기적으로 연결된 배선부를 포함하는 게이트 구동부를 포함하는 표시 기판의 제조 방법은 상기 표시 영역에 화소 트랜지스터의 제1 전극과 상기 주변 영역에 상기 배선부의 제1 배선을 형성한다. 상기 제1 전극 및 상기 제1 배선을 포함하는 제1 금속 패턴이 형성된 베이스 기판 위에 상기 제1 금속 패턴을 덮는 절연층을 형성한다. 상기 표시 영역에 상기 화소 트랜지스터의 제2 전극 및 상기 주변 영역에 상기 배선부의 제2 배선을 형성한다. 상기 제2 전극 및 상기 제2 배선을 포함하는 제2 금속 패턴이 형성된 베이스 기판 위에 상기 제2 금속 패턴을 덮는 보호층을 형성한다. 상기 배선부 위의 보호층과 직접 접촉되어 상기 배선부를 덮는 버퍼층을 형성한다.
상기한 본 발명의 또 다른 목적을 실현하기 위한 실시예에 따른 표시 장치는 표시 기판 및 대향 기판을 포함한다. 상기 표시 기판은 표시 영역에 배치되고 제1 전극과 상기 제1 전극 위에 배치된 제2 전극을 포함하는 화소 트랜지스터와, 주변 영역에 배치되고 게이트 신호를 생성하는 회로부와 상기 회로부와 전기적으로 연결 된 제1 배선 및 제2 배선을 포함하고 상기 제2 배선은 상기 제1 배선 위에 배치되는 배선부를 포함하는 게이트 구동부와, 상기 제1 전극 및 상기 제1 배선과 접촉되어 상기 베이스 기판 위에 배치된 절연층과, 상기 제2 전극 및 상기 제2 배선과 접촉되어 상기 베이스 기판 위에 배치된 보호층 및 상기 배선부 위의 보호층과 직접 접촉되어 상기 배선부를 덮는 버퍼층을 포함한다. 상기 대향 기판은 상기 표시 기판과 대향한다.
이러한 표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치에 의하면, 배향층, 더미 밀봉층, 차광층, 또는 더미 유지층을 게이트 구동부의 배선부에 불량을 방지하기 위한 버퍼층으로 형성함으로써 배선 불량을 막을 수 있다. 이에 의해 상기 게이트 구동부의 구동 신뢰성을 향상시킬 수 있다.
이하, 도면들을 참조하여 본 발명의 바람직한 실시예들을 보다 상세하게 설명하기로 한다. 본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 고안의 명확성을 기하기 위하여 실제보다 확대하여 도시한 것이다. 제1, 제2 등의 용어는 다양한 구 성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 경우, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 경우, 이는 다른 부분 "바로 아래에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
도 1은 본 발명의 실시예 1에 따른 표시 장치의 평면도이다.
도 1을 참조하면, 상기 표시 장치(900a)는 표시 기판(100), 대향 기판(600) 및 데이터 구동부(700)를 포함한다.
상기 표시 기판(100)은 표시 영역(DA) 및 상기 표시 영역(DA)을 둘러싸는 복수의 주변 영역들(PA1, PA2, PA3, PA4)을 포함한다.
상기 표시 영역(DA)에는 복수의 게이트 배선들(GL)과 상기 게이트 배선들(GL)과 교차하는 복수의 데이터 배선들(DL) 및 복수의 화소들(P)을 포함한다. 각 화소(P)는 게이트 배선(GL) 및 데이터 배선(DL)에 연결된 화소 트랜지스터(TRp)와, 상기 화소 트랜지스터(TRp)와 전기적으로 연결된 화소 전극(PE)을 포함한다.
제1 주변 영역(PA1)은 상기 게이트 배선(GL)의 일단과 인접하고, 제2 주변 영역(PA2)은 상기 게이트 배선(GL)의 타단과 인접하고, 제3 주변 영역(PA3)은 상기 데이터 배선(DL)의 일단과 인접하고, 제4 주변 영역(PA4)은 상기 데이터 배선(DL)의 타단과 인접하다.
상기 제1 주변 영역(PA1)에는 제1 게이트 구동부(103)가 배치되고, 제2 주변 영역(PA2)에는 제2 게이트 구동부(106)가 배치되고, 상기 제1 내지 제4 주변 영역들(PA1, PA2, PA3, PA4)에는 밀봉층(192)이 배치된다.
상기 제1 주변 영역(PA1)은 상기 제1 게이트 구동부(103)의 회로부(101)가 배치되는 회로 영역(CA)과 상기 회로 영역(CA)과 인접하고 상기 회로부(101)에 구동 신호를 전달하는 배선부(102)가 배치되는 배선 영역(LA) 및 상기 배선 영역(LA)과 인접하고 상기 밀봉층(192)이 배치되는 밀봉 영역(SA)을 포함한다. 상기 배선부(102)는 구동 신호를 상기 회로부(101)에 제공하고, 상기 회로부(101)는 상기 구동 신호를 이용해 게이트 신호를 생성하여 상기 게이트 배선(GL)에 인가한다.
상기 제2 주변 영역(PA2)은 상기 제2 게이트 구동부(104)의 회로부(101)가 배치되는 회로 영역(CA)과 상기 회로 영역(CA)과 인접하고 상기 회로부(101)에 구동 신호를 전달하는 배선부(102)가 배치되는 배선 영역(LA) 및 상기 배선 영역(LA) 과 인접하고 상기 밀봉층(192)이 배치되는 밀봉 영역(SA)을 포함한다.
상기 제1 및 제2 게이트 구동부들(103, 104)은 동일한 게이트 배선과 전기적으로 연결되거나, 서로 다른 게이트 배선과 연결될 수 있다. 상기 제1 및 제2 게이트 구동부들(103, 104)의 상기 배선부(102)는 구동 신호를 상기 회로부(101)에 제공하고, 상기 회로부(101)는 상기 구동 신호를 이용해 게이트 신호를 생성하여 상기 게이트 배선(GL)에 인가한다.
상기 대향 기판(600)은 상기 표시 기판(100)과 대향하여 상기 밀봉층(192)을 통해 상기 표시 기판(100)과 서로 결합된다. 상기 표시 기판(100), 상기 대향 기판(600) 및 상기 밀봉층(192)에 의해 액정층(미도시)이 밀봉될 수 있다.
상기 데이트 구동부(700)는 연성 회로 기판(710)과 상기 연성 회로 기판(710) 위에 실장된 데이터 구동칩(730)을 포함한다. 상기 연성 회로 기판(710)은 외부 장치와 상기 데이터 구동칩(730)을 전기적으로 연결한다. 상기 데이터 구동칩(730)은 상기 연성 회로 기판(710)을 통해 상기 표시 기판(100)과 전기적으로 연결된다.
도 2는 도 1의 게이트 구동부에 대한 블록도이다. 도 3은 도 1의 "A" 부분의 확대도이다.
도 1, 도 2 및 도 3을 참조하면, 상기 제1 또는 제2 게이트 구동부(103 or 104)는 회로부(101) 및 배선부(102)를 포함한다.
상기 회로부(101)는 상기 회로 영역(CA)에 배치되고, 복수의 스테이지들(SRC1, SRC2,...,SRCk+1)이 종속적으로 연결된 쉬프트 레지스터를 포함한다. 제1 내지 제k 스테이지들(SRC1, SRC2,.., SRCk)은 제1 내지 제k 게이트 배선들(GL1,..,GLk)과 전기적으로 각각 연결된다. 상기 제1 내지 제k 스테이지들(SRC1, SRC2,.., SRCk)은 제1 내지 제k 게이트 신호들(G1, G2,...,Gk)을 순차적으로 출력한다. 제k+1 스테이지(SRCk+1)는 게이트 배선과 전기적으로 플로팅 되며, 상기 제k 스테이지(SRCk)의 동작을 제어한다.
예를 들면, 제n 스테이지(SRCn)(k 및 n은 k > n 인 자연수들 임)는 제1 입력단자(IT1), 제2 입력단자(IT2), 전압단자(VT), 제1 클럭단자(CK1), 제2 클럭단자(CK2) 및 출력단자(OT)를 포함한다. 상기 제1 입력단자(IT1)는 개시제어신호가 인가되고, 상기 개시제어신호는 수직개시신호(STV) 또는 이전 스테이지들 중 어느 하나의 출력신호일 수 있다. 상기 제2 입력단자(IT2)는 정지제어신호가 인가되고, 상기 정지제어신호는 다음 프레임의 수직개시신호 또는 다음 스테이지들 중 어느 하나의 출력신호일 수 있다. 상기 전압단자(VT)는 게이트 오프 전압(VSS)을 수신한다. 상기 제1 클럭단자(CK1)는 제1 클럭신호(CK1)를 수신하고, 제2 클럭단자(CK2)는 상기 제1 클럭신호(CK1)와 다른 제2 클럭신호(CK2)를 수신한다. 상기 출력단자(OT)는 게이트 신호를 출력하고, 제n 게이트 배선(GLn)과 전기적으로 연결된다.
상기 배선부(102)는 상기 배선 영역(LA)에 배치되고, 복수의 구동신호들을 전달하는 신호 배선들과, 상기 신호 배선들과 상기 스테이지의 단자들과 연결하는 연결 배선들을 포함한다. 상기 신호 배선들은 제1 방향으로 연장되고, 상기 연결 배선들은 상기 제1 방향과 교차하는 제2 방향으로 연장된다. 바람직하게 상기 신호 배선들과 상기 연결 배선들은 서로 다른 금속층으로 이루어질 수 있다.
예를 들면, 상기 배선부(102)는 게이트 오프 전압(VSS)을 전달하는 전압 배선(VL), 제1 클럭신호(CK1)를 전달하는 제1 클럭 배선(CKL1), 제2 클럭신호(CK2)를 전달하는 제2 클럭 배선(CKL2), 제3 클럭신호(CK3)를 전달하는 제3 클럭 배선(CKL3), 제4 클럭신호(CK4)를 전달하는 제4 클럭 배선(CKL4) 및 수직개시신호(STV)를 전달하는 개시 배선(SVL)을 포함한다. 예를 들면, 상기 제1 및 제2 클럭 배선들(CKL1, CKL2)은 홀수번째 스테이지들과 전기적으로 연결되고, 상기 제3 및 제4 클럭 배선들(CKL3, CKL4)은 짝수번째 스테이지들과 전기적으로 연결될 수 있다.
또한, 상기 배선부(102)는 상기 전압 배선(VL)과 상기 스테이지의 전압단자(VT)를 연결하는 제1 연결 배선(CL1), 상기 제1, 제2, 제3 및 제4 클럭 배선들(CKL1, CKL2, CKL3, CKL4)과 상기 스테이지의 제1 및 제2 클럭단자들(CKT1, CKT2)을 연결하는 제2 및 제3 연결 배선들(CL2, CL3)을 더 포함한다. 여기서는 상기 전압 배선(VL)은 제1 금속층으로 형성되고, 상기 제1 클럭 배선(CKL1), 제2 클럭 배선(CKL2) 및 개시 배선(SVL)은 상기 제1 금속층과 다른 제2 금속층으로 형성되고, 상기 제1 금속층과 상기 제2 금속층 사이에는 절연층이 배치되어 서로 절연될 수 있다. 물론, 상기 전압 배선(VL)은 상기 제2 금속층으로 형성될 수 있다. 여기서는 클럭 배선이 4개인 경우 예로 하였으나, 상기 클럭 배선의 수는 2, 6 등 다양하게 설계될 수 있다.
상기 연결 배선들(CL1, CL2, CL3)은 상기 신호 배선들(VSS, CKL1, CKL2, CKL3, CKL4, SVL)과 교차되는 방향으로 연장된다. 이에 따라서, 상기 연결 배선 들(CL1, CL2, CL3)과 상기 신호 배선들(VSS, CKL1, CKL2, CKL3, CKL4, SVL)이 서로 교차하는 교차 영역을 갖는다.
상기 연결 배선들(CL1, CL2, CL3)은 상기 제1 금속층으로 형성된다. 따라서, 상기 교차 영역에서는 상기 제2 금속층으로 형성된 상기 제1 클럭 배선(CKL1), 제2 클럭 배선(CKL2) 및 개시 배선(SVL)과, 상기 제1 금속층으로 형성된 상기 연결 배선들(CL1, CL2, CL3)은 상기 제1 및 제2 금속층 사이에 배치된 상기 절연층에 의해 서로 전기적으로 절연될 수 있다.
도 4는 도 3에 도시된 I-I'을 따라 절단한 표시 장치의 단면도이다.
도 3 및 도 4를 참조하면, 상기 표시 장치(900a)는 표시 기판(100), 상기 표시 기판(100)과 대향하는 대향 기판(600) 및 상기 기판들(100, 600) 사이에 배치된 액정층(LC)을 포함한다.
상기 표시 기판(100)은 제1 베이스 기판(101)을 포함한다.
상기 제1 베이스 기판(101)의 상기 표시 영역(DA)에는 화소 트랜지스터(TRp), 컬러 필터(150), 화소 전극(PE), 차광층(170) 및 제1 배향층(190)을 포함한다. 상기 화소 트랜지스터(TRp)는 제1 금속층으로 형성된 제1 전극과 제2 금속층으로 형성된 제2 전극을 포함한다.
예를 들면, 상기 화소 트랜지스터(TRp)는 제1 금속층으로 형성된 제1 게이트 전극(GE1), 상기 제1 게이트 전극(GE1) 위에 배치된 제1 채널부(CH1), 상기 제1 게이트 전극(GE1)과 상기 제1 채널부(CH1) 사이에 배치된 절연층(110), 상기 제1 채널부(CH1) 위에 배치된 제1 소스 전극(SE1) 및 제1 드레인 전극(DE1)을 포함한다. 상기 제1 게이트 전극(GE1)은 게이트 배선(GL)과 전기적으로 연결되고, 상기 제1 소스 전극(SE1)은 상기 데이터 배선(DL)과 전기적으로 연결된다.
상기 화소 트랜지스터(TRp)가 배치된 제1 베이스 기판(101) 위에는 상기 제1 소스 전극(SE1) 및 상기 제1 드레인 전극(DE1)과 직접 접촉된 보호층(130)이 배치된다.
상기 컬러 필터(150)는 상기 보호층(130) 위의 화소 영역에 배치된다.
상기 화소 전극(PE)은 상기 컬러 필터(150) 위의 상기 화소 영역에 배치되고, 상기 보호층(130)에 형성된 콘택홀을 통해 상기 제1 드레인 전극(DE1)과 접촉되어 상기 화소 트랜지스터(TRp)와 전기적으로 연결된다.
상기 차광층(170)은 화소 전극의 외곽 부분에 배치되어 광을 차단한다. 예를 들면, 상기 차광층(170)은 상기 화소 트랜지스터(TRp)가 배치된 영역에 대응하여 상기 보호층(130) 위에 배치된다. 상기 차광층(170)은 상기 데이터 배선(DL) 및 상기 게이트 배선(GL)이 형성된 영역에 대응하는 상기 보호층(130) 위에 배치될 수 있으며, 상기 표시 영역(DA)에 격자 무늬로 형성될 수 있다.
상기 제1 배향층(190)은 상기 차광층(170) 및 상기 화소 전극(PE) 위에 배치된다. 상기 표시 영역(DA)에 형성된 상기 제1 배향층(190)은 상기 액정층(LC)의 액정을 초기 배열한다.
상기 제1 베이스 기판(101)의 상기 회로 영역(CA)에는 상기 스테이지(SRC1) 및 상기 제1 배향층(190)이 형성된다. 상기 제1 배향층(190)은 상기 스테이지(SRC1)를 보호하기 위한 버퍼층이다.
상기 스테이지(SRC1)는 복수의 회로 트랜지스터들(TRc) 및 상기 회로 트랜지스터들(TRc)을 전기적으로 연결하는 연결 전극(CE)을 포함한다. 상기 회로 트랜지스터(TRc)는 제1 금속층으로 형성된 제1 전극과 제2 금속층으로 형성된 제2 전극을 포함한다. 예를 들면, 상기 회로 트랜지스터(TRc)는 상기 제1 금속층으로 형성된 제2 게이트 전극(GE2), 상기 제2 게이트 전극(GE2) 위에 배치된 제2 채널부(CH2), 상기 제2 게이트 전극(GE2)과 상기 제2 채널부(CH2) 사이에 배치된 절연층(110), 상기 제2 채널부(CH2) 위에 배치된 제2 소스 전극(SE2) 및 제2 드레인 전극(DE2)을 포함한다. 상기 회로 트랜지스터(TRc) 위에는 상기 보호층(130)이 형성된다.
상기 연결 전극(CE)은 상기 화소 전극(PE)과 동일한 도전층으로 형성될 수 있다. 상기 연결 전극(CE)은 상기 제1 금속층으로 이루어진 제1 전극(E3)과 상기 제2 금속층으로 이루어진 제2 전극(ex, SE2)을 상기 절연층(110) 및 보호층(130)에 형성된 제2 콘택홀들(H2)을 통해 서로 연결한다.
상기 회로 영역(CA)에 형성된 상기 제1 배향층(190)은 상기 보호층(130) 및 상기 연결 전극(CE)과 직접 접촉되어 형성된다. 상기 제1 배향층(190)은 상기 스테이지(SRC1)를 액정 침투로부터 보호할 수 있다.
상기 제1 베이스 기판(101)의 상기 배선 영역(LA)에는 상기 제1 금속층으로 형성된 제1 배선과 절연층(110)과 상기 제2 금속층으로 형성된 제2 배선과 상기 보호층(130) 및 상기 제1 배향층(190)이 형성된다. 상기 제1 배향층(190)은 상기 보호층(130)을 보호하기 위한 버퍼층이다.
예를 들면, 상기 배선 영역(LA)에는 상기 신호 배선들(VSS, CKL1, CKL2, CKL3, CKL4, SVL)과 상기 연결 배선들(CL1, CL2, CL3), 상기 보호층(130) 및 상기 제1 배향층(190)이 형성된다.
상기 전압 배선(VL), 제1 클럭 배선(CKL1), 제2 클럭 배선(CKL2) 및 개시 배선(SVL)은 상기 제1 방향으로 연장된다. 상기 전압 배선(VL)은 상기 제1 금속층으로 형성되고, 상기 제1 클럭 배선(CKL1), 상기 제2 클럭 배선(CKL2) 및 상기 개시 배선(SVL)은 상기 제2 금속층으로 형성된다.
상기 연결 배선들(CL1, CL2, CL3)은 상기 제1 방향과 교차하는 제2 방향으로 연장되고, 상기 제1 금속층으로 형성된다. 상기 연결 배선들(CL1, CL2, CL3)은 상기 제2 금속층으로 형성된 상기 제1 클럭 배선(CKL1), 상기 제2 클럭 배선(CKL2) 및 상기 개시 배선(SVL)과 교차하고, 상기 제1 금속층과 상기 제2 금속층 사이에는 상기 절연층(110)이 배치된다.
상기 보호층(130)은 상기 연결 배선들(CL1, CL2, CL3)이 형성된 제1 베이스 기판(101) 위에 형성된다.
상기 제1 배향층(190)은 상기 보호층(130)과 직접 접촉되도록 상기 보호층(130) 위에 형성된다. 상기 배향층(190)은 상기 보호층(130)에 크랙이 발생하는 것을 방지한다.
상기 배선 영역(LA)에 형성된 상기 제1 배향층(190)은 상기 절연층(110) 및 보호층(130)과 다른 고분자 물질로 형성되어 상기 절연층(110) 및 보호층(130)을 보호할 수 있다.
즉, 고온 및 고전압 구동시 상기 배선들과 보호층(130)의 열팽창계수 차이에 의해 보호층(130) 및 상기 절연층(110)에 인가되는 응력을 줄여주어 상기 보호층(130) 및 상기 절연층(110) 등의 크랙(Creak)을 방지할 수 있다. 연성을 가지는 상기 고분자 물질이 상기 크랙 방지에 우수한 특성을 가진다. 또한, 상기 보호층(130)에 크랙이 발생한 경우, 상기 제1 배향층(190)이 액정이 상기 크랙을 통해 금속 배선으로 침투되는 것을 방지할 수 있다. 또한, 상기 제1 배향층(190)은 액정 공정 진행시 무기 절연 물질인, 상기 보호층(130)이 세정 등에 의해 손상되는 것을 방지할 수 있다. 또한, 상기 제1 배향층(190)은 외부 정전기에 의한 상기 보호층(130) 및 상기 절연층(110)의 손상을 방지할 수 있다.
상기 대향 기판(600)은 제2 베이스 기판(601), 공통 전극(610) 및 제2 배향층(630)을 포함한다. 상기 공통 전극(610)은 상기 제2 베이스 기판(601) 위에 배치된다. 상기 제2 배향층(630)은 상기 공통 전극(610) 위에 배치되어, 상기 액정을 초기 배열한다.
도 5a 및 도 5b는 도 4에 도시된 배선부의 불량 방지 메카니즘을 설명하기 위한 개념도들이다.
도 5a를 참조하면, 비교예에 따른 표시 기판은 제1 금속층으로 형성된 제1 배선(L1)과, 상기 제1 배선(L1) 위에 형성된 절연층(110), 상기 절연층(110) 위에 제2 금속층으로 형성된 제2 배선(L2) 및 상기 제2 배선(L2) 위에 형성된 보호층(130)을 포함한다.
이 경우, 고온 및 고전압으로 상기 배선들(L1, L2)이 구동되면, 상기 배선들(L1, L2)이 교차하는 영역에서 상기 배선들(L1, L2), 상기 절연층(110) 및 상기 보호층(130)의 열팽창계수 차이에 의해 상기 배선들(L1, L2)의 측단면에 인장 응력이 증가하여 상기 보호층(130)에 크랙(CR)이 발생한다.
상기 크랙(CR)에 의해 액정이 상기 제1 배선(L1)에 침투하게 되어 배선 불량, 번트(Burnt) 현상 등과 같은 불량이 발생한다.
도 5b를 참조하면, 실시예에 따른 표시 기판은 제1 금속층으로 형성된 제1 배선(L1)과, 상기 제1 배선(L1) 위에 형성된 절연층(110), 상기 절연층(110) 위에 제2 금속층으로 형성된 제2 배선(L2), 상기 제2 배선(L2) 위에 형성된 보호층(130) 및 상기 보호층(130) 위에 형성된 배향층(190)을 포함한다.
이 경우, 상기 보호층(130)에 크랙(CR)이 발생하는 경우 상기 배향층(190)에 의해 액정이 상기 제1 배선(L1) 측으로 침투되는 것을 방지할 수 있다. 또한, 상기 배향층(190)은 크랙 방지 특성이 우수하므로 크랙에 의한 불량을 방지할 수 있다. 또한, 상기 배향층(190)은 액정 공정 진행시 무기 절연 물질인, 상기 보호층(130)이 세정 등에 의해 손상되는 것을 방지할 수 있다. 또한, 상기 배향층(190)은 외부 정전기에 의한 상기 보호층(130) 및 상기 절연층(110)의 손상을 방지할 수 있다.
도 6a 내지 도 6d는 도 4에 도시된 표시 기판의 제조 방법을 설명하기 위한 단면도들이다.
도 3, 도 4 및 도 6a를 참조하면, 제1 베이스 기판(101) 위에 제1 금속층을 형성하고, 상기 제1 금속층을 패터닝하여 상기 제1 베이스 기판(101) 위에 제1 금속 패턴을 형성한다. 상기 제1 금속 패턴은 상기 표시 영역(DA)에 형성된 게이트 배선(GL) 및 화소 트랜지스터(TRp)의 제1 게이트 전극(GE1)과, 상기 회로 영역(CA) 에 형성된 회로 트랜지스터(TRc)의 제2 게이트 전극(GE2)과, 상기 배선 영역(LA)에 형성된 전압 배선(VL) 및 연결 배선들(CL1, CL2, CL3)을 포함한다.
상기 제1 금속 패턴이 형성된 상기 제1 베이스 기판(101) 위에 상기 제1 금속 패턴을 덮도록 절연층(110)을 형성한다. 상기 절연층(110)은 질화 실리콘(SiNx) 및 산화 실리콘(SiO2)과 같은 무기 절연 물질을 포함한다.
도 3, 도 4 및 도 6b를 참조하면, 상기 절연층(110)이 형성된 상기 제1 베이스 기판(101) 위에 채널층을 형성하고, 상기 채널층을 패터닝하여 상기 제1 베이스 기판(101) 위에 채널 패턴을 형성한다. 상기 채널 패턴은 상기 표시 영역(DA)에 형성된 화소 트랜지스터(TRp)의 제1 채널부(CH1)와 상기 회로 영역(CA)에 형성된 회로 트랜지스터(TRc)의 제2 채널부(CH2)를 포함한다.
상기 채널 패턴이 형성된 상기 제1 베이스 기판(101) 위에 제2 금속층을 형성하고, 상기 제2 금속층을 패터닝하여 상기 제1 베이스 기판(101) 위에 제2 금속 패턴을 형성한다.
상기 제2 금속 패턴은 상기 표시 영역(DA)에 형성된 데이터 배선(DL) 및 화소 트랜지스터(TRp)의 제1 소스 전극(SE1), 제1 드레인 전극(DE1), 상기 회로 영역(CA)에 형성된 회로 트랜지스터(TRc)의 제2 소스 전극(SE2), 제2 드레인 전극(DE2), 상기 배선 영역(LA)에 형성된 제1 클럭 배선(CKL1), 제2 클럭 배선(CKL2), 제3 클럭 배선(CKL3), 제4 클럭 배선(CKL4) 및 개시 배선(SVL)을 포함한다.
상기 제2 금속 패턴이 형성된 상기 제1 베이스 기판(101) 위에 상기 제2 금 속 패턴을 덮도록 보호층(130)을 형성한다. 상기 보호층(130)은 질화 실리콘(SiNx) 및 산화 실리콘(SiO2)과 같은 무기 절연 물질을 포함한다.
에칭 공정을 통해 상기 표시 영역(DA)의 상기 보호층(130)에 제1 콘택홀(H1)을 형성하고, 상기 회로 영역(CA) 및 상기 배선 영역(LA)의 상기 보호층(130)에 제2 콘택홀(H2)을 형성한다.
도 3, 도 4 및 도 6c를 참조하면, 상기 콘택홀들(H1, H2)이 형성된 상기 보호층(130) 위에 컬러 포토 물질을 형성하고, 상기 컬러 포토 물질을 패터닝하여 화소 영역에 컬러 필터(150)를 형성한다. 상기 컬러 필터(150)는 적색, 녹색, 청색 등을 포함할 수 있다.
상기 컬러 필터(150)가 형성된 제1 베이스 기판(101) 위에 투명 도전층을 형성하고, 상기 투명 도전층을 패터닝하여 투명 전극 패턴을 형성한다.
상기 투명 전극 패턴은 상기 화소 영역(DA)에 형성된 화소 전극(PE)과, 상기 회로 영역(CA) 및 상기 배선 영역(LA)에 형성된 연결 전극(CE)을 포함한다. 상기 화소 전극(PE)은 상기 컬러 필터(150) 위에 배치된다.
상기 투명 전극 패턴이 형성된 상기 제1 베이스 기판(101) 위에 차광 물질을 형성하고, 상기 차광 물질을 패터닝하여 상기 표시 영역(DA)에 차광층(170)을 형성한다. 상기 차광층(170)은 상기 데이터 배선들(DL), 상기 게이트 배선들(GL) 및 상기 화소 트랜지스터들(TRp)이 형성된 영역들에 대응하여 형성될 수 있다.
도 3, 도 4 및 도 6d를 참조하면, 상기 차광층(170)이 형성된 상기 제1 베이스 기판(101) 위에 제1 배향층(190)을 형성한다.
상기 제1 배향층(190)은 상기 표시 영역(DA), 상기 회로 영역(CA) 및 상기 배선 영역(LA)에 형성된다. 상기 회로 영역(CA) 및 상기 배선 영역(LA)에 형성된 상기 제1 배향층(190)은 상기 보호층(130) 및 상기 연결 전극(CE)과 직접 접촉되도록 상기 보호층(130) 위에 형성된다. 상기 제1 배향층(130)은 상기 회로 영역(CA) 및 상기 배선 영역(LA)에 형성된 상기 보호층(130) 및 상기 절연층(110)을 보호한다. 특히, 상기 배선 영역(LA)에서 상기 배선들의 교차 영역에 형성된 상기 보호층(130) 및 상기 절연층(110)을 크랙으로부터 보호할 수 있고, 또한 크랙에 의한 불량을 방지할 수 있다.
따라서, 상기 표시 기판(100)에 형성된 상기 게이트 구동부의 구동 신뢰성을 향상시킬 수 있다.
실시예 1에 따른 상기 표시 기판(100)의 제조 공정 순서는 도 6a 내지 도 6d를 참조하여 설명된 공정 순서들로 한정하지 않으며, 상기 공정 순서들을 다양하게 변경될 수 있다.
이하에서는 실시예 1과 동일한 구성 요소에 대해서는 동일한 도면부호를 부여하고 반복되는 설명은 간략하게 한다.
도 7은 본 발명의 실시예 2에 따른 표시 장치의 단면도이다.
도 1, 도 4 및 도 7을 참조하면, 상기 표시 장치(900b)는 표시 기판(200), 상기 표시 기판(200)과 대향하는 대향 기판(600) 및 상기 기판들(200, 600) 사이에 배치된 액정층(LC)을 포함한다.
상기 표시 기판(200)은 제1 베이스 기판(101)을 포함하고, 상기 제1 베이스 기판(101)은 상기 배선 영역(LA)과 인접한 밀봉 영역(SA)을 포함한다. 상기 밀봉 영역(SA)은 상기 표시 기판(200)과 상기 대향 기판(600)을 서로 부착하는 밀봉층(192)이 배치된다.
상기 제1 베이스 기판(101)의 상기 표시 영역(DA)에는 화소 트랜지스터(TRp), 컬러 필터(150), 화소 전극(PE), 차광층(170) 및 제1 배향층(190)이 배치된다. 상기 화소 트랜지스터(TRp)가 배치된 제1 베이스 기판(101) 위에는 보호층(130)이 배치된다.
상기 컬러 필터(150)는 상기 보호층(130) 위의 화소 영역에 배치된다.
상기 화소 전극(PE)은 상기 컬러 필터(150) 위의 상기 화소 영역에 배치되고, 상기 보호층(130)에 형성된 콘택홀을 통해 상기 제1 드레인 전극(DE1)과 접촉되어 상기 화소 트랜지스터(TRp)와 전기적으로 연결된다.
상기 차광층(170)은 상기 화소 트랜지스터(TRp)가 위치한 영역에 대응하여 상기 보호층(130) 위에 배치된다. 상기 차광층(170)은 상기 데이터 배선(DL) 및 상기 게이트 배선(GL)이 형성된 영역에 대응하는 상기 보호층(130) 위에 배치될 수 있으며, 상기 표시 영역(DA)에 형성된 복수의 화소 전극들에 대응하여 격자 무늬 형상으로 형성될 수 있다.
상기 제1 배향층(190)은 상기 차광층(170) 및 상기 화소 전극(PE) 위에 배치된다. 상기 표시 영역(DA)에 형성된 상기 제1 배향층(190)은 상기 액정층(LC)의 액정을 초기 배열한다.
상기 제1 베이스 기판(101)의 상기 회로 영역(CA)에는 상기 스테이지(SRC1), 상기 보호층(130) 및 더미 밀봉층(192a)이 배치된다. 상기 더미 밀봉층(192a)은 상기 스테이지(SRC1)를 보호하기 위한 버퍼층이다.
상기 스테이지(SRC1)는 복수의 회로 트랜지스터들(TRc) 및 상기 회로 트랜지스터들(TRc)을 전기적으로 연결하는 연결 전극(CE)을 포함한다. 회로 트랜지스터(TRc)는 상기 제1 금속층으로 형성된 제2 게이트 전극(GE2), 상기 제2 게이트 전극(GE2) 위에 배치된 제2 채널부(CH2), 상기 제2 게이트 전극(GE2)과 상기 제2 채널부(CH2) 사이에 배치된 절연층(110), 상기 제2 채널부(CH2) 위에 배치된 제2 소스 전극(SE2) 및 제2 드레인 전극(DE2)을 포함한다.
상기 보호층(192a)은 상기 회로 트랜지스터들(TRc)과 직접 접촉되어 상기 회로 트랜지스터들(TRc)를 덮는다.
상기 더미 밀봉층(192a)은 고분자 물질을 포함하고, 상기 보호층(130) 위에 상기 보호층(130)과 직접 접촉되도록 배치된다. 상기 더미 밀봉층(192a)의 상면은 상기 대향 기판(600)과 일정 간격 이격된다. 즉, 상기 더미 밀봉층(192a)은 상기 대향 기판(600)에 부착되지 않으며, 상기 스테이지(SRC1)에 형성된 상기 보호층(130) 및 상기 연결 전극(CE)과 직접 접촉되어 상기 스테이지(SRC1)를 보호한다.
상기 제1 베이스 기판(101)의 상기 배선 영역(LA)에는 상기 신호 배선들(VSS, CKL1, CKL2, CKL3, CKL4, SVL)과 상기 연결 배선들(CL1, CL2, CL3), 상기 보호층(130) 및 상기 더미 밀봉층(192a)이 형성된다. 상기 더미 밀봉층(192a)은 상기 보호층(130)을 보호하기 위한 버퍼층이다.
상기 전압 배선(VL), 제1 클럭 배선(CKL1), 제2 클럭 배선(CKL2) 및 개시 배 선(SVL)은 상기 제1 방향으로 연장된다. 상기 전압 배선(VL)은 상기 제1 금속층으로 형성되고, 상기 제1 클럭 배선(CKL1), 상기 제2 클럭 배선(CKL2) 및 상기 개시 배선(SVL)은 상기 제2 금속층으로 형성된다.
상기 연결 배선들(CL1, CL2, CL3)은 상기 제1 방향과 교차하는 제2 방향으로 연장되고, 상기 제1 금속층으로 형성된다. 상기 연결 배선들(CL1, CL2, CL3)은 상기 제2 금속층으로 형성된 상기 제1 클럭 배선(CKL1), 상기 제2 클럭 배선(CKL2) 및 상기 개시 배선(SVL)과 교차하고, 상기 제1 금속층과 상기 제2 금속층 사이에는 상기 절연층(110)이 배치된다.
상기 보호층(130)은 상기 연결 배선들(CL1, CL2, CL3)이 형성된 제1 베이스 기판(101) 위에 형성된다.
상기 더미 밀봉층(192a)은 고분자 물질을 포함하고, 상기 보호층(130)과 직접 접촉되도록 상기 보호층(130) 위에 배치된다. 즉, 상기 더미 밀봉층(192a)은 상기 보호층(130) 및 상기 절연층(110)을 보호한다.
즉, 고온 및 고전압 구동시 상기 배선들과 보호층(130)의 열팽창계수 차이에 의해 보호층(130) 및 상기 절연층(110)에 인가되는 응력을 줄여주어 상기 보호층(130) 및 상기 절연층(110) 등의 크랙(Creak)을 방지할 수 있다. 연성을 가지는 상기 고분자 물질이 상기 크랙 방지에 우수한 특성을 가진다. 또한, 상기 보호층(130)에 크랙이 발생한 경우, 상기 더미 밀봉층(192a)은 액정이 상기 크랙을 통해 금속 배선으로 침투되는 것을 방지할 수 있다. 또한, 상기 더미 밀봉층(192a)은 액정 공정 진행시 무기 절연 물질인, 상기 보호층(130)이 세정 등에 의해 손상되는 것을 방지할 수 있다. 또한, 상기 더미 밀봉층(192a)은 외부 정전기에 의한 상기 보호층(130) 및 상기 절연층(110)의 손상을 방지할 수 있다.
상기 제1 베이스 기판(101)의 상기 밀봉 영역(SA)에는 상기 제1 절연층(110)과, 상기 절연층(110) 위에 상기 보호층(130) 및 상기 보호층(130) 위에 상기 밀봉층(192)이 형성된다.
상기 밀봉층(192)은 상기 더미 밀봉층(192a)과 동일한 물질을 포함하며, 상기 표시 기판(200)과 상기 대향 기판(600)에 부착되어 상기 액정층(LC)을 밀봉한다.
상기 대향 기판(600)은 제2 베이스 기판(601), 공통 전극(6100 및 제2 배향층(630)을 포함한다. 상기 공통 전극(610)은 상기 제2 베이스 기판(601) 위에 배치된다. 상기 제2 배향층(630)은 상기 공통 전극(610) 위에 배치되어, 상기 액정을 초기 배열한다.
본 실시예에 따르면, 상기 회로 영역(CA) 및 상기 배선 영역(LA)에 형성된 상기 연결 전극(CE)의 손상을 막을 수 있다. 예를 들어, 상기 밀봉층(192)을 상기 회로 영역(CA) 및 상기 배선 영역(LA) 까지 확장하여 형성하는 경우, 수분이 침투로 인해 상기 밀봉층(192)이 팽창하면 상기 밀봉층(1920이 상기 기판들(200, 600)로부터 떨어지는 불량이 발생할 수 있다. 이때, 상기 회로 영역(CA) 및 상기 배선 영역(LA)에 형성된 상기 연결 전극(CE) 까지 상기 밀봉층(192)에 붙어 떨어지게 된다. 이러한 점에서, 상기 회로 영역(CA) 및 상기 배선 영역(LA)에 얇은 두께의 상기 더미 밀봉층(192a)을 형성함으로써 상기 더미 밀봉층(192a)이 수분 침투에 의해 팽창하더라도 팽창 공간이 충분하므로 상기 더미 밀봉층(192)이 상기 기판(300)으로부터 떨어지는 불량이 발생하지 않는다. 따라서, 상기 연결 전극(CE)이 손상되는 것을 막을 수 있다.
도 8a 내지 도 8d는 도 7에 도시된 표시 기판의 제조 방법을 설명하기 위한 단면도들이다.
도 3, 도 4, 도 7 및 도 8a를 참조하면, 제1 베이스 기판(101) 위에 제1 금속층을 형성하고, 상기 제1 금속층을 패터닝하여 상기 제1 베이스 기판(101) 위에 제1 금속 패턴을 형성한다. 상기 제1 금속 패턴은 상기 표시 영역(DA)에 형성된 제1 게이트 배선(GL1) 및 화소 트랜지스터(TRp)의 제1 게이트 전극(GE1)과, 상기 회로 영역(CA)에 형성된 회로 트랜지스터(TRc)의 제2 게이트 전극(GE2)과, 상기 배선 영역(LA)에 형성된 전압 배선(VL) 및 연결 배선들(CL1, CL2, CL3)을 포함한다.
상기 제1 금속 패턴이 형성된 상기 제1 베이스 기판(101) 위에 상기 제1 금속 패턴을 덮도록 절연층(110)을 형성한다. 상기 절연층(110)은 질화 실리콘(SiNx) 및 산화 실리콘(SiO2)과 같은 무기 절연 물질을 포함한다.
도 3, 도 4, 도 7 및 도 8b를 참조하면, 상기 절연층(110)이 형성된 상기 제1 베이스 기판(101) 위에 채널층을 형성하고, 상기 채널층을 패터닝하여 상기 제1 베이스 기판(101) 위에 채널 패턴을 형성한다. 상기 채널 패턴은 상기 표시 영역(DA)에 형성된 화소 트랜지스터(TRp)의 제1 채널부(CH1)와, 상기 회로 영역(CA)에 형성된 회로 트랜지스터(TRc)의 제2 채널부(CH2)를 포함한다.
상기 채널 패턴이 형성된 상기 제1 베이스 기판(101) 위에 제2 금속층을 형 성하고, 상기 제2 금속층을 패터닝하여 상기 제1 베이스 기판(101) 위에 제2 금속 패턴을 형성한다.
상기 제2 금속 패턴은 상기 표시 영역(DA)에 형성된 제1 데이터 배선(DL1) 및 화소 트랜지스터(TRp)의 제1 소스 전극(SE1), 제1 드레인 전극(DE1)과, 상기 회로 영역(CA)에 형성된 회로 트랜지스터(TRc)의 제2 소스 전극(SE2), 제2 드레인 전극(DE2)과, 상기 배선 영역(LA)에 형성된 제1 클럭 배선(CKL1), 제2 클럭 배선(CKL2), 제3 클럭 배선(CKL3), 제4 클럭 배선(CKL4) 및 개시 배선(SVL)을 포함한다.
상기 제2 금속 패턴이 형성된 상기 제1 베이스 기판(101) 위에 상기 제2 금속 패턴을 덮도록 보호층(130)을 형성한다. 상기 보호층(130)은 질화 실리콘(SiNx) 및 산화 실리콘(SiO2)과 같은 무기 절연 물질을 포함한다.
에칭 공정을 통해 상기 표시 영역(DA)의 상기 보호층(130)에 제1 콘택홀(H1)을 형성하고, 상기 회로 영역(CA) 및 상기 배선 영역(LA)의 상기 보호층(130)에 제2 콘택홀(H2)을 형성한다.
도 3, 도 4, 도 7 및 도 8c를 참조하면, 상기 콘택홀들(H1, H2)이 형성된 상기 보호층(130) 위에 컬러 포토 물질을 형성하고, 상기 컬러 포토 물질을 패터닝하여 화소 영역에 컬러 필터(150)를 형성한다. 상기 컬러 필터(150)는 적색, 녹색, 청색 등을 포함할 수 있다.
상기 컬러 필터(150)가 형성된 제1 베이스 기판(101) 위에 투명 도전층을 형성하고, 상기 투명 도전층을 패터닝하여 투명 전극 패턴을 형성한다.
상기 투명 전극 패턴은 상기 화소 영역(DA)에 형성된 화소 전극(PE)과, 상기 회로 영역(CA) 및 상기 배선 영역(LA)에 형성된 연결 전극(CE)을 포함한다. 상기 화소 전극(PE)은 상기 컬러 필터(150) 위에 배치된다.
상기 투명 전극 패턴이 형성된 상기 제1 베이스 기판(101) 위에 차광 물질을 형성하고, 상기 차광 물질을 패터닝하여 상기 표시 영역(DA)에 차광층(170)을 형성한다. 상기 차광층(170)은 상기 데이터 배선들(DL), 상기 게이트 배선들(GL) 및 상기 화소 트랜지스터들(TRp)이 형성된 영역들에 대응하여 형성될 수 있다.
상기 차광층(170)이 형성된 상기 제1 베이스 기판(101) 위에 제1 배향층(190)을 형성한다. 상기 제1 배향층(190)은 상기 표시 영역(DA)에 형성되고, 상기 회로 영역(CA), 상기 배선 영역(LA) 및 상기 밀봉 영역(SA)에는 형성하지 않는다. 물론, 상기 제1 배향층(190)은 상기 회로 영역(CA), 상기 배선 영역(LA) 또는 상기 밀봉 영역(SA)까지 확장될 수 있다.
도 3, 도 4, 도 7 및 도 8d를 참조하면, 상기 표시 영역(DA)에 상기 제1 배향층(190)이 형성된 상기 제1 베이스 기판(101) 위에 밀봉 물질을 형성한다.
상기 밀봉 물질은 고분자 물질로 이루어지고, 상기 배선 영역(LA)에 제1 두께로 형성된 더미 밀봉층(192a)과 상기 밀봉 영역(SA)에 상기 제1 두께 보다 두꺼운 제2 두께로 형성된 밀봉층(192)을 포함한다.
상기 더미 밀봉층(192a)은 상기 배선 영역(LA)에 형성된 상기 보호층(130)과 직접 접촉되도록 형성된다. 상기 더미 밀봉층(192a)은 상기 배선 영역(LA)에서 상기 배선들의 교차 영역에 형성된 상기 보호층(130) 및 상기 절연층(110)을 크랙으 로부터 보호할 수 있고, 또한 크랙에 의한 불량을 방지할 수 있다. 즉, 상기 배선 영역(LA)에 형성된 상기 더미 밀봉층(192a)은 밀봉 기능을 하지 않고, 상기 밀봉 영역(SA)에 형성된 상기 밀봉층(192)이 밀봉 기능을 한다.
따라서, 상기 표시 기판(200)에 형성된 상기 게이트 구동부의 구동 신뢰성을 향상시킬 수 있다.
실시예 2에 따른 상기 표시 기판(200)의 제조 공정 순서는 도 8a 내지 도 8d를 참조하여 설명된 공정 순서들로 한정하지 않으며, 상기 공정 순서들을 다양하게 변경될 수 있다.
도 9는 본 발명의 실시예 3에 따른 표시 장치의 단면도이다.
도 3 및 도 9를 참조하면, 상기 표시 장치(900c)는 표시 기판(300), 상기 표시 기판(300)과 대향하는 대향 기판(600) 및 상기 기판들(300, 600) 사이에 배치된 액정층(LC)을 포함한다.
상기 표시 기판(300)은 제1 베이스 기판(101)을 포함한다.
상기 제1 베이스 기판(101)의 상기 표시 영역(DA)에는 화소 트랜지스터(TRp), 컬러 필터(150), 화소 전극(PE), 차광층(170) 및 제1 배향층(190)을 포함한다. 예를 들면, 상기 화소 트랜지스터(TRp)는 제1 금속층으로 형성된 제1 게이트 전극(GE1), 상기 제1 게이트 전극(GE1) 위에 배치된 제1 채널부(CH1), 상기 제1 게이트 전극(GE1)과 상기 제1 채널부(CH1) 사이에 배치된 절연층(110), 상기 제1 채널부(CH1) 위에 배치된 제1 소스 전극(SE1) 및 제1 드레인 전극(DE1)을 포함한다. 상기 제1 게이트 전극(GE1)은 게이트 배선(GL)과 전기적으로 연결되고, 상기 제1 소스 전극(SE1)은 상기 데이터 배선(DL)과 전기적으로 연결된다.
상기 화소 트랜지스터(TRp)가 배치된 제1 베이스 기판(101) 위에는 보호층(130)이 배치된다.
상기 컬러 필터(150)는 상기 보호층(130) 위의 화소 영역에 배치된다.
상기 화소 전극(PE)은 상기 컬러 필터(150) 위의 상기 화소 영역에 배치되고, 상기 보호층(130)에 형성된 콘택홀을 통해 상기 제1 드레인 전극(DE1)과 접촉되어 상기 화소 트랜지스터(TRp)와 전기적으로 연결된다.
상기 차광층(170)은 상기 화소 트랜지스터(TRp)가 위치한 영역에 대응하여 상기 보호층(130) 위에 배치된다. 상기 차광층(170)은 상기 데이터 배선(DL) 및 상기 게이트 배선(GL)이 형성된 영역에 대응하는 상기 보호층(130) 위에 배치될 수 있으며, 상기 표시 영역(DA)에 형성된 복수의 화소 전극들에 대응하여 격자 무늬 형상으로 형성될 수 있다.
상기 제1 배향층(190)은 상기 차광층(170) 및 상기 화소 전극(PE) 위에 배치된다. 상기 표시 영역(DA)에 형성된 상기 제1 배향층(190)은 상기 액정층(LC)의 액정을 초기 배열한다.
상기 제1 베이스 기판(101)의 상기 회로 영역(CA)에는 상기 스테이지(SRC1) 및 상기 차광층(170)이 형성된다. 상기 차광층(170)은 상기 스테이지(SRC1)를 보호하기 위한 버퍼층이다.
상기 스테이지(SRC1)는 복수의 회로 트랜지스터들(TRc) 및 상기 트랜지스터들을 전기적으로 연결하는 연결 전극(CE)을 포함한다. 회로 트랜지스터(TRc)는 상 기 제1 금속층으로 형성된 제2 게이트 전극(GE2), 상기 제2 게이트 전극(GE2) 위에 배치된 제2 채널부(CH2), 상기 제2 게이트 전극(GE2)과 상기 제2 채널부(CH2) 사이에 배치된 절연층(110), 상기 제2 채널부(CH2) 위에 배치된 제2 소스 전극(SE2) 및 제2 드레인 전극(DE2)을 포함한다. 상기 회로 트랜지스터(TRc) 위에는 상기 보호층(130)이 형성된다.
상기 연결 전극(CE)은 상기 화소 전극(PE)과 동일한 도전층으로 형성된다. 상기 연결 전극(CE)은 상기 제1 금속층으로 이루어진 전극과 상기 제2 금속층으로 이루어진 전극을 상기 절연층(110) 및 보호층(130)에 형성된 콘택홀을 통해 서로 전기적으로 접촉하여 전기적으로 연결한다.
상기 회로 영역(CA)에 형성된 상기 차광층(170)은 상기 보호층(130) 및 상기 연결 전극(CE)과 직접 접촉되어 형성된다. 상기 차광층(170)은 불투명한 절연 물질을 포함한다. 상기 차광층(170)은 상기 스테이지(SRC1)를 액정 침투로부터 보호할 수 있다.
상기 제1 베이스 기판(101)의 상기 배선 영역(LA)에는 상기 신호 배선들(VSS, CKL1, CKL2, CKL3, CKL4, SVL)과 상기 연결 배선들(CL1, CL2, CL3), 상기 보호층(130) 및 상기 차광층(170)이 형성된다. 상기 차광층(170)은 상기 보호층(130)을 보호하기 위한 버퍼층이다.
상기 연결 배선들(CL1, CL2, CL3)은 상기 제1 방향과 교차하는 제2 방향으로 연장되고, 상기 제1 금속층으로 형성된다. 상기 연결 배선들(CL1, CL2, CL3)은 상기 제2 금속층으로 형성된 상기 제1 클럭 배선(CKL1), 상기 제2 클럭 배선(CKL2) 및 상기 개시 배선(SVL)과 교차하고, 상기 제1 금속층과 상기 제2 금속층 사이에는 상기 절연층(110)이 배치된다.
상기 보호층(130)은 상기 연결 배선들(CL1, CL2, CL3)이 형성된 제1 베이스 기판(101) 위에 형성된다.
상기 차광층(170)은 상기 보호층(130)과 직접 접촉되도록 상기 보호층(130) 위에 형성된다.
상기 배선 영역(LA)에 형성된 상기 차광층(170)은 상기 절연층(110) 및 보호층(130)과 다른 고분자 물질로 형성되어 상기 절연층(110) 및 보호층(130)을 보호할 수 있다.
즉, 고온 및 고전압 구동시 상기 배선들과 보호층(130)의 열팽창계수 차이에 의해 보호층(130) 및 상기 절연층(110)에 인가되는 응력을 줄여주어 상기 보호층(130) 및 상기 절연층(110) 등의 크랙(Creak)을 방지할 수 있다. 연성을 가지는 상기 고분자 물질이 상기 크랙 방지에 우수한 특성을 가진다. 또한, 상기 보호층(130)에 크랙이 발생한 경우, 상기 차광층(170)은 액정이 상기 크랙을 통해 금속 배선으로 침투되는 것을 방지할 수 있다. 또한, 상기 차광층(170)은 액정 공정 진행시 무기 절연 물질인, 상기 보호층(130)이 세정 등에 의해 손상되는 것을 방지할 수 있다. 또한, 상기 차광층(170)은 외부 정전기에 의한 상기 보호층(130) 및 상기 절연층(110)의 손상을 방지할 수 있다.
상기 대향 기판(600)은 제2 베이스 기판(601), 공통 전극(6100 및 제2 배향층(630)을 포함한다. 상기 공통 전극(610)은 상기 제2 베이스 기판(601) 위에 배치 된다. 상기 제2 배향층(630)은 상기 공통 전극(610) 위에 배치되어, 상기 액정을 초기 배열한다.
도 10a 내지 도 10d는 도 9에 도시된 표시 기판의 제조 방법을 설명하기 위한 단면도들이다.
도 3, 도 9 및 도 10a를 참조하면, 제1 베이스 기판(101) 위에 제1 금속층을 형성하고, 상기 제1 금속층을 패터닝하여 상기 제1 베이스 기판(101) 위에 제1 금속 패턴을 형성한다. 상기 제1 금속 패턴은 상기 표시 영역(DA)에 형성된 게이트 배선(GL) 및 화소 트랜지스터(TRp)의 제1 게이트 전극(GE1)과, 상기 회로 영역(CA)에 형성된 회로 트랜지스터(TRc)의 제2 게이트 전극(GE2)과, 상기 배선 영역(LA)에 형성된 전압 배선(VL) 및 연결 배선들(CL1, CL2, CL3)을 포함한다.
상기 제1 금속 패턴이 형성된 상기 제1 베이스 기판(101) 위에 상기 제1 금속 패턴을 덮도록 절연층(110)을 형성한다. 상기 절연층(110)은 질화 실리콘(SiNx) 및 산화 실리콘(SiO2)과 같은 무기 절연 물질을 포함한다.
도 3, 도 9 및 도 10b를 참조하면, 상기 절연층(110)이 형성된 상기 제1 베이스 기판(101) 위에 채널층을 형성하고, 상기 채널층을 패터닝하여 상기 제1 베이스 기판(101) 위에 채널 패턴을 형성한다. 상기 채널 패턴은 상기 표시 영역(DA)에 형성된 화소 트랜지스터(TRp)의 제1 채널부(CH1)와, 상기 회로 영역(CA)에 형성된 회로 트랜지스터(TRc)의 제2 채널부(CH2)를 포함한다.
상기 채널 패턴이 형성된 상기 제1 베이스 기판(101) 위에 제2 금속층을 형성하고, 상기 제2 금속층을 패터닝하여 상기 제1 베이스 기판(101) 위에 제2 금속 패턴을 형성한다.
상기 제2 금속 패턴은 상기 표시 영역(DA)에 형성된 데이터 배선(DL) 및 화소 트랜지스터(TRp)의 제1 소스 전극(SE1), 제1 드레인 전극(DE1)과, 상기 회로 영역(CA)에 형성된 회로 트랜지스터(TRc)의 제2 소스 전극(SE2), 제2 드레인 전극(DE2)과, 상기 배선 영역(LA)에 형성된 제1 클럭 배선(CKL1), 제2 클럭 배선(CKL2), 제3 클럭 배선(CKL3) 및 제4 클럭 배선(CKL4)을 포함한다.
상기 제2 금속 패턴이 형성된 상기 제1 베이스 기판(101) 위에 상기 제2 금속 패턴을 덮도록 보호층(130)을 형성한다. 상기 보호층(130)은 질화 실리콘(SiNx) 및 산화 실리콘(SiO2)과 같은 무기 절연 물질을 포함한다.
에칭 공정을 통해 상기 표시 영역(DA)의 상기 보호층(130)에 제1 콘택홀(H1)을 형성하고, 상기 회로 영역(CA) 및 상기 배선 영역(LA)의 상기 보호층(130)에 제2 콘택홀(H2)을 형성한다.
도 3, 도 9 및 도 10c를 참조하면, 상기 콘택홀들(H1, H2)이 형성된 상기 보호층(130) 위에 컬러 포토 물질을 형성하고, 상기 컬러 포토 물질을 패터닝하여 화소 영역에 컬러 필터(150)를 형성한다. 상기 컬러 필터(150)는 적색, 녹색, 청색 등을 포함할 수 있다.
상기 컬러 필터(150)가 형성된 제1 베이스 기판(101) 위에 투명 도전층을 형성하고, 상기 투명 도전층을 패터닝하여 투명 전극 패턴을 형성한다.
상기 투명 전극 패턴은 상기 화소 영역(DA)에 형성된 화소 전극(PE)과, 상기 회로 영역(CA) 및 상기 배선 영역(LA)에 형성된 연결 전극(CE)을 포함한다. 상기 화소 전극(PE)은 상기 컬러 필터(150) 위에 배치된다.
도 3, 도 9 및 도 10d를 참조하면, 상기 투명 전극 패턴이 형성된 상기 제1 베이스 기판(101) 위에 차광 물질을 형성하고, 상기 차광 물질을 패터닝하여 상기 표시 영역(DA), 상기 회로 영역(CA) 및 상기 배선 영역(LA)에 차광층(170)을 형성한다. 상기 표시 영역(DA)에서, 상기 차광층(170)은 상기 데이터 배선들(DL), 상기 게이트 배선들(GL) 및 상기 화소 트랜지스터들(TRp)이 형성된 영역들에 대응하여 형성될 수 있다.
상기 회로 영역(CA) 및 상기 배선 영역(LA)에서, 상기 차광층(170)은 상기 보호층(130) 및 상기 연결 전극(CE)과 직접 접촉되도록 상기 보호층(130) 및 상기 연결 전극(CE)에 형성된다.
상기 차광층(170)이 형성된 상기 제1 베이스 기판(101) 위에 제1 배향층(190)을 형성한다. 상기 제1 배향층(190)은 상기 표시 영역(DA)에 형성되고, 상기 회로 영역(CA) 및 상기 배선 영역(LA)에 형성하지 않는다. 물론, 상기 제1 배향층(190)은 상기 회로 영역(CA) 또는 상기 배선 영역(LA) 까지 확장되어 상기 차광층(170) 위에 형성될 수 있다.
상기 회로 영역(CA) 및 상기 배선 영역(LA)에 형성된 상기 차광층(170)은 상기 보호층(130) 및 상기 연결 전극(CE)과 직접 접촉되도록 상기 보호층(130) 위에 형성된다. 상기 차광층(170)은 상기 회로 영역(CA) 및 상기 배선 영역(LA)에 형성된 상기 보호층(130) 및 상기 절연층(110)을 보호할 수 있다. 특히, 상기 배선 영역(LA)에서 상기 배선들의 교차 영역에 형성된 상기 보호층(130) 및 상기 절연 층(110)을 크랙으로부터 보호할 수 있고, 또한 크랙에 의한 불량을 방지할 수 있다.
따라서, 상기 표시 기판(300)에 형성된 상기 게이트 구동부의 구동 신뢰성을 향상시킬 수 있다.
실시예 3에 따른 상기 표시 기판(300)의 제조 공정 순서는 도 10a 내지 도 10d를 참조하여 설명된 공정 순서들로 한정하지 않으며, 상기 공정 순서들을 다양하게 변경될 수 있다.
도 11은 본 발명의 실시예 4에 따른 표시 장치의 단면도이다.
도 3 및 도 11을 참조하면, 상기 표시 장치(900d)는 표시 기판(400), 상기 표시 기판(400)과 대향하는 대향 기판(600) 및 상기 기판들(400, 600) 사이에 배치된 액정층(LC)을 포함한다.
상기 표시 기판(400)은 제1 베이스 기판(101)을 포함한다.
상기 제1 베이스 기판(101)의 상기 표시 영역(DA)에는 화소 트랜지스터(TRp), 컬러 필터(150), 화소 전극(PE), 차광층(170), 유지부(195) 및 제1 배향층(190)이 형성된다.
예를 들면, 상기 화소 트랜지스터(TRp)는 제1 금속층으로 형성된 제1 게이트 전극(GE1), 상기 제1 게이트 전극(GE1) 위에 배치된 제1 채널부(CH1), 상기 제1 게이트 전극(GE1)과 상기 제1 채널부(CH1) 사이에 배치된 절연층(110), 상기 제1 채널부(CH1) 위에 배치된 제1 소스 전극(SE1) 및 제1 드레인 전극(DE1)을 포함한다. 상기 제1 게이트 전극(GE1)은 게이트 배선(GL)과 전기적으로 연결되고, 상기 제1 소스 전극(SE1)은 상기 데이터 배선(DL)과 전기적으로 연결된다.
상기 화소 트랜지스터(TRp)가 배치된 제1 베이스 기판(101) 위에는 보호층(130)이 배치된다.
상기 컬러 필터(150)는 상기 보호층(130) 위의 화소 영역에 배치된다.
상기 화소 전극(PE)은 상기 컬러 필터(150) 위의 상기 화소 영역에 배치되고, 상기 보호층(130)에 형성된 콘택홀을 통해 상기 제1 드레인 전극(DE1)과 접촉되어 상기 화소 트랜지스터(TRp)와 전기적으로 연결된다.
상기 차광층(170)은 상기 화소 트랜지스터(TRp)가 위치한 영역에 대응하여 상기 보호층(130) 위에 배치된다. 상기 차광층(170)은 상기 데이터 배선(DL) 및 상기 게이트 배선(GL)이 형성된 영역에 대응하는 상기 보호층(130) 위에 배치될 수 있으며, 상기 표시 영역(DA)에 형성된 복수의 화소 전극들에 대응하여 격자 무늬 형상으로 형성될 수 있다.
상기 유지부(195)는 상기 화소 트랜지스터(TRp)가 배치된 영역, 즉 상기 차광층(170) 위에 배치된다. 상기 유지부(195)는 상기 표시 기판(400) 및 상기 대향 기판(600) 사이의 액정 셀 갭을 일정하게 유지시킨다.
상기 제1 배향층(190)은 상기 유지부(195)가 형성된 상기 제1 베이스 기판(101)위에 배치된다. 상기 제1 배향층(190)은 상기 액정층(LC)의 액정을 초기 배열한다.
상기 제1 베이스 기판(101)의 상기 회로 영역(CA)에는 상기 스테이지(SRC1) 및 더미 유지층(195a)이 형성된다. 상기 더미 유지층(195a)은 상기 스테이지(SRC1) 를 보호하기 위한 버퍼층이다.
상기 스테이지(SRC1)는 복수의 회로 트랜지스터들(TRc) 및 상기 회로 트랜지스터들(TRc)을 전기적으로 연결하는 연결 전극(CE)을 포함한다. 회로 트랜지스터(TRc)는 상기 제1 금속층으로 형성된 제2 게이트 전극(GE2), 상기 제2 게이트 전극(GE2) 위에 배치된 제2 채널부(CH2), 상기 제2 게이트 전극(GE2)과 상기 제2 채널부(CH2) 사이에 배치된 절연층(110), 상기 제2 채널부(CH2) 위에 배치된 제2 소스 전극(SE2) 및 제2 드레인 전극(DE2)을 포함한다. 상기 회로 트랜지스터(TRc) 위에는 상기 보호층(130)이 형성된다.
상기 연결 전극(CE)은 상기 화소 전극(PE)과 동일한 도전층으로 형성된다. 상기 연결 전극(CE)은 상기 제1 금속층으로 이루어진 전극과 상기 제2 금속층으로 이루어진 전극을 상기 절연층(110) 및 보호층(130)에 형성된 콘택홀을 통해 서로 전기적으로 접촉하여 전기적으로 연결한다.
상기 회로 영역(CA)에 형성된 상기 더미 유지층(195a)은 상기 보호층(130) 및 상기 연결 전극(CE)과 직접 접촉되어 형성된다. 상기 더미 유지층(195a)은 상기 표시 영역(DA)에 형성된 상기 유지부(195)와 동일한 물질을 포함한다. 상기 더미 유지층(195a)은 상기 스테이지(SRC1)를 액정 침투로부터 보호할 수 있다.
상기 제1 베이스 기판(101)의 상기 배선 영역(LA)에는 상기 신호 배선들(VSS, CKL1, CKL2, CKL3, CKL4, SVL)과 상기 연결 배선들(CL1, CL2, CL3), 상기 보호층(130) 및 상기 더미 유지층(195a)이 형성된다. 상기 더미 유지층(195a)은 상기 보호층(130)을 보호하기 위한 버퍼층이다.
상기 연결 배선들(CL1, CL2, CL3)은 상기 제1 방향과 교차하는 제2 방향으로 연장되고, 상기 제1 금속층으로 형성된다. 상기 연결 배선들(CL1, CL2, CL3)은 상기 제2 금속층으로 형성된 상기 제1 클럭 배선(CKL1), 상기 제2 클럭 배선(CKL2) 및 상기 개시 배선(SVL)과 교차하고, 상기 제1 금속층과 상기 제2 금속층 사이에는 상기 절연층(110)이 배치된다.
상기 보호층(130)은 상기 연결 배선들(CL1, CL2, CL3)이 형성된 제1 베이스 기판(101) 위에 형성된다.
상기 더미 유지층(195a)은 상기 보호층(130)과 직접 접촉되도록 상기 보호층(130) 위에 형성된다.
상기 배선 영역(LA)에 형성된 상기 더미 유지층(195a)은 상기 절연층(110) 및 보호층(130)과 다른 고분자 물질로 형성되어 상기 절연층(110) 및 보호층(130)을 보호할 수 있다.
즉, 고온 및 고전압 구동시 상기 배선들과 보호층(130)의 열팽창계수 차이에 의해 보호층(130) 및 상기 절연층(110)에 인가되는 응력을 줄여주어 상기 보호층(130) 및 상기 절연층(110) 등의 크랙(Creak)을 방지할 수 있다. 연성을 가지는 상기 고분자 물질이 상기 크랙 방지에 우수한 특성을 가진다. 또한, 상기 보호층(130)에 크랙이 발생한 경우, 상기 더미 유지층(195a)은 액정이 상기 크랙을 통해 금속 배선으로 침투되는 것을 방지할 수 있다. 또한, 상기 더미 유지층(195a)은 액정 공정 진행시 무기 절연 물질인, 상기 보호층(130)이 세정 등에 의해 손상되는 것을 방지할 수 있다. 또한, 상기 더미 유지층(195a)은 외부 정전기에 의한 상기 보호층(130) 및 상기 절연층(110)의 손상을 방지할 수 있다.
상기 대향 기판(600)은 제2 베이스 기판(601), 공통 전극(6100 및 제2 배향층(630)을 포함한다. 상기 공통 전극(610)은 상기 제2 베이스 기판(601) 위에 배치된다. 상기 제2 배향층(630)은 상기 공통 전극(610) 위에 배치되어, 상기 액정을 초기 배열한다.
도 12a 내지 도 12d는 도 11에 도시된 표시 기판의 제조 방법을 설명하기 위한 단면도들이다.
도 3, 도 11 및 도 12a를 참조하면, 제1 베이스 기판(101) 위에 제1 금속층을 형성하고, 상기 제1 금속층을 패터닝하여 상기 제1 베이스 기판(101) 위에 제1 금속 패턴을 형성한다. 상기 제1 금속 패턴은 상기 표시 영역(DA)에 형성된 게이트 배선(GL) 및 화소 트랜지스터(TRp)의 제1 게이트 전극(GE1)과, 상기 회로 영역(CA)에 형성된 회로 트랜지스터(TRc)의 제2 게이트 전극(GE2)과, 상기 배선 영역(LA)에 형성된 전압 배선(VL) 및 연결 배선들(CL1, CL2, CL3)을 포함한다.
상기 제1 금속 패턴이 형성된 상기 제1 베이스 기판(101) 위에 상기 제1 금속 패턴을 덮도록 절연층(110)을 형성한다. 상기 절연층(110)은 질화 실리콘(SiNx) 및 산화 실리콘(SiO2)과 같은 무기 절연 물질을 포함한다.
상기 절연층(110)이 형성된 상기 제1 베이스 기판(101) 위에 채널층을 형성하고, 상기 채널층을 패터닝하여 상기 제1 베이스 기판(101) 위에 채널 패턴을 형성한다. 상기 채널 패턴은 상기 표시 영역(DA)에 형성된 화소 트랜지스터(TRp)의 제1 채널부(CH1)와, 상기 회로 영역(CA)에 형성된 회로 트랜지스터(TRc)의 제2 채 널부(CH2)를 포함한다.
상기 채널 패턴이 형성된 상기 제1 베이스 기판(101) 위에 제2 금속층을 형성하고, 상기 제2 금속층을 패터닝하여 상기 제1 베이스 기판(101) 위에 제2 금속 패턴을 형성한다.
상기 제2 금속 패턴은 상기 표시 영역(DA)에 형성된 데이터 배선(DL) 및 화소 트랜지스터(TRp)의 제1 소스 전극(SE1), 제1 드레인 전극(DE1)과, 상기 회로 영역(CA)에 형성된 회로 트랜지스터(TRc)의 제2 소스 전극(SE2), 제2 드레인 전극(DE2)과, 상기 배선 영역(LA)에 형성된 제1 클럭 배선(CKL1), 제2 클럭 배선(CKL2), 제3 클럭 배선(CKL3) 및 제4 클럭 배선(CKL4)을 포함한다.
상기 제2 금속 패턴이 형성된 상기 제1 베이스 기판(101) 위에 상기 제2 금속 패턴을 덮도록 보호층(130)을 형성한다. 상기 보호층(130)은 질화 실리콘(SiNx) 및 산화 실리콘(SiO2)과 같은 무기 절연 물질을 포함한다.
에칭 공정을 통해 상기 표시 영역(DA)의 상기 보호층(130)에 제1 콘택홀(H1)을 형성하고, 상기 회로 영역(CA) 및 상기 배선 영역(LA)의 상기 보호층(130)에 제2 콘택홀(H2)을 형성한다.
도 3, 도 11 및 도 12b를 참조하면, 상기 콘택홀들(H1, H2)이 형성된 상기 보호층(130) 위에 컬러 포토 물질을 형성하고, 상기 컬러 포토 물질을 패터닝하여 표시 영역(DA)에 정의된 화소 영역에 컬러 필터(150)를 형성한다. 상기 컬러 필터(150)는 적색, 녹색, 청색 등을 포함할 수 있다.
상기 컬러 필터(150)가 형성된 제1 베이스 기판(101) 위에 차광 물질을 형성 하고, 상기 차광 물질을 패터닝하여 상기 표시 영역(DA)에 상기 차광층(170)을 형성한다. 상기 차광층(170)은 상기 데이터 배선들(DL), 상기 게이트 배선들(GL) 및 상기 화소 트랜지스터들(TRp)이 형성된 영역들에 대응하여 형성될 수 있다.
도 3, 도 11 및 도 12c를 참조하면, 상기 차광층(170)이 형성된 상기 제1 베이스 기판(101) 위에 컬럼 스페이서 물질을 형성하고, 상기 컬럼 스페이서 물질을 패터닝하여 상기 표시 영역(DA)에 상기 유지부(195)와, 상기 회로 영역(CA) 및 상기 배선 영역(LA)에 상기 더미 유지층(195a)을 형성한다. 상기 컬럼 스페이서 물질은 유기 절연 물질, 고분자 물질 등을 포함할 수 있다.
상기 회로 영역(CA) 및 상기 배선 영역(LA)에 형성된 상기 더미 유지층(195a)은 상기 보호층(130) 및 상기 연결 전극(CE)과 직접 접촉되도록 상기 보호층(130) 위에 형성된다. 상기 더미 유지층(195a)은 상기 회로 영역(CA) 및 상기 배선 영역(LA)에 형성된 상기 보호층(130) 및 상기 절연층(110)을 보호할 수 있다. 특히, 상기 배선 영역(LA)에서 상기 배선들의 교차 영역에 형성된 상기 보호층(130) 및 상기 절연층(110)을 크랙으로부터 보호할 수 있고, 또한 크랙에 의한 불량을 방지할 수 있다.
도 3, 도 11 및 도 12d를 참조하면, 상기 유지부(195) 및 상기 더미 유지층(195a)이 형성된 상기 제1 베이스 기판(101) 위에 투명 도전층을 형성하고, 상기 투명 도전층을 패터닝하여 투명 전극 패턴을 형성한다.
상기 투명 전극 패턴은 상기 화소 영역(DA)에 형성된 화소 전극(PE)과, 상기 회로 영역(CA) 및 상기 배선 영역(LA)에 형성된 연결 전극(CE)을 포함한다. 상기 화소 전극(PE)은 상기 컬러 필터(150) 위에 배치된다.
상기 투명 전극 패턴이 형성된 상기 제1 베이스 기판(101) 위에 상기 제1 배향층(190)을 형성한다. 상기 제1 배향층(190)은 상기 표시 영역(DA)에 형성하고, 상기 회로 영역(CA) 및 상기 배선 영역(LA)에는 형성하지 않는다. 물론, 상기 제1 배항층(190)은 상기 회로 영역(CA) 또는 상기 배선 영역(LA) 까지 확장할 수 있다.
따라서, 상기 표시 기판(400)에 형성된 상기 게이트 구동부는 상기 더미 유지층(195a)에 의해 구동 신뢰성을 향상시킬 수 있다.
실시예 4에 따른 상기 표시 기판(400)의 제조 공정 순서는 도 12a 내지 도 12d를 참조하여 설명된 공정 순서들로 한정하지 않으며, 상기 공정 순서들을 다양하게 변경될 수 있다.
본 발명의 실시예들에 따르면, 배향층, 더미 밀봉층, 차광층, 또는 더미 유지층을 게이트 구동부의 배선부에 불량을 방지하기 위한 버퍼층으로 형성함으로써 배선 불량을 막을 수 있다. 이에 의해 상기 게이트 구동부의 구동 신뢰성을 향상시킬 수 있다.
이상에서는 실시예들을 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자는 하기의 특허 청구의 범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
도 1은 본 발명의 실시예 1에 따른 표시 장치의 평면도이다.
도 2는 도 1의 게이트 구동부에 대한 블록도이다.
도 3은 도 1의 "A" 부분의 확대도이다.
도 4는 도 3에 도시된 I-I'을 따라 절단한 표시 장치의 단면도이다.
도 5a 및 도 5b는 도 4에 도시된 배선부의 불량 방지 메카니즘을 설명하기 위한 개념도들이다.
도 6a 내지 도 6d는 도 4에 도시된 표시 기판의 제조 방법을 설명하기 위한 단면도들이다.
도 7은 본 발명의 실시예 2에 따른 표시 장치의 단면도이다.
도 8a 내지 도 8d는 도 7에 도시된 표시 기판의 제조 방법을 설명하기 위한 단면도들이다.
도 9는 본 발명의 실시예 3에 따른 표시 장치의 단면도이다.
도 10a 내지 도 10d는 도 9에 도시된 표시 기판의 제조 방법을 설명하기 위한 단면도들이다.
도 11은 본 발명의 실시예 4에 따른 표시 장치의 단면도이다.
도 12a 내지 도 12d는 도 11에 도시된 표시 기판의 제조 방법을 설명하기 위한 단면도들이다.
<도면의 주요부분에 대한 부호의 설명>
100, 200, 300, 400 : 표시 기판 600 : 대향 기판
700 : 데이터 구동부 101 : 회로부
102 : 배선부 103 : 제1 게이트 구동부
104 : 제2 게이트 구동부 150 : 컬러 필터
110 : 절연층 130 : 보호층
170 : 차광층 190 : 제1 배향층
192 : 밀봉층 192a : 더미 밀봉층
195 : 유지부 195a : 더미 유지층
610 : 공통 전극 630 : 제2 배향층
900a, 900b, 900c, 900d : 표시 장치

Claims (20)

  1. 베이스 기판의 표시 영역에 배치되고, 제1 전극과 상기 제1 전극 위에 배치된 제2 전극을 포함하는 화소 트랜지스터;
    상기 표시 영역을 둘러싸는 상기 베이스 기판의 주변 영역에 배치되고, 게이트 신호를 생성하는 회로부와 상기 회로부와 전기적으로 연결된 제1 배선 및 제2 배선을 포함하고 상기 제2 배선은 상기 제1 배선 위에 배치되는 배선부를 포함하는 게이트 구동부;
    상기 제1 전극 및 상기 제1 배선과 접촉되어 상기 베이스 기판 위에 배치된 절연층;
    상기 제2 전극 및 상기 제2 배선과 접촉되어 상기 베이스 기판 위에 배치된 보호층; 및
    상기 배선부 위의 보호층과 직접 접촉되고, 고분자 물질로 이루어진 상기 배선부를 덮는 버퍼층을 포함하는 표시 기판.
  2. 제1항에 있어서, 상기 버퍼층은 상기 배선부와 상기 회로부를 덮고 상기 배선부 및 상기 회로부의 보호층과 직접 접촉되는 것을 특징으로 하는 표시 기판.
  3. 제1항에 있어서, 상기 표시 영역에 배치되어, 액정을 배열하는 배향층을 더 포함하고,
    상기 버퍼층은 상기 배향층과 동일한 물질로 형성된 것을 특징으로 하는 표시 기판.
  4. 제1항에 있어서, 상기 배선부와 이격된 영역에 배치되어 대향 기판과 결합하기 위한 밀봉층을 더 포함하고,
    상기 버퍼층은 상기 밀봉층과 동일한 물질로 형성되고, 상기 밀봉층 보다 얇은 두께로 형성되는 것을 특징으로 하는 표시 기판.
  5. 제1항에 있어서, 상기 표시 영역에 배치되고, 대향 기판과 일정한 간격을 유지하기 위한 유지부를 더 포함하고,
    상기 버퍼층은 상기 유지부와 동일한 물질로 형성된 것을 특징으로 하는 표시 기판.
  6. 제1항에 있어서, 상기 표시 영역에 배치되고, 상기 보호층과 화소 전극 사이에 배치된 컬러 필터를 더 포함하는 것을 특징으로 하는 표시 기판.
  7. 제6항에 있어서, 상기 화소 전극의 외곽 부분에 배치되고, 광을 차단하는 차광층을 더 포함하고,
    상기 버퍼층은 상기 차광층과 동일한 물질로 형성된 것을 특징으로 하는 표시 기판.
  8. 베이스 기판의 표시 영역을 둘러싸는 주변 영역에 게이트 신호를 생성하는 회로부와 상기 회로부와 전기적으로 연결된 배선부를 포함하는 게이트 구동부를 포함하는 표시 기판의 제조 방법에서,
    상기 표시 영역에 화소 트랜지스터의 제1 전극과 상기 주변 영역에 상기 배선부의 제1 배선을 형성하는 단계;
    상기 제1 전극 및 상기 제1 배선을 포함하는 제1 금속 패턴이 형성된 베이스 기판 위에 상기 제1 금속 패턴을 덮는 절연층을 형성하는 단계;
    상기 표시 영역에 상기 화소 트랜지스터의 제2 전극 및 상기 주변 영역에 상기 배선부의 제2 배선을 형성하는 단계;
    상기 제2 전극 및 상기 제2 배선을 포함하는 제2 금속 패턴이 형성된 베이스 기판 위에 상기 제2 금속 패턴을 덮는 보호층을 형성하는 단계; 및
    상기 배선부 위의 보호층과 직접 접촉되어 상기 배선부를 덮는 버퍼층을 형성하는 단계를 포함하는 표시 기판의 제조 방법.
  9. 제8항에 있어서, 상기 버퍼층은 상기 배선부와 상기 회로부를 덮고 상기 배선부 및 상기 회로부의 보호층과 직접 접촉되는 것을 특징으로 하는 표시 기판의 제조 방법.
  10. 제8항에 있어서, 액정을 배열하는 배향층을 형성하는 단계를 더 포함하고,
    상기 배향층을 형성하는 단계에서 상기 버퍼층은 상기 배향층과 동일한 물질로 형성되는 것을 특징으로 하는 표시 기판의 제조 방법.
  11. 제8항에 있어서, 상기 배선부와 이격된 영역에 배치되어 대향 기판과 결합하기 위한 밀봉층을 형성하는 단계를 더 포함하고,
    상기 밀봉층을 형성하는 단계에서 상기 버퍼층은 상기 밀봉층과 동일한 물질로 형성되고 상기 밀봉층 보다 얇은 두깨로 형성되는 것을 특징으로 하는 표시 기판의 제조 방법.
  12. 제8항에 있어서, 상기 표시 영역에 배치되고, 대향 기판과 일정한 간격을 유지하기 위한 유지부를 형성하는 단계를 더 포함하고,
    상기 유지부를 형성하는 단계에서 상기 버퍼층은 상기 유지부와 동일한 물질로 형성되는 것을 특징으로 하는 표시 기판의 제조 방법.
  13. 제8항에 있어서, 상기 표시 영역에 배치되고, 상기 보호층과 화소 전극 사이에 컬러 필터를 형성하는 단계를 더 포함하는 표시 기판의 제조 방법.
  14. 제13항에 있어서, 상기 화소 전극의 외곽 부분에 배치되고, 광을 차단하는 차광층을 형성하는 단계를 더 포함하고,
    상기 버퍼층은 상기 차광층과 동일한 물질로 형성된 것을 특징으로 하는 표 시 기판의 제조 방법.
  15. 표시 영역에 배치되고 제1 전극과 상기 제1 전극 위에 배치된 제2 전극을 포함하는 화소 트랜지스터와, 주변 영역에 배치되고 게이트 신호를 생성하는 회로부와 상기 회로부와 전기적으로 연결된 제1 배선 및 제2 배선을 포함하고 상기 제2 배선은 상기 제1 배선 위에 배치되는 배선부를 포함하는 게이트 구동부와, 상기 제1 전극 및 상기 제1 배선과 접촉되어 상기 베이스 기판 위에 배치된 절연층과, 상기 제2 전극 및 상기 제2 배선과 접촉되어 상기 베이스 기판 위에 배치된 보호층 및 상기 배선부 위의 보호층과 직접 접촉되어 상기 배선부를 덮는 버퍼층을 포함하는 표시 기판; 및
    상기 표시 기판과 대향하는 대향 기판을 포함하는 표시 장치.
  16. 제15항에 있어서, 상기 표시 기판은 상기 표시 영역에 배치되어 액정을 배열하는 배향층을 더 포함하고,
    상기 버퍼층은 상기 배향층과 동일한 물질로 형성된 것을 특징으로 하는 표시 장치.
  17. 제15항에 있어서, 상기 표시 기판은 상기 배선부와 이격된 영역에 배치되어 대향 기판과 결합하기 위한 밀봉층을 더 포함하고,
    상기 버퍼층은 상기 밀봉층과 동일한 물질로 형성되고, 상기 밀봉층 보다 얇 은 두께로 형성되는 것을 특징으로 하는 표시 장치.
  18. 제15항에 있어서, 상기 표시 기판은 상기 표시 영역에 배치되고, 대향 기판과 일정한 간격을 유지하기 위한 유지부를 더 포함하고,
    상기 버퍼층은 상기 유지부와 동일한 물질로 형성된 것을 특징으로 하는 표시 장치.
  19. 제15항에 있어서, 상기 표시 기판은 상기 표시 영역에 배치되고, 상기 보호층과 화소 전극 사이에 배치된 컬러 필터를 더 포함하는 것을 특징으로 하는 표시 장치.
  20. 제19항에 있어서, 상기 표시 기판은 상기 화소 전극의 외곽 부분에 배치되고, 광을 차단하는 차광층을 더 포함하고,
    상기 버퍼층은 상기 차광층과 동일한 물질로 형성된 것을 특징으로 하는 표시 장치.
KR1020090099436A 2009-10-19 2009-10-19 표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치 KR101626054B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020090099436A KR101626054B1 (ko) 2009-10-19 2009-10-19 표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
US12/829,167 US8643812B2 (en) 2009-10-19 2010-07-01 Display substrate, method of manufacturing the same and display device having the same
US14/167,330 US9494811B2 (en) 2009-10-19 2014-01-29 Display substrate, method of manufacturing the same and display device having the same
US15/350,874 US10459261B2 (en) 2009-10-19 2016-11-14 Display substrate, method of manufacturing the same and display device having the same
US16/665,041 US10871667B2 (en) 2009-10-19 2019-10-28 Display substrate, method of manufacturing the same and display device having the same
US17/124,575 US11353730B2 (en) 2009-10-19 2020-12-17 Display substrate, method of manufacturing the same and display device having the same
US17/833,685 US11803073B2 (en) 2009-10-19 2022-06-06 Display substrate, method of manufacturing the same and display device having the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090099436A KR101626054B1 (ko) 2009-10-19 2009-10-19 표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치

Publications (2)

Publication Number Publication Date
KR20110042661A true KR20110042661A (ko) 2011-04-27
KR101626054B1 KR101626054B1 (ko) 2016-06-01

Family

ID=43879042

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090099436A KR101626054B1 (ko) 2009-10-19 2009-10-19 표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치

Country Status (2)

Country Link
US (6) US8643812B2 (ko)
KR (1) KR101626054B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210157907A (ko) * 2017-03-28 2021-12-29 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101626054B1 (ko) * 2009-10-19 2016-06-01 삼성디스플레이 주식회사 표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
WO2014021193A1 (ja) * 2012-07-31 2014-02-06 シャープ株式会社 表示装置
CN103489893A (zh) * 2013-09-29 2014-01-01 京东方科技集团股份有限公司 Coa基板、显示装置及该coa基板的制造方法
JP6105459B2 (ja) 2013-12-17 2017-03-29 株式会社ジャパンディスプレイ 液晶表示装置及び電子機器
CN103676342B (zh) * 2013-12-27 2015-12-09 深圳市华星光电技术有限公司 窄边框液晶显示器的扇出区结构
JP2016099492A (ja) * 2014-11-21 2016-05-30 セイコーエプソン株式会社 液晶装置および電子機器
JP2017147165A (ja) * 2016-02-19 2017-08-24 株式会社ジャパンディスプレイ 表示装置
JP6756508B2 (ja) 2016-04-04 2020-09-16 株式会社ジャパンディスプレイ 表示装置
US10690970B2 (en) * 2016-04-08 2020-06-23 Apple Inc. Display with hybrid column spacer structures
KR101979444B1 (ko) * 2016-07-29 2019-05-17 삼성디스플레이 주식회사 표시장치
CN106896598A (zh) * 2017-02-27 2017-06-27 武汉华星光电技术有限公司 一种goa驱动面板
JP6326518B2 (ja) * 2017-03-02 2018-05-16 株式会社ジャパンディスプレイ 液晶表示装置
WO2018192370A1 (zh) * 2017-04-17 2018-10-25 Oppo广东移动通信有限公司 显示装置、电子设备及显示装置制作方法
CN107870493B (zh) * 2017-11-01 2021-06-04 厦门天马微电子有限公司 显示面板和显示装置
CN110275333B (zh) * 2018-03-14 2022-11-25 群创光电股份有限公司 显示设备以及其制造方法
KR102572719B1 (ko) * 2018-04-03 2023-08-31 삼성디스플레이 주식회사 표시 장치
CN109148381B (zh) * 2018-08-24 2020-11-20 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板、显示装置
KR20210030552A (ko) * 2019-09-09 2021-03-18 삼성디스플레이 주식회사 스캔 신호 구동부와 그를 포함한 표시 장치
CN111103715B (zh) * 2019-12-23 2023-03-31 Tcl华星光电技术有限公司 显示面板及其制作方法
TWI717972B (zh) * 2020-01-14 2021-02-01 友達光電股份有限公司 主動陣列基板及其製造方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030026824A (ko) * 2001-09-26 2003-04-03 후지쯔 디스플레이 테크놀로지스 코포레이션 액정표시장치 및 그 제조 방법

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09311342A (ja) 1996-05-16 1997-12-02 Semiconductor Energy Lab Co Ltd 表示装置
US6288764B1 (en) 1996-06-25 2001-09-11 Semiconductor Energy Laboratory Co., Ltd. Display device or electronic device having liquid crystal display panel
JP4850763B2 (ja) 1999-03-26 2012-01-11 株式会社半導体エネルギー研究所 半導体装置の作製方法
KR100675088B1 (ko) * 2000-02-16 2007-01-26 엘지.필립스 엘시디 주식회사 액정 표시장치 및 액정 표시장치 제조방법
US7255451B2 (en) * 2002-09-20 2007-08-14 Donnelly Corporation Electro-optic mirror cell
WO2004059600A1 (ja) 2002-12-26 2004-07-15 Semiconductor Energy Laboratory Co., Ltd. 発光装置および電子機器
KR100569202B1 (ko) 2003-04-30 2006-04-07 한양대학교 산학협력단 가요성 전기 광학 장치 및 그 제조 방법
JP4748954B2 (ja) 2003-07-14 2011-08-17 株式会社半導体エネルギー研究所 液晶表示装置
US7217458B2 (en) * 2003-07-16 2007-05-15 Huber Engineered Woods Llc Strength-enhanced, lightweight lignocellulosic composite board materials and methods of their manufacture
US7345732B2 (en) * 2004-09-29 2008-03-18 Chunghwa Picture Tubes, Ltd. Liquid crystal display panel and manufacturing method thereof
KR101146527B1 (ko) * 2005-11-30 2012-05-25 엘지디스플레이 주식회사 게이트 인 패널 구조 액정표시장치 및 그 제조 방법
KR101189218B1 (ko) * 2006-04-12 2012-10-09 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR101252001B1 (ko) 2006-06-15 2013-04-08 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR20080006865A (ko) 2006-07-14 2008-01-17 삼성전자주식회사 액정 표시 장치
JP2008165029A (ja) 2006-12-28 2008-07-17 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置
JP2008165028A (ja) 2006-12-28 2008-07-17 Toshiba Matsushita Display Technology Co Ltd 液晶表示装置
JP2009049243A (ja) 2007-08-21 2009-03-05 Hitachi Displays Ltd 画像表示装置およびその製造方法
KR101406980B1 (ko) * 2007-12-10 2014-06-16 삼성디스플레이 주식회사 표시 장치 및 그 제조 방법
TWI372282B (en) * 2008-08-25 2012-09-11 Au Optronics Corp Liquid crystal display panel and manufacturing method thereof
KR101626054B1 (ko) * 2009-10-19 2016-06-01 삼성디스플레이 주식회사 표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
KR101254473B1 (ko) * 2010-03-15 2013-04-12 샤프 가부시키가이샤 주사 신호선 구동 회로 및 그것을 구비한 표시 장치
WO2011121537A1 (en) * 2010-04-01 2011-10-06 Koninklijke Philips Electronics N.V. Signal measuring system, method for electrically conducting signals and a signal cable
KR101932993B1 (ko) * 2012-04-16 2018-12-27 엘지디스플레이 주식회사 표시 장치
WO2015030065A1 (ja) * 2013-08-29 2015-03-05 堺ディスプレイプロダクト株式会社 液晶パネル、液晶表示装置、及び液晶パネルの製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20030026824A (ko) * 2001-09-26 2003-04-03 후지쯔 디스플레이 테크놀로지스 코포레이션 액정표시장치 및 그 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210157907A (ko) * 2017-03-28 2021-12-29 삼성디스플레이 주식회사 표시 기판 및 이의 제조 방법

Also Published As

Publication number Publication date
US20140146254A1 (en) 2014-05-29
US20210103172A1 (en) 2021-04-08
US8643812B2 (en) 2014-02-04
US11803073B2 (en) 2023-10-31
US20200057331A1 (en) 2020-02-20
US20220308380A1 (en) 2022-09-29
KR101626054B1 (ko) 2016-06-01
US20110090436A1 (en) 2011-04-21
US9494811B2 (en) 2016-11-15
US20170059911A1 (en) 2017-03-02
US11353730B2 (en) 2022-06-07
US10459261B2 (en) 2019-10-29
US10871667B2 (en) 2020-12-22

Similar Documents

Publication Publication Date Title
KR101626054B1 (ko) 표시 기판, 이의 제조 방법 및 이를 포함하는 표시 장치
KR20100022762A (ko) 액정 표시 장치
US8879015B2 (en) Liquid crystal display device having a switch device connected to a shield electrode and an interconnection and electronic apparatus
US20150001540A1 (en) Thin film transistor array panel and display device including the same
JP2008064961A (ja) 配線構造、及び表示装置
JP2016114680A (ja) アレイ基板およびそれを用いた表示装置
KR101146533B1 (ko) 어레이 기판 및 이의 제조 방법과, 이를 갖는 액정 표시패널
CN101846828B (zh) 主动组件阵列基板与液晶显示面板
KR100473588B1 (ko) 액정 표시 장치용 어레이 기판
KR20090126764A (ko) 표시기판, 이의 제조방법 및 이를 갖는 표시장치
KR20100041429A (ko) 씨오지 타입 액정표시장치용 어레이 기판
JP3552780B2 (ja) 液晶表示装置
US20150234228A1 (en) Liquid crystal display and method of manufacturing the same
KR20080026850A (ko) 어레이 기판
JP2007316105A (ja) 表示装置
JPH10135480A (ja) カラー表示装置とその製造方法およびカラー液晶装置
KR100767367B1 (ko) 액정 표시 장치
JP3603902B2 (ja) 液晶装置
KR20070084806A (ko) 어레이 기판 및 이를 구비한 표시 장치
KR100871994B1 (ko) 다수의 어레이셀을 포함하는 아이피티엠피에스 검사용 기판
JP2004133489A (ja) 液晶表示装置
KR20240013429A (ko) 디스플레이 장치
KR20060126158A (ko) 표시장치
KR101232145B1 (ko) 액정표시장치의 검사용 기판
KR20050006405A (ko) 액정표시장치

Legal Events

Date Code Title Description
N231 Notification of change of applicant
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20190429

Year of fee payment: 4