KR20110028542A - 클러스터 분사식 가공 방법, 반도체 소자, 미소 기전 소자, 및 광학 부품 - Google Patents

클러스터 분사식 가공 방법, 반도체 소자, 미소 기전 소자, 및 광학 부품 Download PDF

Info

Publication number
KR20110028542A
KR20110028542A KR1020117003038A KR20117003038A KR20110028542A KR 20110028542 A KR20110028542 A KR 20110028542A KR 1020117003038 A KR1020117003038 A KR 1020117003038A KR 20117003038 A KR20117003038 A KR 20117003038A KR 20110028542 A KR20110028542 A KR 20110028542A
Authority
KR
South Korea
Prior art keywords
sample
gas
reactive
cluster
processing
Prior art date
Application number
KR1020117003038A
Other languages
English (en)
Other versions
KR101223945B1 (ko
Inventor
구니히코 고이케
다케히코 세노오
유 요시노
슈헤이 아즈마
지로 마쓰오
도시오 세키
사토시 니노미야
Original Assignee
이와타니 산교 가부시키가이샤
고쿠리츠 다이가쿠 호진 교토 다이가쿠
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 이와타니 산교 가부시키가이샤, 고쿠리츠 다이가쿠 호진 교토 다이가쿠 filed Critical 이와타니 산교 가부시키가이샤
Publication of KR20110028542A publication Critical patent/KR20110028542A/ko
Application granted granted Critical
Publication of KR101223945B1 publication Critical patent/KR101223945B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00436—Shaping materials, i.e. techniques for structuring the substrate or the layers on the substrate
    • B81C1/00523—Etching material
    • B81C1/00531—Dry etching
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B1/00—Optical elements characterised by the material of which they are made; Optical coatings for optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0264—Pressure sensors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2207/00—Microstructural systems or auxiliary parts thereof
    • B81B2207/01—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS
    • B81B2207/015—Microstructural systems or auxiliary parts thereof comprising a micromechanical device connected to control or processing electronics, i.e. Smart-MEMS the micromechanical device and the control or processing electronics being integrated on the same substrate
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C2201/00—Manufacture or treatment of microstructural devices or systems
    • B81C2201/01—Manufacture or treatment of microstructural devices or systems in or on a substrate
    • B81C2201/0101—Shaping material; Structuring the bulk substrate or layers on the substrate; Film patterning
    • B81C2201/0128—Processes for removing material
    • B81C2201/013—Etching
    • B81C2201/0132—Dry etching, i.e. plasma etching, barrel etching, reactive ion etching [RIE], sputter etching or ion milling

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Optics & Photonics (AREA)
  • Drying Of Semiconductors (AREA)
  • Micromachines (AREA)
  • Pressure Sensors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

본 발명은, 전기적으로 중성인 반응성 클러스터를 사용한 시료의 가공 방법을 제공하는 것을 과제로 한다. 반응성 가스와, 반응성 가스보다 저비점의 가스로 이루어지는 혼합 가스를, 액화되지 않는 범위의 압력으로, 소정의 방향으로 단열 팽창시키면서 분출시켜, 반응성 클러스터를 생성하고, 상기 반응성 클러스터를 진공 처리실 내의 시료에 분사하여 시료 표면을 가공한다.

Description

클러스터 분사식 가공 방법, 반도체 소자, 미소 기전 소자, 및 광학 부품{CLUSTER JET PROCESSING METHOD, SEMICONDUCTOR ELEMENT, MICROELECTROMECHANICAL ELEMENT, AND OPTICAL COMPONENT}
본 발명은, 반응성 가스로부터 형성된 반응성 클러스터를 사용하여 시료 표면을 가공하는 클러스터 분사식 가공 방법, 및 반응성 클러스터를 사용한 가공 방법에 의해 제조되는, 반도체 소자, 미소 기전 소자, 및 광학 부품에 관한 것이다.
시료 표면에 가스 클러스터를 조사(照射)하여 가공을 행하는 방법으로서는, 예를 들면, 가스 클러스터를 이온화하고, 전계나 자계에 의해 가속하여 시료 표면에 충돌시킴으로써 시료 표면의 원자나 분자를 제거하는, 가스 클러스터 이온 빔을 사용한 방법이 있다(예를 들면, 특허 문헌 1 참조).
전술한 시료의 가공 방법에서는, 가스 공급부로부터, 상온 상압의 기체 상태의 물질과 희가스를 혼합한 가압 가스를 분출함으로써, 기체상(氣體狀) 물질의 괴상(塊狀) 원자 집단 또는 분자 집단으로 이루어지는 가스 클러스터를 생성한다. 그리고, 이 가스 클러스터에 전자선(電子線)을 조사함으로써 이온화하여, 가스 클러스터 이온 빔을 형성한다.
이 가스 클러스터 이온 빔을 고체 표면에 조사하면, 클러스터 이온을 구성하는 분자 또는 원자 종류 사이에, 및 고체 표면의 원자 사이에서 다단계의 충돌이 발생한다. 이에 따라, 가로 방향의 운동 성분을 가진 반사 원자 또는 분자를 생기게 하고, 이 반사 원자 또는 분자에 의해, 기판 표면의 평탄화나 청정화가 가능하게 된다. 이와 같이, 가스 클러스터 이온 빔에 의해, 시료의 표면을 처리할 수 있다.
또한, 클러스터 이온을 사용하는 가공 장치에, 클러스터 이온에 가속 전압을 인가하는 가속 전계부, 및 감속 전압을 인가하는 감속 전계부를 구비함으로써, 클러스터 이온 빔에 인가하는 가속 전압을 단계적으로 또는 연속적으로 감소시키는 것이 제안되어 있다(예를 들면, 특허 문헌 2 참조).
일본 특허출원 공개번호 평 8-319105호 공보 일본 특허출원 공개번호 2005-310977호 공보
그러나, 종래의 가스·클러스터·이온·빔을 사용한 방법이나, 가스·클러스터·이온·빔을 사용하는 장치에서는, 클러스터를 이온화시켜 직류 전압에 의해 이온을 가속하는 공정을 행하고 있다. 그러므로, 약한 이온화 분자, 또는 뉴트럴라이저(neutralizer)를 사용하여, 클러스터 이온을 전기적으로 중성으로 변화시킨 후에 시료에 충돌시키고 있다.
그러나, 전술한 방법으로는, 클러스터를 완전히 전기적 중성의 입자로 만들지 못하여, 시료에 대한 전기적 손상을 완전히 없앨 수는 없다.
또한, 예를 들면, 반도체 소자나, 미소 기전 소자(Micro Electro Mechanical Systems: MEMS), 광학 부품 등을 제작할 때, 어스펙트비가 1이상인 심굴(深掘) 가공이나, 기판에 대한 관통 구멍의 형성, 금속층의 에칭을 행한다. 이와 같은 가공은, 일반적으로는 플라즈마 이방성 에칭에 의해 행해지고 있다. 그러나, 플라즈마 이방성 에칭에 의해 전술한 가공을 행하면, 예를 들면, 이미 기판에 형성되어 있는 MOS 트랜지스터나 MOS 커패시터 등으로 이루어지는 컨트롤러·트랜지스터의 임계값 전압 등의 특성이 변화된다. 또한, 예를 들면, 반도체 소자에 형성되어 있는 다층 배선 구조에 있어서, 플라즈마 열(熱)에 의해 유전율(誘電率)이 낮은 재료(Low-k)로 이루어지는 층간 절연막의 유전율이 변화된다.
또한, 플라즈마 처리 이외에도, 예를 들면, 에칭액으로의 침지법에 의한 에칭도 행해진다. 그러나, 플라즈마 처리나 침지법에 의한 에칭은, 사이드 에칭이나 언더컷(undercut) 등의 발생량이 커서, 미세화나 고밀도화된 패턴에는 적합하지 않다.
전술한 문제를 해결하기 위하여, 본 발명에 있어서는, 전기적으로 중성인 반응성 클러스터를 사용한 시료의 가공 방법을 제공하는 것이다. 또한, 본 발명에 있어서는, 전술한 가공 방법의 적용에 의한 이방성 에칭에 의해 가공되고 있는 반도체 소자, 미소 기전 소자, 및 광학 부재를 제공하는 것이다.
본 발명의 클러스터 분사식 가공 방법은, 반응성 가스보다 저비점(低沸點)의 가스로 이루어지는 혼합 가스를, 액화되지 않는 범위의 압력으로, 소정의 방향으로 단열 팽창시키면서 분출시켜서, 반응성 클러스터를 생성하고, 상기 반응성 클러스터를 진공 처리실 내의 시료에 분사하여 시료 표면을 가공하는 것을 특징으로 한다.
또한, 본 발명의 반도체 소자는, 반응성 가스와, 반응성 가스보다 저비점의 가스로 이루어지는 혼합 가스를, 액화되지 않는 범위의 압력으로 소정의 방향으로 단열 팽창시키면서 분출시켜서, 생성된 반응성 클러스터의 진공 처리실 내로의 분사에 의해 에칭된 반도체 기판을 구비하고 있는 것을 특징으로 한다.
또한, 본 발명의 미소 기전 소자는, 반응성 가스와, 반응성 가스보다 저비점의 가스로 이루어지는 혼합 가스를, 액화되지 않는 범위의 압력으로 소정의 방향으로 단열 팽창시키면서 분출시켜서, 생성된 반응성 클러스터의 진공 처리실 내로의 분사에 의해 가공된 기판을 구비하는 것을 특징으로 한다.
또한, 본 발명의 광학 부품은, 반응성 가스와, 반응성 가스보다 저비점의 가스로 이루어지는 혼합 가스를, 액화되지 않는 범위의 압력으로 소정의 방향으로 단열 팽창시키면서 분출시켜서, 생성된 반응성 클러스터의 진공 처리실 내로의 분사에 의해 형성된 광학 패턴을 구비하는 것을 특징으로 한다.
본 발명에 의하면, 시료의 가공 시에, 반응성 가스와, 반응성 가스보다 저비점의 가스를 사용하여 반응성 클러스터를 형성함으로써, 반응성 클러스터가 시료에 충돌하여, 시료와 반응함으로써, 시료 표면을 가공할 수 있다. 그러므로, 전계나 자계를 인가하여 가스 클러스터를 이온화할 필요가 없고, 또한 이온화되어 있지 않은 전기적 중성 입자이기 때문에, 클러스터를 전기적으로 중성으로 할 필요가 없다. 따라서, 시료에 대하여 전기적인 손상을 입히지 않는다. 또한, 쉬스(sheath)가 발생하지 않기 때문에, 측벽 방향으로 반응성 클러스터를 끌어들이는 현상이 생기지 않아, 이방성 에칭의 깊이 방향으로의 직진성이 향상된다.
따라서, 본 발명에 의하면, 시료에 대한 전기적인 손상을 없앤 상태로, 깊이 방향으로의 직진성이 높은 가공이 가능하게 된다.
또한, 본 발명에 의하면, 반응성 클러스터의 진공 처리실 내로의 분사에 의해 반도체 기판을 가공한다. 그러므로, 플라즈마 이방성 에칭을 행하지 않고도, 고정밀도의 이방성 에칭을 행할 수 있다. 그러므로, 플라즈마 처리에 의한 트랜지스터의 임계값 전압의 변화나, 층간 절연막의 유전율의 변화 등을 발생시키지 않고, 기판 등에 어스펙트비가 1이상인 심굴 가공을 행할 수 있다. 또한, 고정밀도의 이방성 에칭에 의해, 사이드 에칭이나 언더컷의 발생량이 매우 작아, 고밀도화나 미세화된 패턴을 형성할 수 있다. 그러므로, 반응성 클러스터를 사용한 정밀도가 높은 이방성 에칭에 의해, 설계값으로부터의 어긋남이 적은 반도체 소자, 미소 기전 소자, 및 광학 부재를 제공할 수 있다.
도 1은 본 발명의 가공 방법에 관한 시료의 가공 장치의 일실시형태의 구성을 설명하기 위한 도면이다.
도 2는 본 발명의 가공 방법에 있어서, 1차 압력 및 시료에 대한 분사 시간과, 시료의 에칭 속도의 관계를 나타낸 도면이다.
도 3은 본 발명의 가공 방법에 있어서, 분출부와 시료 표면과의 거리와, 가공에 의한 시료의 에칭 속도와의 관계를 나타낸 도면이다.
도 4는 본 발명의 가공 방법에 있어서, 분출부와 시료 표면과의 거리를 26mm로 하여 가공한 경우의 가공 후의 시료 표면 상태를 나타내는 사진이다.
도 5는 본 발명의 가공 방법에 있어서, 분출부와 시료 표면과의 거리를 35mm로 하여 가공한 경우의 가공 후의 시료 표면 상태를 나타내는 사진이다.
도 6은 본 발명의 가공 방법에 있어서, 반응성 클러스터의 입사각을 시료 표면에 대하여 경사 방향으로 하여, 시료 표면의 가공을 행한 경우의 가공 후의 시료 표면 부근의 단면(斷面)의 사진이다.
도 7은 본 발명의 가공 방법에 있어서, 관통 구멍이 형성된 규소 단일 결정의 상태의 사진이다.
도 8은 ClF3 가스를 단독으로 사용하여 시료 표면의 가공을 행한 경우의 가공 후의 시료 표면 상태를 나타내는 사진이다.
도 9는 Ar 가스를 단독으로 사용하여 시료 표면의 가공을 행한 경우의 가공 후의 시료 표면 상태를 나타내는 사진이다.
도 10은 1차 압력을 -0.09MPaG로 하여 시료 표면의 가공을 행한 경우의 가공 후의 시료 표면 상태를 나타내는 사진이다.
도 11은 Cl2 가스를 사용하여 가공한 경우의 가공 후의 시료 표면 상태를 나타내는 사진이다.
도 12는 F2 가스를 사용하여 가공한 경우의 가공 후의 시료 표면 상태를 나타내는 사진이다.
도 13은 본 발명의 가공 방법에 있어서, 산화 규소막을 형성한 시료의 가공을 행한 경우의 가공 후의 시료 표면의 상태를 나타낸 사진이다.
도 14는 본 발명의 가공 방법에 있어서, 자연 산화막을 제거한 시료의 표면을 가공한 경우의 가공 후의 시료 표면 상태를 나타내는 사진이다.
도 15는 본 발명의 가공 방법에 있어서, 자연 산화막을 제거하지 않고 시료의 표면을 가공한 경우의 가공 후의 시료 표면 상태를 나타내는 사진이다.
도 16은 본 발명의 가공 방법에 있어서, 1차 압력 및 시료에 대한 분사 시간과, 시료의 에칭 속도의 관계를 나타낸 도면이다.
도 17은 본 발명의 반도체 소자의 실시형태의 개략적인 구성을 나타낸 도면이다.
도 18의 (A)∼(C)는, 본 발명의 반도체 소자의 실시형태의 제조 공정도이다.
도 19는 본 발명의 압력 센서의 실시형태의 개략적인 구성을 나타낸 도면이다.
도 20은 본 발명의 압력 센서의 실시형태의 제조 공정을 설명하는 도면이다.
도 21의 (A)는, 본 발명의 광학 소자 실시형태의 제조 공정도이다. (B)는, 본 발명의 광학 소자 실시형태의 개략적인 구성도이다.
도 22의 (A)는, 본 발명의 광학 소자의 실시형태의 제조 공정도이다. (B)는, 본 발명의 광학 소자의 실시형태의 개략적인 구성도이다.
이하, 본 발명의 구체적인 실시형태에 대하여 도면을 참조하여 설명한다.
먼저, 본 발명의 가공 방법에서 적용하는 시료의 가공 장치의 일실시형태를 도 1에 나타낸다. 도 1의 (A)에 나타낸 가공 장치는, 진공 처리실(13) 내에, 가스 공급부(11)와, 시료대(14)가 구비되어 구성되어 있다.
가스 공급부(11)에는, 단열 팽창을 위한 충분히 작은 면적의 개공(開孔)을 가지는 분출부(12)가 설치되어 있다. 또한, 분출부(12)는, 진공 처리실(13) 내에 구비된다.
또한, 도시하지 않은 가스의 공급 수단에 의해, 가스 공급부(11)에, 반응성 가스인 할로겐간 화합물 또는 할로겐화 수소와, 반응성 가스보다 저비점의 가스와의 혼합 가스가 공급되는 구성이다. 그리고, 가스 공급부(11) 내에 충전된 혼합 가스의 분자(18)가, 분출부(12)로부터 분사되어 반응성 클러스터(19)가 형성되는 구성이다.
분출부(12)는, 가스 공급부(11)의 단부(端部)에 있어서, 예를 들면, 도 1의 (B)에 나타낸 바와 같이 원형상으로 형성된 개구부(12a)나, 도 1의 (C)에 나타낸 바와 같이 직사각형으로 형성된 개구부(12a)로 이루어진다. 그리고, 분출부(12)는, 가스 공급부(11)와 진공 처리실(13)과의 사이에서, 반응성 클러스터를 형성할 수 있는 차압(差壓)을 얻을 수 있을 만큼 충분히 면적이 작은 개구부(12a)이면, 어떠한 형상을 가져도 된다.
또한, 진공 처리실(13) 내에는, 가스 공급부(11)와, 시료(17)를 설치하기 위한 시료대(14)가 가스 분사 방향의 직선 상에 나란히 설치되어 있다. 또한, 진공 처리실(13) 내를, 도시하지 않은 가동부를 구동함으로써 시료대(14) 및 분사부(12)가 이동 가능하게 설치되어 있다.
그러므로, 시료대(14)와 분사부(12)를 이동시키거나, 또는 경사 각도를 변경함으로써, 분출부(12)와의 거리를 변경하거나, 분출부(12)로부터 분사되는 반응성 클러스터를 충돌시키는 위치를 변경하거나, 반응성 클러스터의 입사각을 변경할 수 있다.
진공 처리실(13)에는, 터보 분자 펌프(15) 및 드라이 펌프(16)가 접속되고, 이들 2개의 펌프를 조합함으로써, 진공 처리실(13) 내를 감압할 수 있다.
다음으로, 본 발명의 시료의 가공 방법의 일실시형태로서 도 1에 나타낸 가공 장치를 사용한 시료의 가공 방법에 대하여 설명한다.
먼저, 가스 공급부(11)에, 반응성 가스로서, 예를 들면, 할로겐간 화합물 또는 할로겐화 수소와, 반응성 가스보다 저비점의 가스와의 혼합 가스를, 도시하지 않은 공급 수단을 사용하여 공급한다. 이 때의 가스 공급부(11) 내의 압력(1차 압력)은, 비점이 높은 반응성 가스가 액화되지 않는 범위의 압력, 예를 들면, ClF3 6vol%와 Ar 94vol%와의 혼합 가스의 경우에는, 0.3MPaG 이상 1.0MPaG 이하로 한다. 그리고, 1차 압력은, 대기압 기준의 압력 단위인 PaG를 사용하고, 2차 압력은, 절대 압력 기준의 압력 단위인 Pa를 사용한다.
그리고, 진공 처리실(13) 내를, 터보 분자 펌프(15) 및 드라이 펌프(16)에 의해 진공 흡인하여, 진공 처리실(13) 내의 압력(2차 압력)을, 100∼0.1 Pa 이하, 특히 바람직하게는 10Pa 이하로 제어한다. 가스 공급부(11) 내의 혼합 가스의 1차 압력과 진공 처리실(13) 내의 2차 압력과의 차이에 의해, 가스 공급부(11) 내의 혼합 가스가, 분출부(12)로부터 진공 처리실(13) 내에 분사된다.
이 때, 분출부(12)로부터의 가스 분사는, 1차 압력과 2차 압력과의 차압에 의해 행해진다. 그러므로, 1차 압력과 2차 압력과의 차이를 크게 하는 것이 바람직하다. 다만, 혼합 가스가 액화된 상태에서는, 안정된 가스 공급을 행할 수 없으므로, 1차 압력을 혼합 가스가 액화되지 않는 범위의 압력 이하로 할 필요가 있다.
또한, 1차 압력과 2차 압력의 차압이 큰 편이 분출부(12)로부터 분사될 때의 운동 에너지가 커지게 된다. 그러므로, 반응성 클러스터가 시료에 충돌할 때의 에너지가 커져, 시료를 가공하는 반응 에너지가 커지게 된다.
이 때, 분사된 혼합 가스는, 고압 상태로부터 급격하게 저압 상태로 되어, 전기적으로 중성인 반응성 클러스터가 발생한다. 반응성 클러스터는, 통상 수십∼수천개의 반응성 가스, 예를 들면, 할로겐간 화합물 또는 할로겐화 수소와, 반응성 가스보다 저비점의 가스를 구성하는 원자 또는 분자 집단으로 형성된다.
반응성 가스는, 가공 대상으로 되는 시료와의 사이에서의 반응성이 높을 필요가 있다. 그러므로, 시료로서 규소 단일 결정을 사용하는 경우에는, 규소와의 반응성이 높은 할로겐간 화합물을 사용하는 것이 바람직하다. 할로겐간 화합물로서는, 예를 들면, ClF, ClF3, ClF5, BrF3, BrCl, IF5, IF7을 사용할 수 있다. 특히, 규소와의 반응성이 높은 ClF3를 사용하는 것이 바람직하다.
또한, 시료로서 금속 재료, 또는 규소 이외의 반도체 재료, 예를 들면, GaAs, InP, GaN 등을 사용할 경우에는, 금속 재료와의 반응성이 높은 할로겐화 수소를 사용하는 것이 바람직하다.
할로겐화 수소로서는, HCl, HBr, HI 등을 사용할 수 있다. 특히, 금속 재료와의 반응성이 높은 HI를 사용하는 것이 바람직하다.
이 때, 전술한 반응성 가스는 비점이 높으므로, 반응성 가스만을 가스 공급부(11) 내에 공급한 경우에는, 반응성 클러스터를 생성하기 위해 필요한 압력을 얻을 수 없다. 그러므로, 전술한 반응성 가스, 예를 들면, 할로겐간 화합물 및 할로겐화 수소에 대하여 저비점의 가스를 혼합함으로써, 전술한 반응성 가스의 분압을 저하시킬 수 있다. 그러므로, 반응성 가스의 액화를 방지하면서, 반응성 클러스터를 생성하기에 충분한 1차 압력을 얻을 수 있다.
반응성 가스보다 저비점의 가스로서는, He, Ar, Ne, Kr, Xe 등의 희가스, N2, CO2, O2 등을 사용할 수 있다.
또한, 반응성 가스보다 저비점의 가스는, 가스 공급부(11) 내에서, 반응성 가스와 반응하지 않는 것이 바람직하다. 가스 공급부(11) 내에서, 반응성 가스와, 반응성 가스보다 저비점의 가스가 반응함으로써, 안정적으로 반응성 클러스터를 생성할 수 없어, 시료의 가공이 곤란하게 되는 경우가 있다.
발생한 반응성 클러스터는, 가스 공급부(11)로부터 분사되었을 때의 운동 에너지에 의해, 분출부(12)로부터, 시료대(14)에 설치된 시료(17)를 향해 분사된다. 그리고, 시료(17)의 표면에 충돌함으로써, 운동 에너지가 반응 에너지로 변환되어, 시료와 반응한다.
특히, 시료와의 반응성이 높은 가스, 예를 들면, 할로겐간 화합물 또는 할로겐화 수소를 사용함으로써, 반응성 클러스터의 충돌 부분에 있어서, 반응성 가스와 시료와의 반응이 일어나, 시료 표면의 원자 또는 분자를 효율적으로 에칭하여, 제거할 수 있다. 그러므로, 시료 표면을 서로의 반응성이 높은 조합의 반응성 가스와 시료를 사용함으로써, 효율적으로 시료를 가공할 수 있다.
전술한 바와 같이, 반응성 가스와, 반응성 가스보다 저비점의 가스의 반응성 클러스터를 시료에 분사하여 시료를 가공함으로써, 클러스터에 가속 전압을 인가하지 않고도, 시료를 가공할 수 있다. 이 반응성 클러스터는 이온이 되어 있지 않기 때문에, 반응성 클러스터를 중성화할 필요가 없고, 클러스터가 완전하게 중성화되어 있지 않은 경우에 발생하는 시료에 대한 전기적인 손상을 없앨 수 있다.
그리고, 전술한 장치에서는, 혼합 가스를 분출하기 위한 분출부가 1개 구비된 가공 장치에 대하여 설명하였으나, 본 발명의 가공 방법에 있어서, 가공 장치에 구비된 분출부의 개수는 복수개일 수도 있다.
복수개의 분출부로부터 동일 방향으로 클러스터를 분출하여 시료의 가공을 행함으로써, 단일 분사부를 사용한 가공보다 광범위한 가공을 행할 수 있는 동시에, 시료의 가공 속도가 향상된다.
또한, 분출 방향이 상이한 분출부를 복수개 형성함으로써, 시료에 대하여, 수직 방향으로부터의 클러스터의 분사와, 경사 방향으로부터의 클러스터의 분사를 동시에 행할 수 있게 된다. 또한, 복수개의 분출부에 있어서 혼합 가스 압력이나 유량을 동일하게 또는 개별적으로 제어함으로써, 시료의 표면 상태나 가공 속도를 제어할 수 있게 된다.
또한, 전술한 가공 방법을 복수 조합할 수 있어, 종래에 비해 복잡한 형상을 더욱 신속하게, 또한 한 번의 가공으로 행할 수 있게 된다.
다음으로, 전술한 클러스터 분사식 가공 방법을 사용하여 제조할 수 있는, 본 발명의 반도체 소자의 실시형태에 대하여 설명한다. 도 17에, 본 실시형태의 반도체 소자의 개략적인 구성도를 나타낸다.
도 17에 나타낸 반도체 소자(40)는, 기체(基體)(51)와, 기체(51) 상에 실장된 반도체칩(41)으로 구성되어 있다.
반도체칩(41)은, 반도체 기판(42)의 한쪽 주면(主面) 상에 형성되어 있는 배선층(43)과 층간 절연층(44)으로 이루어지는 다층 배선층(50)과, 다른 쪽 주면 상에 형성되어 있는 접속용의 전극 패드(49)와, 반도체 기판(42)을 관통하여 형성되어 있는 관통 전극(45)을 구비한다.
또한, 기체(51)에는, 기체(51)의 한쪽 주면 상에 형성되어 있는 배선층(52)과 층간 절연층(53)으로 이루어지는 다층 배선층(55), 및 접속용의 전극 패드(54)를 구비한다.
그리고, 기체(51) 상에 형성되어 있는 전극 패드(54)와, 반도체 기판(42) 상에 형성되어 있는 전극 패드(49)가 접속됨으로써, 반도체칩(41)이 기체(51) 상에 실장되어 있다.
반도체칩(41)에 형성되어 있는 관통 전극(45)은, 전술한 반응성 클러스터를 사용한 에칭에 의해 형성된 구멍부(56) 내에 형성되어 있는 매립 도전층(46)으로 이루어진다.
또한, 반도체 기판(42)에 형성된 관통 구멍은, 전술한 반응성 클러스터를 사용한 시료의 가공 방법에 의해 형성되어 있다.
또한, 관통 전극(45)은, 반도체 기판(42)에 형성된 구멍부(56)에 있어서, 구멍부(56)의 측벽에 절연층(48)이 형성되어 있다. 그리고, 이 측벽을 따라 절연층(48) 상에, 배리어 메탈층(47)이 형성되어 있다.
또한, 반도체칩(41)에 형성되어 있는 배선층(43), 및 기체(51)에 형성되어 있는 배선층(52)은, 예를 들면, 서브트랙티브법(subtractive method)으로 형성하는 경우에는, 절연층 상의 전체면에 배선층이 되는 도전체층을 형성한 후, 포토레지스트 등에 의한 배선 패턴을 형성하고, 도전체층을 에칭함으로써, 원하는 패턴을 가지는 배선층이 형성된다.
이 도전체층의 에칭에, 전술한 반응성 클러스터에 의한 시료의 가공 방법을 사용할 수 있다. 전술한 반응성 클러스터에 의한 에칭은, 이방성이 높은 에칭이 가능하므로, 종래의 서브트랙티브법에 있어서 발생하는 사이드 에칭이나 언더컷 등에 의한 배선의 세선화(細線化) 등의 영향이 없어, 배선의 디자인 룰의 미세화(微細化)가 가능하다. 따라서, 전술한 반응성 클러스터에 의한 시료의 가공 방법을 사용함으로써, 서브트랙티브법을 사용한 경우에도 고밀도 배선이 가능하다.
그리고, 반도체 기판(42)에는, 상기 이외의 방법에 의해 형성된 관통 구멍이 구성되어 있어도 되지만, 적어도 1개 이상의 관통 구멍이 전술한 반응성 클러스터를 사용한 에칭에 의해 형성되어 있다. 또한, 상기 배선층은, 전술한 반응성 클러스터를 사용한 에칭에 의해 형성되는 것이 바람직하지만, 이 방법 이외의 방법에 의해 에칭이 행해져도 된다.
따라서, 전술한 반도체 소자에 있어서, 반도체 기판에 형성된 구멍부, 또는 배선 패턴 중, 어느 하나 이상이, 전술한 반응성 클러스터에 의한 가공을 사용하여 형성되어 있으면 되며, 전술한 반응성 클러스터에 의한 가공과 더불어, 다른 가공 방법을 병용하여 형성된 전술한 구성을 포함하고 있어도 된다.
다음으로, 본 발명의 반도체 소자의 제조 방법의 실시형태에 대하여 설명한다.
먼저, 도 18의 (A)에 나타낸 바와 같이, 반도체 기판(42)의 한쪽 주면 측에, 배선층(43)과 층간 절연층(44)을 적층하여, 다층 배선층(50)을 형성한다. 그리고, 다층 배선층(50)이 형성된 반도체 기판(42)에 대하여, 다층 배선(50) 측으로부터, 구멍부(56)를 형성한다. 구멍부(56)는, 다층 배선층(50)을 관통하여, 반도체 기판(42)의 두께 방향의 도중까지 형성된다. 또한, 형성된 구멍부에는, 예를 들면, 열산화법이나, CVD(Chemical Vapor Deposition)법 등을 사용하여 절연층(48)을 형성한다.
전술한 구멍부(56)의 형성에는, 전술한 반응성 클러스터를 사용한 가공 방법을 적용한다.
먼저, 예를 들면, 포토리소그래피에 의해, 반도체 기판(42)에 구멍부(56)가 형성될 부분만이 개구된 포토레지스트에 의한 패턴 마스크를 형성하고, 구멍부(56)의 에칭을 행한다. 이 에칭에는, 전술한 반응성 클러스터에 의한 시료의 가공 방법을 사용한다. 예를 들면, 도 1에 나타내는 가공 장치에 있어서, 시료대에 반도체 기판(42)을 탑재하고, 분출부로부터 반응성 가스와, 반응성 가스보다 저비점의 가스와의 혼합 가스를 분출한다. 이로써, 반응성 클러스터를 생성하여, 반도체 기판(42)을 에칭한다. 반도체 기판(42)으로서 실리콘 기판을 사용하는 경우에는, 실리콘 기판과의 반응성이 높은 ClF3 가스와 아르곤 가스와의 혼합 가스를 사용하는 것이 바람직하다.
또한, 반도체 기판(42) 상으로의 배선층(43)의 형성은, 예를 들면, 서브트랙티브법으로 형성하는 경우에는, 절연층 상의 전체면에 배선층이 되는 도전체층을 형성하고, 포토레지스트 등에 의한 배선 패턴의 마스크를 형성한다. 그리고, 이 마스크를 사용하여 도전체층을 에칭함으로써, 원하는 패턴을 가지는 배선층(43)을 형성한다.
전술한 반응성 클러스터에 의한 에칭은, 이방성이 높은 에칭이 가능하다.
그러므로, 이 반응성 클러스터를 사용한 에칭에 의해, 어스펙트비 1이상의 심굴 가공을 정밀하게 행할 수 있어, 반도체 기판(42)에 정밀한 구멍부(56)를 형성할 수 있다. 또한, 반응성 클러스터에 의한 가공 방법을 사용하여, 배선층(43)의 패터닝을 행함으로써, 도전체층의 사이드 에칭이나 언더컷 등에 의한 배선의 세선화 등이 발생하지 않아, 배선의 디자인 룰의 미세화나, 고밀도 배선이 가능하게 된다.
다음으로, 도 18의 (B)에 나타낸 바와 같이, 구멍부(56) 내에 배리어 메탈(barrier matal)층(47)과, 매립 도전층(46)을 형성한다.
먼저, 구멍부(56)를 포함하는 반도체 기판(42)의 전체면에, 스퍼터법이나 CVD법을 이용하여, TiN, WN, Ti, TaN, Ta 등으로 이루어지는 배리어 메탈층(47)을 형성한다. 그리고, 배리어 메탈층(47) 상에, Cu, Al, Ti, Sn 등으로 이루어지는 도전체층을 형성한다. 그리고, CMP(Chemical Mechanical Polishing)법 등을 사용하여, 구멍부(46) 내를 제외한 반도체 기판(42) 상에 형성되어 있는 도전체층과 배리어 메탈층(47)을 제거함으로써, 구멍부(56) 내에, 배리어 메탈층(47)과 매립 도전층(46)을 형성한다.
또한, CMP법 대신, 전술한 반응성 클러스터를 사용한 가공 방법에 의해, 기판의 평탄화를 행해도 된다. 예를 들면, 도 1에 나타낸 가공 장치에 있어서, 시료대에 반도체 기판(42)을 탑재하고, 분출부로부터 반응성 가스와, 반응성 가스보다 저비점의 가스와의 혼합 가스를 분출한다. 이 때, 시료대를 이동시킴으로써, 시료 전체면에 반응성 클러스터를 분사할 수 있어, 시료 표면의 평탄화를 행할 수 있다. 이로써, 반응성 클러스터를 생성하여, 반도체 기판(42) 상에 형성된 도전체층과 배리어 메탈층(47)을 에칭한다. 반응성 가스에는, 도전체층 또는 배리어 메탈층(47)에 사용되는 금속과의 반응성이 높은 HCl, HBr, HI 등의 가스를 사용하는 것이 바람직하다.
다음으로, 도 18의 (C)에 나타낸 바와 같이, 매립 도전층(46)을 반도체 기판(42)의 양쪽의 주면으로부터 노출시킴으로써, 관통 전극(45)을 형성하고, 이 관통 전극(45)에 접속하는 배선층(43) 및 전극 패드(49)를 형성한다.
먼저, 반도체 기판(42)의 다층 배선층(50)이 형성되어 있지 않은 면을, CMP법 또는 전술한 반응성 클러스터를 사용한 에칭에 의해 에칭한다. 이 에칭에 의해, 반도체 기판(42)으로부터 매립 도전층(46)을 노출시킨다. 이와 같이, 반도체 기판(42)의 양 주면으로부터 매립 도전층(46)을 노출시킴으로써, 관통 전극(45)으로 만든다.
그리고, 전술한 다층 배선층(50)의 배선층(43)과 마찬가지의 방법에 의해, 관통 전극(45)과 접속하는 배선층(43)을, 다층 배선층(50) 상에 형성한다. 또한, 다른쪽 면에 관통 전극(45)을 접속하는 전극 패드(49)를 형성한다.
전술한 공정에 의해, 반도체칩(41)을 형성할 수 있다. 그리고, 이 반도체칩(41)의 전극 패드(49)를, 기체(51)의 전극 패드(54)에 접속함으로써, 도 17에 나타내는 반도체 소자(40)를 제조할 수 있다.
그리고, 기체(51)는, 전술한 반도체칩(41)의 제조 방법에 있어서, 구멍부(56) 및 관통 전극(45)을 형성하는 공정을 제외한 마찬가지의 방법으로 제조할 수 있고, 또한, 그 외 공지의 방법을 사용하여 제조할 수 있다.
다음으로, 전술한 클러스터 분사식 가공 방법을 사용하여 제조할 수 있는, 본 발명의 미소 기전 소자(Micro Electro Mechanical Systems: MEMS)의 실시형태에 대하여 설명한다.
도 19에, MEMS 실시형태로서 압력 센서의 개략적인 구성도를 나타낸다.
도 19에 나타낸 압력 센서(20)는, 컨트롤러 일체형의 MEMS 센서가 반도체 기판(21) 상에 형성된 구성이다.
반도체 기판(21) 상의 한쪽 주면 상에는, MOS(Metal Oxide Semiconductor) 트랜지스터나 MOS 커패시터로 이루어지는 MEMS 센서·컨트롤러(22)가 형성되어 있다. 또한, MEMS 센서·컨트롤러(22)에 접속하는 유전율이 낮은 재료(low-k)로 이루어지는 low-k 배선(23)이 형성되어 있다. 반도체 기판(21) 및 low-k배선(23) 상에, 절연성의 패시베이션(passivation)막(24)이 형성되어 있다.
반도체 기판(21)의 MEMS 센서·컨트롤러(22)가 형성되어 있는 면에는, 진공 커버 유리(28)가 부착되어 있다. 진공 커버 유리(28)는, 반도체 기판(21)에 대한 부착면 측에, 용량 컨덴서 겸 컨트롤러 배선(29)이 설치되어 있다. 이 용량 컨덴서 겸 컨트롤러 배선(29)은, low-k 배선(23)을 통하여, MEMS 센서·컨트롤러(22)에 접속되어 있다. 진공 커버 유리(28)는, 접착제층(31)에 의해 반도체 기판(21)의 패시베이션막(24) 상에 접착되어 있다.
또한, 반도체 기판(21)의 다른 쪽 주면 상에는, 스핀·온·글래스(Spin On Glass: SOG) 절연층(25)이 형성되어 있다. 그리고, SOG 절연층(25) 상에, Ni 등으로 이루어지는 전극층(26)이 형성되어 있다.
전술한 반도체 기판(21)에는, 양 주면을 관통하는 어스펙트비 1이상의 구멍부로 이루어지는 압력 레퍼런스 진공부(27)가 형성되어 있다. 반도체 기판(21)의 압력 레퍼런스 진공부(27)는, 전술한 반응성 클러스터를 사용한 시료의 가공 방법에 의해 형성되어 있다. 그리고, 압력 레퍼런스 진공부(27)를 반도체 기판(21)에 형성함으로써, 압력 레퍼런스 진공부(27)와 접촉하는 부분의 SOG 절연층(25) 및 전극층(26)에 의한 멤브레인 구조(30)가 압력 센서(20)에 형성되어 있다. 또한, 진공 커버 유리(28)의 용량 컨덴서 겸 컨트롤러 배선(29)은, 반도체 기판(21)을 통하여 멘브란 구조(30)와 대향하는 위치에 형성되어 있다.
다음으로, 전술한 압력 센서(20)의 제조 방법에 대하여 설명한다.
먼저, 반도체 기판(21)의 한쪽 주면 측에, MEMS 센서·컨트롤러(22)를 형성한다. 이 MEMS 센서·컨트롤러(22)는, 공지의 MOS 트랜지스터 및 MOS 커패시터와 동일한 방법에 의해 제작할 수 있다. 또한, MEMS 센서·컨트롤러(22) 상에 low-k 재료에 의해, MEMS 센서·컨트롤러(22)용의 low-k 배선(23)을 형성한다. 그리고, 반도체 기판(21), MEMS 센서·컨트롤러(22) 및 low-k 배선(23)을 덮는 패시베이션막(24)을 형성한다.
또한, 반도체 기판(21)의 다른 쪽 주면 측에, 스핀 코트법 등을 사용하여 SOG 절연층(25)을 형성한다. 그리고, SOG 절연층(25) 상에 전극층(26)을, 예를 들면, Ni 도금 등에 의해 형성한다.
다음으로, 도 20에 나타낸 바와 같이, 포토리소그래피에 의해, 반도체 기판(21)에 압력 레퍼런스 진공부(27)를 형성하는 부분만이 개구된 포토레지스트(32)에 의한 패턴 마스크를 형성한다.
그리고, 포토레지스트(32)를 마스크로 하여, 반도체 기판(21)의 에칭을 행한다. 이 에칭에는, 전술한 반응성 클러스터에 의한 시료의 가공 방법을 사용한다. 예를 들면, 도 1에 나타낸 가공 장치에 있어서, 시료대에 반도체 기판(21)을 탑재하고, 분출부로부터 반응성 가스와, 반응성 가스보다 저비점의 가스와의 혼합 가스를 분출한다. 이로써, 반응성 클러스터를 생성하여, 반도체 기판(21)을 에칭한다. 반도체 기판(21)으로서 실리콘 기판을 사용하는 경우에는, 실리콘 기판과의 반응성이 높은 ClF3 가스와 아르곤 가스와의 혼합 가스를 사용하는 것이 바람직하다.
이 반응성 클러스터를 사용한 에칭에 의해, 반도체 기판(21)의 압력 레퍼런스 진공부(27)를 형성하는 부분에만, 어스펙트비 1이상의 심굴 가공을 행할 수 있다.
또한, 압력 레퍼런스 진공부(27)로 되는 구멍부를 형성한 후, 에칭한 진공 처리실 내에서, 반도체 기판(21)의 패시베이션막(24) 상에, 접착제층(31)을 사용하여 진공 커버 유리를 부착한다. 진공 커버 유리에는, 용량 컨덴서 겸 컨트롤러 배선(29)을 미리 형성해 둔다. 그리고, 용량 컨덴서 겸 컨트롤러 배선(29)이, low-k 배선(23)과 접속되도록, 반도체 기판(21)에 진공 커버 유리(28)를 부착한다.
이상의 공정에 의해, 도 19에 나타내는 컨트롤러와 일체형의 정전(靜電) 용량 압력 센서를 제조할 수 있다.
전술한 제조 방법에 의하면, 반도체 기판(21)의 에칭 공정에서 반응성 클러스터를 사용하므로, 플라즈마 이방성 에칭을 행하지 않는다. 그러므로, 일반적으로 플라즈마 손상에 약한 MEMS 센서·컨트롤러(22)를, 에칭 공정 전에 반도체 기판(21) 상에 형성한 경우에도, 플라즈마 열에 의한 임계값 전압이나, 설계값으로부터 특성에 영향을 미치지 않는다. 또한, 플라즈마 열에 의한 low-k 층간 절연막의 유전율의 변화를 없앨 수 있다. 따라서, 설계값으로부터의 어긋남이 적은 컨트롤러 일체형의 MEMS 센서를 기판 상에 제조할 수 있다.
다음으로, 전술한 클러스터 분사식 가공 방법을 사용하여 제조할 수 있는, 본 발명의 광학 부품 실시형태에 대하여 설명한다. 도 21의 (A)에, 노광용 마스크의 제조 공정도를 나타내고, 도 21의 (B)에, 전술한 반응성 클러스터를 사용한 가공 방법에 의해 제조된 노광용 마스크의 개략적인 구성도를 나타낸다.
도 21의 (A)에 나타낸 바와 같이, 석영 기판(61) 상의 전체면에, 차광층이 되는 Mo, Ta, Cr 등에 의한 금속막(64)을 형성한다. 그리고, 금속막(64) 상에, 예를 들면, 포토리소그래피에 의해, 차광층을 형성하는 부분의 금속막(64) 상에만, 포토레지스트의 패턴을 형성한다.
다음으로, 형성된 포토레지스트를 마스크로 하여, 전술한 반응성 클러스터에 의한 시료의 가공 방법을 사용하여, 금속막(64)을 에칭한다. 예를 들면, 도 1에 나타낸 가공 장치에 있어서, 시료대에 석영 기판(61)을 탑재하고, 분출부로부터 반응성 가스와, 반응성 가스보다 저비점의 가스와의 혼합 가스를 분출한다. 이로써, 반응성 클러스터를 생성하여, 석영 기판(61) 상의 금속막(64)을 에칭한다. 반응성 가스에는, 금속막(64)에 사용되는 금속과의 반응성이 높은 HCl, HBr, HI 등의 가스를 사용하는 것이 바람직하다.
반응성 클러스터를 사용하여, 금속막(64)을 에칭한 후, 포토레지스트를 제거한다. 이상의 공정에서, 도 21의 (B)에 나타낸 바와 같이, 석영 기판(61) 상에, 차광층(62)으로 이루어지는 광학 패턴을 구비하는 노광용 마스크를 제조할 수 있다.
다음으로, 본 발명의 광학 부품의 다른 실시형태로서, 광학 슬릿에 대하여 설명한다. 도 22의 (A)에, 본 실시형태의 광학 슬릿의 제조 공정도를 나타내고, 도 22의 (B)에, 반응성 클러스터를 사용한 가공 방법에 의해 제조된 광학 슬릿의 개략적인 구성도를 나타낸다.
도 22의 (A)에 나타낸 바와 같이, 실리콘 기판(71) 상에, 예를 들면, 포토리소그래피에 의해, 슬릿을 형성하기 위한 구멍부를 형성하는 부분을 제외하고, 포토레지스트의 패턴을 형성한다.
다음으로, 형성된 포토레지스트를 마스크로 하여, 전술한 반응성 클러스터에 의한 시료의 가공 방법을 사용하여, 실리콘 기판(71)을 에칭한다. 예를 들면, 도 1에 나타낸 가공 장치에 있어서, 시료대에 실리콘 기판(71)을 탑재하고, 분출부로부터 반응성 가스와, 반응성 가스보다 저비점의 가스와의 혼합 가스를 분출한다. 이로써, 반응성 클러스터를 생성하여, 실리콘 기판(71)을 에칭한다. 실리콘 기판(71)의 에칭에는, 실리콘 기판(71)과의 반응성이 높은 ClF3 가스와 아르곤 가스와의 혼합 가스를 사용하는 것이 바람직하다.
그리고, 반응성을 이용하여, 실리콘 기판(71)을 에칭한 후, 포토레지스트를 제거한다.
이상의 공정에서, 도 22의 (B)에 나타낸 바와 같이, 실리콘 기판(71)에, 구멍부(72)를 형성할 수 있다. 또한, 에칭에 의해 형성된 구멍부(72)와, 잔존하는 실리콘 기판(71)에 의해, 슬릿(73)을 형성할 수 있다.
이와 같이, 전술한 제조 방법에 의해, 도 22의 (B)에 나타낸 바와 같이, 슬릿(73)으로 이루어지는 광학 패턴을 구비하는 광학 슬릿(70)을 제조할 수 있다.
전술한 노광용 마스크 및 광학 슬릿과 같은 광학 부품에 있어서, 차광층 또는 광학 슬릿 등의 광학 패턴을, 반응성 클러스터에 의해 형성함으로써, 이방성이 높은 광학 패턴의 에칭이 가능하다. 그러므로, 이 반응성 클러스터를 사용한 에칭에 의해, 광학 패턴의 형성 시에 사이드 에칭이나 언더컷 등에 의한 패턴의 정밀도 저하가 발생하지 않아, 광학 패턴의 미세화나, 고밀도화가 가능하게 된다.
[실시예]
다음으로, 전술한 본 실시형태의 클러스터 분사에 의한 가공 방법을 사용하여, 실제로 시료를 가공한 결과를 이하에 나타낸다.
먼저, 시료에 분사하는 혼합 가스의 분사 시간과 가스 공급부 내의 혼합 가스의 1차 압력을 변화시켜, 시료 표면을 가공하였다. 이 가공에 의한 1차 압력, 및 시료에 대한 분사 시간과 시료의 에칭 속도의 관계를 도 2에 나타낸다.
가공 조건은, 시료로서 표면에 두께 약 2nm의 자연 산화막이 형성된 규소 단일 결정을 사용하고, 반응성 가스로서 ClF3 가스 6vol%와 반응성 가스보다 저비점의 가스로서 Ar 가스 94vol%로 이루어지는 혼합 가스를 사용하였다. 또한, 분출부의 직경을 0.1mm로 하였다. 또한, 1차 압력은, 도 2에 나타낸 바와 같이 변화시키고, 분사 시간은, 2분, 5분, 7분, 15분으로 변화시켰다.
도 2에 나타낸 결과로부터, 같은 분사 시간의 조건 하에서는, 1차 압력을 높게 함으로써, 시료의 에칭 속도가 증가하는 것을 알 수 있다. 따라서, 1차 압력을 높게 하여 2차 압력과의 차이를 크게 함으로써, 발생하는 반응성 클러스터의 운동 에너지를 크게 할 수 있어, 반응성 클러스터와 시료와의 충돌에 의해 발생하는 반응 에너지를 크게 할 수 있다. 이에 따라, 에칭 속도를 크게 할 수 있다.
다음으로, 도 1에 나타낸 장치에 있어서, 분출부와 시료 표면과의 거리를, 26mm, 35mm, 50mm로 변화시켜 시료 표면의 가공을 행하였다. 분출부와 시료 표면과의 거리와, 가공에 의한 시료의 에칭 속도와의 관계를 도 3에 나타낸다. 또한, 분출부와 시료 표면과의 거리를 26mm로 하여 가공한 후의 시료 표면 상태를 나타내는 사진을 도 4에 나타내고, 분출부와 시료 표면과의 거리를 35mm로 하여 가공한 후의 시료 표면 상태를 나타내는 사진을 도 5에 나타낸다.
시료의 가공 조건은, 시료로서 규소 단일 결정을 사용하고, 반응성 가스로서 ClF3 가스 6vol%와 반응성 가스보다 저비점의 가스로서 Ar 가스 94vol%로 이루어지는 혼합 가스를 사용하였다. 또한, 시료에 대한 반응성 클러스터의 분사 시간을 5분, 혼합 가스의 유량을 398sccm로 하고, 1차 압력을 0.53MPaG, 2차 압력을 3.2 Pa, 진공 처리실 내의 온도를 28℃로 하였다.
도 3에 나타낸 바와 같이, 분출부와 시료와의 거리가 26mm인 경우에는, 약 4.1㎛/min의 에칭 속도를 얻을 수 있었다. 또한, 분출부와 시료와의 거리가 35mm인 경우에는, 약 2.2㎛/min의 에칭 속도를 얻을 수 있었다. 또한, 50mm 이상 이격되면 에칭 속도가 대략 0으로 되었다.
또한, 분출부와 시료와의 거리를 26mm로 한 경우에는, 거리를 35mm로 한 경우의 약 2배의 에칭 속도를 얻을 수 있었다.
전술한 결과로부터, 분출부와 시료와의 거리를 근접시키면, 시료의 에칭 속도가 커지는 것을 알 수 있다.
또한, 분출부와 시료와의 거리에 따라, 시료의 에칭 속도가 변화되므로, 분출부와 시료와의 거리를 변화시킴으로써, 시료의 에칭 속도를 변경할 수 있다.
다음으로, 시료대를 경사지게 함으로써, 클러스터의 입사각을 시료 표면에 대하여 경사 방향으로 하여, 시료 표면의 가공을 행하였다. 또한, 시료로서는, 규소 단일 결정을 사용하고, 표면에 1.2㎛ 두께의 포토레지스트층에 의해, 라인·앤드·스페이스의 패턴을 형성하였다. 가공된 시료 표면 부근의 단면의 사진을 도 6에 나타낸다.
시료의 가공 조건은, 분출부와 시료와의 거리를 26mm로 하고, 반응성 가스로서 ClF3 가스 6vol%와 반응성 가스보다 저비점의 가스로서 Ar 가스 94vol%로 이루어지는 혼합 가스를 사용하였다. 또한, 시료에 대한 반응성 클러스터의 분사 시간을 5분, 혼합 가스의 유량을 398sccm로 하고, 1차 압력을 0.53MPaG, 2차 압력을 3.2 Pa, 진공 처리실 내의 온도를 28℃로 하였다.
도 6에 나타낸 바와 같이, 반응성 클러스터의 입사 방향에 맞추어서, 시료가 경사져서 에칭되어 있다. 이와 같이, 경사 방향으로부터의 입사를 행함으로써, 입사각에 대응한 직진성이 높은 에칭이 가능하다.
또한, 전술한 바와 같이, 분출부와 시료와의 거리가 변화함으로써, 시료의 에칭 속도가 변화하는 것을 이용하여, 경사 방향으로부터의 가공 시에 시료와 노즐과의 거리를 일정하게 유지한 상태로, 분출부 또는 시료를 이동시킨다. 이로써, 돌기부가 우선적으로 에칭된다. 따라서, 시료 표면의 단차를 저감하여 평탄화할 수 있다.
또한, 도 6에 나타낸 바와 같이, 시료 표면에 형성된 포토레지스트층은, 거의 에칭되지 않고, 규소 단일 결정과 포토레지스트와의 에칭 선택비는, 100:1 이상이었다. 그러므로, 포토레지스트의 마스크를 사용하여 패턴을 형성한 후, 규소 단일 결정을 선택적으로 가공하여, 패턴을 형성할 수 있다.
다음으로, 시료에 반응성 클러스터를 분사함으로써 시료를 관통시키는 가공을 행하였다.
반응성 클러스터의 분사에 의한 관통 구멍을 형성하였다. 관통 구멍이 형성된 규소 단일 결정의 상태의 사진을 도 7에 나타낸다.
시료의 가공 조건은, 분출부와 시료와의 거리를 26mm로 하고, 시료로서 두께 625㎛의 규소 단일 결정을 사용하고, 반응성 가스로서 ClF3 가스 6vol%와 반응성 가스보다 저비점의 가스로서 Ar 가스 94vol%로 이루어지는 혼합 가스를 사용하였다. 또한, 시료에 대한 반응성 클러스터의 분사 시간을 15분, 혼합 가스의 유량을 585sccm로 하고, 1차 압력을 0.8MPaG, 2차 압력을 7.5Pa, 진공 처리실 내의 온도를 25.4℃로 하였다.
도 7에 나타낸 바와 같이, 전술한 가공에 의해 625㎛ 두께의 규소 단일 결정에 관통 구멍을 형성할 수 있었다. 또한, 625㎛ 두께의 규소 단일 결정에 대하여, 15분 이내의 분사 시간에 관통 구멍을 형성할 수 있으므로, 전술한 가공 조건에서의 에칭 속도는, 41㎛/min 이상이 된다.
전술한 가공 결과로부터, 반응성 가스와, 반응성 가스보다 저비점의 가스의 반응성 클러스터를 시료에 분사함으로써, 시료에 관통 구멍을 형성할 수 있다. 그러므로, 예를 들면, 규소 재료에 있어서, 스크라이브 라인(scribe line)을 형성하거나, 또한, 형성된 스크라이브 라인에 있어서 기판을 절단할 수 있게 된다. 또한, 포토레지스트와의 양호한 선택비를 이용하여, 포토레지스트의 마스크에 의해 시료 상에 임의의 패턴을 형성하고, 직선 이외의 스크라이브 라인을 형성하거나, 형성된 스크라이브 라인에 있어서 기판을 절단할 수 있게 된다.
다음으로, 가스 공급부 내에, 혼합 가스를 사용하는 대신, ClF3 가스를 단독으로 사용하여, 시료 표면의 가공을 행하였다. 가공된 시료 표면 상태를 나타내는 사진을 도 8에 나타낸다.
시료의 가공 조건은, 분출부와 시료와의 거리를 26mm로 하고, 또한, 시료에 대한 반응성 클러스터의 분사 시간을 15분, 혼합 가스의 유량을 300sccm로 하고, 1차 압력을 0.05MPaG, 2차 압력을 2.2Pa, 진공 처리실 내의 온도를 29℃로 하였다.
도 8에 나타낸 바와 같이, 시료 표면에는, 반응성 클러스터에 의한 가공 흔적이 형성되어 있지만, 15분의 분사 시간에 대하여, 시료 표면이 거의 에칭되지 못하고, 전술한 조건에서의 에칭 속도는, 0.01㎛/min 이하였다.
이와 같이, ClF3 가스는 비점이 높고, 고압 하에서는 액화되므로, ClF3 가스를 단독으로 사용한 경우에는, 시료의 가공에 있어서, 1차 압력을 높일 수 없게 되어, 2차 압력과의 차이를 크게 할 수 없다. 따라서, 반응성 클러스터를 생성하기 위한 충분한 단열 팽창을 얻을 수 없다.
따라서, 반응성 가스에 반응성 가스보다 저비점의 가스를 혼합하고, 1차 압력을 크게 함으로써, 분사부로부터 분사되는 혼합 가스의 클러스터가 충분히 생성되고, 시료 표면을 효율적으로 가공하는 것이 증명되었다.
다음으로, 혼합 가스 대신, Ar 가스를 단독으로 사용하여, 시료 표면을 가공하였다. 가공된 시료 표면 상태를 나타내는 사진을 도 9에 나타낸다.
시료의 가공 조건은, 분출부와 시료와의 거리를 26mm로 하였다. 또한, 시료에 대한 반응성 클러스터의 분사 시간을 15분, Ar 가스의 유량을 637sccm로 하고, 1차 압력을 0.8MPaG, 2차 압력을 8.6Pa, 진공 처리실 내의 온도를 21.1℃로 하였다.
도 9에 나타낸 바와 같이, Ar 가스를 사용한 가공에서는, 시료 표면에는 변화가 관찰되지 않았다. 그러므로, Ar 가스를 단독으로 사용한 가공에서는, 규소 단일 결정을 가공할 수 없는 것을 알 수 있다.
따라서, 혼합 가스로서 반응성 가스와, 반응성 가스보다 저비점의 가스를 사용함으로써, 시료 표면의 가공할 수 있는 것이 증명되었다.
다음으로, 분출부의 구경을 6mm로 확대하고, 1차 압력을 -0.09MPaG로 하여 시료 표면의 가공을 행하였다. 가공 후의 시료 표면 상태를 나타내는 사진을 도 10에 나타낸다.
시료의 가공 조건은, 분출부와 시료와의 거리를 26mm로 하고, 반응성 가스로서 ClF3 가스 6vol%와 반응성 가스보다 저비점의 가스로서 Ar 가스 94vol%로 이루어지는 혼합 가스를 사용하였다. 또한, 시료로의 혼합 가스의 분사 시간을 15분, 혼합 가스의 유량을 580sccm로 하고, 2차 압력을 7.5Pa, 진공 처리실 내의 온도를 25.4℃로 하였다.
전술한 조건에서는, 분출부의 구경을 6mm로 확대하여 1차 압력을 저하시켜, 2차 압력과의 차이를 작게 하였다. 이 결과, 도 10에 나타낸 바와 같이, 시료 표면에는 가공 흔적이 형성되지 않았다.
이 결과로부터, 전술한 가공 조건에서는, 1차 압력이 너무 낮기 때문에, 혼합 가스의 클러스터가 유효하게 형성되지 않았던 것으로 여겨진다. 또한, 이 결과로부터, 반응성 클러스터 생성에는, 1차 압력과 2차 압력의 차압이 필요하다고 할 수 있다.
다음으로, 반응 가스로서 사용하는 할로겐간 화합물 또는 할로겐화 수소 대신, Cl2 가스 또는 F2 가스를 사용하여, 시료 표면의 가공을 행하였다. Cl2 가스를 사용하여 가공한 시료 표면 상태를 나타내는 사진을 도 11에 나타내고, F2 가스를 사용하여 가공한 시료 표면 상태를 나타내는 사진을 도 12에 나타낸다.
Cl2 가스를 사용한 경우의 가공 조건은, 분출부와 시료와의 거리를 26mm로 하고, Cl2 가스 5vol%와, 불활성 가스로서 Ar 가스 95vol%로 이루어지는 혼합 가스를 사용하였다. 또한, 시료로의 혼합 가스의 분사 시간을 15분, 혼합 가스의 유량을 542sccm로 하고, 1차 압력을 0.81MPaG, 2차 압력을 8.3Pa, 진공 처리실 내의 온도를 28.4℃로 하였다.
F2 가스를 사용한 경우의 가공 조건은, 분출부와 시료와의 거리를 26mm로 하고, 혼합 가스로서 F2 가스 5vol%와, 반응성 가스보다 저비점의 가스로서 Ar 가스 95vol%로 이루어지는 혼합 가스를 사용하였다. 또한, 시료로의 혼합 가스의 분사 시간을 30분, 혼합 가스의 유량을 569sccm로 하고, 1차 압력을 0.81MPaG, 2차 압력을 8.6Pa, 진공 처리실 내의 온도를 27.4℃로 하였다.
도 11 및 도 12에 나타낸 바와 같이, 혼합 가스가 분사된 부분이 변색되었지만, 시료 표면은 거의 에칭되어 있지 않다. 이 결과로부터, 할로겐과 불활성 가스와의 혼합 가스를 사용한 경우에는, 시료의 가공을 행할 수 없는 것을 알 수 있다.
그리고, 이 결과로부터, 반응성 가스, 예를 들면, 할로겐간 화합물 및 할로겐화 수소와 반응성 가스보다 저비점의 가스와의 혼합 가스를 사용함으로써, 시료 표면의 가공이 가능하게 되는 것을 알 수 있다.
다음으로, 규소 단일 결정의 표면에, 산화 규소막을 형성한 시료를 사용하여, 시료 표면의 가공을 행하였다. 가공 후의 시료 표면의 상태를 나타낸 사진을 도 13에 나타낸다.
시료의 가공 조건은, 분출부와 시료와의 거리를 26mm로 하고, 반응성 가스로서 ClF3 가스 6vol%와 반응성 가스보다 저비점의 가스로서 Ar 가스 94vol%로 이루어지는 혼합 가스를 사용하였다. 또한, 시료로의 혼합 가스의 분사 시간을 15분, 혼합 가스의 유량을 560sccm로 하고, 1차 압력을 0.7MPaG, 2차 압력을 5Pa, 진공 처리실 내의 온도를 28.2℃로 하였다.
도 13에 나타낸 바와 같이, 시료 표면에 형성된 산화 규소막은, 전술한 가공 조건으로는 에칭되어 있지 않다. 따라서, 전술한 가공 방법에서는, 산화 규소막은, 규소 단일 결정에 비해 에칭 속도가 매우 작고, 산화 규소막과 규소 재료와의 에칭 선택비가 큰 것을 알 수 있다. 그러므로, 포토마스크에 의한 패턴을 형성하는 것 외에, 규소 재료의 표면에, 산화 규소막, 질화 규소막, 산질화 규소막 등에 의한 마스크의 패턴을 형성함으로써, 이 패턴에 따른 규소 재료의 가공이 가능하게 된다.
이와 같이, 반응성 가스에 대하여 내성을 가지는 막을 시료 표면에 패턴 마스크로서 형성함으로써, 패턴에 따른 시료의 가공이 가능하게 된다.
또한, 패턴 마스크의 재료로서 전술한 재료 외에, 금속 재료를 사용할 수도 있다. 반응성 가스가 할로겐간 화합물인 경우에는, 금속 재료와의 반응성을 고려할 필요가 없기 때문에, 일반적인 패턴 마스크로서 사용되는 금속 재료를 적용하여, 금속 재료에 의한 마스크를 사용한 시료의 가공이 가능하게 된다.
또한, 반응성 가스가 할로겐화 수소인 경우에는, 할로겐화 수소에 대하여 내성이 있는 Ni 등의 금속 재료를 선택하여, 금속 재료에 의한 마스크를 사용한 시료의 가공이 가능하게 된다.
다음으로, 시료로 되는 규소 단일 결정의 표면에 형성된, 두께 약 2nm의 자연 산화막을, 불화 수소(HF)로 처리함으로써 제거한 후, 시료 표면의 가공을 행하였다. 가공 후의 표면 상태를 나타내는 사진을 도 14에 나타낸다. 또한, 비교를 위하여, 자연 산화막을 제거하지 않고 표면 가공을 행한 시료에 대하여, 가공 후의 표면 상태를 나타내는 사진을 도 15에 나타낸다.
시료의 가공 조건은, 분출부와 시료와의 거리를 26mm로 하고, 반응성 가스로서 ClF3 가스 6vol%와 반응성 가스보다 저비점의 가스로서 Ar 가스 94vol%로 이루어지는 혼합 가스를 사용하였다. 또한, 시료로의 혼합 가스의 분사 시간을 5분, 혼합 가스의 유량을 560sccm으로 하고, 1차 압력을 0.3MPaG, 2차 압력을 1.5Pa, 진공 처리실 내의 온도를 28.2℃로 하였다.
또한, 비교를 위해 자연 산화막을 제거하지 않고 표면 가공을 행한 시료는, 도 2에 나타낸, 반응성 가스로서 ClF3 가스 6vol%와 반응성 가스보다 저비점의 가스로서 Ar 가스 94vol%로 이루어지는 혼합 가스를 사용하고, 1차 압력을 0.3MPaG, 분사 시간을 5분으로서 가공한 시료이다.
도 14에 나타낸 결과와 도 15에 나타낸 결과를 비교하면, 도 14에 나타낸 자연 산화막을 제거한 시료의 에칭 깊이가 8.67㎛인 것에 비해, 도 15에 나타낸 자연 산화막을 제거하고 있지 않은 시료의 에칭 깊이는 0.711㎛였다.
자연 산화막을 제거하고 있지 않은 시료의 에칭 속도가, 0.14㎛/min인 것에 비해, 자연 산화막을 제거한 시료의 에칭 속도는, 1.73㎛/min로 된다. 이 결과, 규소 단일 결정의 표면에 형성된 자연 산화막을 HF 등에 의해 제거함으로써, 에칭 속도가 약 12배가 되었다.
이 가공에 의한 1차 압력, 및 시료에 대한 분사 시간과, 시료의 에칭 속도의 관계를 도 16에 나타낸다. 그리고, 도 16에서는, 비교를 위하여, 도 2에 나타낸 시료에 대한 분사 시간과, 시료의 에칭 속도의 관계를 그대로 기재하고, 전술한 자연 산화막을 제거하여 행한 시료의 가공을 별표와 화살표로 나타내고 있다.
도 16에 나타낸 바와 같이, 1차 압력 및 분사 시간이 거의 동일한 조건에 있어서, 자연 산화막을 제거하고 있지 않은 시료를 가공한 경우에 비해, 자연 산화막을 제거함으로써, 에칭 속도가 크게 향상되어 있는 것을 알 수 있다. 따라서, 규소 재료의 자연 산화막을 제거함으로써, 시료의 에칭 속도를 향상시킬 수 있다.
본 발명은, 전술한 구성으로 한정되는 것이 아니고, 본 발명의 요지를 벗어나지 않는 범위에서 그 외에 다양한 구성을 취할 수 있다.
11: 가스 공급부 12: 분출부
13: 진공 처리실 14: 시료대
15: 터보 분자 펌프 16: 드라이 펌프
17: 시료 18: 혼합 가스의 분자
19: 반응성 클러스터 20: 압력 센서
21: 반도체 기판 22: MEMS 센서·컨트롤러
23: low-k 배선 24: 패시베이션막
25: SOG 절연층 26: 전극층
27: 압력 레퍼런스 진공부 28: 커버 유리
29: 용량 컨덴서 겸 컨트롤러 배선 30: 멤브레인 구조
31: 접착제층 32, 63, 74: 포토레지스트
40: 반도체 소자 41: 반도체칩
42: 반도체 기판 43, 52: 배선층
44, 53: 층간 절연층 45: 관통 전극
46: 매립 도전층 47: 배리어 메탈층
48: 절연층 49, 54: 전극 패드
50, 55: 다층 배선층 51: 기체
56, 72: 구멍부 60: 노광용 마스크
61: 석영 기판 62: 차광층
64: 금속막 70: 광학 슬릿
71: 실리콘 기판 73: 슬릿

Claims (14)

  1. 반응성 가스와, 반응성 가스보다 저비점(低沸點)의 가스로 이루어지는 혼합 가스를, 액화되지 않는 범위의 압력으로 분출부로부터 소정의 방향으로 단열 팽창시키면서 분출시켜, 반응성 클러스터를 생성하고, 상기 반응성 클러스터를 진공 처리실 내의 시료에 분사하여 시료 표면을 가공하는, 클러스터 분사식 가공 방법.
  2. 제1항에 있어서,
    상기 반응성 가스는 할로겐간 화합물 가스, 또는 할로겐화 수소 가스인, 클러스터 분사식 가공 방법.
  3. 제1항 또는 제2항에 있어서,
    상기 시료는 반도체 재료 또는 금속 재료인, 클러스터 분사식 가공 방법.
  4. 제1항에 있어서,
    상기 시료 표면에, 포토레지스트, 산화 규소막, 질화 규소막, 또는 산질화 규소막 중 어느 하나 이상을 사용하여 패턴을 형성하고, 상기 패턴을 마스크로서 사용하여, 상기 시료를 가공하는, 클러스터 분사식 가공 방법.
  5. 제1항에 있어서,
    상기 시료 표면에 상기 반응성 가스에 내성(耐性)을 가지는 금속 재료를 사용하여 패턴을 형성하고, 상기 패턴을 마스크로서 사용하여 상기 시료를 가공하는, 클러스터 분사식 가공 방법.
  6. 제1항에 있어서,
    상기 반응성 클러스터를 상기 시료 표면에 대하여, 경사 방향으로부터 분사함으로써, 상기 시료를 경사지게 가공하는, 클러스터 분사식 가공 방법.
  7. 제6항에 있어서,
    상기 분출부 또는 상기 시료를 이동시킴으로써, 상기 시료 표면을 평탄화하는, 클러스터 분사식 가공 방법.
  8. 제1항에 있어서,
    상기 분출부 또는 상기 시료를 이동시킴으로써, 직선·곡선 가공 및 넓은 면적 가공을 행하는, 클러스터 분사식 가공 방법.
  9. 제1항에 있어서,
    상기 시료에 관통 구멍을 형성하는, 클러스터 분사식 가공 방법.
  10. 제1항에 있어서,
    시료 표면의 자연 산화막을 제거한 후에, 표면을 가공하는, 클러스터 분사식 가공 방법.
  11. 제1항에 있어서,
    복수개의 상기 분출부로부터 상기 반응성 가스를 동일 방향으로 분출하여 상기 시료에 반응성 클러스터를 분출하는 가공 방법, 복수개의 상기 분출부로부터 상기 반응성 가스를 상이한 방향으로 분출하여 상기 시료에 반응성 클러스터를 분출하는 가공 방법, 또는, 상기 복수개의 분출부의 유량·압력을 동일하게 또는 개별적으로 제어하여 상기 시료에 반응성 클러스터를 분출하는 가공 방법으로부터 선택되는 1종류 혹은 2종류 이상의 가공 방법을 동시에 행하는, 클러스터 분사식 가공 방법.
  12. 반응성 가스와, 상기 반응성 가스보다 저비점의 가스로 이루어지는 혼합 가스를, 액화되지 않는 범위의 압력으로 소정의 방향으로 단열 팽창시키면서 분출시켜, 생성된 반응성 클러스터의 진공 처리실 내로의 분사에 의해 에칭된 반도체 기판을 포함하는 반도체 소자.
  13. 반응성 가스와, 상기 반응성 가스보다 저비점의 가스로 이루어지는 혼합 가스를, 액화되지 않는 범위의 압력으로 소정의 방향으로 단열 팽창시키면서 분출시켜, 생성된 반응성 클러스터의 진공 처리실 내로의 분사에 의해 가공된 기판을 포함하는 미소 기전 소자.
  14. 반응성 가스와, 상기 반응성 가스보다 저비점의 가스로 이루어지는 혼합 가스를, 액화되지 않는 범위의 압력으로 소정의 방향으로 단열 팽창시키면서 분출시켜, 생성된 반응성 클러스터의 진공 처리실 내로의 분사에 의해 형성된 광학 패턴 를 포함하는 광학 부품.
KR1020117003038A 2008-08-18 2009-08-10 클러스터 분사식 가공 방법, 반도체 소자, 미소 기전 소자, 및 광학 부품 KR101223945B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008210140 2008-08-18
JPJP-P-2008-210140 2008-08-18
PCT/JP2009/064131 WO2010021265A1 (ja) 2008-08-18 2009-08-10 クラスタ噴射式加工方法、半導体素子、微小電気機械素子、及び、光学部品

Publications (2)

Publication Number Publication Date
KR20110028542A true KR20110028542A (ko) 2011-03-18
KR101223945B1 KR101223945B1 (ko) 2013-01-21

Family

ID=41707143

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020117003038A KR101223945B1 (ko) 2008-08-18 2009-08-10 클러스터 분사식 가공 방법, 반도체 소자, 미소 기전 소자, 및 광학 부품

Country Status (6)

Country Link
US (1) US8461051B2 (ko)
JP (1) JP5575648B2 (ko)
KR (1) KR101223945B1 (ko)
CN (1) CN102124544B (ko)
TW (1) TWI406329B (ko)
WO (1) WO2010021265A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120112242A (ko) * 2011-03-31 2012-10-11 이와타니 산교 가부시키가이샤 기판 세정 장치 및 진공 처리 시스템
KR20140030027A (ko) * 2012-08-30 2014-03-11 이와타니 산교 가부시키가이샤 클러스터에 의한 가공방법
US9524877B2 (en) 2013-02-01 2016-12-20 Central Glass Company, Limited Silicon dry etching method

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5513001B2 (ja) * 2009-04-16 2014-06-04 日本航空電子工業株式会社 固体表面の加工方法及びその装置
JP5490563B2 (ja) * 2010-02-19 2014-05-14 東京エレクトロン株式会社 基板洗浄方法及び基板洗浄装置
JP5538959B2 (ja) * 2010-03-09 2014-07-02 東京エレクトロン株式会社 基板の洗浄方法及び半導体製造装置
JP5776397B2 (ja) * 2011-07-19 2015-09-09 東京エレクトロン株式会社 洗浄方法、処理装置及び記憶媒体
JP5785818B2 (ja) * 2011-08-26 2015-09-30 岩谷産業株式会社 クラスタによる加工方法
JP5793103B2 (ja) 2012-04-13 2015-10-14 岩谷産業株式会社 混合気体の供給方法及び供給装置
JP2013222849A (ja) * 2012-04-17 2013-10-28 Disco Abrasive Syst Ltd ウエーハの加工歪除去方法
JP6048043B2 (ja) 2012-09-28 2016-12-21 東京エレクトロン株式会社 基板洗浄方法、基板洗浄装置及び真空処理システム
CN102941349B (zh) * 2012-12-07 2013-10-23 湖南光谷纳米科技有限公司 一种分级收集纳米粒子的设备及方法
JP2015026745A (ja) * 2013-07-26 2015-02-05 東京エレクトロン株式会社 基板洗浄方法及び基板洗浄装置
JP6196920B2 (ja) * 2014-03-06 2017-09-13 東京エレクトロン株式会社 グラフェン加工方法
JP6886771B2 (ja) * 2014-10-06 2021-06-16 ティーイーエル マニュファクチュアリング アンド エンジニアリング オブ アメリカ，インコーポレイテッド 極低温流体混合物で基板を処理するシステムおよび方法
WO2016158054A1 (ja) 2015-03-30 2016-10-06 東京エレクトロン株式会社 処理装置および処理方法、ならびにガスクラスター発生装置および発生方法
JP6545053B2 (ja) 2015-03-30 2019-07-17 東京エレクトロン株式会社 処理装置および処理方法、ならびにガスクラスター発生装置および発生方法
JP6596340B2 (ja) * 2016-01-21 2019-10-23 東京エレクトロン株式会社 基板洗浄方法および基板洗浄装置

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS627442A (ja) * 1985-07-04 1987-01-14 Canon Inc 反応装置
CA1272661A (en) * 1985-05-11 1990-08-14 Yuji Chiba Reaction apparatus
JPS6244960A (ja) 1985-08-22 1987-02-26 Mitsubishi Electric Corp 薄膜二次電池の製造装置
JPH02102533A (ja) 1988-10-12 1990-04-16 Mitsubishi Electric Corp 半導体装置の製造方法
US5814194A (en) * 1994-10-20 1998-09-29 Matsushita Electric Industrial Co., Ltd Substrate surface treatment method
JP3451140B2 (ja) 1994-10-26 2003-09-29 科学技術振興事業団 ガスクラスターイオンビームによる超精密研磨加工方法
JP3647507B2 (ja) * 1995-05-19 2005-05-11 独立行政法人科学技術振興機構 ガスクラスターおよびガスクラスターイオンの 形成方法
JP3749924B2 (ja) * 1996-12-03 2006-03-01 富士通株式会社 イオン注入方法および半導体装置の製造方法
US6251835B1 (en) * 1997-05-08 2001-06-26 Epion Corporation Surface planarization of high temperature superconductors
US6245192B1 (en) 1999-06-30 2001-06-12 Lam Research Corporation Gas distribution apparatus for semiconductor processing
US6368518B1 (en) * 1999-08-25 2002-04-09 Micron Technology, Inc. Methods for removing rhodium- and iridium-containing films
KR100349948B1 (ko) * 1999-11-17 2002-08-22 주식회사 다산 씨.앤드.아이 클러스터를 이용한 건식 세정 장치 및 방법
US20030021908A1 (en) * 2001-07-27 2003-01-30 Nickel Janice H. Gas cluster ion beam process for smoothing MRAM cells
WO2003048407A1 (en) 2001-10-11 2003-06-12 Epion Corporation Gcib processing to improve interconnection vias and improved interconnection via
US20030070620A1 (en) 2001-10-15 2003-04-17 Cooperberg David J. Tunable multi-zone gas injection system
CN100353544C (zh) * 2002-03-21 2007-12-05 Nxp股份有限公司 功率放大器器件
US7410890B2 (en) * 2002-12-12 2008-08-12 Tel Epion Inc. Formation of doped regions and/or ultra-shallow junctions in semiconductor materials by gas-cluster ion irradiation
US20040129210A1 (en) * 2003-01-03 2004-07-08 Applied Materials, Inc. Gas nozzle for substrate processing chamber
CN100440450C (zh) * 2003-09-30 2008-12-03 日本航空电子工业株式会社 固体表面平坦化方法及其装置
WO2005031838A1 (ja) 2003-09-30 2005-04-07 Japan Aviation Electronics Industry Limited 固体表面の平坦化方法及びその装置
US7060989B2 (en) 2004-03-19 2006-06-13 Epion Corporation Method and apparatus for improved processing with a gas-cluster ion beam
JP2005310977A (ja) 2004-04-20 2005-11-04 Central Res Inst Of Electric Power Ind イオンビーム加工方法
JP4939840B2 (ja) 2006-05-31 2012-05-30 オリンパス株式会社 ガスクラスターイオンビームによる超精密研磨方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120112242A (ko) * 2011-03-31 2012-10-11 이와타니 산교 가부시키가이샤 기판 세정 장치 및 진공 처리 시스템
KR20140030027A (ko) * 2012-08-30 2014-03-11 이와타니 산교 가부시키가이샤 클러스터에 의한 가공방법
US9524877B2 (en) 2013-02-01 2016-12-20 Central Glass Company, Limited Silicon dry etching method

Also Published As

Publication number Publication date
WO2010021265A1 (ja) 2010-02-25
CN102124544A (zh) 2011-07-13
US8461051B2 (en) 2013-06-11
JP5575648B2 (ja) 2014-08-20
US20110147896A1 (en) 2011-06-23
TWI406329B (zh) 2013-08-21
CN102124544B (zh) 2013-11-13
JPWO2010021265A1 (ja) 2012-01-26
KR101223945B1 (ko) 2013-01-21
TW201021106A (en) 2010-06-01

Similar Documents

Publication Publication Date Title
KR101223945B1 (ko) 클러스터 분사식 가공 방법, 반도체 소자, 미소 기전 소자, 및 광학 부품
US10720335B2 (en) Chemistries for TSV/MEMS/power device etching
US6406979B2 (en) Method for sectioning a substrate wafer into a plurality of substrate chips
TWI254408B (en) Method of forming a dielectric film including an air gap and a low-k dielectric layer, and semiconductor structure
KR101468614B1 (ko) 쓰루 기판 비아 측벽 및 깊게 에칭된 피쳐들을 스무싱하기 위한 사후 에칭 반응성 플라즈마 밀링
TW201801176A (zh) 對襯底進行加工的方法
KR101097821B1 (ko) 드라이 에칭방법
CN101148765A (zh) 硅片蚀刻方法
US10529578B2 (en) Method of fabricating semiconductor structure
US10658192B2 (en) Selective oxide etching method for self-aligned multiple patterning
US10529589B2 (en) Method of plasma etching of silicon-containing organic film using sulfur-based chemistry
KR20180063439A (ko) 팔라듐 박막의 식각방법
Lin et al. Investigation of fused silica glass etching using C 4 F 8/Ar inductively coupled plasmas for through glass via (TGV) applications
US11776881B2 (en) Semiconductor device and method
US10607852B2 (en) Selective nitride etching method for self-aligned multiple patterning
JP4378234B2 (ja) エッチング方法
US11798813B2 (en) Selective removal of ruthenium-containing materials
US11488835B2 (en) Systems and methods for tungsten-containing film removal
Leng et al. TSV via-last: Optimization of multilayer dielectric stack etching
Summanwar et al. Etching Burried Oxide at the Bottom of High Aspect Ratio Structures
JP4578893B2 (ja) シリコン材のプラズマエッチング方法及びプラズマエッチング装置
Henry et al. Silicon Etching and Etch Techniques for NEMs and MEMs
JP2023044517A (ja) プラズマエッチング方法及びプラズマエッチング装置
JPH04278535A (ja) 配線形成方法
Oehrlein et al. Plasma Etching of Low Dielectric Constant Materials

Legal Events

Date Code Title Description
A201 Request for examination
AMND Amendment
E601 Decision to refuse application
AMND Amendment
AMND Amendment
X701 Decision to grant (after re-examination)
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20170103

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171229

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181226

Year of fee payment: 7