KR20100122076A - 회로기판용 수지시트, 회로기판용 시트, 및 디스플레이용 회로기판 - Google Patents

회로기판용 수지시트, 회로기판용 시트, 및 디스플레이용 회로기판 Download PDF

Info

Publication number
KR20100122076A
KR20100122076A KR1020107016581A KR20107016581A KR20100122076A KR 20100122076 A KR20100122076 A KR 20100122076A KR 1020107016581 A KR1020107016581 A KR 1020107016581A KR 20107016581 A KR20107016581 A KR 20107016581A KR 20100122076 A KR20100122076 A KR 20100122076A
Authority
KR
South Korea
Prior art keywords
circuit board
resin sheet
sheet
meth
circuit
Prior art date
Application number
KR1020107016581A
Other languages
English (en)
Inventor
야스노리 가라사와
타쯔오 후쿠다
Original Assignee
린텍 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 린텍 가부시키가이샤 filed Critical 린텍 가부시키가이샤
Publication of KR20100122076A publication Critical patent/KR20100122076A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G18/00—Polymeric products of isocyanates or isothiocyanates
    • C08G18/06—Polymeric products of isocyanates or isothiocyanates with compounds having active hydrogen
    • C08G18/28—Polymeric products of isocyanates or isothiocyanates with compounds having active hydrogen characterised by the compounds used containing active hydrogen
    • C08G18/40—High-molecular-weight compounds
    • C08G18/62—Polymers of compounds having carbon-to-carbon double bonds
    • C08G18/6216—Polymers of alpha-beta ethylenically unsaturated carboxylic acids or of derivatives thereof
    • C08G18/622—Polymers of esters of alpha-beta ethylenically unsaturated carboxylic acids
    • C08G18/6225—Polymers of esters of acrylic or methacrylic acid
    • C08G18/6229—Polymers of hydroxy groups containing esters of acrylic or methacrylic acid with aliphatic polyalcohols
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G18/00—Polymeric products of isocyanates or isothiocyanates
    • C08G18/06—Polymeric products of isocyanates or isothiocyanates with compounds having active hydrogen
    • C08G18/28—Polymeric products of isocyanates or isothiocyanates with compounds having active hydrogen characterised by the compounds used containing active hydrogen
    • C08G18/67—Unsaturated compounds having active hydrogen
    • C08G18/671—Unsaturated compounds having only one group containing active hydrogen
    • C08G18/672—Esters of acrylic or alkyl acrylic acid having only one group containing active hydrogen
    • C—CHEMISTRY; METALLURGY
    • C08—ORGANIC MACROMOLECULAR COMPOUNDS; THEIR PREPARATION OR CHEMICAL WORKING-UP; COMPOSITIONS BASED THEREON
    • C08G—MACROMOLECULAR COMPOUNDS OBTAINED OTHERWISE THAN BY REACTIONS ONLY INVOLVING UNSATURATED CARBON-TO-CARBON BONDS
    • C08G18/00—Polymeric products of isocyanates or isothiocyanates
    • C08G18/06—Polymeric products of isocyanates or isothiocyanates with compounds having active hydrogen
    • C08G18/70—Polymeric products of isocyanates or isothiocyanates with compounds having active hydrogen characterised by the isocyanates or isothiocyanates used
    • C08G18/81—Unsaturated isocyanates or isothiocyanates
    • C08G18/8108—Unsaturated isocyanates or isothiocyanates having only one isocyanate or isothiocyanate group
    • C08G18/8116—Unsaturated isocyanates or isothiocyanates having only one isocyanate or isothiocyanate group esters of acrylic or alkylacrylic acid having only one isocyanate or isothiocyanate group
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09D—COATING COMPOSITIONS, e.g. PAINTS, VARNISHES OR LACQUERS; FILLING PASTES; CHEMICAL PAINT OR INK REMOVERS; INKS; CORRECTING FLUIDS; WOODSTAINS; PASTES OR SOLIDS FOR COLOURING OR PRINTING; USE OF MATERIALS THEREFOR
    • C09D175/00—Coating compositions based on polyureas or polyurethanes; Coating compositions based on derivatives of such polymers
    • C09D175/04—Polyurethanes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0313—Organic insulating material
    • H05K1/032—Organic insulating material consisting of one material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/145—Organic substrates, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/82—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected by forming build-up interconnects at chip-level, e.g. for high density interconnects [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01038—Strontium [Sr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0104—Zirconium [Zr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01054—Xenon [Xe]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01056—Barium [Ba]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01073—Tantalum [Ta]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/0665—Epoxy resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
    • H01L2924/15788—Glasses, e.g. amorphous oxides, nitrides or fluorides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/22—Nonparticulate element embedded or inlaid in substrate and visible
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24008—Structurally defined web or sheet [e.g., overall dimension, etc.] including fastener for attaching to external surface

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Medicinal Chemistry (AREA)
  • Polymers & Plastics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Materials Engineering (AREA)
  • Wood Science & Technology (AREA)
  • Manufacture Of Macromolecular Shaped Articles (AREA)
  • Laminated Bodies (AREA)
  • Treatments Of Macromolecular Shaped Articles (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Polymerisation Methods In General (AREA)

Abstract

본 발명은, 회로칩을 박아넣기 위한 에너지선 경화형 고분자재료로 얻어진 회로기판용 수지시트로서, 에너지선 조사에 의한 경화 전의 이중결합농도가, 4.5~25mmol/g인 회로기판용 수지시트(2), 이 수지시트의 편면이 지지체(1) 위에 형성되어 이루어진 회로기판용 시트, 및 상기 회로기판용 시트의 회로기판용 수지시트면에, 회로칩(3)을 박아넣고, 이것에 에너지선을 조사하여 경화시켜서 이루어진 디스플레이용 회로기판(5)이다. 상기 회로기판용 수지시트(2)는 디스플레이용, 특히 평면디스플레이용의 각 화소를 제어하기 위해서 회로칩이 박힌 회로기판을, 품질 좋게, 높은 생산성 하에서 효율적으로 제작하기 위해서 매우 적합하게 사용할 수 있는 특징을 가진다.

Description

회로기판용 수지시트, 회로기판용 시트, 및 디스플레이용 회로기판{RESIN SHEET FOR CIRCUIT SUBSTRATE, SHEET FOR CIRCUIT SUBSTRATE, AND CIRCUIT SUBSTRATE FOR DISPLAY}
본 발명은, 디스플레이용의 회로기판용 수지시트, 회로기판용 시트 및 디스플레이용 회로기판에 관한 것이다. 보다 상세한 것은, 본 발명은, 디스플레이용, 특히 평면디스플레이용의 각 화소를 제어하기 위해서 회로칩이 박힌 회로기판을, 품질 좋게, 높은 생산성 하에서 효율적으로 제작하기 위한 경화물이 내열성이 우수한 회로기판용 수지시트, 회로기판용 시트 및 그것을 이용해서 얻어진, 회로칩이 박혀서 이루어진 디스플레이용 회로기판에 관한 것이다.
종래, 액정 디스플레이로 대표되는 평면디스플레이에 있어서는, 예를 들면 유리기판 위에 CVD법(화학적 기상증착법) 등에 의해 절연막, 반도체막 등을 순차적으로 적층하고, 반도체 집적회로를 제작하는 것과 동일한 공정을 경유해서, 화면을 구성하는 각 화소 근방에 박막 트랜지스터(TFT) 등의 미소 전자 디바이스를 형성하고, 이에 의해 각 화소의 온(on), 오프(off), 농담(濃淡)의 제어가 실행되고 있다. 즉, 유리기판 위에서, TFT 등의 미소 전자 디바이스를 그 공간에서 제작하고 있는 것이다. 그러나, 이와 같은 기술에서는, 공정이 다단계로 번잡해서 고비용으로 되는 것을 면치 못하며, 또, 디스플레이 면적이 확대되면, 유리기판 위에 막을 형성하기 위한 CVD 장치 등도 대형화되어서, 비용이 비약적으로 상승하는 등의 문제가 있다.
그래서, 비용삭감을 목적으로서, 미소한 결정실리콘 집적회로칩을 인쇄잉크와 같이 인쇄 원판에 부착시키고, 그것을 인쇄기술 등의 수단에 의해, 디스플레이용의 유리기판 위의 소정 개소로 이동시켜, 고정시키는 기술이 개시되어 있다(예를 들면, 특허문헌 1 참조). 이 경우, 유리기판 위에, 미리 고분자필름을 형성해 두고, 이것에 미소한 결정 실리콘 집적회로칩을 인쇄기술 등의 수단에 의해 이동시키고, 열성형이나 가열프레스 등의 방법에 의해, 상기 칩을 고분자필름에 박아넣는 것을 실행할 수 있다. 그러나, 이와 같은 방법에서는, 고분자필름의 왜곡이나 발포 등의 문제가 발생하기 쉬울 뿐만 아니라, 가열에 시간이 걸리기 때문에 효율적이지 않다.
또, 상기 고분자필름 대신에 에너지선 경화형 고분자재료로 이루어진 회로기판용 수지시트를 이용해서, 회로칩 박아넣을 때 및 박아넣은 후의 각각의 저장탄성률을 소정 범위로 제어함으로써, 가열을 실행하지 않아도 회로칩 박아넣기가 가능한 회로기판용 시트가 개시되어 있다(예를 들면, 특허문헌 2 참조).
이와 같은 회로기판용 수지시트를 이용함으로써, 회로칩이 박힌 디스플레이용 회로기판을, 높은 생산성 하에서 효율적으로 제작할 수 있다. 그러나, 지금까지의 에너지선 경화형 고분자재료로 이루어진 수지시트의 경화물은, 내열성에 대해서는 반드시 충분히 만족할 수 있는 것은 아니어서, 회로칩이 박힌 상기 경화물 위에 형성되는 배선에 금이 가는 경우가 있는 등의 문제를 가지고 있다.
[특허문헌 1]
일본국 특개2003-248436호 공보
[특허문헌 2]
일본국 특개2006-323335호 공보
본 발명은, 이와 같은 상황 하에서, 디스플레이용, 특히 평면디스플레이용의 각 화소를 제어하기 위해서 회로칩이 박힌 회로기판을, 품질 좋게, 높은 생산성 하에서 효율적으로 제작하기 위한 경화물이 내열성이 우수한 회로기판용 수지시트, 회로기판용 시트 및 그것을 이용해서 얻어진, 회로칩이 박혀서 이루어진 디스플레이용 회로기판을 제공하는 것을 목적으로 하는 것이다.
본 발명자들은, 상기 목적을 달성하기 위해서 예의 연구를 거듭한 결과, 회로기판용 수지시트로서, 에너지선 경화형 고분자재료로 얻어진 것을 이용하며, 또한 상기 수지시트의 에너지선 조사에 의한 경화 전의 이중결합농도를, 특정의 범위로 함으로써, 그 목적을 달성할 수 있는 것을 발견하고, 이 식견에 의거해서 본 발명을 완성하기에 이르렀다.
즉, 본 발명은,
[1] 회로칩을 박아넣기 위한 에너지선 경화형 고분자재료로 얻어진 회로기판용 수지시트로서, 에너지선 조사에 의한 경화 전의 이중결합농도가, 4.5~25mmol/g인 것을 특징으로 하는 회로기판용 수지시트,
[2] 에너지선 조사에 의한 경화 후, JIS K7244-4에 준거해서 측정된 150℃에 있어서의 저장탄성률(E')이, 1.0×108Pa이상인 상기 [1]항에 기재된 회로기판용 수지시트,
[3] 상기 [1]항 또는 [2]항에 기재된 회로기판용 수지시트의 편면이 지지체 위에 형성되어 있는 것을 특징으로 하는 회로기판용 시트, 및
[4] 상기 [3]항에 기재된 회로기판용 시트의 회로기판용 수지시트면에, 회로칩을 박아넣고, 이것에 에너지선을 조사해서 경화시킨 것을 특징으로 하는 디스플레이용 회로기판을 제공하는 것이다.
본 발명에 의하면, 회로칩을 박아넣기 위한 에너지선 경화형 고분자재료로 얻어진 회로기판용 수지시트로서, 경화 전의 이중결합농도가 어느 범위에 있는 것을 이용함으로써, 충분한 내열성을 지니는 회로칩이 박힌 회로기판을 얻을 수 있다.
도 1(a) 내지 도 1(c)는 본 발명의 회로기판용 수지시트를 이용해서, 회로칩을 박아넣는 방법의 일례를 예시한 공정설명도.
우선, 본 발명의 회로기판용 수지시트에 대해서 설명한다.
[회로기판용 수지시트]
본 발명의 회로기판용 수지시트는, 회로칩을 박아넣기 위한 에너지선 경화형 고분자재료로 얻어진 회로기판용 수지시트로서, 에너지선 조사에 의한 경화 전의 이중결합농도가, 4.5~25mmol/g인 것을 특징으로 한다.
상기 이중결합농도가 4.5mmol/g미만에서는, 해당 회로기판용 수지시트의 경화물이 내열성이 불충분한 것이 되며, 그 결과, 회로칩이 박힌 회로기판 위에 형성되는 배선에 금이 가는 경우가 있다. 한편, 상기 이중결합농도가 25mmol/g를 초과하는 회로기판용 수지시트를 제작하기 위해서는 시트 중의 저분자량 성분인 모노머나 올리고머의 양을 많이 해야 해서, 경화 전의 시트가 변형되기 쉬워진다. 상기 이중결합농도는, 바람직하게는 5~20mmol/g이며, 보다 바람직하게는 6~15mmol/g이다. 또한, 본 발명의 회로기판용 수지시트를 이용하면, 배선에 금이 가는 것을 방지할 수 있는 이유는 명확하지 않지만 회로기판용 수지시트의 경화물의 온도변화(배선형성 시에는 150℃이상, 배선형성 후에는 실온까지 강온(降溫))에 수반하는 신축이 억제되기 때문이라고 추측된다.
또한, 상기 이중결합농도는, 하기와 같이 해서 측정된 값이다.
<이중결합농도의 측정법>
회로기판용 수지시트 중의 이중결합농도는, 1H-NMR측정에 의해 실행한다. 내부표준물질로서 헥사메틸디실록산을 이용해서, 내부표준물질 및 해당되는 자외선 경화 전의 회로기판용 수지시트를 mg단위까지 칭량한다. 이것을 중수소화 클로로포름 또는 중수소화 디메틸설폭시드에 용해시켜서 1H-NMR측정을 실행하고, 얻어진 스펙트럼으로부터 이중결합의 작용기의 mmol수를 구한다. 이 값을, 회로기판용 수지시트의 질량으로 나눔으로서, 이중결합농도(mmol/g)를 구한다.
본 발명에서는, 상기 이중결합농도는, 이후에 설명하는 바와 같이, 에너지선 경화형 고분자재료에 함유되는 중합성 올리고머 중의 다관능 중합성 올리고머나, 중합성 모노머 중의 다관능 중합성 모노머의 종류, 및 양 등에 의해서 제어할 수 있다.
또, 본 발명의 회로기판용 수지시트에 있어서는, 에너지선 조사에 의한 경화 후의 150℃에 있어서의 저장탄성률(E')이, 1.0×108Pa이상인 것이 바람직하다. 이 저장탄성률(E')이 1.O×1O8Pa이상이면, 해당 수지시트는, 에너지선 조사에 의한 경화 후의 내열성이 우수한 것이 되며, 해당 표면에 예를 들면 스퍼터링법 등에 의한 배선형성이 가능해진다.
상기 150℃에 있어서의 저장탄성률(E')의 상한에 특별한 제한은 없지만, 통상 1.O×1012Pa정도이다. 보다 바람직한 저장탄성률(E')은 1.O×1O8~1.O×1O9Pa이다.
상기 저장탄성률(E')은, 상술한 이중결합농도가 4.5mmol/g이상이면, 통상 1.O×1O8Pa이상이 된다.
또한, 상기 저장탄성률(E')은, 하기와 같이 해서 측정된 값이다.
<저장탄성률(E')의 측정법>
회로기판용 수지시트에, 퓨전 H밸브를 광원으로 하는 자외선을, 조도 400mW/㎠, 광량 3OOmJ/㎠의 조건으로 25℃에서 조사해서 경화시킨 후, 초기온도를 15℃, 승온속도 3℃/min으로 150℃까지 승온시켜서, 동적탄성률측정장치[TA 인스투르먼트 회사 제품, 기종명 「DMA Q800」]에 의해, 주파수 11Hz로 150℃에 있어서의 저장탄성률(E')을 JIS K7244-4에 준거해서 측정한다.
<에너지선 경화형 고분자재료>
본 발명에서, 에너지선 경화형 고분자재료란, 전자파 또는 하전입자선 중에서 에너지양자를 가지는 것, 즉 자외선 또는 전자선 등을 조사함으로써, 가교하는 고분자재료를 가리킨다.
본 발명에서 이용하는 상기 에너지선 경화형 고분자재료로서는, 예를 들면 (1) 아크릴계 중합체와 에너지선 경화형 중합성 올리고머 및/또는 중합성 모노머와 소망에 따라서 광중합개시제를 함유한 고분자재료, (2) 측쇄에 중합성 불포화기를 가지는 에너지선 경화형 아크릴계 중합체와 소망에 따라서 광중합개시제를 함유한 고분자재료 등을 들 수 있다.
상기 (1)의 고분자재료에 있어서, 아크릴계 중합체로서는, 에스터 부분의 알킬기의 탄소수가 1~20의 (메타)아크릴산 에스터의 중합체나, (메타)아크릴산 에스터와 소망에 따라서 이용되는 활성수소를 가지는 작용기를 가지는 단량체 및 다른 단량체와의 공중합체, 즉 (메타)아크릴산 에스터계 공중합체를 바람직하게 들 수 있다. 본 발명에서, 「(메타)아크릴산 …」이란 「아크릴산 …」 및 「메타크릴산 …」의 쌍방을 의미한다.
여기서, 에스터 부분의 알킬기의 탄소수가 1~20의 (메타)아크릴산 에스터의 예로서는, (메타)아크릴산 메틸, (메타)아크릴산 에틸, (메타)아크릴산 프로필, (메타)아크릴산 부틸, (메타)아크릴산 펜틸, (메타)아크릴산 헥실, (메타)아크릴산 시클로헥실, (메타)아크릴산 2-에틸헥실, (메타)아크릴산 이소옥틸, (메타)아크릴산 데실, (메타)아크릴산 도데실, (메타)아크릴산 미리스틸, (메타)아크릴산 팔미틸, (메타)아크릴산 스테아릴 등을 들 수 있다. 이들은 단독으로 이용해도 되고, 2종 이상을 조합해서 이용해도 된다.
한편, 소망에 따라서 이용되는 활성수소를 가지는 작용기를 가지는 단량체의 예로서는, (메타)아크릴산 2-히드록시에틸, (메타)아크릴산 2-히드록시프로필, (메타)아크릴산 3-히드록시프로필, (메타)아크릴산 2-히드록시부틸, (메타)아크릴산 3-히드록시부틸, (메타)아크릴산 4-히드록시부틸 등의 (메타)아크릴산 히드록시알킬에스터; (메타)아크릴산 모노메틸아미노에틸, (메타)아크릴산 모노에틸아미노에틸, (메타)아크릴산 모노메틸아미노프로필, (메타)아크릴산 모노에틸아미노프로필 등의 (메타)아크릴산 모노알킬아미노알킬; 아크릴산, 메타크릴산, 크로톤산, 말레산, 이타콘산, 시트라콘산 등의 에틸렌성 불포화 카르복시산 등을 들 수 있다. 이들의 단량체는 단독으로 이용해도 되고, 2종 이상을 조합해서 이용해도 된다.
(메타)아크릴산 에스터계 공중합체 중, (메타)아크릴산 에스터 단위는 5~100질량%, 바람직하게는 50~95질량% 함유되고, 활성수소를 가지는 작용기를 가지는 단량체 단위는 0~95질량%, 바람직하게는 5~50질량% 함유된다.
또, 소망에 따라서 이용되는 다른 단량체의 예로서는 아세트산 비닐, 프로피온산 비닐 등의 비닐에스터류, 에틸렌, 프로필렌, 이소부틸렌 등의 올레핀류; 염화비닐, 비닐리덴클로리드 등의 할로겐화 올레핀류; 스타이렌, α-메틸스타이렌 등의 스타이렌계 단량체; 부타디엔, 이소프렌, 클로로프렌 등의 디엔계 단량체; 아크릴로니트릴, 메타크릴로니트릴 등의 니트릴계 단량체; 아크릴아미드, N-메틸아크릴아미드, N,N-디메틸아크릴아미드 등의 아크릴아미드류 등을 들 수 있다. 이들은 단독으로 이용해도 되고, 2종 이상을 조합해서 이용해도 된다. (메타)아크릴산 에스터계 공중합체 중, 이들의 단량체 단위는, 0~30질량% 함유할 수 있다.
상기 고분자재료에 있어서, 아크릴계 중합체로서 이용되는 (메타)아크릴산 에스터계 공중합체는, 이 공중합 형태에 대해서는 특별한 제한은 없어서, 랜덤, 블록, 그라프트 공중합체 중 어느 하나이어도 된다. 또, 분자량은, 중량평균분자량으로 30,000이상이 바람직하다.
또한, 상기 중량평균분자량은, 겔 투과 크로마토그래피(GPC)법에 의해 측정된 표준폴리스타이렌 환산의 값이다.
본 발명에서는, 이 (메타)아크릴산 에스터계 공중합체는 1종을 단독으로 이용해도 되고, 2종 이상을 조합해서 이용해도 된다.
또, 에너지선 경화형 중합성 올리고머로서는, 예를 들면 폴리에스터아크릴레이트계, 에폭시아크릴레이트계, 우레탄아크릴레이트계, 폴리에테르아크릴레이트계, 폴리부타디엔아크릴레이트계, 실리콘아크릴레이트계, 폴리올아크릴레이트계 등을 들 수 있다. 여기서, 폴리에스터아크릴레이트계 올리고머로서는, 예를 들면 다가 카르복시산과 다가 알코올의 축합에 의해서 얻어지는 양말단부에 수산기를 가지는 폴리에스터올리고머의 수산기를 (메타)아크릴산으로 에스터화함으로써, 혹은, 다가 카르복시산에 알킬렌옥시드를 부가해서 얻어지는 올리고머의 말단부의 수산기를 (메타)아크릴산으로 에스터화함으로써 얻을 수 있다. 에폭시아크릴레이트계 올리고머는, 예를 들면, 비교적 저분자량의 비스페놀형 에폭시수지나 노볼락형 에폭시수지의 옥시란 고리에, (메타)아크릴산을 반응하여 에스터화함으로써 얻을 수 있다. 또, 이 에폭시아크릴레이트계 올리고머를 부분적으로 2염기성 카르복시산 무수물로 변성된 카르복실 변성형의 에폭시아크릴레이트올리고머도 이용할 수 있다. 우레탄아크릴레이트계 올리고머는, 예를 들면, 폴리에테르폴리올이나 폴리에스터폴리올과 폴리이소시아네이트의 반응에 의해서 얻어지는 폴리우레탄올리고머를, (메타)아크릴산으로 에스터화함으로써 얻을 수 있고, 폴리올아크릴레이트계 올리고머는, 폴리에테르폴리올의 수산기를 (메타)아크릴산으로 에스터화함으로써 얻을 수 있다.
본 발명에서는, 회로기판용 수지시트 중의 이중결합농도, 및 에너지선 경화 후의 상기 수지시트의 150℃에 있어서의 저장탄성률(E')이, 상술한 소정의 범위가 되도록 하기 위해서는, 상기 중합성 올리고머로서는, 측쇄에 중합성기를 많이 가지는 고분기 올리고머가 바람직하며, 예를 들면 고분기 폴리올 (메타)아크릴레이트 등이 매우 적합하다.
상기 중합성 올리고머의 중량평균분자량은, GPC법에 의해 측정된 표준폴리스타이렌 환산의 값으로, 바람직하게는 500~100,000, 보다 바람직하게는 1,000~70,000, 한층 더 바람직하게는 3,000~40,000의 범위에서 선정된다.
또한, 상기 중량평균분자량은, 겔 투과 크로마토그래피(GPC)법에 의해 측정된 표준폴리스타이렌 환산의 값이며, 특별하게 언급하지 않는 경우 본 발명을 통해서 이하의 조건으로 측정한다.
장치: GPC 측정장치[토소 가부시키가이샤 제품, 상품명 「HLC-8020 크로마토그래피」]
컬럼: [토소 가부시키가이샤 제품, 상품명 「TSK-GEL GMHXL」(2개) 및 「TSK-GEL G2000HXL」(1개)]
용출용매: 테트라히드로푸란
농도 1%
주입량: 80μl
온도: 40℃
유속: 1.Oml/분
이 중합성 올리고머는, 1종을 단독으로 이용해도 되고, 2종 이상을 조합해서 이용해도 된다.
한편, 에너지선 경화형 중합성 모노머로서는, 상기와 같은 이유에서, 다관능성 (메타)아크릴산 에스터류가 바람직하다. 이 다관능성 (메타)아크릴산 에스터류의 예로서는, 디(메타)아크릴산 1,4-부탄디올에스터, 디(메타)아크릴산 1,6-헥산디올에스터, 디(메타)아크릴산 네오펜틸글리콜에스터, 디(메타)아크릴산 폴리에틸렌글리콜에스터, 디(메타)아크릴산 네오펜틸글리콜아디페이트에스터, 디(메타)아크릴산 히드록시피바린산 네오펜틸글리콜에스터, 디(메타)아크릴산 디시클로펜타닐, 디(메타)아크릴산 카프로락톤 변성 디시클로펜테닐, 디(메타)아크릴산 에틸렌옥시드 변성 인산 에스터, 디(메타)아크릴산 알릴화 시클로헥실, 디(메타)아크릴산 이소시아누레이트, 디메틸올트리시클로데칸디(메타)아크릴레이트, 트리(메타)아크릴산 트리메틸올프로판에스터, 트리(메타)아크릴산 디펜타에리트리톨에스터, 트리(메타)아크릴산 프로피온산 변성 디펜타에리트리톨에스터, 트리(메타)아크릴산 펜타에리트리톨에스터, 트리(메타)아크릴산 프로피온옥시드 변성 트리메틸올프로판에스터, 이소시아눌산 트리스(아크릴록시에틸), 펜타(메타)아크릴산 프로피온산 변성 디펜타에리트리톨에스터, 헥사(메타)아크릴산 디펜타에리트리톨에스터, 헥사(메타)아크릴산 카프로락톤 변성 디펜타에리트리톨에스터, 카프로락톤 변성 트리스(아크릴록시에틸)이소시아누레이트, 헵타(메타)아크릴산 트리펜타에리트리톨 등을 들 수 있다. 이들의 중합성 모노머는 1종 이용해도 되고, 2종 이상을 조합해서 이용해도 된다.
이들의 중합성 올리고머나 중합성 모노머의 사용량은, 경화 전의 회로기판용 수지시트 중의 이중결합농도가, 상술한 범위에 있도록, 또, 바람직하게는 에너지선의 인가에 의해, 경화 후의 회로기판용 수지시트의 150℃에 있어서의 저장탄성률(E')이, 1.0×1O8Pa이상이 되도록 선정되지만, 통상 (메타)아크릴산 에스터계 공중합체의 고형분 100질량부에 대해서, 3~400질량부 배합할 수 있다.
또, 에너지선으로서, 통상 자외선 또는 전자선이 조사되지만, 자외선을 조사할 때에는, 광중합개시제를 이용할 수 있다. 이 광중합개시제로서는, 예를 들면 벤조인, 벤조인메틸에테르, 벤조인에틸에테르, 벤조인이소프로필에테르, 벤조인-n-부틸에테르, 벤조인이소부틸에테르, 아세토페논, 디메틸아미노아세토페논, 2,2-디메톡시-2-페닐아세토페논, 2,2-디메톡시-1,2-디페닐에탄-1-온, 2,2-디에톡시-2-페닐아세토페논, 2-히드록시-2-메틸-1-페닐프로판-1-온, 1-히드록시시클로헥실페닐케톤, 2-메틸-1-[4-(메틸티오)페닐]-2-모르폴리노-프로판-1-온, 4-(2-히드록시에톡시)페닐-2-(히드록시-2-프로필)케톤, 벤조페논, p-페닐벤조페논, 4,4'-디에틸아미노벤조페논, 디클로로벤조페논, 2-메틸안트라퀴논, 2-에틸안트라퀴논, 2-tert-부틸안트라퀴논, 2-아미노안트라퀴논, 2-메틸티옥산톤, 2-에틸티옥산톤, 2-클로로티옥산톤, 2,4-디메틸티옥산톤, 2,4-디에틸티옥산톤, 벤질디메틸케탈, 아세토페논디메틸케탈, p-디메틸아민안식향산 에스터, 올리고[2-히드록시-2-메틸-1-[4-(1-프로페닐)페닐]프로판온] 등을 들 수 있다. 이들은 1종을 이용해도 되고, 2종 이상을 조합해서 이용해도 된다.
배합량은, 상술한 에너지선 경화형 고분자재료의 고형분 100질량부에 대해서, 통상 O.1~10질량부이다.
다음에, 상기 (2)의 고분자재료에 있어서, 측쇄에 중합성 불포화기를 가지는 에너지선 경화형 아크릴계 중합체로서는, 예를 들면 상술한 (1)의 고분자재료에서 설명한 아크릴계 중합체의 폴리머 사슬에 -COOH, -NCO, 에폭시기, -OH, -NH2 등의 활성점을 도입하고, 이 활성점과 중합성 불포화기를 가지는 화합물을 반응시켜서, 상기 아크릴계 중합체의 측쇄에 중합성 불포화기를 가지는 에너지선 경화형 작용기를 도입해서 이루어지는 것을 들 수 있다.
아크릴계 중합체에 상기 활성점을 도입하기 위해서는, 상기 아크릴계 중합체를 제조할 때에, -COOH, -NCO, 에폭시기, -OH, -NH2 등의 작용기와, 중합성 불포화기를 가지는 단량체 또는 올리고머를 반응계에 공존시키면 된다.
구체적으로는, 상술한 (1)의 고분자재료에서 설명한 아크릴계 중합체를 제조할 때에, -COOH기를 도입하는 경우에는 (메타)아크릴산 등을, -NCO기를 도입하는 경우에는, 2-(메타)아크릴로일옥시에틸이소시아네이트 등을, 에폭시기를 도입하는 경우에는, (메타)아크릴산 글리시딜 등을, -OH기를 도입하는 경우에는, (메타)아크릴산 2-히드록시에틸, 모노(메타)아크릴산 1,6-헥산디올에스터 등을, -NH2기를 도입하는 경우에는, N-메틸(메타)아크릴아미드 등을 이용하면 된다.
이들의 활성점과 반응시키는 중합성 불포화기를 가지는 화합물로서는, 예를 들면 2-(메타)아크릴로일옥시에틸이소시아네이트, (메타)아크릴산 글리시딜, 모노(메타)아크릴산 펜타에리트리톨에스터, 모노(메타)아크릴산 디펜타에리트리톨에스터, 모노(메타)아크릴산 트리메틸올프로판에스터 등 중에서, 활성점의 종류에 따라서, 적절히 선택해서 이용할 수 있다.
이와 같이 해서, 아크릴계 중합체의 측쇄에, 상기 활성점을 개재해서 중합성 불포화기를 가지는 에너지선 경화형 작용기가 도입되어서 이루어진 아크릴계 중합체를 얻을 수 있다.
이 에너지선 경화형 아크릴계 중합체는, 중량평균분자량이 30,000이상의 것이 바람직하며, 특히 50,000이상의 것이 바람직하다. 또한, 상기 중량평균분자량은, GPC법에 의해 측정된 표준 폴리스타이렌 환산의 값이다.
또, 소망에 따라서 이용되는 광중합개시제로서는, 상술한 (1)의 고분자재료의 설명에서 예시한 광중합개시제를 이용할 수 있다.
본 발명에서는, 얻어지는 회로기판용 수지시트의 에너지선에 의한 경화 시의 체적수축을 억제하며, 또한 내열성을 향상시키는 등의 목적에서, 해당 에너지선 경화형 재료에 무기미립자를 함유시킬 수 있다.
상기 무기미립자로서는, 예를 들면 규소, 티탄, 지르코늄, 주석, 알루미늄, 철 등의 각종 금속원소의 산화물이나 탄화물 등을 이용할 수 있지만, 이들 중에서, 체적수축의 억제효과, 투광성, 경제성 등의 균형의 관점에서, 실리카계 미립자가 바람직하다.
본 발명에서는, 이 무기미립자는 1종을 단독으로 이용해도 되고, 2종 이상을 조합해서 이용해도 된다. 또, 그 평균입자직경은, 투명성, 균일분산성, 체적수축의 억제효과 등의 관점에서, 3~50㎚의 범위가 바람직하며, 5~30㎚의 범위가 보다 바람직하다. 또한, 본 발명에 있어서의 평균입자직경은 BET법에 의한 산출치에 의거하는 것이다.
실리카계 미립자를 이용하는 경우, 실리카계 미립자가 알코올계나 셀로솔브계 등의 유기용매 중에 분산되어 있는 오르가노실리카졸이 매우 적합하다.
본 발명에서는, 해당 무기미립자는, 2차 응집을 억제하고, 에너지선 경화형 고분자재료 중에 균질하게 분산시키기 위해서, 표면수식처리가 된 무기미립자를 이용해도 된다. 표면수식처리방법으로서는 특별한 제한은 없고, 종래 공지된 방법, 예를 들면 유기 실란 화합물을 이용하는 방법이나 계면활성제를 이용하는 방법 등을 들 수 있으며, 무기미립자의 종류와 에너지선 경화형 고분자재료의 종류에 따라서, 적절히 선택하는 것이 바람직하다. 예를 들면, 무기미립자로서 실리카계 미립자를 이용하는 경우에는, 유기 실란 화합물을 이용해서 표면수식처리를 하는 것이 유리하며, 실리카계 미립자 이외의 무기미립자의 경우에는, 계면활성제를 이용해서 표면수식을 실행하는 것이 유리하다.
상기한 (1) 및 (2)의 에너지선 경화형 고분자재료에 있어서는, 본 발명의 효과가 손상되지 않는 범위에서, 소망에 따라서, 가교제, 점착부여제, 산화방지제, 자외선흡수제, 광안정제, 연화제 등을 첨가할 수 있다.
상기 가교제로서는, 예를 들면 폴리이소시아네이트 화합물, 에폭시수지, 멜라민수지, 요소수지, 디알데히드류, 메틸올폴리머, 아지리딘계 화합물, 금속킬레이트 화합물, 금속알콕시드, 금속염 등을 들 수 있지만, 폴리이소시아네이트 화합물이 바람직하게 이용된다. 이 가교제는, 상술한 (메타)아크릴산 에스터계 공중합체의 고형분 100질량부에 대해서, 0~30질량부 배합할 수 있다.
여기서, 폴리이소시아네이트 화합물의 예로서는, 톨릴렌디이소시아네이트, 디페닐메탄디이소시아네이트, 크실릴렌디이소시아네이트 등의 방향족 폴리이소시아네이트, 헥사메틸렌디이소시아네이트 등의 지방족 폴리이소시아네이트, 이소포론디이소시아네이트, 수소 첨가 디페닐메탄디이소시아네이트 등의 지환식 폴리이소시아네이트 등, 및 이들의 뷰렛체, 이소시아누레이트체, 나아가서는 에틸렌글리콜, 프로필렌글리콜, 네오펜틸글리콜, 트리메틸올프로판, 피마자유 등의 저분자 활성수소 함유 화합물과의 반응물인 아닥트체 등을 들 수 있다. 이들의 가교제는 1종을 단독으로 이용해도 되고, 2종 이상을 조합해서 이용해도 된다.
또한, 상기한 (1) 및 (2)의 에너지선 경화형 고분자재료는, 회로기판용 수지시트 중의 이중결합농도, 및 에너지선 경화 후의 상기 수지시트의 저장탄성률(E')을 제어하기 위해서, (1)의 에너지선 경화형 고분자재료에 대해서 (2)의 측쇄에 중합성 불포화기를 가지는 에너지선 경화형 아크릴계 중합체를 첨가할 수 있다. 마찬가지로 (2)의 에너지선 경화형 고분자재료에 대해서 (1)의 아크릴계 중합체, 또는 에너지선 경화형 중합성 올리고머나 에너지선 경화형 중합성 모노머를 첨가할 수 있다.
(회로기판용 수지시트의 제조방법)
이하에, 본 발명의 회로기판용 수지시트를 제조하는 방법을 예시한다. 단, 본 발명은 이에 의해 특별히 제한되는 것은 아니다.
박리시트의 박리제층 위에, 상기 에너지선 경화형 고분자재료를 함유하는 적당한 농도로 조정된 도포액을, 공지된 방법, 예를 들면 나이프 코트법, 롤 코트법, 바 코트법, 블레이드 코트법, 다이 코트법, 그라비아 코트법 등에 의해, 소정의 두께가 되도록 도포ㆍ건조함으로써 회로기판용 수지시트가 형성된다. 상기 박리시트는 회로기판용 수지시트의 보관이나 보호를 위해서 적층된 채이어도 된다. 또한, 회로기판용 수지시트의 다른 쪽 면에는, 상기 박리시트와는 박리력이 다른 박리시트가 적층되어도 되고, 적층되지 않고 후술하는 회로기판용 시트의 제작에 그대로 사용되어도 된다.
여기서, 회로기판용 수지시트의 두께는, 그 사용조건에도 의하지만, 통상 50~1000μm정도이며, 바람직하게는 80~500μm이다. 또한, 회로기판용 수지시트의 두께를 두껍게 하는 경우, 상기 회로기판용 수지시트의 제조방법에 의해 제작된 수지층을 복수 매 적층함으로써 소정의 두께의 회로기판용 수지시트로 할 수 있다.
상기 박리시트로서는, 특별한 제한은 없지만, 폴리에틸렌필름이나 폴리프로필렌필름 등의 폴리올레핀필름, 폴리에틸렌테레프탈레이트 등의 폴리에스터필름에 실리콘수지 등의 박리제를 도포해서 박리제층을 형성한 것 등을 들 수 있다. 이 박리시트의 두께는, 통상 20~150μm정도이다.
[회로기판용 시트]
다음에, 본 발명의 회로기판용 시트에 대해서 설명한다. 본 발명의 회로기판용 시트는, 상기 회로기판용 수지시트의 편면이 지지체 위에 형성된 구성으로 이루어진다. 상기 회로기판용 수지시트의 바람직한 배합 등의 구성은, 상기와 같다.
한편, 지지체에 대해서는 특별한 제한은 없고, 통상 디스플레이용 지지체로서 사용되어 있는 투명 지지체 중에서, 임의의 것을 적절히 선택해서 이용할 수 있다. 이와 같은 지지체로서는 유리기판, 혹은 판형상 또는 필름형상의 플라스틱 지지체 등을 들 수 있다. 유리기판으로서는, 예를 들면 소다라임유리, 바륨ㆍ스트론 튬 함유 유리, 알루미노규산유리, 납유리, 봉규산유리, 바륨봉규산유리, 석영 등으로 이루어진 지지체를 이용할 수 있다. 한편 판형상 또는 필름형상의 플라스틱 지지체로서는, 예를 들면 폴리카보네이트수지, 아크릴수지, 폴리에틸렌테레프탈레이트수지, 폴리에테르설피드수지, 폴리설폰수지, 폴리시클로올레핀수지 등으로 이루어진 지지체를 이용할 수 있다. 이들의 지지체의 두께는, 용도에 따라서 적절히 선정되지만, 통상 20μm~5㎜정도, 바람직하게는 50μm~2㎜이다.
(회로기판용 시트의 제조방법)
이 회로기판용 시트를 제조하는 방법에 대해서 이하에 예시한다. 단, 본 발명은, 이에 의해 특별히 제한되는 것은 아니다.
제 1의 방법으로서는, 상기 회로기판용 수지시트의 양측에 박리시트가 적층되어 있는 경우, 우선, 경박리형 박리시트를 박리하고, 이 박리한 면을 상기 지지체와 접합함으로써 회로기판용 시트를 제작한다.
제 2의 방법으로서는, 박리시트 위에 상기한 방법에 의해 회로기판용 수지시트를 제작하고, 그 후, 직접 지지체와 접합함으로써 회로기판용 시트를 제작한다.
제 3의 방법으로서는, 상기 지지체 위에 직접, 상기 도포액을, 공지된 방법, 예를 들면 나이프 코트법, 롤 코트법, 바 코트법, 블레이드 코트법, 다이 코트법, 그라비아 코트법 등에 의해, 소정의 두께가 되도록 도포ㆍ건조하는 것에 의해서 회로기판용 수지시트를 형성함으로써, 회로기판용 시트를 직접 제작한다.
제 1의 방법은, 유리기판과 같은 강성(剛性)의 지지체를 사용하는 경우에 바람직하고, 제 2, 제 3의 방법은, 필름형상 플라스틱과 같은 지지체에 바람직하다.
[디스플레이용 회로기판]
본 발명의 디스플레이용 회로기판은, 상기와 같이 해서 얻어진 회로기판용 시트의 회로기판용 수지시트면에, 회로칩을 박아넣고, 이것에 에너지선을 조사해서 경화시킴으로써, 제작할 수 있다.
구체적인 방법에 대해서 설명하면, 박리시트 위 등에 뒤덮여 파묻힌 회로칩을 두고, 그 위에 회로기판용 시트를 회로기판용 수지시트면(회로기판용 수지시트가 박리시트와 접합되어 있는 경우에는 미리 박리해서 사용함)이 상기 회로칩에 접촉되도록 재치(載置)하고, 0.05~2.0MPa정도의 하중 하에 상기 칩을, 바람직하게는 0~150℃, 보다 바람직하게는 5~100℃의 온도에서 박아넣고, 에너지선을 조사해서 회로기판용 수지시트를 경화시킨 후, 상기 회로칩을 두고 있던 박리시트를 박리함으로써, 본 발명의 디스플레이용 회로기판을 얻을 수 있다. 또한, 가열해서 회로칩을 박아넣은 경우에는, 에너지선의 조사는, 회로기판용 수지시트가 가열된 상태에서 실행해도 되고, 실온에서 냉각되고 나서 실행해도 된다.
에너지선으로서는, 통상 자외선 또는 전자선이 이용된다. 자외선은, 고압 수은램프, 퓨전 H램프, 크세논램프 등에 의해 얻어지며, 한편, 전자선은 전자선가속기 등에 의해서 얻을 수 있다. 이 에너지선 중에서는, 특히 자외선이 매우 적합하다. 이 에너지선의 조사량으로서는, 경화된 경화층의 저장탄성률이 상술한 범위가 되도록, 적절히 선택되지만, 예를 들면 자외선의 경우에는, 광량으로 1OO~5OOOmJ/㎠가 바람직하며, 전자선의 경우에는, 1O~1OOOkrad정도가 바람직하다.
도 1(a) 내지 도 1(c)는, 본 발명의 회로기판용 시트를 이용해서, 회로칩을 박아넣는 방법의 일례를 예시한 공정설명도이다.
우선, 지지체(1) 위에, 미경화 상태의 에너지선 경화형 고분자재료로 얻어진 본 발명의 회로기판용 수지시트(2)를 준비하는 동시에, 박리시트(4) 위에 회로칩(3)을 둔다[(a)]. 다음에, 회로기판용 수지시트(2)를, 회로칩(3)에 접촉되도록 재치하고, 하중 하에 상기 칩을 박아넣고, 에너지선을 조사해서 경화시킨다[(b)]. 이 조작에 의해, 미경화 상태의 회로기판용 수지시트(2)는 경화층이 되며, 그 속에 회로칩(3)이 박히고, 고정되는 동시에, 본 발명의 디스플레이용 회로기판(5)이, 박리시트(4)로부터 용이하게 박리된다[(c)]. 또한, 회로칩(3)을 회로기판용 수지시트(2) 위에 두고 마찬가지로 해서 하중 하에 박아넣는 것을 실행해도 된다.
이와 같은 방법에 의하면, 고분자필름을 가열해서 회로칩을 박아넣는 것이 아니라, 에너지선 경화형 고분자재료를 이용해서, 회로칩을 박아넣고, 그 후 경화함으로써, 회로칩을 고정화하기 때문에, 고분자필름을 이용하는 경우의 문제도 거의 발생하지 않고, 조작시간도 단축할 수 있어서, 효율적이다.
본 발명에서는, 이와 같은 방법에 적합하며, 또한, 박아넣기성도 우수한 동시에, 높은 내열성을 지니는, 회로칩이 박힌 디스플레이용 회로기판을 제공할 수 있다.
(배선형성)
이와 같이 해서, 회로칩이 박히고, 경화처리되어서 고정화되어 이루어진 디스플레이용 회로기판은, 통상 그 표면에 배선(회로)이 형성되어 있다.
이 배선형성의 방법에 특별한 제한은 없고, 종래 실행되고 있는 방법 중에서, 임의의 방법을 적절히 선택해서 실시할 수 있다. 예를 들면 포토리소그래피기술을 이용해서 배선형성을 실행할 수 있다. 그 일례를 예시하면, 회로칩이 박히고, 경화처리되어서 이루어진 회로기판용 시트 위에, 우선 포지티브형 또는 네가티브형의 포토레지스트액을 도포해서, 포토레지스트층을 형성한다. 다음에, 소정의 마스크패턴을 개재해서, 상기 포토레지스트층을 노광한 후, 테트라메틸암모늄히드록시드수용액 등의 알칼리현상액을 이용해서 현상(現像) 처리하고, 레지스트패턴을 형성시킨다.
다음에, 예를 들면 배선재료로서의 크롬 타겟을 이용한 스퍼터링 등에 의해서, 상기 레지스트패턴상에, 소정의 두께의 크롬막을 형성한 후, 이 회로기판용 시트를 에탄올 등의 에칭액에 침지해서, 레지스트의 에칭을 실행함으로써, 소망하는 크롬 배선을 형성할 수 있다.
본 발명에서는, 회로기판용 수지시트로서, 그 경화물이 내열성이 우수한 것을 이용하고 있기 때문에, 이 배선형성에 있어서, 배선에 금이 가는 등의 문제를 방지할 수 있다.
실시예
다음에, 본 발명을 실시예에 의해, 보다 상세히 설명하겠지만, 본 발명은, 이들의 예에 의해 하등 한정되는 것은 아니다.
또한, 각 예에 있어서의 모든 특성은, 이하에 나타낸 방법에 의해 평가하였다.
(1) 회로기판용 수지시트의 이중결합농도
명세서 본문에 기재된 방법에 따라서 측정한다. 단, 시트의 용해성의 점에서 용제로서, 실시예 1~5는 중수소화 클로로포름을 이용하였고, 실시예 6~8은 중수소화 디메틸설폭시드를 이용하였다. 또, 1H-NMR측정에는, 브루커 바이오스핀(Bruker BioSpin K.K.) 회사 제품 「AVANCE500」을 이용해서, 주파수 500Hz의 조건으로 측정하였다.
(2) 자외선 경화 후의 회로기판용 수지시트의 150℃에 있어서의 저장탄성률(E')
명세서 본문에 기재된 방법에 따라서 측정한다.
자외선 경화에 대해서는, 특별히 단서가 없는 한, 퓨전 H밸브를 광원으로 하는 자외선(조도조건: 4OOmW/㎠, 광량조건: 3OOmJ/㎠)을 조사함으로써 미경화층의 경화를 실행하였다.
(3) 자외선 경화 후의 회로기판용 수지시트의 내열성
자외선 경화 후의 회로기판용 수지시트에, 크롬 타겟을 이용해서 스퍼터링에 의해, 두께 25㎚의 크롬막(Cr막)을 형성하였다.
스퍼터링은, 스퍼터링장치[캐논 아넬바(Canon ANELVA) 회사 제품, 기종명 「L-250S-FH」]를 이용해서, 아르곤가스 하에서 막제조압력 1Pa, 전력 25W으로 실행하였다.
(a) 금의 유무
크롬막 표면의 임의의 10점에 대해서 디지털현미경[주식회사 키엔스 제품, 상품명 「디지털 마이크로스코프 VHX-200」]을 이용해서 금의 유무를 관찰하였다.
평가 기준
○: 금은 보이지 않았음
×: 금이 보였음
(b) 크롬막 표면의 임의의 5개소에 대해서 저항치를 측정하고, 그 평균치를 저항치로 하였다. 각 측정점에서의 2점간 거리는 5㎝로 하고, 측정에는 테스터[미츠비시 카가쿠 가부시키가이샤 제품, 기종명 「로레스타 MCP-T600」]를 이용하였다.
(실시예 1)
중량평균분자량 10만의 폴리(메타크릴산 메틸)(이하 PMMA) 고형분 100질량부에 대해서, 고분기 폴리올아크릴레이트[신나카무라 카가쿠 코교 가부시키가이샤 제품, 상품명 「A-HBR-5」, 중량평균분자량: 1550] 고형분 200질량부와, 광중합개시제인 1-히드록시시클로헥실페닐케톤[시바ㆍ스페셜티ㆍ케미칼스 가부시키가이샤 제품, 상품명 「이르가큐어(IRGACURE) 184」, 이하 광개시제(A)로 함] 고형분 6질량부를 용해시키고, 마지막에 메틸에틸케톤을 첨가해서 고형분농도를 50질량%로 조정하고, 균일한 용액이 될 때까지 교반해서 도포액으로 하였다.
조제된 도포액을 나이프 코터에 의해서, 폴리에틸렌테레프탈레이트필름의 편면에 실리콘계 박리제층이 형성된 중박리형 박리시트[린텍 가부시키가이샤 제품, 상품명 「PLR382050*」]의 박리처리면에 도포하고, 100℃에서 90초 동안 가열 건조시켜, 두께 50μm의 에너지선 경화형 고분자재료로 이루어진 미경화층을 형성하였다. 마찬가지로 해서, 폴리에틸렌테레프탈레이트필름의 편면에 실리콘계 박리제층이 형성된 경박리형 박리시트[린텍 가부시키가이샤 제품, 상품명 「PET3801」]의 박리처리면에 두께 50μm의 에너지선 경화형 고분자재료로 이루어진 미경화층을 형성하였다. 이것을, 라미네이터를 이용해서 적층함으로서 두께 1OOμm의 미경화층을 형성하고, 회로기판용 수지시트를 제작하였다.
이와 같이 해서 얻어진 회로기판용 수지시트에 대해서, 이중결합농도, 자외선 경화 후의 150℃에 있어서의 저장탄성률 및 자외선 경화 후의 내열성을 구하였다. 그 결과를 표 1에 표기한다.
(실시예 2)
고분기 폴리올아크릴레이트를 대신해서, 카프로락톤 변성 트리스(아크릴록시에틸)이소시아누레이트[신나카무라 카가쿠 코교 가부시키가이샤 제품, 상품명 「NK Ester9300-1CL」]를 이용한 것 이외에, 실시예 1과 동일하게 해서 회로기판용 수지시트를 제작하였다.
이와 같이 해서 얻어진 회로기판용 수지시트에 대해서, 이중결합농도, 자외선 경화 후의 150℃에 있어서의 저장탄성률 및 자외선 경화 후의 내열성을 구하였다. 그 결과를 표 1에 표기한다.
(실시예 3)
고분기 폴리올아크릴레이트를 대신해서, 디메틸올트리시클로데칸디아크릴레이트[신나카무라 카가쿠 코교 가부시키가이샤 제품, 상품명 「A-DCP」]를 이용한 것 이외에, 실시예 1과 동일하게 해서 회로기판용 수지시트를 제작하였다.
이와 같이 해서 얻어진 회로기판용 수지시트에 대해서, 이중결합농도, 자외선 경화 후의 150℃에 있어서의 저장탄성률 및 자외선 경화 후의 내열성을 구하였다. 그 결과를 표 1에 표기한다.
(실시예 4)
고분기 폴리올아크릴레이트를 대신해서, 디메틸올트리시클로데칸디아크릴레이트[신나카무라 카가쿠 코교 가부시키가이샤 제품, 상품명 「A-DCP」] 고형분 150질량부와 비스페놀 A형 에폭시아크릴레이트[교에이샤 카가쿠 가부시키가이샤 제품, 상품명 「에폭시에스터 3002A」] 고형분 50질량부와의 혼합물을 이용한 것 이외에, 실시예 1과 동일하게 해서 회로기판용 수지시트를 제작하였다.
이와 같이 해서 얻어진 회로기판용 수지시트에 대해서, 이중결합농도, 자외선 경화 후의 150℃에 있어서의 저장탄성률 및 자외선 경화 후의 내열성을 구하였다. 그 결과를 표 1에 표기한다.
(실시예 5)
고분기 폴리올아크릴레이트를 대신해서, 트리스(아크릴록시에틸)이소시아누레이트[토아 고세이 가부시키가이샤 제품, 상품명 「아로닉스 M-315」]를 이용한 것 이외에, 실시예 1과 동일하게 해서 회로기판용 수지시트를 제작하였다.
이와 같이 해서 얻어진 회로기판용 수지시트에 대해서, 이중결합농도, 자외선 경화 후의 150℃에 있어서의 저장탄성률 및 자외선 경화 후의 내열성을 구하였다. 그 결과를 표 1에 표기한다.
(실시예 6)
메타크릴산 메틸(이하 MMA) 75질량부와 메타크릴산 2-히드록시에틸(이하 HEMA) 25질량부로 이루어진 메타크릴산 에스터 공중합체의 메틸에틸케톤용액(고형분농도 35질량%)에, 공중합체 중의 HEMA 100당량에 대해서 80당량의 2-메타크릴로일옥시에틸이소시아네이트를 첨가하고, 질소 분위기 하, 40℃에서 48시간 반응시켜서 측쇄에 중합성 불포화기를 가지는 중량평균분자량 15만의 에너지선 경화형 아크릴계 중합체를 얻었다. 얻어진 에너지선 경화형 아크릴계 공중합체의 고형분 100질량부에 대해서 고분기 폴리올아크릴레이트[신나카무라 카가쿠 코교 가부시키가이샤 제품, 상품명 「A-HBR-5」 중량평균분자량: 1550] 고형분 200질량부, 광중합개시제로서 2,2-디메톡시-1,2-디페닐에탄-1-온[시바ㆍ스페셜티ㆍ케미칼스 가부시키가이샤 제품, 상품명 「이르가큐어 651」, 이하 광개시제(B)로 함] 고형분 6질량부, 및 폴리이소시아네이트 화합물로 이루어진 가교제[미츠이 카가쿠 폴리우레탄 가부시키가이샤 제품, 상품명 「타케네이트 D-140N」, 이하 가교제(a)라고 함] 고형분 1.5질량부를 첨가하고, 또한 메틸에틸케톤을 첨가해서 고형분농도 40질량%의 도포액을 얻었다. 이 도포액을 이용한 것 이외에는 실시예 1과 동일하게 해서 회로기판용 수지시트를 제작하였다.
이와 같이 해서 얻어진 회로기판용 수지시트에 대해서, 이중결합농도, 자외선 경화 후의 150℃에 있어서의 저장탄성률 및 자외선 경화 후의 내열성을 구하였다. 그 결과를 표 1에 표기한다.
(실시예 7)
실시예 6의 메타크릴산 에스터 공중합체의 메틸에틸케톤용액의 고형분 100질량부에 대해서, 고분기 폴리올아크릴레이트[상품명 「A-HBR-5」, 중량평균분자량: 1550] 고형분 200질량부, 광개시제(B) 고형분 6질량부, 및 가교제(a) 고형분 1.5질량부를 첨가하고, 또한 메틸에틸케톤을 첨가해서 고형분농도 40질량%의 도포액을 얻었다. 얻어진 도포액을 이용한 것 이외에는 실시예 1과 동일하게 해서 회로기판용 수지시트를 제작하였다.
이와 같이 해서 얻어진 회로기판용 수지시트에 대해서, 이중결합농도, 자외선 경화 후의 150℃에 있어서의 저장탄성률 및 자외선 경화 후의 내열성을 구하였다. 그 결과를 표 1에 표기한다.
(실시예 8)
아크릴산 부틸 25질량부와 메타크릴산 메틸 50질량부와 아크릴산 2-히드록시에틸(이하 HEA) 25질량부로 이루어진 (메타)아크릴산 에스터계 공중합체의 메틸에틸케톤용액(고형분농도 40질량%)에, 공중합체 중의 HEA 100당량에 대해서 80당량의 2-메타크릴로일옥시에틸이소시아네이트를 첨가하고, 질소 분위기 하, 40℃에서 48시간 반응시켜서 측쇄에 중합성 불포화기를 가지는 중량평균분자량이 25만인 에너지선 경화형 아크릴계 중합체를 얻었다. 얻어진 에너지선 경화형 아크릴계 중합체의 고형분 100질량부에 대해서 고분기 폴리올아크릴레이트[신나카무라 카가쿠 코교 가부시키가이샤 제품, 상품명 「A-HBR-5」 중량평균분자량: 1550] 고형분 200질량부, 광중합개시제(A) 고형분 6질량부 및 가교제(a) 고형분 1.8질량부를 첨가하고, 또한 메틸에틸케톤을 첨가해서 고형분을 40질량%의 도포액을 얻었다. 이 도포액을 이용한 것 이외에는 실시예 1과 동일하게 해서 회로기판용 수지시트를 제작하였다.
이와 같이 해서 얻어진 회로기판용 수지시트에 대해서, 이중결합농도, 자외선 경화 후의 150℃에 있어서의 저장탄성률 및 자외선 경화 후의 내열성을 구하였다. 그 결과를 표 1에 표기한다.
(비교예 1)
고분기 폴리올아크릴레이트를 대신해서, 폴리카보네이트 골격 우레탄아크릴레이트[닛폰 고세이 카가쿠 코교 가부시키가이샤 제품, 상품명 「UV-6010EA」, 중량평균분자량: 15OO]를 이용한 것 이외에, 실시예 1과 동일하게 해서 미경화층을 형성하였다.
이와 같이 해서 얻어진 회로기판용 수지시트에 대해서, 이중결합농도, 자외선 경화 후의 150℃에 있어서의 저장탄성률 및 자외선 경화 후의 내열성을 구하였다. 그 결과를 표 1에 표기한다.
(비교예 2)
고분기 폴리올아크릴레이트를 대신해서, 폴리카보네이트 골격 우레탄아크릴레이트[닛폰 고세이 카가쿠 코교 가부시키가이샤 제품, 상품명 「UV-6020EA」, 중량평균분자량: 156O]를 이용한 것 이외에, 실시예 1과 동일하게 해서 미경화층을 형성하였다.
이와 같이 해서 얻어진 회로기판용 수지시트에 대해서, 이중결합농도, 자외선 경화 후의 150℃에 있어서의 저장탄성률 및 자외선 경화 후의 내열성을 구하였다. 그 결과를 표 1에 표기한다.
Figure pct00001
[주]
PMMA: 폴리(메타크릴산 메틸)
MMA: 메타크릴산 메틸
BA: 아크릴산 부틸
HEMA: 메타크릴산 2-히드록시에틸
HEA: 아크릴산 2-히드록시에틸
MOI: 2-메타크릴로일옥시에틸이소시아네이트
A-HBR-5: 고분기 폴리올 아크릴레이트[신나카무라 카가쿠 코교 가부시키가이샤 제품, 상품명 「A-HBR-5」]
9300-1CL: 카프로락톤 변성 트리스(아크릴록시에틸)이소시아누레이트[신나카무라 카가쿠 코교 가부시키가이샤 제품, 상품명 「NK Ester9300-1CL」]
A-DCP: 디메틸올트리시클로데칸디아크릴레이트[신나카무라 카가쿠 쿄교 가부시키가이샤 제품, 상품명 「A-DCP」]
3002A: 비스페놀 A형 에폭시아크릴레이트[쿄에이샤 카가쿠 가부시키가이샤 제품, 상품명 「에폭시에스터 3002A」]
M-315: 트리스(아크릴록시에틸)이소시아누레이트[토아 고세이 가부시키가이샤 제품, 상품명 「아로닉스 M-315」]
UV-6010EA: 폴리카보네이트 골격 우레탄아크릴레이트[닛폰 고세이 카가쿠 쿄교 가부시키가이샤 제품, 상품명 「UV-6010EA」]
UV-6020EA: 폴리카보네이트 골격 우레탄아크릴레이트[닛폰 고세이 카가쿠 쿄교 가부시키가이샤 제품, 상품명 「UV-6020EA」]
광개시제(A): 1-히드록시시클로헥실페닐케톤[시바ㆍ스페셜티ㆍ케미칼스 가부시키가이샤 제품, 상품명 「이르가큐어 184」]
광개시제(B): 2,2-디메톡시-1,2-디페닐에탄-1-온[시바ㆍ스페셜티ㆍ케미칼스 가부시키가이샤 제품, 상품명 「이르가큐어 651」]
가교제(a): 폴리이소시아네이트계 가교제[미츠이 카가쿠 폴리우레탄 가부시키가이샤 제품, 상품명 「타케네이트 D-140N」]
표 1에서 알 수 있는 바와 같이, 이중결합농도가 4.5mmol/g을 초과하는 실시예 1~8은, 에너지선 경화 후의 150℃에 있어서의 저장탄성률(E')이, 모두 1.0×108Pa를 초과하고 있으며, 크롬막에 금이 보이지 않고, 저항치는 낮은 값이었다.
이에 대해서, 이중결합농도가 4.5mmol/g미만인 비교예 1~2는, 에너지선 경화 후의 150℃에 있어서의 저장탄성률(E')이, 모두 1.0×108Pa미만이며, 크롬막에 금이 생기고, 저항치는 높은 값이었다.
(산업상의 이용 가능성)
본 발명의 회로기판용 수지시트는, 그 경화물이 내열성이 우수하며, 디스플레이용, 특히 평면디스플레이용의 각 화소를 제어하기 위해서 회로칩이 박힌 회로기판을, 품질 좋게, 높은 생산성 하에서 효율적으로 제공할 수 있다.
1: 지지체 2: 회로기판용 수지시트
3: 회로칩 4: 박리시트
5: 디스플레이용 회로기판

Claims (4)

  1. 회로칩을 박아넣기 위한 에너지선 경화형 고분자재료로 얻어진 회로기판용 수지시트로서, 에너지선 조사에 의한 경화 전의 이중결합농도가, 4.5~25mmol/g인 것을 특징으로 하는 회로기판용 수지시트.
  2. 제1항에 있어서,
    에너지선 조사에 의한 경화 후, JIS K7244-4에 준거해서 측정된 150℃에 있어서의 저장탄성률(E')이, 1.0×108Pa이상인 것을 특징으로 하는 회로기판용 수지시트.
  3. 제1항 또는 제2항에 기재된 회로기판용 수지시트의 편면이 지지체 위에 형성되어 있는 것을 특징으로 하는 회로기판용 시트.
  4. 제3항에 기재된 회로기판용 시트의 회로기판용 수지시트면에, 회로칩을 박아넣고, 이것에 에너지선을 조사해서 경화시킨 것을 특징으로 하는 디스플레이용 회로기판.
KR1020107016581A 2008-01-30 2009-01-28 회로기판용 수지시트, 회로기판용 시트, 및 디스플레이용 회로기판 KR20100122076A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008018903A JP5063389B2 (ja) 2008-01-30 2008-01-30 回路基板用樹脂シート、回路基板用シート、及びディスプレイ用回路基板
JPJP-P-2008-018903 2008-01-30

Publications (1)

Publication Number Publication Date
KR20100122076A true KR20100122076A (ko) 2010-11-19

Family

ID=40912931

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107016581A KR20100122076A (ko) 2008-01-30 2009-01-28 회로기판용 수지시트, 회로기판용 시트, 및 디스플레이용 회로기판

Country Status (6)

Country Link
US (1) US8445092B2 (ko)
JP (1) JP5063389B2 (ko)
KR (1) KR20100122076A (ko)
CN (1) CN101933070A (ko)
TW (1) TW200941071A (ko)
WO (1) WO2009096593A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017535946A (ja) * 2014-11-05 2017-11-30 エーファウ・グループ・エー・タルナー・ゲーエムベーハー 製品基板をコーティングするための方法と装置
CN108463891B (zh) * 2016-01-20 2020-09-22 歌尔股份有限公司 微发光二极管转移方法及制造方法
EP3373712B1 (fr) * 2017-03-09 2023-03-29 MGI Digital Technology Procédé de dépôt de traces conductrices

Family Cites Families (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6262422A (ja) * 1985-09-13 1987-03-19 Sony Corp 磁気記録媒体
DE3779476T2 (de) 1986-03-07 1993-01-28 Matsushita Electric Ind Co Ltd Loeschbare optische platte mit optisch transparentem substrat.
US4794133A (en) 1988-01-04 1988-12-27 Desoto, Inc. Acrylated polyurethanes based on polyoxytetramethylene glycols extended with ethylenically unsaturated dicarboxylic acids
CA2038117A1 (en) 1990-03-29 1991-09-30 Mahfuza B. Ali Controllable radiation curable photoiniferter prepared adhesives for attachment of microelectronic devices and a method of attaching microelectronic devices therewith
DE69217693T2 (de) 1991-04-17 1997-06-12 Technology Co Ag Optisches Flüssigkristallelement, Flüssigkristallanzeigeelement und Flüssigkristall-Projektionsanzeigegerät das dieses Element verwendet
JP3388674B2 (ja) 1996-04-19 2003-03-24 リンテック株式会社 エネルギー線硬化型感圧接着剤組成物およびその利用方法
TW430672B (en) 1997-07-03 2001-04-21 Sumitomo Chemical Co A photo-curing resin composition for DVD
JP2001026759A (ja) 1999-04-28 2001-01-30 Bridgestone Corp 光学機能部材一体型表示装置用接着剤組成物、接着剤フィルム、接着剤フィルム積層体、光学機能部材一体型表示装置及びその製造方法
KR100711423B1 (ko) 2000-03-14 2007-05-02 린텍 가부시키가이샤 점착제 조성물, 그것을 사용한 점착시트 및 점착성 광학부재
WO2001083627A1 (fr) 2000-04-27 2001-11-08 Dainippon Ink And Chemicals, Inc. Composition de revetement a base d'eau durcissable aux rayons d'energie actinique, matiere metallique enduite du film durci de la composition, procede de production, et procede de liaison de la matiere metallique enduite
US6472065B1 (en) 2000-07-13 2002-10-29 3M Innovative Properties Company Clear adhesive sheet
JP2002214588A (ja) * 2001-01-15 2002-07-31 Seiko Epson Corp 電気光学装置とその製造方法
JP3733418B2 (ja) 2001-04-16 2006-01-11 シャープ株式会社 粘接着シート、積層シート及び液晶表示装置
JP2002344011A (ja) 2001-05-15 2002-11-29 Sony Corp 表示素子及びこれを用いた表示装置
JP3696131B2 (ja) * 2001-07-10 2005-09-14 株式会社東芝 アクティブマトリクス基板及びその製造方法
JP2003103696A (ja) 2001-09-27 2003-04-09 Hitachi Chem Co Ltd 凹凸を形成するための版、その製造方法、それを用いた電磁波シールド材料、その製造方法、並びにその電磁波シールド材料を用いた電磁波遮蔽構成体及び電磁波シールドディスプレイ
JP4359411B2 (ja) 2001-10-09 2009-11-04 リンテック株式会社 光ディスク製造用シート
JP4002746B2 (ja) * 2001-10-23 2007-11-07 株式会社小糸製作所 不飽和ポリエステル樹脂組成物およびその硬化物、ならびにランプ反射鏡基体
TW578222B (en) 2002-01-11 2004-03-01 Mitsui Chemicals Inc Semiconductor wafer surface protective adhesive tape and backside process method of semiconductor wafer using the same
JP2003207764A (ja) 2002-01-16 2003-07-25 Sumitomo Bakelite Co Ltd 表示素子用プラスチック基板および液晶表示装置
JP4008246B2 (ja) 2002-01-28 2007-11-14 住友ベークライト株式会社 複合体組成物、及びこれを架橋させてなる成形硬化物
JP2003248436A (ja) 2002-02-27 2003-09-05 Ishikawa Seisakusho Ltd 大画面平面ディスプレイ装置並びにその製造方法及び製造装置
US20050245635A1 (en) 2002-06-14 2005-11-03 Dainippon Ink And Chemicals, Inc. Photocurable composition for liquid-crystal panel sealing and liquid-crystal panel
US7239999B2 (en) * 2002-07-23 2007-07-03 Intel Corporation Speed control playback of parametric speech encoded digital audio
JP4333100B2 (ja) * 2002-08-20 2009-09-16 東亞合成株式会社 活性エネルギー線硬化型粘着剤及び粘着シート
JP3474187B1 (ja) 2002-11-19 2003-12-08 英樹 松村 画素制御素子の選択転写方法、及び、画素制御素子の選択転写方法に使用される画素制御素子の実装装置
US7585703B2 (en) 2002-11-19 2009-09-08 Ishikawa Seisakusho, Ltd. Pixel control element selection transfer method, pixel control device mounting device used for pixel control element selection transfer method, wiring formation method after pixel control element transfer, and planar display substrate
US7001662B2 (en) 2003-03-28 2006-02-21 Matsushita Electric Industrial Co., Ltd. Transfer sheet and wiring board using the same, and method of manufacturing the same
JP2004319976A (ja) 2003-03-28 2004-11-11 Matsushita Electric Ind Co Ltd 転写シート及びそれを用いた配線基板とその製造方法
JP2005135995A (ja) 2003-10-28 2005-05-26 Matsushita Electric Works Ltd 回路部品内蔵モジュール、回路部品内蔵モジュールの製造方法、および多層構造回路部品内蔵モジュール、多層構造回路部品内蔵モジュールの製造方法
JP4875340B2 (ja) * 2004-10-06 2012-02-15 リンテック株式会社 ディスプレイ用の回路基板シートの製造方法及び該製造方法に用いる回路基板用シート
US20060082002A1 (en) 2004-10-06 2006-04-20 Lintec Corporation Sheet for circuit substrates and sheet of a circuit substrate for displays
US7737538B2 (en) 2007-11-08 2010-06-15 Visera Technologies Company Limited Semiconductor package

Also Published As

Publication number Publication date
US20110048779A1 (en) 2011-03-03
TW200941071A (en) 2009-10-01
CN101933070A (zh) 2010-12-29
JP2009180880A (ja) 2009-08-13
WO2009096593A1 (ja) 2009-08-06
US8445092B2 (en) 2013-05-21
JP5063389B2 (ja) 2012-10-31

Similar Documents

Publication Publication Date Title
KR101573754B1 (ko) (메타)아크릴레이트 화합물, 이를 함유하는 수지 조성물, 그 경화물 및 광학 렌즈 시트용 에너지선 경화형 수지 조성물 및 그 경화물
JP6172753B2 (ja) ポリウレタン化合物及びそれを含有する樹脂組成物
KR101230761B1 (ko) 회로기판용 시트 및 디스플레이용 회로기판 시트
JP6128604B2 (ja) 樹脂組成物
JP5020975B2 (ja) 画素制御素子埋め込み用ディスプレイ基板
JP2012168301A (ja) 金属細線の形成方法及びこれを用いたワイヤグリッド型偏光子の製造方法
WO2016039324A1 (ja) 樹脂組成物、重合性樹脂組成物及び感光性樹脂組成物並びにそれらの硬化物
JP2016012061A (ja) 光学レンズ用活性エネルギー線硬化性樹脂組成物
KR20100122076A (ko) 회로기판용 수지시트, 회로기판용 시트, 및 디스플레이용 회로기판
JP4875340B2 (ja) ディスプレイ用の回路基板シートの製造方法及び該製造方法に用いる回路基板用シート
TWI405512B (zh) 電路板的製造方法以及電路板
JP4763448B2 (ja) ディスプレイ用回路基板の製造方法及び該製造方法に用いる粘着剤シート
JP2023016875A (ja) 硬化性樹脂組成物及び積層体
JP2011195740A (ja) 活性光線硬化型レジストインキ用樹脂組成物
JP2007173381A (ja) 回路基板用シート及びそれを用いたチップ埋設回路基板
KR20080111518A (ko) 회로기판의 제조방법 및 그 방법에 의해 얻어진 회로기판
JPWO2009096594A1 (ja) 回路基板用樹脂シート、回路基板用シート、及びディスプレイ用回路基板
TW200846802A (en) Resin sheet for circuit substrate, sheet for circuit substrate and circuit substrate for display
JP2009251228A (ja) 基板用樹脂シート及び基板用シート
JP2011187845A (ja) 電子基板の製造方法
JP2010254869A (ja) 光硬化性粘着シート、及びそれを用いた光硬化性粘着層の形成方法
JP2010118444A (ja) 回路基板及び回路基板の製造方法
JP2007173380A (ja) 回路基板用シート、その製造方法及びチップ埋設回路基板
JP2024001680A (ja) プラスチック製フィルム又はシート用活性エネルギー線硬化型接着剤組成物
JP2010097971A (ja) チップ搭載基板用樹脂シート、チップ搭載基板用シート、及びチップ搭載基板

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid