KR20100113973A - 칩형 퓨즈와 그 제조방법 - Google Patents

칩형 퓨즈와 그 제조방법 Download PDF

Info

Publication number
KR20100113973A
KR20100113973A KR1020097025592A KR20097025592A KR20100113973A KR 20100113973 A KR20100113973 A KR 20100113973A KR 1020097025592 A KR1020097025592 A KR 1020097025592A KR 20097025592 A KR20097025592 A KR 20097025592A KR 20100113973 A KR20100113973 A KR 20100113973A
Authority
KR
South Korea
Prior art keywords
film
fuse
glass
chip
electrode
Prior art date
Application number
KR1020097025592A
Other languages
English (en)
Other versions
KR101015419B1 (ko
Inventor
아츠시 히라이즈미
타츠키 히라노
코지 나카니시
Original Assignee
가마야 덴끼 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가마야 덴끼 가부시끼가이샤 filed Critical 가마야 덴끼 가부시끼가이샤
Publication of KR20100113973A publication Critical patent/KR20100113973A/ko
Application granted granted Critical
Publication of KR101015419B1 publication Critical patent/KR101015419B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H69/00—Apparatus or processes for the manufacture of emergency protective devices
    • H01H69/02—Manufacture of fuses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H85/00—Protective devices in which the current flows through a part of fusible material and this current is interrupted by displacement of the fusible material when this current becomes excessive
    • H01H85/02—Details
    • H01H85/04—Fuses, i.e. expendable parts of the protective device, e.g. cartridges
    • H01H85/041—Fuses, i.e. expendable parts of the protective device, e.g. cartridges characterised by the type
    • H01H85/0411—Miniature fuses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H85/00—Protective devices in which the current flows through a part of fusible material and this current is interrupted by displacement of the fusible material when this current becomes excessive
    • H01H85/02—Details
    • H01H85/04—Fuses, i.e. expendable parts of the protective device, e.g. cartridges
    • H01H85/05—Component parts thereof
    • H01H85/055—Fusible members
    • H01H85/08—Fusible members characterised by the shape or form of the fusible member
    • H01H85/10—Fusible members characterised by the shape or form of the fusible member with constriction for localised fusing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H85/00—Protective devices in which the current flows through a part of fusible material and this current is interrupted by displacement of the fusible material when this current becomes excessive
    • H01H85/02—Details
    • H01H85/04—Fuses, i.e. expendable parts of the protective device, e.g. cartridges
    • H01H85/05—Component parts thereof
    • H01H85/165—Casings
    • H01H85/17—Casings characterised by the casing material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01H—ELECTRIC SWITCHES; RELAYS; SELECTORS; EMERGENCY PROTECTIVE DEVICES
    • H01H85/00—Protective devices in which the current flows through a part of fusible material and this current is interrupted by displacement of the fusible material when this current becomes excessive
    • H01H85/02—Details
    • H01H85/04—Fuses, i.e. expendable parts of the protective device, e.g. cartridges
    • H01H85/041—Fuses, i.e. expendable parts of the protective device, e.g. cartridges characterised by the type
    • H01H85/0411—Miniature fuses
    • H01H2085/0414—Surface mounted fuses

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Fuses (AREA)

Abstract

종래와 동일한 정도의 용단특성을 유지하고, 내부저항값의 상승을 충분히 저감할 수 있는 안전성이 우수한 칩형 퓨즈를 제공한다. 이 칩형 퓨즈는, 글레이즈층을 갖는 절연기판과, 글레이즈층 위에 설치한 용단 협소부를 갖는 퓨즈막과, 퓨즈막의 상면 양단 부분에 형성한 표면전극과, 적어도 퓨즈막 상면에 설치한 유리막과, 유리막 및 유리막을 설치한 퓨즈막을 덮는 수지층으로 이루어지는 오버코트막과, 단면전극을 구비하고, 표면전극이 형성되지 않은 퓨즈막 상면 부분에는 유리막이, 퓨즈막의 측면에는 오버코트막이 접하여 설치된 구조를 갖는다.
글레이즈층, 절연기판, 용단 협소부, 퓨즈막, 표면전극, 유리막, 수지층, 오버코트막, 단면전극, 칩형 퓨즈.

Description

칩형 퓨즈와 그 제조방법{CHIP-TYPE FUSE AND METHOD OF MANUFACTURING THE SAME}
본 발명은 집적회로 등의 회로에서의 이상(異常)전류에 대하여, 회로를 보호하기 위한 칩형 퓨즈 및 그 제조방법에 관한 것이다.
일반적으로, 칩형 퓨즈란 알루미나의 세라믹 기판인 절연기판 위에 설치한 하지(下地) 유리막의 위에, 중앙부에 용단 협소부를 형성한 퓨즈막과, 그 양단에 표면전극을 형성하고, 또한 퓨즈막 위의 전체면에 보호막을 형성하고 있다.
이 보호막으로서는, 예를 들면, 도 4에 도시하는 바와 같이, 절연기판(101)의 전체 상면에 설치한 글레이즈막으로서의 유리 글레이즈막(102)의 위에, 용단 협소부(106)를 갖는 퓨즈막(103)을 형성하고, 그 위에 상기 글레이즈막보다 약간 내측의 상면에 전체가 사각형의 유리막(104)을 보호막으로서 형성한 것이 있다(특허문헌 1). 또, 도 5에 도시하는 바와 같이, 하지 유리 글레이즈막(1O2) 위의 퓨즈막(103)의 전체면을 수지층의 보호막(105)으로 피막한 것도 알려져 있다(특허문헌 2).
또한, 도 6에 도시하는 바와 같이, 퓨즈막(103)의 형상을 따라, 그 전체면을 유리막(107)으로 덮고, 그 위의 전체를 보호막(108)으로 하여 수지층으로 피복한 것도 있다(특허문헌 3).
그렇지만, 특허문헌 1의 발명에서는, 퓨즈막(103)의 전체면을 크게 유리막(104)의 보호막으로 덮고 있으므로, 퓨즈막(103)의 용단이 순간적으로 행해지지 않아, 내부저항값이 상승하여, 당초 예정한 저항값으로 회로 전체를 보호하는 것이 곤란하다.
특허문헌 2의 발명에서는, 보호막으로서 수지층을 채용하므로, 특허문헌 1의 발명과 같은 내부저항값의 상승은 적지만, 용단특성도 상승하지 않고, 따라서, 용단이 순간적으로 행해지지 않는다고 하는 결점이 있다.
특허문헌 3의 발명에서는, 퓨즈막(103)의 전체면을 유리막 및 수지층으로 피복하는 구성을 채용하므로, 내부저항값의 상승을 억제하여, 용단특성도 향상된다. 그러나, 이러한 구성의 퓨즈에 대단히 큰 전류가 흐르면, 용단 협소부를 포함하는 퓨즈막(103)을 덮는 유리막이 폭발, 비산한다고 하는 문제가 생기는 경우가 있다.
[선행기술문헌]
특허문헌 1: 일본 특개평 9-063454호 공보
특허문헌 2: 일본 특개 2008-052989호 공보
특허문헌 3: 일본 특개평 10-050198호 공보
(발명의 개요)
(발명이 해결하고자 하는 과제)
본 발명의 과제는 특허문헌 3에 기재된 퓨즈와 동일한 정도의 용단특성을 유지하고, 내부저항값의 상승을 충분히 저감할 수 있으며, 게다가 큰 전류가 흐른 경우에도 유리막의 폭발 및 비산을 충분히 방지할 수 있는 칩형 퓨즈를 제공하는 것에 있다.
본 발명의 다른 과제는 상기 본 발명의 칩형 퓨즈를, 용이하게, 또한 공업적으로도 효율 좋게 생산할 수 있는 칩형 퓨즈의 제조방법을 제공하는 것에 있다.
(과제를 해결하기 위한 수단)
본 발명에 의하면, 글레이즈층을 갖는 절연기판과, 이 글레이즈층 위에 설치한 용단 협소부를 갖는 퓨즈막과, 이 퓨즈막의 상면 양단 부분에 형성한 표면 전극과, 적어도 퓨즈막 상면에 설치한 유리막과, 이 유리막 및 이 유리막을 설치한 퓨즈막을 덮는 수지층으로 이루어지는 오버코트막과, 단면 전극을 구비하고,
표면전극이 형성되어 있지 않은 상기 퓨즈막 상면 부분에는 유리막이, 퓨즈막의 측면에는 오버코트막이 접하여 설치된 구조를 갖는 칩형 퓨즈가 제공된다.
또 본 발명에 의하면, 분할에 의해 복수의 칩을 얻기 위한 슬릿을 종횡으로 복수 갖고, 또한 표면에 글레이즈층을 설치한 칩 형성 부분이 집합한 집합 절연기판을 준비하는 공정(a)과, 각 칩 형성 부분 위에 퓨즈막을 형성하기 위하여, 상기 글레이즈층 위에 퓨즈막을 형성하는 공정(b)과, 각 칩 형성 부분의 퓨즈막의 상면 양단 부분에 표면전극을 형성하는 공정(c)과, 적어도 표면전극을 형성하고 있지 않은 상기 퓨즈막 위에 유리막을 형성하는 공정(d)과, 상기 퓨즈막 위에 유리막을 적층한 개소를 부분적으로 동시에 제거하여 용단 협소부를 형성함과 아울러, 제거한 개소의 퓨즈막의 측면을 노출시키는 공정(e)과, 상기 표면전극의 양단을 일부 남기고, 상기 유리막 및 상기 노출한 퓨즈막의 측면을 수지층에 의해 피복하여 오버코트막을 형성하는 공정(f)과, 단면전극을 형성하기 위하여, 집합 절연기판의 종횡의 슬릿의 일방을 따라 분할하여, 단면전극을 형성하는 공정과(g)과, 공정(g)에서 분할하지 않은, 집합 절연기판의 타방의 슬릿을 따라 분할하여 각 칩을 얻는 공정(h)을 포함하는 칩형 퓨즈의 제조방법이 제공된다.
(발명의 효과)
본 발명의 칩형 퓨즈에서는, 용단 협소부를 포함하는 퓨즈막의 상면을 유리막으로 보호하고, 그 측면을 수지층으로 이루어지는 오버코트막으로 보호하므로, 특허문헌 3에 기재된 퓨즈와 동일한 정도의 용단특성을 유지할 수 있고, 내부저항값을 저감할 수 있고, 또한 유리막의 융점을 글레이즈층의 융점보다 낮게 하는 구성 등을 채용함으로써, 대전류가 흐른 경우에도 퓨즈막 상면의 유리막이 보다 용융되기 쉬워져, 유리막의 폭발 및 비산을 충분히 방지할 수 있다. 따라서, 본 발명의 칩형 퓨즈는 특정값을 초과하는 전류에 대하여 회로 전체를 충분히 보호하고, 또한 내구성 및 안전성이 우수하다.
본 발명의 제조방법에서는, 특히, 공정(e)을 포함하므로, 본 발명의 칩형 퓨즈를 용이하게, 공업적으로도 효율 좋게 제조할 수 있고, 또한 종래품인 도 6에 도시하는, 퓨즈막의 주위에 유리막을 형성하고나서 오버코트막인 수지층을 형성하는 것보다도, 유리막의 두께가 퓨즈막 위에 균등하게 되어, 칩형 퓨즈의 품질의 균등성을 높일 수 있다.
도 1은 본 발명의 칩형 퓨즈의 도 2에서의 A-A 단면도이다.
도 2는 도 1의 B-B 단면도이다.
도 3은 도 1의 C-C 단면도이다.
도 4는 종래의 칩형 퓨즈의 도 3에 대응하는 단면도이다.
도 5는 종래의 다른 칩형 퓨즈의 도 3에 대응하는 단면도이다.
도 6은 종래의 다른 칩형 퓨즈의 도 3에 대응하는 단면도이다.
(발명을 실시하기 위한 형태)
이하에, 도면을 참조하여 본 발명의 바람직한 형태를 설명하는데, 본 발명은 이것들에 한정되지 않는다.
본 발명의 칩형 퓨즈로서는 도 1 내지 도 3에 도시되는 것을 예시할 수 있다. 1은 절연기판이며, 이 절연기판(1) 위의 상부 전체면에는, 글레이즈층(2)이 형성되고, 이 글레이즈층 위에는 길이방향이 글레이즈층과 동일한 길이이고 폭방향이 양단으로부터 약간 내측에 위치하는, 중앙부에 용단 협소부(6)를 갖는 퓨즈막(3)이 겹쳐져 있다.
상기 절연기판(1)으로서는, 예를 들면, 알루미나 세라믹 기판, 질화 알루미나 기판, MgO·SiO2를 주성분으로 하는 스테아타이트 세라믹 기판, 2MgO·SiO2를 주성분으로 하는 포스테라이트 세라믹 기판을 들 수 있지만, 본 발명의 효과를 더욱 발휘할 수 있는 알루미나 세라믹 기판의 사용이 바람직하다.
상기 글레이즈층(2)은 SiO2, BaO, CaO, Al2O3, B2O3, ZrO2 등의 유리질 성분을 조합한 유리, 예를 들면, SiO2-Al2O3-CaO계 유리를 들 수 있고, 또 필요에 따라 스피넬 구조를 갖는 흑색 무기안료를 함유시킬 수도 있다.
퓨즈막(3)의 양단부 위에는, 이 퓨즈막(3)과 동일한 폭의 표면전극(7)이 설치되어 있다. 또, 도 2에 나타내는 사선부분은 퓨즈막(3)의 상면에 형성된 유리막(8)이며, 이 유리막(8)은 도 1 및 2에 도시하는 바와 같이 일부가 표면전극(7)에 겹쳐져 있다.
유리막(8)은 글레이즈층(2)과 마찬가지로 유리질 성분으로 형성되고, 대전류가 흐른 경우에도, 유리막의 폭발 및 비산을 보다 충분하게 방지하기 위하여, 글레이즈층(2)의 융점보다 낮은 재료로 형성되는 것이 바람직하다. 예를 들면, SiO2-Bi2O3-B2O3계의 유리나 붕규산납계 유리에 의해 형성되는 것이 바람직하다.
상기 유리막(8) 및 이 유리막(8)을 설치한 퓨즈막(3)은 수지층의 오버코트막(9)으로 피복되어 있다. 여기에서, 도 3에 도시되는 바와 같이, 표면전극(7)이 형성되지 않은 상기 퓨즈막(3) 상면 부분에는 유리막(8)이, 퓨즈막(3)의 측면에는 오버코트막(9)이 접하여 설치되어 있다.
오버코트막(9)을 형성하는 수지층으로서는 내열성을 갖는, 예를 들면, 실리콘 수지, 에폭시 수지에 의해 형성할 수 있다.
본 발명의 칩형 퓨즈에서는, 도 1에 도시되는 바와 같이, 표면전극(7)에 대항하도록, 절연기판(1)의 이면에 이면전극(7')을 설치할 수 있고, 이 표면전극(7) 및 이면전극(7')의 일부를 피복하도록 절연기판(1)의 양단부에는 단면전극(10), 및 이 단면전극(10)을 피복하도록 단자전극(11)이 설치되어 있다.
다음에, 본 발명의 칩형 퓨즈의 제조방법을 이하에 설명한다.
본 발명의 제조방법은, 분할에 의해 복수의 칩을 얻기 위한 슬릿을 종횡으로 복수 갖고, 또한 표면에 글레이즈층을 설치한 칩 형성 부분이 집합한 집합 절연기판을 준비하는 공정(a)을 포함한다.
이러한 집합 절연기판은, 종래, 칩형 퓨즈의 제조에 사용되고 있는 공지의 기판을 사용할 수 있다. 또, 절연기판 위에 글레이즈층을 형성하기 위한 글레이즈용 페이스트를 인쇄하고, 소성한 후, 레이저광 등에 의해 원하는 종횡의 슬릿을 설치하여 집합 절연기판을 사용할 수도 있다.
본 발명의 제조방법은 상기 집합 절연기판의 각 칩 형성 부분 위에 퓨즈막을 형성하기 위하여, 상기 글레이즈층 상에 퓨즈막을 형성하는 공정(b)을 포함한다.
공정(b)에서, 퓨즈막의 형성은 공지의 방법 등에 의해 행할 수 있고, 예를 들면, 금 또는 은 등의 귀금속을 포함하는 금속 유기물 페이스트를 사용하여, 칩 형성 부분의 길이 방향의 길이와 동일한 길이이고, 폭방향이 약간 짧게 내측에 위치하는 것과 같은 패턴 등에 의해 스크린인쇄 하고, 소성하는 방법에 의해 형성할 수 있다. 소성 조건은, 금속 유기물 페이스트의 종류 등에 따라 적당하게 선택할 수 있다.
본 발명의 제조방법은 각 칩 형성 부분의 퓨즈막의 상면 양단 부분에 표면전극을 형성하는 공정(c)을 포함한다.
공정(c)에서, 표면전극의 형성은 공지의 방법 등에 의해 행할 수 있고, 예를 들면, 각 퓨즈 형성부분에서의 퓨즈막의 양단에 폭을 동일하게 하도록, 표면전극의 형성 재료, 예를 들면, 후막 은 페이스트 등을 스크린인쇄하고, 소성하는 방법에 의해 형성할 수 있다. 소성 조건은, 표면전극의 형성 재료의 종류 등에 따라 적당하게 선택할 수 있지만, 공정(b)에서 형성한 퓨즈막의 정밀도를 유지하기 위하여, 공정(b)에서의 소성온도보다도 낮은 온도에서 행하는 것이 바람직하다.
본 발명의 제조방법은 적어도 표면전극을 형성하고 있지 않은 상기 퓨즈막 위에 유리막을 형성하는 공정(d)을 포함한다.
공정(d)에서, 유리막의 형성은, 유리질 성분을 포함하는 페이스트를, 적어도 퓨즈막 위에, 또는 이 퓨즈막 및 표면전극의 일부에 겹쳐지도록 스크린인쇄하고, 소성하는 방법에 의해 형성할 수 있다. 소성 조건은 유리막을 형성하는 재료의 종류 등에 따라 적당하게 선택할 수 있지만, 공정(b)에서 형성한 퓨즈막의 정밀도를 유지하기 위하여, 공정(b)에서의 소성온도보다도 낮은 온도에서, 또, 공정(c)에서 형성한 표면전극의 소성온도와 동일한 정도의 온도에서 행하는 것이 바람직하다.
또한 유리막을 형성하는 재료의 융점은 본 발명의 효과를 보다 개선하기 위하여, 공정(a)에서 준비한 집합 절연기판의 글레이즈층의 융점보다도 저융점으로 하는 것이 바람직하다. 예를 들면, 글레이즈층을 SiO2-Al2O3-CaO계 유리 페이스트에 의해 형성한 경우에는, 유리막은 이것보다 저융점의 붕규산납계 유리 페이스트를 사용하여 형성할 수 있다.
본 발명의 제조방법은, 상기 퓨즈막 위에 유리막을 적층한 개소를 부분적으로 동시에 제거하여 용단 협소부를 형성함과 아울러, 제거한 개소의 퓨즈막의 측면을 노출시키는 공정(e)을 포함한다.
공정(e)은 퓨즈막과 유리막을 동시에 제거하여, 도 2에 도시하는 바와 같은 퓨즈막(3)의 중앙부에 용단 협소부(6)를 설치하고, 이것에 의해, 도 3에 도시하는 바와 같이 퓨즈막(3)의 상면에는 유리막(8)이 접하여 형성되고, 상기 제거한 개소의 퓨즈막(3)의 측면이 노출되는 구성을 형성하는 공정이다.
상기 퓨즈막과 유리막을 동시에 제거함으로써, 상기 원하는 구성을 용이하게, 또한 효율적으로 형성할 수 있다. 이러한 제거는, 예를 들면, 레이저법이나, 샌드 블라스트법에 의해 실시할 수 있다.
본 발명의 제조방법은, 상기 표면전극의 양단을 일부 남기고, 상기 유리막 및 상기 노출된 퓨즈막의 측면을 수지층에 의해 피복하여 오버코트막을 형성하는 공정(f)을 포함한다.
공정(f)은, 도 3에 도시되는 바와 같이, 표면전극(7)이 형성되지 않은 상기 퓨즈막(3) 상면 부분에 유리막(8)을 갖는 퓨즈막(3)의 측면, 및 표면전극(7)의 일부와 유리막(8) 전체를 보호하는 오버코트막(9)을 형성하는 공정이다.
오버코트막은 내열성을 갖는 예를 들면 실리콘 수지, 에폭시 수지 등의 수지층을 공지의 방법 등에 의해 형성할 수 있다.
본 발명의 제조방법은, 단면전극을 형성하기 위하여, 집합 절연기판의 종횡의 슬릿의 일방을 따라 분할하여, 단면전극을 형성하는 공정(g)을 포함한다.
공정(g)은 집합 절연기판의 1차 분할을 실시하고, 예를 들면, 공지의 방법으로 단면전극을 형성하는 공정이다. 이 공정(g)에서는, 예를 들면, 집합 절연기판의 1차 분할 전, 또는 이 1차 분할 후로서, 단면전극의 형성 전에, 도 1에 도시되는 바와 같이 이면전극(7')을 형성할 수도 있다.
이면전극의 형성은, 예를 들면, 스퍼터법이나 스크린인쇄법에 의해, 니켈과 크롬의 합금이나, 도전성 수지 페이스트를 사용하여 행할 수 있다.
본 발명의 제조방법은, 공정(g)에서 분할하지 않은, 집합 절연기판의 타방의 슬릿을 따라 분할하여 각 칩을 얻는 공정(h)을 포함한다.
공정(h)은 집합 절연기판에 형성된 각 칩 형성용 부분을 2차 분할에 의해 최종적으로 낱개로 분할하는 공정이다.
공정(h) 후에는, 칩형 퓨즈를 회로에 실장하기 위하여, 예를 들면, 구리, 니켈, 및 주석 등으로 이루어지는 각 층을 도금에 의해 형성하고, 도 1에 도시되는 바와 같이, 단면전극(10)을 피복하도록 단자전극(11)을 설치할 수 있다.
(부호의 설명)
1 절연기판 2 글레이즈층
3 퓨즈막 6 용단 협소부
7 표면전극 7' 이면전극
8 유리층 9 오버코트막
10 단면전극 11 단자전극

Claims (3)

  1. 글레이즈층을 갖는 절연기판과, 이 글레이즈층 위에 설치한 용단 협소부를 갖는 퓨즈막과, 이 퓨즈막의 상면 양단 부분에 형성한 표면전극과, 적어도 퓨즈막 상면에 설치한 유리막과, 이 유리막 및 이 유리막을 설치한 퓨즈막을 덮는 수지층으로 이루어지는 오버코트막과, 단면전극을 구비하고,
    표면전극이 형성되지 않은 상기 퓨즈막 상면 부분에는 유리막이, 퓨즈막의 측면에는 오버코트막이 접하여 설치된 구조를 갖는 것을 특징으로 하는 칩형 퓨즈.
  2. 제 1 항에 있어서, 유리막이 글레이즈층의 융점보다 낮은 재료로 형성되어 있는 것을 특징으로 하는 칩형 퓨즈.
  3. 분할에 의해 복수의 칩을 얻기 위한 슬릿을 종횡으로 복수 갖고, 또한 표면에 글레이즈층을 설치한 칩 형성 부분이 집합한 집합 절연기판을 준비하는 공정(a)과,
    각 칩 형성 부분 위에 퓨즈막을 형성하기 위하여, 상기 글레이즈층 위에 퓨즈막을 형성하는 공정(b)과,
    각 칩 형성 부분의 퓨즈막의 상면 양단 부분에 표면전극을 형성하는 공정(c)과,
    적어도 표면전극을 형성하지 않은 상기 퓨즈막 위에 유리막을 형성하는 공 정(d)과,
    상기 퓨즈막 위에 유리막을 적층한 개소를 부분적으로 동시에 제거하여 용단 협소부를 형성함과 아울러, 제거한 개소의 퓨즈막의 측면을 노출시키는 공정(e)과,
    상기 표면전극의 양단을 일부 남기고, 상기 유리막 및 상기 노출한 퓨즈막의 측면을 수지층에 의해 피복하여 오버코트막을 형성하는 공정(f)과,
    단면전극을 형성하기 위하여, 집합 절연기판의 종횡의 슬릿의 일방을 따라 분할하고, 단면전극을 형성하는 공정(g)과,
    공정(g)에서 분할하지 않은, 집합 절연기판의 타방의 슬릿을 따라 분할하여 각 칩을 얻는 공정(h)을 포함하는 것을 특징으로 하는 칩형 퓨즈의 제조방법.
KR1020097025592A 2009-03-30 2009-10-13 칩형 퓨즈와 그 제조방법 KR101015419B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2009-083338 2009-03-30
JP2009083338 2009-03-30

Publications (2)

Publication Number Publication Date
KR20100113973A true KR20100113973A (ko) 2010-10-22
KR101015419B1 KR101015419B1 (ko) 2011-02-22

Family

ID=42935856

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020097025592A KR101015419B1 (ko) 2009-03-30 2009-10-13 칩형 퓨즈와 그 제조방법

Country Status (5)

Country Link
KR (1) KR101015419B1 (ko)
CN (1) CN101933113B (ko)
HK (1) HK1148109A1 (ko)
TW (1) TWI397940B (ko)
WO (1) WO2010116553A1 (ko)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103996583B (zh) * 2013-03-18 2017-02-08 南京萨特科技发展有限公司 一种微型贴片式耐高压保护元件及其制备方法
CN107706066A (zh) * 2017-10-12 2018-02-16 东莞市贝特电子科技股份有限公司 超小型贴片保险丝
JP6947139B2 (ja) * 2018-08-29 2021-10-13 株式会社オートネットワーク技術研究所 過電流遮断ユニット
CN110828243B (zh) * 2019-11-06 2021-04-30 南京隆特电子有限公司 一种薄膜型熔断器及制造方法
CN112362662A (zh) * 2020-10-27 2021-02-12 航天科工防御技术研究试验中心 一种片式熔断器失效点的分析方法及装置
CN114765084A (zh) * 2021-01-12 2022-07-19 国巨电子（中国）有限公司 保险丝电阻器及其制造方法

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08102244A (ja) * 1994-09-29 1996-04-16 Kyocera Corp チップヒューズ
JPH09129115A (ja) * 1995-10-30 1997-05-16 Kyocera Corp チップヒューズ
CN1225192A (zh) * 1996-06-07 1999-08-04 保险丝公司 面装型保险丝及其制造方法
JPH1050198A (ja) * 1996-07-30 1998-02-20 Kyocera Corp チップヒューズ素子
JPH1050191A (ja) * 1996-07-30 1998-02-20 Kyocera Corp チップヒューズ素子の製造方法
DE19704097A1 (de) * 1997-02-04 1998-08-06 Wickmann Werke Gmbh Elektrisches Sicherungselement
CN100555500C (zh) * 2006-09-04 2009-10-28 广东风华高新科技股份有限公司 厚膜片式保险丝及其制造方法

Also Published As

Publication number Publication date
TW201036023A (en) 2010-10-01
CN101933113B (zh) 2015-03-11
KR101015419B1 (ko) 2011-02-22
CN101933113A (zh) 2010-12-29
HK1148109A1 (en) 2011-08-26
WO2010116553A1 (ja) 2010-10-14
TWI397940B (zh) 2013-06-01

Similar Documents

Publication Publication Date Title
US10453593B2 (en) Chip resistor and method for manufacturing the same
KR101015419B1 (ko) 칩형 퓨즈와 그 제조방법
US7782173B2 (en) Chip resistor
JP7546012B2 (ja) チップ抵抗器
US6153256A (en) Chip resistor and method of making the same
US10290402B2 (en) Chip resistor and method of making the same
JP2008235523A (ja) 抵抗素子を有する電子部品およびその製造法
JP2006286224A (ja) チップ型ヒューズ
JP5255899B2 (ja) チップ抵抗器の製造方法及びチップ抵抗器
JP2007227718A (ja) 抵抗素子を有する電子部品およびその製造法
JP4460647B1 (ja) チップ型ヒューズとその製造方法
JP2006319260A (ja) チップ抵抗器
JP2022012055A (ja) 抵抗器
JP2005078874A (ja) ジャンパーチップ部品及びジャンパーチップ部品の製造方法
JP2021005683A (ja) チップ抵抗器
US12125616B2 (en) Chip resistor
WO2014084197A1 (ja) 薄膜サージアブソーバ、薄膜ディバイス及びこれらの製造方法
US20230274861A1 (en) Chip resistor
JP2005268300A (ja) チップ抵抗器およびその製造方法
JPH04280401A (ja) チップ抵抗器及びその製造方法
JP6650572B2 (ja) 回路保護素子の製造方法
JP2003151425A (ja) チップ型電流ヒューズ及びその製造方法
JPH08236004A (ja) チップヒューズ及びその製造方法
JPH0778701A (ja) ネットワーク抵抗器とその製造方法
JP2005079235A (ja) ジャンパーチップ部品及びジャンパーチップ部品の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
A302 Request for accelerated examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140117

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150115

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151228

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161230

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171228

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190103

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20191231

Year of fee payment: 10