JP4460647B1 - チップ型ヒューズとその製造方法 - Google Patents

チップ型ヒューズとその製造方法 Download PDF

Info

Publication number
JP4460647B1
JP4460647B1 JP2009550138A JP2009550138A JP4460647B1 JP 4460647 B1 JP4460647 B1 JP 4460647B1 JP 2009550138 A JP2009550138 A JP 2009550138A JP 2009550138 A JP2009550138 A JP 2009550138A JP 4460647 B1 JP4460647 B1 JP 4460647B1
Authority
JP
Japan
Prior art keywords
film
fuse
chip
glass
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2009550138A
Other languages
English (en)
Other versions
JPWO2010116553A1 (ja
Inventor
篤 平泉
立樹 平野
幸司 中西
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kamaya Electric Co Ltd
Original Assignee
Kamaya Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kamaya Electric Co Ltd filed Critical Kamaya Electric Co Ltd
Priority claimed from PCT/JP2009/067700 external-priority patent/WO2010116553A1/ja
Application granted granted Critical
Publication of JP4460647B1 publication Critical patent/JP4460647B1/ja
Publication of JPWO2010116553A1 publication Critical patent/JPWO2010116553A1/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Fuses (AREA)

Abstract

従来と同程度の溶断特性を維持し、内部抵抗値の上昇を十分低減できる安全性に優れたチップ型ヒューズを提供する。該チップ型ヒューズは、グレーズ層を有する絶縁基板と、グレーズ層上に設けた溶断狭小部を有するヒューズ膜と、ヒューズ膜の上面両端部分に形成した表電極と、少なくともヒューズ膜上面に設けたガラス膜と、ガラス膜及びガラス膜を設けたヒューズ膜を覆う樹脂層からなるオーバーコート膜と、端面電極とを備え、表電極が形成されていないヒューズ膜上面部分にはガラス膜が、ヒューズ膜の側面にはオーバーコート膜が接して設けられた構造を有する。
【選択図】図3

Description

本発明は、集積回路等の回路における異常電流に対して、回路を保護するためのチップ型ヒューズ及びその製造方法に関する。
一般に、チップ型ヒューズとしは、アルミナのセラミック基板である絶縁基板上に設けた下地ガラス膜の上に、中央部に溶断狭小部を形成したヒューズ膜と、その両端に表電極とを形成し、さらにヒューズ膜上全面に保護膜を形成している。
この保護膜としては、例えば、図4に示すように、絶縁基板101の全上面に設けたグレーズ膜としてのガラスグレーズ膜102の上に、溶断狭小部106を有するヒューズ膜103を形成し、その上に前記グレーズ膜よりやや内側の上面に全体が四角形のガラス膜104を保護膜として形成したものがある(特許文献1)。また、図5に示すように、下地ガラスグレース膜102上のヒューズ膜103の全面を樹脂層の保護膜105で被膜したものも知られている(特許文献2)。
さらに、図6に示すように、ヒューズ膜103の形状に沿って、その全面をガラス膜107で覆い、その上の全体を保護膜108として樹脂層で被覆したものもある(特許文献3)。
しかしながら、特許文献1の発明では、ヒューズ膜103の全面を大きくガラス膜104の保護膜で覆っているので、ヒューズ膜103の溶断が瞬時に行われず、内部抵抗値が上昇し、当初予定した抵抗値で回路全体を保護することが困難である。
特許文献2の発明では、保護膜として樹脂層を採用するので、特許文献1の発明のような内部抵抗値の上昇は少ないが、溶断特性も上昇せず、したがって、溶断が瞬時に行われないという欠点がある。
特許文献3の発明では、ヒューズ膜103の全面をガラス膜及び樹脂層で被覆する構成を採用するので、内部抵抗値の上昇を抑え、溶断特性も向上する。しかし、このような構成のヒューズに非常に大きな電流が流れと、溶断狭小部を含むヒューズ膜103を覆うガラス膜が爆発、飛散するという問題が生じる場合がある。
特開平9−063454号公報 特開2008−052989号公報 特開平10−050198号公報
本発明の課題は、特許文献3に記載のヒューズと同程度の溶断特性を維持し、内部抵抗値の上昇を十分低減でき、しかも大きな電流が流れた場合にもガラス膜の爆発及び飛散を十分に防止することが可能なチップ型ヒューズを提供することにある。
本発明の別の課題は、上記本発明のチップ型ヒューズを、容易に、かつ工業的にも効率良く生産することができるチップ型ヒューズの製造方法を提供することにある。
本発明によれば、グレーズ層を有する絶縁基板と、該グレーズ層上に設けた溶断狭小部を有するヒューズ膜と、該ヒューズ膜の上面両端部分に形成した表電極と、少なくともヒューズ膜上面に設けたガラス膜と、該ガラス膜及び該ガラス膜を設けたヒューズ膜を覆う樹脂層からなるオーバーコート膜と、端面電極とを備え、
表電極が形成されていない前記ヒューズ膜上面部分にはガラス膜が、ヒューズ膜の側面にはオーバーコート膜が接して設けられた構造を有するチップ型ヒューズが提供される。
また本発明によれば、分割により複数のチップを得るためのスリットを縦横に複数有し、かつ表面にグレーズ層を設けたチップ形成部分が集合した集合絶縁基板を準備する工程(a)と、各チップ形成部分上にヒューズ膜を形成するために、前記グレーズ層上にヒューズ膜を形成する工程(b)と、各チップ形成部分のヒューズ膜の上面両端部分に表電極を形成する工程(c)と、少なくとも表電極を形成していない前記ヒューズ膜上にガラス膜を形成する工程(d)と、前記ヒューズ膜上にガラス膜を積層した箇所を部分的に同時に除去して溶断狭小部を形成すると共に、除去した箇所のヒューズ膜の側面を露出させる工程(e)と、前記表電極の両端を一部残し、前記ガラス膜及び前記露出したヒューズ膜の側面を樹脂層により被覆してオーバーコート膜を形成する工程(f)と、端面電極を形成するために、集合絶縁基板の縦横のスリットの一方に沿って分割し、端面電極を形成する工程(g)と、工程(g)で分割していない、集合絶縁基板の他方のスリットに沿って分割して各チップを得る工程(h)を含む、チップ型ヒューズの製造方法が提供される。
本発明のチップ型ヒューズでは、溶断狭小部を含むヒューズ膜の上面をガラス膜で保護し、その側面を樹脂層からなるオーバーコート膜で保護するので、特許文献3に記載のヒューズと同程度の溶断特性が維持でき、内部抵抗値を低減することができ、かつガラス膜の融点をグレーズ層の融点より低くする構成等を採用することにより、大電流が流れた場合にもヒューズ膜上面のガラス膜がより溶融し易くなり、ガラス膜の爆発及び飛散を十分に防止することができる。従って、本発明のチップ型ヒューズは、特定値を超える電流に対して回路全体を十分に保護し、かつ耐久性及び安全性に優れる。
本発明の製造方法では、特に、工程(e)を含むので、本発明のチップ型ヒューズを容易に、工業的にも効率良く製造することができ、更に、従来品である図6に示す、ヒューズ膜の周囲にガラス膜を形成してからオーバーコート膜である樹脂層を形成するよりも、ガラス膜の肉厚がヒューズ膜上に均等になり、チップ型ヒューズの品質の均等性を高めることができる。
本発明のチップ型ヒューズの図2におけるA−A断面図である。 図1のB−B断面図である。 図1のC−C断面図である。 従来のチップ型ヒューズの図3に対応する断面図である。 従来の他のチップ型ヒューズの図3に対応する断面図である。 従来の別のチップ型ヒューズの図3に対応する断面図である。
以下に、図面を参照して本発明の好ましい形態を説明するが、本発明はこれらに限定されない。
本発明のチップ型ヒューズとしては、図1乃至図3に示されるものが例示できる。1は絶縁基板であり、該絶縁基板1上の上全面には、グレーズ層2が形成され、該グレーズ層上には長手方向がグレーズ層と同じ長さで幅方向を両端から若干内側に位置する、中央部に溶断狭小部6を有するヒューズ膜3が重層されている。
前記絶縁基板1としては、例えば、アルミナセラミック基板、窒化アルミナ基板、MgO・SiO2を主成分とするステアタイトセラミック基板、2MgO・SiO2を主成分とするフォルステライトセラミック基板が挙げられるが、本発明の効果をより発揮することが可能なアルミナセラミック基板の使用が好ましい。
前記グレーズ層2は、SiO2、BaO、CaO、Al2O3、B2O3、ZrO2等のガラス質成分を組み合わせたガラス、例えば、SiO2−Al2O3−CaO系ガラスが挙げられ、また必要によりスピネル構造を有する黒色無機顔料を含有させることもできる。
ヒューズ膜3の両端部上には、該ヒューズ膜3と同じ幅の表電極7が設けられている。また、図2に示す斜線部分は、ヒューズ膜3の上面に形成されたガラス膜8であり、該ガラス膜8は、図1及び2に示されるように一部が表電極7に重層されている。
ガラス膜8は、グレーズ層2と同様にガラス質成分で形成され、大電流が流れた場合にも、ガラス膜の爆発及び飛散をより十分に防止するために、グレーズ層2の融点より低い材料で形成されることが好ましい。例えばSiO2−Bi23−B23系のガラスやホウ珪酸鉛系ガラスにより形成されるのが好ましい。
前記ガラス膜8及び該ガラス膜8を設けたヒューズ膜3は、樹脂層のオーバーコート膜9で被覆されている。ここで、図3に示されるように、表電極7が形成されていない前記ヒューズ膜3上面部分にはガラス膜8が、ヒューズ膜3の側面にはオーバーコート膜9が接して設けられている。
オーバーコート膜9を形成する樹脂層としては、耐熱性を有する、例えば、シリコーン樹脂、エポキシ樹脂により形成することができる。
本発明のチップ型ヒューズにおいては、図1に示されるように表電極7に対抗するように、絶縁基板1の裏面に裏電極7’を設けることができ、該表電極7及び裏電極7’の一部を被覆するように絶縁基板1の両端部には、端面電極10、並びに該端面電極10を被覆するように端子電極11が設けられている。
つぎに、本発明のチップ型ヒューズの製造方法を以下に説明する。
本発明の製造方法は、分割により複数のチップを得るためのスリットを縦横に複数有し、かつ表面にグレーズ層を設けたチップ形成部分が集合した集合絶縁基板を準備する工程(a)を含む。
このような集合絶縁基板は、従来、チップ型ヒューズの製造に使用されている公知の基板を用いることができる。また、絶縁基板上にグレーズ層を形成するためのグレーズ用ペーストを印刷し、焼成した後、レーザー光等により所望の縦横のスリットを設けて製造された集合絶縁基板を用いることもできる。
本発明の製造方法は、前記集合絶縁基板の各チップ形成部分上にヒューズ膜を形成するために、前記グレーズ層上にヒューズ膜を形成する工程(b)を含む。
工程(b)において、ヒューズ膜の形成は、公知の方法等により行うことができ、例えば、金または銀等の貴金属を含む金属有機物ペーストを用いて、チップ形成部分の長手方向の長さと同じ長さで、幅方向をやや短く内側に位置するようなパターン等によりスクリーン印刷し、焼成する方法により形成することができる。焼成条件は、金属有機物ペーストの種類等に応じて適宜選択することができる。
本発明の製造方法は、各チップ形成部分のヒューズ膜の上面両端部分に表電極を形成する工程(c)を含む。
工程(c)において、表電極のの形成は、公知の方法等により行うことができ、例えば、各ヒューズ形成部分におけるヒューズ膜の両端に幅を同じくするように、表電極の形成材料、例えば、厚膜銀ペースト等をスクリーン印刷し、焼成する方法により形成することができる。焼成条件は、表電極の形成材料の種類等に応じて適宜選択することができるが、工程(b)で形成したヒューズ膜の精度を維持するために、工程(b)における焼成温度よりも低い温度で行うことが好ましい。
本発明の製造方法は、少なくとも表電極を形成していない前記ヒューズ膜上にガラス膜を形成する工程(d)を含む。
工程(d)において、ガラス膜の形成は、ガラス質成分を含むペーストを、少なくともヒューズ膜上に、もしくは該ヒューズ膜及び表電極の一部に重層するようにスクリーン印刷し、焼成する方法により形成することができる。焼成条件は、ガラス膜を形成する材料の種類等に応じて適宜選択することができるが、工程(b)で形成したヒューズ膜の精度を維持するために、工程(b)における焼成温度よりも低い温度で、また、工程(c)で形成した表電極の焼成温度と同程度の温度で行うことが好ましい。
また、ガラス膜を形成する材料の融点は、本発明の効果をより改善するために、工程(a)で準備した集合絶縁基板のグレーズ層の融点よりも低融点とすることが好ましい。例えば、グレーズ層を、SiO2−Al2O3−CaO系ガラスペーストにより形成した場合には、ガラス膜は、これより低融点のホウ珪酸鉛系ガラスペーストを用いて形成することができる。
本発明の製造方法は、前記ヒューズ膜上にガラス膜を積層した箇所を部分的に同時に除去して溶断狭小部を形成すると共に、除去した箇所のヒューズ膜の側面を露出させる工程(e)を含む。
工程(e)は、ヒューズ膜とガラス膜とを同時に除去して、図2に示すようなヒューズ膜3の中央部に溶断狭小部6を設け、これにより、図3に示すようにヒューズ膜3の上面にはガラス膜8が接して形成され、上記除去した箇所のヒューズ膜3の側面が露出される構成を形成する工程である。
上記ヒューズ膜とガラス膜とを同時に除去することにより、上記所望の構成を容易に、かつ効率的に形成することができる。このような除去は、例えば、レーザー法や、サンドブラスト法により実施することができる。
本発明の製造方法は、前記表電極の両端を一部残し、前記ガラス膜及び前記露出したヒューズ膜の側面を樹脂層により被覆してオーバーコート膜を形成する工程(f)を含む。
工程(f)は、図3に示されるように、表電極7が形成されていない前記ヒューズ膜3上面部分にガラス膜8を有するヒューズ膜3の側面、並びに表電極7の一部とガラス膜8全体とを保護するオーバーコート膜9を形成する工程である。
オーバーコート膜は、耐熱性を有する、例えば、シリコーン樹脂、エポキシ樹脂等の樹脂層を公知の方法等により形成することができる。
本発明の製造方法は、端面電極を形成するために、集合絶縁基板の縦横のスリットの一方に沿って分割し、端面電極を形成する工程(g)を含む。
工程(g)は、集合絶縁基板の一次分割を実施し、例えば、公知の方法で端面電極を形成する工程である。この工程(g)においては、例えば、集合絶縁基板の一次分割前、もしくは該一次分割後であって、端面電極の形成前に、図1に示されるように裏電極7’を形成することもできる。
裏電極の形成は、例えば、スパッタ法やスクリーン印刷法により、ニッケルとクロムの合金や、導電性樹脂ペーストを用いて行うことができる。
本発明の製造方法は、工程(g)で分割していない、集合絶縁基板の他方のスリットに沿って分割して各チップを得る工程(h)を含む。
工程(h)は、集合絶縁基板に形成された各チップ形成用部分を二次分割により最終的に個々に分割する工程である。
工程(h)の後には、チップ型ヒューズを回路に実装するために、例えば、銅、ニッケル、及び錫等からなる各層をめっきにより形成し、図1に示されるように端面電極10を被覆するように端子電極11を設けることができる。
1 絶縁基板
2 グレーズ層
3 ヒューズ膜
6 溶断狭小部
7 表電極
7’裏電極
8 ガラス層
9 オーバーコート膜
10 端面電極
11 端子電極

Claims (3)

  1. グレーズ層を有する絶縁基板と、該グレーズ層上に設けた溶断狭小部を有するヒューズ膜と、該ヒューズ膜の上面両端部分に形成した表電極と、少なくともヒューズ膜上面に設けたガラス膜と、該ガラス膜及び該ガラス膜を設けたヒューズ膜を覆う樹脂層からなるオーバーコート膜と、端面電極とを備え、
    表電極が形成されていない前記ヒューズ膜上面部分にはガラス膜が、ヒューズ膜の側面にはオーバーコート膜が接して設けられた構造を有するチップ型ヒューズ。
  2. ガラス膜が、グレーズ層の融点より低い材料で形成されている請求項1記載のチップ型ヒューズ。
  3. 分割により複数のチップを得るためのスリットを縦横に複数有し、かつ表面にグレーズ層を設けたチップ形成部分が集合した集合絶縁基板を準備する工程(a)と、
    各チップ形成部分上にヒューズ膜を形成するために、前記グレーズ層上にヒューズ膜を形成する工程(b)と、
    各チップ形成部分のヒューズ膜の上面両端部分に表電極を形成する工程(c)と、
    少なくとも表電極を形成していない前記ヒューズ膜上にガラス膜を形成する工程(d)と、
    前記ヒューズ膜上にガラス膜を積層した箇所を部分的に同時に除去して溶断狭小部を形成すると共に、除去した箇所のヒューズ膜の側面を露出させる工程(e)と、
    前記表電極の両端を一部残し、前記ガラス膜及び前記露出したヒューズ膜の側面を樹脂層により被覆してオーバーコート膜を形成する工程(f)と、
    端面電極を形成するために、集合絶縁基板の縦横のスリットの一方に沿って分割し、端面電極を形成する工程(g)と、
    工程(g)で分割していない、集合絶縁基板の他方のスリットに沿って分割して各チップを得る工程(h)を含む、チップ型ヒューズの製造方法。
JP2009550138A 2009-03-30 2009-10-13 チップ型ヒューズとその製造方法 Active JP4460647B1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009083338 2009-03-30
JP2009083338 2009-03-30
PCT/JP2009/067700 WO2010116553A1 (ja) 2009-03-30 2009-10-13 チップ型ヒューズとその製造方法

Publications (2)

Publication Number Publication Date
JP4460647B1 true JP4460647B1 (ja) 2010-05-12
JPWO2010116553A1 JPWO2010116553A1 (ja) 2012-10-18

Family

ID=42299085

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009550138A Active JP4460647B1 (ja) 2009-03-30 2009-10-13 チップ型ヒューズとその製造方法

Country Status (1)

Country Link
JP (1) JP4460647B1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012018945A (ja) * 2010-07-06 2012-01-26 hong-zhi Qiu 過電流保護素子

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08102244A (ja) * 1994-09-29 1996-04-16 Kyocera Corp チップヒューズ
JPH09129115A (ja) * 1995-10-30 1997-05-16 Kyocera Corp チップヒューズ
JPH1050191A (ja) * 1996-07-30 1998-02-20 Kyocera Corp チップヒューズ素子の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08102244A (ja) * 1994-09-29 1996-04-16 Kyocera Corp チップヒューズ
JPH09129115A (ja) * 1995-10-30 1997-05-16 Kyocera Corp チップヒューズ
JPH1050191A (ja) * 1996-07-30 1998-02-20 Kyocera Corp チップヒューズ素子の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012018945A (ja) * 2010-07-06 2012-01-26 hong-zhi Qiu 過電流保護素子

Also Published As

Publication number Publication date
JPWO2010116553A1 (ja) 2012-10-18

Similar Documents

Publication Publication Date Title
CN105913986B (zh) 片式电阻器及其制造方法
JP6732459B2 (ja) チップ抵抗器およびその製造方法
JP7385358B2 (ja) チップ抵抗器
WO2010116553A1 (ja) チップ型ヒューズとその製造方法
US10290402B2 (en) Chip resistor and method of making the same
JP2008235523A (ja) 抵抗素子を有する電子部品およびその製造法
JP4460647B1 (ja) チップ型ヒューズとその製造方法
JP2008053255A (ja) チップ抵抗器
JP2006286224A (ja) チップ型ヒューズ
JP2007227718A (ja) 抵抗素子を有する電子部品およびその製造法
JP5255899B2 (ja) チップ抵抗器の製造方法及びチップ抵抗器
US20200090843A1 (en) Chip resistor
JP2002140975A (ja) ヒューズ素子及びその製造方法
JP7220344B2 (ja) 回路保護素子
JP2003234057A (ja) ヒューズ抵抗器およびその製造方法
JP4729398B2 (ja) チップ抵抗器
JP2005078874A (ja) ジャンパーチップ部品及びジャンパーチップ部品の製造方法
JP5458785B2 (ja) 回路保護素子の製造方法
WO2014084197A1 (ja) 薄膜サージアブソーバ、薄膜ディバイス及びこれらの製造方法
JP6650572B2 (ja) 回路保護素子の製造方法
JP2005268300A (ja) チップ抵抗器およびその製造方法
JP6454870B2 (ja) 回路保護素子およびその製造方法
JP2006196840A (ja) 配線基板およびその製造方法
JP2017050278A (ja) 回路保護素子およびその製造方法
JPH08236004A (ja) チップヒューズ及びその製造方法

Legal Events

Date Code Title Description
TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100119

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100212

R150 Certificate of patent or registration of utility model

Ref document number: 4460647

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130219

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130219

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130219

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140219

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250