KR20100110727A - 빌트인 스트레스를 갖는 반도체 나노와이어 - Google Patents

빌트인 스트레스를 갖는 반도체 나노와이어 Download PDF

Info

Publication number
KR20100110727A
KR20100110727A KR1020100025421A KR20100025421A KR20100110727A KR 20100110727 A KR20100110727 A KR 20100110727A KR 1020100025421 A KR1020100025421 A KR 1020100025421A KR 20100025421 A KR20100025421 A KR 20100025421A KR 20100110727 A KR20100110727 A KR 20100110727A
Authority
KR
South Korea
Prior art keywords
semiconductor
pad
dielectric
stress
nanowire
Prior art date
Application number
KR1020100025421A
Other languages
English (en)
Inventor
더레세티 치담바라오
시아오 후 리우
리디자 세카릭
Original Assignee
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 인터내셔널 비지네스 머신즈 코포레이션
Publication of KR20100110727A publication Critical patent/KR20100110727A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H01L29/517—Insulating materials associated therewith the insulating material comprising a metallic compound, e.g. metal oxide, metal silicate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7842—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate
    • H01L29/7843—Field effect transistors with field effect produced by an insulated gate means for exerting mechanical stress on the crystal lattice of the channel region, e.g. using a flexible substrate the means being an applied insulating layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/762—Nanowire or quantum wire, i.e. axially elongated structure having two dimensions of 100 nm or less
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/902—Specified use of nanostructure
    • Y10S977/932—Specified use of nanostructure for electronic or optoelectronic application
    • Y10S977/936—Specified use of nanostructure for electronic or optoelectronic application in a transistor or 3-terminal device
    • Y10S977/938—Field effect transistors, FETS, with nanowire- or nanotube-channel region

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Materials Engineering (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Thin Film Transistor (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

양 종단에 두 개의 반도체 패드를 갖는 반도체 나노와이어가 기판 위에 현수된다. 스트레스 발생 라이너 부분이 두 반도체 패드 위에 형성되는 반면, 반도체 나노와이어의 중간 부분이 노출된다. 스트레스 발생 라이너 부분으로 인해 반도체 나노와이어가 종방향 스트레스(longitudinal stress)를 받는 동안 게이트 유전체 및 게이트 전극이 반도체 나노와이어의 중간 부분 위에 형성된다. 게이트 유전체 및 게이트 전극의 형성이 반도체 나노와이어의 스트레인 상태에서 고정되기 때문에, 반도체 나노와이어의 중간 부분은 스트레스 발생 라이너의 제거 이후 빌트인 고유 종방향 스트레스를 받는다. 소스 및 드레인 영역은 반도체 패드에서 반도체 나노와이어 트랜지스터를 제공하도록 형성된다. 중간 라인(MOL) 유전체 층은 소스 및 드레인 패드 바로 위에 형성될 수 있다.

Description

빌트인 스트레스를 갖는 반도체 나노와이어{SEMICONDUCTOR NANOWIRE WITH BUILT-IN STRESS}
본 발명은 반도체 장치에 관한 것으로, 보다 구체적으로는 빌트인 스트레스를 갖는 반도체 나노와이어 및 이를 제조하는 방법에 관한 것이다.
반도체 나노와이어는 1 나노미터(
Figure pat00001
미터) 또는 수 십 나노미터 단위의 횡방향 측면 및 수직 치수(transverse lateral and vertical dimensions)를 갖는 반도체 와이어를 지칭한다. 일반적으로, 횡방향 측면 치수 및 수직 치수는 20nm보다 작다.
측면 치수에 대한 제한은 횡방향 측면 치수(넓이) 및 수직 치수(높이)에 적용된다. 반도체 나노와이어의 종방향(longitudinal) 측면 치수(길이)에는 제한이 없고, 예를 들면 1nm부터 1mm 사이의 값을 가질 수 있다. 반도체 나노와이어의 측면 치수가 수 십 나노미터보다 작을 때, 양자 역학 효과(quantum mechanical effects)가 중요해진다. 그러한 반도체 나노와이어는 또한 반도체 양자 와이어로도 지칭된다.
반도체 나노와이어의 횡방향 측면 치수는 현재 서브리소그래픽적(sublithographic)일 수 있는데, 이는 다시 말하여 단일 노출에 의해 패턴화되는 포토레지스트로부터의 직접적인 이미지 전달에 의해 프린트되지 않을 수 있다는 것을 의미한다. 2008에서와 같이, 예를 들면 리소그래픽 방법에 의해 프린트될 수 있는 최소 프린트 가능 치수와 같은 임계 치수(critical dimension)는 약 35nm이다. 임계 치수보다 작은 치수는 서브리소그래픽 치수(sublithographic dimensions)로 지칭된다. 주어진 임의의 시간에서, 임계 치수 및 서브리소그래픽 치수의 범위는 반도체 산업에서 이용할 수 있는 최고의 리소그래픽 툴(lithographic tool)에 의하여 정의된다. 일반적으로, 임계 치수 및 서브리소그래픽 치수의 범위는 각각의 연속적인 기술 노드(successive technology node)에서 감소하고, 반도체 산업에 걸쳐 수용되는 제조 기준(manufacturing standard)에 의하여 정해진다.
반도체 나노와이어는 게이트 유전체 및 게이트 전극으로 반도체 나노와이어의 단면을 완벽하게 둘러쌈(complete encirclement)으로써 길이 방향(lengthwise direction)을 따르는 전하 캐리어(charge carriers)의 제어를 강화할 수 있다. 게이트 전극에 의하여 반도체 나노와이어를 따라 전하를 수송하는 단계는 반도체 나노와이어의 완벽한 둘러쌈 때문에 핀 전계 효과 트랜지스터(finFET)에서보다 반도체 나노와이어 장치에서 더 잘 제어된다.
고성능의 상보적 금속 산화물(CMOS) 회로에서, 높은 온 전류(on-current)를 제공하는 고성능의 반도체 나노와이어 장치가 바람직하다.
본 발명은 빌트인 스트레스를 갖는 반도체 나노와이어 및 이를 제조하는 방법에 관한 것이다.
본 발명은, 반도체 나노와이어 트랜지스터의 전하 캐리어 이동도(charge carrier mobility) 및 온 전류를 높이도록 반도체 나노와이어에서의 전류 흐름 방향을 따르는 빌트인 고유 종방향 스트레스(built-in inherent longitudinal stress)를 갖는 반도체 나노와이어 트랜지스터에 대한 구조 및 제조 방법을 제공한다.
양 단에 두 반도체 패드를 갖는 반도체 나노와이어가 기판 상에 현수된다(suspended). 스트레스 발생 라이너 부분(stress-generating liner portions)이 두 반도체 패드 상에 형성되는 반면, 반도체 나노와이어의 중간 부분은 노출된다. 반도체 나노와이어가 스트레스 발생 라이너 부분 때문에 종방향 스트레스를 받는 동안, 게이트 유전체 및 게이트 전극은 반도체 나노와이어의 중간 부분 상에 형성된다. 게이트 유전체 및 게이트 전극의 형성이 반도체 나노와이어가 스트레인을 받는 상태(strained state of the semiconductor nanowire)에서 고정되기(locks) 때문에, 반도체 나노와이어의 중간 부분은 스트레스 발생 라이너의 제거 후에 빌트인 고유 종방향 스트레스를 받는다. 반도체 나노와이어 트랜지스터를 제공하기 위하여 반도체 패드에 소스 및 드레인 영역이 형성된다. 중간 라인(middle-of-line; MOL) 유전체 층이 소스 및 드레인 패드 바로 위에 형성될 수 있다.
본 발명의 특징에 따르면, 반도체 구조체는 제1 반도체 패드 및 제2 반도체 패드에 접하는 반도체 나노와이어, 종방향으로 스트레인을 받는 반도체 나노와이어의 중간 부분을 둘러싸는 게이트 유전체, 및 제1 반도체 패드와 제2 반도체 패드를 내재하는(embedding) 유전체 재료층(dielectric material layer)을 포함하는데, 반도체 와이어의 중간 부분은 종방향으로 스트레인을 받으며, 유전체 재료층은 실질적으로 스트레스를 받지 않는다.
본 발명의 또 다른 특징에 따르면, 반도체 구조체를 형성하는 방법은, 제1 반도체 패드 및 제2 반도체 패드에 접하고, 기판 상에 현수되는 반도체 나노와이어를 기판 상에 형성하는 단계, 제1 반도체 패드 상에 제1 스트레스 발생 재료부를 형성하고 제2 반도체 패드 상에 제2 스트레스 발생 재료부를 형성함으로써 반도체 나노와이어의 중간 부분에 종방향 스트레인을 유발하는 단계, 중간 부분이 종방향 스트레인을 받는 동안 반도체 나노와이어의 중간 부분에 게이트 유전체를 직접 형성하는 단계, 및 제1 스트레스 발생 재료부와 제2 스트레스 발생 재료부를 제거하는 단계를 포함하는데, 반도체 나노와이어의 중간 부분은 제1 스트레스 발생 재료부 및 제2 스트레스 발생 재료부의 제거 후 종방향으로 스트레인을 받는다.
예시적인 실시예에 따르면 빌트인 스트레스를 갖는 반도체 나노와이어 및 이를 제조하는 방법이 제공된다.
도 1a는 반도체 상 절연체(semiconductor-on-insulator; SOI) 기판으로서 제공되는 예시적인 반도체 구조체의 평면도를 도시하는 도면. 도 1b는 도 1a에 대응하는 단계에서 B-B' 평면을 따라 예시적인 반도체 구조체의 수직 단면을 도시하는 도면.
도 2a는 반도체 링크 부분 및 반도체 패드의 패터닝(patterning) 이후의 예시적인 반도체 구조체의 평면도를 도시하는 도면. 도 2b는 도 2a에 대응하는 단계에서 B-B' 평면을 따라 예시적인 반도체 구조체의 수직 단면을 도시하는 도면.
도 3a는 유전체 페데스탈(dielectric pedestals)의 형성 이후의 예시적인 반도체 구조체의 평면도를 도시하는 도면. 도 3b는 도 3a에 대응하는 단계에서 B-B' 평면을 따라 예시적인 반도체 구조체의 수직 단면을 도시하는 도면.
도 4a는 반도체 나노와이어의 형성 이후의 예시적인 반도체 구조체의 평면도를 도시하는 도면. 도 4b는 도 4a에 대응하는 단계에서 B-B' 평면을 따라 예시적인 반도체 구조체의 수직 단면을 도시하는 도면.
도 5a는 스트레스 발생 재료층의 형성 이후의 예시적인 반도체 구조체의 평면도를 도시하는 도면. 도 5b는 도 5a에 대응하는 단계에서 B-B' 평면을 따라 예시적인 반도체 구조체의 수직 단면을 도시하는 도면.
도 6a는 스트레스 발생 재료부의 형성 이후의 예시적인 반도체 구조체의 평면도를 도시하는 도면. 도 6b는 도 6a에 대응하는 단계에서 B-B' 평면을 따라 예시적인 반도체 구조체의 수직 단면을 도시하는 도면.
도 7a는 게이트 유전체의 형성 이후의 예시적인 반도체 구조체의 평면도를 도시하는 도면. 도 7b는 도 7a에 대응하는 단계에서 B-B' 평면을 따라 예시적인 반도체 구조체의 수직 단면을 도시하는 도면.
도 8a는 게이트 전극의 형성 이후의 예시적인 반도체 구조체의 평면도를 도시하는 도면. 도 8b는 도 8a에 대응하는 단계에서 B-B' 평면을 따라 예시적인 반도체 구조체의 수직 단면을 도시하는 도면.
도 9a는 채널 영역에서 인장(tensile) 종방향 스트레인이 발생하는 경우, 스트레스 발생 재료부의 제거 이후의 예시적인 반도체 구조체의 평면도를 도시하는 도면. 도 9b는 도 9a에 대응하는 단계에서 B-B' 평면을 따라 예시적인 반도체 구조체의 수직 단면을 도시하는 도면.
도 10a는 중간 라인(MOL) 유전체 층 및 컨택트 비아(contact vias)의 형성 이후의 예시적인 반도체 구조체의 평면도를 도시하는 도면. 도 10b는 도 10a에 대응하는 단계에서 B-B' 평면을 따라 예시적인 반도체 구조체의 수직 단면을 도시하는 도면.
도 11a는 채널 영역에서 압축 종방향 스트레인이 발생하는 경우, 스트레스 발생 재료부의 제거 이후의 예시적인 반도체 구조체의 평면도를 도시하는 도면. 도 11b는 도 11a에 대응하는 단계에서 B-B' 평면을 따라 예시적인 반도체 구조체의 수직 단면을 도시하는 도면.
위에서 기술한 바와 같이, 본 발명은 빌트인 스트레스를 갖는 반도체 나노와이어 및 이를 제조하는 방법에 관한 것이고, 지금부터 이하에 첨부된 도면과 함께 상세히 기술될 것이다. 비슷한 요소 및 대응하는 요소는 유사한 참조 번호로 지칭된다는 것을 주의한다.
도 1a 및 도 1b를 참조하면, 본 발명에 따른 예시적인 반도체 구조체는, 핸들 기판(handle substrate; 10), 매립 절연층(buried insulator layer; 20), 및 상부 반도체 층(top semiconductor layer; 30)을 포함하는 반도체 상 절연체(SOI) 기판을 포함한다. 상부 반도체 층(30)은 반도체 재료를 포함하는데, 이는 실리콘, 게르마늄, 실리콘-게르마늄 합금, 실리콘 탄소 합금, 실리콘-게르마늄-탄소 합금, 갈륨 비소, 인듐 비소, 인화 인듐,
Figure pat00002
화합물 반도체 재료,
Figure pat00003
화합물 반도체 재료, 유기 반도체 재료, 및 기타 화합물 반도체 재료로부터 선택될 수 있지만, 이에 한정되는 것은 아니다. 일 실시예에서, 상부 반도체 층(30)은 단결정 실리콘(single crystalline silicon) 또는 단결정 실리콘-게르마늄 합금과 같은 Si를 포함하는 반도체 재료를 포함할 수 있다.
상부 반도체 층(30) 내의 전체 반도체 재료(entirety of the semiconductor material)는 단결정 재료인 것, 즉 전부 에피택셜 원자 배열(epitaxial atomic alignment)을 갖는 것이 바람직하다. 이 경우, 상부 반도체 층(30)의 상부 표면(top surface)의 표면 법선(surface normal)의 결정학적 방위(crystallographic orientation)는 본 명세서에서 상부 반도체 층(30)의 상부 표면의 표면 방위(surface orientation)로 지칭된다. 상부 반도체 층(30)의 두께는 10nm부터 200nm 사이의 값을 가질 수 있지만, 더 얇은 두께 또는 더 두꺼운 두께 또한 고려될 수 있다.
상부 반도체 층(30)은 전기 도펀트(electrical dopants)로 도핑될 수 있다. 상부 반도체 층(30)은 대체로 진성 반도체 층(intrinsic semiconductor layer)으로 제공되거나, p 형 도핑 또는 n 형 도핑이 제공될 수 있다. 일반적으로, 도핑된 영역의 도펀트 농도는
Figure pat00004
에서
Figure pat00005
사이의 값을 갖지만, 더 작은 도펀트 농도 또는 더 큰 도펀트 농도가 또한 고려될 수 있다.
매립 절연층(20)은 유전체 재료층, 즉 유전체 재료를 포함하는 층이다. 매립 절연층(20)의 유전체 재료는, 예를 들면 실리콘 옥사이드, 실리콘 니트라이드, 실리콘 옥시니트라이드, 수정, 세라믹 재료, 또는 그들의 조합일 수 있다. 매립 절연층(20)의 두께는 50nm부터 1,000nm 사이의 값을 가질 수 있지만, 더 작은 두께 및 더 큰 두께 또한 고려될 수 있다. 핸들 기판(10)은 반도체 재료, 절연체 재료, 또는 도전성 재료를 포함할 수 있다. 소정의 경우, 핸들 기판(10) 및 매립 절연층(20)은 동일한 유전체 재료를 포함할 수 있고, 단일 일체 구조(unitary and integral construction)가 될 수 있다.
도 2a 및 도 2b를 참조하면, 포토레지스트(7)가 상부 반도체 층(30)의 상부 표면에 적용되고, 패턴화된 형상을 형성하기 위하여 리소그래픽적으로 패턴화된다. 패턴화된 형상은 링크(link) 형상, 제1 패드 형상, 및 제2 패드 형상을 포함한다. 링크 형상은 평면도에서 사각형 형상을 갖는다. 본 명세서에서 제1 폭(w1)이라 지칭되는 링크 형상의 폭은 리소그래픽 치수, 이는 다시 말해서 단일 리소그래픽 노출로 프린트될 수 있는 치수를 의미한다. 그러므로, 제1 폭(w1)은 40nm보다 크지만, 미래에 리소그래피 툴이 발전함에 따라 더 작은 폭으로 형성될 수 있다는 점이 고려된다. 일반적으로, 제1 폭(w1)은 임계 치수, 즉 리소그래픽적으로 프린트할 수 있는 최소 치수이거나, 또는 임계 치수에 근접한 치수이다.
링크 형상은 수평 방향으로(laterally) 링크 형상보다 넓은 폭을 갖는 제1 패드 형상 및 제2 패드 형상과 접해 있다. 제1 폭(w1)의 방향과 수직인 횡방향은 본 명세서에서 길이 방향(lengthwise direction)으로 지칭된다. 제1 폭(w1)의 방향은 본 명세서에서 폭 방향(widthwise direction)으로 지칭된다. 제1 패드 형상은 수평 방향으로 링크 형상의 길이 종단(lengthwise end)에서 링크 형상과 접하고, 제2 패드 형상은 수평 방향으로 링크 형상의 반대쪽 길이 종단에서 링크 형상과 접한다.
길이 방향은 홀 이동도(hole mobility) 또는 전자 이동도(electron mobility)가 적어도 국부 최대값인 곳 및 상부 반도체 층(30)을 구성하는 단결정 반도체 층에서의 모든 수직 평면 중 최대인 곳에서 수직 평면을 포함하도록 선택되는 것이 바람직하다. 상부 반도체 층(30)이 제1 도전형(conductivity type)의 도펀트로 도핑되는 경우, 길이 방향은 제2 도전형의 전하 캐리어의 이동도를 최대화하도록 선택되며, 제2 도전형은 제1 도전형과 반대이다. 예를 들면, 만약 제1 도전형이 n 형이고 제2 도전형이 p 형이라면, 길이 방향은 홀 이동도를 최대화하는 수직 결정학적 평면(vertical crystallographic plane)을 포함하도록 선택될 수 있다. 상부 반도체 층(30)이 단결정 실리콘을 포함하는 경우, {110} 평면은 홀 이동도를 최대화한다. 만약 제1 도전형이 p 형이고 제2 도전형이 n 형이라면, 길이 방향은 전자 이동도를 최대화하는 수직 결정학적 평면을 포함하도록 선택될 수 있다. 상부 반도체 층(30)이 단결정 실리콘을 포함하는 경우, {100} 평면은 전자 이동도를 최대화한다.
포토레지스트(7)에서의 패턴은, 예를 들면 이방성 에치(anisotropic etch)에 의하여 상부 반도체 층(30) 및 매립 절연층(20)의 상단 부분으로 전사된다(transferred). 상부 반도체 층(30)의 노출된 부분 및 바로 아래의 매립 절연층(20) 상단 부분은 이방성 에치에 의해 제거된다. 상부 반도체 층(30)의 남은 부분은 패턴화된 반도체 구조체(31)를 포함한다. 패턴화된 반도체 구조체(31)는 반도체 링크 부분(31C), 일 측에서 수평 방향으로 반도체 링크 부분(31C)과 접하는 제1 패드(31A), 반대쪽 면에서 수평 방향으로 반도체 링크 부분(31C)과 접하는 제2 패드(31B)를 포함한다.
패턴화된 반도체 구조체(31)의 노출된 측벽(sidewalls)은 실질적으로 포토레지스트(7)의 측벽과 수직 방향으로 일치한다. 더욱이, 매립 절연층(20)의 패턴화된 부분의 측벽은 실질적으로 포토레지스트(7)의 측벽 및 패턴화된 반도체 구조체(31)의 측벽과 수직 방향으로 일치한다. 반도체 링크 부분(31C)은 제1 폭(w1)에 의해 분리되는 한 쌍의 측벽을 갖는다. 만약 패터닝에 앞서 상부 반도체 층(30)의 두께가 일정하다면, 패턴화된 반도체 구조체(31)의 높이는 전부 일정할 수 있다. 포토레지스트(7)는 그 후, 예를 들면 애싱(ashing)에 의하여 제거된다.
도 3a 및 도 3b를 참조하면, 패턴화된 반도체 구조체(31)의 반도체 재료에 선택적으로 매립 절연층(20)의 유전체 재료 상에서 실질적으로 등방성인 에치( substantially isotropic etch)가 수행된다. 패턴화된 반도체 구조체(31)는 실질적으로 등방성인 에치를 위한 에치 마스크로서 사용된다. 실질적으로 등방성인 에치는 습식 에치(wet etch) 또는 건식 에치(dry etch)일 수 있다. 에치가 실질적으로 등방성이기 때문에, 패턴화된 반도체 구조체(31)의 가장자리는 에치 공정에 의해 언더컷팅된다(undercut). 에치는 적어도 패턴화된 반도체 구조체(31)의 바로 밑에 위치하는 매립 절연층(20)의 부분이 제거되어 패턴화된 반도체 구조체(31)가 매립 절연층(20)의 남은 부분 상에서 현수되게 될 때까지 진행된다. 즉, 패턴화된 반도체 구조체(31)는 에치 후에 매립 절연층(20)의 남은 부분과 직접적인 물리적 접촉을 하지 않으며, 본 명세서에서 이는 중간 유전체 재료층(21)으로 지칭된다.
에치는 또한 제1 패드(31A) 및 제2 패드(31B)의 주변 부분의 아래로부터 매립 절연층(20)의 유전체 재료를 제거한다. 매립 절연층(20)의 남은 부분을 포함하는 제1 원형(prototypical) 유전체 페데스탈(21A)은 제1 패드(31A)의 중심 부분의 바로 아래에 형성된다. 마찬가지로, 제2 원형 유전체 페데스탈(21B)는 제2 패드(31B)의 중심 부분 바로 아래에 형성된다. 유전체 재료는 패턴화된 반도체 구조체(31)를 에치 마스크로 사용하는 패턴화된 반도체 구조체(31)의 주변 부분 아래로부터 에칭되므로, 유전체 재료층인 매립 절연층(20)은 반도체 링크 부분(31C) 아래에서 언더컷팅된다.
반도체 링크 부분(31C)은 매립 절연체(20)의 남은 부분 위에서 현수되는데, 이는 중간 유전체 재료층(21)이다. 제1 원형 유전체 페데스탈 및 제2 원형 유전체 페데스탈(21A 및 21B)은 중간 유전체 재료층(21)과 함께 일체로 형성되고, 중간 유전체 재료층(21)의 일부가 된다. 패턴화된 반도체 구조체(31)는 중간 유전체 재료층(21)과 접촉하는데, 중간 유전체 재료층(21)은 제1 패드(31A) 및 제2 패드(31B)의 하부 표면에서, 제1 원형 유전체 페데스탈 및 제2 원형 유전체 페데스탈(21A 및 21B)을 병합한다(incorporates).
도 4a 및 도 4b를 참조하면, 패턴화된 반도체 구조체(31)는 반도체 나노와이어 구조(32)를 형성하기 위하여 얇아지는데(thinned), 즉 패턴화된 반도체 구조체(31)의 치수(dimensions)가 예를 들면 산화에 의해 감소된다. 특히, 반도체 링크(31C)를포함하는 패턴화된 반도체 구조체(31)의 노출된 주변 부분은 산화에 의해 산화 재료부로 변한다. 반도체 산화 재료는 등방성 에치에 의하여 습식 에치와 같이 후속하여 제거된다. 예를 들면, 만약 패턴화된 반도체 구조체(31)가 실리콘을 포함한다면, 반도체 산화 재료는 불화수소산(hydrofluoric acid; HF)에 의하여 제거되는 실리콘 옥사이드일 수 있다. 이와 달리, 등방성 습식 에치 또는 등방성 건식 에치는 반도체 재료의 노출된 외부 부분을 제거함으로써 패턴화된 반도체 구조체(31)를 얇게 하기 위하여 사용될 수 있다.
패턴화된 반도체 구조체(31)의 남은 부분인 반도체 나노와이어 구조(32)는 제1 반도체 패드(32A), 제2 반도체 패드(32B), 및 반도체 나노와이어(32C)를 포함한다. 제1 반도체 패드(32A) 및 제2 반도체 패드(32B)는 수평 방향으로 반도체 나노와이어(32C)와 접한다.
반도체 나노와이어(32C)는 길이 방향과 수직인 평면에서 사각형 수직 단면을 가질 수 있다. 얇아짐에 의하여 리세싱된(recessed) 한 쌍의 제1 측벽 사이에서의 폭 방향으로의 반도체 나노와이어(32C)의 치수인 반도체 나노와이어(32C)의 폭은 본 명세서에서 제2 폭(w2)으로 지칭된다. 얇아지는 공정 동안 반도체 재료가 소모되기 때문에 제2 폭(w2)은 제1 폭(w1)보다 좁다. 제2 폭(w2)은 서브리소그래픽 치수, 즉 포토레지스트에서 단일 리소그래픽 노출로 프린트될 수 있는 최소 치수보다 작은 폭인 것이 바람직하다. 일반적으로, 제2 폭(w2)은 1nm부터 20nm 사이의 값을 갖지만, 더 작은 치수 및 더 큰 치수가 또한 고려될 수 있다. 제2 폭(w2)은 2nm부터 10nm까지가 바람직하다.
중간 유전체 재료층(21)이 패턴화된 반도체 구조체의 산화된 재료를 제거하기 위하여 사용되는 에치에 의해 제거되는 재료를 포함하는 경우, 중간 유전체 재료층(21)의 노출된 부분 또한 에칭될 수 있다. 이러한 경우, 중간 유전체 재료층(21)의 횡방향 부분은 유전체 재료층(22)을 형성하기 위하여 리세싱되고, 제1 원형 유전체 페데스탈 및 제2 원형 유전체 페데스탈(21A 및 21B)은 제1 유전체 페데스탈 및 제2 유전체 페데스탈(22A 및 22B) 각각을 형성하기 위해 수평 방향으로 에칭된다. 유전체 재료층(22)는 제1 유전체 페데스탈 및 제2 유전체 페데스탈(22A 및 22B)과 같이 일체로 형성되고, 이들을 포함한다. 유전체 재료층(22)은 SOI 기판의 구성요소로 제공되는 매립 절연층(20)의 남은 부분이다(도 1a 및 도 1b를 참조).
반도체 나노와이어(32C)의 길이 방향은, 반도체 나노와이어(32C)의 단결정 반도체 재료의 모든 수직 결정학적 평면 중에 최대 홀 이동도 또는 최대 전자 이동도를 제공하는 수직 평면을 포함하도록 선택될 수 있다. 만약 반도체 나노와이어(32C)가 n 형 도핑을 갖는다면, 한 쌍의 측벽은 홀 이동도가 반도체 나노와이어(32C)를 구성하는 단결정 반도체 재료의 모든 수직 평면 중 최대인 곳에서 수직 평면과 평행할 수 있다. 반대로, 만약 반도체 나노와이어(32C)가 p 형 도핑을 갖는다면, 한 쌍의 측벽은 전자 이동도가 반도체 나노와이어(32C)를 구성하는 단결정 반도체 재료의 모든 수직 평면 중 최대인 곳에서 수직 평면과 평행할 수 있다.
도 5a 및 도 5b를 참조하면, 스트레스 발생 재료층(40L)이 반도체 나노와이어 구조(32) 및 유전체 재료층(22) 위에 피착된다(deposited). 스트레스 발생 재료층(40L)은 반도체 나노와이어 구조(32)의 재료 및 유전체 재료층(22)의 재료와 상이한 재료를 포함한다. 스트레스 발생 재료층(40L)은 유전체 재료, 반도체 재료, 도전성 재료, 또는 그들의 조합을 포함할 수 있다. 예를 들면, 스트레스 발생 재료층(40L)은 크기(magnitude)가 0.3 GPa보다 큰 높은 고유 스트레스를 갖는 실리콘 니트라이드를 포함할 수 있다. 스트레스 발생 재료층(40L)은 반도체 나노와이어(32C)에 인장 스트레스 또는 압축 스트레스를 가할 수 있고, 반도체 나노와이어(32C)는 반도체 나노와이어(32C)의 길이 방향에 수직인 평면에서 스트레스 발생 재료층(40L)에 의해 수평 방향으로 둘러싸여 있다. 스트레스 발생 재료층(40L)의 두께는 반도체 나노와이어(32C)와 바로 아래에 위치한 유전체 재료층(22)의 상부 표면 사이의 거리의 절반보다 얇아서, 반도체 나노와이어(32C) 아래의 공간이 스트레스 발생 재료층(40L)으로 막히지(plugged) 않게 하는 것이 바람직하다. 스트레스 발생 재료층(40L)의 두께는 일반적으로 10nm부터 500nm 사이의 값을 갖지만, 더 얇은 두께 및 더 두꺼운 두께가 또한 고려될 수 있다.
도 6a 및 도 6b를 참조하면, 스트레스 발생 재료층(40L)은 리소그래픽적으로 제1 스트레스 발생부(40A) 및 제2 스트레스 발생부(40B)를 형성하도록 패턴화된다. 제1 스트레스 발생부(40A)는 제1 반도체 패드(32A) 및 제1 반도체 패드(32A)와 직접 접하는 반도체 나노와이어(32C)의 종단 부분에서 형성된다. 제2 스트레스 발생부(40B)는 제2 반도체 패드(32B) 및 제2 반도체 패드(32B)와 직접 접하는 반도체 나노와이어(32C)의 종단 부분에서 형성된다. 제1 스트레스 발생부 및 제2 스트레스 발생부(40A 및 40B)는, 예를 들면 스트레스 발생 재료층(40L)에서 (도시되지 않은) 포토레지스트를 적용하는 단계, 및 포토레지스트를 패턴화한 후 에치에 의해 스트레스 발생 재료층(40L)의 노출된 부분을 제거함으로써 포토레지스트의 패턴을 스트레스 발생 재료층(40L)으로 전사하는 단계에 의해 형성될 수 있다. 예를 들면, 반도체 나노와이어(32C)의 중간 부분의 하부 표면에서 스트레스 발생 재료층(40L)의 기하학적으로 차폐된(shielded) 부분은 패턴화된 포토레지스트의 가장자리 영역 아래의 스트레스 발생 재료층(40L)을 언더컷팅하기 위하여 포토레지스트의 가장자리를 오프세팅하고 등방성 에치를 사용함으로써 제거될 수 있다.
스트레스 발생 재료층(40L)은 반도체 나노와이어(32C)의 중간 부분 주위로부터 제거되고, 반도체 나노와이어(32C)의 중간 부분은 종방향 스트레인을 받는다. 만약 스트레스 발생 재료층(40L)이 접하고 있는 구조에서 압축 스트레스를 일으킨다면, 스트레스 발생 재료부(40A 및 40B)는 압축 스트레스를 제1 반도체 패드(32A) 및 제2 반도체 패드(32B) 각각에 인가한다. 이러한 경우, 제1 반도체 패드(32A) 및 제2 반도체 패드(32B)는 압축 스트레인을 받는다(compressively strained). 압축 스트레인을 받는 상태에서, 제1 반도체 패드(32A) 및 제2 반도체 패드(32B)는 양 종단의 반도체 나노와이어(32C)를 당기고, 반도체 나노와이어(32C)는 종방향 인장 스트레스를 받게 되며, 종방향 인장 스트레인을 일으키는데, 이는 다시 말해서 인장 스트레인으로 인해 반도체 나노와이어(32C)의 길이 방향을 따라 스트레인을 받게 된다는 것을 의미한다. 반도체 나노와이어(32C)의 종방향 압축 스트레스는 종방향 압축 스트레인을 동반한다.
이와 달리, 만약 스트레스 발생 재료층(40L)이 접하고 있는 구조에서 인장 스트레스를 일으킨다면, 스트레스 발생 재료부(40A 및 40B)는 인장 스트레스를 제1 반도체 패드(32A) 및 제2 반도체 패드(32B) 각각에 인가한다. 이러한 경우, 제1 반도체 패드(32A) 및 제2 반도체 패드(32B)는 인장 스트레인을 받는다. 인장 스트레인을 받은 상태에서, 제1 반도체 패드(32A) 및 제2 반도체 패드(32B)는 반도체 나노와이어(32C)를 양 종단에서 밀고, 반도체 나노와이어(32C)는 종방향 압축 스트레스를 받으며, 종방향 압축 스트레인을 일으키는데, 이는 다시 말해서 압축 스트레인으로 인해 반도체 나노와이어(32C)의 길이 방향을 따라 스트레인을 받게 된다는 것을 의미한다. 반도체 나노와이어(32C)에서 종방향 인장 스트레스는 종방향 인장 스트레인을 동반한다.
도 7a 및 도 7b를 참조하면, 게이트 유전체(36)가 제1 스트레스 발생 재료부(40A) 및 제2 스트레스 재료부(40B) 사이의 반도체 나노와이어(32C)의 노출된 표면에서 형성된다. 반도체 나노와이어가 종방향으로 압축 스트레인을 받거나 인장 스트레인을 받는 동안, 게이트 유전체(36)는 반도체 나노와이어(32C)의 중간 부분 바로 위에 형성된다. 그러므로, 반도체 나노와이어(32C)의 중간 부분의 길이는 임의의 종방향 스트레인이 없는 상태에서의 반도체 나노와이어(32C)의 중간 부분의 평형 길이(equilibrium length)보다 짧거나 길다. 게이트 유전체(36)의 원자(atoms) 및 반도체 나노와이어(32C)의 중간 부분의 원자 사이의 원자 레지스트리(atomic registry)는 게이트 유전체(36C)가 형성되는 동안 설정되는 반면, 반도체 나노와이어(32C)의 중간 부분은 종방향으로 스트레인을 받는다.
한 예에서, 게이트 유전체(36)는 실리콘 옥사이드 또는 실리콘 니트라이드와 같이 반도체 나노와이어(32C)의 외부 부분의 열 전환(thermal conversion)에 의하여 형성되는 유전체 재료를 포함한다. 열 산화(thermal oxidation), 열 질화(thermal nitridation), 플라즈마 산화, 플라즈마 질화, 또는 그들의 조합이 게이트 유전체(36)를 형성하는데 사용될 수 있다. 이러한 경우, 게이트 유전체(36)는 오직 반도체 나노와이어(32C)의 중간 부분의 노출된 표면에서만 형성된다. 게이트 유전체(36)의 두께는 약 0.8nm부터 약 10nm 사이의 값을 갖고, 일반적으로 약 1.1nm와 약 6nm 사이의 값을 가질 수 있다.
또 다른 경우, 게이트 유전체(36)는 예를 들면 실리콘 옥사이드의 유전체 상수와 같이 3.9보다 큰 유전체 상수를 갖는 높은 k 유전체 재료(high-k dielectric material)를 포함할 수 있다. 높은 k 유전체 재료는 금속 및 산소를 포함하는 유전체 금속 산화물을 포함할 수 있다. 높은 k 재료의 유전체 상수는 약 4.0 또는 이보다 큰 것이 바람직하다. 높은 k 유전체 재료의 유전체 상수는, 약 7.5의 값을 갖는 실리콘 니트라이드의 유전체 상수보다 큰 것이 더 바람직하다. 높은 k 유전체 재료의 유전체 상수가 8.0보다 큰 것이 보다 더 바람직하다. 높은 k 유전체 재료는 또한 당업계에 높은 k 게이트 유전체 재료로 공지되어 있고, 이는 유전체 금속 산화물, 그들의 합금, 및 그들의 실리케이트 합금(silicate alloys)을 포함한다. 예시적인 높은 k 유전체 재료는 HfO2, ZrO2, La2O3, Al2O3, TiO2, SrTiO3, LaAlO3, Y2O3, HfOxNy, ZrOxNy, La2OxNy, Al2OxNy, TiOxNy, SrTiOxNy, LaAlOxNy, Y2OxNy, 그들의 실리케이트, 및 그들의 합금을 포함한다. 각 x의 값은 약 0.5부터 약 3 사이에 독립적으로 존재하고, 각 y의 값은 0부터 약 2 사이에 독립적으로 존재한다. 선택적으로, 예를 들면 실리콘 옥사이드와 같은 (도시되지 않은) 계면층(interfacial layer)은 높은 k 유전체 재료가 피착되기 전에 화학적 산화 또는 열 산화에 의하여 형성될 수 있다. 이러한 경우, 게이트 유전체(36)는 반도체 나노와이어 구조(32)의 상부 표면 및 측벽 표면 전체와, 제1 유전체 페데스탈 및 제2 유전체 페데스탈(22A 및 22B)을 포함하는 유전체 재료층(22)의 모든 노출된 표면을 덮는 단일 연속 게이트 유전층(single contiguous gate dielectric layer)으로 형성될 수 있다. 이러한 경우, 게이트 유전체(36)의 두께는 약 1nm부터 약 6nm 사이의 값을 가질 수 있고, 1nm보다 얇거나 1nm 정도의 유효 산화막 두께(effective oxide thickness)를 가질 수 있다.
도 8a 및 도 8b를 참조하면, 게이트 유전체(36) 주위에 또는 게이트 유전체(36) 위에 게이트 전극(38)이 형성된다. 반도체 나노와이어(32C)의 중간 부분이 종방향으로 스트레인을 받는 동안 게이트 유전체(36) 위에 게이트 전극(38)을 형성함으로써, 반도체 나노와이어(32C)의 종방향으로 스트레인을 받는 원자 구성은 게이트 유전체(36) 및 게이트 전극(38)의 조합에 의하여 스트레인을 받는 상태로 고정된다. 즉, 게이트 유전체(36) 및 게이트 전극(38)은 종방향으로 스트레인을 받는 반도체 나노와이어(32C)를 구조적으로 지지한다(structurally support). 반도체 나노와이어(32C)가 종방향 스트레인을 변경함으로써 상이한 길이를 얻으려는 임의의 경향(tendency)은 반도체 나노와이어(32C)와 게이트 유전체(36) 및 게이트 전극(38)의 조합 사이의 원자 배열에 의하여 방해되고(counteracted) 감소된다.
게이트 전극(38)은 도핑된 반도체 재료, 금속, 금속 합금, 적어도 하나의 금속의 도전성 화합물, 또는 그들의 조합과 같은 도전성 재료를 포함한다. 피착된 게이트 전극 재료의 두께가 반도체 나노와이어(32C) 및 유전체 재료층(22) 사이의 거리의 반 이상이어서, 제2 게이트 전극(38)이 오직 하나의 홀만을 포함하고 그 안에 반도체 나노와이어(32C)가 위치하는 것이 바람직하다.
일 실시예에서, 게이트 전극(38)은 폴리실리콘, 비정질(amorphous) 실리콘, 실리콘-게르마늄 합금, 실리콘-탄소 합금, 실리콘-게르마늄-탄소 합금, 또는 그들의 조합과 같은 비정질 또는 다결정(polycrystalline) 반도체 재료를 포함한다. 게이트 전극(38)은 인 시츄(in-situ)로 도핑되거나, 도펀트 이온의 후속 이온 주입에 의해 도핑될 수 있다.
선택적으로 또는 추가적으로, 게이트 전극(38)은 금속 도전성 재료를 포함하는 금속 게이트 재료를 포함할 수 있다. 예를 들면, 게이트 전극(38)은 TaN, TiN, WN, TiAlN, TaCN, 기타 도전성이 있는 내화성(refractory) 금속 질화물, 또는 그들의 합금과 같은 재료를 포함할 수 있다. 금속 게이트 재료는 화학 기상 피착(chemical vapor deposition; CVD), 물리 기상 피착(physical vapor deposition; PVD), 원자층 피착(atomic layer deposition; ALD) 등에 의하여 형성될 수 있고, 도전성이 있는 내화성 금속 질화물을 포함함으로써 형성될 수도 있다. 게이트 유전체(36)가 높은 k 게이트 유전체 재료를 포함하는 경우, 금속 게이트 재료는 게이트 유전체(36) 바로 위에 형성될 수 있다. 금속 게이트 재료의 조성물은 반도체 나노와이어 구조(32)에 후속하여 형성되는 반도체 장치의 문턱 전압(threshold voltages)을 최적화하도록 선택될 수 있다. 게이트 전극(38)은 금속 게이트 재료 및 반도체 재료 모두를 포함할 수 있다.
도 9a 및 도 9b를 참조하면, 제1 스트레스 발생부(40A) 및 제2 스트레스 발생부(40B)는 반도체 나노와이어 구조(32), 게이트 전극(38), 및 유전체 재료층(22)에 선택적으로 제거된다. 습식 에치 또는 건식 에치와 같은 에치 공정은 제1 스트레스 발생부 및 제2 스트레스 발생부(40A 및 40B)를 제거하도록 사용될 수 있다. 에치는 게이트 유전체(36)에 선택적이어서 게이트 전극(38)의 가장자리 주위에서 게이트 유전체의 언더컷(undercut)을 최소화하는 것이 바람직하다. 제1 스트레스 발생부 및 제2 스트레스 발생부(40A 및 40B)는 스트레스 발생 실리콘 니트라이드 재료를 포함하고, 유전체 재료층(22)은 실리콘 옥사이드를 포함하며, 뜨거운 인산 에치(hot phosphoric acid etch)는 반도체 나노와이어 구조(32), 게이트 전극(38), 유전체 재료층(22)에 선택적으로, 제1 스트레스 발생부 및 제2 스트레스 발생부(40A 및 40B)를 제거하도록 사용될 수 있다.
반도체 나노와이어(도 8a 및 도 8b를 참조; 32C) 및 게이트 유전체(36) 사이의 원자 레지스트리는 반도체 나노와이어(32C)의 중간 부분이 종방향으로 스트레인을 받고, 원자 레지스트리가 게이트 유전체(36) 바로 위에 게이트 전극(38)이 후속 형성됨으로써 구조적으로 안정화되는 동안 고정된다. 제1 스트레스 발생부 및 제2 스트레스 발생부(40A 및 40B)의 제거는 반도체 나노와이어(32C) 중간 부분에서의 종방향 스트레인을 변경하지 못한다. 그러므로, 반도체 나노와이어(32C)의 중간 부분은 종방향으로 고유 스트레인을 받는데, 이는 다시 말해서 제1 스트레스 발생부 및 제2 스트레스 발생부(40A 및 40B)의 제거 이후에도 외부 스트레스가 가해지지 않는 원래 상태(natural state)에 비해 스트레인을 받는다는 것을 의미한다.
일 실시예에서, 제1 스트레스 발생부 및 제2 스트레스 발생부(40A 및 40B)는 제거 이전에 접하고 있는 구조에 압축 스트레스를 인가한다. 이 경우, 반도체 나노와이어(32C)의 중간 부분은 제1 스트레스 발생부 및 제2 스트레스 발생부(40A 및 40B)의 제거 이전에 종방향 인장 스트레스를 받는다. 게이트 유전체(36) 및 게이트 전극에 의해 종방향 인장 스트레인이 위치에 고정되기 때문에, 반도체 나노와이어(32C)의 중간 부분은 제1 스트레스 발생부 및 제2 스트레스 발생부(40A 및 40B)의 제거 이후라도 종방향 인장 스트레스를 받는다. 더욱이, 종방향 인장 스트레인이 반도체 나노와이어(32C) 중간 부분에서의 제1 스트레스 발생부 및 제2 스트레스 발생부(40A 및 40B)의 제거 후에 미세한 정도로 다시 발생하고, 반도체 나노와이어(32C) 중간 부분에서의 미세한 정도의 종방향 인장 스트레인이 반도체 나노와이어(32C)의 종단 부분으로 전달되어, 전체 반도체 나노와이어(32C)가 종방향으로 인장 스트레인을 받고, 고유 종방향 인장 스트레스를 갖는다. 반도체 나노와이어(32C)에서의 종방향 인장 스트레인의 방향은 화살표로 도식적으로 도시되며, 화살표의 방향은 반도체 나노와이어(32C)로 인가되는 스트레스의 방향을 나타낸다. 예를 들면, 반도체 와이어(32C)의 종방향으로 스트레인을 받는 중간 부분은 0.3GPa보다 큰 크기를 갖는 고유의 인장 스트레스를 가질 수 있다.
선택적으로, 예를 들면 게이트 전극(38)과 반도체 나노와이어 트랜지스터의 소스 및 드레인 영역 사이에서 형성되는 중첩을 제어하기 위하여 (도시되지 않은) 유전체 스페이서(dielectric spacers)가 게이트 전극(38)의 측벽에 형성될 수 있다.
제2 도전형의 도펀트는, 게이트 전극(38)을 이온 주입 마스크로 사용하여 반도체 나노와이어(32)의 노출된 부분으로 주입된다. 제1 반도체 패드(32A) 및 제2 반도체 패드(32B)는 제2 도전형의 도펀트로 도핑되는데, 본 명세서에서 이들은 패드 소스 부분(33A) 및 패드 드레인 부분(37A)으로 지칭된다. 패드 소스 부분(33A)과 접하는 반도체 나노와이어(32C)의 한쪽 종단은(도 8b 참조) 또한 제2 도전형의 도펀트로 도핑되고, 본 명세서에서 나노와이어 소스 부분(33B)으로 지칭된다. 패드 소스 부분(33A) 및 나노와이어 소스 부분(33B)은 제2 도전형의 도핑을 갖고, 통합하여(collectively) 소스 영역(33)으로 지칭된다. 패드 드레인 부분(37A)과 접하는 반도체 나노와이어(32C)의 다른 종단(도 8b 참조)은 또한 제2 도전형의 도펀트로 도핑되고, 본 명세서에서 나노와이어 드레인 부분(37B)으로 지칭된다. 패드 드레인 부분(37A) 및 나노와이어 드레인(37B)은 제2 도전형의 도핑을 갖고, 통합하여 드레인 영역(37)으로 지칭된다. 제2 도전성 방식의 도펀트로 주입되지 않은 반도체 나노와이어(32C)의 중간 부분(도 6b 참조)은 제1 도전형의 도핑을 갖고, 본 명세서에서 채널 영역(35)으로 지칭된다.
채널 영역(35)은 수평 방향으로 소스 영역(33) 및 드레인 영역(37)에 접한다. 채널 영역(35), 소스 영역(33), 드레인 영역(37), 게이트 유전체(36), 및 게이트 전극(38)은 통합하여 반도체 나노와이어(35, 33B, 37B)를 통해 전류의 흐름을 제어하는 반도체 나노와이어 트랜지스터를 구성한다. 소스 영역(33) 및 채널 영역(35) 사이의 경계는 실질적으로 반도체 나노와이어(35, 33B, 37B) 위에 가로놓인 게이트 전극(38)의 가장자리와 수직 방향으로 일치하고, 드레인 영역(37) 및 채널 영역(35)은 실질적으로 게이트 전극(38)의 또 다른 가장자리와 수직 방향으로 일치한다.
도 10a 및 도 10b를 참조하면, 중간 라인(MOL) 유전체 재료층(80)이 제1 반도체 나노와이어 트랜지스터 및 제2 반도체 나노와이어 트랜지스터 위에 형성된다. MOL 유전체 재료층(80)은
Figure pat00006
및
Figure pat00007
와 같은 이동성 이온의 확산을 막는 재료를 포함하는 (도시되지 않은) 이동성 이온 확산 장벽층(mobile ion diffusion barrier layer)을 포함할 수 있다. 이동성 이온 확산 장벽층에 사용되는 일반적인 재료는 실리콘 니트라이드를 포함한다. MOL 유전체 재료층(80)은, 예를 들면 CVD 산화물, 2.8보다 작은 유전체 상수를 갖는 스핀 온 낮은(low) 유전체 상수 재료, 유기실리케이트 글래스 또는 2.8보다 작은 유전체 상수를 갖는 CVD 낮은(low) 유전체 재료, 또는 메탄 상호연결 구조에서 BEOL(back-end-of-line) 유전체 층에 사용될 수 있는 임의의 기타 유전체 재료를 포함할 수 있다. 예를 들면, CVD 산화물은 USG(undoped silicate glass), BSG(borosilicate glass), PSG(phosphosilicate glass), FSG(fluorosilicate glass), BPSG(borophosphosilicate glass), 또는 그들의 조합일 수 있다. MOL 유전체 층(80)은 유전체 재료층(22) 및 반도체 나노와이어(35, 33B, 37B) 사이의 공간을 채운다.
MOL 유전체 층(80)은 실질적으로 스트레스 프리(stress-free), 즉 스트레스 발생층이 아닌 유전체 재료층이고, 반도체 나노와이어(35, 33B, 37B)에 압축 스트레스 또는 인장 스트레스를 인가하지 않는다. 본 발명의 목적을 위하여, 크기가 0.1GPa보다 작은 스트레스를 주위 요소(surrounding elements)로 인가하는 유전체 재료층은 실질적으로 스트레스 프리이다. 주위 요소에 인가되는 스트레스는 크기가 0.3GPa보다 작다. 반도체 나노와이어(35, 33B, 37B)는 MOL 유전체 층(80)에 내재된다. MOL 유전체 층(80)의 제1 부분은 반도체 나노와이어(35, 33B, 37B)의 부분 아래에 놓여 있고, 절연층인 유전체 재료층(22)의 위에 놓여 있으며, 수평 방향으로 게이트 전자(38) 및 제1 유전체 페데스탈(22A)에 접해 있다. MOL 유전체 층(80)의 제2 부분은 반도체 나노와이어(35, 33B, 37B)의 또 다른 부분 아래에 놓여있고, 유전체 재료층(22)의 또 다른 부분 위에 놓여 있으며, 수평 방향으로 게이트 전극(38) 및 제2 유전체 페데스탈(22B)에 접해 있다.
다양한 콘택트 비아 홀(contact via holes)이 MOL 유전체 층(80)에서 형성되고, 도전성 재료로 채워져서 다양한 콘택트 비아를 형성한다. 특히, 적어도 하나의 소스 측 콘택트 비아(42A)는 패드 소스 부분(33A) 바로 위에 형성되고, 적어도 하나의 드레인 측 콘택트 비아(42B)는 패드 드레인 부분(37A) 바로 위에 형성되며, 적어도 하나의 게이트 측 콘택트 비아(48)는 게이트 전극(38) 바로 위에 형성된다. MOL 유전체 층(80)의 상부 표면, 적어도 하나의 소스 측 콘택트 비아(42A), 적어도 하나의 드레인 측 콘택트 비아(42B), 및 적어도 하나의 게이트 측 콘텍트 비아(48)는 MOL 유전체 층(80)의 평탄화(planarization) 및 여분의 도전성 재료의 제거 후 실질적으로 동일 평면(coplanar) 상에 있을 수 있다. 제1 레벨 금속 와이어링을 포함하는 (도시되지 않은) 추가적인 금속 상호 연결 구조는 MOL 유전체 층(80) 위에 형성될 수 있다.
반도체 나노와이어 트랜지스터는 반도체 와이어(35, 33B, 37B)의 중간 부분에 위치한 채널 영역(35)을 포함하고, 소스 영역(33)은 수평 방향으로 채널 영역(35)과 접하며 패드 소스 부분(33A)을 포함하는데, 패드 소스 부분(33A)은 제1 반도체 패드(32A)이며(도 8b를 참조), 드레인 영역(37)은 수평 방향으로 채널 영역(35)과 접하고 패드 드레인 부분(37A)을 포함하는데, 패드 드레인 부분(37A)은 제2 반도체 패드(32B)이다(도 8b를 참조). 제1 유전체 패데스탈(22A)은 수직 방향으로 제1 반도체 패드(32A)와 접하고(도 8b를 참조) 제2 유전체 페데스탈(22B)은 수직 방향으로 제2 반도체 패드(32B)와 접한다(도 8b를 참조). 게이트 전극(38)의 하부 표면은 절연층인 유전체 재료층(22)과 접한다.
MOL 유전체 층(80), 적어도 하나의 소스 측 콘택트 비아(42A), 및 제1 유전체 페데스탈(22A)은 패드 소스 부분(33A)을 둘러싸는데(encapsulate), 패드 소스 부분(33A)은 제1 반도체 패드 32A이다(도 8b 참조). MOL 유전체 층(80), 적어도 하나의 드레인 측 콘택트 비아(42B), 및 제2 유전체 페데스탈(22B)은 패드 드레인 부분(37A)을 둘러싸는데, 이는 제2 반도체 패드(32B)이다(도 8b를 참조).
도 11a 및 도 11b를 참조하면, 본 발명의 또 다른 실시예가 도 9a 및 도 9b에 대응하는 단계에서 도시된다. 이러한 실시예에서, 제1 스트레스 발생부 및 제2 스트레스 발생부(40A 및 40B)는 제거하기 이전에 접하는 구조에 인장 스트레스를 인가한다. 반도체 나노와이어(32C)의 중간 부분은 제1 스트레스 발생부 및 제2 스트레스 발생부(40A 및 40B)의 제거 이전에 종방향 압축 스트레인을 받는다. 게이트 유전체(36) 및 게이트 전극에 의해 종방향 압축 스트레인이 위치에 고정되어 있기 때문에, 반도체 나노와이어(32C)의 중간 부분은 제1 스트레스 발생부 및 제2 스트레스 발생부(40A 및 40B)를 제거한 이후라도 종방향 압축 스트레스를 받는다. 더욱이, 반도체 나노와이어(32C)의 중간 부분의 제1 스트레스 발생부 및 제2 스트레스 발생부(40A 및 40B)의 제거 이후 종방향 압축 스트레인이 미세하게 다시 발생하므로, 반도체 나노와이어(32C)의 종방향 압축 스트레인의 미세한 양이 반도체 나노와이어(32C)로 전달된다. 전체 반도체 나노와이어(32C)는 종방향으로 압축 스트레인을 받고, 고유 압축 스트레스를 갖는다. 반도체 나노와이어(32C) 상의 종방향 압축 스트레인은 화살표로 도식적으로 도시되며, 화살표의 방향은 반도체 나노와이어(32C)로 인가되는 스트레스의 방향을 나타낸다. 예를 들면, 반도체 와이어(32C)의 종방향으로 스트레인을 받는 중간 부분은 0.3GPa보다 큰 크기를 갖는 고유 압축 스트레스를 가질 수 있다.
본 발명이 특정 실시예에 관하여 기술된 반면, 앞으로의 기술의 관점에서 여러 대안, 수정, 및 변형이 당업자에게 자명하다는 것은 명백하다. 따라서, 본 발명은 본 발명 및 이하 청구항의 범위 및 사상 내에서 그러한 모든 대안, 수정, 및 변형을 포함하도록 의도된다.
20: 매립 절연층
30: 상부 반도체 층
32: 반도체 나노와이어 구조
32C: 반도체 나노와이어
40A: 제1 스트레스 발생부
40B: 제2 스트레스 발생부

Claims (10)

  1. 반도체 구조체로서,
    제1 반도체 패드 및 제2 반도체 패드에 접하며, 그 중간 부분이 종방향으로 스트레인을 받는(longitudinally strained) 반도체 나노와이어;
    상기 반도체 나노와이어의 상기 종방향으로 스트레인을 받는 중간 부분을 둘러싸는 게이트 유전체; 및
    상기 제1 반도체 패드 및 상기 제2 반도체 패드를 내재하며(embedding), 실질적으로 스트레스 프리(stress-free)인 유전체 재료층
    을 포함하는, 반도체 구조체.
  2. 제1항에 있어서, 도전성 재료를 포함하고 상기 게이트 유전체를 둘러싸는 게이트 전극을 더 포함하는, 반도체 구조체.
  3. 제2항에 있어서, 제1 유전체 페데스탈과 제2 유전체 페데스탈을 포함하고 상기 반도체 나노와이어의 아래에 있는 절연층을 더 포함하며, 상기 제1 유전체 페데스탈은 상기 제1 반도체 패드와 접하고, 상기 제2 유전체 페데스탈은 상기 제2 반도체 패드에 접하며, 상기 게이트 전극은 상기 절연층에 접하는, 반도체 구조체.
  4. 제1항에 있어서,
    상기 반도체 와이어의 상기 중간 부분에 위치하는 채널 영역;
    상기 제1 반도체 패드를 포함하고 상기 채널 영역과 접하는 소스 영역; 및
    상기 제2 반도체 패드를 포함하고 상기 채널 영역과 접하는 드레인 영역
    을 더 포함하는, 반도체 구조체.
  5. 제4항에 있어서, 상기 소스 영역 및 상기 채널 영역 사이의 경계는 실질적으로 상기 반도체 나노와이어 위에 놓여 있는 게이트 전극의 가장자리와 수직 방향으로 일치하고, 상기 드레인 영역 및 상기 채널 영역 사이의 경계는 실질적으로 상기 게이트 전극의 또 다른 가장자리와 수직 방향으로 일치하는, 반도체 구조체.
  6. 제4항에 있어서, 상기 채널 영역은 제1 도전형의 도핑을 갖고, 상기 소스 영역 및 상기 드레인 영역은 제2 도전형의 도핑을 가지며, 상기 제2 도전형은 상기 제1 도전형의 반대인, 반도체 구조체.
  7. 제1항에 있어서, 상기 유전체 재료층에 내재되면서 상기 제1 반도체 패드와 접하는 적어도 하나의 소스 측 콘택트 비아 및 상기 유전체 재료층에 내재되면서 상기 제2 반도체 패드에 접하는 적어도 하나의 드레인 측 콘택트 비아를 더 포함하는, 반도체 구조체.
  8. 반도체 구조체를 형성하는 방법으로서,
    제1 반도체 패드 및 제2 반도체 패드에 접하고 기판 상에 현수되는 반도체 나노와이어를 상기 기판 위에 형성하는 단계;
    상기 제1 반도체 패드 상에 제1 스트레스 발생 재료부를 형성하고, 상기 제2 반도체 패드 상에 제2 스트레스 발생 재료부를 형성함으로써 상기 반도체 나노와이어의 중간 부분에서 종방향 스트레인을 유발하는 단계;
    상기 중간 부분이 상기 종방향 스트레인을 받는 동안 게이트 유전체를 상기 반도체 나노와이어의 상기 중간 부분 바로 위에 형성하는 단계; 및
    상기 제1 스트레스 발생 재료부 및 제2 스트레스 발생 재료부를 제거하는 단계
    를 포함하며,
    상기 반도체 나노와이어의 상기 중간 부분은 상기 제1 스트레스 발생 재료부 및 상기 제2 스트레스 발생 재료부의 제거 후 종방향으로 스트레인을 받는, 반도체 구조체를 형성하는 방법.
  9. 제8항에 있어서,
    상기 반도체 나노와이어, 상기 제1 반도체 패드, 및 상기 제2 반도체 패드에 스트레스 발생 재료층을 피착하는(depositing) 단계; 및
    상기 스트레스 발생 재료층을 패턴화하는 단계
    를 더 포함하며,
    상기 제1 스트레스 발생 재료부 및 상기 제2 스트레스 발생 재료부는 상기 스트레스 발생 유전체 재료층의 남은 부분에 의하여 형성되는, 반도체 구조체를 형성하는 방법.
  10. 제8항에 있어서,
    상부 반도체 층을 상기 제1 반도체 패드 및 상기 제2 반도체 패드에 접하는, 절연층 위의 반도체 링크 부분으로 패턴화하는 단계; 및
    상기 절연층 상에 현수되는 상기 반도체 링크 부분 아래의 상기 절연층을 에칭하는(etching) 단계
    를 더 포함하는, 반도체 구조체를 형성하는 방법.
KR1020100025421A 2009-04-03 2010-03-22 빌트인 스트레스를 갖는 반도체 나노와이어 KR20100110727A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US12/417,819 2009-04-03
US12/417,819 US7902541B2 (en) 2009-04-03 2009-04-03 Semiconductor nanowire with built-in stress

Publications (1)

Publication Number Publication Date
KR20100110727A true KR20100110727A (ko) 2010-10-13

Family

ID=42825441

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100025421A KR20100110727A (ko) 2009-04-03 2010-03-22 빌트인 스트레스를 갖는 반도체 나노와이어

Country Status (4)

Country Link
US (2) US7902541B2 (ko)
JP (1) JP5587639B2 (ko)
KR (1) KR20100110727A (ko)
CN (1) CN101859770B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013130298A1 (en) * 2012-02-27 2013-09-06 International Business Machines Corporation Gate-all around semiconductor nanowire fet's on bulk semiconductor wafers
KR20170048112A (ko) * 2015-10-23 2017-05-08 삼성전자주식회사 반도체 장치 및 이의 제조 방법
KR20180053613A (ko) * 2011-03-11 2018-05-23 소니 주식회사 전계 효과형 트랜지스터, 전계 효과형 트랜지스터의 제조 방법, 고체 촬상 장치, 및 전자 기기

Families Citing this family (47)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112011103806B4 (de) * 2010-11-17 2016-02-18 International Business Machines Corporation Verfahren zum Bilden von spannungsbelasteten Nanodrahteinheiten
TW201236154A (en) * 2010-12-22 2012-09-01 Ibm Semiconductor device
CN102169889A (zh) * 2011-03-17 2011-08-31 复旦大学 超长半导体纳米线结构及其制备方法
JP5325932B2 (ja) 2011-05-27 2013-10-23 株式会社東芝 半導体装置およびその製造方法
JP5725614B2 (ja) * 2011-08-04 2015-05-27 国立大学法人大阪大学 有機トランジスタ及びその製造方法
JP5667017B2 (ja) * 2011-09-03 2015-02-12 猛英 白土 半導体装置及びその製造方法
CN106887453B (zh) 2011-12-19 2020-08-21 英特尔公司 Ⅲ族-n纳米线晶体管
CN107195671B (zh) 2011-12-23 2021-03-16 索尼公司 单轴应变纳米线结构
US8492208B1 (en) * 2012-01-05 2013-07-23 International Business Machines Corporation Compressive (PFET) and tensile (NFET) channel strain in nanowire FETs fabricated with a replacement gate process
JP5950643B2 (ja) * 2012-03-19 2016-07-13 トランスフォーム・ジャパン株式会社 化合物半導体装置及びその製造方法
DE102012008251A1 (de) * 2012-04-24 2013-10-24 Forschungszentrum Jülich GmbH Verspanntes Bauelement und Verfahren zur Herstellung
CN102637606B (zh) * 2012-05-03 2014-08-27 上海华力微电子有限公司 基于SOI的后栅型积累模式Si-NWFET制备方法
CN102683212A (zh) * 2012-05-03 2012-09-19 上海华力微电子有限公司 应变硅纳米线pmosfet的制备方法
CN102683283B (zh) * 2012-05-03 2014-10-15 上海华力微电子有限公司 一种双层隔离混合晶向应变硅纳米线cmos制备方法
CN102683202B (zh) * 2012-05-03 2014-12-10 上海华力微电子有限公司 一种制作内建应力硅纳米线、以及制作半导体的方法
CN102683412B (zh) * 2012-05-04 2015-03-18 上海华力微电子有限公司 双层隔离混合晶向应变纳米线mosfet的制备方法
CN102683177B (zh) * 2012-05-04 2015-07-08 上海华力微电子有限公司 一种制作半导体内建应力纳米线的方法
CN102683214B (zh) * 2012-05-04 2015-07-29 上海华力微电子有限公司 应变硅纳米线nmosfet的制备方法
CN102683205B (zh) * 2012-05-04 2015-12-02 上海华力微电子有限公司 制作半导体内建应力纳米线以及半导体器件的方法
CN102683204B (zh) * 2012-05-04 2016-05-25 上海华力微电子有限公司 应变硅纳米线nmosfet的制备方法
CN102683203B (zh) * 2012-05-04 2014-12-10 上海华力微电子有限公司 一种制作内建应力硅纳米线的方法
CN102683206A (zh) * 2012-05-04 2012-09-19 上海华力微电子有限公司 应变硅纳米线pmosfet的制备方法
CN102683215B (zh) * 2012-05-04 2015-08-12 上海华力微电子有限公司 应变硅纳米线nmosfet的制备方法
CN102683356B (zh) * 2012-05-04 2014-12-10 上海华力微电子有限公司 双层隔离混合晶向应变纳米线mosfet
US20140151756A1 (en) * 2012-12-03 2014-06-05 International Business Machines Corporation Fin field effect transistors including complimentarily stressed channels
US9224849B2 (en) * 2012-12-28 2015-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Transistors with wrapped-around gates and methods for forming the same
US9006842B2 (en) 2013-05-30 2015-04-14 Taiwan Semiconductor Manufacturing Company, Ltd. Tuning strain in semiconductor devices
US8841189B1 (en) 2013-06-14 2014-09-23 International Business Machines Corporation Transistor having all-around source/drain metal contact channel stressor and method to fabricate same
US9349850B2 (en) 2013-07-17 2016-05-24 Taiwan Semiconductor Manufacturing Company, Ltd. Thermally tuning strain in semiconductor devices
US9070770B2 (en) 2013-08-27 2015-06-30 International Business Machines Corporation Low interfacial defect field effect transistor
US9224866B2 (en) * 2013-08-27 2015-12-29 Globalfoundries Inc. Suspended body field effect transistor
KR102106472B1 (ko) * 2013-09-27 2020-05-04 인텔 코포레이션 응력과 밴드 갭 변조에 대해 가변적인 클래드/코어 치수를 갖는 트랜지스터 구조
US9405065B2 (en) * 2013-10-03 2016-08-02 Stmicroelectronics, Inc. Hybrid photonic and electronic integrated circuits
US9048301B2 (en) * 2013-10-16 2015-06-02 Taiwan Semiconductor Manufacturing Company Limited Nanowire MOSFET with support structures for source and drain
US9530876B2 (en) 2013-12-20 2016-12-27 International Business Machines Corporation Strained semiconductor nanowire
US9437738B2 (en) * 2014-02-07 2016-09-06 Taiwan Semiconductor Manufacturing Company Ltd. Field effect transistor with heterostructure channel
US9293523B2 (en) * 2014-06-24 2016-03-22 Applied Materials, Inc. Method of forming III-V channel
JP6273374B2 (ja) * 2014-09-18 2018-01-31 富士フイルム株式会社 トランジスタ、および、トランジスタの製造方法
US9741811B2 (en) 2014-12-15 2017-08-22 Samsung Electronics Co., Ltd. Integrated circuit devices including source/drain extension regions and methods of forming the same
US9627330B2 (en) 2015-07-13 2017-04-18 International Business Machines Corporation Support for long channel length nanowire transistors
US9627544B2 (en) 2015-08-04 2017-04-18 United Microelectronics Corp. Method of forming semiconductor device
TWI656088B (zh) 2015-08-19 2019-04-11 聯華電子股份有限公司 半導體元件的形成方法
CN106601738B (zh) 2015-10-15 2018-08-24 上海新昇半导体科技有限公司 互补场效应晶体管及其制备方法
US9570552B1 (en) 2016-03-22 2017-02-14 Globalfoundries Inc. Forming symmetrical stress liners for strained CMOS vertical nanowire field-effect transistors
US9735269B1 (en) 2016-05-06 2017-08-15 International Business Machines Corporation Integrated strained stacked nanosheet FET
KR20180023453A (ko) * 2016-08-26 2018-03-07 에스케이하이닉스 주식회사 나노 와이어-셀렉터를 구비한 반도체 집적 회로 장치의 제조방법
CN108428634B (zh) * 2018-02-09 2022-02-22 中国科学院微电子研究所 垂直纳米线晶体管与其制作方法

Family Cites Families (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6359288B1 (en) 1997-04-24 2002-03-19 Massachusetts Institute Of Technology Nanowire arrays
US6248674B1 (en) 2000-02-02 2001-06-19 Hewlett-Packard Company Method of aligning nanowires
US6720240B2 (en) 2000-03-29 2004-04-13 Georgia Tech Research Corporation Silicon based nanospheres and nanowires
WO2002003482A1 (de) 2000-07-04 2002-01-10 Infineon Technologies Ag Feldeffekttransistor
DE10134866B4 (de) 2000-07-18 2005-08-11 Lg Electronics Inc. Verfahren zum horizontalen Wachsenlassen von Kohlenstoff-Nanoröhren und Feldeffekttransistor, der die durch das Verfahren gewachsenen Kohlenstoff-Nanoröhren verwendet
JP5013650B2 (ja) 2000-08-22 2012-08-29 プレジデント・アンド・フェローズ・オブ・ハーバード・カレッジ ドープされた細長い半導体、そのような半導体の成長、そのような半導体を含んだデバイス、およびそのようなデバイスの製造
EP1374309A1 (en) 2001-03-30 2004-01-02 The Regents Of The University Of California Methods of fabricating nanostructures and nanowires and devices fabricated therefrom
US6656573B2 (en) 2001-06-26 2003-12-02 Hewlett-Packard Development Company, L.P. Method to grow self-assembled epitaxial nanowires
US6843902B1 (en) 2001-07-20 2005-01-18 The Regents Of The University Of California Methods for fabricating metal nanowires
US7176505B2 (en) 2001-12-28 2007-02-13 Nantero, Inc. Electromechanical three-trace junction devices
US6872645B2 (en) 2002-04-02 2005-03-29 Nanosys, Inc. Methods of positioning and/or orienting nanostructures
US6831017B1 (en) 2002-04-05 2004-12-14 Integrated Nanosystems, Inc. Catalyst patterning for nanowire devices
US7135728B2 (en) 2002-09-30 2006-11-14 Nanosys, Inc. Large-area nanoenabled macroelectronic substrates and uses therefor
US7051945B2 (en) * 2002-09-30 2006-05-30 Nanosys, Inc Applications of nano-enabled large area macroelectronic substrates incorporating nanowires and nanowire composites
FR2845519B1 (fr) 2002-10-03 2005-07-01 Commissariat Energie Atomique Procede de fabrication de nano-structure filaire dans un film semi-conducteur
US6841235B2 (en) 2002-10-11 2005-01-11 General Motors Corporation Metallic nanowire and method of making the same
US7182996B2 (en) 2002-11-22 2007-02-27 Florida State University Research Foundation, Inc. Deposting nanowires on a substrate
JP4384988B2 (ja) * 2002-11-25 2009-12-16 インターナショナル・ビジネス・マシーンズ・コーポレーション 歪みＦｉｎＦＥＴＣＭＯＳデバイス構造
US7183568B2 (en) 2002-12-23 2007-02-27 International Business Machines Corporation Piezoelectric array with strain dependant conducting elements and method therefor
JP2006527484A (ja) * 2003-06-06 2006-11-30 ノースロップ グラマン コーポレイション 渦巻状に巻かれた回路デバイスおよびその製造方法
US6909151B2 (en) * 2003-06-27 2005-06-21 Intel Corporation Nonplanar device with stress incorporation layer and method of fabrication
US6897098B2 (en) * 2003-07-28 2005-05-24 Intel Corporation Method of fabricating an ultra-narrow channel semiconductor device
US7067328B2 (en) 2003-09-25 2006-06-27 Nanosys, Inc. Methods, devices and compositions for depositing and orienting nanostructures
US7067341B2 (en) 2003-10-28 2006-06-27 Stmicroelectronics S.R.L. Single electron transistor manufacturing method by electro-migration of metallic nanoclusters
US6969679B2 (en) 2003-11-25 2005-11-29 Canon Kabushiki Kaisha Fabrication of nanoscale thermoelectric devices
US7208094B2 (en) 2003-12-17 2007-04-24 Hewlett-Packard Development Company, L.P. Methods of bridging lateral nanowires and device using same
US8217381B2 (en) * 2004-06-04 2012-07-10 The Board Of Trustees Of The University Of Illinois Controlled buckling structures in semiconductor interconnects and nanomembranes for stretchable electronics
JP4611127B2 (ja) * 2004-06-14 2011-01-12 パナソニック株式会社 電気機械信号選択素子
US7189635B2 (en) 2004-09-17 2007-03-13 Hewlett-Packard Development Company, L.P. Reduction of a feature dimension in a nano-scale device
EP1807878A2 (en) * 2004-10-27 2007-07-18 Koninklijke Philips Electronics N.V. Semiconductor device with tunable energy band gap
US7405129B2 (en) 2004-11-18 2008-07-29 International Business Machines Corporation Device comprising doped nano-component and method of forming the device
US7598516B2 (en) 2005-01-07 2009-10-06 International Business Machines Corporation Self-aligned process for nanotube/nanowire FETs
JP2006278502A (ja) * 2005-03-28 2006-10-12 Nippon Telegr & Teleph Corp <Ntt> 発光素子及びその製造方法
KR20080025147A (ko) * 2005-06-16 2008-03-19 큐나노 에이비 반도체 나노와이어 트랜지스터
US7279375B2 (en) * 2005-06-30 2007-10-09 Intel Corporation Block contact architectures for nanoscale channel transistors
JP2008004749A (ja) * 2006-06-22 2008-01-10 Toshiba Corp 半導体装置
WO2008016505A1 (en) * 2006-07-31 2008-02-07 Advanced Micro Devices, Inc. Method for forming a strained transistor by stress memorization based on a stressed implantation mask
JP2008140967A (ja) * 2006-12-01 2008-06-19 Keio Gijuku 波長可変カーボンナノチューブ素子
DE102007030056B3 (de) * 2007-06-29 2009-01-22 Advanced Micro Devices, Inc., Sunnyvale Verfahren zum Blockieren einer Voramorphisierung einer Gateelektrode eines Transistors
JP4966153B2 (ja) * 2007-10-05 2012-07-04 株式会社東芝 電界効果トランジスタおよびその製造方法
US20090146194A1 (en) * 2007-12-05 2009-06-11 Ecole Polytechnique Federale De Lausanne (Epfl) Semiconductor device and method of manufacturing a semiconductor device
JP4575471B2 (ja) * 2008-03-28 2010-11-04 株式会社東芝 半導体装置および半導体装置の製造方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180053613A (ko) * 2011-03-11 2018-05-23 소니 주식회사 전계 효과형 트랜지스터, 전계 효과형 트랜지스터의 제조 방법, 고체 촬상 장치, 및 전자 기기
WO2013130298A1 (en) * 2012-02-27 2013-09-06 International Business Machines Corporation Gate-all around semiconductor nanowire fet's on bulk semiconductor wafers
US8698128B2 (en) 2012-02-27 2014-04-15 International Business Machines Corporation Gate-all around semiconductor nanowire FET's on bulk semicoductor wafers
GB2514709A (en) * 2012-02-27 2014-12-03 Ibm Gate-all around semiconductor nanowire FETs on bulk semiconductor wafers
KR20170048112A (ko) * 2015-10-23 2017-05-08 삼성전자주식회사 반도체 장치 및 이의 제조 방법

Also Published As

Publication number Publication date
CN101859770B (zh) 2012-11-21
CN101859770A (zh) 2010-10-13
US7989233B2 (en) 2011-08-02
US20110104860A1 (en) 2011-05-05
US7902541B2 (en) 2011-03-08
US20100252801A1 (en) 2010-10-07
JP2010245514A (ja) 2010-10-28
JP5587639B2 (ja) 2014-09-10

Similar Documents

Publication Publication Date Title
JP5587639B2 (ja) 半導体構造体およびその形成方法（内部応力を有する半導体ナノワイヤ）
US10084041B2 (en) Method and structure for improving FinFET with epitaxy source/drain
JP5607400B2 (ja) 半導体構造体の製造方法
US8013324B2 (en) Structurally stabilized semiconductor nanowire
US8586966B2 (en) Contacts for nanowire field effect transistors
US9748239B2 (en) Fin-double-gated junction field effect transistor
US8237150B2 (en) Nanowire devices for enhancing mobility through stress engineering
US8969963B2 (en) Vertical source/drain junctions for a finFET including a plurality of fins
US20150145042A1 (en) Transistors having multiple lateral channel dimensions
US10818803B1 (en) Fin-type field-effect transistors including a two-dimensional material
US10600795B2 (en) Integration of floating gate memory and logic device in replacement gate flow
US10580894B2 (en) Strained semiconductor nanowire
US9412759B2 (en) CMOS gate contact resistance reduction
US10249632B2 (en) Simple integration of non-volatile memory and complementary metal oxide semiconductor

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee