CN102683214B - 应变硅纳米线nmosfet的制备方法 - Google Patents
应变硅纳米线nmosfet的制备方法 Download PDFInfo
- Publication number
- CN102683214B CN102683214B CN201210135991.5A CN201210135991A CN102683214B CN 102683214 B CN102683214 B CN 102683214B CN 201210135991 A CN201210135991 A CN 201210135991A CN 102683214 B CN102683214 B CN 102683214B
- Authority
- CN
- China
- Prior art keywords
- silicon
- layer
- top layer
- grid
- preparation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
本发明提供的一种应变硅纳米线NMOSFET的制备方法，包括提供SOI硅片，包括硅衬底、硅衬底上的埋氧层和埋氧层上的顶层硅；形成硅纳米线场效应晶体管区域，并在顶层硅和埋氧层之间形成空洞层，在空洞层上方的顶层硅上制备出硅纳米线；沉淀无定形碳，并填充顶层硅下方的空洞层；进行栅氧工艺制备栅氧层，并沉积栅极材料；沉积绝缘介质材料，并填充顶层硅下方的空洞层，刻蚀形成栅极侧墙；刻蚀源漏极区域的顶层硅，在源漏极生长碳硅层，同时进行源楼区域原位掺杂；进行金属硅合金工艺，及接触孔工艺，将源、漏、栅极引出。本发明增大了N-SiNWFET中硅纳米线源漏方向的张应力，从而有效增大N-SiNWFET的电流驱动能力。
Description
技术领域
本发明属于半导体领域，涉及一种硅纳米线NMOSFET的制备方法，尤其涉及一种应变硅纳米线NMOSFET的制备方法。
背景技术
当前，在先进的半导体器件制造中引入应变工程非常普遍。在通过应变工程所制造的半导体器件中，对于沟道方向为<110>的MOSFET，当沟道方向具有张应力时，可以有效增大NMOSFET的电流驱动能力，而当沟道方向具有压应力时，可以有效增大PMOSFET的电流驱动能力。
同样道理，对于最先进的半导体纳米线场效应晶体管（Nanowire Field Effect Transistor，NWFET），如果在其纳米线长度方向（即沟道方向）引入应变工程，也将大大增大NWFET的电流驱动能力。如在针对<110>NW nFET中引入应力工程后（采用应力记忆技术，SMT），电流驱动能力增大了58%（Masumi Saitoh，《Understanding of Short-Channel Mobility in Tri-Gate Nanowire MOSFETs and Enhanced Stress Memorization Technique for Performance Improvement》 ，IEDM，2010）。同时在NMOSFET中的源漏区域采用选择性刻蚀和选择性外延技术嵌入式SiC，使得NMOSFET的沟道内沿源漏方向具有张应力，从而有效提高NMOSFET的开启电流Ion（Yaocheng Liu，《Strained Si Channel MOSFETs with Embedded Silicon Carbon Formed by Solid Phase Epitaxy》VLSI Technology， IEEE Symposium，2007）。
美国专利（公开号：US 2011/0104860 A1）公开了一种内建应力半导体纳米线制备方法，它基于具有埋氧层的半导体衬底（如SOI衬底），在半导体纳米线制备完成后，沉积一层压应变薄膜层，如应变氮化硅层。在后续将栅极区域的应变薄膜刻蚀以后，由于两边源漏区域的应变薄膜的收缩作用，使得栅极区域（即沟道区域）的半导体纳米线具有张应力。在栅极工艺完成后，这种半导体纳米线长度方向（即NWFET沟道方向）的张应力就被固定在半导体纳米线中，后续压应变薄膜层去除后也不会使这种张应力消失。
该方法具有以下两个缺点：
该结构的半导体纳米线是与半导体两个相对的衬垫相连，而半导体两个衬垫又与绝缘基底相连，在其工艺制备过程有一个步骤是，包裹在半导体纳米线上的压应变薄膜被刻蚀掉而只保留包裹在半导体两个衬垫上的压应变薄膜，这时，受两边收缩力作用，半导体纳米线所受到的力其实不是在水平方向的，而是在水平方向上再向下一定角度的反向张应力。当半导体纳米线足够细时，这种不在水平方向的反向张应力可能会造成半导体纳米线中间部位发生错位，甚至断裂。
并且，应变薄膜层在栅极制备完毕后需要去除，这其实是一种应力记忆技术（SMT，Stress Memorized Technology），其产生的半导体纳米线沟道应力只能到达0.3GPa，无法使N-NWFET的Ion较大的增大。
发明内容
鉴于上述的现有技术中的问题，本发明所要解决的技术问题是现有的技术中缺乏稳定有效的应变硅纳米线NMOSFET的制备方法。
本发明提供的一种应变硅纳米线NMOSFET的制备方法，包括以下步骤：
步骤1，提供SOI硅片，包括硅衬底、硅衬底上的埋氧层和埋氧层上的顶层硅；
步骤2，定义硅纳米线场效应晶体管区域，并在顶层硅和埋氧层之间形成空洞层，在空洞层上方的顶层硅上制备出硅纳米线；
步骤3，沉淀无定形碳，并填充顶层硅下方的空洞层；
步骤4，刻蚀栅极区域的无定形碳，直至露出埋氧层；
步骤5，进行栅氧工艺制备栅氧层，并沉积栅极材料；
步骤6，去除无定形碳；
步骤7，沉积绝缘介质材料，并填充顶层硅下方的空洞层，刻蚀形成栅极侧墙；
步骤8，刻蚀源漏衬垫区域的顶层硅，在源漏极区域生长碳硅层，同时进行源漏区域原位掺杂；
步骤9，进行金属硅合金工艺，及接触孔工艺，将源、漏、栅极引出。
在本发明的一个较佳实施方式中，所述步骤1中的埋氧层的厚度为10~1000nm，顶层硅厚度为10~200nm。
在本发明的另一较佳实施方式中，所述步骤1中还包括通过离子注入或所述顶层硅中原始含有杂质离子，作为后续器件的沟道掺杂离子。
在本发明的另一较佳实施方式中，所述步骤2中通过光刻和刻蚀形成硅纳米线场效应晶体管区域，并直至刻蚀掉部分埋氧层。
在本发明的另一较佳实施方式中，所述步骤2中采用湿法刻蚀去除部分埋氧层，形成空洞层。
在本发明的另一较佳实施方式中，所述步骤2中通过热氧化工艺和湿法刻蚀工艺，制备出空洞层上方的顶层硅上的硅纳米线。
在本发明的另一较佳实施方式中，所述硅纳米线的截面形状为圆形，横向跑道形或纵向跑道形。
在本发明的另一较佳实施方式中，所述步骤4中通过光刻或选择性刻蚀将栅极区域刻蚀出来，并直至埋氧层。
在本发明的另一较佳实施方式中，所述步骤5中的栅极材料为金属栅极材料。
在本发明的另一较佳实施方式中，所述步骤8中通过自对准选择性刻蚀源漏衬垫区域的顶层硅，并保留底部的部分顶层硅，作为生长碳硅层的籽晶层。
本发明采用了e-SiC技术应用于N-SiNWFET中，增大了N-SiNWFET中硅纳米线源漏方向的张应力，从而有效增大N-SiNWFET的电流驱动能力。
附图说明
图1是本发明的实施例的SOI硅片的结构示意图；
图2a是本发明的实施例定义出硅纳米线场效应晶体管区域的结构俯视图；
图2b是本发明的实施例定义出硅纳米线场效应晶体管区域的结构示意图；
图3是本发明的实施例形成空洞层的结构示意图；
图4a是本发明的实施例形成硅纳米线的结构俯视图；
图4b是本发明的实施例形成硅纳米线的结构示意图；
图5是本发明的实施例形成栅极层的结构示意图；
图6是本发明的实施例形成栅极侧墙的结构示意图；
图7是本发明的实施例刻蚀部分顶层硅后的结构示意图；
图8是本发明的实施例生长碳硅层后的结构示意图。
具体实施方式
以下将结合附图对本发明做具体阐释。
本发明的实施例的应变硅纳米线NMOSFET的制备方法，包括以下步骤：
步骤1，提供如图1所示的SOI硅片，包括硅衬底1、硅衬底1上的埋氧层2和埋氧层2上的顶层硅3；优选地，埋氧层2厚度为10~1000nm，顶层硅3厚度为10~200nm。并优选通过离子注入或者顶层硅层中原始包括杂质离子，作为后续NWFET的沟道掺杂离子。
步骤2，形成硅纳米线场效应晶体管区域，其中，可以通过光刻、刻蚀，可以采用光阻掩模（PR mask），也可以采用硬掩膜（Hard mask）定义出硅纳米线场效应晶体管（Si Nanowire FET, SiNWFET）的区域，如图2a和2b中所示，中间4为定义出的硅纳米线区域，两边5为NWFET的源漏衬垫（Pad），一直刻蚀到埋氧层2，并向下刻蚀掉部分埋氧层2。
并如图3中所示，采用湿法刻蚀去除部分埋氧层2，在顶层硅3和埋氧层2之间形成空洞层6，并保证顶层硅的源漏衬垫位置与下面埋氧层相连；
再如图4a和4b中所示，通过热氧化工艺和湿法去除顶层硅3表面的氧化层，制备出硅纳米线7。根据硅纳米线区域刻蚀宽度和厚度的不同，硅纳米线的截面形状也不同，有圆形、横向跑道形和纵向跑道形三种。
,步骤3，沉淀无定形碳，并填充顶层硅下方的空洞层；采用具有高刻蚀选择比和高吸光性的无定形碳作为后栅工艺中的隔离层，利于栅极沟槽图形（profile）控制；并且无定型碳在后栅工艺完成后容易灰化，利于图形控制。
步骤4，光刻、选择性刻蚀将NWFET的栅极区域刻蚀出来，刻蚀掉栅极区域的无定形碳，并且一直刻蚀到埋氧层为止。
步骤5，进行栅氧工艺，可以通过沉积工艺制备SiO2或者SiON或者Si3N4或者高K材料或者其组合的栅氧层，其中，高K材料可以为HfO2，ZrO2，La2O3，Al2O3，TiO2，SrTiO3，LaAlO3，Y2O3，HfOxNy，ZrOxNy，La2OxNy，Al2OxNy，TiOxNy，SrTiOxNy，LaAlOxNy，Y2OxNy中的一种或组合，并沉积栅极材料，优选金属栅极材料。并化学机械研磨去除多余的栅极材料。
步骤6，如图5中所示，通过灰化工艺（Ashing）去除无定形碳（AC）层，并保留栅极材料8。由于AC作为采用后栅工艺中的隔离层，可以将其灰化干净且不会影响到别的部分。
步骤7，如图6中所示，沉积绝缘介质材料9，优选地为SiO2；并填充顶层硅下方的空洞层6，自对准刻蚀制备形成栅极侧墙81；并进行源漏注入工艺。
步骤8，如图7中所示，自对准选择性刻蚀源漏衬垫区域10的硅层，直到留下底部顶层硅的薄层，作为后续外延SiC的籽晶层。由于采用金属材料作为栅极层，在选择性刻蚀时可以很好地保持栅极形貌；如图8中所示，在刻蚀出的源漏衬垫区域选择性外延生长（SEG，Selective Epitaxial Growth ）SiC层11，其中C的化学摩尔比为0.01%~10%，优选地为0.1%~5%。同时，进行源漏原位掺杂，优选地，掺杂P、As离子。由于采用金属材料作为栅极层，避免了源漏衬垫区域选择性外延生长SiC时栅极上方的外延生长；
步骤9，进行金属硅合金工艺，及接触孔工艺，将源、漏、栅极引出。
本发明采用了e-SiC技术应用于N-SiNWFET中，增大了N-SiNWFET中硅纳米线源漏方向的张应力，从而有效增大N-SiNWFET的电流驱动能力。
以上对本发明的具体实施例进行了详细描述，但其只是作为范例，本发明并不限制于以上描述的具体实施例。对于本领域技术人员而言，任何对本发明进行的等同修改和替代也都在本发明的范畴之中。因此，在不脱离本发明的精神和范围下所作的均等变换和修改，都应涵盖在本发明的范围内。
Claims (9)
1.一种应变硅纳米线NMOSFET的制备方法，其特征在于，包括以下步骤：
步骤1，提供SOI硅片，包括硅衬底、硅衬底上的埋氧层和埋氧层上的顶层硅；
步骤2，定义硅纳米线场效应晶体管区域，并在顶层硅和埋氧层之间形成空洞层，在空洞层上方的顶层硅上制备出硅纳米线；
步骤3，沉淀无定形碳，并填充顶层硅下方的空洞层；
步骤4，刻蚀栅极区域的无定形碳，直至露出埋氧层；
步骤5，进行栅氧工艺制备栅氧层，并沉积栅极材料；
步骤6，去除无定形碳；
步骤7，沉积绝缘介质材料，并填充顶层硅下方的空洞层，刻蚀形成栅极侧墙；
步骤8，刻蚀源漏衬垫区域的顶层硅，在源漏极区域生长碳硅层，同时进行源漏区域原位掺杂；
步骤9，进行金属硅合金工艺，及接触孔工艺，将源、漏、栅极引出；
其中，所述步骤8中通过自对准选择性刻蚀源漏衬垫区域的顶层硅，并保留底部的部分顶层硅，作为生长碳硅层的籽晶层。
2.如权利要求1所述的制备方法，其特征在于，所述步骤1中的埋氧层的厚度为10～1000nm，顶层硅厚度为10～200nm。
3.如权利要求1所述的制备方法，其特征在于，所述步骤1中还包括通过离子注入或所述顶层硅中原始含有杂质离子，作为后续器件的沟道掺杂离子。
4.如权利要求1所述的制备方法，其特征在于，所述步骤2中通过光刻或刻蚀形成硅纳米线场效应晶体管区域，并直至刻蚀掉部分埋氧层。
5.如权利要求1所述的制备方法，其特征在于，所述步骤2中采用湿法刻蚀去除部分埋氧层，形成空洞层。
6.如权利要求1所述的制备方法，其特征在于，所述步骤2中通过热氧化工艺和湿法刻蚀工艺，制备出空洞层上方的顶层硅上的硅纳米线。
7.如权利要求6所述的制备方法，其特征在于，所述硅纳米线的截面形状为圆形，横向跑道形或纵向跑道形。
8.如权利要求1所述的制备方法，其特征在于，所述步骤4中通过光刻或选择性刻蚀将栅极区域刻蚀出来，并直至埋氧层。
9.如权利要求1所述的制备方法，其特征在于，所述步骤5中的栅极材料为金属栅极材料。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210135991.5A CN102683214B (zh) | 2012-05-04 | 2012-05-04 | 应变硅纳米线nmosfet的制备方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210135991.5A CN102683214B (zh) | 2012-05-04 | 2012-05-04 | 应变硅纳米线nmosfet的制备方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102683214A CN102683214A (zh) | 2012-09-19 |
| CN102683214B true CN102683214B (zh) | 2015-07-29 |
Family
ID=46814945
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210135991.5A Active CN102683214B (zh) | 2012-05-04 | 2012-05-04 | 应变硅纳米线nmosfet的制备方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102683214B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1427437A (zh) * | 2001-12-18 | 2003-07-02 | 三星Sdi株式会社 | 形成衬底的浮置结构、浮置栅电极和场致发射器件的方法 |
| CN101859770A (zh) * | 2009-04-03 | 2010-10-13 | 国际商业机器公司 | 半导体结构及其形成方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6621131B2 (en) * | 2001-11-01 | 2003-09-16 | Intel Corporation | Semiconductor transistor having a stressed channel |
| US20080121987A1 (en) * | 2006-11-06 | 2008-05-29 | Yijian Chen | Nanodot and nanowire based MOSFET structures and fabrication processes |
-
2012
- 2012-05-04 CN CN201210135991.5A patent/CN102683214B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1427437A (zh) * | 2001-12-18 | 2003-07-02 | 三星Sdi株式会社 | 形成衬底的浮置结构、浮置栅电极和场致发射器件的方法 |
| CN101859770A (zh) * | 2009-04-03 | 2010-10-13 | 国际商业机器公司 | 半导体结构及其形成方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102683214A (zh) | 2012-09-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9252274B2 (en) | Fin field effect transistors including multiple lattice constants and methods of fabricating the same | |
| US9391073B2 (en) | FinFET device and method for manufacturing the same | |
| KR101774824B1 (ko) | 실리콘 나노와이어에 게르마늄 채널을 갖는 트랜지스터 및 그 제조방법 | |
| US10468505B2 (en) | Cylindrical germanium nanowire device | |
| US8648330B2 (en) | Nanowire field effect transistors | |
| US9660035B2 (en) | Semiconductor device including superlattice SiGe/Si fin structure | |
| CN102983171B (zh) | 垂直无结环栅mosfet器件的结构及其制造方法 | |
| US9660027B2 (en) | Expitaxially regrown heterostructure nanowire lateral tunnel field effect transistor | |
| CN104517847B (zh) | 无结晶体管及其形成方法 | |
| US10141446B2 (en) | Formation of bottom junction in vertical FET devices | |
| US11594623B2 (en) | Nanowire transistor and manufacturing method thereof | |
| CN103295899B (zh) | FinFET器件制造方法 | |
| CN106711214B (zh) | 栅极全包覆式纳米线场效晶体管装置 | |
| CN103515231B (zh) | FinFET制造方法 | |
| CN102683202B (zh) | 一种制作内建应力硅纳米线、以及制作半导体的方法 | |
| CN103123899B (zh) | FinFET器件制造方法 | |
| CN102683214B (zh) | 应变硅纳米线nmosfet的制备方法 | |
| CN102683215B (zh) | 应变硅纳米线nmosfet的制备方法 | |
| KR101289666B1 (ko) | 벌크형 나노구조 트랜지스터 및 이의 제조방법 | |
| CN102683204B (zh) | 应变硅纳米线nmosfet的制备方法 | |
| KR20090081603A (ko) | 3차원 트랜지스터의 자기정렬 제조방법 | |
| CN102683177B (zh) | 一种制作半导体内建应力纳米线的方法 | |
| CN102683212A (zh) | 应变硅纳米线pmosfet的制备方法 | |
| CN103123900B (zh) | FinFET器件制造方法 | |
| CN102683205B (zh) | 制作半导体内建应力纳米线以及半导体器件的方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |