KR20100102533A - 고체 촬상 장치 및 그 제조 방법 - Google Patents

고체 촬상 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20100102533A
KR20100102533A KR1020100018895A KR20100018895A KR20100102533A KR 20100102533 A KR20100102533 A KR 20100102533A KR 1020100018895 A KR1020100018895 A KR 1020100018895A KR 20100018895 A KR20100018895 A KR 20100018895A KR 20100102533 A KR20100102533 A KR 20100102533A
Authority
KR
South Korea
Prior art keywords
layer
electrode
silicon
forming
solid
Prior art date
Application number
KR1020100018895A
Other languages
English (en)
Inventor
게이이찌 나까자와
다까유끼 에노모또
Original Assignee
소니 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 주식회사 filed Critical 소니 주식회사
Publication of KR20100102533A publication Critical patent/KR20100102533A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689—MOS based technologies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1464—Back illuminated imager structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S438/00—Semiconductor device manufacturing: process
    • Y10S438/975—Substrate or mask aligning feature

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)

Abstract

고체 촬상 장치는 실리콘층과, 상기 실리콘층에 형성되어 입사광에 대한 광전 변환을 실행하여 얻어진 신호 전하를 처리 및 출력하는 화소부와, 상기 실리콘층에서 상기 화소부의 주변에 형성된 정렬 마크와, 상기 실리콘층의 제1 표면에 형성된 배선층 내의 제1 전극과, 상기 실리콘층의 상기 제1 표면의 반대측인 제2 표면에 절연막을 개재하여 형성된 제2 전극을 접속하는 콘택트부를 포함하며, 상기 정렬 마크와 상기 콘택트부는 각각이 상기 실리콘층을 완전히 관통하여 연장되는 각각의 홀 내에 동일 재료로 된 각각의 절연층을 개재하여 형성된 동일 도전 재료의 도전층으로 형성된다.

Description

고체 촬상 장치 및 그 제조 방법{SOLID-STATE IMAGE PICKUP DEVICE AND A METHOD OF MANUFACTURING THE SAME}
본 발명은 고체 촬상 장치 및 그 제조 방법에 관한 것이다.
이제, 도 24에 도시된 개략적 구성 단면도를 참조하여, 배선층이 그 위에 형성되어 있는 측의 반대측으로부터 광을 입사시켜 수광하는 후면 조사형 구조를 적용한 CMOS(Complementary Metal Oxide Semiconductor)형 고체 촬상 소자의 일 예를 설명할 것이다.
도 24에 도시된 바와 같이, 단결정 실리콘층(361) 내에는 각 화소의 수광 센서부를 구성하는 포토다이오드 PD가 형성되어 있다. 또한, 단결정 실리콘층(361)에 대한 상부측(광 입사측)에는 컬러 필터층(364) 및 렌즈(365)가 제공된다. 후술하는 바와 같이, 단결정 실리콘층(361)은 실리콘 기판(도시되지 않음)을 얇게 함으로써 얻어진다는 것을 주목해야 한다.
한편, 단결정 실리콘층(361)에 대한 하부측(광 입사측의 반대측)에서 층간 절연층(362)에는 다수의 배선층(363)이 제공된다. 또한, 다수의 배선층(363)이 내부에 형성되어 있는 층간 절연층(362)은 상기 층간 절연층(362) 아래에 제공된 지지 기판(366)에 의해 지지된다.
상술된 CMOS형 고체 촬상 소자의 제조 방법에서, 실리콘 기판(도시되지 않음)의 표면 부근에는, 이온 주입을 실행함으로써, 각 화소의 수광 센서부를 구성하는 포토다이오드 PD가 형성된다. 또한, 실리콘 기판 상에는 각 게이트 절연막(도시되지 않음)을 개재하여 각 화소 트랜지스터의 게이트 전극(372)이 형성된다. 또한, 층간 절연막(362)에는 배선층(363)이 순차적으로 형성된다.
그 후, 최상부의 층간 절연막(362)의 표면을 평탄화하고, 상술된 실리콘 기판의 위아래를 바꾼 후, 최상부의 층간 절연막(362)의 평탄화된 표면상에 지지 기판(366)이 부착된다.
그 후, 실리콘 기판의 후면을 연마하여 상기 실리콘 기판을 얇게 함으로써, 상술된 단결정 실리콘층(361)을 형성한다. 그 결과, 실리콘 기판(즉, 단결정 실리콘층(361)) 내부에 포토다이오드 PD가 형성된다. 또한, 미리 결정된 두께를 갖는 상기 단결정 실리콘층(361) 상에서 평탄화층(도시되지 않음) 상에는 컬러 필터층(364) 및 렌즈(365)가 순차적으로 형성된다.
상술된 방식으로, 도 24에 도시된 CMOS형 고체 촬상 소자(360)를 제조할 수 있다. 상기 CMOS형 고체 촬상 소자는 예를 들어 일본 특허 공개 제2005-150463호(이하, 특허 문헌 1이라 함)(도 35 참조)에 설명된다.
상술된 제조 공정에서는, 최종 공정에서 렌즈(365)를 형성할 때, 렌즈(365)는 사전에 형성되어 있는 각 포토다이오드 PD와 정렬될 필요가 있다. 이러한 이유로, 렌즈(365)의 형성을 위해 정렬 마크의 존재는 필수적이 된다.
또한, 층간 절연막(362)측에는 지지 기판(366)이 부착되어 있기 때문에, 통상의 방법을 사용하여 패드 콘택트(도시되지 않음)를 형성하는 것이 불가능할 수 있다.
이러한 이유로, 실리콘 기판(단결정 실리콘층(361)) 내부에 포토다이오드 PD를 형성할 때, 실리콘 기판의 후면까지 완전히 연장하도록 정렬 마크용 홀(도시되지 않음)이 형성되고, 그 홀 내에 절연층을 매립하여, 정렬 마크(도시되지 않음)를 형성한다. 따라서, 렌즈(365)를 형성할 때, 렌즈(365)는 정렬 마크를 사용하여 각 포토다이오드 PD와 정렬될 수 있다.
그러나, 상술된 구성에서는, 패드 형성용 전극을 추출하기 위해, 광 입사측으로부터 단결정 실리콘층을 파서 전극의 상부를 통해 개구하는 개구부를 형성할 필요가 있는데, 전극이 배선층측에 형성되어 있기 때문이다. 이러한 공정은 공정수를 증가시키고 제조 비용을 증가시킨다. 또한, 개구부의 바닥부에 패드용 전극이 존재한다. 따라서, 그 전극에 접속되는 배선이 개구부의 주변과 접촉하는 것을 방지하기 위해 개구부를 넓게 형성할 필요가 있기 때문에, 그만큼 더 소자 면적이 증가된다.
또한, 상술된 구성과는 다른 구성도 개시되어 있다. 이 경우에서는, 도시되지는 않지만, 예를 들어, 배선이 내부에 형성되어 있는 배선 절연층 상에 실리콘층이 형성되고, 실리콘층에 포토다이오드가 형성되어 있다. 또한, 실리콘층을 완전히 관통하여 연장되어 배선 절연층의 상부에 도달하도록 콘택트층이 형성되어 있다. 상기 콘택트층의 측면 주변에는 실리콘층으로부터 절연되도록 절연층이 형성되어 있다. 또한, 상술된 콘택트층의 하부는 배선 절연층에 형성된 배선층의 배선에 접속되고, 상술된 콘택트층의 상부는 패드 전극에 접속되어, 패드부를 구성한다.
상술된 콘택트층용의 재료로서 텅스텐(W)과 같은 금속을 사용한다. 텅스텐 외에, 상술된 콘택트층용의 금속으로서, 알루미늄(Al), 구리(Cu), 은(Ag), 금(Au) 또는 이들의 합금을 사용할 수 있다.
또한, 실리콘층에는 상술된 절연층용의 재료와 동일한 재료로 된 절연층이 실리콘층을 완전히 관통하여 연장되도록 형성되어, 정렬 마크를 형성한다.
이러한 종래 기술에서는, 정렬 마크를 형성하는 절연층 및 콘택트층을 형성하는 금속은 각각 상이한 공정에서 형성된다. 또한, 콘택트층을 형성하는 접속 홀에 정렬 마크를 형성하는 절연층을 매립한 후, 이 접속 홀에 매립된 절연층을 제거한다. 그 후, 접속 홀에, 새롭게 형성된 절연층을 개재하여 금속을 매립하여, 콘택트층을 형성한다. 이러한 기술은 예를 들어 특허 문헌 1에 설명된다(도 1 참조). 그로 인해, 제조 공정이 복잡해진다.
이제, 아래에서 본 발명에 의해 해결될 문제점을 설명한다. 즉, 실리콘층을 완전히 관통하여 연장되도록 형성된 개구부의 바닥부에 패드용 전극이 형성된다. 따라서, 전극에 배선을 용이하게 접속하기 위해, 개구부를 크게 형성할 필요가 있다. 이러한 이유로, 소자 면적이 커진다. 이것이 한가지 문제점이다. 또한, 패드를 형성하는 전극을 광 입사측에 형성하려고 하면, 정렬 마크를 형성하기 위한 공정과 콘택트부를 형성하기 위한 공정이 서로 동일하지 않기 때문에, 제조 공정이 복잡해지게 된다. 이것이 또 다른 문제점이다.
본 발명은 상술된 문제점을 해결하도록 제조되었으므로, 패드용 전극을 소위 후면측(광 입사측)에 형성하여 소자 면적을 감소시킬 수 있고, 정렬 마크 및 콘택트부의 구성을 서로 동일하게 함으로써 이들을 동일 공정에서 형성하여 제조 공정이 간단해질 수 있는 고체 촬상 장치 및 그 제조 방법을 각각 제공하는 것이 요구된다.
상술된 요구를 달성하기 위해, 본 발명의 실시예에 따르면, 실리콘층과, 상기 실리콘층에 형성되어 입사광에 대한 광전 변환을 실행하여 얻어진 신호 전하를 처리 및 출력하는 화소부와, 상기 실리콘층에서 상기 화소부의 주변에 형성된 정렬 마크와, 상기 실리콘층의 제1 표면에 형성된 배선층내의 제1 전극과 상기 실리콘층의 상기 제1 표면의 반대측인 제2 표면에 절연막을 개재하여 형성된 제2 전극을 접속하는 콘택트부를 포함하는 고체 촬상 장치가 제공된다. 상기 고체 촬상 장치에서, 상기 정렬 마크 및 상기 콘택트부는 각각이 상기 실리콘층을 완전히 관통하여 연장되는 각각의 홀 내에 동일 재료로 된 각각의 절연층을 개재하여 형성된 동일 도전 재료의 도전층으로 형성된다.
본 발명의 실시예에 따른 고체 촬상 장치에서는, 패드부의 제2 전극이 실리콘층의 제2 표면측에 형성되어 있으므로, 패드용 전극을 노출시키기 위해 실리콘층을 완전히 관통하여 연장되는 개구를 형성할 필요가 없다. 또한, 종래의 개구를 형성할 위치에 형성되는 콘택트부는, 패드부의 제1 전극과 제2 전극 간의 전기적 접속이 얻어지기만 하면 되므로, 종래의 개구보다 작은 점유 면적으로 형성될 수 있다. 또한, 정렬 마크 및 콘택트부를 각각 형성하는 홀내에, 동일 재료로 된 각자의 절연층을 개재하여, 동일 도전 재료로 된 각자의 도전층으로 형성된 정렬 마크 및 콘택트부가 형성되어 있다. 이로 인해, 고체 촬상 장치는 정렬 마크 및 콘택트부를 동일 공정에서 형성할 수 있는 구조를 갖는다.
본 발명의 다른 실시예에 따르면, 실리콘 기판의 제1 표면측으로부터, 정렬 마크를 형성할 제1 홀 및 패드용 콘택트부를 형성할 제2 홀을 형성하는 단계와, 상기 제1 홀 및 상기 제2 홀 각각에 절연층을 개재하여 도전층을 매립함으로써, 상기 제1 홀 및 상기 제2 홀에 상기 정렬 마크 및 상기 콘택트부를 각각 형성하는 단계와, 입사광을 광전 변환하여 상기 입사광에 대응하는 신호 전하를 출력하는 화소부내의 수광부와, 상기 수광부로부터의 상기 신호 전하를 판독하여 상기 신호 전하에 대응하는 신호를 출력하는 상기 화소부내의 트랜지스터와, 상기 화소부로부터 출력된 상기 신호를 처리하는 주변 회로부내의 트랜지스터를 상기 실리콘 기판에 형성하는 단계를 포함하는 고체 촬상 장치의 제조 방법이 제공된다. 상기 고체 촬상 장치의 제조 방법은 상기 실리콘 기판의 상기 제1 표면 상에 제1 절연막을 형성하고, 상기 제1 절연막 상에 상기 콘택트부에 접속되도록 접속 전극을 형성하는 단계와, 상기 제1 절연막 상에 상기 접속 전극에 접속되는 패드부의 제1 전극을 포함하도록 배선층을 형성하는 단계와, 상기 실리콘 기판의 상기 제1 표면측의 반대측인 제2 표면측을 상기 콘택트부가 노출될 때까지 제거하고, 남은 상기 실리콘 기판의 노출면에 제2 절연막을 형성하는 단계와, 상기 실리콘 기판의 제2 표면측의 상기 제2 절연막에 상기 도전층에 접속되도록 상기 패드부의 제2 전극을 형성하는 단계를 더 포함한다.
본 발명의 다른 실시예에 따른 고체 촬상 장치의 제조 방법에서는, 패드부의 제2 전극을 실리콘층의 제2 표면측에 형성하므로, 패드용 전극을 노출시키기 위해 실리콘층을 완전히 관통하여 연장되는 개구부를 형성할 필요가 없다. 또한, 종래의 개구부를 형성할 위치에 형성되는 콘택트부는, 패드부의 제1 전극과 제2 전극 간의 전기적 접속이 얻어지기만 하면 되므로, 종래의 개구부보다 작은 점유 면적으로 형성될 수 있다. 또한, 정렬 마크 및 콘택트부를 형성하는 각각의 홀내에, 동일 도전 재료로 된 각자의 도전층으로 형성된 정렬 마크 및 콘택트부가 동일 공정에서 형성된다. 따라서, 정렬 마크를 형성하는 단계와 콘택트부를 형성하는 단계가 간단해진다.
본 발명의 고체 촬상 장치는 제2 전극이 실리콘층의 제2 표면측에 형성되므로 패드용 전극의 추출을 위한 개구부를 형성할 필요가 없기 때문에, 소자 면적을 감소할 수 있는 장점을 갖는다. 또한, 상기 고체 촬상 장치는 패드용 전극의 추출을 위한 개구부를 형성할 필요가 없는 구성을 갖기 때문에, 제조 공정이 간단해질 수 있다.
본 발명의 고체 촬상 장치의 제조 방법은 정렬 마크 및 콘택트부를 동일 공정에서 형성할 수 있어 공정수를 감소시킬 수 있으므로, 제조 공정이 간단해질 수 있고 이에 수반하여 제조 비용을 감소시킬 수 있는 장점을 갖는다.
도 1은 본 발명의 제1 실시예에 따른 고체 촬상 장치의 구성을 도시하는 개략 단면도.
도 2는 본 발명의 제2 실시예에 따른 도 1에 도시된 고체 촬상 장치의 제조 방법의 공정을 도시하는 개략 단면도.
도 3은 본 발명의 제2 실시예에 따른 도 1에 도시된 고체 촬상 장치의 제조 방법의 공정을 도시하는 개략 단면도.
도 4는 본 발명의 제2 실시예에 따른 도 1에 도시된 고체 촬상 장치의 제조 방법의 공정을 도시하는 개략 단면도.
도 5는 본 발명의 제2 실시예에 따른 도 1에 도시된 고체 촬상 장치의 제조 방법의 공정을 도시하는 개략 단면도.
도 6은 본 발명의 제2 실시예에 따른 도 1에 도시된 고체 촬상 장치의 제조 방법의 공정을 도시하는 개략 단면도.
도 7은 본 발명의 제2 실시예에 따른 도 1에 도시된 고체 촬상 장치의 제조 방법의 공정을 도시하는 개략 단면도.
도 8은 본 발명의 제2 실시예에 따른 도 1에 도시된 고체 촬상 장치의 제조 방법의 공정을 도시하는 개략 단면도.
도 9는 본 발명의 제2 실시예에 따른 도 1에 도시된 고체 촬상 장치의 제조 방법의 공정을 도시하는 개략 단면도.
도 10은 본 발명의 제2 실시예에 따른 도 1에 도시된 고체 촬상 장치의 제조 방법의 공정을 도시하는 개략 단면도.
도 11은 본 발명의 제2 실시예에 따른 도 1에 도시된 고체 촬상 장치의 제조 방법의 공정을 도시하는 개략 단면도.
도 12는 비교예에 따른 고체 촬상 장치의 제조 방법의 공정을 도시하는 개략 단면도.
도 13은 비교예에 따른 고체 촬상 장치의 제조 방법의 공정을 도시하는 개략 단면도.
도 14는 비교예에 따른 고체 촬상 장치의 제조 방법의 공정을 도시하는 개략 단면도.
도 15는 비교예에 따른 고체 촬상 장치의 제조 방법의 공정을 도시하는 개략 단면도.
도 16은 비교예에 따른 고체 촬상 장치의 제조 방법의 공정을 도시하는 개략 단면도.
도 17은 비교예에 따른 고체 촬상 장치의 제조 방법의 공정을 도시하는 개략 단면도.
도 18은 비교예에 따른 고체 촬상 장치의 제조 방법의 공정을 도시하는 개략 단면도.
도 19는 비교예에 따른 고체 촬상 장치의 제조 방법의 공정을 도시하는 개략 단면도.
도 20은 비교예에 따른 고체 촬상 장치의 제조 방법의 공정을 도시하는 개략 단면도.
도 21은 비교예에 따른 고체 촬상 장치의 제조 방법의 공정을 도시하는 개략 단면도.
도 22는 비교예에 따른 고체 촬상 장치의 제조 방법의 공정을 도시하는 개략 단면도.
도 23은 본 발명의 제1 실시예에 따른 고체 촬상 장치를 적용한 촬상 장치의 구성을 도시하는 개략 블록도.
도 24는 종래 기술에 따른 고체 촬상 장치의 제조 방법을 도시하는 개략 단면도.
이하, 첨부 도면을 참조하여, 본 발명의 양호한 실시예를 상세하게 설명할 것이다.
1. 제1 실시예
이제, 도 1에 도시된 개략 구성 단면도를 참조하여, 본 발명의 제1 실시예에 따른 고체 촬상 장치를 상세하게 설명할 것이다.
도 1에 도시된 바와 같이, 실리콘층(11)에는 화소부(20) 및 분리 영역(12)이 형성된다. 여기서, 화소부(20)는 입사광을 신호 전하로 광전 변환하여 그에 따른 신호 전하를 출력한다. 분리 영역(12)은 화소부(20)로부터 출력된 신호 전하를 처리하는 주변 회로부(30)를 분리한다. 분리 영역(12)은 예를 들어 STI(Shallow Trench Isolation) 구조를 갖도록 형성된다. 화소부(20) 내의 수광부(21)와 화소 트랜지스터부(도시되지 않음)의 분리를 위해 확산층 분리를 사용할 수도 있다는 것을 주목해야 한다.
상술된 실리콘층(11)에는 입사광을 광전 변환하는 수광부(21)가 형성되어 있다. 또한, 상술된 실리콘층(11)에서 수광부(21)에는 광전 변환을 통해 얻어진 신호 전하를 출력하는 화소 트랜지스터부(도시되지 않음)가 형성되어 있다. 또한, 수광부(21) 및 화소 트랜지스터부를 갖는 화소부(20)의 주변에는 주변 회로부(30)의 트랜지스터(31)가 형성되어 있다.
수광부(21)는 예를 들어 포토다이오드로 이루어지므로, 예를 들어, N형 영역과 N형 영역의 예를 들어 광 입사측에 형성된 P+형 영역으로 이루어진다.
도시되지는 않지만, 상술된 화소 트랜지스터부의 트랜지스터는 일반적으로 전송 트랜지스터, 리셋 트랜지스터, 증폭 트랜지스터 및 선택 트랜지스터의 4 트랜지스터 구성을 갖는다. 또는, 화소 트랜지스터부의 트랜지스터는 3 트랜지스터 구성을 갖는다.
또한, 예를 들어, 리셋 트랜지스터, 증폭 트랜지스터 및 선택 트랜지스터로 이루어지는 화소 트랜지스터군이 2개의 수광부에 공통된 화소 트랜지스터일 수 있다. 또는, 상술된 화소 트랜지스터군이 4개의 수광부에 공통된 화소 트랜지스터일 수 있다.
상술된 전송 트랜지스터는 수광부(21)의 포토다이오드의 캐소드 전극과 전하 전압 변환부인 플로팅 확산부 사이에 접속되어 있다. 또한, 상술된 전송 트랜지스터는 게이트 전극(제어 전극)에 인가된 전송 펄스에 따라, 수광부(21)에서 광전 변환을 통해 얻어져 여기에 축적된 신호 전하(여기서는 전자)를 플로팅 확산부에 전송한다.
상술된 리셋 트랜지스터는 그 드레인 전극이 리셋선에 접속되고, 그 소스 전극이 플로팅 확산부에 접속된다. 또한, 수광부(21)로부터 플로팅 확산부로 신호 전하를 전송하기 전에, 상술된 리셋 트랜지스터의 게이트 전극에 리셋 펄스를 인가함으로써 플로팅 확산부의 전위를 리셋 전압으로 리셋한다.
상술된 증폭 트랜지스터는 그 게이트 전극이 플로팅 확산부에 접속되고, 그 드레인 전극이 화소 전원에 접속된다. 또한, 상술된 증폭 트랜지스터는 리셋 트랜지스터에 의해 리셋된 후 플로팅 확산부의 전위를 리셋 레벨 형태로 출력한다. 또한, 상술된 증폭 트랜지스터는 전송 트랜지스터에 의해 신호 전하가 플로팅 확산부로 전송된 후 플로팅 확산부의 전위를 신호 레벨의 형태로 출력한다.
상술된 선택 트랜지스터는 예를 들어 그 드레인 전극이 증폭 트랜지스터의 소스 전극에 접속되고, 그 소스 전극이 출력 신호 라인에 접속된다. 또한, 상술된 선택 트랜지스터는 그 게이트 전극에 선택 펄스를 인가함으로써 온 상태가 되어 화소를 선택 상태로 하고, 이로써 증폭 트랜지스터로부터 출력되는 신호를 출력 신호 라인으로 출력한다.
주변 회로부(30)의 트랜지스터는 예를 들어 PMOS 트랜지스터 및 NMOS 트랜지스터와 같은 복수의 MOS 트랜지스터로 이루어진다. 도 1에서는, 복수의 MOS 트랜지스터를 대표해서 하나의 트랜지스터(31)가 도시된다.
예를 들어, 실리콘층(11)의 제1 표면 상에는, PMOS 트랜지스터와 NMOS 트랜지스터의 게이트 절연막(32)이 형성되고, 게이트 절연막(32) 상에는 PMOS 트랜지스터와 NMOS 트랜지스터의 게이트 전극(33)이 각각 형성되어 있다. 게이트 전극(33)의 각각은 예를 들어 폴리실리콘으로 이루어진다.
또한, 게이트 전극(33)이 폴리실리콘으로 이루어질 때, NMOS 트랜지스터의 게이트 전극(33)에는 n형 불순물이 도핑된다. 예를 들어, NMOS 트랜지스터의 게이트 전극(33)에는 용량이 약 1×1015 내지 약 1×1016/cm2 인 인(P) 또는 비소(As)가 도핑된다.
PMOS 트랜지스터의 게이트 전극(33)에는 p형 불순물이 도핑된다. 예를 들어, PMOS 트랜지스터의 게이트 전극(33)에는 용량이 약 1×1015 내지 약 1×1016/cm2 인 붕소(B), 붕소 디플루오라이드(BF2) 또는 인듐(In) 중 임의의 하나가 도핑된다.
실리콘층(11)에서 NMOS 트랜지스터 및 PMOS 트랜지스터의 각 게이트 전극(33)의 양측상에는 LDD 영역(도시되지 않음)을 개재하여 소스 및 드레인 영역(35, 36)이 각각 형성되어 있다. 또한, 도시되지는 않지만, 실리콘층(11)에는 플로팅 확산부도 형성되어 있다.
또한, 소스 및 드레인 영역(35, 36)의 상부면 및 게이트 전극(33)의 상부면에는 각각 실리사이드층(37, 38, 39)이 형성되어 있다. 실리사이드층(37, 38, 39) 각각은 예를 들어 코발트 실리사이드(CoSi2), 니켈 실리사이드(NiSi), 티타늄 실리사이드(TiSi2), 백금 실리사이드(PtSi), 텅스텐 실리사이드(WSi2) 등으로 이루어진다.
또한, 주변 회로부(30)의 게이트 전극(33)의 측벽 각각에는 측벽(34)이 형성되어 있다. 측벽(34)은 예를 들어 실리콘 산화물막 및 실리콘 질화물막을 갖는 2층 구조, 또는 실리콘 산화물막, 실리콘 질화물막 및 실리콘 산화물막을 갖는 3층 구조를 갖도록 형성된다. 화소 트랜지스터부의 게이트 전극(도시되지 않음)의 각 측벽에는 측벽이 형성되어 있다는 것을 주목해야 한다. 또한, 수광부(21) 및 플로팅 확산부(도시되지 않음) 각각에는 측벽(34) 형성에 사용되는 측벽 형성막(74)이 남겨져 있다. 측벽 형성막(74)은 수광부(21), 플로팅 확산부 등의 실리사이드화를 방지하는 실리사이드 방지막의 기능을 갖는다.
이러한 방식으로 화소부(20)에는 전송 트랜지스터, 리셋 트랜지스터, 증폭 트랜지스터, 선택 트랜지스터 등으로 이루어지는 화소 트랜지스터부가 형성되어 있다. 또한, 주변 회로부(30)에는 트랜지스터(NMOS 트랜지스터 및 PMOS 트랜지스터)(31)가 형성되어 있다.
또한, 상술된 실리콘층(11)의 화소부(20)의 주변에는, 실리콘층(11)을 완전히 관통하여 연장되도록 정렬 마크(50) 및 콘택트부(61)가 형성되어 있다.
정렬 마크(50)는 실리콘층(11)을 완전히 관통하여 연장되도록 형성된 제1 홀(13)의 내부에 절연층(15)을 개재하여 형성된 도전층(16)으로 이루어진다. 또한, 콘택트부(61)는 실리콘층(11)을 완전히 관통하여 연장되도록 형성된 제2 홀(14)의 내부에 절연층(15)을 개재하여 형성된 도전층(16)으로 이루어진다. 즉, 정렬 마크(50)의 절연층(15) 및 콘택트부(61)의 절연층(15)은 동일 재료로 이루어진 절연층이다. 또한, 정렬 마크(50)의 도전층(16) 및 콘택트부(61)의 도전층(16)은 동일 재료로 이루어진 도전층이다. 따라서, 정렬 마크(50)의 절연층(15) 및 콘택트부(61)의 절연층(15)은 동일 재료층으로 이루어질 수 있다. 또한, 정렬 마크(50)의 도전층(16) 및 콘택트부(61)의 도전층(16)은 동일 재료층으로 이루어질 수 있다.
절연층(15)은 예를 들어 실리콘 산화물막, 실리콘 질화물막 등으로 이루어진다. 또한, 도전층(16)은 (붕소(B), 인(P), 비소(As) 또는 인듐(In)과 같은) 도전형을 갖는 불순물로 도핑된 다결정 실리콘(폴리실리콘)막 또는 비결정 실리콘막으로 이루어진다.
콘택트부(61)의 도전층(16)의 도 1에서의 하부측의 표면상에는 실리사이드층(17)이 각각 형성되어 있다. 실리사이드층(17) 각각은 예를 들어 코발트 실리사이드(CoSi2), 니켈 실리사이드(NiSi), 티타늄 실리사이드(TiSi2), 백금 실리사이드(PtSi), 텅스텐 실리사이드(WSi2) 등으로 이루어진다.
콘택트부(61)의 도전층(16)의 표면상에는 각각 실리사이드층(17)이 형성됨으로써, 콘택트부(61)와 후술하는 배선층(45)에 형성되는 제1 전극(44)(여기서는 제1 전극(44)에 접속되는 접속 전극(43)의 각각) 간의 접촉 저항이 감소된다.
실리콘층(11)의 광 입사측의 반대측의 제1 표면(도 1에서는 하측면)에는 제1 절연막(41)(제1 절연막(41)의 하부층(41A) 및 제1 절연막(41)의 상부층(41B)으로 이루어짐)이 형성되어 있다. 또한, 제1 절연막(41)에는 콘택트부(61)에 접속하도록 접속 전극(43)이 각각 형성되어 있다.
제1 절연막(41)의 표면(도 1에서는 하측면)에는 패드부(60)의 제1 전극(44)을 포함하는 배선층(45)이 형성되어, 제1 전극(44)이 접속 전극(43)의 각각에 접속된다. 배선층(45)에서 층간 절연막(46) 내에는 (제1 전극(44)을 포함하는) 복수의 배선(47)이 형성되어 있다.
배선층(45)(층간 절연막(46))의 표면은 평탄화되어 있고, 배선층(45)의 평탄화된 표면 상에는 지지 기판(80)이 부착되어 있다.
실리콘층(11)의 제2 표면(도 1에서는 상부면)에는 제2 절연막(65)이 형성되어 있다. 제2 절연막(65)에 형성된 개구부(67)를 통해 도전층(16)의 노출 표면에 접속되도록 패드부(60)의 제2 전극(66)이 형성되어 있다.
또한, 제2 절연막(65) 상에서, 수광부(21)에 입사되도록 된 입사광의 광경로에는 컬러 필터층(91)이 형성되어 있다.
또한, 컬러 필터층(91) 상에는 수광부(21)로 입사광을 유도하는 집광 렌즈(92)가 형성되어 있다.
또한, 도 1에 도시된 바와 같이, 주변 회로부(30) 상에는 차광막(93)이 형성될 수 있다. 이러한 경우, 차광막(93)을 커버하도록 절연막(94)이 형성되고, 컬러 필터층(91)은 절연막(94) 상에 형성된다.
고체 촬상 장치(1)는 상술된 방식으로 구성된다.
상기 고체 촬상 장치(1)에서는, 패드부(60)의 제2 전극(66)이 실리콘층(11)의 제2 표면측(광 입사측)에 형성되어 있으므로, 패드용 제1 전극(44)을 노출시키기 위해 실리콘층(11)을 완전히 관통하여 연장되는 개구부를 형성할 필요가 없다. 또한, 종래의 개구부를 형성할 위치에 형성되는 콘택트부(61)는, 패드부(60)의 제1 전극(44)과 제2 전극(66) 간의 전기적 접속이 얻어지기만 하면 되므로, 종래의 개구부보다 작은 점유 면적으로 형성될 수 있다. 또한, 정렬 마크(50) 및 콘택트부(61)를 형성하는 홀내에 동일 재료로 된 절연층(15)을 개재하여, 동일 도전 재료로 된 각자의 도전층(16)으로 정렬 마크(50) 및 콘택트부(61)가 각각 형성되어 있다. 그 결과, 고체 촬상 장치(1)는 정렬 마크(50) 및 콘택트부(61)를 동일 공정에서 형성하는 것을 가능하게 하는 구조를 갖는다. 그 결과, 제조 공정이 간단해질 수 있다.
제1 실시예의 변형
다음, 본 발명의 제1 실시예의 변형에 따른 고체 촬상 장치의 구성을 설명한다.
제1 실시예의 변형에 따른 고체 촬상 장치는 도 1과 관련하여 설명된 고체 촬상 장치(1)에서, 실리사이드층이 형성되지 않고 도전층(16) 각각이 금속으로 이루어지도록 한 것이다. 상기 금속으로서 예를 들어 구리(Cu), 알루미늄(Al), 텅스텐(W), 티타늄(Ti), 탄탈(Ta) 등을 사용할 수 있다. 또한, 상기 금속으로서 그 합금을 사용할 수도 있다. 실리사이드층 및 도전층(16) 이외의 구성 요소는 제1 실시예의 고체 촬상 장치(1)와 동일하다는 것을 주목해야 한다.
각 도전층(16)이 이러한 방식으로 금속으로 이루어짐으로써, 제1 전극(44)(실질적으로는 각 접속 전극(43))과 각 도전층(16) 간의 접촉 저항을 더 감소시킬 수 있다.
2. 제2 실시예
이하에서는, 도 2 내지 도 11에 도시된 각 제조 공정을 설명하는 개략 단면도를 참조하여, 본 발명의 제2 실시예에 따른 고체 촬상 장치의 제조 방법을 상세히 설명할 것이다. 도 2 내지 도 8의 관점은 도 1의 관점과 반대라는 것을 주목해야 한다.
도 2에 도시된 바와 같이, 입사광을 광전 변환하여 상기 입사광에 대응하는 신호 전하를 출력하는 화소부(20)와, 이와 같이 출력된 신호 전하를 처리하는 주변 회로부(30)의 형성 영역을 서로 분리하는 분리 영역(12)이 실리콘 기판(10)에 형성된다. 분리 영역(12)을 형성하기 위해, 우선, 실리콘 기판(10)의 제1 표면(표면)상에 실리콘 산화물막(도시되지 않음)을 개재하여 실리콘 질화물막(71)이 형성된다.
그 후, 통상의 레지스트 도포 기술을 사용하여 실리콘 질화물막(71) 상에 레지스트막(도시되지 않음)이 형성된다. 후속하여, 통상의 리소그래피 기술을 사용하여 레지스트막을 패터닝하고, 분리 영역(12)을 형성할 영역에 개구부를 갖는 레지스트 패턴(도시되지 않음)을 형성한다. 레지스트 패턴을 에칭 마스크로 사용하여, 실리콘 질화물막(71) 및 실리콘 산화물막을 순차적으로 선택적 에칭하여 개구부를 형성한 후, 레지스트 패턴을 제거한다.
그 후, 상술된 실리콘 질화물막(71)을 에칭 마스크로 사용하여, 분리 영역(12)을 형성할 분리 트렌치가 실리콘 기판(10)에 형성된다. 그 후, 분리 트렌치에 절연막을 매립하고, 상술된 실리콘 질화물막(71)에 존재하는 잉여 절연막을 예를 들어 화학적 기계 연마(CMP)법을 사용하여 제거한다. 절연막을 분리 트렌치에 매립하기 전에 분리 트렌치의 내부면을 산화시켜 산화막을 형성할 수 있다는 것을 주목해야 한다.
그 후, 예를 들어 뜨거운 인산을 사용하는 습식 에칭을 이용하여 상술된 실리콘 질화물막(71)을 제거한다. 도 2는 실리콘 질화물막(71)을 제거하기 직전의 상태를 도시한다.
그 후, 도 3에 도시된 바와 같이, 실리콘 기판(10) 상에는 실리콘 질화물막(72)이 형성된다. 상기 경우와 유사하게, 통상의 레지스트 도포 기술을 사용하여 실리콘 질화물막(72) 상에 레지스트막(도시되지 않음)이 형성된다. 후속하여, 통상의 리소그래피 기술을 사용하여 레지스트막을 패터닝하고, 레지스트 패턴(도시되지 않음)을 형성한다. 그에 따른 레지스트 패턴에서, 정렬 마크(50)를 형성할 영역 및 패드부(60)의 전극에 접속되도록 콘택트부(61)를 형성할 영역 상에는 각각 개구부가 형성된다. 레지스트 패턴을 에칭 마스크로 사용하여 실리콘 질화물막(72) 및 실리콘 산화물막을 선택적으로 에칭하고, 개구부(73)를 형성한다. 또한, 그 후 레지스트 패턴이 제거된다.
또한, 내부에 개구부(73)가 형성되어 있는 실리콘 질화물막(72)을 에칭 마스크로 사용하여, 정렬 마크(50)를 형성할 제1 홀(13) 및 패드부(60)의 콘택트부(61)를 형성할 제2 홀(14)이 각각 실리콘 기판(10)에 형성된다.
정렬 마크(50)를 형성할 영역 및 패드부(60)의 전극에 접속되도록 콘택트부(61)를 형성할 영역은 각각 예를 들어 화소부(20)를 형성할 영역의 주변부에 위치된다. 또한, 제2 홀(14) 각각은 이후의 공정에서 실리콘 기판(10)을 얇게 하여 실리콘층(11)을 형성할 때의 실리콘층(11)의 두께에 대응하는 (약 1 내지 약 5㎛의) 깊이를 갖도록 형성된다. 따라서, 제2 홀(14) 각각이 이러한 깊이를 갖도록 형성됨으로써, 제2 홀(14) 각각은 실리콘층(11)을 완전히 관통하여 연장되도록 형성된다. 제2 홀(14) 각각의 직경은 저항값에 영향을 미치기 때문에, 제2 홀(14) 각각의 직경은 제2 홀(14) 각각에 도전층을 매립할 수 있는 한도에서 보다 큰 것이 바람직하다는 것을 주목해야 한다. 예를 들어, 제2 홀(14) 각각의 직경은 약 1㎛인 것이 바람직하다.
그 후, 도 4에 도시된 바와 같이, 제1 홀(13) 및 각 제2 홀(14)에는 절연층(15)을 개재하여 도전층(16)이 각각 매립된다. 이 때, 실리콘 질화물막(72)에도 절연층(15) 및 도전층(16)이 형성된다.
절연층(15)은 예를 들어 각 제2 홀(14)에 매립되지 않도록 실리콘 기판(10)과의 절연성을 확보할 수 있는 두께 이상의 두께를 갖도록 형성된다. 예를 들어, 절연층(15)은 100 내지 500 nm의 두께를 갖도록 형성된다. 그러나, 제2 홀(14) 각각의 직경을 1㎛로 설정한 경우, 절연층(15)의 두께가 500nm 이라면, 제2 홀(14) 각각은 절연층(15)으로 완전히 채워진다. 이러한 관점에서, 도전층(16)의 매립 공간이 남겨지도록 절연층(15)의 두께는 100 내지 200nm 의 범위로 설정되는 것이 바람직하다. 설명된 바와 같이, 절연층(15)은 실리콘 기판(10)과의 절연성을 확보할 수 있는 두께 이상의 두께를 갖도록 형성되고 도전층(16)의 매립 공간이 남겨지는 것이 중요하다.
절연층(15)은 예를 들어 실리콘 산화물막, 실리콘 질화물막 등으로 이루어진다. 또한, 도전층(16)은 (붕소(B), 인(P), 비소(As) 또는 인듐(In)과 같은) 도전형을 갖는 불순물로 도핑된 다결정 실리콘(폴리실리콘)막 또는 비결정 실리콘막으로 이루어진다.
또한, 절연층(15) 및 도전층(16) 각각은 균일한 두께를 갖도록 형성되는 것이 바람직하므로, 절연층(15) 및 도전층(16) 각각은 예를 들어 화학 기상 성장(CVD) 방법을 사용하여 형성된다.
그 후, 도 5에 도시된 바와 같이, 실리콘 기판(10)에 존재하는 잉여 도전층(16) 및 절연층(15)을 제거한다. 그 결과, 제1 홀(13)에 절연층(15)을 개재하여 도전층(16)을 매립함으로써 얻어지는 정렬 마크(50)가 형성된다. 동시에, 제2 홀(14)에 절연층(15)을 개재하여 도전층(16)을 매립함으로써 얻어지는 콘택트부(61)가 각각 형성된다.
실리콘 기판(10)에 존재하는 잉여 도전층(16) 및 절연층(15)은 에치백(etch back)을 실행함으로써 제거된다는 것을 주목해야 한다. 물론, 실리콘 기판(10)에 존재하는 잉여 도전층(16) 및 절연층(15)은 CMP법을 사용하여 제거될 수 있다.
정렬 마크(50) 및 콘택트부(61)에 실리콘 기판(10)의 표면에 대해 단차부가 형성되는 것은 문제가 아니라는 것을 주목해야 한다.
그 후, 도 6에 도시된 바와 같이, 입사광을 신호 전하로 광전 변환하는 수광부(21)가 실리콘 기판(10)에 형성된다. 또한, 수광부(21)에서 광전 변환을 통해 얻어진 신호 전하를 출력하는 화소 트랜지스터부(도시되지 않음)가 실리콘 기판(10)에 형성된다. 또한, 상술된 수광부(21) 및 화소 트랜지스터부가 내부에 형성되어 있는 화소부(20)의 주변에는 주변 회로부(30)의 트랜지스터(31)가 형성되어 있다.
수광부(21)는 예를 들어 포토다이오드로 이루어지고, 예를 들어 N형 영역 및 N형 영역의 예를 들어 광 입사측에 형성된 P+형 영역으로 형성된다.
화소 트랜지스터부의 트랜지스터(도시되지 않음)는 일반적으로 전송 트랜지스터, 리셋 트랜지스터, 증폭 트랜지스터 및 선택 트랜지스터의 4 트랜지스터 구성을 갖는다. 또는, 화소 트랜지스터부의 트랜지스터는 3 트랜지스터 구성을 갖는다.
또한, 예를 들어, 리셋 트랜지스터, 증폭 트랜지스터 및 선택 트랜지스터로 이루어진 화소 트랜지스터군이 2개의 수광부에 공통된 화소 트랜지스터일 수 있다. 또는, 상술된 화소 트랜지스터군은 4개의 수광부에 공통된 화소 트랜지스터일 수 있다.
주변 회로부(30)의 트랜지스터(31)는 예를 들어 PMOS 트랜지스터 및 NMOS 트랜지스터와 같은 복수의 MOS 트랜지스터로 이루어진다. 도 6에서는, 복수의 MOS 트랜지스터를 대표해서 하나의 트랜지스터(31)가 도시된다.
예를 들어, 실리콘 기판(10) 상에는 PMOS 트랜지스터 및 NMOS 트랜지스터의 게이트 절연막(32)이 형성된다. 그 후, 게이트 절연막(32)에 게이트 전극(33)이 각각 형성된다. 게이트 전극(33)은 예를 들어 LP-CVD(Low Pressure-Chemical Vapor Deposition) 방법을 이용하여 폴리실리콘을 퇴적함으로써 형성된다.
또한, 각 게이트 전극(33)이 폴리실리콘으로 이루어질 때, 각 게이트 전극(33)을 형성할 관련 막(게이트 전극 형성막)이 게이트 전극(33)으로 패터닝되기 전에 상기 막에 대해 게이트 공핍화(depletion) 대처 조치가 취해진다. 게이트 공핍화는 게이트 절연막의 두께가 얇아지는 것에 수반하여 게이트 절연막의 물리적 두께의 영향 뿐만 아니라 게이트 폴리실리콘내의 공핍층의 두께의 영향도 무시할 수 없게 되어, 게이트 절연막의 유효 두께가 얇아지지 않게 됨으로써, 트랜지스터 성능이 열화되는 문제점이 있다.
예를 들어, NMOS 트랜지스터를 형성할 영역에서의 게이트 전극 형성막에는 n형 불순물이 도핑된다. 예를 들어, 인(P) 또는 비소(As)가 약 1×1015 내지 약 1×1016/cm2 의 용량으로 NMOS 트랜지스터를 형성할 영역에서의 게이트 전극 형성막에 이온 주입된다.
그 후, PMOS 트랜지스터를 형성할 영역에서의 게이트 전극 형성막에 p형 불순물이 도핑된다. 예를 들면, 붕소(B), 붕소 디플루오라이드(BF2) 또는 인듐(In) 중 임의의 것이 약 1×1015 내지 약 1×1016/cm2 의 용량으로 NMOS 트랜지스터를 형성할 영역에서의 게이트 전극 형성막에 이온 주입된다.
상술된 이온 주입 중 무엇이든 우선적으로 실행될 수 있다. 또한, 상술된 각 이온 주입 뿐만 아니라 이후의 각 이온 주입에서도, 이온 주입은 일반적인 이온 주입과 유사하게 이온 주입 마스크가 적절하게 형성되는 상태에서 실행된다. 또한, 이온 주입의 완료 후 이온 주입 마스크용 레지스트를 제거한다.
그 후, 각 MOS 트랜지스터의 LDD 영역(도시되지 않음)이 형성된다.
우선, 주변 회로부(30)에 형성되는 NMOS 트랜지스터와 관련하여, 반도체 기판(10)에서 각 게이트 전극(33)의 양측에는 LDD 영역(도시되지 않음)이 각각 형성된다. 각 LDD 영역은 이온 주입을 실행함으로써 형성된다. 이온 주입 시드(seed)로서 비소(As) 또는 인(P)을 사용하고, 용량은 예를 들어 1×1013 내지 1×1015/cm2의 범위로 설정된다. 이 때, 이와 동시에 화소 트랜지스터부에도 형성되는 MOS 트랜지스터와 관련하여, 반도체 기판(10)에서 각 게이트 전극(23)의 양측에는 LDD 영역이 각각 형성될 수 있다. 또한, 이러한 LDD 영역의 형성 이전에 포켓 확산층(pocket diffusion layer)이 형성될 수 있다.
주변 회로부(30)에서 PMOS 트랜지스터를 형성할 영역과 관련하여, 반도체 기판(10)에서 각 게이트 전극(33)의 양측에는 LDD 영역(도시되지 않음)이 각각 형성된다. 이온 주입 시드로서 붕소 디플루오라이드(BF2), 붕소(B) 또는 인듐(In) 중 임의의 것을 사용하고, 용량은 예를 들어 1×1013 내지 1×1015/cm2의 범위로 설정된다. 또한, 이러한 LDD 영역의 형성 이전에 포켓 확산층이 형성될 수 있다.
그 후, 주변 회로부(30)의 게이트 전극(33)의 각 측벽에 측벽(34)이 형성된다. 도 6에서는, 복수의 MOS 트랜지스터를 대표해서 하나의 트랜지스터(31)가 도시된다.
실리콘 기판(10)의 전체 표면에 걸쳐 측벽 형성막을 퇴적한 후, 측벽 형성막에 대해 에치백이 실행됨으로써, 측벽(34)을 형성한다. 측벽(34)은 예를 들어 실리콘 산화물막 및 실리콘 질화물막을 갖는 2층 구조 또는 실리콘 산화물막, 실리콘 질화물막 및 실리콘 산화물막을 갖는 3층 구조를 갖도록 형성된다. 동시에, 화소 트랜지스터부의 게이트 전극의 측벽 각각에 측벽이 형성된다는 것을 주목해야 한다. 이 때, 수광부(21) 상에 그리고 플로팅 확산부(도시되지 않음)를 형성할 영역 상에 측벽 형성막(74)을 남겨 두고, 이후의 공정에서 실리사이드층을 형성할 때 실리사이드 방지막으로 사용할 수 있다. 그 결과, 백점(white defect) 및 랜덤 노이즈의 발생을 억제할 수 있다.
그 후, 주변 회로부(30)에서 MOS 트랜지스터를 각각 형성할 각 영역에는 소스 및 드레인 영역(35, 36)이 형성된다. 도 6에서는, 복수의 MOS 트랜지스터를 대표해서 하나의 트랜지스터(31)가 도시된다.
우선, 예를 들어, 주변 회로부(30)에서 MOS 트랜지스터를 형성할 영역에 소스 및 드레인 영역(35, 36)이 형성된다. 즉, 소스 및 드레인 영역(35, 36)은 반도체 기판(10)에서 NMOS 트랜지스터의 각 게이트 전극(33)의 양측에 LDD 영역을 개재하여 각각 형성된다. 소스 및 드레인 영역(35, 36)은 이온 주입을 실행하여 형성된다. 이온 주입 시드로서 비소(As) 또는 인(P)을 사용하고, 용량은 예를 들어 1×1015 내지 약 1×1016/cm2의 범위로 설정된다. 이 때, 이와 동시에 화소 트랜지스터부에도 형성되는 MOS 트랜지스터와 관련하여, 반도체 기판(10)에서 각 게이트 전극의 양측에는 소스 및 드레인 영역이 각각 형성될 수 있다. 또한, 소스 및 드레인 영역의 형성과 동시에 플로팅 확산부도 형성될 수 있다.
주변 회로부(30)에서 PMOS 트랜지스터를 각각 형성할 각 영역에는 소스 및 드레인 영역(35, 36)이 형성된다. 즉, 소스 및 드레인 영역(35, 36)은 반도체 기판(10)에서 PMOS 트랜지스터의 각 게이트 전극(33)의 양측에 LDD 영역을 개재하여 각각 형성된다. 소스 및 드레인 영역(35, 36)은 이온 주입을 실행하여 형성된다. 이온 주입 시드로서 붕소(B) 또는 붕소 디플루오라이드(BF2)를 사용하고, 용량은 예를 들어 1×1015 내지 1×1016/cm2로 설정된다.
그 후, 소스 및 드레인 영역(35, 36) 각각에 대해 활성화 어닐링이 실행된다. 상기 활성화 어닐링은 예를 들어 약 800 내지 약 1,000℃에서 실행된다. 활성화 어닐링을 실행하기 위한 시스템으로서 예를 들어 RTA(Rapid Thermal Annealing) 시스템, 스파이크-RTA 시스템 등을 사용할 수 있다.
그 후, 화소 트랜지스터부를 커버하도록 제2 실리사이드 방지막(도시되지 않음)이 형성된다.
그 결과, 측벽 형성막(제1 실리사이드 방지막)(74)을 남겨둔 수광부(21), 플로팅 확산부(도시되지 않음) 및 화소 트랜지스터부(도시되지 않음)가 각각 제1 및 제2 실리사이드 방지막으로 커버된다.
그 후, 주변 회로부(30)의 각 MOS 트랜지스터의 소스 및 드레인 영역(35, 36) 및 게이트 전극(33) 상에 실리사이드층(37, 38, 39)이 각각 형성된다. 도 6에서는, 복수의 MOS 트랜지스터를 대표해서 하나의 트랜지스터(31)가 도시된다. 동시에, 콘택트부(61)의 도전층(16) 표면 각각에 실리사이드층(17)이 형성된다. 이 때, 정렬 마크(50)의 도전층(16) 상에도 실리사이드층(17)이 형성된다.
실리사이드층(37, 38, 39, 17) 각각은 예를 들어 코발트 실리사이드(CoSi2), 니켈 실리사이드(NiSi), 티타늄 실리사이드(TiSi2), 백금 실리사이드(PtSi), 텅스텐 실리사이드(WSi2) 등으로 이루어진다.
실리사이드층(37, 38, 39, 17) 각각의 형성예로서 니켈 실리사이드를 형성하는 경우를 이하에서 설명할 것이다.
우선, 실리콘 기판(10)의 전체 표면에 걸쳐 니켈(Ni) 막이 형성된다. 니켈막은 예를 들어 스퍼터링 시스템을 사용하여 예를 들어 10nm의 두께를 갖도록 형성된다. 그 후, 약 300 내지 약 400℃에서 어닐링 처리를 실행하고 니켈막의 니켈을 기초(base)인 실리콘과 반응시켜, 니켈 실리사이드층을 형성한다. 그 후, 습식 에칭을 실행하여, 실리콘과 반응하지 않은 니켈을 제거한다. 습식 에칭을 실행하여, 절연막 이외의 실리사이드 폴리실리콘 표면 상에만 자기 정렬식으로 실리사이드층(37, 38, 39, 17)이 선택적으로 형성된다.
그 후, 약 500 내지 약 600℃에서 다시 어닐링 처리를 실행하여 니켈 실리사이드층을 안정화시킨다.
상술된 실리사이드화 공정에서는, 화소 트랜지스터부의 MOS 트랜지스터의 소스 및 드레인 영역(도시되지 않음) 및 게이트 전극(도시되지 않음) 상에는 실리사이드층이 형성되지 않는다. 이에 대한 이유는 실리사이드의 금속이 수광부(21)까지 확산함에 의한 백점 및 암전류의 증가가 제거되기 때문이다.
이러한 방식으로 콘택트부(61)의 도전층(16) 각각에 실리사이드층(17)이 형성됨으로써, 각 콘택트부(61)와, 배선층(45)에 형성되는 제1 전극(44)(여기서는 제1 전극(44)에 각각 접속되는 접속 전극(43)) 간의 접촉 저항이 감소된다.
그 후, 도 7에 도시된 바와 같이, 에칭 정지층이 되는 제1 절연막(41)(제1 절연막(41)의 하부층(41A) 및 제1 절연막(41)의 상부층(41B)으로 이루어짐)이 실리콘 기판(10) 상에 형성된다. 또한, 각 콘택트부(61)에 접속되도록 제1 절연막(41)에 접속 전극(43)(43C)이 형성된다. 동시에, 주변 회로부(30)의 MOS 트랜지스터(31)에 각각 접속되도록 접속 전극(43)(43T)이 형성된다. 또한, 동시에, 도시되지는 않지만, 화소 트랜지스터부의 트랜지스터, 플로팅 확산부 등에 접속되도록 접속 전극도 형성된다.
그 후, 도 8에 도시된 바와 같이, 접속 전극(43C) 각각에 접속되는 패드부(60)의 제1 전극(44)을 포함하는 배선층(45)이 제1 절연막(41) 상에 형성된다. 이하, 제1 전극(44)은 상술된 접속 전극(43C)을 포함하도록 정의된다. 배선층(45)에서, (제1 전극(44)을 포함하는) 복수의 배선(47)이 층간 절연막(46)에 형성된다. 복수의 배선(47)의 일부(47)는 접속 전극(43)(43T)에 각각 접속된다.
그 후, 도 9에 도시된 바와 같이, 배선층(45)(층간 절연막(46))의 표면을 평탄화한 후, 이와 같이 평탄화된 배선층(45)의 표면에 지지 기판(80)이 부착된다.
그 후, 실리콘 기판(10)의 후면측의 일 부분(2점 쇄선으로 나타내는 부분)을 제거하고, 실리콘 기판(10)을 얇게 함으로써, 실리콘층(11)을 형성한다. 그 결과, 제1 홀(13) 및 제2 홀(14)의 각각의 내부에 형성된 도전층(16)이 노출된다.
그 후, 도 10에 도시된 바와 같이, 실리콘 기판(10)(실리콘층(11))의 제2 표면(후면)에 제2 절연막(65)이 형성된다. 또한, 통상의 레지스트 도포 기술 및 리소그래피 기술을 사용하여 에칭 마스크를 형성하고, 패드부(60)에서 도전층(16)을 각각 노출시키도록 에칭 마스크를 사용하여 제2 절연막(65)에 개구부(67)를 각각 형성한다. 그 후, 각 개구부(67)를 통해 각 도전층(16)에 접속되도록 패드부(60)의 제2 전극(66)이 형성된다. 여기서, 제2 전극(66)의 형성은 통상의 배선 형성 기술을 사용하여 실행된다. 예를 들어, 도전막을 형성한 후, 적절한 에칭을 실행하여 도전막을 패터닝함으로써, 제2 전극(66)을 형성한다.
그 후, 도 11에 도시된 바와 같이, 실리콘 기판(10)(실리콘층(11))의 제2 표면(후면)측의 제2 절연막(65) 상에서, 수광부(21)에 입사되는 입사광의 광경로에 컬러 필터층(91)이 형성된다.
또한, 컬러 필터층(91) 상에는 수광부(21)에 입사광을 유도하는 집광 렌즈(92)가 형성된다. 제2 전극(66) 상에 형성되고 컬러 필터층(91) 및 집광 렌즈(92)를 형성할 층을 제거함으로써 제2 전극(66)의 표면이 사전에 노출된다는 것을 주목해야 한다.
또한, 컬러 필터층(91)을 형성하기 전에, 주변 회로부(30)의 제2 절연막(65) 상에 차광막(93)이 형성될 수 있다. 이 경우, 절연막(94)은 차광막(93)을 커버하도록 형성된다. 따라서, 컬러 필터층(92)은 절연막(94) 상에 형성된다.
상술된 방식으로 고체 촬상 장치(1)의 제조가 완성된다.
고체 촬상 장치(1)의 제조 방법에서는, 패드부(60)의 제2 전극(66)을 실리콘층(11)의 제2 표면측(광 입사측)에 형성하므로, 종래 기술과 같이 패드용 제1 전극(44)을 노출시키기 위해 실리콘층(11)을 완전히 관통하여 연장되는 개구부를 형성할 필요가 없다. 또한, 종래의 개구부를 형성할 위치에 형성되는 콘택트부(61)는, 패드부(60)의 제1 전극(44)과 제2 전극(66) 간의 전기적 접속이 얻어지기만 하면 되므로, 종래의 개구부보다 작은 점유 면적으로 형성될 수 있다. 또한, 정렬 마크(50) 및 콘택트부(61)는 정렬 마크(50) 및 콘택트부(61)를 형성하는 홀 내에 동일 재료로 된 절연층(15)을 개재하여 동일 도전 재료로 된 각 도전층(16)으로 동일 공정에서 각각 형성된다. 그 결과, 정렬 마크(50) 및 콘택트부(61)를 형성하는 공정이 간단해진다.
따라서, 정렬 마크(50) 및 콘택트부(61)를 동일 공정에서 형성하므로 공정 수를 감소할 수 있다. 그 결과, 제조 공정이 간단해질 수 있고, 그것에 수반하여 제조 비용을 감소시킬 수 있는 장점을 얻게 된다.
제2 실시예의 변형
다음, 제2 실시예의 변형에 따른 고체 촬상 장치의 제조 방법을 설명할 것이다.
제2 실시예의 변형에 따른 고체 촬상 장치의 제조 방법은 도 2 내지 도 11과 관련하여 설명된 고체 촬상 장치(1)의 제조 방법에서, 각 도전층(16)이 금속으로 이루어지고, 도전층(16)의 표면에 실리사이드층이 형성되지 않도록 한 것이다. 이 금속으로서 예를 들어 구리(Cu), 알루미늄(A1), 텅스텐(W), 티타늄(Ti), 탄탈(Ta) 등을 사용할 수 있다. 또한, 이 금속으로서 그 합금을 사용할 수도 있다. 또한, 각 도전층(16)이 금속으로 이루어지고 도전층(16)의 표면에 실리사이드층이 형성되지 않는 것 이외의 제조 공정은 제2 실시예의 고체 촬상 장치(1)의 제조 방법과 동일하다.
이러한 방식으로 각 도전층(16)이 금속으로 이루어짐으로써, 제1 전극(44)(실질적으로는 각 접속 전극(43))과 각 도전층(16) 간의 접촉 저항을 더 감소할 수 있다.
비교예
다음, 도 12 내지 도 22에 도시된 각 제조 공정을 설명하는 개략 단면도를 참조하여, 고체 촬상 장치의 제조 방법의 비교예를 설명할 것이다. 도 12 내지 도 22의 관점은 도 1의 관점과 반대라는 것을 주목해야 한다.
우선, 도 12에 도시된 바와 같이, 실리콘 기판(110)의 표면(제1 표면)에 실리콘 산화물막(도시되지 않음)을 개재하여 실리콘 질화물막(171)이 형성된다.
그 후, 레지스트 마스크(도시되지 않음)를 사용한 에칭 기술을 이용하여, 실리콘 질화물막(171)에서 정렬 마크를 형성할 영역 및 패드부의 콘택트부를 형성할 영역에 개구부(172) 및 개구부(173)가 각각 형성된다. 그 후, 레지스트 마스크를 제거한다.
그 후, 실리콘 질화물막(171)을 에칭 마스크로 사용하여, 정렬 마크를 형성할 제1 홀(113) 및 패드 형성 영역에 형성되는 제2 홀(114)이 실리콘 기판(110)에 형성된다. 각 제2 홀(114)은 이후의 공정에서 패드용 전극을 추출하기 위해 형성되는 개구부의 측부를 둘러싸도록 형성된다. 즉, 각 제2 홀(114)은 평면에서 볼 때 링 형상의 홀을 갖도록 형성된다.
그 후, 도 13에 도시된 바와 같이, 제1 홀(113) 및 제2 홀(114)의 각각에는 절연층(115)을 개재하여 다결정 실리콘(폴리실리콘)이 매립됨으로써, 매립층(116)을 형성한다. 대안적으로, 폴리실리콘층을 사용하는 대신에 비결정 실리콘층을 사용할 수 있다.
그 후, 도 14에 도시된 바와 같이, 실리콘 질화물막(171)(도 12 참조)에 존재하는 잉여 폴리실리콘층(116) 및 절연층(115)(도 13 참조)이 제거된다. 그 결과, 제1 홀(113)에 절연층(115)을 개재하여 폴리실리콘층(116)을 매립함으로써 얻어진 정렬 마크(150)가 형성된다. 동시에, 각 제2 홀(114)에 절연층(115)을 개재하여 매립층(116)이 매립된다.
매립층(116) 및 절연층(115)의 제거는 에치백을 실행함으로써 이루어진다. 물론, 매립층(116) 및 절연층(115)의 제거는 CMP법을 사용하여 이루어질 수 있다.
정렬 마크(150)의 표면 및 각 제2 홀(114)에 매립된 매립층(116)의 각 표면에 단차부가 형성되는 것은 문제가 아니라는 것을 주목해야 한다.
그 후, 실리콘 질화물막(171)이 제거된다. 도 14는 실리콘 질화물막(171)을 제거한 후의 상태를 도시한다.
그 후, 도 15에 도시된 바와 같이, 입사광을 광전 변환하여 상기 입사광에 대응하는 신호 전하를 출력하는 화소부(120), 및 이와 같이 출력된 신호 전하를 처리하는 주변 회로부(130) 형성 영역을 서로 분리하는 분리 트렌치(117)가 실리콘 기판(110)에 형성된다.
분리 트렌치(117)를 형성하기 위해, 우선, 실리콘 기판(110)의 제1 표면(표면)에 실리콘 산화물막(도시되지 않음)을 개재하여 실리콘 질화물막(174)이 형성된다.
그 후, 실리콘 질화물막(174)의 미리 결정된 위치에 개구부가 제공된다. 또한, 에칭 마스크를 사용하여 실리콘 질화물막(174)이 선택적으로 에칭됨으로써, 실리콘 기판(110)에 분리 트렌치(117)를 형성한다. 이 때, 정렬 마크의 형성 영역의 제1 홀(113)의 상부측에도 그리고 패드부의 형성 영역의 제2 홀(114)의 상부측에도 각각 트렌치(152) 및 트렌치(162)가 형성된다.
그 후, 도 16에 도시된 바와 같이, 분리 트렌치(117), 및 트렌치(152) 및 트렌치(162) 각각에 절연막(118)이 매립되고, 실리콘 질화물막(174)에 존재하는 잉여 절연막(118)이 예를 들어 CMP법을 사용하여 제거된다. 절연막(118)을 매립하기 전에, 분리 트렌치(117), 및 트렌치(152) 및 트렌치(162)의 내부면 각각이 산화되어 그 위에 산화막을 형성할 수 있다. 이러한 방식으로, 분리 트렌치(117) 내부에 분리 영역(112)이 형성된다.
도 16은 실리콘 질화물막(174) 상에 형성된 잉여 절연막(118)이 제거된 후의 상태를 도시한다.
그 후, 도 17에 도시된 바와 같이, 입사광을 신호 전하로 광전 변환하는 수광부(121)가 실리콘 기판(110)에 형성된다. 또한, 수광부(121)에서 광전 변환을 통해 얻어진 신호 전하를 출력하는 화소 트랜지스터부(도시되지 않음)가 실리콘 기판(110)에 형성된다. 또한, 수광부(121) 및 상술된 화소 트랜지스터부가 내부에 형성되어 있는 화소부(120)의 주변에 주변 회로부(130)의 트랜지스터(131)가 형성된다.
수광부(121), 화소 트랜지스터부의 트랜지스터(도시되지 않음) 및 주변 회로부(130)의 트랜지스터(131)는 본 발명의 제2 실시예에 따른 고체 촬상 장치(1)의 제조 방법에서 상술된 바와 동일한 공정으로 형성된다. 예를 들어, 실리콘 기판(110) 상에는 게이트 절연막(132)을 개재하여 게이트 전극(133)이 형성되고, 게이트 전극(133)의 측벽에는 측벽(134)이 형성된다. 그 후, 실리콘 기판(110)에서 게이트 전극(133)의 양측에는 소스 및 드레인 영역(135, 136)이 형성된다.
그 후, 주변 회로부(130)의 각 MOS 트랜지스터의 소스 및 드레인 영역(135, 136) 및 게이트 전극(133) 상에는 실리사이드층(137, 138, 139)이 각각 형성된다. 도 17에는, 복수의 MOS 트랜지스터를 대표해서 하나의 트랜지스터(131)가 도시된다.
실리사이드층(137, 138, 139)은 본 발명의 제2 실시예에 따른 고체 촬상 장치(1)의 제조 방법에서 상술된 바와 동일한 공정으로 형성된다.
그 후, 도 18에 도시된 바와 같이, 실리콘 기판(110) 상에 에칭 정지막(141) 및 제1 절연막(142)이 순차적으로 형성되고, 주변 회로부(130)의 트랜지스터(131)에 접속하도록 제1 절연막(142)에 접속 전극(143)이 형성된다. 동시에, 도시되지는 않지만, 화소 트랜지스터부의 트랜지스터, 플로팅 확산부 등에 접속되도록 접속 전극도 형성된다.
그 후, 도 19에 도시된 바와 같이, 각 접속 전극(143)에 접속되는 배선층(147), 및 패드부의 제1 전극(144)을 포함하는 배선층(145)이 제1 절연막(142) 상에 형성된다. 배선층(145)에서, 각 접속 전극(143)에 접속되는 배선(147)을 포함하는 복수층의 배선(147) 및 제1 전극(144)이 층간 절연막(146)에 형성된다.
그 후, 도 20에 도시된 바와 같이, 배선층(145)(층간 절연막(146))의 표면을 평탄화한 후, 이와 같이 평탄화한 배선층(145)의 표면상에 지지 기판(180)이 부착된다.
그 후, 실리콘 기판(110)의 후면측의 일 부분(2점 쇄선으로 나타내는 부분)을 제거하여 이 실리콘 기판(110)을 얇게 함으로써, 실리콘층(111)을 형성한다. 그 결과, 제1 홀(113) 및 제2 홀(114)의 각각의 내부에 형성된 절연층(115)이 노출된다.
그 후, 도 21에 도시된 바와 같이, 실리콘 기판(110)(실리콘층(111))의 제2 표면(후면)에서, 제2 절연막(165)을 개재하여, 수광부(121)에 입사되는 입사광의 광경로에 컬러 필터층(191)이 형성된다.
또한, 수광부(121)에 입사광을 유도하는 집광 렌즈(192)가 컬러 필터층(191) 상에 형성된다.
그 후, 도 22에 도시된 바와 같이, 제2 절연막(165)측으로부터 제2 절연막(165), 실리콘층(111), 에칭 정지막(141), 제1 절연막(142) 등을 완전히 관통하여 연장되도록 층간 절연막(146)의 일부를 개구함으로써, 제1 전극(144)에 도달하는 개구부(148)를 형성한다.
상술된 바와 같이, 상술된 제조 방법과 관련된 종래 기술에서는, 패드부의 제1 전극(144)에 도달하는 개구부(148)를 형성할 필요가 있고, 이에 따라 제조 공정수가 개구부(148)를 형성하기 위한 공정수만큼 본 발명의 제2 실시예에 따른 제조 방법보다 많다는 것을 이해할 것이다. 또한, 본 발명의 제2 실시예에 따른 제조 방법에서는, 이전에 언급된 바와 같이, 정렬 마크(50)와 각 콘택트부(61)가 동시에 형성되므로, 정렬 마크(50)를 형성하는 공정에 추가하여 콘택트부(61)를 형성하는 공정을 특별히 실행할 필요가 없다. 또한, 종래 기술의 제조 공정을 실질적으로 전용함으로써 본 발명의 제2 실시예에 따른 제조 방법을 실행할 수 있으므로, 공정과 관련하여 새로운 공정을 실행하는데 필요한 부하가 더 적다는 장점도 있다. 즉, 본 발명의 제2 실시예에 따른 제조 방법은 종래 기술에 사용되는 기존의 제조 시스템을 사용하여 실행될 수 있다. 이로 인해, 제조 비용 및 설비 비용의 증가가 없고, 개구부(148)를 형성할 필요가 없으므로, 제조 비용이 그만큼 더 감소될 수 있다.
고체 촬상 장치의 적용예
이하에서는, 도 23에 도시된 개략 블록도를 참조하여, 본 발명의 제1 실시예에 따른 고체 촬상 장치를 적용한 촬상 장치의 구성의 일례를 설명할 것이다.
도 23에 도시된 바와 같이, 촬상 장치(200)는 촬상부(201)에 고체 촬상 장치(210)를 포함한다. 촬상부(201)의 집광측에는 화상을 결상시키는 집광 광학부(202)가 제공된다. 또한, 촬상부(201)를 구동하는 구동 회로, 고체 촬상 장치(210)에서 광전 변환을 통해 얻어진 신호를 화상 신호로 처리하는 신호 처리 회로 등을 갖는 신호 처리부(203)가 촬상부(201)의 후속 스테이지에 접속된다. 또한, 신호 처리부(203)에서 실행된 처리를 통해 얻어진 화상 신호는 화상 기억부(도시되지 않음)에 기억될 수 있다. 이러한 촬상 장치(200)에서, 도 1과 관련하여 이전에 설명된 제1 실시예의 고체 촬상 장치(1)를 고체 촬상 장치(210)로 사용할 수 있다.
본 적용예의 촬상 장치(200)에 따르면, 고체 촬상 장치(1)의 적합한 분광 밸런스를 생성할 수 있어, 자연에 가까운 색을 갖도록 화상을 조정할 때의 화상 합성 마진(margin)을 얻을 수 있고 색보정을 용이하게 실행할 수 있으므로, 색 재현성이 우수한 화상을 얻는다는 장점이 있다.
또한, 촬상 장치(200)는 원칩(one chip)으로 형성된 형태를 가질 수 있거나, 또는 촬상부 및 신호 처리부 또는 광학계가 집합적으로 패키징되어 촬상 기능을 갖는 모듈 형상을 가질 수도 있다. 또한, 촬상 장치(200)는 상술된 촬상 장치에 적용될 수 있다. 여기서, 촬상 장치는 예를 들어 카메라 또는 촬상 기능을 갖는 휴대 장치를 의미한다. 또한, "촬상"이라는 용어는 통상의 카메라 촬영 시의 화상의 캡처링 뿐만 아니라 광의의 의미의 지문 검출 등도 포함한다.
본 출원은 2009년 3월 11일자로 일본 특허청에 출원된 일본 우선권 특허출원 제2009-057485호에 개시된 것과 관련된 요지를 포함하며, 그 전체 내용은 본 명세서에 참조로서 원용된다.
당업자는 첨부된 청구범위 또는 그 균등물의 범위 이내라면 설계 요건들 및 다른 요인에 따라 다양한 변형, 조합, 서브조합 및 변경이 행해질 수 있다는 것을 이해할 것이다.
1: 고체 촬상 장치
10: 실리콘 기판
11: 실리콘층
13: 제1 홀
14: 제2 홀

Claims (6)

  1. 고체 촬상 장치로서,
    실리콘층과,
    상기 실리콘층에 형성되어 입사광에 대한 광전 변환을 실행하여 얻어진 신호 전하를 처리 및 출력하는 화소부와,
    상기 실리콘층에서 상기 화소부의 주변에 형성된 정렬 마크와,
    상기 실리콘층의 제1 표면에 형성된 배선층 내의 제1 전극과, 상기 실리콘층의 상기 제1 표면의 반대측인 제2 표면에 절연막을 개재하여 형성된 제2 전극을 접속하는 콘택트부를 포함하며,
    상기 정렬 마크와 상기 콘택트부는 각각이 상기 실리콘층을 완전히 관통하여 연장하는 각각의 홀 내에 동일 재료로 된 각각의 절연층을 개재하여 형성된 동일 도전 재료의 도전층으로 형성되는, 고체 촬상 장치.
  2. 제1항에 있어서,
    상기 도전층은 도전형 불순물이 도핑된 실리콘으로 이루어지고,
    상기 제1 전극측의 상기 도전층의 표면 상에는 실리사이드층이 형성되는, 고체 촬상 장치.
  3. 제1항에 있어서, 상기 도전층은 금속으로 이루어지는, 고체 촬상 장치.
  4. 고체 촬상 장치의 제조 방법으로서,
    실리콘 기판의 제1 표면측으로부터, 정렬 마크를 형성할 제1 홀 및 패드용 콘택트부를 형성할 제2 홀을 형성하는 단계와,
    상기 제1 홀 및 상기 제2 홀 각각에 절연층을 개재하여 도전층을 매립함으로써, 상기 제1 홀 및 상기 제2 홀에 상기 정렬 마크 및 상기 콘택트부를 각각 형성하는 단계와,
    입사광을 광전 변환하여 상기 입사광에 대응하는 신호 전하를 출력하는 화소부내의 수광부와, 상기 수광부로부터의 상기 신호 전하를 판독하여 상기 신호 전하에 대응하는 신호를 출력하는 상기 화소부내의 트랜지스터와, 상기 화소부로부터 출력된 상기 신호를 처리하는 주변 회로부내의 트랜지스터를 상기 실리콘 기판에 형성하는 단계와,
    상기 실리콘 기판의 상기 제1 표면 상에 제1 절연막을 형성하고, 상기 제1 절연막 상에 상기 콘택트부에 접속되도록 접속 전극을 형성하는 단계와,
    상기 제1 절연막 상에 상기 접속 전극에 접속되는 패드부의 제1 전극을 포함하도록 배선층을 형성하는 단계와,
    상기 실리콘 기판의 상기 제1 표면측의 반대측인 제2 표면측을 상기 콘택트부가 노출될 때까지 제거하고, 남은 상기 실리콘 기판의 노출면에 제2 절연막을 형성하는 단계와,
    상기 실리콘 기판의 제2 표면측의 상기 제2 절연막에 상기 도전층에 접속되도록 상기 패드부의 제2 전극을 형성하는 단계를 포함하는, 고체 촬상 장치의 제조 방법.
  5. 제4항에 있어서, 상기 주변 회로부의 상기 트랜지스터의 각 소스 및 드레인 영역 상에 실리사이드층을 형성하고, 이와 동시에, 상기 도전층의 표면에 실리사이드층을 형성하는, 고체 촬상 장치의 제조 방법.
  6. 제4항에 있어서,
    상기 제2 절연막 상에서 상기 수광부에 입사하게 되는 입사광의 광경로에 컬러 필터층을 형성하는 단계와,
    상기 컬러 필터층 상에 상기 수광부로 입사광을 유도하는 집광 렌즈를 형성하는 단계를 더 포함하는, 고체 촬상 장치의 제조 방법.
KR1020100018895A 2009-03-11 2010-03-03 고체 촬상 장치 및 그 제조 방법 KR20100102533A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009057485A JP5470928B2 (ja) 2009-03-11 2009-03-11 固体撮像装置の製造方法
JPJP-P-2009-057485 2009-03-11

Publications (1)

Publication Number Publication Date
KR20100102533A true KR20100102533A (ko) 2010-09-24

Family

ID=42235256

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100018895A KR20100102533A (ko) 2009-03-11 2010-03-03 고체 촬상 장치 및 그 제조 방법

Country Status (6)

Country Link
US (2) US8247306B2 (ko)
EP (1) EP2228826A3 (ko)
JP (1) JP5470928B2 (ko)
KR (1) KR20100102533A (ko)
CN (1) CN101834192A (ko)
TW (1) TWI435443B (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101422995B1 (ko) * 2012-03-23 2014-07-23 가부시끼가이샤 도시바 고체 촬상 장치 및 카메라
KR101431309B1 (ko) * 2011-05-20 2014-08-20 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 본딩 패드 및 실드 구조를 갖는 반도체 디바이스 및 이의 제조 방법
KR20190062128A (ko) * 2017-11-28 2019-06-05 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 패드 구조물을 갖는 이미지 센서

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5568969B2 (ja) * 2009-11-30 2014-08-13 ソニー株式会社 固体撮像装置とその製造方法、及び電子機器
JP5693060B2 (ja) * 2010-06-30 2015-04-01 キヤノン株式会社 固体撮像装置、及び撮像システム
JP5794068B2 (ja) * 2011-09-16 2015-10-14 ソニー株式会社 固体撮像素子および製造方法、並びに電子機器
FR2984607A1 (fr) * 2011-12-16 2013-06-21 St Microelectronics Crolles 2 Capteur d'image a photodiode durcie
US8772899B2 (en) * 2012-03-01 2014-07-08 Taiwan Semiconductor Manufacturing Company, Ltd. Method and apparatus for backside illumination sensor
KR20130106619A (ko) * 2012-03-20 2013-09-30 삼성전자주식회사 이미지 센서 및 그 제조 방법
KR101934864B1 (ko) 2012-05-30 2019-03-18 삼성전자주식회사 관통 실리콘 비아 구조물 및 그 제조 방법, 이를 포함하는 이미지 센서 및 그 제조 방법
JP2014027123A (ja) * 2012-07-27 2014-02-06 Renesas Electronics Corp 半導体装置およびその製造方法
FR2995133A1 (fr) * 2012-08-31 2014-03-07 St Microelectronics Crolles 2 Procede d'amincissement d'une tranche semiconductrice
JP2014216377A (ja) * 2013-04-23 2014-11-17 イビデン株式会社 電子部品とその製造方法及び多層プリント配線板の製造方法
JP6136663B2 (ja) * 2013-07-04 2017-05-31 ソニー株式会社 固体撮像素子およびその製造方法、並びに電子機器
US20150087131A1 (en) * 2013-09-20 2015-03-26 Infineon Technologies Ag Method for processing a chip
CN104576664B (zh) * 2013-10-23 2018-04-20 豪威科技(上海)有限公司 一种背照式cmos传感器及其制造方法
JP6200835B2 (ja) * 2014-02-28 2017-09-20 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN103985725B (zh) * 2014-06-03 2017-03-08 豪威科技(上海)有限公司 半导体结构及其制备方法
JP6362478B2 (ja) * 2014-08-27 2018-07-25 ルネサスエレクトロニクス株式会社 半導体装置の製造方法および半導体装置
JP6023256B1 (ja) * 2015-04-21 2016-11-09 日本電信電話株式会社 Ｍｓｍ−ｐｄおよび光電子集積回路
JP6789653B2 (ja) 2016-03-31 2020-11-25 キヤノン株式会社 光電変換装置およびカメラ
JP2018006443A (ja) * 2016-06-29 2018-01-11 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
KR102534249B1 (ko) 2018-01-12 2023-05-18 삼성전자주식회사 이미지 센서
CN109065565B (zh) * 2018-09-29 2021-03-02 德淮半导体有限公司 图像传感器及其形成方法
JP7366531B2 (ja) * 2018-10-29 2023-10-23 キヤノン株式会社 光電変換装置および機器
CN110036475B (zh) 2019-02-18 2020-03-27 长江存储科技有限责任公司 贯穿硅触点结构及其形成方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06196679A (ja) * 1992-12-25 1994-07-15 Olympus Optical Co Ltd 固体撮像装置及びその製造方法
JP4423452B2 (ja) * 2000-12-27 2010-03-03 富士フイルム株式会社 固体撮像装置
JP4798907B2 (ja) * 2001-09-26 2011-10-19 株式会社半導体エネルギー研究所 半導体装置
JP3722367B2 (ja) * 2002-03-19 2005-11-30 ソニー株式会社 固体撮像素子の製造方法
JP4246964B2 (ja) * 2002-05-27 2009-04-02 浜松ホトニクス株式会社 固体撮像装置及び固体撮像装置アレイ
US6809008B1 (en) * 2003-08-28 2004-10-26 Motorola, Inc. Integrated photosensor for CMOS imagers
JP4046069B2 (ja) * 2003-11-17 2008-02-13 ソニー株式会社 固体撮像素子及び固体撮像素子の製造方法
JP4533667B2 (ja) * 2004-05-28 2010-09-01 富士フイルム株式会社 光電変換膜積層型固体撮像装置
JP4867152B2 (ja) * 2004-10-20 2012-02-01 ソニー株式会社 固体撮像素子
JP4940667B2 (ja) * 2005-06-02 2012-05-30 ソニー株式会社 固体撮像素子及びその製造方法
TW201101476A (en) * 2005-06-02 2011-01-01 Sony Corp Semiconductor image sensor module and method of manufacturing the same
TWI641897B (zh) * 2006-05-16 2018-11-21 日商半導體能源研究所股份有限公司 液晶顯示裝置
JP2007329257A (ja) * 2006-06-07 2007-12-20 Sanyo Electric Co Ltd 半導体装置の製造方法
JP4659783B2 (ja) * 2007-06-14 2011-03-30 富士フイルム株式会社 裏面照射型撮像素子の製造方法
JP2009043772A (ja) * 2007-08-06 2009-02-26 Panasonic Corp 固体撮像装置及びその製造方法
JP2009057485A (ja) 2007-08-31 2009-03-19 Kao Corp ポリウレタンフォームの製造方法
US8212328B2 (en) * 2007-12-05 2012-07-03 Intellectual Ventures Ii Llc Backside illuminated image sensor
JP5268618B2 (ja) * 2008-12-18 2013-08-21 株式会社東芝 半導体装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101431309B1 (ko) * 2011-05-20 2014-08-20 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 본딩 패드 및 실드 구조를 갖는 반도체 디바이스 및 이의 제조 방법
KR101422995B1 (ko) * 2012-03-23 2014-07-23 가부시끼가이샤 도시바 고체 촬상 장치 및 카메라
US9006807B2 (en) 2012-03-23 2015-04-14 Kabushiki Kaisha Toshiba Solid-state image sensing device and camera
KR20190062128A (ko) * 2017-11-28 2019-06-05 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 패드 구조물을 갖는 이미지 센서
US11177309B2 (en) 2017-11-28 2021-11-16 Taiwan Semiconductor Manufacturing Co., Ltd. Image sensor with pad structure

Also Published As

Publication number Publication date
US20100230773A1 (en) 2010-09-16
CN101834192A (zh) 2010-09-15
US8247306B2 (en) 2012-08-21
US8896137B2 (en) 2014-11-25
US20120313211A1 (en) 2012-12-13
JP2010212471A (ja) 2010-09-24
EP2228826A3 (en) 2013-04-10
TW201112409A (en) 2011-04-01
TWI435443B (zh) 2014-04-21
JP5470928B2 (ja) 2014-04-16
EP2228826A2 (en) 2010-09-15

Similar Documents

Publication Publication Date Title
JP5470928B2 (ja) 固体撮像装置の製造方法
JP5268618B2 (ja) 半導体装置
KR100708829B1 (ko) 반도체 촬상 장치
JP5493382B2 (ja) 固体撮像装置、その製造方法および撮像装置
US8211732B2 (en) Image sensor with raised photosensitive elements
US7344937B2 (en) Methods and apparatus with silicide on conductive structures
US8431880B2 (en) Solid-state imaging device, method of producing the same, and imaging device
TWI648841B (zh) 半導體裝置之製造方法
US9842871B2 (en) Method of manufacturing semiconductor device
US8202757B2 (en) Image sensor and method for manufacturing the same
TW201106476A (en) Solid-state image capturing device, method of manufacturing solid-state image capturing device, and image capturing apparatus
US8154095B2 (en) Image sensor and method for manufacturing the same
US10937822B2 (en) Photoelectric conversion device and manufacturing method of the photoelectric conversion device
TW201005933A (en) Image sensor and method for manufacturing the same
JP2014053431A (ja) 固体撮像装置の製造方法
US20240222401A1 (en) Semiconductor device, image sensor
JP2011151139A (ja) 固体撮像素子の製造方法および固体撮像素子
JP2004335800A (ja) 固体撮像素子の製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid