KR20100099347A - 반도체 기판, 반도체 소자, 발광 소자 및 전자 소자 - Google Patents

반도체 기판, 반도체 소자, 발광 소자 및 전자 소자 Download PDF

Info

Publication number
KR20100099347A
KR20100099347A KR1020107018464A KR20107018464A KR20100099347A KR 20100099347 A KR20100099347 A KR 20100099347A KR 1020107018464 A KR1020107018464 A KR 1020107018464A KR 20107018464 A KR20107018464 A KR 20107018464A KR 20100099347 A KR20100099347 A KR 20100099347A
Authority
KR
South Korea
Prior art keywords
semiconductor
substrate
layer
graphite
present
Prior art date
Application number
KR1020107018464A
Other languages
English (en)
Other versions
KR101164107B1 (ko
Inventor
히로시 후지오카
Original Assignee
고쿠리츠다이가쿠호우진 도쿄다이가쿠
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고쿠리츠다이가쿠호우진 도쿄다이가쿠 filed Critical 고쿠리츠다이가쿠호우진 도쿄다이가쿠
Publication of KR20100099347A publication Critical patent/KR20100099347A/ko
Application granted granted Critical
Publication of KR101164107B1 publication Critical patent/KR101164107B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/0641—Nitrides
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3485—Sputtering using pulsed power to the target
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02376—Carbon, e.g. diamond-like carbon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02455—Group 13/15 materials
    • H01L21/02458—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02488—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02516—Crystal orientation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02538—Group 13/15 materials
    • H01L21/0254—Nitrides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02631—Physical deposition at reduced pressure, e.g. MBE, sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H01L33/0066—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound
    • H01L33/007—Processes for devices with an active region comprising only III-V compounds with a substrate not being a III-V compound comprising nitride compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/12—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a stress relaxation structure, e.g. buffer layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H01L33/32—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table containing nitrogen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/64—Heat extraction or cooling elements
    • H01L33/641—Heat extraction or cooling elements characterized by the materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Led Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)

Abstract

본 발명은, 염가이며, 수명이 길고, 발광 효율이 높으며, 또한 굽히는 것이 가능한 반도체 기판, 반도체 소자, 발광 소자 및 전자 소자를 제공한다. 본 발명에 따르면, 내열성을 가지고, 또한 외력에 대한 가요성을 가지는 그래파이트 기판과, 상기 그래파이트 기판 상에 설치되고, 13족 질화물로 이루어지는 제1 반도체층을 구비하도록 하였으므로, 그래파이트 기판 상에 제1 반도체층을 형성할 때 펄스 스퍼터 증착법 등의 방법을 이용할 수 있으므로 염가로 제조할 수 있다. 또한, 13족 질화물은 무기물이므로 수명이 길며, 높은 발광 효율을 얻을 수 있다. 또한, 그래파이트 기판이 외력에 대한 가요성을 가지므로 굽힐 수도 있다.

Description

반도체 기판, 반도체 소자, 발광 소자 및 전자 소자{SEMICONDUCTOR SUBSTRATE, SEMICONDUCTOR ELEMENT, LIGHT EMITTING ELEMENT AND ELECTRONIC ELEMENT}
본 발명은, 반도체 기판, 반도체 소자, 발광 소자 및 전자 소자에 관한 것이다.
본원은, 2008년 2월 21일에 일본에 출원된 일본 특허 출원번호 2008-039672호에 기초하여 우선권을 주장하고, 그 내용을 여기에 원용한다.
13족 질화물인 AlN, GaN, InN 및 그 혼정상(混晶相)의 PN 접합을 이용한 질화물계 LED가 널리 실용화되어 있다. 질화물계 LED는 무기물이며, 또한 재료의 결합 에너지가 높으므로, 수명이 길고, 내부 발광 효율(내부 양자 효율)이 90%로 높은 것이 알려져 있다. 이들 질화물계 LED는 사파이어나 탄화 규소 등의 고가의 단결정(single crystal) 기판 상에 양산성(量産性)이 낮은 유기 금속 기상 성장법(MOCVD법)을 사용하여 양산되는 경우가 많다. 그러므로 면광원으로서 사용하기에는 가격이 높으며, 오직 점광원으로서 이용되어 왔다.
한편, 면광원으로서는 유기 EL 소자가 알려져 있다(예를 들면, 특허 문헌 1 참조). 유기 EL 소자는 가격이 저렴한 플라스틱 기판이나 유리 기판을 출발 재료로서 사용할 수 있으므로 소자의 가격을 염가로 할 수 있어서 면광원으로서 이용할 수 있다. 또한, 굽힐 수 있는 발광 소자나 조명으로서의 이용도 기대되고 있다.
일본 공개특허 2008-21480호 공보
그러나, 유기 EL을 구성하는 발광층은 유기물이므로, 내열성이 낮고, 수명이 짧은 문제점이 있다. 또한, 발광 효율도 질화물계 LED에 비해 낮다.
전술한 바와 같은 사정을 감안하여, 본 발명의 목적은, 염가이며, 수명이 길고, 발광 효율이 높으며, 또한 굽히는 것이 가능한 반도체 기판, 반도체 소자, 발광 소자 및 전자 소자를 제공하는 것에 있다.
전술한 목적을 달성하기 위하여, 본 발명에 따른 반도체 기판은, 내열성을 가지고, 또한 외력에 대한 가요성(可撓性)을 가지는 그래파이트 기판과, 상기 그래파이트 기판 상에 설치되고, 13족 질화물로 이루어지는 제1 반도체층을 구비한 것을 특징으로 한다.
본 발명에 의하면, 내열성을 가지고, 또한 외력에 대한 가요성을 가지는 그래파이트 기판과, 상기 그래파이트 기판 상에 설치되고, 13족 질화물로 이루어지는 제1 반도체층을 구비하도록 하였으므로, 그래파이트 기판 상에 제1 반도체층을 형성할 때 펄스 스퍼터 증착(Pulse Sputter Deposition) 등의 방법을 이용할 수 있으므로 염가로 제조할 수 있다. 또한, 13족 질화물은 무기물이므로 수명이 길며, 높은 발광 효율을 얻을 수 있다. 또한, 그래파이트 기판이 외력에 대한 가요성을 가지므로 굽힐 수도 있다. 이로써, 염가이며, 수명이 길고, 발광 효율이 높으며, 또한 굽히는 것이 가능한 반도체 기판을 얻을 수 있다.
상기 반도체 기판에 있어서, 상기 그래파이트 기판은, 소결된 폴리머를 포함하고 있는 것을 특징으로 한다.
본 발명에 의하면, 그래파이트 기판이 소결된 폴리머를 포함하도록 하였으므로, 내열성이 우수하고, 외력에 의해 용이하게 굽힐 수 있다. 또한, 고온 하에서 처리할 수도 있으므로, 펄스 스퍼터 증착법이나 유기 금속 기상 성장법, 분자선 에피택시(Molecular Beam Epitaxy)법 등 고온 하에서 행하는 처리가 가능하게 된다.
상기 반도체 기판에 있어서, 상기 그래파이트 기판의 두께는 100㎛ 이하인 것을 특징으로 한다.
본 발명에 의하면, 그래파이트 기판의 두께를 100㎛ 이하로 하였으므로, 외력에 대하여 매우 우수한 가요성을 가지게 된다.
상기 반도체 기판은, 상기 그래파이트 기판과 상기 제1 반도체층 사이에 설치되고, HfN(하프늄나이트라이드) 및 ZrN(지르코늄나이트라이드) 중 적어도 한쪽을 포함하는 제2 반도체층을 더 구비하는 것을 특징으로 한다.
HfN 및 ZrN는 높은 광반사율을 가지는 것으로 알려져 있다. 본 발명에 의하면, 그래파이트 기판과 제1 반도체층 사이에, HfN 및 ZrN 중 적어도 한쪽을 포함하는 제2 반도체층을 더 구비하도록 하였으므로, 상기 제2 반도체층에 의해 광을 반사할 수 있다. 이로써, 제1 반도체층을 발광층으로서 사용하는 경우, 상기 발광층으로부터의 광의 이용 효율을 높일 수 있다.
상기 반도체 기판은, 상기 그래파이트 기판과 상기 제1 반도체층 사이에 설치되고, AlN(알루미늄나이트라이드)를 포함하는 제3 반도체층을 더 구비하는 것을 특징으로 한다.
본 발명에 의하면, 그래파이트 기판과 제1 반도체층 사이에, AlN를 포함하는 제3 반도체층을 더 구비하도록 하였으므로, 제1 반도체층의 그레인 사이즈를 증대시킬 수 있다. 이로써, 제1 반도체층의 전기적 특성을 높일 수 있고, 특히 제1 반도체층을 발광층으로서 사용하는 경우에는 상기 제1 반도체층의 광학 특성도 높일 수 있다.
본 발명에 따른 반도체 소자는, 상기 반도체 기판을 구비하는 것을 특징으로 한다.
본 발명에 의하면, 염가이며, 수명이 길고, 발광 효율이 높으면, 또한 굽히는 것이 가능한 반도체 기판을 구비하고, 종래에 비해 폭 넓은 분야에서 이용 가능한 반도체 소자를 얻을 수 있다.
본 발명에 따른 발광 소자는, 상기 반도체 소자를 구비하는 것을 특징으로 한다.
본 발명에 의하면, 유연성을 가지고 면 발광이 가능하며 수명이 긴 소자를 염가로 얻을 수 있다.
본 발명에 따른 전자 소자는, 상기 반도체 소자를 구비하는 것을 특징으로 한다.
본 발명에 의하면, 유연성을 가지고 전기적 특성이 높은 소자를 염가로 얻을 수 있다.
본 발명에 의하면, 염가이며, 수명이 길고, 발광 효율이 높으며, 또한 굽히는 것이 가능한 반도체 기판, 반도체 소자, 발광 소자 및 전자 소자를 얻을 수 있다.
도 1은 본 발명의 실시 형태에 따른 반도체 기판의 구성을 나타낸 도면이다.
도 2는 ZrN의 광반사율을 나타내는 그래프이다.
도 3은 ZrN의 광반사율과 반사파장의 대응 관계를 나타낸 도면이다.
도 4는 본 실시 형태에 따른 스퍼터 장치의 구성을 나타낸 도면이다.
도 5는 본 발명의 실시예 1에 따른 방열 시트의 XRD 측정 그래프이다.
도 6은 본 발명의 실시예 1에 따른 방열 시트의 표면의 SEM상이다.
도 7은 본 발명의 실시예 2에 따른 그래파이트층 및 AlN층의 XRD 측정 그래프이다.
도 8은 본 발명의 실시예 2에 따른 AlN층의 EBSD 측정도이다.
도 9는 본 발명의 실시예 2에 따른 AlN층의 EBSD 극점도(pole figure)이다.
도 10은 본 발명의 실시예 2에 따른 그래파이트층 및 GaN층의 XRD 측정 그래프이다.
도 11은 본 발명의 실시예 2에 따른 GaN층의 표면의 SEM상이다.
도 12는 본 발명의 실시예 2에 따른 GaN층의 EBSD 측정도이다.
도 13은 본 발명의 실시예 2에 따른 GaN층의 EBSD 극점도이다.
도 14는 본 발명의 실시예 2에 따른 GaN층의 실온에서의 PL 측정의 결과를 나타내는 그래프이다.
도 15는 종래의 GaN층의 실온에서의 PL 측정의 결과를 나타내는 그래프이다.
도 16은 본 발명의 실시예 3에 따른 HfN층의 표면의 SEM상이다.
도 17은 본 발명의 실시예 3에 따른 그래파이트층 및 HfN층의 XRD 측정 그래프이다.
도 18은 본 발명의 실시예 3에 따른 GaN층의 표면의 SEM상이다.
도 19는 본 발명의 실시예 3에 따른 GaN층의 EBSD 극점도이다.
본 발명의 실시 형태를 도면에 기초하여 설명한다.
도 1은, 본 실시 형태에 따른 반도체 기판(1)의 구성을 나타낸 도면이다.
도 1에 나타낸 바와 같이, 반도체 기판(1)은, 방열 시트(2) 상에 버퍼층(3)이 설치되고, 버퍼층(3) 상에 반도체층(4)이 적층된 구성으로 되어 있다. 이 반도체 기판(1)은, 발광 소자나 전자 소자 등에 탑재된다.
방열 시트(2)는, 예를 들면, 폴리옥사디아졸 등의 폴리머를 약 3000℃ 정도로 소결시켜 제작한 그래파이트 필름으로 이루어진다. 상기 그래파이트 필름은, 필름면 내측 방향으로 약 1700W/m·K 정도의 열전도율을 가지고 있고, 이 열전도율의 값은 Cu의 4배 정도이다. 또한, 내열성이 높으므로, 고온 하에서도 처리 가능하도록 되어 있다. 또한, 필름면 내측 방향으로 5×10-5S/cm 정도의 높은 전기 전도율을 가지고 있다.
이 그래파이트 필름은, 두께가 25㎛∼100㎛정도로 얇기 때문에 외력에 대한 가요성을 가지게 된다. 그러므로, 굽힘이 가능하도록 되어 있다. 그래파이트 시트(2)는 50㎠이상의 대면적화가 가능하다.
버퍼층(3)은, 예를 들면, 지르코늄나이트라이드[ZrN(111)]로 이루어지는 층이며, 방열 시트(2)와 반도체층(4) 사이에 개재된다. 도 2는, 지르코늄나이트라이드의 광반사율을 나타내는 그래프이다. 그래프의 가로축은 파장, 그래프의 세로축은 광반사율을 각각 나타내고 있다.
도 3은, 지르코늄나이트라이드의 광반사율과 상기 광의 파장과의 대응 관계를 나타내는 표이다.
도 2 및 도 3에 나타낸 바와 같이, 지르코늄나이트라이드의 청색광의 파장 범위인 470nm에서의 광반사율은 65.6%로 되어 있다. 이를 토대로 하면, 지르코늄나이트라이드로 이루어지는 버퍼층(3)에 있어서는, 청색광을 조사했을 때는 대략 65% 이상의 광을 반사 가능하다고 볼 수 있다.
반도체층(4)은, 예를 들면 13족 질화물 반도체로 이루어지는 반도체층이다. 13족 질화물로서는, 예를 들면, GaN(갈륨나이트라이드), AlN(알루미늄나이트라이드), InN(인듐나이트라이드) 등이 있고, 일반식 InXGaYAl1 -X- YN(0≤X≤1, 0≤Y≤1, 0≤X+Y≤1)으로 표시된다.
도 4는, 반도체층(4) 및 버퍼층(3)의 제조 장치인 스퍼터 장치의 구성을 나타낸 도면이다.
도 4에 나타낸 바와 같이, 스퍼터 장치(10)는, 챔버(11)와, 기판 전극(12)과, 타깃 전극(13)과, 직류 전원(14)과, 전원 제어부(15)와, 질소 공급원(16)과, 가열 장치(17)를 주요 구성체로 하여 구성되어 있다.
챔버(11)는, 외부에 대하여 밀폐 가능하게 설치되어 있다. 챔버(11) 내는 도시하지 않은 진공 펌프 등에 의해 감압 가능하도록 되어 있다.
기판 전극(12)은, 챔버(11) 내에 배치되어 있고, 방열 시트(2)를 지지할 수 있도록 되어 있다.
타깃 전극(13)은, 챔버(11) 내에 기판 전극(12)에 대향하여 설치되어 있고, 타깃(13a)을 지지할 수 있도록 되어 있다. 타깃(13a)은, 예를 들면, Zr(지르코늄) 또는 그 합금으로 이루어진다.
직류 전원(14)은, 기판 전극(12) 및 타깃 전극(13)에 각각 전기적으로 접속되어 있고, 기판 전극(12)과 타깃 전극(13) 사이에 직류 전압을 인가하는 전압원이다.
제어부(15)는, 직류 전원(14)에 접속되어 있고, 직류 전원(14)의 동작 타이밍에 대한 제어를 행한다. 제어부(15)에 의해, 기판 전극(12)과 타깃 전극(13) 사이에 펄스 전압을 인가할 수 있도록 되어 있다.
질소 공급원(16)은, 예를 들면, 공급관 등에 의해 챔버(11) 내에 접속되어 있고, 챔버(11) 내에 질소 가스를 공급한다. 도시하지 않지만, 질소 공급원(16) 외에, 챔버 내에 아르곤 가스를 공급하는 아르곤 가스 공급원도 설치되어 있다.
가열 장치(17)는, 예를 들면, 기판 전극(12)에 고정되어 있고, 기판 전극(12) 상의 방열 시트(2)의 주위 온도를 조절 가능하도록 되어 있다.
다음으로, 스퍼터 장치(10)를 사용하여 본 실시 형태에 따른 반도체 기판(1)을 제조하는 공정을 설명한다. 본 실시 형태에서는, 기판-타깃 사이에 펄스 직류 전압을 인가하는 PSD법(펄스 스퍼터 증착법)을 예로 들어 설명한다. 특히 본 실시 형태에서는, 대면적화가 가능한 방열 시트(2) 상에 반도체 박막을 형성하기 위하여, PSD법을 행하는 의의는 크다고 할 수 있다.
먼저, 챔버(11) 내에 아르곤 가스를 공급하고, 질소 공급원(16)으로부터 질소 가스를 챔버(11) 내에 공급한다. 아르곤 가스 및 질소 가스에 의해 챔버(11) 내가 소정의 압력으로 된 후, 방열 시트(2)를 기판 전극(12)에 지지하고, 타깃(13a)을 타깃 전극(13) 상에 설치한다.
방열 시트(2) 및 타깃(13a)을 배치한 후, 가열 장치(17)에 의해, 방열 시트(2)의 주위 온도를 조절한다. 방열 시트(2)의 주위 온도를 조절한 후, 기판 전극(12)과 타깃 전극(13) 사이에 직류 펄스 전압을 인가한다.
펄스 전압이 인가되고 있는 동안, 아르곤 가스에 의한 플라즈마가 발생하고, 타깃(13a)에 충돌한다. 이 충돌 에너지를 받아, 타깃(13a)을 구성하는 Zr 원자가 챔버(11) 내에 방출된다. 높은 에너지를 가지는 Zr 원자는, 방열 시트(2) 상에 공급된다. 방열 시트(2)의 표면에서는, 챔버 내의 질소가 질소 라디칼로 되어 있다.
방열 시트(2) 상에는 높은 에너지를 가지는 Zr 원자가 대량으로 공급되어, 방열 시트(2)의 표면은 메탈 리치(metal rich)의 상태로 된다. 메탈 리치의 상태에서는, 방열 시트(2) 상의 Zr 원자가 안정적인 격자 위치로 마이그레이션(migration)한다. 안정적인 격자 위치로 마이그레이션한 Zr 원자는, 챔버(11) 내에서 활성화된 질소 라디칼과 반응하여 금속 질화물(ZrN)의 결정이 된다. 기판 전극(12)과 타깃 전극(13) 사이에 펄스 전압이 인가될 때마다, 결정 구조가 안정된 ZrN이 증착된다.
다음으로, 형성된 버퍼층(3) 상에, 동일한 방법으로 반도체층(4)을 형성한다. 이와 같이 하여, 도 1에 나타내는 반도체 기판(1)이 완성된다.
본 실시 형태에 의하면, 고온 하에서 처리 가능한 그래파이트 필름으로 이루어진 방열 시트(2) 상에 반도체층(4)을 형성할 때 펄스 스퍼터 증착법 등의 방법을 이용할 수 있으므로 염가로 제조할 수 있다. 또한, 13족 질화물은 무기물이므로 수명이 길며, 높은 발광 효율을 얻을 수 있다. 또한, 방열 시트(2)가 외력에 대한 가요성을 가지므로 굽힐 수도 있다. 이로써, 염가이며, 수명이 길고, 발광 효율이 높으며, 또한 굽힐 수 있는 반도체 기판을 얻을 수 있다.
본 발명의 기술 범위는 상기 실시 형태로 한정되지 않고, 본 발명의 취지를 벗어나지 않는 범위에서 적절하게 변경할 수 있다.
예를 들면, 상기 실시 형태에서는, 방열 시트(2)는, 본 발명의 「내열성을 가지고, 또한 외력에 대한 가요성을 가지는 그래파이트 기판」의 일례로서, 폴리옥사디아졸 등의 폴리머를 약 3000℃ 정도에서 소결시켜 제조한 그래파이트 필름으로 이루어지지만, 이에 한정되지는 않는다. 예를 들면, 기판의 한쪽 면이 그래파이트 구조이면, 그래파이트 이외의 기판 상에 그래파이트층을 적층하여 구성된 내열성을 가지고, 또한 외력에 대한 가요성을 가지는 기판이면 된다. 또한, 600℃ 이상, 바람직하게는 1200℃ 이상, 더욱 바람직하게는 2000℃ 이상의 온도 환경에도 견딜 수 있고, 기판의 양단에 외력을 가할 경우에는 120℃ 이하, 바람직하게는 90° 이하, 더욱 바람직하게는 60° 이하의 각도로 굽힐 수 있는 그래파이트 기판이면 된다. 또한, 본 발명의 「내열성을 가지고, 또한 외력에 대한 가요성을 가지는 그래파이트 기판」은, 폴리머를 열분해에 의해 그래파이트화하는 방법으로 만들어진 단결정에 가까운 구조를 가지는 그래파이트이며, 높은 열전도성과 외력에 대한 가요성 등의 장점을 가지고, 열전도 시트로서 사용되고 있는 그래파이트 필름인 것이 특히 바람직하다.
또한, 상기 실시 형태에서는, 버퍼층(3) 및 반도체층(4)을 펄스 스퍼터법에 따라 형성하고 있지만, 이것으로 한정되지 않고, 예를 들면, PLD법(펄스 레이저 증착법)이나 PED법(펄스 전자선 증착법)을 포함하는 PXD법(Pulsed Excitation Deposition: 펄스 여기 증착법), 유기 금속 성장법, 분자선 에피택시법 등, 다른 박막 형성 방법에 의해 형성해도 된다.
또한, 상기 실시 형태에서는, 일례로서, 방열 시트(2) 상에 ZrN(111)로 이루어진 버퍼층(3)을 형성하였으나, 이에 한정되지 않고, 예를 들면, HfN(111)로 이루어진 버퍼층(3)을 형성하는 구성이라도 된다. 또한, 버퍼층(3)을 형성하지 않고, 방열 시트(2) 상에 직접 반도체층(4)을 성장시키는 구성이라도 되며, 반도체층(4)을 적층하는 구성(예를 들면, GaN층/AlN층/그래파이트 등)이라도 된다.
[실시예 1]
다음으로, 본 발명에 따른 실시예 1을 설명한다. 본 실시예에서는, 상기 실시 형태에서 사용한 방열 시트(2)에 대하여 XRD 측정 및 전자 현미경(SEM)에 의한 관찰을 행하였다.
도 5는, 상기 실시 형태에서 설명한 방열 시트(2)에 대한 XRD 측정의 결과를 나타내는 그래프이다.
도 5에 나타낸 바와 같이, 방열 시트(2)를 구성하는 그래파이트는 (002) 및 (004)에 강한 배향을 나타내고, 고품질인 단결정이라고 할 수 있다.
도 6의 (a) 및 도 6의 (b)는, 상기 실시 형태에서 설명한 방열 시트(2)의 표면에 대한 전자 현미경 사진이다. 도 6의 (b)는 도 6의 (a)의 그레인 중 하나를 확대하여 촬영한 것이다.
도 6의 (a)에 나타낸 바와 같이, 그래파이트의 그레인 사이즈는 10㎛ 이상으로 되어 있고, 결정성이 높은 것을 알 수 있다. 도 6의 (b)에 나타낸 바와 같이, 표면에 요철이 보이지 않으며, 평탄하게 되어 있는 것을 알 수 있다.
도 5 및 도 6의 결과로부터, 방열 시트(2)의 재료로서 폴리머 소결 그래파이트를 사용함으로써, 반도체 박막의 결정 성장의 베이스 기판으로서 우수한 특성을 가지고 있다고 할 수 있다.
[실시예 2]
본 실시예에서는, 상기 실시 형태의 방법(펄스 스퍼터법)에 따라 방열 시트(2) 상에 AlN층을 형성하고, 상기 AlN층 상에 GaN층을 더 형성하였다. AlN 성장 시에는 온도 1000℃∼1200℃ 정도로 가열하고, 가열 시간을 30분∼60분 정도로 하였다. GaN 성장 시에는, 온도 650℃∼750℃ 정도로 가열하고, 가열 시간을 60분∼120분으로 하였다.
또한, 이와 같이 하여 제조한 반도체 기판(GaN/AlN/그래파이트)에 대하여, 반사형 고속 전자선 회절(RHEED), X선 회절(XRD), 주사형 전자 현미경(SEM), 전자선 후방 산란 회절(EBSD), 포토루미네선스(photoluminescence, PL)의 평가법으로 평가했다.
도 7은, 그래파이트층 및 AlN층에 대한 XRD에 의한 측정 결과를 나타내는 그래프이다.
도 7에 나타낸 바와 같이, 그래파이트층은 (002) 방향으로 성장하고 있고, AlN층은 (0002) 방향으로 성장하고 있으며, AlN층은 c축 배향성을 나타내고 있는 것으로 인정된다.
도 8은 AlN층의 EBSD 측정도이다.
도 8에 나타낸 바와 같이, AlN층에는 1㎛ 이상의 그레인 사이즈를 가지는 결정이 많이 형성되어 있는 것을 알 수 있다.
도 9는, AlN층의 일부에 대한 {10-12}EBSD 극점도이다.
도 9에 나타낸 바와 같이, 정육각형의 꼭지점 상에 명확한 패턴이 인정된다. 이러한 사실로부터 AlN층의 결정성이 양호한 것을 알 수 있다.
도 10은, 그래파이트층 및 GaN층에 대한 XRD에 의한 측정 결과를 나타내는 그래프이다.
도 10에 나타낸 바와 같이, GaN층은 AlN층과 마찬가지로 (0002) 방향으로 성장하고 있고 c축 배향성을 나타내고 있는 것으로 인정된다.
도 11은, GaN층 표면의 SEM상이다.
도 11에 나타낸 바와 같이, GaN층의 표면에는 특별히 큰 요철은 보이지 않고, 비교적 평탄한 표면이 형성되어 있는 것을 알 수 있다.
도 12는, GaN층의 EBSD 측정도이다.
도 12에 나타낸 바와 같이, GaN층에는 1㎛ 이상의 그레인 사이즈를 가지는 결정이 많이 형성되어 있는 것을 알 수 있다.
도 13은, GaN층의 EBSD 극점도이다. 도 13의 (a)는 GaN층의 일부분에 대한 {10-12}EBSD 극점도이며, 도 13의 (b)는 GaN층의 다른 부분에 대한 {10-12}EBSD 극점도이다.
도 13의 (a) 및 도 13의 (b)에 나타낸 바와 같이, 정육각형의 꼭지점 상에 명확한 패턴이 인정된다. 이러한 사실로부터 각각의 그레인은 높은 결정성을 가지고 있는 것을 알 수 있다.
도 14는, GaN층의 실온에서의 PL 측정의 결과를 나타내는 그래프이다. 도 15는, 종래의 MOCVD로 제조한 GaN의 실온에서의 PL 측정의 결과를 나타내는 그래프이다. 양 도면 모두, 그래프의 세로축이 PL 강도, 그래프의 가로축이 발광 에너지를 각각 나타낸다.
도 14에 나타낸 바와 같이, 본 실시예에서 얻어진 GaN층에 대해서는, 발광 에너지가 3.4eV 부근에서 강한 피크가 인정된다. 이 피크의 반가폭을 측정하였더니, 63meV였다. 또한, 도 15에 나타낸 바와 같이, 종래의 GaN 기판에 대해서는, 3.4eV 부근에서 강한 피크가 인정된다. 이 피크의 반가폭을 측정하였더니, 66meV였다. 도 14와 도 15의 결과를 비교하면, 본 실시예에서 얻어진 GaN층의 발광 특성은, 종래의 GaN 기판의 발광 특성에 비해 동등 이상인 것을 알 수 있다.
[실시예 3]
본 실시예에서는, 상기 실시 형태의 방법(펄스 스퍼터법)에 따라 방열 시트(2) 상에 HfN층을 형성하고, 상기 HfN층 상에 GaN층을 더 형성하였다. HfN 성장 시에는 온도 1000℃∼1200℃ 정도로 가열하고, 가열 시간을 30분∼60분 정도로 하였다. GaN 성장 시에는, 온도 650℃∼750℃ 정도로 가열하고, 가열 시간을 60분∼120분으로 하였다.
또한, 이와 같이 하여 제작한 반도체 기판(GaN/HfN/그래파이트)에 대하여, X선 회절(XRD), 주사형 전자 현미경(SEM), 전자선 후방 산란 회절(EBSD)의 평가법으로 평가했다.
도 16은, HfN층 표면의 SEM상이다.
도 16에 나타낸 바와 같이, HfN층의 표면에는 특별히 큰 요철은 보이지 않고, 비교적 평탄한 표면이 형성되어 있는 것을 알 수 있다.
도 17은, 그래파이트층 및 HfN층에 대한 XRD에 의한 측정 결과를 나타내는 그래프이다.
도 17에 나타낸 바와 같이, 그래파이트층은 (002) 방향으로 성장하고 있고, HfN층은 (111) 방향으로 성장하고 있는 것으로 인정된다. 이들 결과로부터 HfN층의 결정성이 양호하며 그래파이트 시트 상에 높은 (111) 배향성을 가진 HfN 박막의 성장이 가능한 것을 알 수 있다.
도 18은, GaN층 표면의 SEM상이다.
도 18에 나타낸 바와 같이, GaN층의 표면에는 특별히 큰 요철은 보이지 않고, 비교적 평탄한 표면이 형성되어 있는 것을 알 수 있다.
도 19는 GaN층의 다른 부분에 대한 {10-12}EBSD 극점도이다.
도 19에 나타낸 바와 같이, 정육각형의 꼭지점 상에 명확한 패턴이 인정된다. 이러한 사실로부터 각각의 그레인은 높은 결정성을 가지고 있는 것을 알 수 있다.
HfN 버퍼층을 사용함으로써, 그래파이트 시트 상에 양질의 GaN 박막이 성장 가능한 것을 알 수 있다.
1: 반도체 기판 2: 방열 시트
3: 버퍼층 4: 반도체 박막
10: 스퍼터 장치 11: 챔버
12: 기판 전극 13: 타깃 전극
13a: 타깃 14: 직류 전원
15: 제어부 16: 질소 공급원
17: 가열 장치

Claims (8)

  1. 내열성을 가지고, 또한 외력에 대한 가요성(可撓性)을 가지는 그래파이트 기판; 및
    상기 그래파이트 기판 상에 설치되고, 13족 질화물로 이루어진 제1 반도체층
    을 포함하는 반도체 기판.
  2. 제1항에 있어서,
    상기 그래파이트 기판은 소결된 폴리머를 포함하는, 반도체 기판.
  3. 제1항 또는 제2항에 있어서,
    상기 그래파이트 기판의 두께는 100㎛ 이하인, 반도체 기판.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 그래파이트 기판과 상기 제1 반도체층 사이에 설치되고, HfN 및 ZrN 중 적어도 한쪽을 포함하는 제2 반도체층을 더 포함하는, 반도체 기판.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 그래파이트 기판과 상기 제1 반도체층 사이에 설치되고, AlN을 포함하는 제3 반도체층을 더 포함하는, 반도체 기판.
  6. 제1항 내지 제5항 중 어느 한 항에 따른 반도체 기판을 포함하는, 반도체 소자.
  7. 제6항에 따른 반도체 소자를 포함하는, 발광 소자.
  8. 제6항에 따른 반도체 소자를 포함하는, 전자 소자.
KR1020107018464A 2008-02-21 2009-02-20 반도체 기판, 반도체 소자, 발광 소자 및 전자 소자 KR101164107B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2008039672A JP5386747B2 (ja) 2008-02-21 2008-02-21 半導体基板、半導体素子、発光素子及び電子素子
JPJP-P-2008-039672 2008-02-21
PCT/JP2009/053078 WO2009104759A1 (ja) 2008-02-21 2009-02-20 半導体基板、半導体素子、発光素子及び電子素子

Publications (2)

Publication Number Publication Date
KR20100099347A true KR20100099347A (ko) 2010-09-10
KR101164107B1 KR101164107B1 (ko) 2012-07-12

Family

ID=40985636

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020107018464A KR101164107B1 (ko) 2008-02-21 2009-02-20 반도체 기판, 반도체 소자, 발광 소자 및 전자 소자

Country Status (6)

Country Link
US (1) US8212335B2 (ko)
EP (1) EP2246910B1 (ko)
JP (1) JP5386747B2 (ko)
KR (1) KR101164107B1 (ko)
CN (1) CN101952984B (ko)
WO (1) WO2009104759A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160040525A (ko) * 2013-06-21 2016-04-14 노르웨이전 유니버시티 오브 사이언스 앤드 테크놀러지(엔티엔유) 흑연 기판 상의 iii-v족 또는 ii-vi족 화합물 반도체 막

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011057474A (ja) * 2009-09-07 2011-03-24 Univ Of Tokyo 半導体基板、半導体基板の製造方法、半導体成長用基板、半導体成長用基板の製造方法、半導体素子、発光素子、表示パネル、電子素子、太陽電池素子及び電子機器
JP4724256B2 (ja) 2009-10-20 2011-07-13 パナソニック株式会社 発光ダイオード素子およびその製造方法
JP4718652B2 (ja) 2009-10-21 2011-07-06 パナソニック株式会社 太陽電池およびその製造方法
KR101172950B1 (ko) * 2009-12-02 2012-08-10 정경화 그라파이트 기반의 발광다이오드용 기판 및 이를 이용한 발광다이오드
WO2011067893A1 (ja) * 2009-12-04 2011-06-09 パナソニック株式会社 基板およびその製造方法
CN102473809B (zh) 2010-04-20 2015-08-12 松下电器产业株式会社 发光二极管
WO2011138851A1 (ja) 2010-05-07 2011-11-10 パナソニック株式会社 発光ダイオード
CN102742024B (zh) 2010-06-07 2015-02-18 松下电器产业株式会社 太阳能电池及其制造方法
GB201021112D0 (en) 2010-12-13 2011-01-26 Ntnu Technology Transfer As Nanowires
JP5896701B2 (ja) * 2011-11-28 2016-03-30 東洋炭素株式会社 窒化ガリウム層を備える黒鉛材及びその製造方法
GB201211038D0 (en) 2012-06-21 2012-08-01 Norwegian Univ Sci & Tech Ntnu Solar cells
JP6307703B2 (ja) 2013-05-31 2018-04-11 パナソニックＩｐマネジメント株式会社 波長変換素子、波長変換素子を備えた発光装置、発光装置を備えた車両、および波長変換素子の製造方法
JP6458344B2 (ja) * 2014-02-27 2019-01-30 東ソー株式会社 窒化ガリウム膜および積層基材の製造方法
KR102369298B1 (ko) * 2014-04-29 2022-03-03 삼성디스플레이 주식회사 플렉서블 디스플레이 장치 및 그 제조방법
KR102281329B1 (ko) 2014-12-19 2021-07-26 삼성디스플레이 주식회사 플렉서블 디스플레이 장치 및 그 제조방법
CN108352424B (zh) 2015-07-13 2022-02-01 科莱约纳诺公司 石墨基板上生长的纳米线或纳米锥
EP3323152B1 (en) 2015-07-13 2021-10-27 Crayonano AS Nanowires/nanopyramids shaped light emitting diodes and photodetectors
EA201890238A1 (ru) 2015-07-31 2018-08-31 Крайонано Ас Способ выращивания нанопроволок или нанопирамидок на графитовых подложках
JP2017024984A (ja) * 2016-09-16 2017-02-02 住友化学株式会社 Ｉｉｉ族窒化物基板の製造方法
GB201705755D0 (en) 2017-04-10 2017-05-24 Norwegian Univ Of Science And Tech (Ntnu) Nanostructure
US10874876B2 (en) * 2018-01-26 2020-12-29 International Business Machines Corporation Multiple light sources integrated in a neural probe for multi-wavelength activation
CN109390443B (zh) * 2018-12-04 2024-02-09 西安赛富乐斯半导体科技有限公司 半极性氮化镓单量子阱层发光器件及其制造方法
CN109346578B (zh) * 2018-12-04 2023-07-07 西安赛富乐斯半导体科技有限公司 形成半极性氮化镓单量子阱蓝光发光器件的方法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3961997A (en) * 1975-05-12 1976-06-08 The United States Of America As Represented By The Administrator Of The National Aeronautics And Space Administration Fabrication of polycrystalline solar cells on low-cost substrates
DE2638269C2 (de) * 1976-08-25 1983-05-26 Wacker-Chemitronic Gesellschaft für Elektronik-Grundstoffe mbH, 8263 Burghausen Verfahren zur Herstellung von substratgebundenem, großflächigem Silicium
JPS61275116A (ja) * 1985-05-30 1986-12-05 Res Dev Corp Of Japan グラフアイトフイルムおよび繊維の製造方法
JPH0639091B2 (ja) * 1985-08-26 1994-05-25 住友電気工業株式会社 加圧焼結用モ−ルド
US5308594A (en) * 1985-12-04 1994-05-03 Massachusetts Institute Of Technology Edge-heat-sink technique for zone melting recrystallization of semiconductor-on-insulator films
US5079481A (en) * 1990-08-02 1992-01-07 Texas Instruments Incorporated Plasma-assisted processing magneton with magnetic field adjustment
JPH04147613A (ja) * 1990-10-09 1992-05-21 Oki Electric Ind Co Ltd 結晶成長基板
JPH05235391A (ja) * 1991-03-07 1993-09-10 Mitsubishi Electric Corp 薄膜太陽電池及びその製造方法並びに半導体装置の製造方法
US5650592A (en) * 1993-04-05 1997-07-22 Olin Corporation Graphite composites for electronic packaging
JP3239671B2 (ja) * 1995-03-08 2001-12-17 松下電器産業株式会社 フィルム状ヒーター、保温座席、蒸着ボートおよび加熱炉
JPH097587A (ja) * 1995-06-21 1997-01-10 Matsushita Electric Ind Co Ltd アルカリ蓄電池用正極
JP3497685B2 (ja) * 1996-02-16 2004-02-16 株式会社東芝 半導体ｂｃｎ化合物を用いた半導体デバイス
JPH10321954A (ja) * 1997-05-15 1998-12-04 Fuji Electric Co Ltd Ｉｉｉ 族窒化物半導体素子およびその製造方法
JP2000022205A (ja) * 1998-07-03 2000-01-21 Tdk Corp 半導体発光素子
JP2000178016A (ja) * 1998-12-11 2000-06-27 Matsushita Electric Ind Co Ltd グラファイトシートの製造方法及びグラファイトシートを用いた熱伝導体
JP2003059845A (ja) * 2001-08-20 2003-02-28 Osaka Gas Co Ltd 半導体素子および半導体成長方法
US6758263B2 (en) * 2001-12-13 2004-07-06 Advanced Energy Technology Inc. Heat dissipating component using high conducting inserts
US7187114B2 (en) * 2002-11-29 2007-03-06 Ngk Insulators, Ltd. Electron emitter comprising emitter section made of dielectric material
JP4554152B2 (ja) * 2002-12-19 2010-09-29 株式会社半導体エネルギー研究所 半導体チップの作製方法
JP4119439B2 (ja) * 2005-06-13 2008-07-16 株式会社エピクエスト 急速変調成長分子線エピタキシー装置とその運転方法
US7288332B2 (en) * 2005-10-06 2007-10-30 Los Almos National Security, Llc Conductive layer for biaxially oriented semiconductor film growth
JP2007109743A (ja) * 2005-10-11 2007-04-26 Kaneka Corp 発光ダイオード
JP2007323814A (ja) * 2006-05-30 2007-12-13 Dainippon Printing Co Ltd エリア発光型有機ｅｌ表示パネルおよび階調制御方法
JP2008021480A (ja) 2006-07-12 2008-01-31 Canon Inc 有機エレクトロルミネッセンス素子
US7420810B2 (en) * 2006-09-12 2008-09-02 Graftech International Holdings, Inc. Base heat spreader with fins
JP2009212243A (ja) 2008-03-03 2009-09-17 C I Kasei Co Ltd 線状発光素子

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160040525A (ko) * 2013-06-21 2016-04-14 노르웨이전 유니버시티 오브 사이언스 앤드 테크놀러지(엔티엔유) 흑연 기판 상의 iii-v족 또는 ii-vi족 화합물 반도체 막

Also Published As

Publication number Publication date
CN101952984B (zh) 2012-08-08
KR101164107B1 (ko) 2012-07-12
JP5386747B2 (ja) 2014-01-15
EP2246910A1 (en) 2010-11-03
WO2009104759A1 (ja) 2009-08-27
JP2009200207A (ja) 2009-09-03
US20100320450A1 (en) 2010-12-23
US8212335B2 (en) 2012-07-03
CN101952984A (zh) 2011-01-19
EP2246910A4 (en) 2014-03-19
EP2246910B1 (en) 2019-03-27

Similar Documents

Publication Publication Date Title
KR101164107B1 (ko) 반도체 기판, 반도체 소자, 발광 소자 및 전자 소자
JP3945782B2 (ja) 半導体発光素子及びその製造方法
WO2011136016A1 (ja) エピタキシャル膜形成方法、真空処理装置、半導体発光素子の製造方法、半導体発光素子、照明装置
KR20100048995A (ko) 질화 갈륨의 에피택셜 성장용 기판
JP2008285364A (ja) ＧａＮ基板、それを用いたエピタキシャル基板及び半導体発光素子
KR101025500B1 (ko) 질화 갈륨계 화합물 반도체 발광 소자 및 그 제조 방법
WO2009148075A1 (ja) Ｉｉｉ族窒化物半導体発光素子の製造方法、ｉｉｉ族窒化物半導体発光素子、およびランプ
KR101590496B1 (ko) 성막방법, 진공처리장치, 반도체 발광소자 제조방법, 반도체 발광소자, 및 조명장치
US7855386B2 (en) N-type group III nitride semiconductor layered structure
JP5545576B2 (ja) 半導体基板、半導体層の製造方法、半導体基板の製造方法、半導体素子、発光素子、表示パネル、電子素子、太陽電池素子及び電子機器
KR20090023094A (ko) ＺｎＯ계 화합물 반도체 층의 제조방법
JP2021075742A (ja) 窒化アルミニウムセラミック基板の表面改質方法
JP5115925B2 (ja) 結晶軸配向性とファセット（結晶面）を制御した微結晶構造窒化物半導体光・電子素子
JP5058642B2 (ja) 半導体基板の製造方法
JP6736005B2 (ja) 薄膜基板および半導体装置およびＧａＮテンプレート
JP2008243873A (ja) 半導体素子、半導体素子の製造方法、発光素子及び電子素子
JP2007129271A (ja) 半導体発光素子及びその製造方法
WO2007123262A1 (ja) Iii族窒化物半導体発光素子の製造方法
JP5192869B2 (ja) 半導体基板の製造方法
KR101154321B1 (ko) 발광다이오드 및 그 제조방법
JP2011091077A (ja) ＺｎＯ系化合物半導体素子
Ferguson et al. Expitaxial growth of Ga-N based LEDs on simple sacrificial substrates
JP2020061526A (ja) 半導体成長用基板、半導体素子、半導体発光素子および半導体素子製造方法
Agreement Solid State Lighting Program Final Report
Zhao et al. Effects of temperature and pressure on the structural and optical properties of ZnO films grown by pulsed laser deposition

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150529

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160530

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170526

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180528

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190523

Year of fee payment: 8