KR20100077750A - Ｃｏｇ 애플리케이션을 위한 인터페이스 시스템 - Google Patents

Ｃｏｇ 애플리케이션을 위한 인터페이스 시스템 Download PDF

Info

Publication number
KR20100077750A
KR20100077750A KR1020080135783A KR20080135783A KR20100077750A KR 20100077750 A KR20100077750 A KR 20100077750A KR 1020080135783 A KR1020080135783 A KR 1020080135783A KR 20080135783 A KR20080135783 A KR 20080135783A KR 20100077750 A KR20100077750 A KR 20100077750A
Authority
KR
South Korea
Prior art keywords
current
terminal
data
gate
resistor
Prior art date
Application number
KR1020080135783A
Other languages
English (en)
Other versions
KR101030957B1 (ko
Inventor
홍주표
최정환
김준호
Original Assignee
주식회사 실리콘웍스
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 실리콘웍스 filed Critical 주식회사 실리콘웍스
Priority to KR1020080135783A priority Critical patent/KR101030957B1/ko
Priority to TW098143680A priority patent/TWI416873B/zh
Priority to PCT/KR2009/007828 priority patent/WO2010077037A2/ko
Priority to US13/142,413 priority patent/US8400194B2/en
Priority to JP2011544368A priority patent/JP5632390B2/ja
Priority to CN200980153078.4A priority patent/CN102265518B/zh
Publication of KR20100077750A publication Critical patent/KR20100077750A/ko
Application granted granted Critical
Publication of KR101030957B1 publication Critical patent/KR101030957B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dc Digital Transmission (AREA)
  • Logic Circuits (AREA)

Abstract

본 발명은 전송라인을 통하여 반도체 칩 간에 전류의 형태로 데이터를 전송하는 전류 구동방식의 송신기와 수신기 및 이를 적용한 COG 애플리케이션을 위한 인터페이스 시스템에 관한 것으로서, 보다 상세하게는 전송하고자 하는 데이터의 논리상태를 나타내는 차동전류를 외부 전류 없이 정데이터전류와 부데이터전류의 차이에 의해 독립적으로 생성하여 전송함으로써 전류원의 설계 및 공정상 원인에 영향 받지 않고 전송라인쌍에 인가되는 전류의 크기를 일정하게 유지할 수 있는 독립 전류신호를 이용한 전류 구동방식의 송신기와, 전송라인을 통해 수신한 전류의 레벨차이를 단일 IV 컨버터에서 동시에 전압레벨로 변환하여 트루라인과 바라인의 오차를 감소시킬 수 있는 독립 전류신호를 이용한 전류 구동방식의 수신기, 및 이러한 송신기와 수신기를 이용하여 전송신호의 왜곡을 줄일 수 있게 한 COG 애플리케이션을 위한 인터페이스 시스템에 관한 것이다.
전류 구동방식, 전송라인, 데이터 전송, IV 컨버터, 송신기, 수신기

Description

ＣＯＧ 애플리케이션을 위한 인터페이스 시스템{INTERFACE SYSTEM FOR CHIP ON GLASS APPLICATION}
본 발명은 COG(Chip on Glass) 방식의 영상표시장치에서 전송라인 쌍을 통하여 반도체 칩 간에 차동전류의 형태로 데이터를 전송하는 전류 구동방식의 송신기와 수신기 및 이를 적용한 COG 애플리케이션을 위한 인터페이스 시스템에 관한 것으로서, 보다 상세하게는 전송하고자 하는 데이터를 나타내는 차동전류를 생성하기 위한 정데이터전류와 부데이터전류를 독립적으로 생성하여 전송할 수 있는 독립 전류신호를 이용한 전류 구동방식의 송신기와 수신기, 및 이러한 송신기와 수신기를 이용하여 전송신호의 왜곡을 줄일 수 있게 한 COG 애플리케이션을 위한 인터페이스 시스템에 관한 것이다.
종래의 전송라인을 통한 반도체 칩 간의 데이터 전송은 송신기에서 차동전압의 형태로 차동 전송라인쌍을 통해 데이터를 보내면, 수신기에서 전압형태의 데이터를 감지한 후 디스플레이하고자 하는 데이터로 변환하여 이용하는 형태로 이루어졌다.
그러나, 전압차를 이용하는 데이터 전송방법은 반도체 칩 간의 전송라인 길 이에 영향을 받기 쉬웠다. 특히 반도체 칩 간의 거리가 멀어지는 근래의 기술추세에 의할 때 전송라인이 큰 임피던스를 갖게 되어 전압차를 이용하는 데이터 전송방법은 적합하지 않으므로 근래에는 전류를 이용한 데이터 전송방법이 제안되었다.
즉, 차동전압을 이용하는 종래의 mLVDS(mini Low Voltage Differential Signaling) 방식은 데이터와 클럭신호가 인쇄회로기판을 통해 멀티 드롭(multi-drop)의 형태로 드라이버 IC에 전달되는 방식으로써, 이 경우 인쇄회로기판의 종단부에 설치되는 종단저항이 전압의 형태로 데이터와 클럭신호를 받아들이게 된다. 그러나 근래의 슬림화에 따른 COG 애플리케이션의 경우 타이밍 컨트롤러와 드라이버 IC 사이는 포인트 투 포인트(Point to Point) 방식으로 구성되며 패널의 유리 위에 직접 전송라인이 구현되기 때문에 타이밍 컨트롤러와 드라이버 IC 사이에는 매우 큰 임피던스 성분이 존재하게 되어 파형의 왜곡이 심하게 되는 문제점이 있으므로 근래에는 전류를 이용한 데이터 전송방법인 LCDS(Low Current Differential Signaling) 방법이 이용되고 있다.
이와 같이 전류를 이용하여 데이터를 전송하는 전류 구동방식은 송신기에서 전송라인을 통하여 전류 형태의 데이터를 전달하고, 수신기에서 이 전류에 의해 데이터를 복원하여 사용하는 형태로 이루어지며, 하나의 전송라인에 하나의 데이터 비트가 전송되는 단일 전류 구동방식과, 두 개의 전송라인에 서로 다른 크기를 갖는 전류를 전송하고 그 차이를 통해 데이터를 전송하는 차동 전류 구동방식으로 구분된다.
즉, 상기 차동 전류 구동방식은 송신기에서 서로 다른 크기를 갖는 전류를 이용하여 비트 데이터를 만들고, 이를 두 개의 전송라인을 통해 전송하게 되며, 수신기에서는 두 개의 전송라인의 전류차를 이용하여 데이터를 복원하게 된다. 이는 단일 전류 구동방식에 비해 잡음에 대한 전송신호의 왜곡은 작지만, 두 전송라인의 물리적 위치와 전송라인에 기생하는 R, L, C에 의해 전송라인간의 간섭이 발생하게 된다. 그로 인해 전송신호는 왜곡되고, 전송라인의 시정수가 커지게 되어 신호의 천이 시간이 증가하여 전송속도가 저하되는 문제점이 있었다.
그에 따라, 근래에는 등록특허 제10-0588752호에 개시된 바와 같이, 전송라인쌍중 트루라인(TX+)에 기저 논리상태를 표시하는 기저전류(Icc1)를 공급하기 위한 제1기저전류원과, 상기 전송라인쌍중 바라인(TX-)에 기저 논리상태를 표시하는 기저전류(Icc2)를 공급하기 위한 제2기저전류원, 상기 전송라인쌍 중 하나에 천이 논리상태를 표시하는 천이전류(Idc)를 생성하기 위한 천이전류원, 상기 전송라인쌍의 전위를 균등화시키기 위한 균등화 스위치, 전송하려는 데이터의 논리값에 따라 상기 천이전류를 상기 트루라인 또는 바라인에 공급하기 위한 천이 스위치, 및 전송하려는 데이터에 대응하여 상기 균등화 스위치와 천이 스위치의 절환을 제어하는 송신제어부를 포함하여 송신기를 구현하는 것이 제안되었다.
이러한 송신기는 하나의 천이전류원이 데이터 신호에 따라 2개의 기저 전류원인 제1기저전류원과 제2기저전류원 중 하나에 연결되어 두 전송라인쌍의 전류레벨 차이를 만들게 된다. 그러나, 이 경우 제1 및 제2기저전류원이 설계 및 공정상의 원인이나, 테스트 환경 등의 원인으로 서로 다른 전류의 값을 만들 수 있게 되는데, 그에 따라 데이터 신호에 의해 전송라인쌍에 인가되는 전류는 그 크기가 달 라지게 된다.
즉, 도 1에 도시된 바와 같이, 제1기저전류원에 의해 공급되는 제1기저전류(Icc1)는 Iref+α이고, 제2기저전류원에 의해 공급되는 제2기저전류(Icc2)는 Iref-α이며, 천이전류원에 의해 공급되는 천이전류는 I라고 할 때, 전송라인쌍 중 트루라인(TX+)으로 흐르는 전류는 천이전류와 제1기저전류의 합인 I+Iref+α 이고, 그와 동시에 바라인(TX-)으로 흐르는 전류는 Iref-α 이 된다. 그러나, 데이터가 천이되면 전송라인쌍 중 트루라인(TX+)으로 흐르는 전류는 Iref+α 이고, 그와 동시에 바라인(TX-)으로 흐르는 전류는 천이전류와 제2기저전류의 합인 I+Iref-α이 되므로, 데이터 값에 따라 천이할 때마다 전류값이 불안정해지는 문제점이 있었다.
또한, 전송라인쌍 중 트루라인(TX+)에 흐르는 데이터 신호 전류(Irx+)를 미러링하여 트루라인 미러링 전류(Irx+)를 생성하기 위한 트루라인 전류미러와, 바라인(TX-)에 흐르는 데이터 신호전류(Irx-)를 미러링하여 바라인 미러링 전류(Irx-)를 생성하기 위한 바라인 전류미러와, 상기 트루라인 미러링 전류에 대응하는 레벨을 갖는 트루라인 수신전압을 생성하기 위한 트루라인 IV 컨버터와, 상기 바라인 미러링 전류에 대응하는 레벨을 갖는 바라인 수신전압을 생성하기 위한 바라인 IV 컨버터, 및 상기 트루라인 수신전압과 바라인 수신전압의 레벨차를 증폭하기 위한 차동증폭부를 포함하는 수신기가 제안되었다.
그러나, 이러한 수신기는 트루라인과 바라인에 대해 각각의 IV 컨버터가 구비되어 있으므로 트루라인과 바라인의 오차가 각각 전압으로 변환되어 차동증폭부에 입력되므로 전송신호의 왜곡이 증가하게 되는 문제점이 있었다. 또한, 수신기에 서 요구되는 2개의 컨버터는 수신기의 크기를 증가시켜 레이아웃에서의 면적을 증가시키는 요인이 되는 문제점이 있었다.
본 발명이 해결하고자 하는 기술적 과제는, 전송하고자 하는 데이터의 논리상태를 나타내는 차동전류를 외부 전류 없이 정데이터전류와 부데이터전류의 차이에 의해 독립적으로 생성하여 전송함으로써, 전류원의 설계 및 공정상 원인에 영향 받지 않고 전송라인쌍에 인가되는 전류의 크기를 일정하게 유지할 수 있는 독립 전류신호를 이용한 전류 구동방식의 송신기와, 전송라인을 통해 수신한 전류의 레벨차이를 단일 IV 컨버터에서 동시에 전압레벨로 변환하여 트루라인과 바라인의 오차를 감소시킬 수 있는 독립 전류신호를 이용한 전류 구동방식의 수신기, 및 이러한 송신기와 수신기를 이용하여 전송신호의 왜곡을 줄일 수 있게 한 COG 애플리케이션을 위한 인터페이스 시스템을 제공함에 있다.
상기 기술적 과제를 이루기 위한 COG 애플리케이션을 위한 인터페이스 시스템은, 차동전류를 이루는 정데이터전류를 독립적으로 생성하여 공급하는 제1데이터전류원과, 부데이터전류를 독립적으로 생성하여 공급하는 제2데이터전류원과, 전송하려는 데이터의 논리상태에 따라 상기 정데이터전류를 트루라인과 바라인 간에 스위칭하며 공급하는 제1선택스위치와, 상기 부데이터전류를 상기 바라인과 트루라인 간에 스위칭하며 공급하는 제2선택스위치와, 상기 트루라인과 바라인 상호간에 연결되어 스위칭하며 전송라인의 전위를 균등하게 하는 균등화스위치와, 스위칭 작용을 제어하는 스위칭컨트롤러를 포함하는 송신기; 상기 제1 및 제2선택스위치가 스 위칭하면서 정데이터전류와 부데이터전류를 공급하는 트루라인과 바라인으로 이루어진 전송라인쌍; 및 상기 트루라인으로 수신한 트루라인 수신전류와 상기 바라인으로 수신한 바라인 수신전류의 레벨차이를 동시에 전압레벨로 변환하여 데이터를 복원하는 수신기를 포함하는 것을 특징으로 한다.
또한, 본 발명에 따른 COG 애플리케이션을 위한 인터페이스 시스템의 수신기는, 트루라인에 흐르는 전류를 수신하여 트루라인 수신전류를 생성하는 트루라인 전류 미러; 상기 바라인에 흐르는 전류를 수신하여 바라인 수신전류를 생성하는 바라인 전류 미러; 상기 트루라인 수신전류가 공급되는 노드에 일단이 연결된 제1저항, 상기 바라인 수신전류가 공급되는 노드에 일단이 연결된 제2저항, 상기 제1저항과 제2저항의 타단에 공통으로 연결된 전류원, 및 상기 전류원에 의해 트루라인 수신전류와 바라인 수신전류가 유출입되면서 수신전압의 레벨을 생성하는 전원전압이 구비된 단일 IV 컨버터; 및 상기 수신전압의 레벨의 차이를 입력받아 증폭하는 차동증폭부를 포함하여 구성되는 것을 특징으로 한다.
또한, 본 발명에 따른 COG 애플리케이션을 위한 인터페이스 시스템의 수신기는, 트루라인에 일단이 연결되어 트루라인 수신전류가 입력되는 제1저항과, 상기 바라인에 일단이 연결되어 바라인 수신전류가 입력되는 제2저항과, 일 단자가 상기 제1저항과 제2저항의 타단에 공통으로 연결되고 다른 일 단자가 접지전원에 연결된 전류원이 구비된 단일 IV 컨버터; 제1단자가 상기 전류원에 연결되고, 제2단자가 상기 제1저항의 일 단자와 공통노드를 이루며 차동증폭부의 비반전단자에 연결되고, 제3단자가 상기 제2저항의 일 단자와 공통노드를 이루며 차동증폭부의 반전단 자로 연결되는 공통전압 생성부; 및 상기 단일 IV 컨버터에서 변환된 전압레벨의 차이를 비반전단자와 반전단자로 입력받아 증폭하는 차동증폭부를 포함하여 구성되는 것을 특징으로 한다.
본 발명은 기준전류에 의해 생성되는 정데이터전류와 부데이터전류의 차이에 의해 전송하려는 데이터의 논리상태를 독립적으로 생성하여 전송함으로써 전송라인쌍에 인가되는 전류의 차이를 일정하게 유지하고, 전송라인쌍을 통해 수신한 전류레벨차이를 단일 IV 컨버터에서 동시에 전압레벨로 변환함으로써 트루라인과 바라인으로 전송되는 차동전류의 오차를 감소시킬 수 있는 장점이 있다.
또한, 본 발명은 송신기와 수신기의 레이아웃 면적을 줄일 수 있음과 아울러, 수신기의 차동증폭부 입력단에 공통전압을 생성하여 다양한 전압레벨을 생성함으로써 기존의 저전압 차동신호 방식이나 멀티 포인트 저전압 차동신호 방식의 설계정보를 용이하게 적용할 수 있는 장점이 있다.
이하에서는 본 발명의 구체적인 실시예를 도면을 참조하여 상세히 설명하도록 한다.
본 발명의 일 실시예에 따른 독립 전류신호를 이용한 전류 구동방식의 송신기는 도 2에 도시된 바와 같이, 정데이터전류를 생성하는 제1데이터전류원(100)과, 부데이터전류를 생성하는 제2데이터전류원(200)과, 전송하고자 하는 데이터의 천이여부에 따라 정데이터 전류와 부데이터 전류가 공급되는 전송라인을 선택하는 선택 스위치와, 데이터 전송 후 새로운 데이터의 전송 전에 전송라인쌍의 전위를 균등하게 하는 균등화스위치(400), 및 전송하고자 하는 데이터에 의해 상기 선택스위치와 균등화스위치의 스위칭 작용을 제어하는 스위칭컨트롤러를 포함하여 구성된다.
상기 제1데이터전류원(100)과 제2데이터전류원(200)은 트루라인(TX+)과 바라인(TX-)으로 이루어진 전송라인쌍을 통하여 수신기로 전송하는 차동전류를 독립적으로 생성하는 전류 미러(Current Mirror)로 구성되며, 이와 같이 전송하고자 하는 데이터의 변화에 따른 논리 상태를 독립적으로 생성하기 위하여 상기 제1데이터전류원(100)은 하나의 논리 상태를 나타내는 정데이터전류를 생성하고, 상기 제2데이터전류원(200)은 다른 하나의 논리 상태를 나타내는 부데이터전류를 생성하도록 구성된다.
상기 제1데이터전류원(100)은 기준 전류(Iref)를 공급하는 제1모스트랜지스터(MR)에 연결되어 전류 미러를 이루는 제2모스트랜지스터(MM)로 구성되며, 상기 제2모스트랜지스터(MM)는 일 단자가 전원전압(VDD)에 연결되고, 다른 일 단자가 제1선택스위치(310)에 연결되며, 게이트가 상기 제1모스트랜지스터(MR)의 게이트에 연결되어 구성된다.
이와 같이 구성된 상기 제1데이터전류원(100)은 상기 제1모스트랜지스터(MR)를 통해 미러링(mirroring)된 정데이터전류(I1)를 상기 제1선택스위치(310)의 스위칭작용에 의해 트루라인(TX+)이나 바라인(TX-)에 선택적으로 공급하게 된다.
상기 제2데이터전류원(200)은 기준 전류(Iref)를 공급하는 제1모스트랜지스터(MR)에 연결되어 전류 미러를 이루는 제3모스트랜지스터(MN)로 구성되며, 상기 제3모스트랜지스터(MN)는 일 단자가 상기 전원전압(VDD)에 연결되고, 다른 일 단자가 제2선택스위치(320)에 연결되며, 게이트가 상기 제1모스트랜지스터(MR)의 게이트에 연결되어 구성된다.
이와 같이 구성된 상기 제2데이터전류원(200)은 상기 제1모스트랜지스터(MR)를 통해 미러링(mirroring)된 부데이터전류(I2)를 상기 제2선택스위치(320)의 스위칭작용에 의해 바라인(TX-)이나 트루라인(TX+)에 선택적으로 공급하게 된다.
이때, 상기 제1데이터전류원(MM)(100)에서 공급되는 정데이터전류(I1)와 상기 제2데이터전류원(MN)(200)에서 공급되는 부데이터전류(I2)는 동일한 제1모스트랜지스터(MR)로부터 기준전류(Iref)를 공급받으므로, 상기 기준전류(Iref)에 일정하게 비례하는 크기로 생성되어 제1선택스위치(310)와 제2선택스위치(320)로 각각 공급된다. 즉, 상기 제1데이터전류원(MM)과 제2데이터전류원(MN)은 일정한 차동전류를 공급하여 데이터의 논리상태를 전송할 수 있도록 일정한 비율, 예를 들어 1:a 또는 1:b 등(a와 b는 자연수)으로 구성되는 것이 바람직하다.
상기 선택스위치는 상기 제1데이터전류원(MM)(100)에서 공급되는 전류를 트루라인(TX+)과 바라인(TX-)간에 스위칭하며 공급하는 제1선택스위치(310)와, 상기 제2데이터전류원(MN)(200)에서 공급되는 전류를 바라인(TX-)과 트루라인(TX+)간에 스위칭하며 공급하는 제2선택스위치(320)를 포함하여 구성된다.
상기 제1선택스위치(310)는 일 단자가 상기 제1데이터전류원(MM)에 공통으로 연결되고, 게이트에 정데이터신호(D+) 및 부데이터신호(D-)가 인가되며, 다른 일 단자가 바라인(TX-)과 트루라인(TX+)에 각각 연결되어 상기 정데이터신호(D+)와 부 데이터신호(D-)에 의해 스위칭하며 정데이터전류(I1)가 공급되는 전송라인을 선택하는 제1 및 제2트랜스미션 게이트(311, 312)로 구성되는 것이 바람직하다.
이때, 상기 제1트랜스미션 게이트(311)는 일 단자가 상기 제1데이터전류원(MM)의 다른 일 단자에 연결되고, 다른 일 단자가 바라인(TX-)에 연결되며, N모스트랜지스터의 게이트에 정데이터신호(D+)가 인가되고, P모스트랜지스터의 게이트에 부데이터신호(D-)가 인가되도록 구성된다.
또한, 상기 제2트랜스미션 게이트(312)는 일 단자가 상기 제1데이터전류원(MM)의 다른 일 단자에 연결되고, 다른 일 단자가 트루라인(TX+)에 연결되며, P모스트랜지스터의 게이트에 정데이터신호(D+)가 인가되고, N모스트랜지스터의 게이트에 부데이터신호(D-)가 인가되도록 구성된다.
그에 따라, 전송하고자 하는 데이터가 천이(transition)하여 정데이터신호(D+)가 논리 하이 상태이면 상기 제1트랜스미션 게이트(311)가 턴 온 되고 제2트랜스미션 게이트(312)는 턴 오프 되어 상기 제1데이터전류원(MM)에서 공급되는 정데이터전류(I1)가 바라인(TX-)으로 공급되고, 상기 정데이터신호(D+)가 논리 로우 상태이면 상기 제1트랜스미션 게이트(311)는 턴 오프 되고 제2트랜스미션 게이트(312)가 턴 온 되어 상기 제1데이터전류원(MM)에서 공급되는 정데이터전류(I1)가 트루라인(TX+)으로 공급된다.
그리고, 상기 제2선택스위치(320)는 일 단자가 상기 제2데이터전류원(MN)에 공통으로 연결되고, 게이트에 정,부데이터신호(D+, D-)가 인가되며, 다른 일 단자가 트루라인(TX+)과 바라인(TX-)에 각각 연결되어 상기 정,부데이터신호(D+,D-)에 의해 스위칭하며 부데이터전류(I2)가 공급되는 전송라인을 선택하는 제3 및 제4트랜스미션 게이트(321, 322)로 구성되는 것이 바람직하다.
이때, 상기 제3트랜스미션 게이트(321)는 일 단자가 상기 제2데이터전류원(MN)의 다른 일 단자에 연결되고, 다른 일 단자가 트루라인(TX+)에 연결되며, N모스트랜지스터의 게이트에 정데이터신호(D+)가 인가되고, P모스트랜지스터의 게이트에 부데이터신호(D-)가 인가되도록 구성된다.
또한, 상기 제4트랜스미션 게이트(322)는 일 단자가 상기 제2데이터전류원(MN)의 다른 일 단자에 연결되고, 다른 일 단자가 바라인(TX-)에 연결되며, P모스트랜지스터의 게이트에 정데이터신호(D+)가 인가되고, N모스트랜지스터의 게이트에 부데이터신호(D-)가 인가되도록 구성된다.
그에 따라, 전송하고자 하는 데이터가 천이(transition)하여 정데이터신호(D+)가 논리 하이 상태이면 상기 제3트랜스미션 게이트(321)가 턴 온 되고 제4트랜스미션 게이트(322)는 턴 오프 되어 상기 제2데이터전류원(MN)에서 공급되는 부데이터전류(I2)가 트루라인(TX+)으로 공급되며, 상기 정데이터신호(D+)가 논리 로우 상태이면 상기 제3트랜스미션 게이트(321)는 턴 오프 되고 제4트랜스미션 게이트(322)가 턴 온 되어 상기 제2데이터전류원(MN)에서 공급되는 부데이터전류(I2)가 바라인(TX-)으로 공급된다.
이와 같이 구성된 제1 및 제2선택스위치(310, 320)의 스위칭 작용에 의해 정데이터전류(I1)가 바라인(TX-)으로 공급될 경우에는 부데이터전류(I2)는 트루라인(TX+)으로 공급되어 차동전류를 송신기로 공급하며, 정데이터전류(I1)가 트루라 인(TX+)으로 공급될 경우에는 부데이터전류(I2)가 바라인(TX-)으로 공급되어 차동전류를 송신기로 공급하게 된다.
상기 균등화스위치(400)는 데이터 전송 후 새로운 천이가 발생할 때에 일정 시간동안 턴 온 되어 트루라인(TX+)과 바라인(TX-)의 준위를 균등화 시킨 후 턴 오프되어 정데이터전류(I1)와 부데이터전류(I2)를 공급하도록, 트루라인(TX+)과 바라인(TX-) 간에 양 단자가 연결되고, 게이트에 균등화 제어신호가 인가되는 제5트랜스미션 게이트로 구성된다.
또한, 상기 스위칭컨트롤러는 송신기에서 전송하고자 하는 데이터의 논리 상태와 천이여부에 따라 상기 정데이터신호(D+)와 부데이터신호(D-)를 생성하여 제1 내지 제4트랜스미션 게이트(311, 312, 321, 322)에 인가함으로써 상기 정데이터전류(I1)와 부데이터전류(I2)가 공급되는 전송라인을 선택하고, 전송하고자 하는 데이터의 천이여부에 따라 상기 균등화 제어신호를 생성하여 제5트랜스미션 게이트에 인가함으로써 상기 트루라인(TX+)과 바라인(TX-)의 전위를 균등화시켜 전송되는 전류값을 안정화시키도록 구성된다.
이와 같이 구성된 송신기에 의해 상기 제1선택스위치(310)의 스위칭작용에 의해 상기 제1데이터전류원(MM)이 트루라인(TX+)과 바라인(TX-)에 각각 독립적으로 공급되고, 상기 제2선택스위치(320)의 스위칭작용에 의해 상기 제2데이터전류원(MN)이 바라인(TX-)과 트루라인(TX+)에 각각 독립적으로 공급된다. 이때, 상기 전송라인쌍인 트루라인(TX+)과 바라인(TX-)을 통해 수신기로 전송되는 차동전류는 외부에서 인가되는 추가적인 전류에 의한 영향을 받지 않고 정데이터전류(I1)와 부 데이터전류(I2)의 차이에 의해 독립적으로 결정되므로, 도 3에 도시된 바와 같이 별도의 오프셋(offset) 없이 일정한 값으로 결정된다.
즉, 전류원의 설계 및 공정상의 원인이나 테스트 환경의 원인으로 인하여 일정한 오차가 발생하더라도 두 개의 전류원인 제1데이터전류원(MM)과 제2데이터전류원(MN)의 차이에 의해 발생되는 차동전류는 항상 일정하게 결정되므로, 상기 제1데이터전류원(MM)은 정데이터전류(I1)의 레벨에 의해 하나의 독립적 논리 상태를 나타내고, 상기 제2데이터전류원(MN)은 부데이터전류(I2)의 레벨에 의해 다른 하나의 독립적 논리 상태를 나타내는 것으로 볼 수 있으며, 송신기에서 전송하고자 하는 데이터는 이러한 독립적인 정데이터전류(I1)와 부데이터전류(I2)의 값의 차이에 의한 논리 상태로 표현할 수 있게 된다.
다음에는 본 발명에 따른 독립 전류신호를 이용한 전류 구동방식의 수신기를 설명한다.
먼저, 상기 독립 전류신호를 이용한 전류 구동방식의 수신기는 제1실시예를 나타내는 도 4에 도시된 바와 같이, 전송라인쌍 중 트루라인(TX+)에 흐르는 전류를 수신하는 트루라인 전류 미러(500)와, 바라인(TX-)에 흐르는 전류를 수신하는 바라인 전류 미러(600)와, 상기 트루라인 전류 미러(500)와 바라인 전류 미러(600)에서 수신한 전류에 대응하는 수신전압을 생성하는 단일 IV 컨버터(700)와, 상기 수신전압의 레벨을 증폭하는 차동증폭부(900)를 포함하여 구성된다.
상기 트루라인 전류 미러(500)는 트루라인(TX+)을 통해 상기 송신기에서 전송되는 정데이터전류(I1)나 부데이터전류(I2)를 수신하여 트루라인 수신전류(Irx+) 를 생성하는 것으로서, 일 단자와 게이트가 상기 트루라인(TX+)에 연결되고 다른 일 단자가 접지전원에 연결된 제1입력트랜지스터(MI1)와, 게이트가 상기 제1입력트랜지스터의 게이트에 연결되고 일 단자가 접지전원에 연결되며 다른 일 단자를 통해 미러링된 트루라인 수신전류(Irx+)를 출력하는 제1출력트랜지스터(MO1)를 포함하여 구성된다.
또한, 상기 바라인 전류 미러(600)는 바라인(TX-)을 통해 상기 송신기에서 전송되는 부데이터전류(I2)나 정데이터전류(I1)를 수신하여 바라인 수신전류(Irx-)를 생성하는 것으로서, 일 단자와 게이트가 상기 바라인(TX-)에 연결되고 다른 일 단자가 접지전원에 연결된 제2입력트랜지스터(MI2)와, 게이트가 상기 제2입력트랜지스터의 게이트에 연결되고 일 단자가 접지전원에 연결되며 다른 일 단자를 통해 미러링된 바라인 수신전류(Irx-)를 출력하는 제2출력트랜지스터(MO2)를 포함하여 구성된다.
이때, 상기 트루라인 전류 미러(500)와 바라인 전류 미러(600)는 후술하는 단일 IV 컨버터에서 최적의 성능을 구현하기 위해, 상기 제1 및 제2출력트랜지스터의 채널 폭이 상기 트루라인과 바라인에서 전송되는 전류를 각각 일정한 비율로 증가시킬 수 있도록 상기 제1 및 제2입력트랜지스터 채널 폭의 임의의 배수(예를 들어, 1 : n)만큼 크게 형성되어 일정한 배율로 미러링 가능하도록 구성되는 것이 바람직하다.
상기 단일 IV 컨버터(700)는 상기 트루라인 수신전류(Irx+)가 공급되는 노드에 일단이 연결된 제1저항(R1)과, 상기 바라인 수신전류(Irx-)가 공급되는 노드에 일단이 연결된 제2저항(R2)과, 상기 제1저항과 제2저항의 타단에 공통으로 연결되어 있는 전류원(Is)과, 상기 전류원에 의해 트루라인 수신전류(Irx+)와 바라인 수신전류(Irx-)가 동시에 유출입되면서 수신한 전류에 대응하는 트루라인 수신전압과 바라인 수신전압의 레벨을 생성하는 전원전압(VDD)을 포함하여 구성된다.
따라서, 상기 단일 IV 컨버터(700)는 상기 트루라인 전류 미러(500)와 바라인 전류 미러(600)에서 생성되는 전류 레벨의 차이를 동시에 전압 레벨로 변환하게 되며, 이와 같이 하나의 단일 IV 컨버터를 통해 전류 레벨을 전압 레벨로 변환함으로써 트루라인과 바라인 간의 오차를 줄일 수 있게 된다.
또한, 상기 트루라인 전류 미러(500)와 바라인 전류 미러(600)를 통해 상기 단일 IV 컨버터(700)에서 변환되어 차동증폭부(900)로 입력되는 트루라인 수신전압과 바라인 수신전압의 레벨을 일정한 크기로 만들어 상기 차동증폭부가 안정적으로 동작할 수 있게 하는 공통전압 생성부(800)가 더 포함되어 구성될 수도 있다. 그에 따라, 수신기에서 안정적인 동작점을 유지하게 되어 상기 차동증폭부의 성능을 최적화할 수 있게 된다. 이때, 상기 공통전압 생성부(800)는 제1단자가 상기 전류원에 연결되고, 제2단자가 상기 트루라인 전류 미러(500)와 제1저항(R1)의 연결노드에 연결되어 차동증폭부(900)의 비반전단자로 연결되고, 제3단자가 상기 바라인 전류 미러(600)와 제2저항(R2)의 연결노드에 연결되어 차동증폭부(900)의 반전단자로 연결된다.
이와 같이, 상기 공통전압 생성부(800)에서 다양한 값의 공통전압을 생성할 수 있게 되므로 고속데이터 전송을 위한 인터페이스의 표준인 기존의 저전압 차동 신호(LVDS : Low Voltage Differential Signal) 방식이나 미니 저전압 차동신호(m-LVDS : mini Low Voltage Differential Signal) 방식의 차동증폭부 설계정보를 그대로 사용할 수 있게 된다.
상기 차동증폭부(900)는 상기 단일 IV 컨버터에서 생성된 트루라인 수신전압과 바라인 수신전압을 비반전단자와 반전단자로 입력받아 양 전압의 차이를 일정한 레벨로 증폭하여 송신기에서 전송된 데이터를 복원하도록 구성된다.
다음으로, 상기 독립 전류신호를 이용한 전류 구동방식의 수신기는 제2실시예를 나타내는 도 5에 도시된 바와 같이, 전송라인쌍 중 트루라인(TX+)에 흐르는 전류와 바라인(TX-)에 흐르는 전류를 수신하여 양 전류의 레벨 차이를 동시에 전압레벨로 변환하는 단일 IV 컨버터(710)와, 상기 단일 IV 컨버터에서 변환된 전압레벨을 차동증폭부가 안정적으로 동작할 수 있는 전압레벨로 일정하게 만드는 공통전압 생성부(810)와, 상기 단일 IV 컨버터에서 변환되고 안정적인 동작전압으로 생성된 전압레벨을 비반전단자와 반전단자로 입력받아 양 전압의 차이를 증폭하여 데이터를 복원하는 차동증폭부(910)를 포함하여 구성된다.
즉, 상기 제2실시예에서는 별도의 전류 미러 없이 전송라인쌍으로부터 수신한 트루라인 수신전류(Irx+)와 바라인 수신전류(Irx-)를 단일 IV 컨버터(710)에서 직접 전압레벨로 변환한 후 차동증폭부(910)의 입력단자로 공급하도록 구성된다.
그에 따라, 상기 단일 IV 컨버터(710)는 전송라인쌍 중 트루라인(TX+)에 일단이 연결된 제3저항(R3)과, 바라인(TX-)에 일단이 연결된 제4저항(R4)과, 일 단자가 상기 제3저항과 제4저항의 타단에 공통으로 연결되고 다른 일 단자가 접지전원 에 연결되어 있는 전류원(Is)으로 구성된다. 이때, 상기 제3저항과 제4저항의 일 단자로 동시에 유입되는 상기 트루라인 수신전류(Irx+)와 바라인 수신전류(Irx-)에 의해 상기 전류원에서 그에 대응하는 전류가 유출입되면서 각 수신전류에 대응하는 트루라인 수신전압과 바라인 수신전압의 전압레벨을 생성하게 된다.
또한, 상기 공통전압 생성부(810)는 전송라인쌍에서 직접 수신한 미세한 수신전류에 의해 변환되는 수신전압의 레벨을 수신기가 안정적으로 동작할 수 있는 정도의 레벨로 일정하게 만들어주며, 제1단자가 상기 전류원에 연결되고, 제2단자가 상기 제3저항의 일 단자와 공통노드를 이루며 차동증폭부(910)의 비반전단자에 연결되고, 제3단자가 상기 제4저항의 일 단자와 공통노드를 이루며 차동증폭부(910)의 반전단자에 연결된다.
이와 같이, 상기 제2실시예는 안정적인 동작을 위해 수신전류를 일정한 비율로 미러링하는 별도의 전류미러를 이용하지 않으므로 전류사용량을 현저히 줄일 수 있게 되며, 수신기에서의 안정적인 동작은 수신전류를 변환한 후의 수신전압의 레벨을 상기 공통전압 생성부에서 일정하게 유지함으로써 구현할 수 있게 된다.
다음에는 본 발명에 따른 독립 전류신호를 이용한 전류 구동방식의 송신기와 수신기를 이용한 COG 애플리케이션을 위한 인터페이스 시스템을 설명한다.
상기 독립 전류신호를 이용한 전류 구동방식의 송신기와 수신기를 이용한 인터페이스 시스템은 도 6에 도시된 바와 같이, 정데이터전류와 부데이터전류가 스위칭하면서 트루라인(TX+)과 바라인(TX-)에 선택적으로 전송되어 전송하고자 하는 데이터의 논리 상태를 나타내는 차동전류를 생성하는 송신기와, 상기 트루라인과 바 라인으로 구성되어 상기 송신기에서 수신한 정데이터전류와 부데이터전류를 전송하는 전송라인, 및 상기 트루라인과 바라인으로 수신한 트루라인 수신전류와 바라인 수신전류의 레벨차이를 동시에 전압레벨로 변환하여 데이터를 복원하는 수신기를 포함하여 구성된다.
이때, 상기 송신기는 전송하고자 하는 데이터의 논리상태를 일정한 차이를 갖는 차동전류에 의해 생성하기 위해, 하나의 논리상태를 나타내는 정데이터전류(I1)를 공급하는 제1데이터전류원과, 다른 하나의 논리상태를 나타내는 부데이터전류(I2)를 공급하는 제2데이터전류원과, 전송하려는 데이터의 값에 따라 정데이터전류와 부데이터전류가 공급되는 전송라인을 트루라인(TX+)과 바라인(TX-)간에 스위칭하며 선택하는 선택스위치와, 전송라인쌍의 전위를 균등하게 하는 균등화스위치, 및 전송하려는 데이터의 값에 따라 스위칭 작용을 제어하는 스위칭컨트롤러를 포함하여 구성된다.
또한, 상기 수신기는 상기 트루라인(TX+)을 통해 수신한 트루라인 수신전류(Irx+)와 상기 바라인(TX-)을 통해 수신한 바라인 수신전류(Irx-)의 전류레벨 차이를 단일의 IV 컨버터에 의해 전압레벨 차이로 직접 변환하고 변환된 전압레벨의 차이를 입력받아 증폭하는 차동증폭부를 포함하여 구성될 수 있다.
즉, 상기 수신기는 도 6에 도시된 바와 같이, 상기 트루라인에 흐르는 전류를 수신하여 트루라인 수신전류(Irx+)를 생성하는 트루라인 전류 미러와, 바라인에 흐르는 전류를 수신하는 바라인 수신전류(Irx-)를 생성하는 바라인 전류 미러와, 상기 트루라인 수신전류와 바라인 수신전류의 전류레벨 차이를 전압레벨 차이로 직 접 변환하는 단일 IV 컨버터와, 차동증폭부가 안정적인 동작점을 유지할 수 있도록 컨버터에서 변환된 트루라인 수신전압과 바라인 수신전압의 레벨을 일정하게 하는 공통전압 생성부, 및 이와 같이 변환된 수신전압의 전압레벨을 입력받아 증폭하여 데이터를 복원하는 차동증폭부를 포함하여 구성될 수 있다.
또한, 상기 수신기는 도 7에 도시된 바와 같이, 상기 트루라인(TX+)에 흐르는 전류와 바라인(TX-)에 흐르는 전류를 수신하여 양 전류의 레벨 차이를 동시에 전압레벨로 변환하는 단일 IV 컨버터와, 상기 단일 IV 컨버터에서 변환된 전압레벨을 차동증폭부가 안정적으로 동작할 수 있는 전압레벨로 일정하게 만드는 공통전압 생성부, 및 단일 IV 컨버터에서 변환되고 안정적인 동작전압으로 생성된 전압레벨을 입력받아 증폭하여 데이터를 복원하는 차동증폭부를 포함하여 구성될 수 있다.
이때, 상기 송신기 및 수신기들의 상세한 설명은 독립 전류신호를 이용한 전류 구동방식의 송신기 및 수신기의 제1 내지 제2실시예에서 설명한 내용과 동일하므로 생략한다.
이상에서는 본 발명에 대한 기술사상을 첨부 도면과 함께 서술하였지만 이는 본 발명의 바람직한 실시예를 예시적으로 설명한 것이지 본 발명을 한정하는 것은 아니다. 또한 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 이라면 누구나 본 발명의 기술적 사상의 범주를 이탈하지 않는 범위 내에서 다양한 변형 및 모방이 가능함은 명백한 사실이다.
도 1은 종래의 차동전류 구동방식에서 전송라인쌍에 인가되는 차동전류 레벨의 예시도.
도 2는 본 발명에 따른 독립 전류신호를 이용한 전류 구동방식의 송신기 회로도.
도 3은 본 발명에 따라 독립 전류신호를 이용한 전류 구동방식에서 전송라인쌍에 인가되는 차동전류 레벨의 예시도.
도 4는 본 발명에 따라 단일 IV 컨버터가 구비된 독립 전류신호를 이용한 전류 구동방식의 수신기의 제1실시예를 나타내는 회로도.
도 5는 본 발명에 따라 단일 IV 컨버터가 구비된 독립 전류신호를 이용한 전류 구동방식의 수신기의 제2실시예를 나타내는 회로도.
도 6은 본 발명에 따른 수신기의 제1실시예를 이용한 전류 구동방식의 인터페이스 시스템 구성도.
도 7은 본 발명에 따른 수신기의 제2실시예를 이용한 전류 구동방식의 인터페이스 시스템 구성도.
<도면의 주요 부분에 대한 부호의 설명>
100 - 제1데이터전류원 200 - 제2데이터전류원
310 - 제1선택스위치 311 - 제1트랜스미션 게이트
312 - 제2트랜스미션 게이트 320 - 제2선택스위치
321 - 제3트랜스미션 게이트 322 - 제4트랜스미션 게이트
400 - 균등화스위치 500 - 트루라인 전류 미러
600 - 바라인 전류 미러 700 - 단일 IV 컨버터
800 - 공통전압 생성부 900 - 차동증폭부

Claims (15)

  1. 데이터의 논리상태를 트루라인과 바라인으로 이루어진 전송라인쌍을 통해 공급되는 차동전류에 의해 전송하는 전류 구동방식의 송신기에 있어서,
    상기 차동전류를 이루는 정데이터전류를 독립적으로 생성하여 공급하는 제1데이터전류원;
    상기 차동전류를 이루는 부데이터전류를 독립적으로 생성하여 공급하는 제2데이터전류원;
    전송하려는 데이터의 논리상태에 따라 상기 제1데이터전류원에서 생성되는 정데이터전류를 상기 트루라인과 바라인 간에 스위칭하며 공급하는 제1선택스위치와, 상기 제2데이터전류원에서 생성되는 부데이터전류를 상기 바라인과 트루라인 간에 스위칭하며 공급하는 제2선택스위치가 구비된 선택스위치;
    상기 트루라인과 바라인 상호간에 연결되어 스위칭하며 전위를 균등하게 하는 균등화스위치; 및
    전송하려는 데이터의 천이여부에 따른 상기 선택스위치와 균등화스위치의 스위칭 작용을 제어하는 스위칭컨트롤러를 포함하는 것을 특징으로 하는 독립 전류신호를 이용한 전류 구동방식의 송신기.
  2. 제1항에 있어서,
    상기 제1데이터전류원은,
    기준전류를 공급하는 제1모스트랜지스터에 연결되어 정데이터전류를 독립적으로 생성하는 전류 미러로서, 일 단자가 전원전압에 연결되고, 다른 일 단자가 제1선택스위치에 연결되며, 게이트가 상기 제1모스트랜지스터의 게이트에 연결된 제2모스트랜지스터로 구성되며;
    상기 제2데이터전류원은,
    상기 제1모스트랜지스터에 연결되어 부데이터전류를 독립적으로 생성하는 전류 미러로서, 일 단자가 전원전압에 연결되고, 다른 일 단자가 제2선택스위치에 연결되며, 게이트가 상기 제1모스트랜지스터의 게이트에 연결된 제3모스트랜지스터로 구성되는 것을 특징으로 하는 독립 전류신호를 이용한 전류 구동방식의 송신기.
  3. 제1항에 있어서,
    상기 제1선택스위치는 일 단자가 상기 제1데이터전류원에 공통으로 연결되고, 게이트에 정데이터신호와 부데이터신호가 인가되며, 다른 일 단자가 상기 바라인과 트루라인에 각각 연결되어 상기 정데이터전류가 공급되는 전송라인을 스위칭하면서 선택하는 제1 및 제2트랜스미션 게이트로 구성되며;
    상기 제2선택스위치는 일 단자가 상기 제2데이터전류원에 공통으로 연결되고, 게이트에 정데이터신호와 부데이터신호가 인가되며, 다른 일 단자가 상기 트루라인과 바라인에 각각 연결되어 상기 부데이터전류가 공급되는 전송라인을 스위칭하면서 선택하는 제3 및 제4트랜스미션 게이트로 구성되는 것을 특징으로 하는 독립 전류신호를 이용한 전류 구동방식의 송신기.
  4. 제3항에 있어서,
    상기 제1트랜스미션 게이트는 일 단자가 상기 제1데이터전류원에 연결되고, 다른 일 단자가 바라인에 연결되며, N모스트랜지스터의 게이트에 정데이터신호가 인가되고, P모스트랜지스터의 게이트에 부데이터신호가 인가되도록 구성되며;
    상기 제2트랜스미션 게이트는 일 단자가 상기 제1데이터전류원에 연결되고, 다른 일 단자가 트루라인에 연결되며, P모스트랜지스터의 게이트에 정데이터신호가 인가되고, N모스트랜지스터의 게이트에 부데이터신호가 인가되도록 구성되며;
    상기 제3트랜스미션 게이트는 일 단자가 상기 제2데이터전류원에 연결되고, 다른 일 단자가 트루라인에 연결되며, N모스트랜지스터의 게이트에 정데이터신호가 인가되고, P모스트랜지스터의 게이트에 부데이터신호가 인가되도록 구성되며;
    상기 제4트랜스미션 게이트는 일 단자가 상기 제2데이터전류원에 연결되고, 다른 일 단자가 바라인에 연결되며, P모스트랜지스터의 게이트에 정데이터신호가 인가되고, N모스트랜지스터의 게이트에 부데이터신호가 인가되도록 구성되는 것을 특징으로 하는 독립 전류신호를 이용한 전류 구동방식의 송신기.
  5. 트루라인과 바라인으로 이루어진 전송라인쌍으로 차동전류를 수신하여 데이터의 논리상태를 복원하는 전류 구동방식의 수신기에 있어서,
    상기 트루라인에 흐르는 전류를 수신하여 트루라인 수신전류를 생성하는 트루라인 전류 미러;
    상기 바라인에 흐르는 전류를 수신하여 바라인 수신전류를 생성하는 바라인 전류 미러;
    상기 트루라인 수신전류와 바라인 수신전류의 전류레벨 차이를 그에 대응하는 전압레벨로 동시에 변환하는 단일 IV 컨버터; 및
    상기 변환된 수신전압을 증폭하는 차동증폭부를 포함하며,
    상기 단일 IV 컨버터는,
    상기 트루라인 수신전류가 공급되는 노드에 일단이 연결된 제1저항, 상기 바라인 수신전류가 공급되는 노드에 일단이 연결된 제2저항, 상기 제1저항과 제2저항의 타단에 공통으로 연결되어 있는 전류원, 및 상기 전류원에 의해 트루라인 수신전류와 바라인 수신전류가 유출입되면서 수신전압의 레벨을 생성하는 전원전압을 포함하는 것을 특징으로 하는 독립 전류신호를 이용한 전류 구동방식의 수신기.
  6. 제5항에 있어서,
    상기 단일 IV 컨버터는,
    제1단자가 상기 전류원에 연결되고, 제2단자가 상기 트루라인 전류 미러와 제1저항의 연결노드에 연결되어 차동증폭부의 비반전단자로 연결되며, 제3단자가 상기 바라인 전류 미러와 제2저항의 연결노드에 연결되어 차동증폭부의 반전단자로 연결되는 공통전압 생성부를 더 포함하는 것을 특징으로 하는 독립 전류신호를 이용한 전류 구동방식의 수신기.
  7. 트루라인과 바라인으로 이루어진 전송라인쌍으로 차동전류를 수신하여 데이터의 논리상태를 복원하는 전류 구동방식의 수신기에 있어서,
    상기 트루라인에 일단이 연결되어 트루라인 수신전류가 입력되는 제3저항과, 상기 바라인에 일단이 연결되어 바라인 수신전류가 입력되는 제4저항과, 일 단자가 상기 제3저항과 제4저항의 타단에 공통으로 연결되고 다른 일 단자가 접지전원에 연결된 전류원이 구비된 단일 IV 컨버터; 및
    상기 단일 IV 컨버터에서 변환된 전압레벨의 차이를 비반전단자와 반전단자로 입력받아 증폭하는 차동증폭부를 포함하는 것을 특징으로 하는 독립 전류신호를 이용한 전류 구동방식의 수신기.
  8. 제7항에 있어서.
    상기 단일 IV 컨버터는,
    제1단자가 상기 전류원에 연결되고, 제2단자가 상기 제3저항의 일 단자와 공통노드를 이루며 차동증폭부의 비반전단자에 연결되고, 제3단자가 상기 제4저항의 일 단자와 공통노드를 이루며 차동증폭부의 반전단자로 연결되는 공통전압 생성부를 더 포함하는 것을 특징으로 하는 독립 전류신호를 이용한 전류 구동방식의 수신기.
  9. 데이터의 논리상태를 차동전류에 의해 전송하고, 이를 수신하여 데이터의 논리상태를 복원하는 COG 애플리케이션을 위한 인터페이스 시스템에 있어서,
    차동전류를 이루는 정데이터전류를 독립적으로 생성하여 공급하는 제1데이터전류원과, 부데이터전류를 독립적으로 생성하여 공급하는 제2데이터전류원과, 전송하려는 데이터의 논리상태에 따라 상기 정데이터전류를 트루라인과 바라인 간에 스위칭하며 공급하는 제1선택스위치와, 상기 부데이터전류를 상기 바라인과 트루라인 간에 스위칭하며 공급하는 제2선택스위치와, 상기 트루라인과 바라인 상호간에 연결되어 스위칭하며 전송라인의 전위를 균등하게 하는 균등화스위치와, 스위칭 작용을 제어하는 스위칭컨트롤러를 포함하는 송신기;
    상기 제1 및 제2선택스위치가 스위칭하면서 정데이터전류와 부데이터전류를 공급하는 트루라인과 바라인으로 이루어진 전송라인쌍; 및
    상기 트루라인으로 수신한 트루라인 수신전류와 상기 바라인으로 수신한 바라인 수신전류의 레벨차이를 동시에 전압레벨로 변환하여 데이터를 복원하는 수신기를 포함하는 COG 애플리케이션을 위한 인터페이스 시스템.
  10. 제9항에 있어서,
    상기 제1데이터전류원은 기준전류를 공급하는 제1모스트랜지스터에 연결되어 정데이터전류를 독립적으로 생성하는 전류 미러로서, 일 단자가 전원전압에 연결되고, 다른 일 단자가 제1선택스위치에 연결되며, 게이트가 상기 제1모스트랜지스터의 게이트에 연결된 제2모스트랜지스터로 구성되고;
    상기 제2데이터전류원은 상기 제1모스트랜지스터에 연결되어 부데이터전류를 독립적으로 생성하는 전류 미러로서, 일 단자가 전원전압에 연결되고, 다른 일 단 자가 제2선택스위치에 연결되며, 게이트가 상기 제1모스트랜지스터의 게이트에 연결된 제3모스트랜지스터로 구성되는 것을 특징으로 하는 COG 애플리케이션을 위한 인터페이스 시스템.
  11. 제9항에 있어서,
    상기 제1선택스위치는 일 단자가 상기 제1데이터전류원에 공통으로 연결되고, 게이트에 정데이터신호와 부데이터신호가 인가되며, 다른 일 단자가 상기 바라인과 트루라인에 각각 연결되어 상기 정데이터전류가 공급되는 전송라인을 스위칭하면서 선택하는 제1 및 제2트랜스미션 게이트로 구성되며,
    상기 제2선택스위치는 일 단자가 상기 제2데이터전류원에 공통으로 연결되고, 게이트에 정데이터신호와 부데이터신호가 인가되며, 다른 일 단자가 상기 트루라인과 바라인에 각각 연결되어 상기 부데이터전류가 공급되는 전송라인을 스위칭하면서 선택하는 제3 및 제4트랜스미션 게이트로 구성되는 것을 특징으로 하는 COG 애플리케이션을 위한 인터페이스 시스템.
  12. 제9항에 있어서,
    상기 수신기는,
    상기 트루라인에 흐르는 전류를 수신하여 트루라인 수신전류를 생성하는 트루라인 전류 미러;
    상기 바라인에 흐르는 전류를 수신하여 바라인 수신전류를 생성하는 바라인 전류 미러;
    상기 트루라인 수신전류가 공급되는 노드에 일단이 연결된 제1저항, 상기 바라인 수신전류가 공급되는 노드에 일단이 연결된 제2저항, 상기 제1저항과 제2저항의 타단에 공통으로 연결된 전류원, 및 상기 전류원에 의해 트루라인 수신전류와 바라인 수신전류가 유출입되면서 수신전압의 레벨을 생성하는 전원전압이 구비된 단일 IV 컨버터; 및
    상기 수신전압의 레벨의 차이를 입력받아 증폭하는 차동증폭부를 포함하여 구성되는 것을 특징으로 하는 COG 애플리케이션을 위한 인터페이스 시스템.
  13. 제12항에 있어서,
    상기 단일 IV 컨버터는,
    제1단자가 상기 전류원에 연결되고, 제2단자가 상기 트루라인 전류 미러와 제1저항의 연결노드에 연결되어 차동증폭부의 비반전단자로 연결되며, 제3단자가 상기 바라인 전류 미러와 제2저항의 연결노드에 연결되어 차동증폭부의 반전단자로 연결되는 공통전압 생성부를 더 포함하여 구성되는 것을 특징으로 하는 COG 애플리케이션을 위한 인터페이스 시스템.
  14. 제9항에 있어서,
    상기 수신기는,
    상기 트루라인에 일단이 연결되어 트루라인 수신전류가 입력되는 제1저항과, 상기 바라인에 일단이 연결되어 바라인 수신전류가 입력되는 제2저항과, 일 단자가 상기 제1저항과 제2저항의 타단에 공통으로 연결되고 다른 일 단자가 접지전원에 연결된 전류원이 구비된 단일 IV 컨버터; 및
    상기 단일 IV 컨버터에서 변환된 전압레벨의 차이를 비반전단자와 반전단자로 입력받아 증폭하는 차동증폭부를 포함하여 구성되는 것을 특징으로 하는 COG 애플리케이션을 위한 인터페이스 시스템.
  15. 제14항에 있어서,
    상기 단일 IV 컨버터는,
    제1단자가 상기 전류원에 연결되고, 제2단자가 상기 제1저항의 일 단자와 공통노드를 이루며 차동증폭부의 비반전단자에 연결되고, 제3단자가 상기 제2저항의 일 단자와 공통노드를 이루며 차동증폭부의 반전단자로 연결되는 공통전압 생성부를 더 포함하는 것을 특징으로 하는 COG 애플리케이션을 위한 인터페이스 시스템.
KR1020080135783A 2008-12-29 2008-12-29 차동전류 구동 방식의 인터페이스 시스템 KR101030957B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020080135783A KR101030957B1 (ko) 2008-12-29 2008-12-29 차동전류 구동 방식의 인터페이스 시스템
TW098143680A TWI416873B (zh) 2008-12-29 2009-12-18 用於玻璃基板晶片焊接技術應用之介面系統
PCT/KR2009/007828 WO2010077037A2 (ko) 2008-12-29 2009-12-28 Ｃｏｇ 애플리케이션을 위한 인터페이스 시스템
US13/142,413 US8400194B2 (en) 2008-12-29 2009-12-28 Interface system for a cog application
JP2011544368A JP5632390B2 (ja) 2008-12-29 2009-12-28 Ｃｏｇアプリケーションのためのインターフェースシステム
CN200980153078.4A CN102265518B (zh) 2008-12-29 2009-12-28 用于cog应用的接口系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080135783A KR101030957B1 (ko) 2008-12-29 2008-12-29 차동전류 구동 방식의 인터페이스 시스템

Publications (2)

Publication Number Publication Date
KR20100077750A true KR20100077750A (ko) 2010-07-08
KR101030957B1 KR101030957B1 (ko) 2011-04-28

Family

ID=42310359

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080135783A KR101030957B1 (ko) 2008-12-29 2008-12-29 차동전류 구동 방식의 인터페이스 시스템

Country Status (6)

Country Link
US (1) US8400194B2 (ko)
JP (1) JP5632390B2 (ko)
KR (1) KR101030957B1 (ko)
CN (1) CN102265518B (ko)
TW (1) TWI416873B (ko)
WO (1) WO2010077037A2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014069839A1 (ko) * 2012-10-29 2014-05-08 주식회사 엘지화학 차동 입력 방식 통신의 종단 저항 발생 장치 및 차동 입력 방식 통신 장치
KR101534185B1 (ko) * 2007-06-25 2015-07-09 시트로닉 게스. 퓨어 엘렉트로테크니쉐 아우스뤼스퉁 엠베하 앤드 컴퍼니 케이쥐 펄스폭 변조 신호 전송용 장치

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5838650B2 (ja) 2011-08-16 2016-01-06 株式会社ソシオネクスト 出力回路
JP2014039214A (ja) * 2012-08-20 2014-02-27 Lapis Semiconductor Co Ltd データ受信回路及び半導体装置
KR20210156982A (ko) * 2020-06-19 2021-12-28 주식회사 엘엑스세미콘 디스플레이 구동 장치

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5977796A (en) 1997-06-26 1999-11-02 Lucent Technologies, Inc. Low voltage differential swing interconnect buffer circuit
US6295323B1 (en) * 1998-12-28 2001-09-25 Agere Systems Guardian Corp. Method and system of data transmission using differential and common mode data signaling
JP3467441B2 (ja) * 1999-12-01 2003-11-17 Ｎｅｃエレクトロニクス株式会社 バッファ回路
DE10134874B4 (de) * 2001-07-18 2012-03-29 Lantiq Deutschland Gmbh Leitungstreiber
US20030085737A1 (en) * 2001-11-08 2003-05-08 Tinsley Steven J. Innovative high speed LVDS driver circuit
JP3916502B2 (ja) * 2002-04-26 2007-05-16 富士通株式会社 出力回路
US6593801B1 (en) 2002-06-07 2003-07-15 Pericom Semiconductor Corp. Power down mode signaled by differential transmitter's high-Z state detected by receiver sensing same voltage on differential lines
JP3730607B2 (ja) * 2002-08-29 2006-01-05 株式会社東芝 差動データドライバー回路
JP4170972B2 (ja) * 2003-11-21 2008-10-22 松下電器産業株式会社 差動出力回路
JP4026593B2 (ja) * 2003-12-25 2007-12-26 セイコーエプソン株式会社 受信装置
US7119600B2 (en) * 2004-04-20 2006-10-10 Taiwan Semiconductor Manufacturing Co., Ltd. Wide common mode high-speed differential receiver using thin and thick gate oxide MOSFETS in deep-submicron technology
RU2369977C2 (ru) * 2005-03-23 2009-10-10 Квэлкомм Инкорпорейтед Устройство сопряжения токового режима для высокоскоростной связи вне микросхем
KR100588752B1 (ko) * 2005-04-26 2006-06-12 매그나칩 반도체 유한회사 차동 전류 구동 방식의 전송 시스템
JP4578316B2 (ja) * 2005-05-02 2010-11-10 ザインエレクトロニクス株式会社 送信装置
US7362146B2 (en) * 2005-07-25 2008-04-22 Steven Mark Macaluso Large supply range differential line driver
JP4685813B2 (ja) * 2007-02-19 2011-05-18 富士通株式会社 レシーバ
US8228096B2 (en) * 2007-03-02 2012-07-24 Kawasaki Microelectronics, Inc. Circuit and method for current-mode output driver with pre-emphasis
KR100913528B1 (ko) * 2008-08-26 2009-08-21 주식회사 실리콘웍스 차동전류구동방식의 송신부, 차동전류구동방식의 수신부 및상기 송신부와 상기 수신부를 구비하는 차동전류구동방식의 인터페이스 시스템

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101534185B1 (ko) * 2007-06-25 2015-07-09 시트로닉 게스. 퓨어 엘렉트로테크니쉐 아우스뤼스퉁 엠베하 앤드 컴퍼니 케이쥐 펄스폭 변조 신호 전송용 장치
WO2014069839A1 (ko) * 2012-10-29 2014-05-08 주식회사 엘지화학 차동 입력 방식 통신의 종단 저항 발생 장치 및 차동 입력 방식 통신 장치
US8933723B2 (en) 2012-10-29 2015-01-13 Lg Chem, Ltd. Terminating resistance generation device for differential input mode communication and differential input mode communication device

Also Published As

Publication number Publication date
TWI416873B (zh) 2013-11-21
US8400194B2 (en) 2013-03-19
US20110267022A1 (en) 2011-11-03
WO2010077037A3 (ko) 2010-10-07
WO2010077037A2 (ko) 2010-07-08
CN102265518B (zh) 2014-08-06
TW201031115A (en) 2010-08-16
JP5632390B2 (ja) 2014-11-26
JP2012514413A (ja) 2012-06-21
CN102265518A (zh) 2011-11-30
KR101030957B1 (ko) 2011-04-28
WO2010077037A4 (ko) 2010-11-25

Similar Documents

Publication Publication Date Title
KR100588752B1 (ko) 차동 전류 구동 방식의 전송 시스템
US6836149B2 (en) Versatile RSDS-LVDS-miniLVDS-BLVDS differential signal interface circuit
KR100539267B1 (ko) 한쌍의 전송라인을 통해 전송되는 한쌍의 차동신호를안정적으로 종단시키는 구조를 갖는 메모리 시스템
CN109565278B (zh) 电压模式驱动器的阻抗和摆幅控制
KR101030957B1 (ko) 차동전류 구동 방식의 인터페이스 시스템
US7038502B2 (en) LVDS driver circuit and driver circuit
US7583752B2 (en) Transmitter for outputting differential signals of different voltage levels
KR101000289B1 (ko) 차동전압구동방식의 송신부 및 차동전류구동방식과 차동전압구동방식을 선택적으로 적용할 수 있는 송신부와 수신부 및 인터페이스 시스템
US6522174B2 (en) Differential cascode current mode driver
US7525357B2 (en) Circuit and method for adjusting a voltage drop
JPH09502588A (ja) 信号化装置
KR100818796B1 (ko) 데이터 수신기 및 데이터 수신 방법
US20110304356A1 (en) Transmitter and receiver of differential current driving mode, and interface system of differential current driving mode including the same
KR100863127B1 (ko) 차동 전류 구동 방식의 데이터 전송 시스템
CN107528756B (zh) 显示装置、信号传送器以及数据传输的方法
CN107766278B (zh) 一种兼容直流/交流耦合的高速串行接口接收机前端电路
JP2005229177A (ja) インピーダンス調整回路及びその調整方法
US20040047428A1 (en) Transmitter for outputting differential signals of different voltage levels
TW200814527A (en) Differential signalling circuit including passive common mode feedback circuit
TWI457893B (zh) Delivery device
CN118101866A (zh) 一种适用于hdmi的反向供电电路
KR20070093741A (ko) 비동기 리시버

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140408

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160308

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170308

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180319

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20190311

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20200309

Year of fee payment: 10