JP4170972B2 - 差動出力回路 - Google Patents
差動出力回路 Download PDFInfo
- Publication number
- JP4170972B2 JP4170972B2 JP2004296061A JP2004296061A JP4170972B2 JP 4170972 B2 JP4170972 B2 JP 4170972B2 JP 2004296061 A JP2004296061 A JP 2004296061A JP 2004296061 A JP2004296061 A JP 2004296061A JP 4170972 B2 JP4170972 B2 JP 4170972B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- source
- output circuit
- differential
- differential output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tone Control, Compression And Expansion, Limiting Amplitude (AREA)
- Logic Circuits (AREA)
- Dc Digital Transmission (AREA)
Description
図1は、本発明の参考のための第1の実施形態に係る差動出力回路の構成を示す。本実施形態に係る差動出力回路は、電源から受信回路(不図示)の終端抵抗100に一定の電流を供給する電流源11、終端抵抗100から接地に対して一定の電流を引き込む電流源12、電流源11および12の間に設けられた出力極性切替回路13、抵抗14、および電圧源15を備えている。抵抗14の一端は、電流源11と出力極性切替回路13との接続点に接続され、他端は、電圧源15に接続されている。電圧源15は、所定の電圧、たとえば、電源電圧(VDD)のおよそ半分(VDD/2)を供給する。
図2は、本発明の第2の実施形態に係る差動出力回路の構成を示す。本実施形態に係る差動出力回路は、電源から受信回路(不図示)の終端抵抗100に一定の電流を供給する電流源11、終端抵抗100から接地に対して一定の電流を引き込む電流源12、電流源11および12の間に設けられた出力極性切替回路13、および抵抗14を備えている。電流源11の電流値は、電流源12の電流値IよりもΔIだけ大きく設定されている。たとえば、電流源12と同じ電流値の電流源に電流値ΔIの電流源を並列接続するなどして電流源11を構成するとよい。抵抗14の一端は、電流源11と出力極性切替回路13との接続点に接続され、他端は、電流源12が接続された電圧源である接地ノードに接続されている。
図4は、本発明の参考のための第3の実施形態に係る差動出力回路の構成を示す。本実施形態に係る差動出力回路は、電源から受信回路(不図示)の終端抵抗100に一定の電流を供給する電流源11、終端抵抗100から接地に対して一定の電流を引き込む電流源12、電流源11および12の間に設けられた出力極性切替回路13、抵抗14aおよび14b、および電圧源15を備えている。抵抗14aの一端は、差動電流の出力端16aに接続され、他端は、電圧源15に接続されている。また、抵抗14bの一端は、差動電流の出力端16bに接続され、他端は、電圧源15に接続されている。電圧源15は、所定の電圧、たとえば、電源電圧(VDD)のおよそ半分(VDD/2)を供給する。
図5は、本発明の第4の実施形態に係る差動出力回路の構成を示す。本実施形態に係る差動出力回路は、電源から受信回路(不図示)の終端抵抗100に一定の電流を供給する電流源11、終端抵抗100から接地に対して一定の電流を引き込む電流源12、電流源11および12の間に設けられた出力極性切替回路13、および抵抗14aおよび14bを備えている。電流源11の電流値は、電流源12の電流値IよりもΔIだけ大きく設定されている。たとえば、電流源12と同じ電流値の電流源に電流値ΔIの電流源を並列接続するなどして電流源11を構成するとよい。抵抗14aの一端は、差動電流の出力端16aに接続され、他端は、電流源12が接続された電圧源である接地ノードに接続されている。また、抵抗14bの一端は、差動電流の出力端16bに接続され、他端は、電流源12が接続された電圧源である接地ノードに接続されている。
図7は、本発明の第5の実施形態に係る差動出力回路の構成を示す。本実施形態に係る差動出力回路は、電源から受信回路(不図示)の終端抵抗100に一定の電流を供給する電流源11、終端抵抗100から接地に対して一定の電流を引き込む電流源12、電流源11および12の間に設けられた出力極性切替回路13、および抵抗14aおよび14bを備えている。電流源11は、並列接続された電流源11aおよび11bからなる。電流源11aの電流値は、電流源12の電流値と等しくIである。また、電流源11bの電流値はΔIである。なお、電流源11a、11bおよび12は、いずれも電流値を変更可能な可変電流源である。抵抗14aの一端は、差動電流の出力端16aに接続され、他端は、電流源12が接続された電圧源である接地ノードに接続されている。また、抵抗14bの一端は、差動電流の出力端16bに接続され、他端は、電流源12が接続された電圧源である接地ノードに接続されている。
12 電流源(第2の電流源)
13 出力極性切替回路
14、14a、14b 抵抗
15 電圧源
16a、16b 出力端
Claims (6)
- 差動電流によってデータ送信を行う差動出力回路であって、
外部に電流を出力する第1の電流源と、
外部から電流を引き込む第2の電流源と、
前記第1および第2の電流源によって生成される前記差動電流の極性を切り替える出力極性切替回路と、
所定の電圧を供給する電圧源と、
前記第1および第2の電流源間の所定のノードと前記電圧源との間に接続された抵抗とを備え、
前記第1および第2の電流源のいずれか一方の電流値は、他の電流源の電流値よりも大きく設定されており、
前記電圧源は、前記他の電流源が接続された電圧源である
ことを特徴とする差動出力回路。 - 請求項1に記載の差動出力回路において、
前記第1の電流源の電流値は、前記第2の電流源の電流値よりも大きく設定されており、
前記電圧源は、接地ノードである
ことを特徴とする差動出力回路。 - 請求項1に記載の差動出力回路において、
前記第2の電流源の電流値は、前記第1の電流源の電流値よりも大きく設定されており、
前記電圧源は、電源ノードである
ことを特徴とする差動出力回路。 - 請求項1に記載の差動出力回路において、
前記第1および第2の電流源は、いずれも可変電流源である
ことを特徴とする差動出力回路。 - 請求項1に記載の差動出力回路において、
前記所定のノードは、前記第1および第2の電流源のいずれか一方と前記出力極性切替回路との接続点である
ことを特徴とする差動出力回路。 - 請求項1に記載の差動出力回路において、
前記所定のノードは、前記差動電流の出力端である
ことを特徴とする差動出力回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004296061A JP4170972B2 (ja) | 2003-11-21 | 2004-10-08 | 差動出力回路 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003392214 | 2003-11-21 | ||
JP2004296061A JP4170972B2 (ja) | 2003-11-21 | 2004-10-08 | 差動出力回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005176310A JP2005176310A (ja) | 2005-06-30 |
JP4170972B2 true JP4170972B2 (ja) | 2008-10-22 |
Family
ID=34742029
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004296061A Expired - Fee Related JP4170972B2 (ja) | 2003-11-21 | 2004-10-08 | 差動出力回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4170972B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4983284B2 (ja) * | 2007-02-13 | 2012-07-25 | 富士通株式会社 | 差動ドライバ回路 |
KR101030957B1 (ko) * | 2008-12-29 | 2011-04-28 | 주식회사 실리콘웍스 | 차동전류 구동 방식의 인터페이스 시스템 |
JP6343132B2 (ja) * | 2013-08-30 | 2018-06-13 | 株式会社デンソーテン | 電流制御回路、及び、電子制御装置 |
JP6470156B2 (ja) * | 2015-09-24 | 2019-02-13 | 株式会社Soken | 通信ノード |
-
2004
- 2004-10-08 JP JP2004296061A patent/JP4170972B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2005176310A (ja) | 2005-06-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100885141B1 (ko) | 출력 회로를 구비하는 반도체 집적 회로 | |
EP1318601A2 (en) | Voltage mode differential driver and method | |
US7129756B2 (en) | Semiconductor integrated circuit | |
JP5037420B2 (ja) | スタック型差動信号送信回路 | |
CN100530990C (zh) | 半双工通信系统和低压差分信令收发器 | |
JP2005217999A (ja) | デジタルデータ伝送回路 | |
JP4923442B2 (ja) | 差動信号伝送回路および差動信号伝送装置 | |
JP2002314398A (ja) | 半導体集積回路 | |
US7583752B2 (en) | Transmitter for outputting differential signals of different voltage levels | |
JPH10285224A (ja) | 信号伝送方法及びこれに用いる駆動回路、バイアス発生回路 | |
JP2009010640A (ja) | 信号変換回路及びレール・ツー・レール回路 | |
KR20050071601A (ko) | 차동 회로 및 이를 구비한 수신 장치 | |
US20010048327A1 (en) | Variable drive current driver circuit | |
US8427204B2 (en) | Mixed-mode input buffer | |
JP4170972B2 (ja) | 差動出力回路 | |
WO1999039437A1 (en) | Output buffer for driving a symmetrical transmission line | |
US20090091357A1 (en) | Low voltage differential signalling driver | |
US20070026747A1 (en) | Amplifier circuit and method for amplifying a signal to be amplified | |
US9559697B2 (en) | Transmitter circuit and semiconductor integrated circuit | |
JP2009071778A (ja) | Lvdsドライバ回路 | |
JP2007325156A (ja) | 受信装置および送受信システム | |
KR100535249B1 (ko) | 레벨 쉬프터를 이용한 고속 동작 저전압 차동 신호 방식입력 버퍼 | |
US20050110530A1 (en) | Differential output circuit | |
KR100695064B1 (ko) | 수동 공통 모드 피드백 회로를 가지는 차동 신호 회로 | |
JP6455443B2 (ja) | 信号電位変換回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060523 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080414 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080422 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080620 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080715 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080807 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110815 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |