JP4170972B2

JP4170972B2 - 差動出力回路

Info

Publication number: JP4170972B2
Application number: JP2004296061A
Authority: JP
Inventors: 昌洋青池; 高宏朴井; 美模宮田
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2003-11-21
Filing date: 2004-10-08
Publication date: 2008-10-22
Anticipated expiration: 2024-10-08
Also published as: JP2005176310A

Description

本発明は、半導体デバイスのインタフェースに関し、特に、電流駆動型インタフェースの技術に関する。

電流駆動型インタフェースとして小振幅差動インタフェース(Low Voltage Differential Signaling、以下ＬＶＤＳと示す)が広く普及している。ＬＶＤＳは、送信側から出力された差動電流によって受信側の終端抵抗に生じる小振幅の電圧の極性によって信号の伝達を行う。ＬＶＤＳは、差動信号を用いるため、コモンモードノイズに対する耐性が高いという特徴を有する。しかし、差動信号の振幅の中心となるＤＣオフセット電圧が、電源および接地の電圧に対して適切な電圧でないと、コモンモードノイズのキャンセルが適切に行えなくなる。したがって、ＬＶＤＳでは、ＤＣオフセット電圧が一定の範囲に収まるように制御する必要がある。

ＬＶＤＳの送信側である差動出力回路は、一般に、電源から受信側の終端抵抗に定電流を供給する電流源と、この終端抵抗から接地に対して定電流を引き込む電流源と、スイッチ素子を有する出力極性切替回路とを備え、出力極性切替回路によって差動電流の向きを変えることによって信号の伝達を行う。この差動出力回路の出力オフセット電圧は、電流を供給する電流源の電流値と電流を引き込む電流源の電流値とが等しくなるような電圧で固定される。この電圧は双方の電流源の特性に依存し、特性の変化によって出力オフセット電圧は変動する。したがって、製造段階での素子の特性変動を抑制するために何らかの対策が必要となる。

この課題を解決するために、従来、定電流回路部を設けて出力オフセット電圧を一定に保つといった手段（たとえば、特許文献１参照）や、フィードバック回路によって差動出力回路における電流源のバイアス調整するといった手段が講じられている（たとえば、特許文献２参照）また、レプリカ回路によって差動出力回路における電流源のバイアス調整するといった手段も講じられている（たとえば、特許文献３および４参照）。
特開２００２−８４１８１号公報米国特許第６７２０８０５号明細書米国特許第６３８０７９７号明細書米国特許第６１１１４３１号明細書

フィードバック回路を差動出力回路に組み込む場合、制御系が発振しないように注意深く設計する必要があり、設計の複雑度が増す。また、定電流回路部やフィードバック回路やレプリカ回路を差動出力回路に設けると、回路規模が大きくなるばかりではなく消費電力も大きくなってしまう。

ＬＶＤＳによるデータ伝送の距離が比較的長い場合には、出力オフセット電圧の変動は特に大きくなる。このような場合における出力オフセット電圧を、規格で規定されたレベルの範囲内に収めるためには、上記の欠点にもかかわらず、上述した従来の手段が必要であろう。しかし、データ伝送の距離が比較的短い場合、たとえば、一の基板上でＬＶＤＳを実装するような場合を考えると、出力オフセット電圧の変動を抑制するために、定電流回路部やフィードバック回路やレプリカ回路などを用いることは必ずしも必要ではない。この場合、むしろ、上記の欠点の方が顕著となる。したがって、ＬＶＤＳによるデータ伝送の距離が比較的短い場合には、できる限り小規模な構成の回路によって出力オフセット電圧を制御することが望ましい。

上記問題に鑑み、本発明は、小規模かつ容易に設計できる回路構成によって、差動出力回路の出力オフセット電圧を補正することを課題とする。

上記課題を解決するために本発明が講じた手段は、差動電流によってデータ送信を行う差動出力回路として、外部に電流を出力する第１の電流源と、外部から電流を引き込む第２の電流源と、第１および第２の電流源によって生成される差動電流の極性を切り替える出力極性切替回路と、所定の電圧を供給する電圧源と、第１および第２の電流源間の所定のノードと電圧源との間に接続された抵抗とを備えたものとする。さらに、第１および第２の電流源のいずれか一方の電流値は、他の電流源の電流値よりも大きく設定されており、電圧源は、他の電流源が接続された電圧源であるとする。

これによると、第１の電流源と第２の電流源との誤差電流が、抵抗を通じて、この抵抗に接続された電圧源に吸収される。これにより、出力オフセット電圧の変動が抑制される。すなわち出力オフセット電圧が補正される。

より好ましくは、第１の電流源の電流値は、第２の電流源の電流値よりも大きく設定されており、電圧源は接地ノードであるとする。

また、より好ましくは、第２の電流源の電流値は、第１の電流源の電流値よりも大きく設定されており、電圧源は、電源ノードであるとする。

また、上記の差動出力回路において、第１および第２の電流源はいずれも可変電流源であることが好ましい。

また、具体的には、上記の所定のノードは、第１および第２の電流源のいずれか一方と出力極性切替回路との接続点である。

また、具体的には、上記の所定のノードは、差動電流の出力端である。

以上のように、本発明によると、出力オフセット電圧の補正が可能な作動出力回路が比較的小規模かつ簡単な回路構成で実現される。したがって、本発明に係る差動出力回路を、たとえば、ＬＳＩ間のインタフェース部分に用いることによって、インタフェース回路の面積占有率が低下し、ＬＳＩのコストが削減される。

以下、本発明を実施するための最良の形態について、図面を参照しながら説明する。

（第１の実施形態）
図１は、本発明の参考のための第１の実施形態に係る差動出力回路の構成を示す。本実施形態に係る差動出力回路は、電源から受信回路（不図示）の終端抵抗１００に一定の電流を供給する電流源１１、終端抵抗１００から接地に対して一定の電流を引き込む電流源１２、電流源１１および１２の間に設けられた出力極性切替回路１３、抵抗１４、および電圧源１５を備えている。抵抗１４の一端は、電流源１１と出力極性切替回路１３との接続点に接続され、他端は、電圧源１５に接続されている。電圧源１５は、所定の電圧、たとえば、電源電圧（ＶＤＤ）のおよそ半分（ＶＤＤ／２）を供給する。

本実施形態に係る差動出力回路において、差動電流は、電流源１１および１２によって生成される。出力極性切替回路１３は、与えられた送信データ（不図示）に応じて、差動電流の極性を切り替える。これにより、終端抵抗１００に流れる電流の向きが切り替わる。受信回路は、終端抵抗１００に生じた電圧の極性に基づいて受信データを得る。

電流源１１の電流値Ｉｐおよび電流源１２の電流値Ｉｎは等しいことが理想であるが、実際には、製造ばらつきなどに起因して若干の誤差（Ｉｐ−Ｉｎ）がある。そして、この誤差が差動出力回路の出力オフセット電圧の変動の原因となることはすでに説明したとおりである。本実施形態に係る差動出力回路では、電流値Ｉｎよりも電流値Ｉｐの方が大きいとき、電圧源１５に電流値（Ｉｐ−Ｉｎ）の誤差電流が流れ出る。一方、電流値Ｉｎよりも電流値Ｉｐの方が小さいとき、電圧源１５から電流値（Ｉｎ−Ｉｐ）の誤差電流が流れ込む。すなわち、誤差電流が抵抗１４を通じて電圧源１５に吸収されることによって、出力オフセット電圧の変動が抑制される。

なお、電流源１１と出力極性切替回路１３との接続点に代えて電流源１２と出力極性切替回路１３との接続点に抵抗１４を接続するようにしてもよい。

（第２の実施形態）
図２は、本発明の第２の実施形態に係る差動出力回路の構成を示す。本実施形態に係る差動出力回路は、電源から受信回路（不図示）の終端抵抗１００に一定の電流を供給する電流源１１、終端抵抗１００から接地に対して一定の電流を引き込む電流源１２、電流源１１および１２の間に設けられた出力極性切替回路１３、および抵抗１４を備えている。電流源１１の電流値は、電流源１２の電流値ＩよりもΔＩだけ大きく設定されている。たとえば、電流源１２と同じ電流値の電流源に電流値ΔＩの電流源を並列接続するなどして電流源１１を構成するとよい。抵抗１４の一端は、電流源１１と出力極性切替回路１３との接続点に接続され、他端は、電流源１２が接続された電圧源である接地ノードに接続されている。

本実施形態に係る差動出力回路において、電流源１１と電流源１２との差分電流（電流値ΔＩ）は、抵抗１４を通じて接地ノードに流れ出る。このとき、抵抗１４の両端にはΔＩＲで表される電位差が生じる。したがって、抵抗１４が接続された、電流源１１と出力極性切替回路１３との接続点の電圧は、接地電位よりもΔＩＲだけ高くなる。すなわち、出力オフセット電圧が接地電位に対して一定に保たれる。

また、図３に示したように、接地ノードに代えて、電流源１１が接続された電圧源である電源ノードに抵抗１４を接続するようにしてもよい。この場合、電流源１２の電流値を、電流源１１の電流値ＩよりもΔＩだけ大きく設定する。図３に示した差動出力回路において、電流源１１と電流源１２との差分電流（電流値ΔＩ）は、抵抗１４を通じて電源ノードから流れ込む。このとき、抵抗１４の両端にはΔＩＲで表される電位差が生じる。したがって、抵抗１４が接続された、電流源１１と出力極性切替回路１３との接続点の電圧は、電源電位よりもΔＩＲだけ低くなり、出力オフセット電圧が電源電位に対して一定に保たれる。

なお、図２および図３に示した差動出力回路について、電流源１１と出力極性切替回路１３との接続点に代えて電流源１２と出力極性切替回路１３との接続点に抵抗１４を接続するようにしてもよい。

（第３の実施形態）
図４は、本発明の参考のための第３の実施形態に係る差動出力回路の構成を示す。本実施形態に係る差動出力回路は、電源から受信回路（不図示）の終端抵抗１００に一定の電流を供給する電流源１１、終端抵抗１００から接地に対して一定の電流を引き込む電流源１２、電流源１１および１２の間に設けられた出力極性切替回路１３、抵抗１４ａおよび１４ｂ、および電圧源１５を備えている。抵抗１４ａの一端は、差動電流の出力端１６ａに接続され、他端は、電圧源１５に接続されている。また、抵抗１４ｂの一端は、差動電流の出力端１６ｂに接続され、他端は、電圧源１５に接続されている。電圧源１５は、所定の電圧、たとえば、電源電圧（ＶＤＤ）のおよそ半分（ＶＤＤ／２）を供給する。

本実施形態に係る差動出力回路では、電流値Ｉｎよりも電流値Ｉｐの方が大きいとき、電圧源１５に電流値（Ｉｐ−Ｉｎ）の誤差電流が流れ出る。一方、電流値Ｉｎよりも電流値Ｉｐの方が小さいとき、電圧源１５から電流値（Ｉｎ−Ｉｐ）の誤差電流が流れ込む。すなわち、電流源１１および１２の誤差電流が抵抗１４ａおよび１４ｂを通じて電圧源１５に吸収されることによって、出力オフセット電圧の変動が抑制される。

（第４の実施形態）
図５は、本発明の第４の実施形態に係る差動出力回路の構成を示す。本実施形態に係る差動出力回路は、電源から受信回路（不図示）の終端抵抗１００に一定の電流を供給する電流源１１、終端抵抗１００から接地に対して一定の電流を引き込む電流源１２、電流源１１および１２の間に設けられた出力極性切替回路１３、および抵抗１４ａおよび１４ｂを備えている。電流源１１の電流値は、電流源１２の電流値ＩよりもΔＩだけ大きく設定されている。たとえば、電流源１２と同じ電流値の電流源に電流値ΔＩの電流源を並列接続するなどして電流源１１を構成するとよい。抵抗１４ａの一端は、差動電流の出力端１６ａに接続され、他端は、電流源１２が接続された電圧源である接地ノードに接続されている。また、抵抗１４ｂの一端は、差動電流の出力端１６ｂに接続され、他端は、電流源１２が接続された電圧源である接地ノードに接続されている。

本実施形態に係る差動出力回路において、電流源１１と電流源１２との差分電流（電流値ΔＩ）は、抵抗１４ａおよび１４ｂを通じて接地ノードに流れ出る。これにより、抵抗１４ａおよび１４ｂに、電流源１１と電流源１２との差分電流の大きさによって決まる所定の電圧が生じ、出力オフセット電圧が接地電位に対して一定に保たれる。

なお、図６に示したように、接地ノードに代えて、電流源１１が接続された電圧源である電源ノードに抵抗１４ａおよび１４ｂを接続するようにしてもよい。この場合、電流源１２の電流値を、電流源１１の電流値ＩよりもΔＩだけ大きく設定する。図６に示した差動出力回路において、電流源１１と電流源１２との差分電流（電流値ΔＩ）は、抵抗１４ａおよび１４ｂを通じて電源ノードから流れ込む。これにより、抵抗１４ａおよび１４ｂに、電流源１１と電流源１２との差分電流の大きさによって決まる所定の電圧が生じ、出力オフセット電圧が電源電位に対して一定に保たれる。

（第５の実施形態）
図７は、本発明の第５の実施形態に係る差動出力回路の構成を示す。本実施形態に係る差動出力回路は、電源から受信回路（不図示）の終端抵抗１００に一定の電流を供給する電流源１１、終端抵抗１００から接地に対して一定の電流を引き込む電流源１２、電流源１１および１２の間に設けられた出力極性切替回路１３、および抵抗１４ａおよび１４ｂを備えている。電流源１１は、並列接続された電流源１１ａおよび１１ｂからなる。電流源１１ａの電流値は、電流源１２の電流値と等しくＩである。また、電流源１１ｂの電流値はΔＩである。なお、電流源１１ａ、１１ｂおよび１２は、いずれも電流値を変更可能な可変電流源である。抵抗１４ａの一端は、差動電流の出力端１６ａに接続され、他端は、電流源１２が接続された電圧源である接地ノードに接続されている。また、抵抗１４ｂの一端は、差動電流の出力端１６ｂに接続され、他端は、電流源１２が接続された電圧源である接地ノードに接続されている。

本実施形態に係る差動出力回路において、電流源１１ｂが供給する電流値ΔＩの電流は、抵抗１４ａおよび１４ｂを通じて接地ノードに流れ、抵抗１４ａおよび１４ｂに、電流値ΔＩによって決まる所定の電圧が生じる。これにより、出力オフセット電圧が接地電位に対して一定に保たれる。そして、電流源１１ｂの電流値を調整することによって、出力オフセット電圧を調整することができる。また、電流源１１ａおよび１２の電流値を調整することによって、終端抵抗１００に生じる振幅を調整することができる。

以上、本実施形態によると、受信回路側の受信信号レベルおよび出力オフセット電圧が調整可能となる。

なお、図８に示したように、接地ノードに代えて、電流源１１が接続された電圧源である電源ノードに抵抗１４ａおよび１４ｂを接続するようにしてもよい。この場合、電流源１２として、電流源１１と同じ電流値Ｉの電流源１２ａと電流値ΔＩの電流源１２ｂとを並列に接続する。図８に示した差動出力回路において、電流源１２ｂが引き込む電流値ΔＩの電流は、抵抗１４ａおよび１４ｂを通じて電源ノードから流れ込み、抵抗１４ａおよび１４ｂに、電流値ΔＩによって決まる所定の電圧が生じる。すなわち、出力オフセット電圧が電源電位に対して一定に保たれる。そして、電流源１２ｂの電流値を調整することによって、出力オフセット電圧を調整することができる。また、電流源１１および１２ａの電流値を調整することによって、終端抵抗１００に生じる振幅を調整することができる。

本発明に係る差動出力回路は、比較的小規模かつ簡単な回路構成で出力オフセット電圧の補正が可能であるため、ＬＳＩ間で通信を行う場合のインタフェース部分として有用である。

本発明の参考のための第１の実施形態に係る差動出力回路の構成図である。本発明の第２の実施形態に係る差動出力回路の構成図である。図２の差動出力回路の変形例である。本発明の参考のための第３の実施形態に係る差動出力回路の構成図である。本発明の第４の実施形態に係る差動出力回路の構成図である。図５の差動出力回路の変形例である。本発明の第５の実施形態に係る差動出力回路の構成図である。図７の差動出力回路の変形例である。

符号の説明

１１電流源（第１の電流源）
１２電流源（第２の電流源）
１３出力極性切替回路
１４、１４ａ、１４ｂ抵抗
１５電圧源
１６ａ、１６ｂ出力端

Claims

差動電流によってデータ送信を行う差動出力回路であって、
外部に電流を出力する第１の電流源と、
外部から電流を引き込む第２の電流源と、
前記第１および第２の電流源によって生成される前記差動電流の極性を切り替える出力極性切替回路と、
所定の電圧を供給する電圧源と、
前記第１および第２の電流源間の所定のノードと前記電圧源との間に接続された抵抗とを備え、
前記第１および第２の電流源のいずれか一方の電流値は、他の電流源の電流値よりも大きく設定されており、
前記電圧源は、前記他の電流源が接続された電圧源である
ことを特徴とする差動出力回路。
請求項１に記載の差動出力回路において、
前記第１の電流源の電流値は、前記第２の電流源の電流値よりも大きく設定されており、
前記電圧源は、接地ノードである
ことを特徴とする差動出力回路。
請求項１に記載の差動出力回路において、
前記第２の電流源の電流値は、前記第１の電流源の電流値よりも大きく設定されており、
前記電圧源は、電源ノードである
ことを特徴とする差動出力回路。
請求項１に記載の差動出力回路において、
前記第１および第２の電流源は、いずれも可変電流源である
ことを特徴とする差動出力回路。
請求項１に記載の差動出力回路において、
前記所定のノードは、前記第１および第２の電流源のいずれか一方と前記出力極性切替回路との接続点である
ことを特徴とする差動出力回路。
請求項１に記載の差動出力回路において、
前記所定のノードは、前記差動電流の出力端である
ことを特徴とする差動出力回路。