CN100530990C - 半双工通信系统和低压差分信令收发器 - Google Patents
半双工通信系统和低压差分信令收发器 Download PDFInfo
- Publication number
- CN100530990C CN100530990C CNB2006100945957A CN200610094595A CN100530990C CN 100530990 C CN100530990 C CN 100530990C CN B2006100945957 A CNB2006100945957 A CN B2006100945957A CN 200610094595 A CN200610094595 A CN 200610094595A CN 100530990 C CN100530990 C CN 100530990C
- Authority
- CN
- China
- Prior art keywords
- counter
- rotating
- data signals
- differential data
- transceiver
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/02—Transmitters
- H04B1/04—Circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/14—Two-way operation using the same type of signal, i.e. duplex
- H04L5/16—Half-duplex systems; Simplex/duplex switching; Transmission of break signals non-automatically inverting the direction of transmission
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/028—Arrangements specific to the transmitter end
- H04L25/0284—Arrangements to ensure DC-balance
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Power Engineering (AREA)
- Dc Digital Transmission (AREA)
Abstract
半双工通信系统可能包含一或多个低压差分信令半双工收发器。每个收发器可以包含:接收多个差分数据信号的多个输入端;输入驱动器,其通过输出端传送来自差分传输线的差分数据信号;以及输出驱动器,其通过差分传输线传送来自输入端的差分数据信号,并且通过非反转与反转传输线输出到第一与第二收发器中的一个。可以响应于输入端处以及输入驱动器输出端处的差分数据信号,传送差分数据信号。每个收发器都可以包含前置驱动器,该前置驱动器被配置来平移从输入端输入到其、并且从其提供给输出驱动器的差分数据信号的参考电压电平。
Description
优先权声明
本专利申请要求2005年6月21日向韩国知识产权局提交的韩国专利申请10-2005-053461的优先权,其全部内容通过引用合并与此。
技术领域
一般地,本发明的示例性实施例涉及半双工通信系统、该系统的低压差分信令收发器、以及该收发器的前置驱动器。
背景技术
一般地,半双工通信系统使得能够在印刷电路板上的电路模块芯片之间进行数据通信。半双工通信系统一般由嵌入每个电路模块芯片中的一或多个半双工收发器构成。半双工收发器进行向相对站点发送信号以及从相对站点接收信号的交替操作。为了进行这些操作,每个半双工收发器都包含发射器与接收器。
这样,半双工收发器中的发射器与接收器必须能够处理高频数据信号。为了实现高频数据通信,半双工收发器的发射器与接收器能够以高频数据信号操作。虽然配置接收机处理高频数据信号相当简单,但是由于与发射数据信号所需的功率应用相关的限制,即使目前也难于配置发射机以高频传送数据信号。
用于高频数据通信的半双工通信系统中使用的常规的半双工发射机包含电流模式收发器、低压差分信令收发器、以及双工低压差分信令收发器。然而,这些常规的收发器一般对于进行高频数据通信不够鲁棒(robust)。参照图1至3解释这一点,这些图显示了半双工通信系统,每个图分别显示了电流模式收发器、低压差分信令收发器、以及双工低压差分信令收发器。
图1为采用电流模式收发器的常规半双工通信系统的电路图。在图1中,为电流模式配置的半双工通信系统中的输出驱动器10与12用来差分地放大非反转(non-inverse)与反转(inverse)输入线(FDP与FDN、或者SDP与SDN)上的非反转与反转数据信号,以通过非反转与反转收发器线TLN向另一电路模块芯片上的相应输入驱动器20与22传送。
在操作中,输出驱动器10或12控制通过吸收器(sink)节点SN11流进电流吸收器CRS11的电流量。这通过以下进行:利用对应于非反转输入线FDP(或SDP)的非反转传输线TLP中的第一NMOS晶体管MN11,以及通过利用对应于反转输入线FDN(或SDN)的反转传输线TLN中的第二NMOS晶体管MN12、控制通过吸收器节点SN11流进电流吸收器CRS11的电流量。由此,分别通过非反转与反转传输线TLP与TLN传送的非反转与反转数据信号具有如下配置的波形,其在高电势VDD与低电势VSS之间的中央电平上非对称地振荡。
另外,图1的半双工通信系统通过连接电阻为50Ω的终端电阻器RL11至RL14,来防止信号反射。这些电阻器被配备在非反转与反转传输线TLP与TLN的两端。通过将终端电阻器RL11至RL14并联地连接到非反转与反转传输线TLP与TLN,当大约8mA的电流流经非反转与反转传输线TLP与TLN时,通过对应的非反转与反转传输线TLP与TLN传送的非反转与反转数据信号以20mV的幅度振荡。结果,电流模式半双工通信系统消耗很大的电流。
为了处理图1的电流模式半双工通信系统中的问题,人们提出了另一种处理低压差分信号的常规半双工通信系统,如图2所示。在低压差分信号的常规半双工通信系统中,输出驱动器30(或32)包含第一PMOS晶体管MP31与第二PMOS晶体管MP32。PMOS晶体管MP31与MP32调节来自连接到第一电流吸收器CRS31的第一吸收器节点SN31的、流至非反转传输线TLP以及反转传输线TLN的电流量。第一与第二NMOS晶体管MN31与MN32还调节从非反转与反转传输线TLP与TLN流至连接到第二电流吸收器CRS32的第二吸收器节点SN32的电流量。
据此,以差分模式放大对应的非反转与反转输入线FDP与FDN(或者SDP与SDN)上的非反转与反转数据信号。因此,在图2的常规低压差分信令半双工通信系统中,对称地在高与低电势之间的中央电平上振荡的非反转与反转数据信号通过非反转与反转传输线TLP与TLN被传送。
另外,在图2的常规低压差分信令半双工通信系统中,单个终端电阻器RL21(或RL22)连接在连接输出驱动器30(或32)与输入驱动器20(或22)的非反转与反转传输线TLP与TLN之间。由此,在图2的常规低压差分信令半双工通信系统中,当PMOS晶体管MP31与MP32以及NMOS晶体管MN31与MN32被导通或截止时,前置驱动器(未显示,其向输出驱动器30或32提供差分数据信号)难于以高频运行。由于这一困难,常规低压差分信令半双工通信系统被认为不适应其中以高频在电路模块芯片之间传送数据信号的环境。
为了克服常规低压差分信令半双工通信系统中传送高频数据信号的限制,人们提出了一种低压差分信号的常规半双工通信系统,如图3所示。参照图3,配置不同于输出驱动器30(或图2的32)的输出驱动器50(或52)包含PMOS晶体管MP51与MP52、以及NMOS晶体管MN51与MN52,以响应于相应的双工差分数据信号,即非反转与反转P沟道数据信号、以及非反转与反转N沟道数据信号。为了初步放大这些双工差分数据信号,使用前置驱动器40(或42)。前置驱动器40或42包含P沟道放大器(由三个PMOS晶体管MP41~MP43构成)、以及N沟道放大器(由三个NMOS晶体管MN41~MN43构成)。在该配置中,利用前置驱动器40或42,低压差分信令半双工通信系统就可以传送高频数据信号。
然而,在图3的常规低压差分信令半双工通信系统中,因为前置驱动器40(或42)在没有同步的情况下利用独立的电路激励P沟道与N沟道差分数据信号,所以在双工差分数据信号之间发生倾斜。结果,图3的常规系统在印刷电路板上的电路模块芯片之间的高频通信的应用中运行效率不高。另外,这些独立的电路的使用前置驱动器40(或42)使配置复杂化(即,要求两倍的组件)。另外,图3的系统需要复杂的双工差分数据信号源(即半导体存储器芯片中称为“数据复用器”的并串数据转换器),用来向前置驱动器40(或42)提供双工差分数据信号。
发明内容
本发明的示例性实施例针对低压差分信令收发器。该收发器可以包含:接收多个差分数据信号的多个输入端;以及输入驱动器,其通过输出端传送来自差分传输线的差分数据信号。并且该收发器可以包含:输出驱动器,其响应于输入端处以及输入驱动器输出端处的差分数据信号,通过差分传输线传送来自输入端的差分数据信号。
本发明的另一示例性实施例针对用于低压差分信令收发器的前置驱动器,该收发器具有接收差分数据信号的多个输入端以及输出驱动器。该前置驱动器包含连接在第一输入端与输出驱动器之间的第一晶体管。该第一晶体管根据来自第一输入端的、连接到第一晶体管的第一输入线上的差分数据信号的电势,调节从与其连接的第一输出节点流向与其连接的吸收器节点的电流量。该前置驱动器包含连接在第二与输出驱动器之间的第二晶体管。该第二晶体管根据来自第二输入端的、连接到第二晶体管的第二输入线上的差分数据信号的电势,调节从与其连接的第二输出节点流向所述吸收器节点的电流量。
本发明的另一示例性实施例针对半双工通信系统。该系统可以包含第一收发器和第二收发器。第二收发器经由非反转传输线与反转传输线连接到第一收发器。每个收发器都可以包含:接收多个差分数据信号的多个输入端;输入驱动器,其通过输出端传送来自差分传输线的差分数据信号;以及输出驱动器,其通过差分传输线传送来自输入端的差分数据信号,并且经由非反转与反转传输线输出到第一与第二收发器中的一个。可以响应于输入端处以及输入驱动器的输出端处的差分数据信号来传送差分数据信号。每个收发器都可以包含前置驱动器,其被配置来平移从输入端输入到其、并且要从其提供给输出驱动器的差分数据信号的参考电压电平。
附图说明
包含附图以提供对本发明示例性实施例的进一步理解,并且附图融入本说明书构成了其一部分。附图显示了本发明示例性实施例,并且与说明书一道,用来解释本发明原理。
图1为包含电流模式发射机的常规半双工通信系统的电路图。
图2为包含LVDS(Low-voltage differential signaling,低压差分信令)发射机的常规半双工通信系统的电路图。
图3为包含双工LVDS发射机的常规半双工通信系统的电路图。
图4为显示根据本发明示例性实施例的、具有LVDS发射机的半双工通信系统的电路图。
图5A到5C为图4系统中的元件所生成的信号的波形图。
具体实施方式
以下将参照附图更详细地描述本发明的示例性实施例。但是,本发明可以不同形式实现,并且不应该被理解为限于此处所列示例性实施例。提供这些示例性实施例是为了使本公开全面彻底,并且完整地向本领域技术人员表达本发明的范围。说明书中相同的标记表示相同的元件。
相应地,如下更详细描述的,本发明示例性实施例针对低压差分信令(LVDS)半双工发射机与LVDS半双工收发器,每个都具有相对较简单的电路配置。该LVDS发射机和/或收发器可以提供印刷电路板上电路模块芯片之间的数据信号高频通信。
图4为显示根据本发明示例性实施例的具有LVDS发射机的半双工通信系统的电路图。参照图4,本发明示例性实施例的具有LVDS收发机的半双工通信系统包含串联在第一非反转线FDP、反转输入线FDN与非反转传输线TLP、反转传输线TLN之间的第一前置驱动器70与第一输出驱动器80。第一输入驱动器60连接在非反转与反转传输线TLP、TLN与第一非反转与反转输出线FQP、FQN之间。第一前置驱动器70、第一输出驱动器80、以及第一输入驱动器60可以构成嵌入印刷电路板上电路模块芯片(未显示)中的第一LVDS半双工收发器400。LVDS半双工收发器经由非反转与反转传输线TLP与TLN进行与另一电路模块芯片(未显示)中的另一LVDS半双工收发器450的高频数据通信,如图4所示。这可以以交替发射与接收操作的方式进行。
另外,图4的半双工通信系统包含串联在第二非反转与反转输入线SDP、SDN与非反转与反转传输线TLP、TLN之间的第二前置驱动器72与第二输出驱动器82。第二输入驱动器62连接在非反转与反转传输线TLP、TLN与第二非反转与反转输出线SQP、SQN之间。
第二前置驱动器72、第二输出驱动器82、以及第二输入驱动器62构成嵌入印刷电路板上另一电路模块芯片(未显示)中的第二LVDS半双工收发器450。第二LVDS半双工收发器450与第一半双工收发器400操作相同。另外,第二前置驱动器72、第二输出驱动器82、以及第二输入驱动器62具有与相应的第一前置驱动器70、第一输出驱动器80、以及第一输入驱动器60相同的结构和/或功能。
相应地,将参照第一前置驱动器70、第一输出驱动器80、以及第一输入驱动器60描述系统操作,应该理解第二LVDS收发器450以与第一LVDS收发器400相同的方式操作。
如图4所示,第一前置驱动器70放大非反转输入线FDP与反转输入线FDN上差分数据信号之间的间隙信号(gap signal),并且通过非反转输出节点NQP与反转输出节点NQN将放大后的间隙信号提供给第一输出驱动器80。对此操作,第一NMOS晶体管MN71根据非反转输入线FDP上的非反转数据信号的电势,调节从非反转输出节点NQP流向吸收器节点SN71的电流量。
更详细地,如果非反转输入线FDP上的非反转数据信号被设置为高电势,则NMOS晶体管MN71使更多的电流从非反转输出节点NQP流向第一吸收器节点SN71,从而使低电势数据信号出现在非反转输出节点NQP上。在另一方面,如果非反转输入线FDP上的非反转数据信号被设置为低电势,则NMOS晶体管MN71使更少的电流从非反转输出节点NQP流向第一吸收器节点SN71,从而使高电势数据信号出现在非反转输出节点NQP上。
在第一前置驱动器70中,对应于反转输入线FDN上的反转数据信号的NMOS晶体管MN72也调节从反转输出节点NQN流向第一吸收器节点SN71的电流量,从而使反转数据信号在反转输出节点NQN上出现为高或低电势数据信号。由于第二NMOS晶体管MN72,当反转输入线FDN上的反转数据信号被设置为高电势时,反转输出节点NQN上的反转数据信号被调整为低电势,并且当反转输入线FDN上的反转数据信号被设置为低电势数据信号时,反转输出节点NQN上的反转数据信号被调整为高电势。
图5A至5C为由图4系统中的元件生成的信号的波形图。由于第一与第二NMOS晶体管MN71与MN72的电流调节操作,可以在第一非反转输出节点NQP以及第一反转输出节点NQN上生成差分信号。这些差分信号在与非反转输入线FDP和反转输入线FDN上的差分数据信号的电压电平不同的参考电压电平上摆动(或者振荡)。这一特征在图5A至5C的波形图得到了更好的说明。
如图5A所示,第一非反转与反转输入线FDP与FDN上的非反转与反转数据信号具有基于1.5V信号的、在大约0.6V幅度上振荡的波形。例如,第一非反转与反转输入线FDP与FDN上的非反转与反转数据信号可以在约1.2V与1.75V之间的电压电平的范围内振荡。
参照图5B,当非反转与反转输入线FDP与FDN上的差分数据信号被差分放大时,结果的差分数据信号出现在第一非反转与反转输出节点NQP与NQN上。第一非反转与反转输出节点NQP与NQN上的非反转与反转数据信号可以具有基于0.85V信号的、在大约0.15V幅度上振荡的波形。例如,第一非反转与反转输出节点NQP与NQN上的非反转与反转数据信号可以在约1.2V与1.75V之间的电压电平的范围内振荡。结果,前置驱动器70平移非反转与反转输入线FDP与FDN上的差分数据信号的参考电压电平,并且提供了对于差分数据信号的电流放大。
另外,前置驱动器70包含:连接在非反转输出节点NQP与高电势电源VDD之间的第一电阻器R71,连接在反转输出节点NQN与高电势电源VDD之间的第二电阻器R72,以及连接在第一吸收器节点SN71与低电势电源VSS之间的第三NMOS晶体管MN73。第一电阻器R71与第二电阻器R72可以用作第一与第二NMOS晶体管MN71与MN72的负载。第三NMOS晶体管MN73可以用作电流吸收器,用来调节流过第一吸收器节点SN71的电流量。
为了调节第一吸收器节点SN71处的电流水平,第三NMOS晶体管MN73根据偏压信号FBS的电势电平,调节从第一电流吸收器节点SN71流向低电势电源VSS的电流量。在一个例子中,偏压信号FBS可以由制造商或用户预先设置。如果偏压信号FBS被设置为高电势电平,则从第一吸收器节点SN71到低电势电源VSS的电流水平增加。增加后的电流提高了第一非反转与反转输出节点NQP与NQN上非反转与反转数据信号之间被差分放大的差异。
否则,在偏压信号FBS被设置为低电势电平的情况下,则从第一吸收器节点SN71到低电势电源VSS的电流水平减少。减少后的电流减少了非反转与反转输出节点NQP与NQN上非反转与反转数据信号之间被差分放大的差异。结果,施加到第三NMOS晶体管MN73的偏压信号FBS的电势电平调节第一前置驱动器70中的差分放大比率。
第一输出驱动器80可以包含连接在非反转传输线TLP与第二吸收器节点SN81之间的第四NMOS晶体管MN81,连接在反转传输线TLN与第二吸收器节点SN81之间的第五NMOS晶体管MN82,以及连接在第二吸收器节点SN81与低电势电源VSS之间的第一电流吸收器CRS81。第四与第五NMOS晶体管MN81与MN 82放大第一前置驱动器70的非反转与反转输出节点NQP与NQN上的差分数据信号之间的差异。经过差分放大的非反转与反转数据信号通过非反转与反转传输线TLP与TLN被传送。
例如,第四NMOS晶体管MN81根据非反转输出节点NQP上的非反转数据信号的电势,调节从非反转传输线TLP流向第二吸收器节点SN81的电流量。在一个例子中,当非反转输出节点NQP上的非反转数据信号被设置为高电势时,第四NMOS晶体管MN81增加从非反转传输线TLP流向第二吸收器节点SN81的电流量。这使低电势数据信号出现在非反转传输线TLP上。在另一方面,当非反转输出节点NQP上的非反转数据信号被设置为低电势时,第四NMOS晶体管MN81减少从非反转传输线TLP流向第二吸收器节点SN81的电流量。这使高电势数据信号出现在非反转传输线TLP上。
在第一输出驱动器80中,某种程度上类似于第四NMOS晶体管MN81的第五NMOS晶体管MN82响应于反转输出节点NQN上的反转数据信号,调节从反转传输线TLN流向第二吸收器节点SN81的电流量。据此,低或高电势反转数据信号可以出现在反转传输线TLN上。由于第五NMOS晶体管MN82的操作,当反转输出节点NQN上的反转数据信号被调整到高电势时,反转传输线TLN上的反转数据信号得到低电势,并且当反转输出节点NQN上的反转数据信号被调整到低电势时,反转传输线TLN上的反转数据信号得到高电势。第一电流吸收器CRS81维持电流量,以均匀地流过第二吸收器节点SN81。
另外,第一输出驱动器80可以包括:连接在第三吸收器节点SN82与非反转传输线TLP之间的第一PMOS晶体管MP81,连接在第三吸收器节点SN82与反转传输线TLN之间的第二PMOS晶体管MP82,以及连接在高电势电源VDD与第三吸收器节点SN82之间的第二电流吸收器CRS82。某种程度上类似于第四与第五NMOS晶体管MN81与MN82的第一与第二PMOS晶体管MP81与MP82放大第一输入驱动器60的第一非反转与反转输出线FQP与FQN上的差分数据信号之间的差异。经过差分放大的非反转与反转数据信号通过非反转与反转传输线TLP与TLN被传送。
例如,第一PMOS晶体管MP81响应于第一非反转输出线FQP上的非反转数据信号的电势,调节从第三吸收器节点SN82流向非反转传输线TLP的电流量。当第一非反转输出线FQP上的非反转数据信号被设置为高电势时,第一PMOS晶体管MP81增加从第三吸收器节点SN82流向非反转传输线TLP的电流量。这使低电势数据信号出现在非反转传输线TLP上。在另一方面,当第一非反转输出线FQP上的非反转数据信号被设置为低电势时,第一PMOS晶体管MP81减少从第三吸收器节点SN82流向非反转传输线TLP的电流量。这使高电势数据信号出现在非反转传输线TLP上。
与第一PMOS晶体管MP81类似,第二PMOS晶体管MP82响应于第一反转输出线FQN上的反转数据信号,调节从第三吸收器节点SN82流向反转传输线TLN的电流量。据此,在反转传输线TLN上可以出现低或高电势反转数据信号。由于第二PMOS晶体管MP82的操作,当第一反转输出线FQN的反转数据信号被调整为高电势时,反转传输线TLN上的反转数据信号得到低电势,并且当第一反转输出线FQN的反转数据信号被调整为低电势时,反转传输线TLN上的反转数据信号得到高电势。第三电流吸收器CRS82维持经过第三吸收器节点SN82的均匀的电流流动。第三吸收器节点SN82使得能够增加第三吸收器节点SN82处的电流量,从而控制通过第一与第二PMOS晶体管MP81与MP82的差分放大比率。
第一输入驱动器60差分地放大由终端电阻器R21检测的非反转与反转数据信号之间的差异,终端电阻器R21连接在非反转传输线TLP与反转传输线TLN之间。经过差分放大的非反转与反转数据信号由此分别出现在第一非反转与反转输出线FQP与FQN上。对于该操作,第一输入驱动器60包含两个电路:具有第三PMOS晶体管MP61与第六NMOS晶体管MN61的串行电路,以及具有第四PMOS晶体管MP62与第七NMOS晶体管MN62的串行电路。这些串行电路可以并联在第四吸收器节点SN61与第五吸收器节点SN62之间。
某种程度上类似于第一PMOS晶体管MP81与第二PMOS晶体管MP82的第三PMOS晶体管MP61与第四PMOS晶体管MP62差分地放大非反转传输线TLP与反转传输线TLN上的差分数据信号。某种程度上类似于第四NMOS晶体管MN81与第五NMOS晶体管MN82的第六NMOS晶体管MN61与第七NMOS晶体管MN62差分地放大非反转传输线TLP与反转传输线TLN上的差分数据信号。响应于非反转传输线TLP上的非反转数据信号,第三PMOS晶体管MP61与第六NMOS晶体管MN61每个都以推挽(push-pull)模式放大非反转数据信号。
例如,非反转传输线TLP上的非反转数据信号的低电势分量由第三PMOS晶体管MP61放大,而非反转传输线TLP上的非反转数据信号的高电势分量由第六NMOS晶体管MN61放大。类似地,响应于反转传输线TLN的反转数据信号,第四PMOS晶体管MP62与第七NMOS晶体管MN62对于其相应的反转数据信号的低与高电势分量的每一个进行推挽放大操作。这些差分与推拉放大操作同时进行,并且响应于非反转传输线TLP上的非反转数据信号的电势电平,第三PMOS晶体管MP61在饱和区域而非活跃区域(active region)中、并且还与第六NMOS晶体管MN61一道以交替模式导电。类似地,响应于反转传输线TLN上的反转数据信号的电势电平,第四PMOS晶体管MP62在饱和区域中、并且与第七NMOS晶体管MN62一道以交替模式导电。
结果,分别在第一非反转与反转输出线FQP与FQN上对幅度有巨大差异的非反转与反转数据信号充电。与非反转与反转传传输线TLP与TLN上的数据信号相比,非反转与反转输出线FQP与FQN上的非反转与反转数据信号分别具有相反的相位,但是具有与第一前置驱动器70的非反转与反转输出节点NQP与NQN上相应的非反转与反转数据信号相同的相位。
第一输入驱动器60包含:连接在高电势电源VDD与第四吸收器节点SN61之间的第四电流吸收器CRS61;以及连接在第五吸收器节点SN62与低电势电源VSS之间的第五电流吸收器CRS62。因为第四电流吸收器CRS61可以被设计来调节电流量(即由制造商或用户增加或减少第四吸收器节点SN61处的电流),所以,该电流可用来调整通过第三与第四PMOS晶体管MP61与MP62的差分放大比率。第四电流吸收器CRS61还在给定水平上调节第四吸收器节点SN61处的电流量。
与第四电流吸收器CRS61类似,第五电流吸收器CRS62调节第五吸收器节点SN62处的电流,这可以由制造商或用户进行,从而该电流可用来调整通过第六与第七NMOS晶体管MN61与MN62的差分放大比率。第五电流吸收器CRS62在给定水平上调节第五吸收器节点SN62处的电流量。
当作为来自第一非反转与反转输出线FQP与FQN的反馈的、返回到第一输出驱动器80的差分数据信号被调整为与非反转和反转输出节点NQP与NQN处的差分数据信号同相时,第一PMOS晶体管MP81与第四NMOS晶体管MN81一起进行推挽放大,并且第二PMOS晶体管MP82与第五NMOS晶体管MN82一起进行推挽放大。更详细地,第一PMOS晶体管MP81放大第一非反转输出线FQP上的非反转数据信号的低电势分量,而第四NMOS晶体管MN81放大第一非反转输出节点NQP上的非反转数据信号的高电势分量。类似地,第二PMOS晶体管MP82放大第一反转输出线FQN上的反转数据信号的低电势分量,而第五NMOS晶体管MN82放大第一反转输出节点NQN上的反转数据信号的高电势分量。
由于第一与第二PMOS晶体管MP81与MP82、以及第四与第五NMOS晶体管MN81与MN82的操作,第一前置驱动器70的第一非反转与反转输出节点NQP与NQN处的差分数据信号被放大,从而以大量电流导电。该与非反转与反转数据信号(出现在非反转传输线TLP与反转传输线TLN上)相关的较大量电流被检测为与其电流量成比例变化的幅度。
例如,参照图5C,非反转与反转传输线TLP与TLN上非反转与反转数据信号具有基于0.85V参考电压电平的、在大约0.9V的电压宽度范围内振荡的波形,类似于第一前置驱动器70的第一非反转与反转输出节点NQP与NQN处的数据信号的情况。换言之,第一非反转与反转传输线TLP与TLN上的非反转与反转数据信号在0.3V到大约1.2V之间的电压电平的范围内摆动。
结果,分别以由第一输出驱动器80利用差分与推拉放大的组合从被加载在第一非反转与反转输出节点NQP与NQN上的差分数据信号放大的非反转与反转数据信号对非反转与反转传输线TLP与TLN充电。由第一输出驱动器80放大的非反转与反转数据信号可以具有足够大的电流(即足够的功率电平),以借助非反转与反转传输线TLP与TLN向第二输入驱动器62传送。这些非反转与反转传输线TLP与TLN上经过电流放大的非反转与反转数据信号在大于第一非反转与反转输出节点NQP与NQN上差分数据信号的电压宽度内摆动(振荡)。
相应地,第一非反转输入线FDP与反转输入线FDN上的差分数据信号处于足够的功率电平(由于第一前置驱动器70以及第一输出驱动器80中的操作),以借助非反转与反转传输线TLP与TLN向第二输入驱动器62传送。另外,因为两个PMOS晶体管MP81与MP82以及两个NMOS晶体管MN81与MN82被配置来独立地响应于其相应的同相差分数据信号,所以可以高频向传输线TLP与TLN传送数据信号。另外,因为第一输出驱动器80只需要一对(两个)来自包含第一前置驱动器70的差分信号源的差分数据信号,所以第一前置驱动器70以及差分数据信号源的电路结构可以简化。
在另一示例性实施例中,前置驱动器70可以由三个PMOS晶体管MP41至MP43构成,如图3第一前置驱动器40的顶侧中所示,而不是NMOS晶体管MN71至MN73。在这种情况下,具有三个PMOS晶体管MP41至MP43的第一前置驱动器70输出在高电势电平区域中变化的差分数据信号。由此,由第一前置驱动器70放大的差分数据信号每个都被施加到第一输出驱动器80的第一与第二PMOS晶体管MP81与MP82的栅极端。连接到第一输入驱动器60的第一非反转与反转输出线FQP与FQN上的差分数据信号将通过其中的反馈回路返回到第四与第五NMOS晶体管MN81与MN82的相应栅极端。
另外,在该替换示例性实施例中,第一输入驱动器60可以被配置为图1的输入驱动器20,其包含两个NMOS晶体管MN21与MN22。这提供了可在电流模式下运行的差分放大器。因为由第一输入驱动器20放大的、第一非反转与反转输出线FQP与FQN上的差分数据信号会在低电势电平区域中可变,所以这些信号可以返回到第四与第五NMOS晶体管MN81与MN82的相应栅极端。
在另一示例性实施例中,第一输入驱动器60可以被实现为只具有PMOS晶体管MP61与MP62的电流模式差分放大器。在这种情况下,虽然从第一输入驱动器60中去除了第六与第七NMOS晶体管MN61与MN62,但是可以在第一非反转输出线FQP与低电势电源VSS之间、以及第一反转输出线FQN与低电势电源VSS之间连接电阻器。因为第一非反转与反转输出线FQP与FQN上的差分数据信号在高电势电平区域中可变,所以差分数据信号可以被施加到第一输出驱动器80的第一与第二PMOS晶体管MP81与MP82的相应栅极端,如图4所示。
如上所述,根据LVDS收发器400/450以及包含其的半双工通信系统,因为第一输出驱动器80响应于所有返回的以及输入的差分数据信号,所以可以以高频通过传输线传送数据信号。另外,因为根据本发明的LVDS半双工收发器400/450只使用一对来自包含第一前置驱动器70的差分信号源的差分信号,所以可以简化第一前置驱动器70以及差分数据信号源的电路结构。
由此描述了本发明示例性实施例,显然可以多种方式对其进行变化。不应认为此类变化脱离了本发明示例性实施例的精神与范围,并且对本领域技术人员显而易见的此类修改包含在权利要求的范围内。
Claims (8)
1.一种低压差分信令收发器,包含:
接收多个差分数据信号的多个输入端;
输入驱动器,其通过多个输出端传送来自一或多个差分传输线的差分数据信号;
输出驱动器,其响应于前置驱动器的输出端处以及输入驱动器的输出端处的差分数据信号,通过差分传输线传送来自输入端的差分数据信号,以及
所述前置驱动器,其对从两个输入端接收的一对差分数据信号进行放大,其中该前置驱动器连接在输入端与输出驱动器之间,
其中所述输出驱动器包含:
成对的第一沟道晶体管,其响应于从前置驱动器接收的相应差分数据信号,调节差分传输线上的电流,以及
成对的第二沟道晶体管,其响应于通过反馈回路从输入驱动器返回到其的差分数据信号,调节差分传输线上的电流。
2.如权利要求1所述的收发器,其中
该输入驱动器包含在高电势区域中驱动的电流模式差分放大器;以及
该成对的第二沟道晶体管为PMOS晶体管。
3.如权利要求1所述的收发器,其中所述输入驱动器包含:
第三成对的晶体管,其响应于差分传输线上的差分数据信号,在高电势区域中被驱动,以调节差分传输线上的电流,以及
第四成对的晶体管,其响应于差分传输线上的差分数据信号,在低电势区域中被驱动,以调节差分传输线上的电流,以及
其中该成对的第二沟道晶体管为PMOS晶体管。
4.如权利要求1所述的收发器,其中
该输入驱动器包含在低电势区域中驱动的电流模式差分放大器;以及
该成对的第二沟道晶体管为NMOS晶体管。
5.如权利要求1所述的收发器,其中
前置驱动器包含在低电势区域中驱动的电流模式差分放大器;以及
该成对的第一沟道晶体管为NMOS晶体管。
6.如权利要求1所述的收发器,其中
前置驱动器包含在高电势区域中驱动的电流模式差分放大器;以及
该成对的第一沟道晶体管为PMOS晶体管。
7.如权利要求1所述的收发器,其中所述反馈回路被配置来向输出驱动器返回差分传输线的差分数据信号,该返回的差分数据信号具有与输入端处的差分数据信号相同的相位。
8.一种半双工通信系统,包含:
第一收发器,以及
经由非反转传输线与反转传输线连接到第一收发器的第二收发器,其中每个收发器都包含:
接收多个差分数据信号的多个输入端;
输入驱动器,其通过输出端传送来自差分传输线的差分数据信号;
输出驱动器,其响应于前置驱动器的输出端处以及输入驱动器的输出端处的差分数据信号,通过差分传输线传送来自输入端的差分数据信号,并且经由非反转与反转传输线输出到与该收发器相连的另一个收发器,以及
所述前置驱动器,其对从两个输入端接收的一对差分数据信号进行放大,其中该前置驱动器连接在输入端与输出驱动器之间,
其中所述输出驱动器包含:
成对的第一沟道晶体管,其响应于从前置驱动器接收的相应差分数据信号,调节差分传输线上的电流,以及
成对的第二沟道晶体管,其响应于通过反馈回路从输入驱动器返回到其的差分数据信号,调节差分传输线上的电流。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020050053461A KR100691378B1 (ko) | 2005-06-21 | 2005-06-21 | 저전압 차동 신호용 송신기와 그를 이용한 반이중 송수신기 |
KR53461/05 | 2005-06-21 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1885729A CN1885729A (zh) | 2006-12-27 |
CN100530990C true CN100530990C (zh) | 2009-08-19 |
Family
ID=37583731
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CNB2006100945957A Active CN100530990C (zh) | 2005-06-21 | 2006-06-21 | 半双工通信系统和低压差分信令收发器 |
Country Status (3)
Country | Link |
---|---|
US (1) | US7504863B2 (zh) |
KR (1) | KR100691378B1 (zh) |
CN (1) | CN100530990C (zh) |
Families Citing this family (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7558552B1 (en) * | 2004-11-19 | 2009-07-07 | Xilinx, Inc. | Integrated circuit and method of generating a bias current for a plurality of data transceivers |
KR100780942B1 (ko) * | 2005-08-26 | 2007-12-03 | 삼성전자주식회사 | 신호 전송 장치 및 신호 전송 방법 |
US7848713B2 (en) * | 2007-09-10 | 2010-12-07 | Qualcomm Incorporated | Common mode signal attenuation for a differential duplexer |
KR100911867B1 (ko) * | 2008-07-07 | 2009-08-11 | 주식회사 하이닉스반도체 | 슬루율 제어를 위한 반도체 메모리 장치의 데이터 출력회로 및 슬루율 제어 방법 |
US9741398B1 (en) | 2009-05-08 | 2017-08-22 | Micron Technology, Inc. | Using out-of-band signaling to communicate with daisy chained nonvolatile memories |
WO2012103106A1 (en) * | 2011-01-25 | 2012-08-02 | Rambus Inc. | Multi-modal communication interface |
US9582454B2 (en) * | 2014-03-18 | 2017-02-28 | Intel Corporation | Reconfigurable transmitter |
JP6724640B2 (ja) * | 2016-08-02 | 2020-07-15 | 株式会社デンソー | 差動通信回路 |
CN106301450A (zh) * | 2016-09-30 | 2017-01-04 | 浙江方大智控科技有限公司 | 用于半双工通讯的中继电路及半双工通讯线路 |
US10728013B2 (en) | 2018-06-01 | 2020-07-28 | Whelen Engineering Company, Inc. | Half-duplex communication system |
EP3795302A1 (de) * | 2019-09-23 | 2021-03-24 | Hilti Aktiengesellschaft | Robuste kommunikation |
CN115296688B (zh) * | 2022-08-08 | 2023-10-13 | 慷智集成电路(上海)有限公司 | 全双工发射接收电路、串行电路芯片、电子设备及车辆 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57115049A (en) | 1981-01-08 | 1982-07-17 | Oki Electric Ind Co Ltd | Pulse signal transmitting and receiving circuit |
JPS5979657A (ja) | 1982-10-29 | 1984-05-08 | Fuji Electric Co Ltd | デ−タ伝送方式 |
JPH0974340A (ja) * | 1995-09-04 | 1997-03-18 | Toshiba Corp | コンパレータ回路 |
US5977796A (en) * | 1997-06-26 | 1999-11-02 | Lucent Technologies, Inc. | Low voltage differential swing interconnect buffer circuit |
KR100325323B1 (ko) * | 1999-03-10 | 2002-03-04 | 원 진 | 근거리 디지털 가입자 선로장치 |
KR20030010234A (ko) | 2001-07-26 | 2003-02-05 | 권오경 | 차동 신호 검출회로 |
JP2003110022A (ja) * | 2001-09-28 | 2003-04-11 | Mitsubishi Electric Corp | 半導体集積回路 |
KR20030039081A (ko) * | 2001-11-10 | 2003-05-17 | 엘지이노텍 주식회사 | 반이중 통신 시스템 |
US6617888B2 (en) * | 2002-01-02 | 2003-09-09 | Intel Corporation | Low supply voltage differential signal driver |
JP2005051496A (ja) * | 2003-07-28 | 2005-02-24 | Kanji Otsuka | 信号伝送システム及び信号伝送線路 |
KR100539241B1 (ko) * | 2003-08-08 | 2005-12-27 | 삼성전자주식회사 | 동시 양방향 송수신기 |
-
2005
- 2005-06-21 KR KR1020050053461A patent/KR100691378B1/ko active IP Right Grant
-
2006
- 2006-06-20 US US11/455,776 patent/US7504863B2/en active Active
- 2006-06-21 CN CNB2006100945957A patent/CN100530990C/zh active Active
Also Published As
Publication number | Publication date |
---|---|
US20070042722A1 (en) | 2007-02-22 |
US7504863B2 (en) | 2009-03-17 |
KR20060133691A (ko) | 2006-12-27 |
CN1885729A (zh) | 2006-12-27 |
KR100691378B1 (ko) | 2007-03-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100530990C (zh) | 半双工通信系统和低压差分信令收发器 | |
US6028455A (en) | Signal transmitting circuit, signal receiving circuit, signal transmitting/receiving circuit, signal transmitting method, signal transmitting/receiving method, semiconductor integrated circuit, and control method thereof | |
KR0167471B1 (ko) | Cmos 동시 전송 양방향 구동기/수신기 | |
KR101579554B1 (ko) | 차동 통신 링크를 통해 통신하는데 이용되는 전압 모드 드라이버를 위한 디-엠퍼시스 회로 | |
US5959472A (en) | Driver circuit device | |
KR100522284B1 (ko) | 듀얼 게이트 트랜지스터 소자를 구비한 정전류 cmos 출력 구동 회로 | |
KR100652391B1 (ko) | 저전압 차동 신호 드라이버 | |
KR100725994B1 (ko) | 저전력 멀티-레벨 펄스 진폭 변조 드라이버 및 상기드라이버를 포함하는 반도체 장치 | |
US5666354A (en) | CMOS bi-directional differential link | |
KR100940523B1 (ko) | 스택형 차동 신호 전송 회로 | |
JPH024075A (ja) | 伝送システム | |
US7583752B2 (en) | Transmitter for outputting differential signals of different voltage levels | |
US6646482B2 (en) | Variable drive current driver circuit | |
US7071739B1 (en) | Termination sense-and-match differential driver | |
US8324936B2 (en) | Transmitter and receiver of differential current driving mode, and interface system of differential current driving mode including the same | |
KR100912091B1 (ko) | 전력 소모를 줄일 수 있는 데이터 인터페이스 방법 및 장치 | |
KR100780942B1 (ko) | 신호 전송 장치 및 신호 전송 방법 | |
CN109644165B (zh) | 驱动器电路及其控制方法、以及发送/接收系统 | |
JP2007325156A (ja) | 受信装置および送受信システム | |
US9647699B1 (en) | Dual supply voltage power harvesting in an open drain transmitter circuit | |
JP4170972B2 (ja) | 差動出力回路 | |
JP2010213108A (ja) | 差動伝送回路 | |
CN117749159A (zh) | 信号传送装置以及lvds电路 | |
JP2010193087A (ja) | Ask変調器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |