CN115296688B - 全双工发射接收电路、串行电路芯片、电子设备及车辆 - Google Patents
全双工发射接收电路、串行电路芯片、电子设备及车辆 Download PDFInfo
- Publication number
- CN115296688B CN115296688B CN202210943783.1A CN202210943783A CN115296688B CN 115296688 B CN115296688 B CN 115296688B CN 202210943783 A CN202210943783 A CN 202210943783A CN 115296688 B CN115296688 B CN 115296688B
- Authority
- CN
- China
- Prior art keywords
- field effect
- resistor
- effect tube
- module
- effect transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
- H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
- H04B1/40—Circuits
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/14—Two-way operation using the same type of signal, i.e. duplex
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Amplifiers (AREA)
Abstract
本发明涉及电子电器技术领域,提供了一种全双工发射接收电路、串行电路芯片、电子设备及车辆。该全双工发射接收电路包括发射模块、提取模块和接收模块,发射模块为四级脉冲放大调制架构;发射模块的第一端与提取模块的第一端连接,发射模块的第二端与提取模块的第二端连接,提取模块的第三端与接收模块的第一端连接,提取模块的第四端与接收模块的第二端连接;发射模块被配置为发射混合差分信号,混合差分信号包括正向高速差分信号和反向低速差分信号;提取模块被配置为从混合差分信号中提取出反向低速差分信号分量,并将反向低速差分信号分量输出至接收模块。采用本发明的全双工发射接收电路,能够在单通道上实现全双工通信,同时降低成本。
Description
技术领域
本公开涉及电子电器技术领域,特别是涉及一种全双工发射接收电路、串行电路芯片、电子设备及车辆。
背景技术
SerDes(Serializer-Deserializer,串行器和解串器)是一种在发送端多路低速并行信号被转换成高速串行信号,经过传输媒体(比如光纤、同轴电缆等)后,在接收端高速串行信号重新转换成低速并行信号的通信技术。
目前,相关技术中串行器和解串器之间一般是单向通道,没有回传功能,比如HDMI(High Definition Multimedia Interface,高清晰度多媒体接口)和LVDS(Low VoltageDifferential Signaling,低电压差分信号)。即便有部分协议通过增设额外的信道来回传控制信息,比如DP(Display Port,显示接口),但这种方式会增加成本,不利于广泛应用,具有局限性。
发明内容
基于此,有必要针对上述缺陷或不足,提供一种全双工发射接收电路、串行电路芯片、电子设备及车辆,能够在单通道上实现全双工通信。
第一方面,本公开实施例提供了一种基于PAM4架构的全双工发射接收电路,所述全双工发射接收电路包括发射模块、提取模块和接收模块,所述发射模块为四级脉冲放大调制架构;
所述发射模块的第一端与所述提取模块的第一端连接,所述发射模块的第二端与所述提取模块的第二端连接,所述提取模块的第三端与所述接收模块的第一端连接,所述提取模块的第四端与所述接收模块的第二端连接;
所述发射模块被配置为发射混合差分信号,所述混合差分信号包括正向高速差分信号和反向低速差分信号;
所述提取模块被配置为从所述混合差分信号中提取出反向低速差分信号分量,并将所述反向低速差分信号分量输出至所述接收模块。
可选地,在本公开一些实施例中,所述提取模块包括转换单元和计算单元;
所述转换单元的第一端连接所述发射模块的第一端,所述转换单元的第二端连接所述发射模块的第二端,所述转换单元的第三端分别与所述计算单元的第一端、所述计算单元的第二端和所述接收模块的第一端相连接,所述转换单元的第四端分别与所述计算单元的第三端、所述计算单元的第四端和所述接收模块的第二端相连接,所述计算单元的第五端连接所述发射模块的第三端,所述计算单元的第六端连接所述发射模块的第四端,所述计算单元的第七端连接所述发射模块的第五端,所述计算单元的第八端连接所述发射模块的第六端;
所述转换单元被配置为将所述混合差分信号转换为正向高速差分信号分量和所述反向低速差分信号分量后输出至所述计算单元;
所述计算单元被配置为将所述正向高速差分信号分量和所述反向低速差分信号分量中的所述正向高速差分信号分量去除,得到所述反向低速差分信号分量。
可选地,在本公开一些实施例中,所述转换单元包括第一电阻、第二电阻、第一场效应管、第二场效应管、第一电流源、第三电阻和第四电阻;
所述第一电阻的第一端连接所述发射模块的第一端,所述第一电阻的第二端连接所述第一场效应管的第一端,所述第二电阻的第一端连接所述发射模块的第二端,所述第二电阻的第二端连接所述第二场效应管的第一端,所述第一场效应管的第二端分别与所述第三电阻的第一端、所述计算单元的第一端和所述计算单元的第二端相连接,所述第一场效应管的第三端连接所述第一电流源的第一端,所述第一电流源的第二端接地,所述第三电阻的第二端连接电源,所述第二场效应管的第二端分别与所述第四电阻的第一端、所述计算单元的第三端和所述计算单元的第四端相连接,所述第二场效应管的第三端连接所述第一电流源的第一端,所述第四电阻的第二端连接电源。
可选地,在本公开一些实施例中,所述计算单元包括第三场效应管、第四场效应管、第二电流源、第五场效应管、第六场效应管和第三电流源;
所述第三场效应管的第一端连接所述转换单元的第三端,所述第三场效应管的第二端连接所述发射模块的第三端,所述第三场效应管的第三端连接所述第二电流源的第一端,所述第二电流源的第二端接地,所述第四场效应管的第一端连接所述转换单元的第四端,所述第四场效应管的第二端连接所述发射模块的第四端,所述第四场效应管的第三端连接所述第二电流源的第一端,所述第五场效应管的第一端连接所述转换单元的第三端,所述第五场效应管的第二端连接所述发射模块的第五端,所述第五场效应管的第三端连接所述第三电流源的第一端,所述第三电流源的第二端接地,所述第六场效应管的第一端连接所述转换单元的第四端,所述第六场效应管的第二端连接所述发射模块的第六端,所述第六场效应管的第三端连接所述第三电流源的第一端。
可选地,在本公开一些实施例中,所述发射模块包括第七场效应管、第五电阻、第六电阻、第八场效应管、第九场效应管、第七电阻、第八电阻、第十场效应管、第十一场效应管、第九电阻、第十电阻、第十二场效应管、第十三场效应管、第十一电阻、第十二电阻和第十四场效应管;
所述第七场效应管的第一端连接电源,所述第七场效应管的第二端接入第一路子正向高速差分信号,所述第七场效应管的第三端连接所述第五电阻的第一端,所述第五电阻的第二端分别与所述第六电阻的第一端和所述发射模块的第一端相连接,所述第六电阻的第二端连接所述第八场效应管的第一端,所述第八场效应管的第二端连接所述第七场效应管的第二端,所述第八场效应管的第三端接地,所述第九场效应管的第一端连接电源,所述第九场效应管的第二端接入第二路子正向高速差分信号,所述第九场效应管的第三端连接所述第七电阻的第一端,所述第七电阻的第二端分别与所述第八电阻的第一端和所述发射模块的第一端相连接,所述第八电阻的第二端连接所述第十场效应管的第一端,所述第十场效应管的第二端连接所述第九场效应管的第二端,所述第十场效应管的第三端接地,
所述第十一场效应管的第一端连接电源,所述第十一场效应管的第二端接入第三路子正向高速差分信号,所述第十一场效应管的第三端连接所述第九电阻的第一端,所述第九电阻的第二端分别与所述第十电阻的第一端和所述发射模块的第二端相连接,所述第十电阻的第二端连接所述第十二场效应管的第一端,所述第十二场效应管的第二端连接所述第十一场效应管的第二端,所述第十二场效应管的第三端接地,所述第十三场效应管的第一端连接电源,所述第十三场效应管的第二端接入第四路子正向高速差分信号,所述第十三场效应管的第三端连接所述第十一电阻的第一端,所述第十一电阻的第二端分别与所述第十二电阻的第一端和所述发射模块的第二端相连接,所述第十二电阻的第二端连接所述第十四场效应管的第一端,所述第十四场效应管的第二端连接所述第十三场效应管的第二端,所述第十四场效应管的第三端接地。
可选地,在本公开一些实施例中,所述第七场效应管、所述第九场效应管、所述第十一场效应管和所述第十三场效应管为PMOS管,所述第八场效应管、所述第十场效应管、所述第十二场效应管和所述第十四场效应管为NMOS管。
可选地,在本公开一些实施例中,所述接收模块包括滤波放大单元;
所述滤波放大单元的第一端连接所述提取模块的第三端,所述滤波放大单元的第二端连接所述提取模块的第四端;
所述滤波放大单元被配置为对所述反向低速差分信号分量进行滤波和放大。
第二方面,本公开实施例提供了一种串行电路芯片,所述串行电路芯片包括第一方面中任意一项所述的基于PAM4架构的全双工发射接收电路。
第三方面,本公开实施例提供了一种电子设备,所述电子设备包括解串电路芯片、传输媒体以及第二方面所述的串行电路芯片,其中所述传输媒体设置在所述解串电路芯片与所述串行电路芯片之间。
第四方面,本公开实施例提供了一种车辆,所述车辆包括第三方面所述的电子设备。
从以上技术方案可以看出,本公开实施例具有以下优点:
本公开实施例所提供的全双工发射接收电路、串行电路芯片、电子设备及车辆,通过在四级脉冲放大调制电路架构的基础上增加提取模块和接收模块,进而该提取模块可以从发射模块发射的混合差分信号中提取出反向低速差分信号分量,并向接收模块输出,由此能够在单通道上实现全双工通信,结构简单,便于广泛应用,同时大幅降低了制造成本。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述,本公开的其它特征、目的和优点将会变得更明显:
图1为本公开实施例提供的一种基于PAM4架构的全双工发射接收电路的应用框图;
图2为本公开实施例提供的另一种基于PAM4架构的全双工发射接收电路的应用框图;
图3为本公开实施例提供的一种PAM4架构的示意图;
图4为本公开实施例提供的一种基于PAM4架构的全双工发射接收电路的结构框图;
图5为本公开实施例提供的另一种基于PAM4架构的全双工发射接收电路的结构框图;
图6为本公开实施例提供的又一种基于PAM4架构的全双工发射接收电路的结构框图;
图7为本公开实施例提供的一种基于PAM4架构的全双工发射接收电路的具体示例;
图8为本公开实施例提供的一种串行电路芯片的结构框图;
图9为本公开实施例提供的一种电子设备的结构框图;
图10为本公开实施例提供的一种车辆的结构框图。
具体实施方式
为了使本技术领域的人员更好地理解本公开方案,下面将结合本公开实施例中的附图,对本公开实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅是本公开一部分实施例,而不是全部的实施例。基于本公开中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其它实施例,都属于本公开保护的范围。
本公开的说明书和权利要求书及上述附图中的术语“第一”、“第二”、“第三”、“第四”等(如果存在)是用于区别类似的对象,而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换,以便描述的本公开的实施例能够以除了在这里图示或描述的那些以外的顺序实施。
此外,术语“包括”和“具有”以及它们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或模块的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或模块,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或模块。
为了便于更好地理解本公开,现结合图1和图2所示的应用框图进行说明。示例性地,本公开实施例提供的基于PAM4(Pulse Amplitude Modulation 4,四级脉冲放大调制)架构的全双工发射接收电路可以应用在STP(Shielded Twisted Pair,屏蔽双绞线)传输模式或者COAX(Coaxial cable,同轴电缆)传输模式中,即发送端为Serializer(串行器)电路,接收端为Deserilalizer(解串器)电路,二者之间通过STP或者COAX等传输媒体进行信号传输。其中,FC表示正向通道,FC_driver表示正向驱动,FC_receiver表示正向接收,RC表示反向通道,RC_driver表示反向驱动,RC_receiver表示反向接收,TX表示发送以及RX表示接收。
进一步地,如图3所示本公开实施例提供的PAM4架构包括场效应管Q01、电阻R01、电阻R02、场效应管Q02、场效应管Q03、电阻R03、电阻R04、场效应管Q04、场效应管Q05、电阻R05、电阻R06、场效应管Q06、场效应管Q07、电阻R07、电阻R08和场效应管Q08。其中,场效应管Q01的源极连接电源(VDD),场效应管Q01的栅极通过端脚FCTX_IN1接入第一路子正向高速差分信号,场效应管Q01的漏极连接电阻R01的第一端,电阻R01的第二端分别与电阻R02的第一端和芯片端脚FCH_TX_OP相连接,电阻R02的第二端连接场效应管Q02的漏极,场效应管Q02的栅极连接场效应管Q01的栅极,场效应管Q02的源极接地;场效应管Q03的源极连接电源(VDD),场效应管Q03的栅极通过端脚FCTX_IN2接入第二路子正向高速差分信号,场效应管Q03的漏极连接电阻R03的第一端,电阻R03的第二端分别与电阻R04的第一端和芯片端脚FCH_TX_OP相连接,电阻R04的第二端连接场效应管Q04的漏极,场效应管Q04的栅极连接场效应管Q03的栅极,场效应管Q04的源极接地。
而场效应管Q05的源极连接电源(VDD),场效应管Q05的栅极通过端脚FCTX_IP1接入第三路子正向高速差分信号,场效应管Q05的漏极连接电阻R05的第一端,电阻R05的第二端分别与电阻R06的第一端和芯片端脚FCH_TX_ON相连接,电阻R06的第二端连接场效应管Q06的漏极,场效应管Q06的栅极连接场效应管Q05的栅极,场效应管Q06的源极接地;以及,场效应管Q07的源极连接电源(VDD),场效应管Q07的栅极通过端脚FCTX_IP2接入第四路子正向高速差分信号,场效应管Q07的漏极连接电阻R07的第一端,电阻R07的第二端分别与电阻R08的第一端和芯片端脚FCH_TX_ON相连接,电阻R08的第二端连接场效应管Q08的漏极,场效应管Q08的栅极连接场效应管Q07的栅极,场效应管Q08的源极接地。
下面通过图4至图10详细地阐述本公开实施例提供的基于PAM4架构的全双工发射接收电路、串行电路芯片、电子设备及车辆。
请参考图4,其为本公开实施例提供的一种基于PAM4架构的全双工发射接收电路的结构框图,该全双工发射接收电路100包括发射模块101、提取模块102和接收模块103,该发射模块101为四级脉冲放大调制架构,比如图3所示。其中,发射模块101的第一端与提取模块102的第一端连接,发射模块101的第二端与提取模块102的第二端连接,而提取模块102的第三端与接收模块103的第一端连接,提取模块102的第四端与接收模块103的第二端连接。
示例性地,本公开实施例中全双工发射接收电路100首先通过发射模块101发射混合差分信号,该混合差分信号可以包括正向高速差分信号和反向低速差分信号,然后通过提取模块102从该混合差分信号中提取出反向低速差分信号分量,并将反向低速差分信号分量输出至接收模块103。因此,本公开实施例通过全双工发射接收电路100中发射模块101、提取模块102和接收模块103这三个组成模块,能够在单通道上实现全双工通信,结构简单,便于广泛应用,同时大幅降低了制造成本。
可选地,如图5所示,本公开一些实施例中提取模块102可以包括转换单元1021和计算单元1022,该转换单元1021配置用于将混合差分信号转换为正向高速差分信号分量和反向低速差分信号分量后输出至计算单元1022,而该计算单元1022配置用于将正向高速差分信号分量和反向低速差分信号分量中的正向高速差分信号分量去除,得到反向低速差分信号分量。其中,该转换单元1021的第一端连接发射模块101的第一端,该转换单元1021的第二端连接发射模块101的第二端,该转换单元1021的第三端分别与计算单元1022的第一端、计算单元1022的第二端和接收模块103的第一端相连接,该转换单元1021的第四端分别与计算单元1022的第三端、计算单元1022的第四端和接收模块103的第二端相连接,而该计算单元1022的第五端连接发射模块101的第三端,该计算单元1022的第六端连接发射模块101的第四端,该计算单元1022的第七端连接发射模块101的第五端,该计算单元1022的第八端连接发射模块101的第六端。
可选地,如图6所示,本公开一些实施例中接收模块103可以包括滤波放大单元1031,该滤波放大单元1031配置用于对反向低速差分信号分量进行滤波和放大。其中,该滤波放大单元1031的第一端连接提取模块102的第三端,该滤波放大单元1031的第二端连接提取模块102的第四端。
示例性地,请参考图7,下面对全双工发射接收电路100中各个组成模块或者单元的具体电路结构进行详细说明。
比如,提取模块102中转换单元1021可以包括但不限于第一电阻R1、第二电阻R2、第一场效应管Q1、第二场效应管Q2、第一电流源A1、第三电阻R3和第四电阻R4。其中,第一电阻R1的第一端(对应于提取模块102的第一端)连接发射模块101的第一端,第一电阻R1的第二端连接第一场效应管Q1的第一端,第二电阻R2的第一端(对应于提取模块102的第二端)连接发射模块101的第二端,第二电阻R2的第二端连接第二场效应管Q2的第一端,第一场效应管Q1的第二端(对应于提取模块102的第三端)分别与第三电阻R3的第一端、计算单元1022的第一端和计算单元1022的第二端相连接,第一场效应管Q1的第三端连接第一电流源A1的第一端,第一电流源A1的第二端接地,第三电阻R3的第二端连接电源(VDD),第二场效应管Q2的第二端(对应于提取模块102的第四端)分别与第四电阻R4的第一端、计算单元1022的第三端和计算单元1022的第四端相连接,第二场效应管Q2的第三端连接第一电流源A1的第一端,第四电阻R4的第二端连接电源(VDD)。
可选地,本公开实施例中第一场效应管Q1和第二场效应管Q2均为NMOS管,则第一场效应管Q1的第一端为NMOS管的栅极(g),第一场效应管Q1的第二端为NMOS管的漏极(d),第一场效应管Q1的第三端为NMOS管的源极(s),以及第二场效应管Q2的第一端为NMOS管的栅极(g),第二场效应管Q2的第二端为NMOS管的漏极(d),第二场效应管Q2的第三端为NMOS管的源极(s)。
再如,提取模块102中计算单元1022可以包括但不限于第三场效应管Q3、第四场效应管Q4、第二电流源A2、第五场效应管Q5、第六场效应管Q6和第三电流源A3。其中,第三场效应管Q3的第一端连接转换单元1021的第三端,第三场效应管Q3的第二端连接发射模块101的第三端(FCTX_IN1),第三场效应管Q3的第三端连接第二电流源A2的第一端,第二电流源A2的第二端接地;第四场效应管Q4的第一端连接转换单元1021的第四端,第四场效应管Q4的第二端连接发射模块101的第四端(FCTX_IP1),第四场效应管Q4的第三端连接第二电流源A2的第一端;第五场效应管Q5的第一端连接转换单元1021的第三端,第五场效应管Q5的第二端连接发射模块101的第五端(FCTX_IN2),第五场效应管Q5的第三端连接第三电流源A3的第一端,第三电流源A3的第二端接地;以及,第六场效应管Q6的第一端连接转换单元1021的第四端,第六场效应管Q6的第二端连接发射模块101的第六端(FCTX_IP2),第六场效应管Q6的第三端连接第三电流源A3的第一端。
可选地,本公开实施例中第三场效应管Q3、第四场效应管Q4、第五场效应管Q5和第六场效应管Q6均为NMOS管,则第三场效应管Q3的第一端为NMOS管的漏极(d),第三场效应管Q3的第二端为NMOS管的栅极(g),第三场效应管Q3的第三端为NMOS管的源极(s);第四场效应管Q4的第一端为NMOS管的漏极(d),第四场效应管Q4的第二端为NMOS管的栅极(g),第四场效应管Q4的第三端为NMOS管的源极(s);第五场效应管Q5的第一端为NMOS管的漏极(d),第五场效应管Q5的第二端为NMOS管的栅极(g),第五场效应管Q5的第三端为NMOS管的源极(s);以及,第六场效应管Q6的第一端为NMOS管的漏极(d),第六场效应管Q6的第二端为NMOS管的栅极(g),第六场效应管Q6的第三端为NMOS管的源极(s)。
又如,发射模块101可以包括第七场效应管Q7、第五电阻R5、第六电阻R6、第八场效应管Q8、第九场效应管Q9、第七电阻R7、第八电阻R8、第十场效应管Q10、第十一场效应管Q11、第九电阻R9、第十电阻R10、第十二场效应管Q12、第十三场效应管Q13、第十一电阻R11、第十二电阻R12和第十四场效应管Q14。其中,第七场效应管Q7的第一端连接电源(VDD),第七场效应管Q7的第二端接入第一路子正向高速差分信号(通过FCTX_IN1端脚),第七场效应管Q7的第三端连接第五电阻R5的第一端,第五电阻R5的第二端分别与第六电阻R6的第一端和发射模块101的第一端(FCH_TX_OP)相连接,第六电阻R6的第二端连接第八场效应管Q8的第一端,第八场效应管Q8的第二端连接第七场效应管Q7的第二端,第八场效应管Q8的第三端接地;第九场效应管Q9的第一端连接电源(VDD),第九场效应管Q9的第二端接入第二路子正向高速差分信号(通过FCTX_IN2端脚),第九场效应管Q9的第三端连接第七电阻R7的第一端,第七电阻R7的第二端分别与第八电阻R8的第一端和发射模块101的第一端(FCH_TX_OP)相连接,第八电阻R8的第二端连接第十场效应管Q10的第一端,第十场效应管Q10的第二端连接第九场效应管Q9的第二端,第十场效应管Q10的第三端接地。
而第十一场效应管Q11的第一端连接电源(VDD),第十一场效应管Q11的第二端接入第三路子正向高速差分信号(通过FCTX_IP1端脚),第十一场效应管Q11的第三端连接第九电阻R9的第一端,第九电阻R9的第二端分别与第十电阻R10的第一端和发射模块101的第二端(FCH_TX_ON)相连接,第十电阻R10的第二端连接第十二场效应管Q12的第一端,第十二场效应管Q12的第二端连接第十一场效应管Q11的第二端,第十二场效应管Q12的第三端接地;以及,第十三场效应管Q13的第一端连接电源(VDD),第十三场效应管Q13的第二端接入第四路子正向高速差分信号(通过FCTX_IP2端脚),第十三场效应管Q13的第三端连接第十一电阻R11的第一端,第十一电阻R11的第二端分别与第十二电阻R12的第一端和发射模块101的第二端(FCH_TX_ON)相连接,第十二电阻R12的第二端连接第十四场效应管Q14的第一端,第十四场效应管Q14的第二端连接第十三场效应管Q13的第二端,第十四场效应管Q14的第三端接地。
可选地,本公开实施例中第七场效应管Q7、第九场效应管Q9、第十一场效应管Q11和第十三场效应管Q13均为PMOS管,而第八场效应管Q8、第十场效应管Q10、第十二场效应管Q12和第十四场效应管Q14均为NMOS管。此时,第七场效应管Q7的第一端为PMOS管的源极(s),第七场效应管Q7的第二端为PMOS管的栅极(g),第七场效应管Q7的第三端为PMOS管的漏极(d);第八场效应管Q8的第一端为NMOS管的漏极(d),第八场效应管Q8的第二端为NMOS管的栅极(g),第八场效应管Q8的第三端为NMOS管的源极(s);第九场效应管Q9的第一端为PMOS管的源极(s),第九场效应管Q9的第二端为PMOS管的栅极(g),第九场效应管Q9的第三端为PMOS管的漏极(d);第十场效应管Q10的第一端为NMOS管的漏极(d),第十场效应管Q10的第二端为NMOS管的栅极(g),第十场效应管Q10的第三端为NMOS管的源极(s)。
而第十一场效应管Q11的第一端为PMOS管的源极(s),第十一场效应管Q11的第二端为PMOS管的栅极(g),第十一场效应管Q11的第三端为PMOS管的漏极(d);第十二场效应管Q12的第一端为NMOS管的漏极(d),第十二场效应管Q12的第二端为NMOS管的栅极(g),第十二场效应管Q12的第三端为NMOS管的源极(s);以及,第十三场效应管Q13的第一端为PMOS管的源极(s),第十三场效应管Q13的第二端为PMOS管的栅极(g),第十三场效应管Q13的第三端为PMOS管的漏极(d);第十四场效应管Q14的第一端为NMOS管的漏极(d),第十四场效应管Q14的第二端为NMOS管的栅极(g),第十四场效应管Q14的第三端为NMOS管的源极(s)。
另如,接收模块103中滤波放大单元1031可以包括但不限于第十三电阻R13、第一电容C1、第十四电阻R14和第二电容C2。其中,第十三电阻R13的第一端(对应于接收模块103的第一端)连接提取模块102的第三端,第十三电阻R13的第二端分别与第一电容C1的第一端和接收模块103的第一输出端(RCH_ON)相连接,第一电容C1的第二端接地,而第十四电阻R14的第一端(对应于接收模块103的第二端)连接提取模块102的第四端,第十四电阻R14的第二端分别与第二电容C2的第一端和接收模块103的第二输出端(RCH_OP)相连接,第二电容C2的第二端接地。
下面结合图7,对本公开实施例提供的全双工发射接收电路100的工作过程进行说明。首先,正向高速差分信号通过PAM4架构电路输出到芯片端脚FCH_TX_OP和FCH_TX_ON上,同时该芯片端脚还会接收到从解串电路芯片端发送过来的反向低速差分信号;其次,将该芯片端脚上的混合差分信号通过第一电阻R1和第二电阻R2分别发送到第一场效应管Q1的栅极和第二场效应管Q2的栅极,由于第一场效应管Q1和第二场效应管Q2的漏极输出既有正向高速差分信号分量,还有反向低速差分信号分量,此时通过第三场效应管Q3、第四场效应管Q4、第五场效应管Q5和第六场效应管Q6将正向高速差分信号分量减去,得到只包含接收到的从解串电路芯片端发送过来的反向低速差分信号分量;进而,再通过第十三电阻R13、第一电容C1、第十四电阻R14和第二电容C2将恢复出来的反向低速差分信号分量进行滤波和放大处理,便可以实现全双工通信。
作为另一方面,本公开实施例还提供了一种串行电路芯片。如图8所示,该串行电路芯片200可以包括但不限于图3~图7对应实施例中的基于PAM4架构的全双工发射接收电路100。
作为再一方面,本公开实施例还提供了一种电子设备。如图9所示,该电子设备300可以包括解串电路芯片301、传输媒体302以及图8对应实施例中串行电路芯片200。其中,传输媒体302设置在解串电路芯片301与串行电路芯片200之间,比如该传输媒体302可以为屏蔽双绞线或者同轴电缆等。
作为又一方面,本公开实施例还提供了一种车辆。如图10所示,该车辆400可以包括图9对应实施例中的电子设备300。
本公开实施例提供了一种基于PAM4架构的全双工发射接收电路、串行电路芯片、电子设备及车辆,通过在四级脉冲放大调制电路架构的基础上增加提取模块和接收模块,进而该提取模块可以从发射模块发射的混合差分信号中提取出反向低速差分信号分量,并向接收模块输出,由此能够在单通道上实现全双工通信,结构简单,便于广泛应用,同时大幅降低了制造成本。
以上实施例的各技术特征可以进行任意的组合,为使描述简洁,未对上述实施例中的各个技术特征所有可能的组合都进行描述,然而,只要这些技术特征的组合不存在矛盾,都应当认为是本说明书记载的范围。
以上实施例仅表达了本公开的几种实施方式,其描述较为具体和详细,但并不能因此而理解为对发明专利范围的限制。应当指出的是,对于本领域的普通技术人员来说,在不脱离本公开构思的前提下,还可以做出若干变形和改进,这些都属于本公开的保护范围。
Claims (9)
1.一种全双工发射接收电路,其特征在于,所述全双工发射接收电路包括发射模块、提取模块和接收模块,所述发射模块为四级脉冲放大调制架构;
所述发射模块的第一端与所述提取模块的第一端连接,所述发射模块的第二端与所述提取模块的第二端连接,所述提取模块的第三端与所述接收模块的第一端连接,所述提取模块的第四端与所述接收模块的第二端连接;
所述发射模块被配置为发射混合差分信号,所述混合差分信号包括正向高速差分信号和反向低速差分信号;
所述提取模块被配置为从所述混合差分信号中提取出反向低速差分信号分量,并将所述反向低速差分信号分量输出至所述接收模块;
所述发射模块包括第七场效应管、第五电阻、第六电阻、第八场效应管、第九场效应管、第七电阻、第八电阻、第十场效应管、第十一场效应管、第九电阻、第十电阻、第十二场效应管、第十三场效应管、第十一电阻、第十二电阻和第十四场效应管;
所述第七场效应管的第一端连接电源,所述第七场效应管的第二端接入第一路子正向高速差分信号,所述第七场效应管的第三端连接所述第五电阻的第一端,所述第五电阻的第二端分别与所述第六电阻的第一端和所述发射模块的第一端相连接,所述第六电阻的第二端连接所述第八场效应管的第一端,所述第八场效应管的第二端连接所述第七场效应管的第二端,所述第八场效应管的第三端接地,所述第九场效应管的第一端连接电源,所述第九场效应管的第二端接入第二路子正向高速差分信号,所述第九场效应管的第三端连接所述第七电阻的第一端,所述第七电阻的第二端分别与所述第八电阻的第一端和所述发射模块的第一端相连接,所述第八电阻的第二端连接所述第十场效应管的第一端,所述第十场效应管的第二端连接所述第九场效应管的第二端,所述第十场效应管的第三端接地,
所述第十一场效应管的第一端连接电源,所述第十一场效应管的第二端接入第三路子正向高速差分信号,所述第十一场效应管的第三端连接所述第九电阻的第一端,所述第九电阻的第二端分别与所述第十电阻的第一端和所述发射模块的第二端相连接,所述第十电阻的第二端连接所述第十二场效应管的第一端,所述第十二场效应管的第二端连接所述第十一场效应管的第二端,所述第十二场效应管的第三端接地,所述第十三场效应管的第一端连接电源,所述第十三场效应管的第二端接入第四路子正向高速差分信号,所述第十三场效应管的第三端连接所述第十一电阻的第一端,所述第十一电阻的第二端分别与所述第十二电阻的第一端和所述发射模块的第二端相连接,所述第十二电阻的第二端连接所述第十四场效应管的第一端,所述第十四场效应管的第二端连接所述第十三场效应管的第二端,所述第十四场效应管的第三端接地。
2.根据权利要求1所述的全双工发射接收电路,其特征在于,所述提取模块包括转换单元和计算单元;
所述转换单元的第一端连接所述发射模块的第一端,所述转换单元的第二端连接所述发射模块的第二端,所述转换单元的第三端分别与所述计算单元的第一端、所述计算单元的第二端和所述接收模块的第一端相连接,所述转换单元的第四端分别与所述计算单元的第三端、所述计算单元的第四端和所述接收模块的第二端相连接,所述计算单元的第五端连接所述发射模块的第三端,所述计算单元的第六端连接所述发射模块的第四端,所述计算单元的第七端连接所述发射模块的第五端,所述计算单元的第八端连接所述发射模块的第六端;
所述转换单元被配置为将所述混合差分信号转换为正向高速差分信号分量和所述反向低速差分信号分量后输出至所述计算单元;
所述计算单元被配置为将所述正向高速差分信号分量和所述反向低速差分信号分量中的所述正向高速差分信号分量去除,得到所述反向低速差分信号分量。
3.根据权利要求2所述的全双工发射接收电路,其特征在于,所述转换单元包括第一电阻、第二电阻、第一场效应管、第二场效应管、第一电流源、第三电阻和第四电阻;
所述第一电阻的第一端连接所述发射模块的第一端,所述第一电阻的第二端连接所述第一场效应管的第一端,所述第二电阻的第一端连接所述发射模块的第二端,所述第二电阻的第二端连接所述第二场效应管的第一端,所述第一场效应管的第二端分别与所述第三电阻的第一端、所述计算单元的第一端和所述计算单元的第二端相连接,所述第一场效应管的第三端连接所述第一电流源的第一端,所述第一电流源的第二端接地,所述第三电阻的第二端连接电源,所述第二场效应管的第二端分别与所述第四电阻的第一端、所述计算单元的第三端和所述计算单元的第四端相连接,所述第二场效应管的第三端连接所述第一电流源的第一端,所述第四电阻的第二端连接电源。
4.根据权利要求2所述的全双工发射接收电路,其特征在于,所述计算单元包括第三场效应管、第四场效应管、第二电流源、第五场效应管、第六场效应管和第三电流源;
所述第三场效应管的第一端连接所述转换单元的第三端,所述第三场效应管的第二端连接所述发射模块的第三端,所述第三场效应管的第三端连接所述第二电流源的第一端,所述第二电流源的第二端接地,所述第四场效应管的第一端连接所述转换单元的第四端,所述第四场效应管的第二端连接所述发射模块的第四端,所述第四场效应管的第三端连接所述第二电流源的第一端,所述第五场效应管的第一端连接所述转换单元的第三端,所述第五场效应管的第二端连接所述发射模块的第五端,所述第五场效应管的第三端连接所述第三电流源的第一端,所述第三电流源的第二端接地,所述第六场效应管的第一端连接所述转换单元的第四端,所述第六场效应管的第二端连接所述发射模块的第六端,所述第六场效应管的第三端连接所述第三电流源的第一端。
5.根据权利要求1所述的全双工发射接收电路,其特征在于,所述第七场效应管、所述第九场效应管、所述第十一场效应管和所述第十三场效应管为PMOS管,所述第八场效应管、所述第十场效应管、所述第十二场效应管和所述第十四场效应管为NMOS管。
6.根据权利要求1所述的全双工发射接收电路,其特征在于,所述接收模块包括滤波放大单元;
所述滤波放大单元的第一端连接所述提取模块的第三端,所述滤波放大单元的第二端连接所述提取模块的第四端;
所述滤波放大单元被配置为对所述反向低速差分信号分量进行滤波和放大。
7.一种串行电路芯片,其特征在于,所述串行电路芯片包括权利要求1至6中任意一项所述的全双工发射接收电路。
8.一种电子设备,其特征在于,所述电子设备包括解串电路芯片、传输媒体以及权利要求7所述的串行电路芯片,其中所述传输媒体设置在所述解串电路芯片与所述串行电路芯片之间。
9.一种车辆,其特征在于,所述车辆包括权利要求8所述的电子设备。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210943783.1A CN115296688B (zh) | 2022-08-08 | 2022-08-08 | 全双工发射接收电路、串行电路芯片、电子设备及车辆 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202210943783.1A CN115296688B (zh) | 2022-08-08 | 2022-08-08 | 全双工发射接收电路、串行电路芯片、电子设备及车辆 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115296688A CN115296688A (zh) | 2022-11-04 |
CN115296688B true CN115296688B (zh) | 2023-10-13 |
Family
ID=83828788
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202210943783.1A Active CN115296688B (zh) | 2022-08-08 | 2022-08-08 | 全双工发射接收电路、串行电路芯片、电子设备及车辆 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115296688B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN117081620B (zh) * | 2023-10-13 | 2023-12-19 | 慷智集成电路(上海)有限公司 | 全双工发射接收电路、串行电路芯片、电子设备及车辆 |
CN117856816A (zh) * | 2024-01-19 | 2024-04-09 | 慷智集成电路(上海)有限公司 | 全双工发射接收电路、串行电路芯片、电子设备及车辆 |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1137710A (zh) * | 1995-06-05 | 1996-12-11 | 三菱电机株式会社 | 发射-接收机 |
CN101997668A (zh) * | 2009-08-21 | 2011-03-30 | 美士美积体产品公司 | 用于在全双工差分串行链路上传送数据的系统及方法 |
US8737278B1 (en) * | 2011-11-17 | 2014-05-27 | Applied Micro Circuits Corporation | Full duplex wire-line transceiver with echo cancellation line driver |
JP2014143687A (ja) * | 2014-02-04 | 2014-08-07 | Sony Espana Sa | 受信装置および信号受信方法 |
CN109379103A (zh) * | 2018-12-18 | 2019-02-22 | 珠海泰芯半导体有限公司 | 一种射频前端电路 |
CN111835412A (zh) * | 2020-07-22 | 2020-10-27 | 深圳市迅特通信技术有限公司 | 一种pam4光模块、测试装置及系统 |
CN112994798A (zh) * | 2021-02-08 | 2021-06-18 | 天津大学 | 一种用于高速光互连的pam4发射机驱动电路 |
CN113517899A (zh) * | 2020-04-10 | 2021-10-19 | 三星电子株式会社 | 接收器以及操作接收器的方法 |
CN114553238A (zh) * | 2022-03-01 | 2022-05-27 | 武汉中旗生物医疗电子有限公司 | Tgc驱动电路、装置及设备 |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100691378B1 (ko) * | 2005-06-21 | 2007-03-09 | 삼성전자주식회사 | 저전압 차동 신호용 송신기와 그를 이용한 반이중 송수신기 |
JP5578070B2 (ja) * | 2010-12-24 | 2014-08-27 | ソニー株式会社 | 全二重伝送回路、及び電子機器 |
WO2019155582A1 (ja) * | 2018-02-08 | 2019-08-15 | 株式会社ソシオネクスト | 増幅回路、加算回路、受信回路及び集積回路 |
-
2022
- 2022-08-08 CN CN202210943783.1A patent/CN115296688B/zh active Active
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1137710A (zh) * | 1995-06-05 | 1996-12-11 | 三菱电机株式会社 | 发射-接收机 |
CN101997668A (zh) * | 2009-08-21 | 2011-03-30 | 美士美积体产品公司 | 用于在全双工差分串行链路上传送数据的系统及方法 |
US8737278B1 (en) * | 2011-11-17 | 2014-05-27 | Applied Micro Circuits Corporation | Full duplex wire-line transceiver with echo cancellation line driver |
JP2014143687A (ja) * | 2014-02-04 | 2014-08-07 | Sony Espana Sa | 受信装置および信号受信方法 |
CN109379103A (zh) * | 2018-12-18 | 2019-02-22 | 珠海泰芯半导体有限公司 | 一种射频前端电路 |
CN113517899A (zh) * | 2020-04-10 | 2021-10-19 | 三星电子株式会社 | 接收器以及操作接收器的方法 |
CN111835412A (zh) * | 2020-07-22 | 2020-10-27 | 深圳市迅特通信技术有限公司 | 一种pam4光模块、测试装置及系统 |
CN112994798A (zh) * | 2021-02-08 | 2021-06-18 | 天津大学 | 一种用于高速光互连的pam4发射机驱动电路 |
CN114553238A (zh) * | 2022-03-01 | 2022-05-27 | 武汉中旗生物医疗电子有限公司 | Tgc驱动电路、装置及设备 |
Non-Patent Citations (3)
Title |
---|
"An Energy-Efficient 3Gb/s PAM4 Full-Duplex Transmitter With 2-Tap Feed Forward Equalizer";Shraman Mukherjee 等;《IEEE Transactions on Circuits and Systems II: Express Briefs》;全文 * |
"千兆以太网的SerDes接口电路设计";朱佳;《中国优秀硕士学位论文全文数据库》;全文 * |
"基于LVDS高速串行数据传输的接收系统研究和设计";彭鼎之;《中国学位论文全文数据库》;全文 * |
Also Published As
Publication number | Publication date |
---|---|
CN115296688A (zh) | 2022-11-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN115296688B (zh) | 全双工发射接收电路、串行电路芯片、电子设备及车辆 | |
CN115296687B (zh) | 全双工发射接收电路、串行电路芯片、电子设备及车辆 | |
CN115296689B (zh) | 全双工发射接收电路、串行电路芯片、电子设备及车辆 | |
CN115296783B (zh) | 全双工发射接收电路、解串电路芯片、电子设备及车辆 | |
CN115296690B (zh) | 全双工发射接收电路、解串电路芯片、电子设备及车辆 | |
CN117081620B (zh) | 全双工发射接收电路、串行电路芯片、电子设备及车辆 | |
CN115314069B (zh) | 全双工发射接收电路、解串电路芯片、电子设备及车辆 | |
US9009379B1 (en) | Communicating with MIPI-compliant devices using non-MIPI interfaces | |
US9548853B2 (en) | Asymmetric full duplex communication including device power communication | |
CN117040562B (zh) | 全双工发射接收电路、串行器、解串器及车辆 | |
US9240878B2 (en) | Apparatus, method and system for asymmetric, full-duplex communication | |
CN117914345A (zh) | 全双工发射接收电路、解串电路芯片、电子设备及车辆 | |
CN117856815A (zh) | 全双工发射接收电路、串行电路芯片、电子设备及车辆 | |
CN117938192A (zh) | 全双工发射接收电路、解串电路芯片、电子设备及车辆 | |
CN117856816A (zh) | 全双工发射接收电路、串行电路芯片、电子设备及车辆 | |
CN117914344A (zh) | 全双工发射接收电路、解串电路芯片、电子设备及车辆 | |
JP5951160B2 (ja) | バースト信号受信回路 | |
CN206658201U (zh) | 一种多功能混传双工收发设备 | |
CN106488152B (zh) | 遥感ccd相机高速差分信号转换电路 | |
WO1997050200A1 (fr) | Dispositif emetteur de signaux numeriques | |
EP2660990B1 (en) | Asymmetric full duplex communication with high tolerance for coax characteristic impedance | |
US20120263184A1 (en) | Baseband ethernet extender | |
CN117895940A (zh) | 兼容单端输入和双端输入的接收电路及芯片、电子设备 | |
CN110572603B (zh) | 一种硬盘录像机 | |
CN107766278B (zh) | 一种兼容直流/交流耦合的高速串行接口接收机前端电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information |
Address after: Room 409, Building 2, No. 2966 Jinke Road, Pudong New Area, Shanghai, August 2012 Applicant after: Kangzhi integrated circuit (Shanghai) Co.,Ltd. Address before: 201208 Room 302, building 1, No. 2966, Jinke Road, China (Shanghai) pilot Free Trade Zone, Huangpu District, Shanghai Applicant before: Kangzhi integrated circuit (Shanghai) Co.,Ltd. |
|
CB02 | Change of applicant information | ||
GR01 | Patent grant | ||
GR01 | Patent grant |