CN113517899A - 接收器以及操作接收器的方法 - Google Patents

接收器以及操作接收器的方法 Download PDF

Info

Publication number
CN113517899A
CN113517899A CN202110254858.0A CN202110254858A CN113517899A CN 113517899 A CN113517899 A CN 113517899A CN 202110254858 A CN202110254858 A CN 202110254858A CN 113517899 A CN113517899 A CN 113517899A
Authority
CN
China
Prior art keywords
receiver
amplifier
input
coil circuit
receive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110254858.0A
Other languages
English (en)
Other versions
CN113517899B (zh
Inventor
刘雄
希普·范姆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN113517899A publication Critical patent/CN113517899A/zh
Application granted granted Critical
Publication of CN113517899B publication Critical patent/CN113517899B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45475—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using IC blocks as the active amplifying circuit
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02H—EMERGENCY PROTECTIVE CIRCUIT ARRANGEMENTS
    • H02H9/00—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection
    • H02H9/04—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage
    • H02H9/045—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere
    • H02H9/046—Emergency protective circuit arrangements for limiting excess current or voltage without disconnection responsive to excess voltage adapted to a particular application and not provided for elsewhere responsive to excess voltage appearing at terminals of integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
    • H03F3/45973—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedback circuit
    • H03F3/45977—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedback circuit using switching means, e.g. sample and hold
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
    • H03F3/45991—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using balancing means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H7/00—Multiple-port networks comprising only passive electrical elements as network components
    • H03H7/38—Impedance-matching networks
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/06—Receivers
    • H04B1/16—Circuits
    • H04B1/18—Input circuits, e.g. for coupling to an antenna or a transmission line
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B3/00—Line transmission systems
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0292—Arrangements specific to the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0298—Arrangement for terminating transmission lines
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/222—A circuit being added at the input of an amplifier to adapt the input impedance of the amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/231—Indexing scheme relating to amplifiers the input of an amplifier can be switched on or off by a switch to amplify or not an input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45048—Calibrating and standardising a dif amp
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45616—Indexing scheme relating to differential amplifiers the IC comprising more than one switch, which are not cross coupled

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)

Abstract

公开了一种接收器以及操作接收器的方法。所述接收器包括：第一T线圈电路，在所述接收器的输入处并且被配置为接收输入信号；终端阻抗，连接到第一T线圈电路并且被配置为匹配连接到第一T线圈电路的传输线的阻抗；以及放大器，包括第一输入和第二输入，并且被配置为放大第一输入和第二输入处的差分信号；校准开关，连接到放大器并且被配置为将放大器的第一输入和第二输入选择性地电连接或电断开；以及第一接收开关，被配置为将第一T线圈电路的中心节点和放大器选择性地电连接或电断开。

Description

接收器以及操作接收器的方法
本申请要求于2020年4月10日提交的第63/008,283号美国临时申请(具有T线圈和自动调零开关的直流耦合SERDES接收器)的优先权和权益，所述美国临时申请的全部内容通过引用包含于此。
本申请还涉及与本申请同日提交的题为“具有引脚共享的SERDES”的美国专利申请(代理人案卷号188039(303927-00193))，所述美国专利申请要求于2020年4月10日提交的第63/008,265号美国临时专利申请(“具有TX和RX引脚共享的SERDES”)的优先权和权益，所述美国专利申请的全部内容通过引用明确地包含于此。
技术领域
本公开的实施例的方面总体涉及数据通信系统。
背景技术
随着蜂窝标准发展，蜂窝收发器与蜂窝调制解调器之间的数据连接速度正变得越来越高。收发器与调制解调器之间的传统并行连接在速度方面被限制为每条导线约2Gbps。为了支持收发器与调制解调器之间的32Gbps连接，可能需要一个方向上的多于16条导线，这转化为利用多于32条导线来建立双向通信。因为这样大量的高速导线难以扇出并布线到空间受限的板上，所以这在板设计中呈现一个主要问题。为了减少导线的数量，并行接口可被替换为高速串行器/解串器(SERDES)。
SERDES是通常用于通过通道传输高速数据的功能块。SERDES块将并行数据转换为串行数据，反之亦然，并且SERDES块通常用于通过单条线或差分对传输并行数据，以减少输入/输出(I/O)引脚和互连的数量。在高速双向通信中，每个方向利用两条导线来实现差分信令，并且因此最少四条导线被使用。
以上在该背景技术部分中公开的信息仅用于促进对本公开的理解，因此，它可包含不形成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的实施例的方面针对一种接收器，所述接收器能够在维持适当的输入阻抗的同时校准接收器放大器，并且具有改进的输入匹配和回波损耗。
根据本公开的一些实施例，提供了一种接收器，所述接收器包括：第一T线圈电路，在所述接收器的输入处并且被配置为接收输入信号；终端阻抗，连接到第一T线圈电路并且被配置为匹配连接到第一T线圈电路的传输线的阻抗；以及放大器，包括第一输入和第二输入，并且被配置为放大第一输入和第二输入处的差分信号；校准开关，连接到放大器并且被配置为将放大器的第一输入和第二输入选择性地电连接或电断开；以及第一接收开关，被配置为将第一T线圈电路的中心节点和放大器选择性地电连接或电断开。
在一些实施例中，第一接收开关被配置为：当被激活时将放大器的第一输入电连接到第一T线圈电路的中心节点，并且当被去激活时将放大器的第一输入与第一T线圈电路的中心节点电断开。
在一些实施例中，第一T线圈电路包括：在中心节点处连接在一起的第一电感器和第二电感器。
在一些实施例中，第一T线圈电路具有第一端和第二端，第一电感器连接在第一端与中心节点之间，第二电感器连接在第二端与中心节点之间，第一T线圈电路被配置为在第一输入处接收输入信号，并且终端阻抗连接到第一T线圈电路的第二端。
在一些实施例中，第一T线圈电路的中心节点连接到静电放电(ESD)保护二极管。
在一些实施例中，所述接收器还包括：控制器，被配置为控制校准开关和第一接收开关的激活状态和去激活状态。
在一些实施例中，控制器被配置为：将所述接收器的模式识别为校准模式；以及响应于所述识别，激活校准开关并使第一接收开关去激活。
在一些实施例中，控制器被配置为：将所述接收器的模式识别为接收模式；以及响应于所述识别，使校准开关去激活并激活第一接收开关。
在一些实施例中，控制器被配置为：当所述接收器在校准模式下时将放大器与第一T线圈电路电隔离。
在一些实施例中，所述接收器还包括：第二T线圈电路，在所述接收器的输入处；第二接收开关，被配置为将第二T线圈电路和放大器选择性地电连接或电断开。
在一些实施例中，第一T线圈电路和第二T线圈电路被配置为接收差分输入信号。
在一些实施例中，放大器被配置为：当所述接收器在接收模式下时对从第一T线圈电路和第二T线圈电路的中心节点输出的差分信号进行放大。
根据本公开的一些实施例，提供了一种接收器，所述接收器包括：一对T线圈电路，在所述接收器的输入处并且被配置为接收输入信号；终端阻抗，连接到所述一对T线圈电路并且被配置为匹配连接到所述一对T线圈电路的传输线的阻抗；以及放大器，包括第一输入和第二输入，并且被配置为放大第一输入和第二输入处的差分信号；校准开关，连接到放大器并且被配置为将放大器的第一输入和第二输入选择性地电连接或电断开；以及一对接收开关，被配置为将所述一对T线圈电路的中心节点和放大器选择性地电连接或电断开。
在一些实施例中，所述一对T线圈电路中的每个T线圈电路包括：在中心节点中的中心节点处连接在一起的第一电感器和第二电感器。
在一些实施例中，所述一对接收开关被配置为：当被激活时将放大器的第一输入和第二输入电连接到所述一对T线圈电路的中心节点，并且当被去激活时将放大器的第一输入和第二输入与所述一对T线圈电路的中心节点电断开。
在一些实施例中，所述接收器还包括：控制器，被配置为当所述接收器在接收模式下时将放大器电连接到所述一对T线圈电路。
在一些实施例中，所述接收器还包括：控制器，被配置为当所述接收器在校准模式下时将放大器与所述一对T线圈电路电隔离。
根据本公开的一些实施例，提供了一种操作接收器的方法，所述方法包括：将接收器的模式识别为校准模式或接收模式；以及响应于将模式识别为校准模式：激活接收器的校准开关以将接收器的放大器的输入电连接在一起，以使得能够测量接收器的放大器的偏移电压；以及使接收器的接收开关去激活以将放大器与接收器的输入处的T线圈电路电隔离，T线圈电路被配置为接收输入信号；以及响应于将模式识别为接收模式：使校准开关去激活以电断开放大器的输入；以及激活接收开关，以将放大器电连接到T线圈电路的中心节点并且使放大器能够放大T线圈电路的输出处的信号。
在一些实施例中，接收开关被配置为：当被激活时将放大器的输入电连接到T线圈电路的中心节点，并且当被去激活时将放大器的输入与T线圈电路的中心节点电断开。
在一些实施例中，T线圈电路包括连接在第一端与中心节点之间的第一电感器、以及连接在中心节点与第二端之间的第二电感器，其中，T线圈电路被配置为在第一输入处接收输入信号，并且其中，终端阻抗连接到T线圈电路的第二端。
附图说明
附图与说明书一起示出本公开的示例实施例，并且附图与描述一起用于解释本公开的原理。
图1是示出根据本公开的一些实施例的利用SERDES的数据传输系统的示意图。
图2A是根据本公开的一些实施例的接收器的示意图。
图2B是根据本公开的一些实施例的当在校准模式下时的接收器的示意图。
图2C是根据本公开的一些实施例的当在接收模式下时的接收器的示意图。
图3A是根据本公开的一些实施例的具有利用收发器参与双向通信的两个通信模块的半双工系统的示意图。
图3B示出图3A的半双工通信链路上的时分双工的示例。
图4是根据本公开的一些实施例的收发器的示意图。
图5是根据本公开的一些实施例的能够校准的收发器的示意图。
图6A示出根据本公开的一些实施例的当在校准模式和接收模式下时的收发器的半电路。
图6B示出根据本公开的一些实施例的当在发送模式下时的收发器的半电路。
图7是示出根据本公开的一些实施例的可变电阻器的示意图。
具体实施方式
以下阐述的具体实施方式意在作为根据本公开提供的接收器和收发器以及操作接收器和收发器的方法的示例实施例的描述，并且不意在表示本公开可被构造或利用的唯一形式。描述结合示出的实施例阐述本公开的特征。然而，应当理解，相同或等同的功能和结构可通过也意在包含在公开的范围内的不同实施例来实现。如在此其他地方所示，相同的元件标号意在指示相同的元件或特征。
本公开的方面针对一种接收器，所述接收器能够校准放大器108的偏移电压，而不影响接收器的输入阻抗，并且不会不利地影响通过传输线连接到接收器的发送器。根据一些实施例，接收器在信号路径中利用大(例如，大尺寸)且低导通电阻的接收开关，接收开关连接到接收器的输入处的T线圈电路的中心节点，并且因此不影响接收器的输入阻抗。接收器的特定配置还改善输入匹配并减小(例如，最小化)回波损耗。
图1是示出根据本公开的一些实施例的利用SERDES的数据传输系统的示意图。
根据一些实施例，SERDES(串行器/解串器)1包括并行入串行出(PISO)块20(也称为串行器或并行到串行转换器)和串行入并行出(SIPO)块(也称为解串器或串行到并行转换器)。PISO块20从源(例如，外部电路)接收并行数据(例如，高速并行数据)，将并行数据转换为串行数据(例如，经由复用器/移位寄存器22)，并经由前端发送器(此后称为“发送器”)通过传输线(例如，一对导体)30发送串行数据。传输线30可以是有损且有噪声的通道，并且发送器可充分放大串行数据以确保信号可在传输线的另一端被适当地接收。在一些示例中，传输线30可以是印刷电路板中的导线/走线(trace)。
SIPO块10经由接收器前端(此后称为“接收器”)接收并放大来自传输线30的衰减信号。接收的信号可通过干净时钟(clean clock)被采样以减小(例如，移除)噪声，并且采样的接收的信号的相位可与明确定义的时钟相位对准。然后，SIPO块10(例如，经由解复用器12)将接收的信号转换为用于通过另外的电路进一步处理的并行数字信号。
图2A是根据本公开的一些实施例的接收器的示意图。
根据一些实施例，接收器(例如，SERDES接收器)100包括：在接收器的输入(INP和INN)处(例如，在差分输入处)的第一T线圈电路102和第二T线圈电路104、连接到(例如，固定地连接到)第一T线圈电路102和第二T线圈电路104的终端阻抗(terminationimpedance)106、以及放大器(例如，差分增益放大器)108。在一些实施例中，接收器100还包括连接在放大器108的输入之间的校准开关110、用于将放大器108选择性地连接到第一T线圈电路102和第二T线圈电路104的第一接收开关112和第二接收开关114(例如，自动归零/隔离开关)、以及用于基于接收器100是在接收模式下还是在校准模式下来控制校准开关110和接收开关112和114的激活状态和去激活状态的控制器120。
第一T线圈电路102具有：连接在输入与第一中心节点CNP之间的第一-1电感器LP1、以及连接在第一中心节点CNP与输出之间的第二-1电感器LP2，第二T线圈电路104具有：连接在输入与第二中心节点CNN之间的第一-2电感器LN1、以及连接在第二中心节点CNN与输出之间的第二-2电感器LN2。根据一些示例，第一-1电感器LP1和第二-1电感器LP2可以是耦合的电感器，并且第一-2电感器LN1和第二-2电感器LN2也可以是耦合的电感器。第一T线圈电路102的第一输入INP和第二T线圈电路104的第二输入INN可表示接收器100的差分输入，并且经由传输线(例如，差分传输线)30接收输入数据。在一些实施例中，第一T线圈电路102和第二T线圈电路104的输出连接到终端阻抗106(例如，其间没有任何开关元件)。终端阻抗106被配置为匹配连接到第一T线圈电路102和第二T线圈电路104的传输线30的阻抗，并且终端阻抗106可包括分别连接到第一T线圈电路102的输出和第二T线圈电路104的输出的第一电阻器RP和第二电阻器RN，并且还可包括在第一电阻器RP与第二电阻器RN之间的连接点处的公共电容器CCOM。第一T线圈电路102和第二T线圈电路104与终端阻抗106一起具有向外部(例如，向发送器200)呈现50欧姆阻抗、扩展信号带宽以及减小(例如，最小化)信号损耗的效果。在一些示例中，第一T线圈电路102和第二T线圈电路104的中心节点连接到用于静电放电(ESD)保护的一对大型ESD二极管。ESD二极管对输入呈现大的寄生负载，并且被表示为第一寄生电容器CESDP和第二寄生电容器CESDN。然而，第一T线圈电路102和第二T线圈电路104的期望的方面是它们的中心节点CNP和CNN对电容性负载不敏感，并且因此ESD二极管不会明显地影响信号带宽。
在一些示例中，第一电阻器RP和第二电阻器RN可以是大约50欧姆，公共电容器CCOM可以是大约1pF至大约10μF(取决于例如公共电容器是在片上实现还是在片外实现)，第一-1电感器Lp1、第一-2电感器LN1、第二-1电感器LP2和第二-2电感器LN2可以是大约50pH至大约10nH(取决于例如带宽和负载条件)。在一些示例中，开关110、112和114可使用晶体管(例如，金属氧化物场效应晶体管(MOSFET)(诸如，PMOS或NMOS晶体管))来实现。然而，发明的实施例不限于此，并且所述开关110、112和114可以以任何其他合适的方式被实现。
根据一些示例，放大器108可以是差分连续时间间隔线性均衡器(CTLE)，并且被配置为放大在其第一输入和第二输入处的差分信号。放大器108的差分性质允许其减小(例如，最小化)普通噪声(诸如，来自电源的噪声)。因此，接收器100的正分支和负分支可以是对称的。例如，第一T线圈电路102可与第二T线圈电路104可相同，并且第一电阻器RP和第二电阻器RN可相同。
放大器108可以是接收器100处的较大电路中的第一增益块。因此，因为偏移可能被放大器108和后续块放大并导致系统误差，所以期望减小(例如，最小化)任何输入参考的偏移电压VOFFSET。输入参考的偏移电压VOFFSET可能由各种不匹配(诸如，由于布局寄生效应、不均匀掺杂和/或光刻不匹配等引起的器件特性不匹配)引起。偏移电压VOFFSET可在几mV至数十mV的范围内。偏移电压VOFFSET被示出为图2A中的放大器108的输入之一的电压源。
在一些示例中，可通过使用自动调零技术或偏移消除来校正输入参考的偏移电压VOFFSET。然而，这两种方法都涉及将放大器108的两个输入电短路。在一些实施例中，当在校准模式下时，接收器100校准放大器108的偏移电压。
图2B是根据本公开的一些实施例的当在校准模式下时的接收器的示意图。
在一些实施例中，当控制器120(例如，经由来自外部源的校准/接收信号C/R)将接收器100的模式识别为校准模式时，控制器激活(例如，闭合)校准开关110以使放大器108的输入电短路(即，放大器108的两个输入的电压将是相同的电压)。由于放大器108的差分输入电压在该模式下有效地为零，因此放大器输出是通过将偏移电压VOFFSET与放大器增益ACTLE相乘所获得的值。在一些示例中，该输出电压由模数转换器(ADC)130数字化或存储在电容器中以用于数字或模拟偏移消除。由于放大器增益ACTLE是已知值，因此可在校准期间基于放大器108的输出电压容易地确定输入参考的偏移电压VOFFSET。
根据一些实施例，当在校准模式下时，控制器120去激活(例如，断开)接收开关112和114以将放大器与T线圈电路102和104电隔离，并且因此将放大器108与接收器100的输入电隔离(例如，电断开)。因此，通过校准开关对放大器输入的短路不导致接收器100的第一输入INP和第二输入INN的短路，第一输入INP和第二输入INN的短路可能导致发送器200的输出电短路并导致灾难性结果。由于不管操作模式如何终端阻抗106都连接到接收器100的第一输入INP和第二输入INN，所以即使当接收器100正在被校准时，在传输线30的另一侧的发送器200仍然观察到适当输入匹配的接收器(例如，50欧姆电阻)。
在一些示例中，为了防止发送器输出与接收器100的短路的第一输入INP和第二输入INN的意外冲突，控制器在激活校准开关110之前使第一接收开关112和第二接收开关114去激活；然而，本发明的实施例不限于此，并且控制器可以以任何合适的次序影响开关110、112和114的状态。
假定当接收器100在校准模式下时校准开关110不处于高速信号路径或大电流路径，则校准开关110的尺寸可适当地减小(例如，最小化)以减小放大器108的输入上的寄生负载。
根据一些实施例，接收器100在初始上电时并且在开始正常传输操作之前进入校准模式。然而，也可以以规则的间隔或响应于特定条件(诸如，电源中断等)来执行校准。
当接收器100不在校准模式下时，接收器100在接收模式(例如，任务或正常操作模式)下操作，并且控制器120相应地调整开关110、112和114的状态。
图2C是根据本公开的一些实施例的当在接收模式下时的接收器的示意图。
在一些实施例中，当控制器120(例如，经由来自外部源的校准/接收信号C/R)将接收器100的模式识别为接收模式时，控制器120使校准开关110去激活(例如，断开)以断开放大器108的输入，并且激活第一接收开关112和第二接收开关114以将放大器108的输入电连接到第一T线圈电路102和第二T线圈电路104，并允许接收器100的第一输入INP和第二输入INN处的输入信号到达放大器108。例如，放大器108可在接收器在接收模式下时对从第一T线圈电路和第二T线圈电路的中心节点输出的差分信号进行放大。由于第一接收开关112在从接收器100的第一输入INP到放大器108的信号路径中并且第二接收开关114在从接收器100的第二输入INN到放大器108的信号路径中，因此期望减小(例如，最小化)它们的导通电阻，以便减小信号衰减并减小对接收器100的输入阻抗的任何不利影响。因此，在一些实施例中，接收器100利用用于第一接收开关112和第二接收开关114的大开关，在接收模式期间减小(例如，最小化)信号路径中的导通电阻并改善(例如，增加)带宽。结果，在接收模式下由放大器108的输入接收的信号可近似为输入信号VIN(例如，INN和INP)，并且放大器108的输出可近似为放大后的输入信号加上偏移电压(即，近似为ACTLE×(VIN+VOFFSET))。
使用大开关作为接收开关112和114的一个副作用是它们也可能产生大的电容性负载。然而，由于第一T线圈电路102的第一中心节点CNP和第二T线圈电路104的第二中心节点CNN对电容性负载不敏感，因此第一T线圈电路102和第二T线圈电路104的输入阻抗由于第一接收开关112和第二接收开关114闭合而实际上不改变，并且接收器100的输入信号的有效带宽可能在很大程度上不受接收开关112和114的激活/去激活状态的影响。
如在此所述，根据本公开的一些实施例的接收器100允许校准放大器108的偏移电压，而不影响接收器100的输入阻抗并且不会不利地影响通过传输线30连接到接收器100的发送器200。根据一些实施例，在接收器100处于接收模式期间在信号路径中的第一接收开关112和第二接收开关114是大的并且具有低导通电阻。因为第一接收开关112和第二接收开关114连接到接收器100的输入处的对寄生电容器负载不敏感的第一T线圈电路102的中心节点CNP和第二T线圈电路104的中心节点CNN，所以第一接收开关112和第二接收开关114的相对大的寄生电容(由于它们的大尺寸)不影响信号带宽。将第一接收开关112连接到T线圈电路102的中心节点CNP和将第二接收开关114连接到T线圈电路104的中心节点CNN允许接收器100呈现几乎纯电阻性的输入阻抗(例如，大约50欧姆)，这改善输入匹配并减小(例如，最小化)回波损耗(return loss)。
接收器100的方面可被利用来构造能够进行引脚共享以减少(例如，最小化)引脚计数的收发器(例如，SERDES收发器)。
图3A是根据本公开的一些实施例的具有利用收发器参与双向通信的两个通信模块的半双工系统的示意图。图3B示出通过图3A的半双工通信链路的时分双工的示例。
在现有技术中，参与高速双向通信的通信模块使用至少四个引脚(即，用于发送差分信号的至少两个引脚和用于接收差分信号的至少两个引脚)。
根据一些实施例，收发器(例如，SERDES收发器(例如，SERDES TX/RX或SERDES RX/TX))300能够利用两个引脚促进高速双向通信。因此，在图3A的半双工系统中，利用收发器300的第一通信模块(例如，蜂窝收发器块)40和第二通信模块(例如，蜂窝调制解调器块)50可各自仅利用两个引脚参与双向差分信令。每一侧上的两个引脚将差分信号发送到传输线30(例如，导线、互连、走线等)或从传输线30(例如，导线、互连、走线等)接收差分信号，传输线30(例如，导线、互连、走线等)载有有助于减小/最小化共模噪声的一对信号或互补信号(例如，差分信号)。传输线30可以是一对导体。根据一些实施例，如图3B中所示，收发器300通过采用时分双工方法来实现引脚共享。在图3B的示例中，第一通信模块40和第二通信模块50已经协调使传输线30在第一时隙和第二时隙期间将差分信号从第一通信模块40传送到第二通信模块50，并且在第三时隙期间将差分信号从第二通信模块50传送到第一通信模块40。然而，本发明的实施例不限于此。例如，第一通信模块40和第二通信模块50可具有预定义的时隙模式，或者模块40和50中的一个可用作主模块并且根据使用动态地改变分时模式。
图4是根据本公开的一些实施例的收发器的示意图。
参照图4，在一些实施例中，收发器300包括第一公共T线圈电路302和第二公共T线圈电路304、终端阻抗(例如，可变终端阻抗)306、放大器108、以及第一传输缓冲器202和第二传输缓冲器204，第一公共T线圈电路302和第二公共T线圈电路304连接到收发器300的第一输入-输出引脚303和第二输入-输出引脚305(也称为第一共享/公共输入-输出引脚303和第二共享/公共输入-输出引脚305)，终端阻抗(例如，可变终端阻抗)306连接到第一公共T线圈电路302和第二公共T线圈电路304，放大器108被配置为通过第一公共T线圈电路302从第一输入-输出引脚303接收输入信号(例如，差分输入信号)并且通过第二公共T线圈电路304从第二输入-输出引脚305接收输入信号(例如，差分输入信号)，第一传输缓冲器202和第二传输缓冲器204被配置为通过第一公共T线圈电路302和第二公共T线圈电路304将输出信号(例如，差分输出信号)发送到第一输入-输出引脚303和第二输入-输出引脚305。
根据一些实施例，第一公共T线圈电路302和第二公共T线圈电路304包括连接在传输线30与第一中心节点CNP和第二中心节点CNN之间的第一-1电感器LP1和第一-2电感器LN1、连接在终端阻抗306与第一中心节点CNP和第二中心节点CNN之间的第二-1电感器LP2和第二电感器LN2、以及连接在对应的第一传输缓冲器202与第一中心节点CNP以及第二传输缓冲器204与第二中心节点CNN之间的第三-1电感器LTP和第三-2电感器LTN。根据一些示例，第一-1电感器LP1、第二-1电感器LP2和第三-1电感器LP3可以是耦合的电感器，并且第一-2电感器LN1、第二-2电感器LN2和第三-2电感器LN3也可以是耦合的电感器。在一些示例中，第一公共T线圈电路302的第一中心节点CNP和第二公共T线圈电路304的第二中心节点CNN连接到用于静电放电(ESD)保护的一对大型ESD二极管(CESDP和CESDN)。
终端阻抗306被配置为当收发器300在接收模式下操作时匹配或基本上匹配连接到第一公共T线圈电路302和第二公共T线圈电路304的传输线30的阻抗。在一些实施例中，终端阻抗306包括连接到第一公共T线圈电路302的第一可变电阻器RVP和连接到第二公共T线圈电路304的第二可变电阻器RVN，并且还包括连接在第一可变电阻器RVP与第二可变电阻器RVN之间的公共电容器CCOM。第一可变电阻器RVP和第二可变电阻器RVN被配置为基于收发器300的操作模式来改变它们的电阻。
第一传输缓冲器202和第二传输缓冲器204可以是三态缓冲器，该三态缓冲器可在收发器300在发送模式期间被启用时将输出信号(TX_DP和TX_DN)发送到第一输入-输出引脚303和第二输入-输出引脚305，在收发器300在接收模式期间被禁用时产生高阻抗输出。
根据一些实施例，当控制器320将收发器300的操作模式识别为接收模式时，控制器320生成用于禁用第一传输缓冲器202和第二传输缓冲器204并将它们置于高阻抗状态的发送禁用信号(例如，EN_TX＝逻辑低‘L’)。这防止任何发送信号被反馈到放大器108。在该模式下，控制器320还将第一可变电阻器RVP和第二可变电阻器RVN的值设置为与传输线30的阻抗匹配或基本上匹配的值(例如，50欧姆)。由于在接收模式下没有信号通过第三-1电感器LTP，因此第一公共T线圈电路302和第二公共T线圈电路304有效地用作第一T线圈电路102和第二T线圈电路104的双电感器峰化电路(two-inductor peaking circuits)，并且与终端阻抗306一起具有向外部(例如，向发送器200)呈现50欧姆阻抗、扩展信号带宽以及减小(例如，最小化)信号损耗的效果。在该模式下，控制器320还生成用于启用放大器108并允许其接收并放大用于由下游电路进一步处理的输入信号的接收启用信号(例如，EN_RX＝逻辑高‘H’)。
根据一些实施例，当控制器320将收发器300的操作模式识别为发送模式时，控制器320生成用于启用第一传输缓冲器202和第二传输缓冲器204以将输出信号(TX_DP和TX_DN)发送到第一输入-输出引脚303和第二输入-输出引脚305的发送启用信号(例如，EN_TX＝逻辑高‘H’)。控制器320还生成用于禁用放大器108从而防止放大器108放大任何发送信号的接收禁用信号(例如，EN_RX＝逻辑低‘L’)。在该模式下，控制器320还将第一可变电阻器RVP和第二可变电阻器RVN的值设置为高阻抗值(例如，约10000欧姆)，以显著减少或消除通过第二-1电感器LP2的任何信号。因此，第一公共T线圈电路302和第二公共T线圈电路304再次有效地用作第一T线圈电路102和第二T线圈电路104的双电感器峰化电路(其中，第二电感器LP2和第三电感器LTP传导信号)，并且改善传输带宽。
如图4中所示，在一些实施例中，放大器108固定地连接到终端阻抗306以及第一公共T线圈电路302和第二公共T线圈电路304。然而，本发明的实施例不限于此。例如，当期望校准放大器108的偏移电压时(例如，当通过长传输线30通信并且输入信号小时)，校准开关可用于使放大器108的输入选择性地短路，并且自动归零开关可位于接收信号的信号路径中并且在校准模式下被去激活，以将放大器与第一输入-输出引脚303和第二输入-输出引脚305电隔离。
图5是根据本公开的一些实施例的能够校准的收发器的示意图。
参照图5，除了具有可变电阻器的终端阻抗306之外，收发器300-1的发送侧与收发器300的发送侧基本相同，而收发器300-1的接收侧与接收器100基本相同。此外，除了控制器320-1还生成校准启用/禁用信号之外，控制器320-1与控制器320基本相同。因此，这里将不重复收发器300的电路元件的描述。
根据一些实施例，控制器320-1被配置为将收发器300-1的操作模式识别为校准模式、发送模式或接收模式。在一些实施例中，在校准模式下，控制器320-1生成用于将放大器108与第一公共T线圈电路302和第二公共T线圈电路304电断开(例如，电隔离)的接收禁用信号。控制器320-1还生成用于禁用第一传输缓冲器202和第二传输缓冲器204并且将终端阻抗306的第一可变电阻器RVP和第二可变电阻器RVN设置为第一电阻值(例如，大约50欧姆)的发送禁用信号(例如，EN_TX＝逻辑低‘L’)。在校准模式下，控制器320-1生成用于激活校准开关110并使放大器108的两个输入短路的校准启用信号(例如，EN_CAL＝逻辑高‘H’)。这可允许其他电路测量并校准放大器的偏移电压VOFFSET(例如，如以上参照图2A至图2C所述)。
根据一些实施例，在接收模式下，控制器320-1生成用于将放大器108电连接到第一公共T线圈电路302的第一中心节点CNP和第二公共T线圈电路304的第二中心节点CNN以使放大器108能够从输入-输出引脚303和305接收输入信号的接收启用信号。控制器320-1还生成用于禁用第一传输缓冲器202和第二传输缓冲器204并且将终端阻抗306的可变电阻器RVP和RVN设置为第一电阻值(例如，大约50欧姆)的发送禁用信号。在接收模式下，控制器320-1还生成用于使校准开关110去激活的校准禁用信号。
在一些实施例中，在发送模式下，控制器320-1生成用于将放大器108与第一公共T线圈电路302和第二公共T线圈电路304电断开(例如，电隔离)的接收禁用信号。控制器320-1还可生成用于使校准开关110去激活的校准禁用信号。在发送模式下，控制器320-1生成用于启用第一传输缓冲器202和第二传输缓冲器204以将输出信号(TX_DP和TX_DN)发送到第一输入-输出引脚303和第二输入-输出引脚305并且将终端阻抗306的第一可变电阻器RVP和第二可变电阻器RVN设置为第二电阻值(例如，大约10000欧姆)的发送启用信号。
图6A示出根据本公开的一些实施例的当在校准模式和接收模式下时的收发器的有效峰化结构的半电路。在这些模式下，每个禁用的传输缓冲器202/204进入高阻抗状态并且有效地表现为连接到对应的第一中心节点CNP和第二中心节点CNN的寄生电容Cparasitic。然而，如以上参照图2A至图2C所述，因为第一公共T线圈电路302的第一中心节点CNP和第二公共T线圈电路304的第二中心节点CNN对电容性负载不敏感，所以当接收输入信号时，该寄生电容Cparasitic不影响收发器300/300-1的带宽。
图6B示出根据本公开的一些实施例的当在发送模式下时的收发器的有效峰化结构的半电路。在该模式下，启用的第一传输缓冲器202和第二传输缓冲器204可具有与传输线30的阻抗匹配的有效输出阻抗(例如，Rout)(例如，约50欧姆)。此外，当第一可变电阻器RVP和第二可变电阻器RVN被设置为高电阻(例如，1000欧姆)时，通过第二-2电感器LN2的路径不传导任何有意义的信号量，并且与第一T线圈电路102和第二T线圈电路104类似，第一公共T线圈电路302和第二公共T线圈电路304有效地用作2电感器峰化T线圈电路(具有第一-2电感器LN1和第三-2电感器LTN)。
图7是示出根据本公开的一些实施例的可变电阻器的示意图。
参照图7，第一可变电阻器RVP和第二可变电阻器RVN可利用可切换元件来实现。在一些实施例中，第一可变电阻器RVP和第二可变电阻器RVN具有与第二分支(例如，第二可切换分支)并联的第一分支(例如，第一可切换分支)，每个分支具有不同的电阻。第一分支包括与第一开关308串联连接的第一电阻器R1，第一开关308被配置为响应于发送禁用信号(例如，EN_TX_B＝逻辑高‘H’)而激活，并且第二分支包括与第二开关310串联连接的第二电阻器R2，第二开关310被配置为响应于发送启用信号(例如，EN_TX＝逻辑高‘H’)而激活，因此，在任何给定时间，第一分支或第二分支，但不是两者，是激活的。
虽然在此已经参照SERDES块描述了接收器100和收发器300/300-1，但是本申请的实施例不限于此，并且接收器100和收发器300/300-1可用于任何合适的应用(例如，不归零(NRZ)和脉冲幅度调制4电平(PAM4)信令方法)。
如在此所述，根据本公开的一些实施例的收发器300/300-1允许发送前端电路和接收前端电路共享输入/输出引脚，从而节省芯片引脚计数并减少布线的导线/走线的数量。此外，根据本公开的一些实施例的收发器300/300-1允许发送前端电路和接收前端电路共享一对T线圈电路(而不是使用单独的两对T线圈)，从而节省面积(例如，印刷电路板面积)。在一些实施例中，收发器300/300-1允许当在校准模式下时通过使用开关将放大器与电路的其余部分隔离来校准接收器端放大器。这使得收发器300/300-1适合于远程和小输入信号通信。隔离开关是大的并且具有低导通电阻，并且它们的寄生负载由于连接到T线圈电路的中心节点而被掩蔽。因此，大的隔离开关的存在不影响信号带宽。此外，无论操作模式(例如，校准、接收或发送)如何，收发器的输入都经历50欧姆终端(即，限于没有来自开关的寄生负载)，这允许收发器300/300-1提供改进的输入匹配和回波损耗。
为了简化描述，在上文中，在此假设接收器100以及收发器300和300-1的各种组件通过逻辑高信号(例如，二进制‘1’)激活(例如，启用/导通或闭合)并且通过逻辑低信号(例如，二进制‘0’)去激活(例如，禁用/截止或断开)。然而，本申请的实施例不限于此，并且接收器100以及收发器300和300-1的一个或多个组件可通过逻辑低信号(例如，二进制‘0’)激活(例如，启用/导通或闭合)并且通过逻辑高信号(例如，二进制‘1’)去激活(例如，禁用/截止或断开)。
如本领域普通技术人员所理解的那样，由控制器120/320/320-1执行的操作可由处理器执行。处理器本地的存储器可具有指令，当所述指令被执行时使处理器执行控制器的操作。
将理解的是，虽然术语“第一”、“第二”、“第三”等可在此用于描述各种元件、组件、区域、层和/或部分，但是这些元件、组件、区域、层和/或部分不应被这些术语限制。这些术语用于将一个元件、组件、区域、层或部分与另一元件、组件、区域、层或部分区分开来。因此，在不脱离发明构思的范围的情况下，以下讨论的第一元件、组件、区域、层或部分可被称作第二元件、组件、区域、层或部分。
在此使用的术语仅为了描述特定实施例的目的，而不意在限制发明构思。如在此使用的，除非上下文另有清楚地指示，否则单数形式也意在包括复数形式。还将理解，术语“包括”和/或“包含”用在本说明书中时，表明存在陈述的特征、整体、步骤、操作、元件和/或组件，但不排除存在或增加一个或多个其他的特征、整体、步骤、操作、元件、组件和/或它们的组。如在此使用的，术语“和/或”包括相关联的所列项中的一个或多个的任何组合或全部组合。诸如“……中的至少一个”的表述当在一列元素之后时，修饰整列元素而不是修饰列中的单个元素。此外，在描述发明构思的实施例时“可”的使用表示“发明构思的一个或多个实施例”。此外，术语“示例性”意在表示示例或说明。
如在此使用的，术语“使用”、“正在使用”和“被使用”可被认为与术语“利用”、“正在利用”和“被利用”同义。
可利用任何合适的硬件、固件(例如，专用集成电路)、软件或者软件、固件和硬件的任何合适的组合来实现根据在此描述的本公开的实施例的接收器、收发器和/或任何其他相关装置或组件(诸如，控制器)。例如，接收器和收发器的各种组件可形成在一个集成电路(IC)芯片上或形成在分开的IC芯片上。此外，接收器和收发器的各种组件可被实现在柔性印刷电路膜、带载封装(TCP)、印刷电路板(PCB)上，或者形成在同一基底上。此外，接收器和收发器的各种组件可以是在一个或多个计算装置中的一个或多个处理器上运行的、执行计算机程序指令并与其他系统组件交互以用于执行在此描述的各种功能的进程或线程。计算机程序指令被存储在存储器中，其中，可使用标准存储器装置(诸如，以随机存取存储器(RAM)为例)在计算装置中实现该存储器。计算机程序指令还可被存储在其他非暂时性计算机可读介质(诸如，以CD-ROM、闪存驱动器等为例)中。此外，本领域技术人员应认识到：在不脱离本公开的示例性实施例的范围的情况下，各种计算装置的功能可被组合或集成到单个计算装置，或者特定计算装置的功能可被分布在一个或多个其他计算装置上。
虽然已经具体参照本公开的说明性实施例详细描述了本公开，但在此描述的实施例并不意在使公开的范围详尽或将公开的范围限制到所公开的确切形式。本公开所属的领域和技术的技术人员将理解，在含义上不脱离如权利要求及其等同物所阐述的本公开的原理和范围的情况下，描述的结构以及装配和操作的方法的改变和变化可被实践。

Claims (20)

1.一种接收器，包括：
第一T线圈电路，在所述接收器的输入处并且被配置为接收输入信号；
终端阻抗，连接到第一T线圈电路并且被配置为匹配连接到第一T线圈电路的传输线的阻抗；
放大器，包括第一输入和第二输入，并且被配置为放大第一输入和第二输入处的差分信号；
校准开关，连接到放大器并且被配置为将放大器的第一输入和第二输入选择性地电连接或电断开；以及
第一接收开关，被配置为将第一T线圈电路的中心节点和放大器选择性地电连接或电断开。
2.根据权利要求1所述的接收器，其中，第一接收开关被配置为：当被激活时将放大器的第一输入电连接到第一T线圈电路的中心节点，并且当被去激活时将放大器的第一输入与第一T线圈电路的中心节点电断开。
3.根据权利要求1所述的接收器，其中，第一T线圈电路包括：在中心节点处连接在一起的第一电感器和第二电感器。
4.根据权利要求3所述的接收器，其中，第一T线圈电路具有第一端和第二端，第一电感器连接在第一端与中心节点之间，第二电感器连接在第二端与中心节点之间，第一T线圈电路被配置为在第一端处接收输入信号，并且
其中，终端阻抗连接到第一T线圈电路的第二端。
5.根据权利要求1所述的接收器，其中，第一T线圈电路的中心节点连接到静电放电保护二极管。
6.根据权利要求1至5中的任意一项所述的接收器，还包括：控制器，被配置为控制校准开关和第一接收开关的激活状态和去激活状态。
7.根据权利要求6所述的接收器，其中，控制器被配置为：
将所述接收器的模式识别为校准模式；以及
响应于所述识别，激活校准开关并使第一接收开关去激活。
8.根据权利要求6所述的接收器，其中，控制器被配置为：
将所述接收器的模式识别为接收模式；以及
响应于所述识别，使校准开关去激活并激活第一接收开关。
9.根据权利要求6所述的接收器，其中，控制器被配置为：当所述接收器在校准模式下时将放大器与第一T线圈电路电隔离。
10.根据权利要求1至5中的任意一项所述的接收器，还包括：
第二T线圈电路，在所述接收器的输入处；
第二接收开关，被配置为将第二T线圈电路的中心节点和放大器选择性地电连接或电断开。
11.根据权利要求10所述的接收器，其中，第一T线圈电路和第二T线圈电路被配置为接收差分输入信号。
12.根据权利要求10所述的接收器，其中，放大器被配置为：当所述接收器在接收模式下时对从第一T线圈电路和第二T线圈电路的中心节点输出的差分信号进行放大。
13.一种接收器，包括：
一对T线圈电路，在所述接收器的输入处并且被配置为接收输入信号；
终端阻抗，连接到所述一对T线圈电路并且被配置为匹配连接到所述一对T线圈电路的传输线的阻抗；
放大器，包括第一输入和第二输入，并且被配置为放大第一输入和第二输入处的差分信号；
校准开关，连接到放大器并且被配置为将放大器的第一输入和第二输入选择性地电连接或电断开；以及
一对接收开关，被配置为将所述一对T线圈电路的中心节点和放大器选择性地电连接或电断开。
14.根据权利要求13所述的接收器，其中，所述一对T线圈电路中的每个T线圈电路包括：在所述T线圈电路的中心节点处连接在一起的第一电感器和第二电感器。
15.根据权利要求13所述的接收器，其中，所述一对接收开关被配置为：当被激活时将放大器的第一输入和第二输入电连接到所述一对T线圈电路的中心节点，并且当被去激活时将放大器的第一输入和第二输入与所述一对T线圈电路的中心节点电断开。
16.根据权利要求13至15中的任意一项所述的接收器，还包括：控制器，被配置为当所述接收器在接收模式下时将放大器电连接到所述一对T线圈电路。
17.根据权利要求13至15中的任意一项所述的接收器，还包括：控制器，被配置为当所述接收器在校准模式下时将放大器与所述一对T线圈电路电隔离。
18.一种操作接收器的方法，包括：
将接收器的模式识别为校准模式或接收模式；
响应于将模式识别为校准模式：
激活接收器的校准开关以将接收器的放大器的输入电连接在一起，以使得能够测量接收器的放大器的偏移电压，以及
使接收器的接收开关去激活以将放大器与接收器的输入处的T线圈电路电隔离，T线圈电路被配置为接收输入信号；以及
响应于将模式识别为接收模式：
使校准开关去激活以电断开放大器的输入，以及
激活接收开关，以将放大器电连接到T线圈电路的中心节点并且使放大器能够放大从T线圈电路的中心节点输出的信号。
19.根据权利要求18所述的方法，其中，接收开关被配置为：当被激活时将放大器的输入电连接到T线圈电路的中心节点，并且当被去激活时将放大器的输入与T线圈电路的中心节点电断开。
20.根据权利要求18所述的方法，其中，T线圈电路包括连接在第一端与中心节点之间的第一电感器、以及连接在中心节点与第二端之间的第二电感器，
其中，T线圈电路被配置为在第一端处接收输入信号，并且
其中，终端阻抗连接到T线圈电路的第二端。
CN202110254858.0A 2020-04-10 2021-03-05 接收器以及操作接收器的方法 Active CN113517899B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063008283P 2020-04-10 2020-04-10
US63/008,283 2020-04-10
US15/930,971 2020-05-13
US15/930,971 US10897279B1 (en) 2020-04-10 2020-05-13 DC-coupled SERDES receiver

Publications (2)

Publication Number Publication Date
CN113517899A true CN113517899A (zh) 2021-10-19
CN113517899B CN113517899B (zh) 2024-05-24

Family

ID=74180624

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110254858.0A Active CN113517899B (zh) 2020-04-10 2021-03-05 接收器以及操作接收器的方法

Country Status (5)

Country Link
US (2) US10897279B1 (zh)
EP (1) EP3893404B1 (zh)
KR (1) KR20210126483A (zh)
CN (1) CN113517899B (zh)
TW (1) TW202139611A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115296688A (zh) * 2022-08-08 2022-11-04 慷智集成电路(上海)有限公司 全双工发射接收电路、串行电路芯片、电子设备及车辆
US11979179B2 (en) 2022-07-11 2024-05-07 Asmedia Technology Inc. Transmission circuit

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10897279B1 (en) * 2020-04-10 2021-01-19 Samsung Electronics Co., Ltd. DC-coupled SERDES receiver
CN113949419A (zh) * 2021-09-02 2022-01-18 广州昌钰行信息科技有限公司 一种自动稳零的新型直流耦合接收器
TWI799199B (zh) * 2022-03-22 2023-04-11 瑞昱半導體股份有限公司 通訊裝置及相關方法
US11881969B2 (en) * 2022-04-22 2024-01-23 Samsung Display Co., Ltd. Real-time DC-balance aware AFE offset cancellation

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080123771A1 (en) * 2006-11-08 2008-05-29 International Business Machines Corporation Systems and Arrangements for Controlling an Impedance on a Transmission Path
US20090039916A1 (en) * 2007-08-07 2009-02-12 International Business Machines Corporation Systems and Apparatus for Providing a Multi-Mode Memory Interface
US20130064326A1 (en) * 2011-09-09 2013-03-14 International Business Machines Corporation Serial link receiver for handling high speed transmissions
US20180248633A1 (en) * 2016-06-28 2018-08-30 Psemi Corporation Integrated Circuit Calibration Architecture
US20190253284A1 (en) * 2018-02-13 2019-08-15 Invecas, Inc. Receiver For Handling High Speed Transmissions
US10530325B1 (en) * 2018-08-30 2020-01-07 Advanced Micro Devices, Inc. Low loss T-coil configuration with frequency boost for an analog receiver front end
US20200099406A1 (en) * 2018-09-24 2020-03-26 Advanced Micro Devices, Inc. Pseudo differential receiving mechanism for single-ended signaling

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990053859A (ko) 1997-12-24 1999-07-15 이구택 보일러의 스팀드럼탱크내 이물질 제거장치
JP3791498B2 (ja) * 2003-01-17 2006-06-28 日本電気株式会社 プリエンファシス機能を有する出力バッファ回路
US7570708B2 (en) 2005-01-31 2009-08-04 Agere Systems Inc. Serdes auto calibration and load balancing
EP1864553B1 (en) 2005-03-29 2015-08-26 Linear Technology Corporation Offset correction circuit for voltage-controlled current source
US7532065B2 (en) 2005-07-12 2009-05-12 Agere Systems Inc. Analog amplifier having DC offset cancellation circuit and method of offset cancellation for analog amplifiers
US20070013411A1 (en) * 2005-07-14 2007-01-18 Kazi Asaduzzaman Apparatus and methods for programmable slew rate control in transmitter circuits
KR100959846B1 (ko) * 2006-02-08 2010-05-27 후지쯔 가부시끼가이샤 차동 신호 전송 장치, 차동 신호 수신 장치
US7894173B2 (en) * 2008-09-16 2011-02-22 Taiwan Semiconductor Manufacturing Company, Ltd. Enhancing bandwidth of ESD network using transformers
US8698556B2 (en) 2011-03-30 2014-04-15 Microchip Technology Incorporated Low switching error, small capacitors, auto-zero offset buffer amplifier
US8493139B2 (en) 2011-11-17 2013-07-23 Analog Devices, Inc. Low noise auto-zero circuits for amplifiers
US8917762B2 (en) 2012-06-01 2014-12-23 International Business Machines Corporation Receiver with four-slice decision feedback equalizer
US8885691B1 (en) 2013-02-22 2014-11-11 Inphi Corporation Voltage regulator for a serializer/deserializer communication application
US9065399B2 (en) * 2013-06-14 2015-06-23 Altera Corporation Programmable high-speed voltage-mode differential driver
KR101544115B1 (ko) 2014-07-18 2015-08-13 주식회사 지니틱스 적분회로의 입력-오프셋 보상방법
US9485119B1 (en) 2015-07-13 2016-11-01 Inphi Corporation Offset correction for sense amplifier
US9374217B1 (en) 2015-09-14 2016-06-21 Inphi Corporation SerDes with high-bandwith low-latency clock and data recovery
US20170187399A1 (en) 2015-12-29 2017-06-29 Freescale Semiconductor, Inc. Transmitter output driver circuits for high data rate applications, and methods of their operation
US10270409B1 (en) 2017-05-16 2019-04-23 Inphi Corporation Variable gain amplifiers for communication systems
US10998720B2 (en) 2017-10-19 2021-05-04 Qualcomm Incorporated T-coil enhanced ESD protection with passive equalization
US10681802B1 (en) * 2019-09-04 2020-06-09 International Business Machines Corporation Differential line time skew compensation for high data rate receivers
US10727895B1 (en) * 2019-09-27 2020-07-28 Apple Inc. Transceiver circuit having T-coil, inductive termination, and equalization
US10897279B1 (en) * 2020-04-10 2021-01-19 Samsung Electronics Co., Ltd. DC-coupled SERDES receiver

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080123771A1 (en) * 2006-11-08 2008-05-29 International Business Machines Corporation Systems and Arrangements for Controlling an Impedance on a Transmission Path
US20090039916A1 (en) * 2007-08-07 2009-02-12 International Business Machines Corporation Systems and Apparatus for Providing a Multi-Mode Memory Interface
US20130064326A1 (en) * 2011-09-09 2013-03-14 International Business Machines Corporation Serial link receiver for handling high speed transmissions
US20180248633A1 (en) * 2016-06-28 2018-08-30 Psemi Corporation Integrated Circuit Calibration Architecture
US20190253284A1 (en) * 2018-02-13 2019-08-15 Invecas, Inc. Receiver For Handling High Speed Transmissions
US10530325B1 (en) * 2018-08-30 2020-01-07 Advanced Micro Devices, Inc. Low loss T-coil configuration with frequency boost for an analog receiver front end
US20200099406A1 (en) * 2018-09-24 2020-03-26 Advanced Micro Devices, Inc. Pseudo differential receiving mechanism for single-ended signaling

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11979179B2 (en) 2022-07-11 2024-05-07 Asmedia Technology Inc. Transmission circuit
CN115296688A (zh) * 2022-08-08 2022-11-04 慷智集成电路(上海)有限公司 全双工发射接收电路、串行电路芯片、电子设备及车辆
CN115296688B (zh) * 2022-08-08 2023-10-13 慷智集成电路(上海)有限公司 全双工发射接收电路、串行电路芯片、电子设备及车辆

Also Published As

Publication number Publication date
EP3893404A1 (en) 2021-10-13
KR20210126483A (ko) 2021-10-20
US20210320679A1 (en) 2021-10-14
US10897279B1 (en) 2021-01-19
EP3893404B1 (en) 2023-12-20
CN113517899B (zh) 2024-05-24
TW202139611A (zh) 2021-10-16
US11374603B2 (en) 2022-06-28

Similar Documents

Publication Publication Date Title
CN113517899B (zh) 接收器以及操作接收器的方法
US11575403B2 (en) Serdes with pin sharing
EP4156512A1 (en) Differential signal amplification circuit, digital isolator, and receiver
KR102574325B1 (ko) 차동 입력 수신기를 구현하기 위한 회로 및 차동 입력 수신기를 구현하는 방법
US20160226474A1 (en) Forwarded clock jitter reduction
US7702293B2 (en) Multi-mode I/O circuitry supporting low interference signaling schemes for high speed digital interfaces
US7755384B2 (en) High speed IO buffer
US8099062B1 (en) CMOS transceiver analog front end having a combined power amplifier and low noise amplifier
US8989238B2 (en) Bi-directional interface circuit having a switchable current-source bias
US8867668B2 (en) Coupling system for data receivers
US20160321210A1 (en) Electrical Isolation in Serial Communication
WO2019078994A1 (en) PROTECTION AGAINST THE REINFORCED BY A PASSIVE EQUALIZATION T-COIL
US11894959B2 (en) Ultra-high-speed PAM-N CMOS inverter serial link
US7889752B2 (en) Dual ported network physical layer
US8040813B2 (en) Apparatus and method for reduced loading of signal transmission elements
KR20180038286A (ko) 송신 장치 및 이를 포함하는 시스템
US8818271B2 (en) Offset cancellation for DC isolated nodes
US8805438B2 (en) Analog baseband interface for communication systems
US9048934B1 (en) Voltage mode driver with enhanced transmit hybrid circuit
CN113949419A (zh) 一种自动稳零的新型直流耦合接收器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant