CN109379103A - 一种射频前端电路 - Google Patents

一种射频前端电路 Download PDF

Info

Publication number
CN109379103A
CN109379103A CN201811553485.1A CN201811553485A CN109379103A CN 109379103 A CN109379103 A CN 109379103A CN 201811553485 A CN201811553485 A CN 201811553485A CN 109379103 A CN109379103 A CN 109379103A
Authority
CN
China
Prior art keywords
road
resistance
capacitor
nmos tube
frequency mixer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811553485.1A
Other languages
English (en)
Other versions
CN109379103B (zh
Inventor
熊正东
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Zhuhai Core Semiconductor Co Ltd
Original Assignee
Zhuhai Core Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhuhai Core Semiconductor Co Ltd filed Critical Zhuhai Core Semiconductor Co Ltd
Priority to CN201811553485.1A priority Critical patent/CN109379103B/zh
Publication of CN109379103A publication Critical patent/CN109379103A/zh
Application granted granted Critical
Publication of CN109379103B publication Critical patent/CN109379103B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/401—Circuits for selecting or indicating operating mode
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D30/00—Reducing energy consumption in communication networks
    • Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Amplifiers (AREA)

Abstract

本发明公开了一种射频前端电路，包括低噪声放大器、I路混频器、Q路混频器以及级联电路；所述低噪声放大器用于将单端信号转换成差分信号并放大；所述级联电路接收所述低噪声放大器输出差分信号，输出差分信号给所述I路混频器以及Q路混频器；所述I路混频器以及Q路混频器用于将差分信号进行混频后输出；所述级联电路包括第三PMOS管P3、第四PMOS管P4、第七NMOS管N7、第八NMOS管N8以及第九NMOS管N9组成的共源极放大器，提高了级联电路的共模抑制比，使得级联电路输出到I路混频器以及Q路混频器的差分信号具有更好的差分特性。

Description

一种射频前端电路
技术领域
本发明涉及集成电路技术领域，尤其涉及一种射频前端电路。
背景技术
如图1所示，现有的射频前端电路包括低噪声放大器LNA、I路混频器Mixer1、Q路混频器Mixer2以及用于级联低噪声放大器与I路混频器MIXER1、Q路混频器Mixer2的级联电路；低噪声放大器LNA(LNA的全称为Low Noise Amplifier)用于将单端信号转换成差分信号并放大；级联电路用于低噪声放大器与I路混频器Mixer1、Q路混频器Mixer2的级联；I路混频器Mixer1用于将信号进行混频后输出，Q路混频器Mixer2用于将信号进行混频后输出。
如图2所示，现有技术中的低噪声放大器LNA包括第一NMOS管N1、第二NMOS管N2、第一电容C1、第二电容C2以及巴仑Balun；巴仑Balun的两个输入端与第一电容C1并联，一端接电源VDD，另一端与第一NMOS管N1的漏极连接；第一NMOS管N1的的源极与第二NMOS管N2的漏极连接；第二NMOS管N2的栅极接收射频输入信号(即单端信号)，第二NMOS管N2的漏极接地GND；巴仑Balun的两个输出端与第二电容C2并联，用于输出差分信号；第一NMOS管N1与第二NMOS管N2组成放大电路，用于放大信号；第一电容C1与第二电容C2均为电容值可调的电容，用于调谐；巴仑Balun用于将单端信号转换成差分信号。
现有技术中的低噪声放大器虽然能够将单端信号转换成差分信号，但是仍然存在以下问题：对于频率小于1GHZ的亚吉赫兹信号，为了保证巴仑Balun的阻抗Z的稳定(其中，Z＝jwL，w＝2πf，Z与f成正比)，低噪声放大器需要电感值L更大的巴仑Balun；对于叠层巴仑Balun而言，电感值L越大，叠层巴仑Balun下层金属的功率因素Q值越低，叠层巴仑Balun的损耗越大；对于平面巴仑Balun而言，电感值L越大，平面巴仑Balun的面积越大，平面巴仑Balun因为衬底涡流导致的损耗(其中，衬底涡流导致的损耗与平面巴仑Balun面积的1.5次方成正比)就越大。
如图2所示，现有技术中的级联电路包括第一PMOS管P1、第二PMOS管P2、第三NMOS管N3、第四NMOS管N4、第一电阻R1、第二电阻R2、第一开关K1、第二开关K2、第三电容C3以及第四电容C4；第三NMOS管N3的栅极以及第四NMOS管N4的栅极与低噪声放大器LNA的两个输出端连接，接收低噪声放大器LNA输出的差分信号；第三NMOS管N3的源极以及第四NMOS管N4的源极分别与第一电阻R1的一端以及第二电阻R2的一端连接；第一电阻R1的另一端与第二电阻R2的另一端接地GND；第一开关K1与第一电阻R1并联，第二开关K2与第二电阻R2并联；第一电阻R1与第一电阻R2电阻R2均为电阻值可调的源极退化电阻；第三NMOS管N3的漏极以及第四NMOS管N4的漏极分别与第一PMOS管P1的漏极以及第二PMOS管P2的漏极连接；第一PMOS管P1的源极以及第二PMOS管P2的源极接电源VDD；第一PMOS管P1的漏极以及第二PMOS管P2的漏极分别与第三电容C3的一端以及第四电容C4的一端连接，第三电容C3的另一端与第四电容C4的另一端输出差分信号给I路混频器Mixer1、Q路混频器Mixer2；第三电容C3与第四电容C4均为隔直电容。
当第一开关K1与第二开关K2闭合时，第一PMOS管P1、第二PMOS管P2、第三NMOS管N3以及第四NMOS管N4组成的电流型放大器处于高增益模式；当第一开关K1与第二开关K2断开时，第一电阻R1以及第二电阻R2连入电流型放大器，使该电流型放大器处于低增益模式且提高了该电流型放大器的线性度。
现有技术中的级联电路虽然增益可调且在低增益模式下线性度高，但是仍然存在以下问题：共模抑制比高，导致输出的差分信号性能差。
如图2所示，现有技术中的I路混频器Mixer1的两个输入端以及Q路混频器Mixer2的两个输入端分别与级联电路的两个输出端连接，接收差分信号。
现有技术中的I路混频器Mixer1的两个输入端与Q路混频器Mixer2的两个输入端分别直接连接，I路混频器Mixer1与Q路混频器Mixer2存在输入信号交叠导致的瞬态大电流问题。
发明内容
本发明的第一个目的旨在提供一种高共模抑制比的射频前端电路。
本发明由以下技术方案实现：
一种射频前端电路，包括低噪声放大器、I路混频器、Q路混频器以及级联电路；所述低噪声放大器用于将单端信号转换成差分信号并放大；所述级联电路接收所述低噪声放大器输出差分信号，输出差分信号给所述I路混频器以及Q路混频器；所述I路混频器以及Q路混频器用于将差分信号进行混频后输出；所述级联电路包括第三PMOS管、第四PMOS管、第七NMOS管、第八NMOS管以及第九NMOS管；所述第七NMOS管的栅极与所述第八NMOS管的栅极接收差分信号；所述第七NMOS管的源极以及所述第八NMOS管的源极与所述第九NMOS管的漏极连接，所述第九NMOS管的源极接地；所述第七NMOS管的漏极以及所述第八NMOS管的漏极分别与所述第三PMOS管的漏极以及所述第四PMOS管的漏极连接，所述第三PMOS管的源极以及所述第四PMOS管的源极接电源；所述第三PMOS管的漏极与所述第四PMOS管的漏极输出差分信号。
进一步地，所述级联电路还包括第三电阻、第四电阻、第五电阻以及第六电阻；所述第三电阻的一端以及所述第五电阻的一端与所述低噪声放大器的两个输出端连接；所述第三电阻的另一端以及所述第五电阻的另一端分别与所述第四电阻的一端以及所述第六电阻的一端连接；所述第四电阻的另一端以及所述第六电阻的另一端分别与所述第七NMOS管的漏极以及所述第八NMOS管的漏极连接。
进一步地，所述级联电路还包括第三开关以及第四开关；所述第三开关与所述第三电阻并联连接；所述第四开关与所述第五电阻并联；所述第四电阻与所述第六电阻均为电阻值可调的电阻。
进一步地，所述级联电路还包括第六电容与第七电容；所述第六电容的一端以及所述第七电容的一端与分别与所述第三PMOS管的漏极以及所述第四PMOS管的漏极连接，接收所述第三PMOS管的漏极以及所述第四PMOS管输出的差分信号。
进一步地，所述级联电路还包括第七电阻、第八电阻、第九电阻以及第十电阻；所述第七电阻的一端以及所述第十电阻的一端与所述第六电容的另一端连接，所述第八电阻与所述第九电阻的一端与所述第七电容的另一端连接；所述第七电阻的另一端以及所述第八电阻另一端与所述I路混频器的两个输入端连接，所述第九电阻的另一端以及所述第十电阻的另一端与所述Q路混频器的两个输入端连接。
进一步地，所述射频前端电路还包括I路跨阻放大器以及Q路跨阻放大器；所述I路跨阻放大器接收所述I路混频器输出的电流差分信号，将该电流差分信号转换成电压差分信号；所述Q路跨阻放大器接收所述Q路混频器输出的电流差分信号，将该电流差分信号转换成电压差分信号。
作为具体的实施方式，所述I路跨阻放大器包括第八电容、第九电容、第十一电阻、第十二电阻以及I路运算放大器，所述I路混频器的一个输出端与所述第八电容的一端、第十一电阻的一端以及I路运算放大器的一个输入端连接，所述第八电容的另一端以及所述第十一电阻的另一端与所述I路运算放大器的一个输出端连接，所述I路混频器的另一个输出端与所述第九电容的一端、第十二电阻的一端以及I路运算放大器的另一个输入端连接，所述第九电容的另一端以及所述第十二电阻的另一端与所述I路运算放大器的另一个输出端连接，所述I路运算放大器为全差分运算放大器，
和/或，所述Q路跨阻放大器包括第十电容、第十一电容、第十三电阻、第十四电阻以及Q路运算放大器，所述Q路混频器的一个输出端与所述第十电容的一端、第十三电阻的一端以及Q路运算放大器的一个输入端连接，所述第十电容的另一端以及所述第十三电阻的另一端与所述Q路运算放大器的一个输出端连接，所述Q路混频器的另一个输出端与所述第十一电容的一端、第十四电阻的一端以及Q路运算放大器的另一个输入端连接，所述第十一电容的另一端以及所述第十四电阻的另一端与所述Q路运算放大器的另一个输出端连接，所述Q路运算放大器为全差分运算放大器。
进一步地，所述第十一电阻、第十二电阻、第十三电阻以及第十四电阻均为电阻值可调的电阻。
作为具体的实施方式，所述低噪声放大电路包括第一电感、第二电感、第五电容、第四NMOS管以及第五NMOS管；所述第一电感的一端以及所述第二电感的一端接电源，所述第一电感的另一端以及所述第二电感的另一端分别与所述第五电容的两端连接；所述第五电容的一端与所述第五NMOS管的漏极连接，所述第五NMOS管的源极与所述第六NMOS管的漏极连接，所述第六NMOS管的栅极接收射频输入信号，所述第六NMOS管的源极接地。
进一步地，所述第五电容为电容值可调的电容。
本发明有益效果：
本发明级联电路包括第三PMOS管P3、第四PMOS管P4、第七NMOS管N7、第八NMOS管N8以及第九NMOS管N9组成的共源极放大器，提高了级联电路的共模抑制比，使得级联电路输出到I路混频器以及Q路混频器的差分信号具有更好的差分特性。进一步地，本发明通过第七NMOS管的反馈电路以及第八NMOS管的反馈电路提高了级联电路输出的差分信号的线性度。进一步地，本发明通过在第三电阻以及第四电阻上并联开关，使得级联电路可以在低增益模式与高增益模式之间切换，与此同时，第四电阻与第六电阻阻值可调，使得增益可调。进一步地，本发明通过第六电容与第七电容，隔离共源极放大器输出的差分信号中的直流信号。进一步地，本发明通过在I路混频器以及Q路混频器的输入端串联电阻，使得I路混频器的输入端与Q路混频器的输入端不会直接连接，避免了I路混频器的输入信号与Q路混频器的输入信号交叠引起的瞬态大电流问题。进一步地，本发明通过I路跨阻放大器与Q路跨阻放大器分别将I路混频器与Q路混频器输出的电流转换成电压并放大。进一步地，本发明通过第十一电阻、第十二电阻、第十三电阻以及第十四电阻的阻值，控制I路跨阻放大器与Q路跨阻放大器对差分信号的放大倍率。进一步地，本发明通过采用不包括Balun的低噪声放大器，避免了亚吉赫兹信号输入时增大电感值引起的高损耗问题。
附图说明
为了更清楚地说明本发明实施例，下面对实施例中所需要使用的附图做简单的介绍。下面描述中的附图仅仅是本发明中的实施例，对于本领域的普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他附图。
图1是现有技术射频前端电路的结构框图；
图2是现有技术射频前端电路的电路原理图；
图3是本发明射频前端电路的结构框图；
图4是本发明射频前端电路的电路原理图。
具体实施方式
下面结合附图，对本发明进行详细的说明。
为了使本发明的目的、技术方案、优点更加清楚明白，以下结合附图及实施例对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
如图3所示，在本实施例中，射频前端电路包括低噪声放大器LNA、I路混频器Mixer1、Q路混频器Mixer2、用于级联低噪声放大器与I路混频器Mixer1、Q路混频器Mixer2的级联电路、I路跨阻放大器TIA1(TIA的全称为trans-impedance amplifier)以及Q路跨阻放大器TIA2；低噪声放大器LNA用于将单端信号转换成差分信号并放大；级联电路用于低噪声放大器与I路混频器Mixer1、Q路混频器Mixer2的级联；I路混频器Mixer1用于将信号进行混频后输出给I路跨阻放大器TIA1，I路跨阻放大器TIA1用于将电流信号转换成电压信号；Q路混频器Mixer2用于将信号进行混频后输出给Q路跨阻放大器TIA2，Q路跨阻放大器TIA2用于将电流信号转换成电压信号。
如图4所示，在本实施例中，低噪声放大器LNA包括第一电感L1、第二电感L2、第五电容C5、第四NMOS管N4以及第五NMOS管N5；第一电感L1的一端以及第二电感L2的一端接电源VDD，第一电感L1的另一端以及第二电感L2的另一端分别与第五电容C5的两端连接；第五电容C5的一端与第五NMOS管N5的漏极连接，第五NMOS管N5的源极与第六NMOS管N6的漏极连接，第六NMOS管N6的栅极接收射频输入信号，第六NMOS管N6的源极接地GND；第五NMOS管N5与第六NMOS管N6组成放大电路，用于放大信号；第一电感L1与第二电感L2用于将单端信号转换成差分信号；第五电容C5为电容值可调的电容，用于调谐；第五电容C5的两端输出差分信号。
在本实施例中，低噪声放大器LNA没有采用巴仑Balun将单端信号转换成差分信号，避免了亚吉赫兹信号输入时增大电感值引起的高损耗问题。
如图4所示，在本实施例中，级联电路包括第三PMOS管P3、第四PMOS管P4、第七NMOS管N7、第八NMOS管N8、第九NMOS管N9、第三电阻R3、第四电阻R4、第五电阻R5、第六电阻R6、第七电阻R7、第八电阻R8、第九电阻R9、第十电阻R10、第六电容C6以及第七电容C7；第五电容C5的两端分别与第三电阻R3的一端以及第五电阻R5的一端连接；第三电阻R3的另一端与第七NMOS管N7的栅极以及第四电阻R4的一端连接；第三开关K3与第三电阻R3并联连接；第四电阻R4的另一端与第六电容C6的一端、第七NMOS管N7的漏极以及第三PMOS管P3的漏极连接；第五电阻R5的另一端与第八NMOS管N8的栅极以及第六电阻R6的一端连接；第四开关K4与第五电阻R5并联连接；第六电阻R6的另一端与第七电容C7的一端、第八NMOS管N8的漏极以及第四PMOS管P4的漏极连接；第七NMOS管N7的的源极以及第八NMOS管N8的源极接地GND；第三PMOS管P3的源极以及第四PMOS管P4的源极接电源VDD；第六电容C6的另一端分别与第七电阻R7的一端以及第十电阻R10的一端连接，第七电容C7的另一端分别与第八电阻R8的一端以及第九电阻R9的一端连接；第七电阻R7的另一端以及第八电阻R8的另一端输出差分信号给I路混频器Mixer1，第九电阻R9的另一端以及第十电阻R10的另一端输出差分信号给Q路混频器Mixer2。
在本实施例中，第三PMOS管P3、第四PMOS管P4、第七NMOS管N7、第八NMOS管N8以及第九NMOS管N9组成了共源极放大器；共源极放大器为电压型放大器，输入为电压，输出也为电压。
在本实施例中，当第三开关K3与第四开关K4闭合时，第三电阻R3与第五电阻R5被短路，第七NMOS管N7与第八NMOS管N8均没有负反馈，第七NMOS管N7栅极的电压低于第三电阻R3与第五电容C5公共端的电压，第八NMOS管N8栅极的电压低于第五电阻R5与第五电容C5公共端的电压，级联电路处于高增益模式；当第三开关K3与第四开关K4断开时，第三电阻R3与第四电阻R4组成第七NMOS管N7的负反馈电路，第七NMOS管N7栅极的电压低于第三电阻R3与第五电容C5公共端的电压，第五电阻R5与第六电阻R6组成第八NMOS管N8的负反馈电路，第八NMOS管N8栅极的电压低于第五电阻R5与第五电容C5公共端的电压，级联电路处于低增益模式。
在本实施例中，R3＝R5，R4＝R6，R3＝K1*R4，R5＝K1*R6，K1的取值范围为0.5至5。
在本实施例中，第四电阻R4与第六电阻R6均为电阻值可调的电阻，使得级联电路的增益可调。
在本实施例中，当第三开关K3与第四开关K4断开时，第三PMOS管P3、第四PMOS管P4、第七NMOS管N7、第八NMOS管N8以及组成的共源极放大器中连入了第三电阻R3与第四电阻R4组成的负反馈电路以及第五电阻R5与第六电阻R6组成的负反馈电路，提高了级联电路输出的差分信号的线性度。
在本实施例中，第三PMOS管P3、第四PMOS管P4、第七NMOS管N7、第八NMOS管N8以及组成的共源极放大器包括尾电流管(即第九NMOS管N9)，输入该共源放大器的差分信号中的共模信号不能获得电流增益，抑制了差分信号的不对称，提高了级联电路的共模抑制比，使得级联电路输出给I路混频器Mixer1以及Q路混频器Mixer2的差分信号具有良好的差分特性。
在本实施例中，I路混频器Mixer1的一个输入端通过第七电阻R7、第十电阻R10与Q路混频器Mixer2的一个输入端连接，另一个输入端通过第八电阻R8、第九电阻R9与Q路混频器Mixer2的另一个输入端连接；I路混频器Mixer1的两个输入端并没有与Q路混频器Mixer2的两个输入端直接连接，避免了I路混频器Mixer1的输入信号与Q路混频器Mixer2的输入信号交叠引起的瞬态大电流问题。
在本实施例中，第六电容C6与第七电容C7均为隔直电容，隔离共源极放大器输出的差分信号中的直流信号。
在本实施例中，第七电阻R7与第八电阻R8将第六电容C6与第七电容C7输出的电压差分信号转换成电流差分信号输出给I路混频器Mixer1；I路跨阻放大器TIA1接收I路混频器Mixer1输出的电流差分信号转换成电压差分信号并放大；第九电阻R9与第十电阻R10将第六电容C6与第七电容C7输出的电压差分信号转换成电流差分信号输出给Q路混频器Mixer2；Q路跨阻放大器TIA2接收Q路混频器Mixer2输出的电流差分信号转换成电压差分信号并放大。
如图4所示，在本实施例中，I路跨阻放大器TIA1包括第八电容C8、第九电容C9、第十一电阻R11、第十二电阻R12以及I路运算放大器OTA1；I路混频器Mixer1的一个输出端与第八电容C8的一端、第十一电阻R11的一端以及I路运算放大器OTA1的一个输入端连接；第八电容C8的另一端以及第十一电阻R11的另一端与I路运算放大器OTA1的一个输出端连接；I路混频器Mixer1的另一个输出端与第九电容C9的一端、第十二电阻R12的一端以及I路运算放大器OTA1的另一个输入端连接；第九电容C9的另一端以及第十二电阻R12的另一端与I路运算放大器OTA1的另一个输出端连接。
如图4所示，在本实施例中，Q路跨阻放大器TIA2包括第十电容C10、第十一电容C11、第十三电阻R13、第十四电阻R14以及Q路运算放大器OTA2；Q路混频器Mixer2的一个输出端与第十电容C10的一端、第十三电阻R13的一端以及Q路运算放大器OTA2的一个输入端连接；第十电容C10的另一端以及第十三电阻R13的另一端与Q路运算放大器OTA2的一个输出端连接；Q路混频器Mixer2的另一个输出端与第十一电容C11的一端、第十四电阻R14的一端以及Q路运算放大器OTA2的另一个输入端连接；第十一电容C11的另一端以及第十四电阻R14的另一端与Q路运算放大器OTA2的另一个输出端连接。
在本实施例中，I路运算放大器OTA1与Q路运算放大器OTA2均为全差分运算放大器；第十一电阻R11、第十二电阻R12、第十三电阻R13以及第十四电阻R14均为电阻值可调的电阻，通过调节第十一电阻R11、第十二电阻R12、第十三电阻R13以及第十四电阻R14的阻值控制I路运算放大器OTA1与Q路运算放大器OTA2的放大倍率；R7＝R8＝R9＝R10；R11＝R12＝R13＝R14；R7＝K2*R11，R8＝K2*R12，R9＝K2*R13，R10＝K2*R14，K2的取值范围为1至100。
以上所述仅是本发明的优选实施例，本发明的保护范围并不仅局限于上述实施例，凡属于本发明思路下的技术方案均属于本发明的保护范围。应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明原理前提下的若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (10)

1.一种射频前端电路，包括低噪声放大器、I路混频器、Q路混频器以及级联电路；所述低噪声放大器用于将单端信号转换成差分信号并放大；所述级联电路接收所述低噪声放大器输出差分信号，输出差分信号给所述I路混频器以及Q路混频器；所述I路混频器以及Q路混频器用于将差分信号进行混频后输出，其特征在于：所述级联电路包括第三PMOS管、第四PMOS管、第七NMOS管、第八NMOS管以及第九NMOS管；所述第七NMOS管的栅极与所述第八NMOS管的栅极接收差分信号；所述第七NMOS管的源极以及所述第八NMOS管的源极与所述第九NMOS管的漏极连接，所述第九NMOS管的源极接地；所述第七NMOS管的漏极以及所述第八NMOS管的漏极分别与所述第三PMOS管的漏极以及所述第四PMOS管的漏极连接，所述第三PMOS管的源极以及所述第四PMOS管的源极接电源；所述第三PMOS管的漏极与所述第四PMOS管的漏极输出差分信号。
2.根据权利要求1所述的射频前端电路，其特征在于：所述级联电路还包括第三电阻、第四电阻、第五电阻以及第六电阻；所述第三电阻的一端以及所述第五电阻的一端与所述低噪声放大器的两个输出端连接；所述第三电阻的另一端以及所述第五电阻的另一端分别与所述第四电阻的一端以及所述第六电阻的一端连接；所述第四电阻的另一端以及所述第六电阻的另一端分别与所述第七NMOS管的漏极以及所述第八NMOS管的漏极连接。
3.根据权利要求2所述的射频前端电路，其特征在于：所述级联电路还包括第三开关以及第四开关；所述第三开关与所述第三电阻并联连接；所述第四开关与所述第五电阻并联；所述第四电阻与所述第六电阻均为电阻值可调的电阻。
4.根据权利要求1-3任意一项所述的射频前端电路，其特征在于：所述级联电路还包括第六电容与第七电容；所述第六电容的一端以及所述第七电容的一端与分别与所述第三PMOS管的漏极以及所述第四PMOS管的漏极连接，接收所述第三PMOS管的漏极以及所述第四PMOS管输出的差分信号。
5.根据权利要求4所述的射频前端电路，其特征在于：所述级联电路还包括第七电阻、第八电阻、第九电阻以及第十电阻；所述第七电阻的一端以及所述第十电阻的一端与所述第六电容的另一端连接，所述第八电阻与所述第九电阻的一端与所述第七电容的另一端连接；所述第七电阻的另一端以及所述第八电阻另一端与所述I路混频器的两个输入端连接，所述第九电阻的另一端以及所述第十电阻的另一端与所述Q路混频器的两个输入端连接。
6.根据权利要求5所述的射频前端电路，其特征在于：还包括I路跨阻放大器以及Q路跨阻放大器；所述I路跨阻放大器接收所述I路混频器输出的电流差分信号，将该电流差分信号转换成电压差分信号；所述Q路跨阻放大器接收所述Q路混频器输出的电流差分信号，将该电流差分信号转换成电压差分信号。
7.根据权利要求6所述的射频前端电路，其特征在于：所述I路跨阻放大器包括第八电容、第九电容、第十一电阻、第十二电阻以及I路运算放大器，所述I路混频器的一个输出端与所述第八电容的一端、第十一电阻的一端以及I路运算放大器的一个输入端连接，所述第八电容的另一端以及所述第十一电阻的另一端与所述I路运算放大器的一个输出端连接，所述I路混频器的另一个输出端与所述第九电容的一端、第十二电阻的一端以及I路运算放大器的另一个输入端连接，所述第九电容的另一端以及所述第十二电阻的另一端与所述I路运算放大器的另一个输出端连接，所述I路运算放大器为全差分运算放大器，
和/或，所述Q路跨阻放大器包括第十电容、第十一电容、第十三电阻、第十四电阻以及Q路运算放大器，所述Q路混频器的一个输出端与所述第十电容的一端、第十三电阻的一端以及Q路运算放大器的一个输入端连接，所述第十电容的另一端以及所述第十三电阻的另一端与所述Q路运算放大器的一个输出端连接，所述Q路混频器的另一个输出端与所述第十一电容的一端、第十四电阻的一端以及Q路运算放大器的另一个输入端连接，所述第十一电容的另一端以及所述第十四电阻的另一端与所述Q路运算放大器的另一个输出端连接，所述Q路运算放大器为全差分运算放大器。
8.根据权利要求7所述的射频前端电路，其特征在于：所述第十一电阻、第十二电阻、第十三电阻以及第十四电阻均为电阻值可调的电阻。
9.根据权利要求1-3任意一项所述的射频前端电路，其特征在于：所述低噪声放大电路包括第一电感、第二电感、第五电容、第四NMOS管以及第五NMOS管；所述第一电感的一端以及所述第二电感的一端接电源，所述第一电感的另一端以及所述第二电感的另一端分别与所述第五电容的两端连接；所述第五电容的一端与所述第五NMOS管的漏极连接，所述第五NMOS管的源极与所述第六NMOS管的漏极连接，所述第六NMOS管的栅极接收射频输入信号，所述第六NMOS管的源极接地。
10.根据权利要求9所述的射频前端电路，其特征在于：所述第五电容为电容值可调的电容。
CN201811553485.1A 2018-12-18 2018-12-18 一种射频前端电路 Active CN109379103B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811553485.1A CN109379103B (zh) 2018-12-18 2018-12-18 一种射频前端电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811553485.1A CN109379103B (zh) 2018-12-18 2018-12-18 一种射频前端电路

Publications (2)

Publication Number Publication Date
CN109379103A true CN109379103A (zh) 2019-02-22
CN109379103B CN109379103B (zh) 2024-03-12

Family

ID=65370779

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811553485.1A Active CN109379103B (zh) 2018-12-18 2018-12-18 一种射频前端电路

Country Status (1)

Country Link
CN (1) CN109379103B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115296688A (zh) * 2022-08-08 2022-11-04 慷智集成电路(上海)有限公司 全双工发射接收电路、串行电路芯片、电子设备及车辆

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6194947B1 (en) * 1998-07-24 2001-02-27 Global Communication Technology Inc. VCO-mixer structure
US20060181338A1 (en) * 2005-02-17 2006-08-17 Samsung Electronics Co., Ltd. Stacked CMOS current mirror using MOSFETs having different threshold voltages
CN101335533A (zh) * 2007-06-26 2008-12-31 索尼株式会社 无线电通信设备
KR20110030032A (ko) * 2009-09-17 2011-03-23 (주)에프씨아이 싱글 투 디퍼런셜 앨엔에이 회로
CN201910794U (zh) * 2010-12-31 2011-07-27 东南大学 一种低功耗射频前端
CN102522951A (zh) * 2011-12-20 2012-06-27 东南大学 一种电流复用低噪放和混频器的融合结构
US20140355728A1 (en) * 2013-05-30 2014-12-04 Mediatek Inc. Receiver front-end circuit, communication unit and method therefor
WO2017101202A1 (zh) * 2015-12-14 2017-06-22 东南大学 一种低电源电压二次变频射频接收前端
CN107565968A (zh) * 2017-09-19 2018-01-09 珠海泰芯半导体有限公司 一种逐次逼近型模数转换器
US20180152158A1 (en) * 2016-11-29 2018-05-31 Stmicroelectronics (Grenoble 2) Sas Attenuator device in a radio frequency transmission stage
CN209105172U (zh) * 2018-12-18 2019-07-12 珠海泰芯半导体有限公司 一种射频前端电路

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6194947B1 (en) * 1998-07-24 2001-02-27 Global Communication Technology Inc. VCO-mixer structure
US20060181338A1 (en) * 2005-02-17 2006-08-17 Samsung Electronics Co., Ltd. Stacked CMOS current mirror using MOSFETs having different threshold voltages
CN101335533A (zh) * 2007-06-26 2008-12-31 索尼株式会社 无线电通信设备
KR20110030032A (ko) * 2009-09-17 2011-03-23 (주)에프씨아이 싱글 투 디퍼런셜 앨엔에이 회로
CN201910794U (zh) * 2010-12-31 2011-07-27 东南大学 一种低功耗射频前端
CN102522951A (zh) * 2011-12-20 2012-06-27 东南大学 一种电流复用低噪放和混频器的融合结构
US20140355728A1 (en) * 2013-05-30 2014-12-04 Mediatek Inc. Receiver front-end circuit, communication unit and method therefor
WO2017101202A1 (zh) * 2015-12-14 2017-06-22 东南大学 一种低电源电压二次变频射频接收前端
US20180152158A1 (en) * 2016-11-29 2018-05-31 Stmicroelectronics (Grenoble 2) Sas Attenuator device in a radio frequency transmission stage
CN107565968A (zh) * 2017-09-19 2018-01-09 珠海泰芯半导体有限公司 一种逐次逼近型模数转换器
CN209105172U (zh) * 2018-12-18 2019-07-12 珠海泰芯半导体有限公司 一种射频前端电路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115296688A (zh) * 2022-08-08 2022-11-04 慷智集成电路(上海)有限公司 全双工发射接收电路、串行电路芯片、电子设备及车辆
CN115296688B (zh) * 2022-08-08 2023-10-13 慷智集成电路(上海)有限公司 全双工发射接收电路、串行电路芯片、电子设备及车辆

Also Published As

Publication number Publication date
CN109379103B (zh) 2024-03-12

Similar Documents

Publication Publication Date Title
US9054648B1 (en) Wideband active balun LNA topology with narrow-band filtering and noise cancelling
CN101764582B (zh) 用于功率放大器的自混合自适应偏置电路的系统和方法
US8933745B2 (en) Transconductance-enhancing passive frequency mixer
CN105720942B (zh) 一种超宽带低噪声高平衡片上有源巴伦
CN104348432B (zh) 一种差分输出增益相位高度平衡且稳健的单转双低噪声放大器
CN103248324A (zh) 一种高线性度低噪声放大器
CN107592081A (zh) 一种超宽带单片微波集成低噪声放大器
CN107645300A (zh) 一种电流复用低功耗射频接收机
CN106230389A (zh) 高增益低噪声放大器
CN109167578B (zh) 一种带有源电感的超宽带低噪声放大器
CN106936393A (zh) 一种低功耗高增益宽带低噪声差分放大器
CN104660185B (zh) 一种低功耗超宽带低噪声放大器
Shi et al. A 0.1-3.4 GHz LNA with multiple feedback and current-reuse technique based on 0.13-μm SOI CMOS
CN209105172U (zh) 一种射频前端电路
US20140266390A1 (en) Transconductance circuit and frequency mixer
CN109379103A (zh) 一种射频前端电路
CN109391236A (zh) 一种信号放大电路及毫米波信号放大电路
CN205545159U (zh) 一种w-波段高性能低噪声放大器
CN210745089U (zh) 射频超宽带驱动放大器芯片
CN101212202B (zh) 具有滤波模块来滤除低频成分以降低噪声指数的混频器
CN117176085A (zh) 一种基于跨导增强技术的单端转差分低噪声放大器
CN110224700A (zh) 一种高速互补类型双电源运算放大器
CN103107795A (zh) 一种浮地有源电感
CN110798162A (zh) 射频超宽带驱动放大器芯片
CN106921356B (zh) 一种无需稳定性补偿的两级全差分放大器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant