CN117749159A - 信号传送装置以及lvds电路 - Google Patents

信号传送装置以及lvds电路 Download PDF

Info

Publication number
CN117749159A
CN117749159A CN202310167813.9A CN202310167813A CN117749159A CN 117749159 A CN117749159 A CN 117749159A CN 202310167813 A CN202310167813 A CN 202310167813A CN 117749159 A CN117749159 A CN 117749159A
Authority
CN
China
Prior art keywords
signal
potential
transmission
current
terminal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202310167813.9A
Other languages
English (en)
Inventor
小川达博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Original Assignee
Toshiba Corp
Toshiba Electronic Devices and Storage Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Electronic Devices and Storage Corp filed Critical Toshiba Corp
Publication of CN117749159A publication Critical patent/CN117749159A/zh
Pending legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/607—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using discharge tubes in parallel with the load as final control devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/6871—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor
    • H03K17/6872—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors the output circuit comprising more than one controlled field-effect transistor using complementary field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Automation & Control Theory (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)
  • Logic Circuits (AREA)

Abstract

实施方式提供信号传送装置以及LVDS电路，能够实现同相传送与差动传送的切换的高速化。实施方式的信号传送装置的发送缓冲器具备：差动电路部，连接于第一电位与第二电位之间；可变电流源部，向差动电路部供给电流；开关部，在第一发送端子与固定电位之间以及第二发送端子与固定电位之间切换导通的状态与断开的状态；以及控制部，控制可变电流源部向差动电路部供给的电流，并且控制开关部的动作。

Description

信号传送装置以及LVDS电路
相关申请的参照
本申请享受以日本专利申请第2022-149298号(申请日：2022年9月20日)为基础申请的优先权。本申请通过参照该基础申请而包含基础申请的所有内容。
技术领域
本实施方式涉及信号传送装置以及LVDS电路。
背景技术
例如，关于作为在芯片间进行通信的接口电路的信号传送装置，出于减少消耗电流、放射噪声的观点，期望的是能够减小芯片间的电压振幅的LVDS(Low-VoltageDifferential Signaling：低压差分信号)电路。
作为这种LVDS方式的信号传送装置，有采用将差动信号与同相信号组合的传送方法的信号传送装置。
而且，例如在将同相与差动以每1个时钟交替地传送的格式的情况下，需要使差动传送的传输延迟与同相传送和差动传送的转变时间相等。
即，在LVDS方式的信号传送装置中，需要同相传送与差动传送的切换的高速化。
发明内容
本发明所要解决的课题在于提供能够实现同相传送与差动传送的切换的高速化的信号传送装置以及LVDS电路。
一个实施方式的信号传送装置具备发送缓冲器以及接收缓冲器，其特征在于，
所述发送缓冲器具备：
差动电路部，连接于第一电位与第二电位之间，根据经由第一输入端子输入的第一输入信号以及经由第二输入端子输入的第二输入信号，向第一发送端子输出第一传送信号，且向第二发送端子输出第二传送信号；
可变电流源部，向所述差动电路部供给电流；
开关部，在所述第一发送端子与固定电位之间以及所述第二发送端子与所述固定电位之间切换导通的状态与断开的状态；以及
控制部，控制所述可变电流源部向所述差动电路部供给的电流，并且控制开关部的动作；
所述接收缓冲器具备：
第一导电型的第一差动对，连接于第三电位与第四电位之间，根据经由第一接收端子输入的所述第一传送信号输出第一接收电流，并且根据经由第二接收端子输入的所述第二传送信号输出第二接收电流；
第二导电型的第二差动对，连接于所述第三电位与所述第四电位之间，根据所述第一传送信号输出第三接收电流，并且根据所述第二传送信号输出第四接收电流；
第一电流镜部，使对所述第一接收电流进行电流镜像后的电流流入所述第三电位与第二输出端子之间，并且使对所述第二接收电流进行电流镜像后的电流流入所述第三电位与第一输出端子之间；以及
第二电流镜部，使对所述第三接收电流进行电流镜像后的电流流入所述第二输出端子与所述第四电位之间，并且使对所述第四接收电流进行电流镜像后的电流流入所述第一输出端子与所述第四电位之间。
一个实施方式的LVDS电路的特征在于，具备：
发送缓冲器，在输入信号是同相信号的情况下，输出与输入对应的规定的电位的固定信号；以及
接收缓冲器，在从所述发送缓冲器输入的传送信号是同相信号的情况下，输出与所述传送信号对应的同相信号。
附图说明
图1是表示第一实施方式的信号传送装置的构成的一个例子的图。
图2是表示实施例的信号传送装置的构成的一个例子的图。
图3是用于说明图2所示的信号传送装置的动作的一个例子的波形图。
图4是表示第二实施方式的信号传送装置的构成的一个例子的图。
图5是表示第三实施方式的信号传送装置的构成的一个例子的图。
图6是表示变形例的信号传送装置的发送缓冲器的构成的一个例子的图。
图7是表示应用各实施方式的信号传送装置的信号传送系统的构成的一个例子的图。
附图标记说明
100、200、300：信号传送装置
TX：发送缓冲器
M：差动电路部
IT1、IT2：可变电流源部
SW1、SW2：开关部
CON：控制部
RX：接收缓冲器
G1：第一差动对
G2：第二差动对
Z：输入电阻
F1：第一电流镜部
IR1：第一恒流源
IR2：第二恒流源
1000：信号传送系统
具体实施方式
以下，参照附图详细地说明实施方式的信号传送装置。另外，并非用这些实施方式限定本发明。
<第一实施方式>
[信号传送装置]
图1是表示第一实施方式的信号传送装置的构成的一个例子的图。
第一实施方式的信号传送装置100是LVDS(Low-Voltage DifferentialSignaling：低压差分信号)方式的信号传送装置。
该第一实施方式的信号传送装置100例如如图1所示，信号传送装置100具备发送缓冲器TX与接收缓冲器RX。
另外，发送缓冲器TX与接收缓冲器RX之间利用第一布线(线)QP以及第二布线(线)QN连接。
[发送缓冲器]
而且，发送缓冲器TX根据经由第一输入端子TINP输入的第一输入信号INP以及经由第二输入端子TINN输入的第二输入信号INN，输出第一传送信号1a以及第二传送信号1b。该发送缓冲器TX电路是LVDS电路。
该发送缓冲器TX例如如图1所示，具备差动电路部M、可变电流源部IT1、IT2、开关部SW1、SW2及控制部CON。
而且，差动电路部M连接于第一电位(例如发送缓冲器TX的电源电位)V1与第二电位(例如发送缓冲器TX的接地电位)V2之间。
该差动电路部M根据经由第一输入端子TINP输入的第一输入信号INP以及经由第二输入端子TINN输入的第二输入信号INN，向第一发送端子TP输出第一传送信号1a且向第二发送端子TN输出第二传送信号1b。
另外，可变电流源部IT1、IT2连接于第一电位V1与第二电位V2之间。该可变电流源部IT1、IT2向差动电路部M供给电流，该电流的值能够变更。
另外，开关部SW1、SW2在第一发送端子TP与固定电位之间以及第二发送端子TN与该固定电位之间切换导通的状态与断开的状态。
另外，该固定电位在该图1所示的例子中是第二电位(例如发送缓冲器TX的接地电位)V2，但如后述那样，该固定电位也可以是第一电位(例如发送缓冲器TX的电源电位)V1。
另外，控制部CON控制可变电流源部IT1、IT2向差动电路部M供给的电流，并且控制开关部SW1、SW2的动作。
这里，例如，控制部CON在第一输入信号INP与第二输入信号INN为同相(共模(common mode))信号(例如，LL信号：“低(Low)”电平的同相信号)的情况下，将开关部SW1、SW2控制为接通，以使第一发送端子TP与该固定电位(这里是第二电位V2)之间以及第二发送端子TN与该固定电位之间成为导通的状态。
由此，在第一输入信号INP与第二输入信号INN是同相信号(例如LL信号)的情况下，能够使共模电压迅速地下降。
另一方面，控制部CON在第一输入信号INP与第二输入信号INN是差动信号的情况下，将开关部SW1、SW2控制为断开，以成为将第一发送端子TP与该固定电位之间以及第二发送端子TN与该固定电位之间断开的状态。
而且，控制部CON在第一输入信号INP与第二输入信号INN是同相信号的情况下，控制可变电流源部IT以增加向差动电路部M供给的电流。
另一方面，控制部CON在第一输入信号INP与第二输入信号INN是差动信号的情况下，控制可变电流源部IT以减少向差动电路部M供给的电流。
由此，在第一输入信号INP与第二输入信号INN是差动信号的情况下，能够使共模电压迅速地上升。
另外，在第一发送端子TP与第一接收端子RP之间，例如如图1所示，连接有第一布线(线)QP，发送缓冲器TX所输出的第一传送信号经由该第一布线QP向接收缓冲器RX传送。另外，在第二发送端子TN与第二接收端子RN之间，例如如图1所示，连接有第二布线(线)QN，发送缓冲器TX所输出的第二传送信号经由该第二布线QN向接收缓冲器RX传送。
[接收缓冲器]
另外，接收缓冲器RX根据第一传送信号1a以及第二传送信号1b，向第一输出端子TOUTP输出第一输出信号OUTP且向第二输出端子TOUTN输出第二输出信号OUTN。该接收缓冲器RX电路是LVDS电路。
该接收缓冲器RX例如如图1所示，具备第一导电型的第一差动对(nMOS差动对)G1、第二导电型的第二差动对(pMOS差动对)G2、输入电阻Z、第一电流镜部F1、第二电流镜部F2、第一恒流源IR1及第二恒流源IR2。
而且，第一差动对(nMOS差动对)G1连接于第三电位(例如接收缓冲器RX的电源电位)V3与第四电位(例如接收缓冲器RX的接地电位)V4之间。该第一差动对G1根据经由第一接收端子RP输入的第一传送信号2a输出第一接收电流H1，并且根据经由第二接收端子RN输入的第二传送信号2b输出第二接收电流H2。
而且，第一恒流源IR1连接于第四电位V4与第一差动对G1之间，向该第一差动对G1供给电流。
另外，输入电阻Z连接于第一接收端子RP与第二接收端子RN之间。
另外，第二差动对(pMOS差动对)G2连接于第三电位V3与第四电位V4之间。该第二差动对G2根据第一传送信号2a输出第三接收电流H3，并且根据第二传送信号2b输出第四接收电流H4。
而且，第二恒流源IR2连接于第三电位V3与第二差动对G2之间，向该第二差动对G2供给电流。
另外，第一电流镜部F1使对第一接收电流H1进行电流镜像后的电流流入第三电位V3与第二输出端子TOUTN之间，并且使对第二接收电流H2进行电流镜像后的电流流入第三电位V3与第一输出端子TOUTP之间。
另外，第二电流镜部F2使对第三接收电流H3进行电流镜像后的电流流入第二输出端子TOUTN与第四电位V4之间，并且使对第四接收电流H4进行电流镜像后的电流流入第一输出端子TOUTP与第四电位V4之间。
这里，例如在向接收缓冲器RX输入的第一传送信号2a与第二传送信号2b是同相信号(这里是LL信号)的情况下，第一差动对G1截止(两个nMOS晶体管截止)而停止第一、第二接收电流H1、H2的输出，且第二差动对G2导通(两个pMOS晶体管导通)而输出第三、第四接收电流H3、H4。
由此，在向接收缓冲器RX输入的第一传送信号2a与第二传送信号2b是同相信号(这里是LL信号)的情况下，第一电流镜部F1不在第三电位V3与第一、第二输出端子TOUTP、TOUTN之间流过电流，第二电流镜部F2使电流流过第四电位V4与第一、第二输出端子TOUTP、TOUTN之间。即，在第一传送信号与第二传送信号是同相信号(这里是LL信号)的情况下，从第一、第二输出端子TOUTP、TOUTN输出“低(Low)”电平的第一、第二输出信号OUTP、OUTN(同相信号(LL信号))。
因而，信号传送装置100在第一输入信号INP与第二输入信号INN是同相信号的情况下，输出作为同相信号的第一、第二输出信号OUTP、OUTN。
另一方面，在向接收缓冲器RX输入的第一传送信号与第二传送信号是差动信号的情况下，根据第一传送信号与第二传送信号，第一差动对G1输出第一、第二接收电流H1、H2，且第二差动对G2输出第三、第四接收电流。
由此，在向接收缓冲器RX输入的第一传送信号与第二传送信号是差动信号的情况下，输出作为差动信号的第一、第二输出信号OUTP、OUTN。因而，在第一输入信号INP与第二输入信号INN是差动信号的情况下，输出作为差动信号的第一、第二输出信号OUTP、OUTN。
如此，作为LVDS电路的信号传送装置100具备：发送缓冲器TX，在输入信号是同相信号的情况下，输出与输入对应的规定的电位的固定信号；以及接收缓冲器RX，在从发送缓冲器TX输入的传送信号是同相信号的情况下，输出与该传送信号对应的同相信号。
这里，参照以下的具体的实施例，说明第一实施方式的信号传送装置100的更详细的各构成及其动作的一个例子。
图2是表示实施例的信号传送装置的构成的一个例子的图。另外，图3是用于说明图2所示的信号传送装置的动作的一个例子的波形图。在以下的说明中，对于图2所示的构成要素中的与图1所示的构成要素相同的构成要素，有时通过标注与图1所示的附图标记相同的附图标记而省略其说明。另外，该图2所示的实施例的信号传送装置100的各电路结构是一个例子，也可以用能够执行相同功能的结构代替。
[发送缓冲器]
如在第一实施方式中说明的那样，发送缓冲器TX根据经由第一输入端子TINP输入的第一输入信号INP以及经由第二输入端子TINN输入的第二输入信号INN，输出第一传送信号1a以及第二传送信号1b。该发送缓冲器TX电路是LVDS电路。
该发送缓冲器TX例如如图2所示，具备差动电路部M、可变电流源部IT1、IT2、开关部SW1、SW2及控制部CON。
[差动电路]
如已叙述的那样，差动电路部M连接于第一电位V1与第二电位V2之间，根据经由第一输入端子TINP输入的第一输入信号INP以及经由第二输入端子TINN输入的第二输入信号INN，向第一发送端子TP输出第一传送信号1a且向第二发送端子TN输出第二传送信号1b。
该差动电路部M例如如图2所示，具备pMOS晶体管(第一导电型的MOS晶体管)Ma、Mb与nMOS晶体管(第二导电型的MOS晶体管)Mc、Md。
而且，pMOS晶体管Ma的栅极连接于第二输入端子INN，源极连接于第一可变电流源IT1，漏极连接于第一发送端子TP。另外，pMOS晶体管Mb的栅极连接于第一输入端子INP，源极连接于第一可变电流源IT1，漏极连接于第二发送端子TN。
而且，nMOS晶体管Mc的栅极连接于第二输入端子INN，源极连接于第二可变电流源IT2，漏极连接于第一发送端子TP。另外，nMOS晶体管Md的栅极连接于第一输入端子INP，源极连接于第二可变电流源IT2，漏极连接于第二发送端子TN。
[可变电流源]
可变电流源部IT1、IT2例如如图2所示，具备第一可变电流源IT1与第二可变电流源IT2。
而且，第一可变电流源IT1连接于第一电位V1与差动电路部M之间，向差动电路部M供给电流。
更详细地说，第一可变电流源IT1例如如图2所示，具备恒流源I1a与pMOS晶体管I1b。
而且，恒流源I1a连接于第一电位V1与差动电路M(pMOS晶体管Ma、Mb的源极)之间。该恒流源I1a将预先设定的恒定电流向差动电路M供给。另外，该恒流源I1a例如也可以使用被连接于第一电位V1与差动电路M之间且栅极被施加了预先设定的电压的MOS晶体管构成，构成为电流镜电路。
另外，pMOS晶体管I1b的栅极连接于控制部CON，源极连接于第一电位V1，漏极连接于差动电路M(pMOS晶体管Ma、Mb的源极)。该pMOS晶体管I1b由控制部CON输出的控制信号S11控制导通/截止。
这里，控制部CON通过根据第一、第二输入信号INP、INN调整该pMOS晶体管I1b的导通状态，使得构成可变电流源部IT1、IT2的第一可变电流源IT1所输出的电流变化。另外，控制部CON也可以通过根据外部信号调整该pMOS晶体管I1b的导通状态，使得构成可变电流源部IT1、IT2的第一可变电流源IT1所输出的电流变化。
另外，第二可变电流源IT2连接于第二电位V2与差动电路部M之间，向差动电路部M供给电流。
而且，第二可变电流源IT2例如如图2所示，具备恒流源I2a与nMOS晶体管I2b、I2c、I2d。
而且，恒流源I2a连接于第二电位V2与差动电路M(nMOS晶体管Mc、Md的源极)之间。该恒流源I2a将预先设定的恒定电流向差动电路M供给。另外，该恒流源I2a例如也可以使用被连接于第二电位V2与差动电路M之间且栅极被施加了预先设定的电压的MOS晶体管构成，构成为电流镜电路。
另外，nMOS晶体管I2b的栅极连接于控制部CON，源极连接于第二电位V2，漏极连接于差动电路M(nMOS晶体管Mc、Mc的源极)。该nMOS晶体管I2b由控制部CON输出的控制信号S12控制导通/截止。
这里，控制部CON通过根据第一、第二输入信号INP、INN(或者未图示的外部信号)调整该nMOS晶体管I2b的导通状态，使得构成可变电流源部IT1、IT2的第二可变电流源IT2所输出的电流变化。
另外，nMOS晶体管I2c连接于恒流源I2a与第二电位V2之间，其栅极连接于第一发送端子TP(pMOS晶体管Ma以及nMOS晶体管Mc的源极)。另外，nMOS晶体管I2d连接于恒流源I2a与第二电位V2之间，其栅极连接于第二发送端子TN(pMOS晶体管Mb以及nMOS晶体管Md的漏极)。利用这些nMOS晶体管I2c、I2d，控制第一、第二发送端子TP、TN中的共模电压的充放电。另外，也可以基于将差动电路M的输出电压分压后的电压利用差动放大器对该nMOS晶体管进行反馈控制。
[开关部]
如已叙述的那样，开关部SW1、SW2例如如图2所示，具备第一开关SW1与第二开关SW2。
而且，第一开关SW1连接于第一发送端子TP与所述第二电位V2之间。该第一开关SW1由控制部CON输出的控制信号S10控制导通/截止。该第一开关SW1例如如图2所示，由连接于第一发送端子TP与第二电位V2之间且栅极被输入控制信号S10的MOS晶体管构成。
另外，第二开关SW2连接于第二发送端子TN与第二电位V2之间。该第二开关SW2由控制部CON输出的控制信号S10控制导通/截止。该第二开关SW2例如如图2所示，由连接于第二发送端子TN与第二电位V2之间且栅极被输入控制信号S10的MOS晶体管构成。
[控制部]
如已叙述的那样，控制部CON控制可变电流源部IT1、IT2(第一、第二可变电流源IT1、I2)向差动电路部M供给的电流，并且控制开关部SW1、SW2(第一、第二开关SW1、SW2)的动作。
该控制部CON例如如图2所示，具备NOR电路C1、第一反相器C2、延迟电路C3及第二反相器C4。
而且，NOR电路C1被输入第一输入信号INP以及第二输入信号INN，并输出运算第一输入信号INP以及第二输入信号INN而获得的信号(开关控制信号S10)。
另外，第一反相器C2被输入NOR电路C1输出的信号(开关控制信号S10)，并输出将该信号(开关控制信号S10)反转后的信号。
另外，延迟电路C3被输入第一反相器C2输出的信号，并输出使该信号延迟了预先设定的延迟时间的信号(第一电流控制信号S11)。
另外，第二反相器C4被输入延迟电路C3输出的信号(第一电流控制信号S11)，并输出使该信号(第一电流控制信号S11)反转后的信号(第二电流控制信号S12)。
这里，例如，控制部CON在第一输入信号INP与第二输入信号INN是差动信号的情况下，利用控制信号S10断开第一开关SW1以及第二开关SW2。
另一方面，控制部CON在第一输入信号INP与第二输入信号INN是同相信号的情况下，利用控制信号S10接通第一开关SW1以及第二开关SW2。
另外，控制部CON在第一输入信号INP与第二输入信号INN是同相信号的情况下，将开关部SW1、SW2控制为导通，以使第一发送端子TP与固定电位(这里是第二电位V2)之间以及第二发送端子TN与该固定电位之间成为导通的状态，之后，在经过预先设定的延迟时间后，控制可变电流源部IT1、IT2，以使向差动电路部M供给的电流增加。
另一方面，控制部CON在第一输入信号INP与第二输入信号INN是差动信号的情况下，将开关部SW1、SW2控制为截止，以使第一发送端子TP与该固定电位(第二电位V2)之间以及第二发送端子TN与该固定电位之间成为断开的状态，之后，在经过该延迟时间后，控制可变电流源部IT1、IT2以使向差动电路部M供给的电流减少。
如此，在该图2所示的例子中，控制部CON基于第一输入信号INP与第二输入信号INN的输入，控制第一、第二可变电流源IT1、IT2、第一开关SW1以及第二开关SW2的动作。
然而，并不限定于此，该控制部CON也可以基于外部信号(未图示)的输入，控制第一、第二可变电流源IT1、IT2、第一开关SW1以及第二开关SW2的动作。在该情况下，例如，也可以是省略了控制部CON的NOR电路C1的电路结构，通过将该外部信号向第一反相器C2输入，使得延迟电路C3输出控制第一可变电流源部IT1的第一电流控制信号S11，并且第二反相器C4输出控制第二可变电流源部IT2的第二电流控制信号S12。而且，在该情况下，控制部CON也可以输出该外部信号作为控制第一、第二开关SW1、SW2的开关控制信号S10。
[接收缓冲器]
如在第一实施方式中说明的那样，接收缓冲器RX根据第一传送信号1a以及第二传送信号1b向第一输出端子TOUTP输出第一输出信号OUTP且向第二输出端子TOUTN输出第二输出信号OUTN。该接收缓冲器RX电路是LVDS电路。
该接收缓冲器RX例如如图1所示，具备第一导电型的第一差动对(nMOS差动对)G1、第二导电型的第二差动对(pMOS差动对)G2、输入电阻Z、第一电流镜部F1、第一恒流源IR1及第二恒流源IR2。
[第一差动对]
如已叙述的那样，第一差动对(nMOS差动对)G1连接于第三电位(例如接收缓冲器RX的电源电位)V3与第四电位(例如接收缓冲器RX的接地电位)V4之间。该第一差动对G1根据经由第一接收端子RP输入的第一传送信号2a输出第一接收电流H1，并且根据经由第二接收端子RN输入的第二传送信号2b输出第二接收电流H2。
该第一差动对G1例如如图2所示，具备nMOS晶体管G1a、G1b。
而且，nMOS晶体管G1a的源极连接于第一恒流源IR1，栅极连接于第二接收端子RN，漏极连接于第一电流镜部F1(pMOS晶体管F1a的漏极)。
另外，nMOS晶体管G1b的源极连接于第一恒流源IR1，栅极连接于第一接收端子RP，漏极连接于第一电流镜部F1(pMOS晶体管F1c的漏极)。
[第二差动对]
如已叙述的那样，第二差动对(pMOS差动对)G2连接于第三电位V3与第四电位V4之间。该第二差动对G2根据第一传送信号2a输出第三接收电流H3，并且根据第二传送信号2b输出第四接收电流H4。
该第二差动对G2例如如图2所示，具备pMOS晶体管G2a、G2b。
而且，pMOS晶体管G2a的源极连接于第二恒流源IR2，栅极连接于第一接收端子RP，漏极连接于第二电流镜部F2(nMOS晶体管F2a的漏极)。
另外，pMOS晶体管G2b的源极连接于第二恒流源IR2，栅极连接于第二接收端子RN，漏极连接于第二电流镜部F2(nMOS晶体管F2c的漏极)。
[第一电流镜部]
如已叙述的那样，第一电流镜部F1使对第一差动对G1所输出的第一接收电流H1进行电流镜像后的电流流入第三电位V3与第二输出端子TOUTN之间，并且使对第一差动对G1所输出的第二接收电流H2进行电流镜像后的电流流入第三电位V3与第一输出端子TOUTP之间。
该第一电流镜部F1例如如图2所示，具备pMOS晶体管F1a、F1b、F1c、F1d。
而且，pMOS晶体管F1a的源极连接于第三电位V3，栅极以及漏极连接于第一差动对G1(nMOS晶体管G1a的漏极)。
另外，pMOS晶体管F1b的源极连接于第三电位V3，漏极连接于第一输出端子TOUTP，栅极连接于pMOS晶体管F1a的栅极以及第一差动对G1(nMOS晶体管G1a的漏极)。
这些pMOS晶体管F1a、F1b构成了使对第一差动对G1所输出的第二接收电流H2进行电流镜像后的电流流入第三电位V3与第一输出端子TOUTP之间的电流镜电路。
另外，pMOS晶体管F1c的源极连接于第三电位V3，栅极以及漏极连接于第一差动对G1(nMOS晶体管G1b的漏极)。
另外，pMOS晶体管F1d的源极连接于第三电位V3，漏极连接于第二输出端子TOUTN，栅极连接于pMOS晶体管F1c的栅极以及第一差动对G1(nMOS晶体管G1b的漏极)。
这些pMOS晶体管F1c、F1d构成了使对第一差动对G1所输出的第一接收电流H1进行电流镜像后的电流流入第三电位V3与第二输出端子TOUTN之间的电流镜电路。
[第二电流镜部]
如已叙述的那样，第二电流镜部F2使对第二差动对G2所输出的第三接收电流H3进行电流镜像后的电流流入第二输出端子TOUN与第四电位V4之间，并且使对第四接收电流H4进行电流镜像后的电流流入第一输出端子TOUTP与所述第四电位V4之间。
该第二电流镜部F2例如如图2所示，具备nMOS晶体管F2a、F2b、F2c、F2d。
而且，nMOS晶体管F2a的源极连接于第四电位V4，栅极以及漏极连接于第二差动对G2(pMOS晶体管G2a的漏极)。
另外，nMOS晶体管F2b的源极连接于第四电位V4，漏极连接于第二输出端子TOUTN，栅极连接于pMOS晶体管F2a的栅极以及第二差动对G2(pMOS晶体管G2a的漏极)。
这些nMOS晶体管F2a、F2b构成了使对第二差动对G2所输出的第三接收电流H3进行电流镜像后的电流流入第四电位V4与第二输出端子TOUTN之间的电流镜电路。
另外，nMOS晶体管F2c的源极连接于第四电位V4，栅极以及漏极连接于第二差动对G2(pMOS晶体管G2b的漏极)。
另外，nMOS晶体管F2d的源极连接于第四电位V4，漏极连接于第一输出端子TOUTP，栅极连接于nMOS晶体管F2c的栅极以及第二差动对G2(pMOS晶体管G2b的漏极)。
这些nMOS晶体管F2c、F2d构成了使对第二差动对G2所输出的第四接收电流H4进行电流镜像后的电流流入第四电位V4与第一输出端子TOUTP之间的电流镜电路。
[第一恒流源]
如已叙述的那样，第一恒流源IR1连接于第四电位V4与第一差动对G1之间，向第一差动对G1供给电流。该恒流源IR1例如也可以使用被连接于第四电位V4与第一差动对G1之间且栅极被施加了预先设定的电压的MOS晶体管构成，构成为电流镜电路。
[第二恒流源]
如已叙述的那样，第二恒流源IR2连接于第三电位V3与第二差动对G2之间，向所述第二差动对G2供给电流。该恒流源IR2例如也可以使用被连接于第三电位V3与第二差动对G2之间且栅极被施加了预先设定的电压的MOS晶体管构成，构成为电流镜电路。
接下来，对具有以上那样的构成的信号传送装置100的动作的一个例子进行说明。这里，如已叙述的那样，图3是用于说明图2所示的信号传送装置的动作的一个例子的波形图。
这里，例如如图3所示，控制部CON在第一输入信号INP与第二输入信号INN是差动信号的情况下，利用控制信号S10使第一开关SW1以及第二开关SW2断开(～时间t1)。
之后，在时间t1，若第一输入信号INP与第二输入信号INN成为同相信号(LL信号)，则控制部CON将第一、第二开关SW1、SW2控制为接通，以成为使第一发送端子TP与固定电位(这里是第二电位V2)之间以及第二发送端子TN与该固定电位之间导通的状态，之后，在经过预先设定的延迟时间(时间t1～时间t2)后，控制可变电流源部IT1、IT2(使pMOS晶体管I1b、nMOS晶体管I2b导通)，以使向差动电路部M供给的电流增加(时间t2～时间t4)。
如此，在向接收缓冲器RX输入的第一传送信号2a与第二传送信号2b为同相信号(LL信号)的情况下，接收缓冲器RX的第一差动对G1截止(两个nMOS晶体管G1a、G1b截止)而停止第一、第二接收电流H1、H2的输出，且第二差动对G2导通(两个pMOS晶体管G2a、G2b导通)而输出第三、第四接收电流H3、H4。
由此，在向接收缓冲器RX输入的第一传送信号2a与第二传送信号2b是同相信号(LL信号)的情况下，第一电流镜部F1不使电流流入第三电位V3与第一、第二输出端子TOUTP、TOUTN之间，第二电流镜部F2使电流流入第四电位V4与第一、第二输出端子TOUTP、TOUTN之间。即，在第一传送信号与第二传送信号是同相信号(这里是LL信号)的情况下，从第一、第二输出端子TOUTP、TOUTN输出“低(Low)”电平的第一、第二输出信号OUTP、OUTN(同相信号(LL信号))。
因而，在第一输入信号INP与第二输入信号INN是同相信号的情况下，信号传送装置100输出作为同相信号(LL信号)的第一、第二输出信号OUTP、OUTN。
之后，在时间t3，若第一输入信号INP与第二输入信号INN成为差动信号，则控制部CON将第一、第二开关SW1、SW2控制为断开，以成为使第一发送端子TP与该固定电位(第二电位V2)之间以及第二发送端子TN与该固定电位之间断开的状态，之后，在经过该延迟时间(时间t3～时间t4)后，控制可变电流源部IT1、IT2(使pMOS晶体管I1b、nMOS晶体管I2b截止)，以使向差动电路部M供给的电流减少。
如此，就发送缓冲器TX而言，在同相传送与差动传送的切换的定时，差动电路M的驱动电流(可变电流源部IT1、IT2供给的电流)增加，因此其切换动作高速化。
另外，若向接收缓冲器RX输入的第一传送信号与第二传送信号成为差动信号，则根据第一传送信号与第二传送信号，接收缓冲器RX的第一差动对G1输出第一、第二接收电流H1、H2且第二差动对G2输出第三、第四接收电流。
由此，在向接收缓冲器RX输入的第一传送信号与第二传送信号是差动信号的情况下，输出作为差动信号的第一、第二输出信号OUTP、OUTN。
因而，信号传送装置100在第一输入信号INP与第二输入信号INN是差动信号的情况下，输出作为差动信号的第一、第二输出信号OUTP、OUTN。
之后，在信号传送装置100中，根据第一、第二输入信号INP、INN重复相同的动作。
如以上那样，在信号传送装置100中，在同相传送的情况下，通过上述发送缓冲器TX的动作实现了同相传送的高速，并且接收缓冲器RX能够输出被固定为固定电位(接地电位)的电平的输出信号OUTP、OUTN，因此能够由反相器接收该信号，也能够简化后级电路。
即，根据第一实施方式的信号传送装置100，能够实现同相传送与差动传送的切换的高速化。
这里，在已叙述的第一实施方式中，说明了信号传送装置的构成的一个例子。然而，该信号传送装置的构成并不限定于此。因此，在以下的第二至第三实施方式中，对信号传送装置的构成的其他例子进行说明。
<第二实施方式>
在已叙述的第一实施方式的信号传送装置100中，说明了设想传送同相的“低(Low)”电平的信号，在第一、第二输入信号INP、INN是作为同相信号的LL信号(“低(Low)”电平的同相信号)的情况下将第一、第二发送端子TP、TN作为固定电位连接于第二电位(接地电位)V2的例子。
然而，也可以设想传送同相的“高(High)”电平的信号的情况，在第一、第二输入信号INP、INN是作为同相信号的HH信号(“高(High)”电平的同相信号)的情况下，将第一、第二发送端子TP、TN作为固定电位连接于第一电位(电源电位)V1。
因此，在第二实施方式中，对设想了传送同相的“高(High)”电平的信号的情况的信号传送装置的一个例子进行说明。图4是表示第二实施方式的信号传送装置的构成的一个例子的图。在以下的说明中，关于图4所示的构成要素中的与图1所示的构成要素相同的构成要素，通过标注与图1所示的附图标记相同的附图标记而省略其说明。
在该第二实施方式的信号传送装置200中，例如如图4所示，发送缓冲器TX的开关部SW1x、SW2x的连接关系与图1所示的第一实施方式的发送缓冲器TX的开关部SW1、SW2不同。
即，在该第二实施方式的信号传送装置200中，发送缓冲器TX的开关部SW1x、SW2x在第一发送端子TP与作为固定电位的第一电位V1(例如发送缓冲器TX的电源电位)之间以及第二发送端子TN与作为该固定电位的第一电位之间切换导通的状态与断开的状态。
而且，控制部CON通过控制信号S11、S12控制可变电流源部IT1、IT2向差动电路部M供给的电流，并且通过控制信号S10x控制开关部SW1x、SW2x的动作。
这里，在该第二实施方式中，例如，控制部CON在第一输入信号INP与第二输入信号INN是同相(共模)信号(即HH信号：“高(High)”电平的同相信号)的情况下，将开关部SW1x、SW2x控制为接通，以使第一发送端子TP与该固定电位(即第一电位V1)之间以及第二发送端子TN与该固定电位之间成为导通的状态。
由此，在第一输入信号INP与第二输入信号INN是同相信号(即HH信号)的情况下，能够使共模电压迅速地上升。
另一方面，控制部CON在第一输入信号INP与第二输入信号INN是差动信号的情况下，将开关部SW1x、SW2x控制为断开，以成为使第一发送端子TP与该固定电位之间以及第二发送端子TN与该固定电位之间断开的状态。
另外，该第二实施方式的信号传送装置200的其他构成以及动作与第一实施方式的信号传送装置100的构成以及动作相同。
即，根据该第二实施方式的信号传送装置，能够实现同相传送与差动传送的切换的高速化。
<第三实施方式>
在已叙述的第一、二实施方式的信号传送装置100、200中，说明了设想仅传送同相的“低(Low)”电平信号或者“高(High)”电平的信号中的某一方，在第一、第二输入信号INP、INN是作为同相信号的LL信号或者HH信号(“低(Low)”电平或者“高(High)”电平的同相信号)的情况下，将第一、第二发送端子TP、TN作为固定电位连接于第二电位(接地电位)V2或者第一电位(电源电位)的例子。
然而，也可以设想传送同相的“低(Low)”电平的信号以及“高(High)”电平的信号的情况，在第一、第二输入信号INP、INN作是为同相信号的LL信号(“低(Low)”电平的同相信号)的情况下，将第一、第二发送端子TP、TN作为固定电位连接于第二电位(接地电位)V2，而且，在第一、第二输入信号INP、INN是作为同相信号的HH信号(“高(High)”电平的同相信号)的情况下，将第一、第二发送端子TP、TN作为固定电位连接于第一电位(固定电位)V1。
因此，在第三实施方式中，对设想了传送同相的“高(High)”电平的信号的情况的信号传送装置的一个例子进行说明。图5是表示第三实施方式的信号传送装置的构成的一个例子的图。在以下的说明中，对于图5所示的构成要素中的与图1、图4所示的构成要素相同的构成要素，通过标注与图1、图4所示的附图标记相同的附图标记而省略其说明。
在该第三实施方式的信号传送装置300中，例如如图5所示，发送缓冲器TX的开关部SW1、SW2、SW1x、SW2x的连接关系为组合了图1所示的第一实施方式的发送缓冲器TX的开关部SW1、SW2与图4所示的第二实施方式的发送缓冲器TX的开关部SW1x、SW2x的构成。
在该第三实施方式的信号传送装置300中，控制部CON通过控制信号S11、S12控制可变电流源部IT1、IT2向差动电路部M供给的电流，并且通过控制信号S10、S10x控制开关部SW1、SW2、SW1x、SW2x的动作，具体的控制动作与第一、第二实施方式相同。
另外，该第三实施方式的信号传送装置300的其他构成以及动作与第一、第二实施方式的信号传送装置100、200的构成以及动作相同。
即，根据该第三实施方式的信号传送装置，能够实现同相传送与差动传送的切换的高速化。
<变形例>
这里，将已叙述的图2所示的实施例的信号传送装置的发送缓冲器的可变电流源部的更具体的构成的一个例子作为变形例进行说明。
图6是表示变形例的信号传送装置的发送缓冲器的构成的一个例子的图。另外，在以下的说明中，关于图6所示的构成要素中的与图2所示的构成要素相同的构成要素，有通过标注与图2所示的附图标记相同的附图标记而省略其说明的情况。
该变形例的信号传送装置的发送缓冲器TX例如如图6所示，也可以包含规定可变电流源部IT1、IT2的恒流源I1a、I2a的电流的电流镜部K。在该情况下，例如如图6所示，恒流源I1a是源极连接于第一电位V1、漏极连接于差动电路M的pMOS晶体管，恒流源I2a是源极连接于第二电位V2、漏极连接于差动电路M的nMOS晶体管。
而且，电流镜部K例如如图6所示，具备：漏极以及栅极被输入基准电流IREF的nMOS晶体管Ka；栅极连接于nMOS晶体管Ka的栅极的nMOS晶体管Kb；nMOS晶体管Kc，连接于nMOS晶体管Ka的源极与第二电位V2之间，栅极连接于nMOS晶体管I2a的栅极，且被施加基准电压VREF，用于控制共模电压；nMOS晶体管Kd，连接于nMOS晶体管Kb的源极与第二电位V2之间，栅极连接于nMOS晶体管Kc的栅极，用于控制共模电压；以及pMOS晶体管Ke，源极连接于第一电位V1，漏极以及栅极连接于nMOS晶体管Kb的漏极，栅极连接于pMOS晶体管I1a的栅极。
根据向具有这种构成的电流镜部K输入的基准电压VREF以及基准电流IREF，流过规定的镜像电流，规定作为pMOS晶体管的恒流源I1a以及作为nMOS晶体管的恒流源I2a的电流，设定共模电压。
另外，该变形例的信号传送装置的发送缓冲器TX的其他构成以及动作与图2所示的实施例的发送缓冲器的构成以及动作相同。
<第四实施方式>
在第四实施方式中，对应用已叙述的第一至第三实施方式的信号传送装置的信号传送系统的构成的一个例子进行说明。
图7是表示应用信号传送装置的信号传送系统的构成的一个例子的图。另外，在图7所示的信号传送系统1000的例子中，示出了应用第一实施方式的信号传送装置100的构成，但第二、第三实施方式的信号传送装置200、300也同样可应用。
如图7所示，信号传送系统1000传送输入信号并输出输出信号OUTP、OUTN。
该信号传送系统1000例如如图7所示，具备被输入输入信号INP、INN的信号一次电路(半导体芯片)1001、与该信号一次电路1001之间传送信号的绝缘一次电路(半导体芯片)1001Z、输出输出信号OUTP、OUTN的信号二次电路(半导体芯片)1002以及与该信号二次电路1002之间传送信号的绝缘二次电路(半导体芯片)1002Z。
而且，如图7所示，绝缘一次电路1001Z与绝缘二次电路1002Z之间利用具有电分离的绝缘变压器构造的磁耦合方式的隔离元件Z传送信号。特别是，在信号一次电路1001的半导体芯片与绝缘一次电路1001Z的半导体芯片间的信号的传送中应用第一实施方式的信号传送装置100，并且在信号二次电路1002的半导体芯片与绝缘二次电路1002Z的半导体芯片间的信号的传送中应用第一实施方式的信号传送装置100。
另外，如已叙述的那样，第二、第三实施方式的信号传送装置200、300也同样可以应用于信号传送系统1000。
这里，如已叙述的那样，第一至第三个信号传送装置100、200、300能够实现同相传送与差动传送的切换的高速化，因此在应用了这些信号传送装置的信号传送系统1000中，也能够实现同相传送与差动传送的切换的高速化。
虽然说明了本发明的几个实施方式，但这些实施方式是作为例子而提出的，并不意图限定发明的范围。这些新的实施方式能够以其他各种方式实施，能够在不脱离发明的主旨的范围内进行各种省略、替换、变更。这些实施方及其变形包含在发明的范围及主旨中，并且包含在权利要求书所记载的发明及其等同的范围中。

Claims (11)

1.一种信号传送装置，具备发送缓冲器以及接收缓冲器，其特征在于，
所述发送缓冲器具备：
差动电路部，连接于第一电位与第二电位之间，根据经由第一输入端子输入的第一输入信号以及经由第二输入端子输入的第二输入信号，向第一发送端子输出第一传送信号，且向第二发送端子输出第二传送信号；
可变电流源部，向所述差动电路部供给电流；
开关部，在所述第一发送端子与固定电位之间以及所述第二发送端子与所述固定电位之间切换导通的状态与断开的状态；以及
控制部，控制所述可变电流源部向所述差动电路部供给的电流，并且控制开关部的动作；
所述接收缓冲器具备：
第一导电型的第一差动对，连接于第三电位与第四电位之间，根据经由第一接收端子输入的所述第一传送信号输出第一接收电流，并且根据经由第二接收端子输入的所述第二传送信号输出第二接收电流；
第二导电型的第二差动对，连接于所述第三电位与所述第四电位之间，根据所述第一传送信号输出第三接收电流，并且根据所述第二传送信号输出第四接收电流；
第一电流镜部，使对所述第一接收电流进行电流镜像后的电流流入所述第三电位与第二输出端子之间，并且使对所述第二接收电流进行电流镜像后的电流流入所述第三电位与第一输出端子之间；以及
第二电流镜部，使对所述第三接收电流进行电流镜像后的电流流入所述第二输出端子与所述第四电位之间，并且使对所述第四接收电流进行电流镜像后的电流流入所述第一输出端子与所述第四电位之间。
2.根据权利要求1所述的信号传送装置，其特征在于，
在所述第一输入信号与所述第二输入信号是同相信号的情况下，所述控制部控制所述开关部，以成为使所述第一发送端子与所述固定电位之间以及所述第二发送端子与所述固定电位之间导通的状态，
另一方面，在所述第一输入信号与所述第二输入信号是差动信号的情况下，所述控制部控制所述开关部，以成为使所述第一发送端子与所述固定电位之间以及所述第二发送端子与所述固定电位之间断开的状态。
3.根据权利要求2所述的信号传送装置，其特征在于，
在所述第一输入信号与所述第二输入信号是同相信号的情况下，所述控制部控制所述可变电流源部以使向所述差动电路部供给的电流增加，
另一方面，在所述第一输入信号与所述第二输入信号是差动信号的情况下，所述控制部控制所述可变电流源部以使向所述差动电路部供给的电流减少。
4.根据权利要求3所述的信号传送装置，其特征在于，
在所述第一输入信号与所述第二输入信号是同相信号的情况下，所述控制部将所述开关部控制为接通以成为使所述第一发送端子与所述固定电位之间以及所述第二发送端子与所述固定电位之间导通的状态，之后，在经过预先设定的延迟时间后，控制所述可变电流源部以使向所述差动电路部供给的电流增加，
另一方面，在所述第一输入信号与所述第二输入信号是差动信号的情况下，所述控制部将所述开关部控制为断开以成为使所述第一发送端子与所述固定电位之间以及所述第二发送端子与所述固定电位之间断开的状态，之后，在经过所述延迟时间后，控制所述可变电流源部以使向所述差动电路部供给的电流减少。
5.根据权利要求1所述的信号传送装置，其特征在于，
所述固定电位是所述第一电位。
6.根据权利要求1所述的信号传送装置，其特征在于，
所述固定电位是所述第二电位。
7.根据权利要求2所述的信号传送装置，其特征在于，
所述固定电位是所述第一电位。
8.根据权利要求2所述的信号传送装置，其特征在于，
所述固定电位是所述第二电位。
9.根据权利要求1所述的信号传送装置，其特征在于，
所述接收缓冲器还具备：
第一恒流源，连接于所述第四电位与所述第一差动对之间，向所述第一差动对供给电流；以及
第二恒流源，连接于所述第三电位与所述第二差动对之间，向所述第二差动对供给电流。
10.根据权利要求2所述的信号传送装置，其特征在于，
所述接收缓冲器还具备：
第一恒流源，连接于所述第四电位与所述第一差动对之间，向所述第一差动对供给电流；以及
第二恒流源，连接于所述第三电位与所述第二差动对之间，向所述第二差动对供给电流。
11.一种LVDS电路，其特征在于，具备：
发送缓冲器，在输入信号是同相信号的情况下，输出与输入对应的规定的电位的固定信号；以及
接收缓冲器，在从所述发送缓冲器输入的传送信号是同相信号的情况下，输出与所述传送信号对应的同相信号。
CN202310167813.9A 2022-09-20 2023-02-27 信号传送装置以及lvds电路 Pending CN117749159A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022-149298 2022-09-20
JP2022149298A JP2024044006A (ja) 2022-09-20 2022-09-20 信号伝送装置

Publications (1)

Publication Number Publication Date
CN117749159A true CN117749159A (zh) 2024-03-22

Family

ID=90244741

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202310167813.9A Pending CN117749159A (zh) 2022-09-20 2023-02-27 信号传送装置以及lvds电路

Country Status (3)

Country Link
US (1) US20240094755A1 (zh)
JP (1) JP2024044006A (zh)
CN (1) CN117749159A (zh)

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
AU6445694A (en) * 1993-03-24 1994-10-11 Apple Computer, Inc. Differential- to single-ended cmos converter
US7256624B2 (en) * 2003-10-28 2007-08-14 Via Technologies, Inc. Combined output driver

Also Published As

Publication number Publication date
JP2024044006A (ja) 2024-04-02
US20240094755A1 (en) 2024-03-21

Similar Documents

Publication Publication Date Title
EP3001564B1 (en) Controller area network bus transmitter with complementary source follower driver
US7733128B2 (en) Transmitting apparatus
US9746864B1 (en) Fast transient low drop-out voltage regulator for a voltage-mode driver
KR101579554B1 (ko) 차동 통신 링크를 통해 통신하는데 이용되는 전압 모드 드라이버를 위한 디-엠퍼시스 회로
US7253663B2 (en) Apparatus and methods for self-biasing differential signaling circuitry having multimode output configurations for low voltage applications
US5666354A (en) CMOS bi-directional differential link
US7564270B1 (en) Differential output driver
US7109759B2 (en) Voltage mode current-assisted pre-emphasis driver
KR20140045994A (ko) 단일 종단형 구성가능한 다중 모드 드라이버
US11799492B2 (en) Configurable voltage regulator circuit and transmitter circuit
JPH07297678A (ja) Ｃｍｏｓ終端抵抗回路
US20110163791A1 (en) Output circuit and semiconductor device including pre-emphasis function
US10805124B2 (en) Methods and apparatus for an interface
CN110932714A (zh) 一种基于sublvds的传输接口电路
US10848151B1 (en) Driving systems
WO2002084877A2 (en) Differential cascode current mode driver
Qian et al. A 1.25 Gbps programmable FPGA I/O buffer with multi-standard support
CN117749159A (zh) 信号传送装置以及lvds电路
EP3174209A1 (en) Driver circuit for signal transmission
CN109644165B (zh) 驱动器电路及其控制方法、以及发送/接收系统
JP2002057728A (ja) 信号伝達装置
JP2013179571A (ja) レベルシフト回路
US7148726B2 (en) Digital signal buffer circuit
US10897252B1 (en) Methods and apparatus for an auxiliary channel
US9647699B1 (en) Dual supply voltage power harvesting in an open drain transmitter circuit

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination