CN102265518A - 用于cog应用的接口系统 - Google Patents

用于cog应用的接口系统 Download PDF

Info

Publication number
CN102265518A
CN102265518A CN2009801530784A CN200980153078A CN102265518A CN 102265518 A CN102265518 A CN 102265518A CN 2009801530784 A CN2009801530784 A CN 2009801530784A CN 200980153078 A CN200980153078 A CN 200980153078A CN 102265518 A CN102265518 A CN 102265518A
Authority
CN
China
Prior art keywords
current
terminal
data
straight line
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2009801530784A
Other languages
English (en)
Other versions
CN102265518B (zh
Inventor
洪朱杓
崔丁焕
金俊镐
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LX Semicon Co Ltd
Original Assignee
Silicon Works Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Silicon Works Co Ltd filed Critical Silicon Works Co Ltd
Publication of CN102265518A publication Critical patent/CN102265518A/zh
Application granted granted Critical
Publication of CN102265518B publication Critical patent/CN102265518B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0272—Arrangements for coupling to multiple lines, e.g. for differential transmission
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Dc Digital Transmission (AREA)
  • Logic Circuits (AREA)

Abstract

本发明涉及一种电流驱动型传输单元及接收单元，用于以半导体芯片间电流的形式通过传输线传输数据。本发明还涉及一种利用上述单元用于COG应用的接口系统。更具体地，本发明涉及：一电流驱动型传输单元，利用独立电流信号能保持施加至传输线的电流的恒定大小而不受电流源的设计以或以过程为基础的因素影响，藉由利用正数据电流与负数据电流之差而不使用任何外部电流，以独立产生并传输指示要被传输的数据的逻辑状态的差分电流；一电流驱动型接收单元，利用独立电流信号能藉由在单一IV转换器中将通过传输线接收的电流的电平的差额同时转换为电压电平以减少直线和节线的错误；以及一用于COG应用的接口系统，其能使用该传输单元及该接收单元以减少所传输信号的失真。

Description

用于COG应用的接口系统
技术领域
本发明涉及一种电流驱动型传输单元和接收单元，其可藉一玻璃基板芯片焊接(chip-on-glass；COG)型影像显示装置中的半导体芯片间的一对传输线以差分电流的形式来传输数据，以及一用于COG应用的接口系统，其采用该电流驱动型传输单元和接收单元。尤其是本发明涉及一种使用独立电流信号的电流驱动型传输单元和接收单元，其可独立产生并传输正数据电流及负数据电流，以产生指示出要被传输的数据的差分电流，以及一用于COG应用的接口系统，其采用该电流驱动型传输单元和接收单元，以减少传输信号的失真。
背景技术
在传统技术中，在半导体芯片间藉传输线的数据传输已以一种方法实现，该方法为使一传输单元透过一对差分传输线传输一差分电压形式的数据以及使一接收单元接收电压形式的数据并将电压转换成要被显示的数据，再利用该被转换的资料。
然而，这类使用一电压差的数据传输方法可能被在半导体芯片之间的传输线长度所影响，尤其是考虑到近来的技术趋势中半导体芯片之间的距离逐渐增长，而该传输线具有较大的电阻。因此，因为该使用一电压差额的数据传输方法不适合，故在此技术中一直提议使用电流的数据传输方法。
具体地说，在使用一差分电压的传统微小低电压差分信号(mini lowvoltage differential signaling；mLVDS)架构中，藉多接点(multi-drop)型印刷电路板将数据和时钟信号传输至一驱动器IC。在这种情况下，设置于该印刷电路板远端的远端电阻接收电压形式的数据及时钟信号。然而，以COG应用的情况来说，由于最近的趋势趋向于细长的外貌，所以一时序控制器以及一驱动器IC被配置为具有一点对点接点型态，以及传输线被直接实现于一玻璃平板上。因此，由于一大电阻组件存在于该时序控制器及该驱动器IC之间，故可能会大量的发生波形失真。在这种情况下，作为使用电流的数据传输方法的一低电流差分信号(low currentdifferential signaling；LCDS)架构是近来一直被提倡的。
在作为使用电流的数据传输的电流驱动架构下，数据自一传输单元透过传输线以电流形式被传送，以及一接收单元自该电流中恢复该数据并利用该被恢复的数据。该电流驱动架构被分成一单一电流数据驱动架构以及一差分电流数据驱动架构，在该单一电流数据驱动架构中透过一传输线来传输一数据位，而在该差分电流数据驱动架构中则透过两条传输线来传输具有不同量值的电流，并使用该两条传输线间的电流量差额来恢复数据。
在差分电流驱动架构中，一传输单元使用不同量值的电流来产生位数据并透过两条传输线来传输所产生的数据，以及一接收单元使用该两条传输线之间的电流量的差额来恢复该数据。当因噪声造成的传输失真没很严重时，比起该单一电流驱动架构，在该差分电流驱动架构下，会因为该两条传输线的物理位置以及该两条传输线之间的寄生电阻、寄生电感、寄生电容而产生两条传输线之间的干扰。因此，该所传输的信号可能会失真，且所述传输线的时间常数会增加，因而该信号的传输时间会变长，以致于该讯号的传输速度不得不变慢。
为了解决这些问题，在韩国专利第10-0588752号中已揭露一种差分电流驱动型传输单元。该差分电流驱动型传输单元包含一第一基极电流源，用于将指示一基本逻辑状态的第一基极电流Icc1供应至一对传输线中的一直线TX+；一第二基极电流源，用以将指示一基本逻辑状态的第二基极电流Icc2供应至一对传输线中的一节线TX-；一转换电流源，用于产生指示一关于该对传输线的其中的一条传输线的转换逻辑状态的转换电流Idc；一等化开关，用于等化该对传输线的电位；一转换开关，用于取决于要被传输的数据的逻辑状态，将转换电流供应至该直线或该节线；以及一传输控制器，用于控制对应于该要被传输的数据的所述等化开关与该转换开关的切换。
在传输单元中，取决于一数据信号，一转换电流源被连接至由该第一基极电流源与该第二基极电流源所构成的两条基极电流源的其中一条，并产生在该两条传输线间的电流电平的差额。然而，在这种情况下，该第一基极电流源与该第二基极电流源可能因为设计、程序、测试状态等等项目的偏差而产生不同的电流。因此，藉由数据信号来施加于该对传输在线的电流量可能改变。
鉴于此，参考图1，假设藉由该第一基极电流源所供应的该第一基极电流Icc1是Iref+α，藉由该第二基极电流源所供应的该第二基极电流Icc2是Iref-α以及藉由该转换电流源所供应的转换电流Idc是I，则流至该对传输线中的该直线TX+的电流变为I+Iref+α以及流至该节线TX-的电流为Iref-α，其中I+Iref+α即是该转换电流I与该第一基极电流Iref+α的和。假若数据转换，则流至该对传输线中的该直线TX+的电流为Iref+α，以及流至该节线TX-的电流变为I+Iref-α，其中I+Iref-α即是该转换电流I与该第二基极电流Iref-α的和。因此，每次当根据一数据值而发生转换时，就会引起电流值不稳定的问题。
在这期间，一直提倡一种接收单元，该接收单元包含一直线电流镜，被配置以镜射流过一对传输线中的一直线TX+的数据信号电流并产生直线镜射电流Irx+、一节线电流镜，被配置以镜射流过该对传输线中的一节线TX-的数据信号电流并产生节线镜射电流Irx-、一直线电压电流转换器(I-V converter)，被配置以产生具有对应于该直线镜射电流Irx+的一电平的一直线接收电压、一节线电压电流转换器，被配置以产生具有对应于该节线镜射电流Irx-的电平的一节线接收电压、以及一差分放大器，被配置以放大该直线接收电压与该节线接收电压间的电平的差额。
然而，在该接收单元中，因为所述电压电流转换器各别被供应给该直线及该节线，则该直线及该节线的错误被个别转换成电压并被输入至该差分放大器。因为这样的事实，导致所传输的信号失真的问题增加。再者，在该接收单元中所需要的该两个转换器增加了该接收单元的大小，以致于不得不扩大一布局区域。
发明内容
因此，本发明致力于解决相关领域中所发生的问题，以及本发明的一目的是提供一种使用独立电流信号的电流驱动型传输单元，其可独立地产生并传输指示要被传输的数据的一逻辑状态的差分电流，而该电流驱动型传输单元使用正数据电流与负数据电流之间的差额而不使用外部电流，以让施加于一对传输线的电流量将不受电流源的设计以及生产因素的影响而可以保持为一常数；一种使用独立电流信号的电流驱动型接收单元，其可同时藉由一单一电压电流转换器将透过传输线所接收到的电流的电平的差额转换为一电压电平，以让一直线(true line)和一节线(barline)的错误可以被减少；以及一种用于玻璃基板芯片焊接(chip-on-glass；COG)技术应用的接口系统，其采用该传输单元及该接收单元，以减少所传输的信号的失真被。
为了达成上述目的，根据本发明的一观点，提供一种用于COG技术应用的接口系统，其适用于传输使用不同电流的数据的一逻辑状态、接收一差分电流、以及恢复该数据的逻辑状态，该接口系统包含一传输单元，其包含一第一数据电流源、一第二数据电流源、一第一选择开关、一第二选择开关、一等化开关以及一开关控制器，该第一数据电流源被配置以独立地产生并供应构成该差分电流的正数据电流，该第二数据电流源被配置以独立地产生并供应负数据电流，该第一选择开关被配置以藉取决于要被传输的数据的一逻辑状态的一切换操作，将该正数据电流供应至一直线或一节线，该第二选择开关被配置以藉一切换操作，将该负数据电流供应至该直线或该节线，该等化开关连接于该直线与该节线之间并被配置以等化多个传输线的电位，该开关控制器被配置以控制所述切换操作；所述传输线由该直线及该节线所构成，藉该第一选择开关及该第二选择开关的切换操作来供应该正数据电流及该负数据电流至该直线及该节线；以及一接收单元，被配置以实时地将自该直线接收到的该直线接收电流与自该节线接收到的该节线接收电流的电平的差额转换为一电压电平并恢复数据。
根据本发明的另一观点，该接收单元包含一直线电流镜，被配置以接收流过该直线的电流并产生一直线接收电流；一节线电流镜，被配置以接收流过该节线的电流并产生一节线接收电流；一单一电压电流转换器，包含一第一电阻、一第二电阻、一电流源以及一电源供应电压的一终端，该第一电阻的一末端连接至被供应该直线接收电流的一节点，该第二电阻的一末端连接至被供应该节线接收电流的一节点，该电流源共享地连接至该第一电阻与该第二电阻的另一末端，该电源供应电压的终端藉由该电流源让该直线接收电流与该节线接收电流流进及流出，并决定接收电压的电平；以及一差分放大器，被配置以接收并放大所述接收电压的电平的差额。
根据本发明的再另一观点，该接收单元包含一单一电压电流转换器、一共享电压产生器、以及一差分放大器，该单一电压电流转换器包含一第一电阻、一第二电阻以及一电流源，该第一电阻的一末端连接至该直线并接收直线接收电流，该第二电阻的一末端连接至该节线并接收节线接收电流，该电流源具有共享地连接至该第一电阻与第二电阻的另一末端的一末端及连接至一接地端的另一末端；该共享电压产生器被配置为一第一终端连接至该电流源、一第二终端与该第一电阻的终端形成一共享节点并连接至该差分放大器的非反向终端、以及一第三终端与该第二电阻的终端形成一共享节点并连接至该差分放大器的反向终端；以及该差分放大器被配置以藉该差分放大器的非反向终端及反向终端接收在该单一电压电流转换器被转换的电压电平上的一差额，并放大该差额。
附图说明
图1为在一传统差分电流驱动架构中被施加至一对传输在线的差分电流的电平示意图；
图2为关于本发明一实施例中使用独立电流信号的电流驱动型传输单元的电路图；
图3为关于本发明中使用独立电流信号的一电流驱动架构中被施加至一对传输线的差分电流的电平示意图；
图4为关于本发明另一实施例中使用独立电流信号且具有一单一电压电流转换器的第一示例电流驱动型接收单元的电路图；
图5为关于本发明另一实施例中使用独立电流信号且具有一单一电压电流转换器的第二示例电流驱动型接收单元的电路图；
图6为关于本发明另一实施例中适用于第一示例接收单元的电流驱动型接口系统结构示意图；以及
图7为关于本发明另一实施例中适用于第二示例接收单元的电流驱动型接口系统结构示意图。
具体实施方式
现在更加详细地描述本发明实施例，并参考图式。尽可能的将相同或类似部分的描述及图标以相同的组件符号表示。
参考图2，本发明实施例中使用独立电流信号的电流驱动型传输单元，其包含第一数据电流源100、第二数据电流源200、选择开关、等化开关400以及开关控制器，该第一数据电流源100被配置以产生正数据电流，该第二数据电流源200被配置以产生负数据电流，该选择开关被配置以取决于要被传输的数据是否被传输选择要被供应该正数据电流及该负数据电流的传输线，所述等化开关400被配置以在传输数据之后与再次传输数据之前等化一对传输线的电位，以及该开关控制器被配置以藉由要被传输的数据控制该选择开关与所述等化开关的切换操作。
第一数据电流源100与第二资料电流源200包含多个电流镜，所述电流镜藉由直线TX+及节线TX-所构成的该对传输线独立产生要被传输至接收单元的差分电流。为了取决于要被传输的数据的改变独立产生一逻辑状态，第一数据电流源100被配置以产生指示一逻辑状态的正数据电流，且第二数据电流源200被配置以产生指示另一逻辑状态的负数据电流。
第一数据电流源100包含连接至第一金氧半(MOS)晶体管MR的第二MOS晶体管MM，用以供应参考电流Iref并构成一电流镜。该第二MOS晶体管MM被配置为其的一终端连接至一电源供应电压VDD，其的另一终端连接至第一选择开关310，以及其的栅极连接至该第一MOS晶体管MR的栅极。
第一数据电流源100被配置为藉由第一选择开关310的切换操作来将透过该第一MOS晶体管MR镜射的正数据电流I1选择性地提供至该直线TX+或该节线TX-。
第二数据电流源200包含连接至第一MOS晶体管MR的第三MOS晶体管MN，用以供应参考电流Iref并构成一电流镜。该第三MOS晶体管MN被配置为其的一终端连接至该电源供应电压VDD，其的另一终端连接至第二选择开关320，以及其的栅极连接至该第一MOS晶体管MR的栅极。
第二数据电流源200被配置为藉由第二选择开关320的切换操作来将透过该第一MOS晶体管MR镜射的负数据电流I2选择性地提供至该直线TX+或该节线TX-。
因为第一资料电流源100与第二资料电流源200自该第一MOS晶体管MR接收到相同的参考电流Iref，自第一数据电流源100提供的正数据电流I1及自第二数据电流源200提供的负数据电流I2产生具有与该参考电流Iref成比例的量，然后再个别供应至第一选择开关310及第二选择开关320。较佳的是，将第一数据电流源100与第二数据电流源200配置以产生一预定比率的电流，例如1∶a或1∶b，其中的a与b为自然数，因此可以供应差分电流以传输数据的一逻辑状态。
该选择开关包含第一选择开关310及第二选择开关320，该第一选择开关310被配置以藉一切换操作将第一数据电流源100所供应的电流供应至该直线TX+或该节线TX-，以及第二选择开关320被配置以藉一切换操作将第二数据电流源200所供应的电流供应至该直线TX+或该节线TX-。
较佳的是，第一选择开关310包含第一传输栅和第二传输栅311和312，该第一传输栅和该第二传输栅311和312被配置为它们的一终端共享地连接至第一数据电流源100，它们的栅极被施加正数据信号D+及负数据信号D-，它们的另一终端个别连接至该直线TX+和该节线TX-，以及藉由该正数据信号D+及该负数据信号D-来切换并选择要被供应该正数据电流I1的传输线。
第一传输栅311被配置为其的一终端连接至第一数据电流源100的另一终端，其另一终端连接至该节线TX-，一N通道金氧半(NMOS)晶体管的栅极被施加该正数据信号D+，以及一P通道金氧半(PMOS)的栅极被施加该负数据信号D-。
第二传输栅312被配置为其的一终端连接至第一数据电流源100的另一终端、其的另一终端连接至该直线TX+、一PMOS晶体管的栅极被施加该正数据信号D+，以及一NMOS的栅极被施加该负数据信号D-。
因此，假如要被传输的数据转换且该正数据信号D+处于一逻辑高状态时，开启第一传输栅311并关闭第二传输栅312，以及将自第一数据电流源100供应的该正数据电流I1供应至该节线TX-。假如该正数据信号D+处于一逻辑低状态时，关闭第一传输栅311并开启第二传输栅312，以及将第一数据电流源100供应的该正数据电流I1供应至该直线TX+。
较佳的是，第二选择开关320包含第三传输栅和第四传输栅321和322，该第三传输栅和该第四传输栅321和322被配置为它们的一终端共享地连接至第二数据电流源200，它们的栅极被施加该正数据信号D+及该负数据信号D-，它们的另一终端个别连接至该直线TX+和该节线TX-，以及藉由该正数据信号D+及该负数据信号D-来切换并选择一要被供应该负数据电流I2的传输线。
第三传输栅321被配置为其的一终端连接至第二数据电流源200的另一终端，其的另一终端连接至该直线TX+，一NMOS晶体管的栅极被施加该正数据信号D+，以及一PMOS的栅极被施加该负数据信号D-。
该第四传输栅322被配置为其的一终端连接至第二数据电流源200的另一终端，其的另一终端连接至该节线TX-，一PMOS晶体管的栅极被施加该正数据信号D+，以及一NMOS的栅极被施加该负数据信号D-。
因此，假如要被传输的数据转换且该正数据信号D+处于一逻辑高状态时，开启第三传输栅321并关闭第四传输栅322，以及将自第二数据电流源200供应的该负数据电流I2供应至该直线TX+。假如该正数据信号D+处于一逻辑低状态时，关闭第三传输栅321并开启第四传输栅322，以及将自第二数据电流源200供应的该负数据电流I2供应至该节线TX-。
藉在这些方式中被配置的第一选择开关310及第二选择开关320的切换操作，若将该正数据电流I1供应至该节线TX-，则将该负数据电流I2供应至该直线TX+，以便差分电流被传输至传输单元，以及若将该正数据电流I1供应至该直线TX+，则将该负数据电流I2供应至该节线TX-，以便差分电流被传输至传输单元。
当在传输数据后发生再次转换时，在一预定的时间开启等化开关400，等化该直线TX+和该节线TX-的电位，接着关闭等化开关400，以便供应该正数据电流I1与该负数据电流I2。等化开关400包含第五传输栅，其具有两终端，个别连接该直线TX+和该节线TX-，以及所述栅极，被施加一等化控制信号。
该开关控制器被配置以取决于要自该传输单元被传输的数据的逻辑状态及该要被传输的数据是否被传输产生该正数据信号D+及该负数据信号D-，并供应该所产生的信号到第一传输栅至第四传输栅311、312、321、322，以选择将被供应该正数据电流I1与该负数据电流I2的传输线。又，该开关控制器被配置以取决于该要被传输的数据是否被传输产生所述等化控制信号，以及供应该所产生的信号至第五传输栅并等化该直线TX+和该节线TX-的电位，以让要被传输的电流值稳定。
在被配置为如前所述的传输单元中，藉第一选择开关310的切换操作将来自第一数据电流源100的该正数据电流I1独立供应至该直线TX+和该节线TX-，并藉第二选择开关320的切换操作将来自第二数据电流源200的该负数据电流I2独立供应至该直线TX+和该节线TX-。在此时，因为透过构成该对传输线的该直线TX+及该节线TX-而被传输至该接收单元的该差分电流不会被来自外部的其它电流所影响并可被该正数据电流I1与该负数据电流I2之间的差额独立地决定，因此如图3所示该差分电流不需要偏移量就可具有一常数值。
换言之，即使因为该电流源、程序条件、测试条件等的设计项目失真而产生错误，但由于藉由第一数据电流源100与第二数据电流源200间的差额所产生的差分电流被决定为一永久常数，因此可以理解第一数据电流源100藉由该正数据电流I1的电平来指定一独立逻辑状态，以及第二数据电流源200藉由该负数据电流I2的电平来指定另一逻辑状态。因此要自该传输单元被传输的数据可以藉由该些独立正数据电流I1与负数据电流I2间的差额来表示为一逻辑状态。
再者，一使用独立电流信号的电流驱动型接收单元将在本发明的另一实施例中被描述。
参见图4，其显示第一示例接收单元，在本发明另一实施例中使用独立电流信号的电流驱动型接收单元包含直线电流镜500、节线电流镜600、单一电压电流转换器700以及差分放大器900，该直线电流镜500被配置以接收流过该对传输线中该直线TX+的电流，该节线电流镜600被配置以接收流过该对传输线中该节线TX-的电流，该单一电压电流转换器700被配置以产生对应于来自直线电流镜500与节线电流镜600所接收的电流的接收电压，以及差分放大器900被配置以放大所述接收电压的电平。
直线电流镜500接收自传输单元经过该直线TX+而被传输的该正数据电流I1或该负数据电流I2，并产生直线接收电流Irx+。直线电流镜500包含第一输入晶体管MI1以及第一输出晶体管MO1，该第一输入晶体管MI1中的一终端与栅极皆连接至该直线TX+及其的另一终端连接至一接地端，以及该第一输出晶体管MO1中的栅极连接至该第一输入晶体管MI1的栅极，该第一输出晶体管MO1的一终端连接至该接地端及其的另一终端输出所镜射的直线接收电流Irx+。
节线电流镜600接收自传输单元经过该节线TX-而被传输的该正数据电流I1或该负数据电流I2，并产生节线接收电流Irx-。节线电流镜600包含第二输入晶体管MI2以及第二输出晶体管MO2，该第二输入晶体管MI2中的一终端与栅极皆连接至该节线TX-及其的另一终端连接至接地端，以及该第二输出晶体管MO2中的栅极连接至该第二输入晶体管MI2的栅极，该第二输出晶体管MO2的一终端连接至该接地端及其的另一终端输出所镜射的节线接收电流Irx-。
较佳的是，直线电流镜500与节线电流镜600被配置以形成具有大于该第一与第二输入晶体管MI1与MI2的通道宽度一某数倍(例如：n倍)的通道宽度的第一与第二输出晶体管MO1与MO2，以让透过该直线TX+及该节线TX-传输的电流量可以被增加并可完成一预定比率的镜射。为了实现单一电压电流转换器700的最理想成果，其将在稍后备描述。
单一电压电流转换器700包含第一电阻R1、第二电阻R2、电流源Is以及电源供应电压VDD的终端，该第一电阻R1的一末端连接至被供应该直线接收电流Irx+的一节点，该第二电阻R2的一末端连接至被供应该节线接收电流Irx-的一节点，该电流源Is共享地连接至该第一电阻R1及该第二电阻R2的另一末端，以及该电源供应电压VDD的一终端藉由该电流源Is使该直线接收电流Irx+与该节线接收电流Irx-同时流进及流出，且该电源供应电压VDD的终端决定对应于该所接收电流的直线接收电压与节线接收电压的电平。
因此，单一电压电流转换器700实时地将由直线电流镜500与节线电流镜600所产生的电流的电平的差额转换为一电压电平，以让该直线TX+与该节线TX-间的错误可以被减少。
该接收单元可以进一步包含共享电压产生器800。该共享电压产生器800被配置以使通过直线电流镜500与节线电流镜600后藉由单一电压电流转换器700转换并要输入至该差分放大器900的该直线接收电压与该节线接收电压的电平不变，以让差分放大器900能稳定的操作。因此，在该接收单元中可以获得一稳定的作业点，以让差分放大器900的效能可以被更有效地执行。在共享电压产生器800中，一第一终端连接至该电流源Is，一第二终端连接至直线电流镜500与该第一电阻R1的连接节点以便连接至差分放大器900的非反向终端，以及一第三终端连接至节线电流镜600与该第二电阻R2的连接节点以便连接至差分放大器900的反向终端。
在这种情况下，由于共享电压产生器800可以产生各种值的共享电压，因此作为用于数据的高速传输的传统LVDS或m-LVD接口标准中的差分放大器的设计信息可以被作为其使用。
差分放大器900被配置以藉该差分放大器的非反向终端及反向终端接收在该单一电压电流转换器中所产生的该直线接收电压与该节线接收电压，并放大该两电压间的差额至一预定电平，并恢复自传输单元传输来的数据。
参见图5，其显示第二示例接收单元，在本发明再另一实施例中使用独立电流信号的电流驱动型接收单元包含单一电压电流转换器710、共享电压产生器810以及差分放大器910，该单一电压电流转换器710被配置以接收流过该对传输线中该直线TX+的电流与流过该对传输线中该节线TX-的电流并实时地将该两电流的电平的差额转换为一电压电平，该共享电压产生器810被配置以使由单一电压电流转换器710所转换的电压电平不变，以使该常数电平能让一差分放大器操作稳定，该差分放大器910被配置以藉其的非反向终端与反向终端接收在单一电压电流转换器710中所转换的电压电平并放大该两电压电平以及恢复数据。
因此，在第二示例中没有使用独立电流镜，而是将自该对传输线接收来的该直线接收电流Irx+与该节线接收电流Irx-藉由单一电压电流转换器710直接转换为电压电平并将电压电平供应至差分放大器910的输入终端。
因此，单一电压电流转换器710包含第三电阻R3、第四电阻R4以及电流源Is，该第三电阻R3的一末端连接至该对传输线中的该直线，该第四电阻R4的一末端连接至该对传输线中的该节线，该电流源Is具有共享地连接至该第三电阻R3与该第四电阻R4的另一末端的一末端以及连接至接地端的另一末端。当该直线接收电流Irx+与该节线接收电流Irx-同时流入该第三电阻R3与该第四电阻R4的末端时，对应于该直线接收电流Irx+与该节线接收电流Irx-的电流流进及流出该电流源Is，并产生对应于个别的接收电流的具有电压电平的一直线接收电压与一节线接收电压。
共享电压产生器810被配置以将所述接收电压改变为能够使该接收单元稳定操作的常数电平，其中所述接收电压是基于直接自该对传输线接收到的接收电流而被转换的。在共享电压产生器810中，一第一终端连接至该电流源Is，一第二终端与该第三电阻R3的终端形成一共享节点并连接至差分放大器910的非反向终端，以及一第三终端与该第四电阻R4的终端形成一共享节点并连接至差分放大器910的反向终端。
在该第二示例接收单元中，因为没有使用为了保证稳定操作而被配置以镜射一预定比率的电流的独立电流镜，因此电流的消耗量可被明显减少，以及由于在该所接收电流转换后，藉由共享电压产生器810使所述接收电压的电平不变，因此可以实现该接收单元的稳定操作。
然后，一用于COG技术应用的接口系统，其采用使用独立电流信号的该电流驱动型传输单元及接收单元，将在本发明的另一实施例中被描述。
参考图6，图6为本发明另一实施例用于COG应用的接口系统，其采用使用独立电流信号的该电流驱动型传输单元及接收单元，该接口系统包含一传输单元、传输线以及一接收单元，该传输单元被配置以藉切换操作选择性地传输正数据电流与负数据电流至该直线TX+和该节线TX-并产生指示要被传输的数据的一逻辑状态的差分电流，所述传输线由该直线TX+和该节线TX-所构成并被配置以传输来自该传输单元的正数据电流与负数据电流，该接收单元被配置以实时地将自该直线接收到的该直线接收电流与自该节线接收到的该节线接收电流的电平的差额转换为一电压电平并恢复数据。
为了产生指示要被传输的数据的该逻辑状态的差分电流，该传输单元包含一第一数据电流源、一第二数据电流源、一选择开关、一等化开关以及一开关控制器，该第一数据电流源被配置以供应指示一逻辑状态的正数据电流I1，该第二数据电流源被配置以供应指示另一逻辑状态的负数据电流I2，该选择开关被配置以在该直线TX+与该节线TX-之间取决于要被传输的数据的值选择要被供应该正数据电流或该负数据电流的传输线，所述等化开关被配置以等化该对传输线的电位，以及该开关控制器被配置以取决于要被传输的数据的值控制切换操作。
该接收单元被配置以藉由一单一电压电流转换器直接将自该直线TX+接收到的该直线接收电流Irx+与自该节线TX-接收到的该节线接收电流Irx-的电平的差额转换为电压电平的差额，以及将被转换成电压电平的差额输入至差分放大器并藉由该差分放大器放大该差额。
最后，参考图6，该接收单元可包含一直线电流镜、一节线电流镜、一单一电压电流转换器、一共享电压产生器以及一差分放大器，该直线电流镜被配置以接收流过该直线TX+的电流并产生该直线接收电流Irx+，该节线电流镜被配置以接收流过该节线TX-的电流并产生该节线接收电流Irx-，该单一电压电流转换器被配置以直接将该直线接收电流Irx+与该节线接收电流Irx-的电平的差额转换为电压电平的差额，该共享电压产生器被配置以使由该单一电压电流转换器转换的直线接收电压与节线接收电压的电平为常数，以使该差分放大器可以稳定的操作，以及该差分放大器被配置以接收并放大所述接受电压的电平的差额并恢复数据。
参考图7，又或者，该接收单元可包含一单一电压电流转换器、一共享电压产生器以及一差分放大器，该单一电压电流转换器被配置以接收流过该直线TX+的电流与流过该节线TX-的电流并实时地将该两电流的电平的差额转换为一电压电平，该共享电压产生器被配置以使由该单一电压电流转换器转换的电压电平为常数，以让该常数电压电平能够使差分放大器稳定地操作，该差分放大器被配置以接收在该单一电压电流转换器中转换并产生为稳定操作电压的电压电平，以及放大所述电压间之差额并恢复数据。
由于其它型态的传输单元与接收单元与本发明第一实施例与第二实施例中所描述的那些使用独立电流信号的电流驱动型传输单元及接收单元相同，所以在此就省略对其他型态的传输单元与接收单元的描述。
从上述描述明显发现，本发明所提供的优点中，藉由参考电流所产生的正数据电流与负数据电流间的差额来产生要被传输的数据的逻辑状态，然后传输该逻辑状态，以让施加至一对传输线的电流的差额保持为常数，以及藉由单一电压电流转换器将透过该对传输线而接收到的电流的电平的差额同时转换成一电压电平，以让传输至直线与节线的差分电流的错误可以被减少。
又，本发明所提供的优点中，一传输单元与一接受器的布线区域可以被减少。此外，因为藉由位于该接收单元的差分放大器的该输出端的共享电压来产生各种电压电平的事实，所以设计信息可被简单地实施于一传统低电压差分信号架构或一传统多接点低电压差分信号架构中。
尽管本发明已经对可以解释发明目的的最佳实施例进行描述，然而在此领域的技术人对本发明所做的任何修改及变动都无法脱离本发明的精神与范围。
权利要求书(按照条约第19条的修改)
1.一种使用独立电流信号的电流驱动型传输单元，适用于藉由一直线及一节线构成的一对传输线所供应的差分电流来传输数据的一逻辑状态，其特征在于，该电流驱动型传输单元包括：
一第一数据电流源，被配置以独立产生并供应构成该差分电流的正数据电流；
一第二数据电流源，被配置以独立产生并供应构成该差分电流的负数据电流；
一第一选择开关，被配置以藉由取决于要被传输的数据的一逻辑状态的一切换操作，将由该第一数据电流源所产生的该正数据电流供应至该直线或该节线；
一第二选择开关，被配置以藉由取决于要被传输的数据的一逻辑状态的一切换操作，将由该第二数据电流源所产生的该负数据电流供应至该直线或该节线；
一等化开关，连接于该直线与该节线之间并被配置以藉一切换操作来等化电位；以及
一开关控制器，被配置以取决于该要被传输的数据是否被传输控制该第一选择开关、该第二选择开关与该等化开关的该切换操作。
2.如权利要求1所述的电流驱动型传输单元，其特征在于，该第一数据电流源包含一连接至一第一金氧半(MOS)晶体管的第二MOS晶体管，用于供应参考电流，该第二MOS晶体管作为一电流镜，用于独立产生该正数据电流，并被配置为其的一终端连接至一电源供应电压，其的另一终端连接至该第一选择开关，以及其的栅极连接至该第一MOS晶体管的栅极；以及
其中，该第二数据电流源包含一连接至该第一MOS晶体管的第三MOS晶体管，该第三MOS晶体管作为一电流镜，用于独立地产生该负数据电流，并被配置为其的一终端连接至该电源供应电压，其的另一终端连接至该第二选择开关，其的栅极连接至该第一MOS晶体管的栅极。
3.如权利要求1所述的电流驱动型传输单元，其特征在于，该第一选择开关包含一第一传输栅和一第二传输栅，该第一传输栅和第二传输栅被配置为它们的一终端共享地连接至该第一数据电流源，它们的栅极被施加一正数据信号及一负数据信号，以及它们的另一终端个别连接至该节线和该直线并藉一切换操作来选择一要被供应该正数据电流的传输线；以及
其中，该第二选择开关包含一第三传输栅和一第四传输栅，该第三传输栅和该第四传输栅被配置为它们的一终端共享地连接至该第二数据电流源，它们的的栅极被施加该正数据信号及该负数据信号，以及它们的的另一终端个别连接至该节线和该直线并藉一切换操作来选择一要被供应该负数据电流的传输线。
4.如权利要求3所述的电流驱动型传输单元，其特征在于，该第一传输栅被配置为其的一终端连接至该第一数据电流源，其的另一终端连接至该节线，一N通道金氧半(NMOS)晶体管的栅极被施加该正数据信号，以及一P信道金氧半(PMOS)晶体管的栅极被施加该负数据信号；
其中，该第二传输栅被配置为其的一终端连接至该第一数据电流源，其的另一终端连接至该直线，一PMOS晶体管的栅极被施加该正数据信号，以及一NMOS晶体管的栅极被施加该负数据信号；
其中，该第三传输栅被配置为其的一终端连接至该第二数据电流源，其的另一终端连接至该直线，以及一NMOS晶体管的栅极被施加该正数据信号，以及一PMOS晶体管的栅极被施加该负数据信号；以及
其中，该第四传输栅被配置为其的一终端连接至该第二数据电流源，其的另一终端连接至该节线，一PMOS晶体管的栅极被施加该正数据信号，以及一NMOS晶体管的栅极被施加该负数据信号。
5.一种电流驱动型接收单元，适用于接收通过由一直线及一节线所构成的一对传输线的差分电流并恢复数据的一逻辑状态，其特征在于，该电流驱动型接收单元包括：
一直线电流镜，被配置以接收流过该直线的电流并产生一直线接收电流；
一节线电流镜，被配置以接收流过该节线的电流并产生一节线接收电流；
一单一电压电流转换器(I-V converter)，被配置以实时地将该直线接收电流与该节线接收电流的电平的差额转换为对应该差额的一电压电平；以及
一差分放大器，被配置以放大一经转换的接收电压，
其中该单一电压电流转换器包含一第一电阻、一第二电阻、一电流源以及一电源供应电压的一终端，该第一电阻的一末端连接至被供应该直线接收电流的一节点，该第二电阻的一末端连接至被供应该节线接收电流的一节点，该电流源共享地连接至该第一电阻及该第二电阻的另一末端，以及该电源供应电压的终端藉由该电流源让该直线接收电流与该节线接收电流流进及流出，并决定接收电压的电平。
其中该单一电压电流转换器进一步包含一共享电压产生器，其被配置为一第一终端连接至该电流源，一第二终端连接至该直线电流镜与该第一电阻的连接节点以便连接至该差分放大器的一非反向终端，以及一第三终端连接至该节线电流镜与该第二电阻的连接节点以便连接至该差分放大器的一反向终端。
6.一种电流驱动型接收单元，适用于接收通过由一直线及一节线所构成的一对传输线的差分电流并恢复数据的一逻辑状态，其特征在于，该电流驱动型接收单元包括：
一单一电压电流转换器，包含一第三电阻、一第四电阻以及一电流源，该第三电阻的一末端连接至该直线并接收直线接收电流，该第四电阻的一末端连接至该节线并接收该节线接收电流，该电流源具有共享地被连接至该第三电阻与该第四电阻的另一末端的一末端以及连接至一接地端的另一末端；以及
一差分放大器，被配置以藉该差分放大器的一非反向终端及一反向终端接收在该单一电压电流转换器中被转换的电压电平的一差额，并放大该差额。
7.如权利要求6所述的电流驱动型接收单元，其特征在于，该单一电压电流转换器进一步包含一共享电压产生器，其被配置为一第一终端连接至该电流源，一第二终端与该第三电阻的一终端形成一共享节点并连接至该差分放大器的该非反向终端，以及一第三终端与该第四电阻的一终端形成一共享节点并连接至该差分放大器的该反向终端。
8.一种差分电流驱动型接口系统，适用于传输使用不同电流的数据的一逻辑状态，并接收一差分电流，以及恢复该数据的逻辑状态，其特征在于，该接口系统包含：
一传输单元，包含一第一数据电流源、一第二数据电流源、一第一选择开关、一第二选择开关、一等化开关以及一开关控制器，该第一数据电流源被配置以独立产生并供应构成该差分电流的正数据电流，该第二数据电流源被配置以独立产生并供应构成该差分电流的负数据电流，该第一选择开关被配置以藉取决于一要被传输的数据的逻辑状态的一切换操作，将该正数据电流供应至一直线或一节线，该第二选择开关被配置以藉一切换操作，将该负数据电流供应至该直线或该节线，该等化开关连接于该直线与该节线之间并被配置以等化多个传输线的电位，以及该开关控制器被配置以控制所述切换操作；
所述传输线，由该直线及该节线所构成，而该直线及该节线藉该第一选择开关及该第二选择开关的切换操作来被供应该正数据电流及该负数据电流；以及
一接收单元，被配置以实时地将自该直线接收到的直线接收电流与自该节线接收到的节线接收电流的电平的差额转换为一电压电平并恢复数据。
9.如权利要求8所述的差分电流驱动型接口系统，其特征在于，该第一数据电流源包含一连接至一第一MOS晶体管的第二MOS晶体管，用于供应参考电流，该第二MOS晶体管作为一电流镜，用于独立地产生该正数据电流，并被配置为其的一终端连接至一电源供应电压，其的另一终端连接至该第一选择开关，以及其的栅极连接至该第一MOS晶体管的栅极；以及
其中，该第二数据电流源包含一连接至该第一MOS晶体管的第三MOS晶体管，该第三MOS晶体管源作为一电流镜，用于独立地产生该正数据电流，并被配置为其的一终端连接至该电源供应电压，其的另一终端连接至该第二选择开关，以及其的栅极连接至该第一MOS晶体管的栅极。
10.如权利要求8所述的差分电流驱动型接口系统，其特征在于，该第一选择开关包含一第一传输栅和一第二传输栅，该第一传输栅和该第二传输栅被配置为它们的的一终端共享地连接至该第一数据电流源，它们的栅极被施加一正数据信号及一负数据信号，以及它们的另一终端个别连接至该节线和该直线并藉一切换操作来选择一要被供应该正数据电流的传输线；以及
其中，该第二选择开关包含一第三传输栅和一第四传输栅，该第三传输栅和该第四传输栅被配置为它们的一终端共享地连接至该第二数据电流源，其等栅极被施加该正数据信号及该负数据信号，以及它们的另一终端个别连接至该节线和该直线并藉一切换操作来选择一要被供应该负数据电流的传输线。
11.如权利要求8所述的差分电流驱动型接口系统，其特征在于，该接收单元包含：
一直线电流镜，被配置以接收流过该直线的电流并产生该直线接收电流；
一节线电流镜，被配置以接收流过该节线的电流并产生该节线接收电流；
一单一电压电流转换器包含一第一电阻、一第二电阻、一电流源以及一电源供应电压的一终端，该第一电阻的一末端连接至被供应该直线接收电流的一节点，该第二电阻的一末端连接至被供应该节线接收电流的一节点，该电流源共享地连接至该第一电阻与该第二电阻的另一末端，以及该电源供应电压的终端藉由该电流源使该直线接收电流与该节线接收电流流进及流出，并决定多个接收电压的电平；以及
一差分放大器，被配置以接收并放大所述接受电压的电平的一差额。
12.如权利要求11所述的差分电流驱动型接口系统，其特征在于，该单一电压电流转换器进一步包含一共享电压产生器，其被配置为一第一终端连接至该电流源，一第二终端连接至该直线电流镜与该第一电阻的一连接节点以便连接至该差分放大器的一非反向终端，以及一第三终端连接至该节线电流镜与该第二电阻的连接节点以便连接至该差分放大器的一反向终端。
13.如权利要求8所述的差分电流驱动型接口系统，其特征在于，该接收单元包含：
一单一电压电流转换器，包含一第三电阻、一第四电阻以及一电流源，该第三电阻的一末端连接至该直线并接收直线接收电流，该第四电阻的一末端连接至该节线并接收节线接收电流，该电流源具有共享地连接至该第三电阻与该第四电阻的另一末端的一末端以及连接至一接地端的另一末端；以及
一差分放大器，被配置以藉该差分放大器的一非反向终端及一反向终端接收在该单一电压电流转换器中被转换的电压电平的一差额，并放大该差额。
14.如权利要求13所述的差分电流驱动型接口系统，其特征在于，该单一电压电流转换器进一步包含一共享电压产生器，其被配置为一第一终端连接至该电流源，一第二终端与该第三电阻的一终端形成一共享节点并连接至该差分放大器的该非反向终端，以及一第三终端与该第四电阻的一终端形成一共享节点并连接至该差分放大器的该反向终端。

Claims (15)

1.一种使用独立电流信号的电流驱动型传输单元，适用于藉由一直线及一节线构成的一对传输线所供应的差分电流来传输数据的一逻辑状态，其特征在于，该电流驱动型传输单元包括：
一第一数据电流源，被配置以独立产生并供应构成该差分电流的正数据电流；
一第二数据电流源，被配置以独立产生并供应构成该差分电流的负数据电流；
一选择开关，包含一第一选择开关及一第二选择开关，该第一选择开关被配置以藉由取决于要被传输的数据的一逻辑状态的一切换操作，将由该第一数据电流源所产生的该正数据电流供应至该直线或该节线，该第二选择开关被配置以藉由取决于要被传输的数据的一逻辑状态的一切换操作，将由该第二数据电流源所产生的该负数据电流供应至该直线或该节线；
一等化开关，连接于该直线与该节线之间并被配置以藉一切换操作来等化电位；以及
一开关控制器，被配置以取决于该要被传输的数据是否被传输控制该选择开关与该等化开关的该切换操作。
2.如权利要求1所述的电流驱动型传输单元，其特征在于，该第一数据电流源包含一连接至一第一金氧半(MOS)晶体管的第二MOS晶体管，用于供应参考电流，该第二MOS晶体管作为一电流镜，用于独立产生该正数据电流，并被配置为其的一终端连接至一电源供应电压，其的另一终端连接至该第一选择开关，以及其的栅极连接至该第一MOS晶体管的栅极；以及
其中，该第二数据电流源包含一连接至该第一MOS晶体管的第三MOS晶体管，该第三MOS晶体管作为一电流镜，用于独立地产生该负数据电流，并被配置为其的一终端连接至该电源供应电压，其的另一终端连接至该第二选择开关，其的栅极连接至该第一MOS晶体管的栅极。
3.如权利要求1所述的电流驱动型传输单元，其特征在于，该第一选择开关包含一第一传输栅和一第二传输栅，该第一传输栅和第二传输栅被配置为它们的一终端共享地连接至该第一数据电流源，它们的栅极被施加一正数据信号及一负数据信号，以及它们的另一终端个别连接至该节线和该直线并藉一切换操作来选择一要被供应该正数据电流的传输线；以及
其中，该第二选择开关包含一第三传输栅和一第四传输栅，该第三传输栅和该第四传输栅被配置为它们的一终端共享地连接至该第二数据电流源，它们的的栅极被施加该正数据信号及该负数据信号，以及它们的的另一终端个别连接至该节线和该直线并藉一切换操作来选择一要被供应该负数据电流的传输线。
4.如权利要求3所述的电流驱动型传输单元，其特征在于，该第一传输栅被配置为其的一终端连接至该第一数据电流源，其的另一终端连接至该节线，一N通道金氧半(NMOS)晶体管的栅极被施加该正数据信号，以及一P信道金氧半(PMOS)晶体管的栅极被施加该负数据信号；
其中，该第二传输栅被配置为其的一终端连接至该第一数据电流源，其的另一终端连接至该直线，一PMOS晶体管的栅极被施加该正数据信号，以及一NMOS晶体管的栅极被施加该负数据信号；
其中，该第三传输栅被配置为其的一终端连接至该第二数据电流源，其的另一终端连接至该直线，以及一NMOS晶体管的栅极被施加该正数据信号，以及一PMOS晶体管的栅极被施加该负数据信号；以及
其中，该第四传输栅被配置为其的一终端连接至该第二数据电流源，其的另一终端连接至该节线，一PMOS晶体管的栅极被施加该正数据信号，以及一NMOS晶体管的栅极被施加该负数据信号。
5.一种电流驱动型接收单元，适用于接收通过由一直线及一节线所构成的一对传输线的差分电流并恢复数据的一逻辑状态，其特征在于，该电流驱动型接收单元包括：
一直线电流镜，被配置以接收流过该直线的电流并产生一直线接收电流；
一节线电流镜，被配置以接收流过该节线的电流并产生一节线接收电流；
一单一电压电流转换器(I-V converter)，被配置以实时地将该直线接收电流与该节线接收电流的电平的差额转换为对应该差额的一电压电平；以及
一差分放大器，被配置以放大一经转换的接收电压，
其中该单一电压电流转换器包含一第一电阻、一第二电阻、一电流源以及一电源供应电压的一终端，该第一电阻的一末端连接至被供应该直线接收电流的一节点，该第二电阻的一末端连接至被供应该节线接收电流的一节点，该电流源共享地连接至该第一电阻及该第二电阻的另一末端，以及该电源供应电压的终端藉由该电流源让该直线接收电流与该节线接收电流流进及流出，并决定接收电压的电平。
6.如权利要求5所述的电流驱动型接收单元，其特征在于，该单一电压电流转换器进一步包含一共享电压产生器，其被配置为一第一终端连接至该电流源，一第二终端连接至该直线电流镜与该第一电阻的连接节点以便连接至该差分放大器的一非反向终端，以及一第三终端连接至该节线电流镜与该第二电阻的连接节点以便连接至该差分放大器的一反向终端。
7.一种电流驱动型接收单元，适用于接收通过由一直线及一节线所构成的一对传输线的差分电流并恢复数据的一逻辑状态，其特征在于，该电流驱动型接收单元包括：
一单一电压电流转换器，包含一第三电阻、一第四电阻以及一电流源，该第三电阻的一末端连接至该直线并接收直线接收电流，该第四电阻的一末端连接至该节线并接收该节线接收电流，该电流源具有共享地被连接至该第三电阻与该第四电阻的另一末端的一末端以及连接至一接地端的另一末端；以及
一差分放大器，被配置以藉该差分放大器的一非反向终端及一反向终端接收在该单一电压电流转换器中被转换的电压电平的一差额，并放大该差额。
8.如权利要求7所述的电流驱动型接收单元，其特征在于，该单一电压电流转换器进一步包含一共享电压产生器，其被配置为一第一终端连接至该电流源，一第二终端与该第三电阻的一终端形成一共享节点并连接至该差分放大器的该非反向终端，以及一第三终端与该第四电阻的一终端形成一共享节点并连接至该差分放大器的该反向终端。
9.一种用于玻璃基板芯片焊接技术应用的接口系统，适用于传输使用不同电流的数据的一逻辑状态，并接收一差分电流，以及恢复该数据的逻辑状态，其特征在于，该接口系统包含：
一传输单元，包含一第一数据电流源、一第二数据电流源、一第一选择开关、一第二选择开关、一等化开关以及一开关控制器，该第一数据电流源被配置以独立产生并供应构成该差分电流的正数据电流，该第二数据电流源被配置以独立产生并供应构成该差分电流的负数据电流，该第一选择开关被配置以藉取决于一要被传输的数据的逻辑状态的一切换操作，将该正数据电流供应至一直线或一节线，该第二选择开关被配置以藉一切换操作，将该负数据电流供应至该直线或该节线，该等化开关连接于该直线与该节线之间并被配置以等化多个传输线的电位，以及该开关控制器被配置以控制所述切换操作；
所述传输线，由该直线及该节线所构成，而该直线及该节线藉该第一选择开关及该第二选择开关的切换操作来被供应该正数据电流及该负数据电流；以及
一接收单元，被配置以实时地将自该直线接收到的直线接收电流与自该节线接收到的节线接收电流的电平的差额转换为一电压电平并恢复数据。
10.如权利要求9所述的用于玻璃基板芯片焊接技术应用的接口系统，其特征在于，该第一数据电流源包含一连接至一第一MOS晶体管的第二MOS晶体管，用于供应参考电流，该第二MOS晶体管作为一电流镜，用于独立地产生该正数据电流，并被配置为其的一终端连接至一电源供应电压，其的另一终端连接至该第一选择开关，以及其的栅极连接至该第一MOS晶体管的栅极；以及
其中，该第二数据电流源包含一连接至该第一MOS晶体管的第三MOS晶体管，该第三MOS晶体管源作为一电流镜，用于独立地产生该正数据电流，并被配置为其的一终端连接至该电源供应电压，其的另一终端连接至该第二选择开关，以及其的栅极连接至该第一MOS晶体管的栅极。
11.如权利要求9所述的用于玻璃基板芯片焊接技术应用的接口系统，其特征在于，该第一选择开关包含一第一传输栅和一第二传输栅，该第一传输栅和该第二传输栅被配置为它们的的一终端共享地连接至该第一数据电流源，它们的栅极被施加一正数据信号及一负数据信号，以及它们的另一终端个别连接至该节线和该直线并藉一切换操作来选择一要被供应该正数据电流的传输线；以及
其中，该第二选择开关包含一第三传输栅和一第四传输栅，该第三传输栅和该第四传输栅被配置为它们的一终端共享地连接至该第二数据电流源，其等栅极被施加该正数据信号及该负数据信号，以及它们的另一终端个别连接至该节线和该直线并藉一切换操作来选择一要被供应该负数据电流的传输线。
12.如权利要求9所述的用于玻璃基板芯片焊接技术应用的接口系统，其特征在于，该接收单元包含：
一直线电流镜，被配置以接收流过该直线的电流并产生该直线接收电流；
一节线电流镜，被配置以接收流过该节线的电流并产生该节线接收电流；
一单一电压电流转换器包含一第一电阻、一第二电阻、一电流源以及一电源供应电压的一终端，该第一电阻的一末端连接至被供应该直线接收电流的一节点，该第二电阻的一末端连接至被供应该节线接收电流的一节点，该电流源共享地连接至该第一电阻与该第二电阻的另一末端，以及该电源供应电压的终端藉由该电流源使该直线接收电流与该节线接收电流流进及流出，并决定多个接收电压的电平；以及
一差分放大器，被配置以接收并放大所述接受电压的电平的一差额。
13.如权利要求12所述的用于玻璃基板芯片焊接技术应用的接口系统，其特征在于，该单一电压电流转换器进一步包含一共享电压产生器，其被配置为一第一终端连接至该电流源，一第二终端连接至该直线电流镜与该第一电阻的一连接节点以便连接至该差分放大器的一非反向终端，以及一第三终端连接至该节线电流镜与该第二电阻的连接节点以便连接至该差分放大器的一反向终端。
14.如权利要求9所述的用于玻璃基板芯片焊接技术应用的接口系统，其特征在于，该接收单元包含：
一单一电压电流转换器，包含一第一电阻、一第二电阻以及一电流源，该第一电阻的一末端连接至该直线并接收直线接收电流，该第二电阻的一末端连接至该节线并接收节线接收电流，该电流源具有共享地连接至该第一电阻与该第二电阻的另一末端的一末端以及连接至一接地端的另一末端；以及
一差分放大器，被配置以藉该差分放大器的一非反向终端及一反向终端接收在该单一电压电流转换器中被转换的电压电平的一差额，并放大该差额。
15.如权利要求14所述的用于玻璃基板芯片焊接技术应用的接口系统，其特征在于，该单一电压电流转换器进一步包含一共享电压产生器，其被配置为一第一终端连接至该电流源，一第二终端与该第一电阻的一终端形成一共享节点并连接至该差分放大器的该非反向终端，以及一第三终端与该第二电阻的一终端形成一共享节点并连接至该差分放大器的该反向终端。
CN200980153078.4A 2008-12-29 2009-12-28 用于cog应用的接口系统 Expired - Fee Related CN102265518B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2008-0135783 2008-12-29
KR1020080135783A KR101030957B1 (ko) 2008-12-29 2008-12-29 차동전류 구동 방식의 인터페이스 시스템
PCT/KR2009/007828 WO2010077037A2 (ko) 2008-12-29 2009-12-28 Ｃｏｇ 애플리케이션을 위한 인터페이스 시스템

Publications (2)

Publication Number Publication Date
CN102265518A true CN102265518A (zh) 2011-11-30
CN102265518B CN102265518B (zh) 2014-08-06

Family

ID=42310359

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200980153078.4A Expired - Fee Related CN102265518B (zh) 2008-12-29 2009-12-28 用于cog应用的接口系统

Country Status (6)

Country Link
US (1) US8400194B2 (zh)
JP (1) JP5632390B2 (zh)
KR (1) KR101030957B1 (zh)
CN (1) CN102265518B (zh)
TW (1) TWI416873B (zh)
WO (1) WO2010077037A2 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102007029526A1 (de) * 2007-06-25 2009-01-15 Sitronic Gesellschaft für elektrotechnische Ausrüstung mbH. & Co. KG Elektronisches Modul und Anordnung zur Signalübertragung damit
JP5838650B2 (ja) 2011-08-16 2016-01-06 株式会社ソシオネクスト 出力回路
JP2014039214A (ja) * 2012-08-20 2014-02-27 Lapis Semiconductor Co Ltd データ受信回路及び半導体装置
KR101588489B1 (ko) * 2012-10-29 2016-01-25 주식회사 엘지화학 차동 입력 방식 통신의 종단 저항 발생 장치 및 차동 입력 방식 통신 장치
KR20210156982A (ko) * 2020-06-19 2021-12-28 주식회사 엘엑스세미콘 디스플레이 구동 장치

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010013794A1 (en) * 1999-12-01 2001-08-16 Nec Corporation Buffer circuit
US6593801B1 (en) * 2002-06-07 2003-07-15 Pericom Semiconductor Corp. Power down mode signaled by differential transmitter's high-Z state detected by receiver sensing same voltage on differential lines
CN1533659A (zh) * 2001-07-18 2004-09-29 �����ɷ� 线路驱动器
CN1855165A (zh) * 2005-04-26 2006-11-01 美格纳半导体有限会社 差分电流驱动型传送系统

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5977796A (en) 1997-06-26 1999-11-02 Lucent Technologies, Inc. Low voltage differential swing interconnect buffer circuit
US6295323B1 (en) * 1998-12-28 2001-09-25 Agere Systems Guardian Corp. Method and system of data transmission using differential and common mode data signaling
US20030085737A1 (en) * 2001-11-08 2003-05-08 Tinsley Steven J. Innovative high speed LVDS driver circuit
JP3916502B2 (ja) * 2002-04-26 2007-05-16 富士通株式会社 出力回路
JP3730607B2 (ja) * 2002-08-29 2006-01-05 株式会社東芝 差動データドライバー回路
JP4170972B2 (ja) * 2003-11-21 2008-10-22 松下電器産業株式会社 差動出力回路
JP4026593B2 (ja) * 2003-12-25 2007-12-26 セイコーエプソン株式会社 受信装置
US7119600B2 (en) * 2004-04-20 2006-10-10 Taiwan Semiconductor Manufacturing Co., Ltd. Wide common mode high-speed differential receiver using thin and thick gate oxide MOSFETS in deep-submicron technology
RU2369977C2 (ru) * 2005-03-23 2009-10-10 Квэлкомм Инкорпорейтед Устройство сопряжения токового режима для высокоскоростной связи вне микросхем
JP4578316B2 (ja) * 2005-05-02 2010-11-10 ザインエレクトロニクス株式会社 送信装置
US7362146B2 (en) * 2005-07-25 2008-04-22 Steven Mark Macaluso Large supply range differential line driver
JP4685813B2 (ja) * 2007-02-19 2011-05-18 富士通株式会社 レシーバ
US8228096B2 (en) * 2007-03-02 2012-07-24 Kawasaki Microelectronics, Inc. Circuit and method for current-mode output driver with pre-emphasis
KR100913528B1 (ko) * 2008-08-26 2009-08-21 주식회사 실리콘웍스 차동전류구동방식의 송신부, 차동전류구동방식의 수신부 및상기 송신부와 상기 수신부를 구비하는 차동전류구동방식의 인터페이스 시스템

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20010013794A1 (en) * 1999-12-01 2001-08-16 Nec Corporation Buffer circuit
CN1533659A (zh) * 2001-07-18 2004-09-29 �����ɷ� 线路驱动器
US6593801B1 (en) * 2002-06-07 2003-07-15 Pericom Semiconductor Corp. Power down mode signaled by differential transmitter's high-Z state detected by receiver sensing same voltage on differential lines
CN1855165A (zh) * 2005-04-26 2006-11-01 美格纳半导体有限会社 差分电流驱动型传送系统

Also Published As

Publication number Publication date
TWI416873B (zh) 2013-11-21
US8400194B2 (en) 2013-03-19
US20110267022A1 (en) 2011-11-03
WO2010077037A3 (ko) 2010-10-07
WO2010077037A2 (ko) 2010-07-08
CN102265518B (zh) 2014-08-06
TW201031115A (en) 2010-08-16
JP5632390B2 (ja) 2014-11-26
KR20100077750A (ko) 2010-07-08
JP2012514413A (ja) 2012-06-21
KR101030957B1 (ko) 2011-04-28
WO2010077037A4 (ko) 2010-11-25

Similar Documents

Publication Publication Date Title
US6992508B2 (en) Versatile RSDS-LVDS-miniLVDS-BLVDS differential signal interface circuit
CN103797715B (zh) 包括电荷注入的传递差分串行信号的设备及方法
CN102265518B (zh) 用于cog应用的接口系统
CN100583850C (zh) 发送电路、接收电路、接口电路及电子设备
US7538588B2 (en) Dual-function drivers
CN102111144B (zh) 电平转换电路、信号驱动电路、显示装置和电子装置
CN101425801B (zh) 半导体集成电路
CN100583216C (zh) 半导体集成电路以及液晶显示系统
US9478194B2 (en) Driving circuit and display device of using same
EP1011197B1 (en) Method for generating differential tri-states and differential tri-state circuit
CN100365934C (zh) 数据锁存电路和电子装置
CN100530428C (zh) 包含至少一个输入缓冲器的集成电路元件
CN102098013B (zh) 差分放大器及其控制方法
CN101146069A (zh) 可适用于低工作电压的差动信号驱动电路
JP2009246725A (ja) インピーダンスの調整が可能な出力バッファを備えた半導体装置
US20040183565A1 (en) CML (current mode logic) OCD (off chip driver) - ODT (on die termination) circuit for bidirectional data transmission
TW202127437A (zh) 晶片外驅動電路和訊號補償方法
CN102124652A (zh) 差分电流驱动型传输器与接收器以及具有该传输器与接收器的差分电流驱动型接口系统
US20080180417A1 (en) Transmitter and receiver capable of reducing current consumption and signal lines for data transfer
US6670828B2 (en) Programmable termination for CML I/O
CN101178882A (zh) 液晶显示器件的时钟发生器、数据驱动器和时钟生成方法
CN101751902B (zh) 一种带可调输入电阻的lvds接收电路
JPWO2004021656A1 (ja) データ送受信システム
CN101894526A (zh) 液晶显示面板上的驱动器以及相关控制方法
JP2010087545A (ja) 差動出力回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140806

Termination date: 20181228

CF01 Termination of patent right due to non-payment of annual fee