KR20100057699A

KR20100057699A - 전자 부품 및 수동 부품

Info

Publication number: KR20100057699A
Application number: KR1020107009402A
Authority: KR
Inventors: 고우헤이 다카세
Original assignee: 소신 덴키 가부시키가이샤
Priority date: 2007-10-31
Filing date: 2008-10-30
Publication date: 2010-05-31
Also published as: US8456256B2; US20100231328A1; CN101842859A; JP2009111284A; CN101842859B; WO2009057706A1

Abstract

전자 부품 및 수동 부품은, 한 쌍의 동일한 패턴들에서의 패턴 간의 거리와, 적층 방향으로 서로 인접하는 각 한 쌍의 동일한 패턴 간의 거리의 상관을 정의하여, 인덕터의 값(Q)이 더욱 향상되고, 인접하는 주파수대에서의 감쇠가 보장되며, 저손실에 의하여 저소비 전력이 달성된다. 제1 인덕터(L1)는, 한 쌍의 인덕터 형성 전극들(40A), 한 쌍의 인덕터 형성 전극들(48A), 및 한 쌍의 인덕터 형성 전극들(52A)로 구성된다. 각 쌍의 인덕터 형성 전극들을 구성하는 2개의 전극들 사이의 거리(Da)와, 적층 방향으로 서로 인접하는 각 한 쌍의 인덕터 형성 전극들 사이의 거리 (Db)와의 관계는 0 < Da ≤ Db 및 0 < Da ≤ 20㎛을 만족한다.

Description

전자 부품 및 수동 부품{ELECTRONIC COMPONENT AND PASSIVE COMPONENT}

본 발명은, 복수의 적층된 유전체층들로 구성된 유전체 기판 내에 인덕터들이 배치된 전자 부품, 및 이러한 전자 부품을 이용하는 수동 부품에 관한 것이다. 보다 자세하게는, 본 발명은, 로우 패스 필터, 밴드패스 필터, 하이 패스 필터 등의 필터와, 이러한 필터를 이용하는 트리플렉서 등에 이용하는 데 적합한 전자 부품 및 수동 부품에 관한 것이다.

지금까지, 복수의 적층된 유전체층들로 구성된 유전체 기판에 인덕터들이 배치된 전자 부품들이 알려져 있다. 특히, 이러한 인덕터들의 Q 인자를 향상시키기 위하여, 예컨대 특허 문헌 1 내지 4가 제안되어 있다.

특허 문헌 1에 개시된 전자 부품은 유전체 기판에 배치된 실질적으로 동일한 형상들을 갖는 3개의 도체 패턴들을 가지며, 이들 도체 패턴들은, 그 사이에 유전체층들이 끼워져 적층되며, 서로 전기적으로 접속되어 단일의 신호선을 구성한다. 따라서, 인덕터로서 기능하는 신호선의 저항 성분이 저감되어, 인덕터의 Q 인자를 향상시킨다.

특허 문헌 2는, 특정한 복수의 유전체층들 상에 각각 코일 전극들이 배치되어 코일을 형성하고, 그 코일의 축이 유전체층들이 적층된 방향에 실질적으로 수직인 것인 예를 개시한다. 특히, 특허 문헌 2는, 동일한 패턴들을 갖는 코일 전극들이 복수의 유전체층들 상에 배치되는 예를 개시한다. 이 특허 문헌 2에 개시된 적층된 코일 부품에 따르면, 코일의 축을 따라 배열된 인접하는 비아 홀들 간의 이격된 간격들이 좁아지는 것을 방지하는 동시에, 각 비아 홀들의 내용적을 증가시킬 수 있다.

특허 문헌 3은, 유전체 기판에 배치된, 본질적으로 동일한 형상들을 갖는 2개의 나선형 코일 패턴들을 그 사이에 유전체층을 끼워 적층하고, 코일 패턴들을 전기적으로 접속시켜 형성된 코일을 개시한다. 이러한 기판 내층형 코일은, 특허 문헌 3에 개시된 바와 같이, 크기가 작고, Q 인자가 높다.

특허 문헌 4는, 유전체 기판에 배치된, 본질적으로 동일한 형상들을 갖는 2개의 제1 코일 패턴들을 그 사이에 유전체층을 끼워 적층하고, 제1 코일 패턴들을 전기적으로 접속시켜 형성된 제1 코일을 개시한다. 특허 문헌 4는 또한, 제1 코일 하부에 본질적으로 동일한 형상들을 갖는 2개의 제2 코일 패턴들을 그 사이에 유전체층을 끼워 적층하고, 제2 코일 패턴들을 전기적으로 접속시켜 형성된 제2 코일을 개시한다. 특허 문헌 4에 개시된 적층 인덕터에 따르면, 절연층들의 박리를 발생시키지 않고, 또한 기판의 평면 면적을 증가시키지 않고, 컨덕터 손실을 최소화할 수 있다.

특허 문헌 1 : 일본 특허 공개 제11-186038호 공보 특허 문헌 2 : 국제 공개 공보 제2005/024863호 특허 문헌 3 : 일본 특허 공개 제06-140250호 공보 특허 문헌 4 : 일본 특허 공개 제08-186024호 공보

상술된 특허 문헌 1 내지 4로부터 알 수 있는 바와 같이, 수직 권선(vertically coiled)(특허 문헌 2 참조) 또는 수평 권선(laterally coiled)(특허 문헌 1, 3 및 4 참조)의 인덕터 구조에서 한 쌍의 동일한 패턴들을 제공하는 것이 알려져 있다.

그러나, 한 쌍의 동일한 패턴들에서의 패턴 간의 거리와, 적층되는 방향을 따라 서로 인접하는 각 한 쌍의 동일한 패턴들 간의 거리와의 상관에 의한 인덕턴스 값의 변화, 또는 인덕터의 Q 인자를 더욱 증가시키는 것에 관해서는 어떠한 개시도 없다. 한 쌍의 동일한 패턴들을 갖는 구조만이, 단일 패턴을 갖는 인덕터와는 달리, 인덕턴스 값의 감소와 인덕터의 Q 인자의 열화를 유발할 것이다. 인덕턴스 값의 저하를 제어하는 것은 인덕터 패턴들의 턴(turn) 수의 증가 및/또는 턴 직경의 증가를 요하여, 인덕터가 대형화된다고 하는 문제가 생긴다.

최근 통신 단말 기기는 애플리케이션(GPS, 텔레비젼, 무선 통신 등) 구동에 의하여 사용되는 인접한 주파수대를 가져, 간섭 문제가 생긴다.

따라서, 필터에는 인접하는 주파수대에서의 감쇠의 달성과, 저손실에 기초한 저소비 전력이 요구된다. 당연히, 필터는 소형화인 것도 요구된다. 이들 요건들을 만족하기 위해서는, 특허 문헌 1 내지 4의 개시는 불충분하며, 검토가 더 필요하다.

본 발명은 상술된 문제점들을 고려하여 행해졌다. 본 발명의 목적은, 한 쌍의 동일한 패턴들에서의 패턴 간의 거리와, 적층된 방향을 따라 서로 인접하는 각 한 쌍의 동일한 패턴들 간의 거리의 상관을 밝힘으로써, 인덕터의 소형화를 가능하게 하고, 동시에 인덕터의 Q 인자를 더 증가시켜, 인접하는 주파수대에서의 감쇠를 달성하고, 저손실에 기초한 저소비 전력을 실현하는 전자 부품 및 수동 부품을 제공하는 것이다.

제1 발명에 따른 전자 부품은, 복수의 적층된 유전체층들을 포함하는 유전체 기판, 및 상기 유전체 기판에서 유전체층들을 사이에 끼워 배치되고, 비아 홀들을 통하여 서로 전기적으로 접속된 2쌍 이상의 인덕터 형성 전극들을 구비한다. 이 2쌍 이상의 인덕터 형성 전극들은 유전체층들이 적층되는 방향을 따라 배열되고, 2쌍의 인덕터 형성 전극들 각각은 그 사이에 배치된 비아 홀들을 통하여 서로 전기적으로 접속되어, 하나의 인덕터를 형성하고, 0 < Da ≤ Db의 관계가 만족되며, 여기서 Da는 한 쌍의 인덕터 형성 전극들에서의 인덕터 형성 전극 간의 최단 거리를 나타내고, Db는 서로 인접하는 각 한 쌍의 인덕터 형성 전극들 간의 최단 거리를 나타낸다.

값 Da는 바람직하게는 다음 범위에 있다.

0㎛ < Da ≤ 20㎛

제2 발명에 따른 수동 부품은 복수의 적층된 유전체층들을 포함하는 유전체 기판을 구비하고, 이 유전체 기판은, 하나 이상의 인덕터가 상기 유전체층들이 적층된 방향에 수직하는 방향으로 배열되어 있는 인덕터 형성 영역과, 하나 이상의 인덕터 중 하나 이상에 전기적으로 접속된 하나 이상의 커패시터를 포함하는 커패시터 형성 영역을 갖는다. 상기 인덕터 형성 영역에서의 하나 이상의 인덕터는 상기 유전체 기판에서 유전체층을 사이에 끼워 배치되고, 비아 홀들을 통하여 전기적으로 접속된 2쌍 이상의 인덕터 형성 전극들이, 유전체층들이 적층되는 방향을 따라 배열된다. 또한, 각 쌍들의 인덕터 형성 전극들은 그 사이에 배치된 비아 홀들을 통하여 서로 전기적으로 접속되어 있다.

수동 부품에서, 0 < Da ≤ Db의 관계가 만족되며, 여기서 Da는 한 쌍의 인덕터 형성 전극들에서의 인덕터 형성 전극 간의 최단 거리를 나타내고, Db는 서로 인접하는 각 한 쌍의 인덕터 형성 전극들 간의 최단 거리를 나타낸다.

거리 Da는 바람직하게는 다음 범위 내에 있다.

0㎛ < Da ≤ 20㎛

제2 발명에 따른 수동 부품은, 유전체 기판에 배치되고, 상기 유전체 기판의 표면 상에 배치된 접지 단자에 전기적으로 접속되는 내층 접지 전극을 더 구비할 수도 있다. 내층 접지 전극, 커패시터 형성 영역, 인덕터 형성 영역은 유전체층들이 적층되는 방향을 따라 배열된다.

상술된 바와 같이, 본 발명에 따른 전자 부품 및 수동 부품은, 한 쌍의 동일한 패턴들에서의 패턴 간의 거리와, 적층되는 방향을 따라 서로 인접하는 각 한 쌍의 동일한 패턴들 간의 거리의 상관을 밝힘으로써, 인덕터의 Q 인자를 더 증가시킬 수 있어, 인접하는 주파수대에서의 감쇠를 달성하고, 저손실에 기초한 저소비 전력을 실현할 수 있다.

도 1은 본 발명의 실시예에 따른 수동 부품의 구성예를 도시하는 블럭도이다.
도 2는 본 발명의 실시예에 따른 수동 부품의 구성예를 도시하는 회로도이다.
도 3은 본 발명의 실시예에 따른 수동 부품의 외관을 도시하는 사시도이다.
도 4는 본 발명의 실시예에 따른 수동 부품의 단자 구조의 예(측면 단자 구조)를 일부 생략하여 도시하는 사시도이다.
도 5는 본 발명의 실시예에 따른 수동 부품의 단자 구조의 다른 예(하면 단자 구조)를 일부 생략하여 도시하는 사시도이다.
도 6은 본 발명의 실시예에 따른 수동 부품의 구성예의 분해 사시도이다.
도 7은 실험예에서 사용된 수동 부품의 일부의 모델(실시예)을 도시하는 도면이다.
도 8은 실험예에서 사용된 수동 부품의 일부의 모델(종래 구조)을 도시하는 도면이다.
도 9는 종래 구조를 갖는 수동 부품의 분해 사시도이다.
도 10은 거리 Da가 증가될 때 Q 인자의 변화를 도시하는 특성도이다.
도 11은 거리 Da가 증가될 때 L 값의 변화를 도시하는 특성도이다.
도 12은 거리 Db가 증가될 때 Q 인자의 변화를 도시하는 특성도이다.
도 13은 거리 Db가 증가될 때 L 값의 변화를 도시하는 특성도이다.
도 14는 거리 Da가 증가될 때 Q 값 x L 값의 변화를 도시하는 특성도이다.
도 15는 거리 Db가 증가될 때 Q 값 x L 값의 변화를 도시하는 특성도이다.
도 16은 커패시터 형성 영역과 인덕터 형성 영역 간의 층간 거리와 삽입 손실 간의 관계를 도시하는 특성도이다.
도 17은 커패시터 형성 영역과 인덕터 형성 영역 간의 층간 거리와 감쇠 간의 관계를 도시하는 특성도이다.
도 18은 본 발명의 실시예에 따른 로우 패스 필터의 분해 사시도이다.

본 발명에 따른 전자 부품이 수동 부품에 적용된 실시예들을 도 1 내지 도 18을 참조하면서 설명한다.

도 1에 도시된 바와 같이, 본 발명의 실시예에 따른 수동 부품(10)은, 하나의 입력 단자(12)와 3개의 출력 단자들(제1 내지 제3 출력 단자들(14a 내지 14c))을 갖는 트리플렉서(triplexer)를 구비한다.

입력 단자(12)와 제1 출력 단자(14a) 사이에 하이 패스 필터(16)가 접속된다. 입력 단자(12)와 제2 출력 단자(14b) 사이에는 제1 로우 패스 필터(18a)와 SAW 필터(20)가 직렬로 접속된다. 입력 단자(12)와 제3 출력 단자(14c) 사이에는 제1 로우 패스 필터(18a)와 제2 로우 패스 필터(18b)가 직렬로 접속된다.

도 2는 수동 부품(10)의 회로의 구성예를 도시한다. 하이 패스 필터(16)는, 입력 단자(12)와 제1 출력 단자(14a) 사이에 접속된 제1 커패시터(C1), 및 제1 출력 단자(14a)와 GND(접지) 사이에 접속된 제1 인덕터(L1)와 제2 커패시터(C2)로 구성된 직렬 회로를 구비한다.

제1 로우 패스 필터(18a)는, 입력 단자(12)와 접점(22)(제1 로우 패스 필터(18a)와 SAW 필터(20) 사이의 접점) 사이에 접속된 제2 인덕터(L2), 및 제2 인덕터(L2)와 접점(22) 사이의 라인과 GND 사이에 접속된 제3 인덕터(L3)와 제3 커패시터(C3)로 구성된 직렬 회로를 구비한다.

제2 로우 패스 필터(18b)는, 접점(22)과 제3 출력 단자(14c) 사이에 접속된 제4 인덕터(L4)와 제4 커패시터(C4)로 구성된 병렬 회로, 접점(22)과 GND 사이에 접속된 제5 커패시터(C5), 및 제3 출력 단자(14c)와 GND 사이에 접속된 제6 커패시터(C6)를 구비한다.

수동 부품(10)은, 도 3에 도시된 바와 같이, 복수의 적층된 유전체층들(후술됨)을 포함하고, 내부에 복수의 전극들이 배치된 유전체 기판(24), 및 상기 유전체 기판(24) 상에 탑재된 SAW 필터(20)를 포함하는 외관을 갖는다.

도 4에 도시된 바와 같이, 수동 부품(10)은 측면 단자 구조를 채용할 수도 있고, 이 측면 단자 구조는, 유전체 기판(24)의 제1 측면(24a) 상의 3개의 단자들, 즉 입력 단자로서 기능하는 중앙 단자 및 이 중앙 단자의 양 측 상의 2개의 접지 단자들(제1 접지 단자(26a), 제2 접지 단자(26b)); 유전체 기판(24)의 제2 측면(24b)(제1 측면(24a)과 대향하는 측면) 상의 3개의 단자들, 즉 제3 출력 단자(14c)로서 기능하는 중앙 단자 및 이 중앙 단자의 양 측 상의 2개의 접지 단자들(제3 접지 단자(26c), 제4 접지 단자(26d)); 유전체 기판(24)의 제3 측면(24c) 상의 제1 출력 단자(14a)로서 기능하는 단자; 및 유전체 기판(24)의 제4 측면(24d)(제3 측면(24c)과 대향하는 측면) 상의 제2 출력 단자(14b)로서 기능하는 단자를 포함한다.

도 5에 도시된 바와 같이, 수동 부품(10)은, 모든 단자들이 유전체 기판(24)의 하면(24u) 상에 배치되어 있는 하면 단자 구조를 대안적으로 채용할 수도 있다. 이 단자들은, 유전체 기판(24)의 하면 상에 제1 측면(24a)에 근접하여 배치된 3개의 단자들, 즉 입력 단자(12)로서 기능하는 중앙 단자 및 이 중앙 단자의 양 측 상의 2개의 접지 단자들(제1 접지 단자(26a), 제2 접지 단자(26b)); 유전체 기판(24)의 하면(24u) 상에서 제2 측면(24b)에 근접하여 배치된 3개의 단자들, 즉 제3 출력 단자(14c)로서 기능하는 중앙 단자 및 이 중앙 단자의 양 측 상의 2개의 접지 단자들(제3 접지 단자(26c), 제4 접지 단자(26d)); 유전체 기판(24)의 하면(24u) 상에 제3 측면(24c)에 근접하여 배치된 제1 출력 단자(14a)로서 기능하는 단자; 및 유전체 기판(24)의 하면(24u) 상에 제4 측면(24d)에 근접하여 배치된 제2 출력 단자(14b)로서 기능하는 단자를 포함한다.

도 4 및 도 5에서, SAW 필터(20)가 탑재되는 영역에서의 전극 구조(전극들의 수 및 레이아웃 등)는 도시 생략되었다.

유전체 기판(24)은, SAW 필터(20)를 제외한, 하이 패스 필터(16), 제1 로우 패스 필터(18a), 및 제2 로우 패스 필터(18b)를 구성하는, 내부에 배치된 복수의 전극들을 갖는다.

이러한 전극들의 전극 구조를 도 6을 참조하여 예로써 설명한다. 도 6에서, 하면 단자 구조(도 5 참조)가 채용되어 있다.

도 6에 도시된 바와 같이, 유전체 기판(24)은, 위에서부터 순서대로 연속적으로 함께 적층된 제1 내지 제13 유전체층들(S1 ~ S13)을 포함한다. 제1 내지 제13 유전체층들(S1 내지 S13)은 각각 1층 또는 복수의 층들을 포함할 수도 있다.

제1 유전체층(S1)의 주요면 및 제2 유전체층(S2)의 주요면 상에는, SAW 필터(20)(도 6에서는 미도시)를 탑재하기 위한 복수의 전극들이 배치되어 있다.

제12 유전체층(S12)은 그 주요면 상에, 비아 홀(30)을 통해 제1 내지 제4 접지 단자들(26a 내지 26d)에 전기적으로 접속되는 내층 접지 전극(32)을 지지한다.

수동 부품(10)은, 유전체층들이 적층되는 방향(밑에서부터 위로)을 따라 배열된 내층 접지 전극(32), 커패시터 형성 영역(34), 및 인덕터 형성 영역(36)을 포함한다. 인덕터 형성 영역(36)은 제3 유전체층(S3) 내지 제8 유전체층(S8)의 범위이고, 커패시터 형성 영역(34)은 제9 유전체층(S9) 내지 제11 유전체층(S11)의 범위이다. 인덕터 형성 영역(36)에서의 유전체층들은 바람직하게는 저유전 상수를 갖는 재료로 제조되어야 하고, 커패시터 형성 영역(34)에서의 유전체층들은 바람직하게는 고유전 상수를 갖는 재료로 제조되어야 한다. 따라서, 유전체 구조는 서로 접합되는 상이한 재료들로 제조된 구조를 갖는다.

인덕터 형성 영역(36)에서의 제3 유전체층(S3)은, 주요면 상에, 4개의 인덕터 형성 전극들(전극들(40a1 내지 40a4))을 지지한다. 제4 유전체층(S4)은 또한 그 주요면 상에, 4개의 인덕터 형성 전극들(전극들(40b1 내지 40b4))을 지지한다.

전극들(40a1, 40b1)은, 실질적으로 동일한 패턴들을 갖는 형상들을 가지고, 제3 유전체층(S3)을 그 사이에 끼워 서로 대향하고 있다. 전극들(40a1, 40b1)은 비아 홀(42a)을 통하여 서로 전기적으로 접속되어 있다. 또한, 전극들(40a2, 40b2)도, 실질적으로 동일한 패턴들을 갖는 형상들을 가지고, 서로 대향하며, 비아 홀(42b)을 통하여 서로 전기적으로 접속되어 있다. 마찬가지로, 전극들(40a3, 40b3)도, 실질적으로 동일한 패턴들을 갖는 형상들을 가지고, 서로 대향하며, 비아 홀(42c)을 통하여 서로 전기적으로 접속되어 있다. 전극들(40a4, 40b4)도, 실질적으로 동일한 패턴들을 갖는 형상들을 가지고, 서로 대향하며, 비아 홀(42d)을 통하여 서로 전기적으로 접속되어 있다.

전극들(40a1, 40b1)은 한 쌍의 인덕터 형성 전극들(40A)을 구성한다. 전극들(40a2, 40b2)은 한 쌍의 인덕터 형성 전극들(40B)을 구성한다. 전극들(40a3, 40b3)은 한 쌍의 인덕터 형성 전극들(40C)을 구성한다. 마찬가지로, 전극들(40a4, 40b4)은 한 쌍의 인덕터 형성 전극들(40D)을 구성한다.

전극들(40a2, 40a3, 40a4)은 서로 접속된 각 단부들을 갖는다. 마찬가지로, 전극들(40b2, 40b3, 40b4)도 서로 접속된 각 단부들을 갖는다. 접속된 단부들은 비아 홀(44)을 통하여 제1 유전체층(S1) 상에 SAW 필터(20)용 실장 전극(46)에 전기적으로 접속되어 있다. 즉, 접속된 단부들은, 한 쌍의 인덕터 형성 전극들(40B), 한 쌍의 인덕터 형성 전극들(40C), 및 한 쌍의 인덕터 형성 전극들(40D)에 대한 각 접속 부분들을 제공한다.

마찬가지로, 제5 유전체층(S5)은 그 주요면 상에 4개의 인덕터 형성 전극들(전극들(48a1 내지 48a4))을 지지하고, 제6 유전체층(S6)도 그 주요면 상에 4개의 인덕터 형성 전극들(전극들(48b1 내지 48b4))을 지지한다.

전극들(48a1, 48b1)은, 실질적으로 동일한 패턴들을 갖는 형상들을 갖고, 제5 유전체층(S5)을 그 사이에 끼워 서로 대향하며, 비아 홀(50a)을 통하여 서로 전기적으로 접속되어 있다. 전극들(48a2, 48b2)도, 실질적으로 동일한 패턴들을 갖는 형상들을 갖고, 서로 대향하며, 비아 홀(50b)을 통하여 서로 전기적으로 접속되어 있다. 마찬가지로, 전극들(48a3, 48b3)은, 실질적으로 동일한 패턴들을 갖는 형상들을 갖고, 서로 대향하며, 비아 홀(50c)을 통하여 서로 전기적으로 접속되어 있다. 전극들(48a4, 48b4)은, 실질적으로 동일한 패턴들을 갖는 형상들을 갖고, 서로 대향하며, 비아 홀(50d)을 통하여 서로 전기적으로 접속되어 있다.

전극들(48a1, 48b1)은 한 쌍의 인덕터 형성 전극들(48A)을 구성한다. 전극들(48a2, 48b2)은 한 쌍의 인덕터 형성 전극들(48B)을 구성한다. 전극들(48a3, 48b3)은 한 쌍의 인덕터 형성 전극들(48C)을 구성한다. 전극들(48a4, 48b4)은 한 쌍의 인덕터 형성 전극들(48D)을 구성한다.

마찬가지로, 제7 유전체층(S7)은 그 주요면 상에, 4개의 인덕터 형성 전극들(전극들(52a1 내지 52a4))을 지지하고, 제8 유전체층(S8)도 그 주요면 상에, 4개의 인덕터 형성 전극들(전극들(52b1 내지 52b4))을 지지한다.

전극들(52a1, 52b1)은, 실질적으로 동일한 패턴들을 갖는 형상들을 갖고, 제7 유전체층(S7)을 그 사이에 끼워 서로 대향하고, 비아 홀(54a)을 통하여 서로 전기적으로 접속되어 있다. 전극들(52a2, 52b2)은, 실질적으로 동일한 패턴들을 갖는 형상들을 갖고, 서로 대향하고, 비아 홀(54b)을 통하여 서로 전기적으로 접속되어 있다. 마찬가지로, 전극들(52a3, 52b3)도, 실질적으로 동일한 패턴들을 갖는 형상들을 갖고, 서로 대향하고, 비아 홀(54c)을 통하여 서로 전기적으로 접속되어 있다. 전극들(52a4, 52b4)은, 실질적으로 동일한 패턴들을 갖는 형상들을 갖고, 서로 대향하고, 비아 홀(54d)을 통하여 서로 전기적으로 접속되어 있다.

전극들(52a1, 52b1)은 한 쌍의 인덕터 형성 전극들(52A)을 구성한다. 전극들(52a2, 52b2)은 한 쌍의 인덕터 형성 전극들(52B)을 구성한다. 전극들(52a3, 52b3)은 한 쌍의 인덕터 형성 전극들(52C)을 구성한다. 전극들(52a4, 52b4)은 한 쌍의 인덕터 형성 전극들(52D)을 구성한다.

한 쌍의 인덕터 형성 전극들(40A)과 한 쌍의 인덕터 형성 전극들(48A)은 제4 유전체층(S4)에 배치된 비아 홀(56a)을 통하여 서로 전기적으로 접속되어 있다. 한 쌍의 인덕터 형성 전극들(40B)과 한 쌍의 인덕터 형성 전극들(48B)이 제4 유전체층(S4)에 배치된 비아 홀(56b)을 통하여 서로 전기적으로 접속되어 있다. 한 쌍의 인덕터 형성 전극들(40C)과 한 쌍의 인덕터 형성 전극들(48C)이 제4 유전체층(S4)에 배치된 비아 홀(56c)을 통하여 서로 전기적으로 접속되어 있다. 한 쌍의 인덕터 형성 전극들(40D)과 한 쌍의 인덕터 형성 전극들(48D)이 제4 유전체층(S4)에 배치된 비아 홀(56d)을 통하여 서로 전기적으로 접속되어 있다.

마찬가지로, 한 쌍의 인덕터 형성 전극들(48A)과 한 쌍의 인덕터 형성 전극들(52A)이 제6 유전체층(S6)에 배치된 비아 홀(58a)을 통하여 서로 전기적으로 접속되어 있다. 한 쌍의 인덕터 형성 전극들(48B)과 한 쌍의 인덕터 형성 전극들(52B)이 제6 유전체층(S6)에 배치된 비아 홀(58b)을 통하여 서로 전기적으로 접속되어 있다. 한 쌍의 인덕터 형성 전극들(48C)과 한 쌍의 인덕터 형성 전극들(52C)이 제6 유전체층(S6)에 배치된 비아 홀(58c)을 통하여 서로 전기적으로 접속되어 있다. 한 쌍의 인덕터 형성 전극들(48D)과 한 쌍의 인덕터 형성 전극들(52D)이 제6 유전체층(S6)에 배치된 비아 홀(58d)을 통하여 서로 전기적으로 접속되어 있다.

한 쌍의 인덕터 형성 전극들(40A), 비아 홀(56a), 한 쌍의 인덕터 형성 전극들(48A), 비아 홀(58a), 및 한 쌍의 인덕터 형성 전극들(52A)이 함께 도 2에 도시된 제1 인덕터(L1)를 구성한다. 한 쌍의 인덕터 형성 전극들(40B), 비아 홀(56b), 한 쌍의 인덕터 형성 전극들(48B), 비아 홀(58b), 및 한 쌍의 인덕터 형성 전극들(52B)이 함께 도 2에 도시된 제2 인덕터(L2)를 구성한다. 한 쌍의 인덕터 형성 전극들(40C), 비아 홀(56c), 한 쌍의 인덕터 형성 전극들(48C), 비아 홀(58c), 및 한 쌍의 인덕터 형성 전극들(52C)이 함께 도 2에 도시된 제3 인덕터(L3)를 구성한다. 한 쌍의 인덕터 형성 전극들(40D), 비아 홀(56d), 한 쌍의 인덕터 형성 전극들(48D), 비아 홀(58d), 및 한 쌍의 인덕터 형성 전극들(52D)이 함께 도 2에 도시된 제4 인덕터(L4)를 구성한다.

제7 유전체층(S7)은 그 주요면 상에, 제2 출력 단자(14b)와 SAW 필터 실장 전극들이 서로 접속되는 위치를 조정하도록 기능하는 접속 전극(60)을 지지한다.

제9 유전체층(S9)은 그 주요면 상에, 2개의 커패시터 형성 전극들(커패시터 전극(62a1), 제5 커패시터 전극(62e))을 지지한다. 커패시터 전극(62a1)은, 제3 내지 제8 유전체층(S3 내지 S8)에 배치된 비아 홀(64)을 통하여 한 쌍의 인덕터 형성 전극들(40A)에 전기적으로 접속되고, 또한 제7 내지 제13 유전체층(S7 내지 S13)에 배치된 비아 홀(66)을 통하여 한 쌍의 인덕터 형성 전극들(52B) 및 입력 단자(12)에 전기적으로 접속되어 있다. 제5 커패시터 전극(62e)은, 제3 내지 제8 유전체층(S3 내지 S8)에 배치된 비아 홀(68)을 통해 상술된 접속 단부들(즉, 한 쌍의 인덕터 형성 전극들(40B), 한 쌍의 인덕터 형성 전극들(40C), 및 한 쌍의 인덕터 형성 전극들(40D) 간의 접속 부분)에 전기적으로 접속되어 있다.

제10 유전체층(S10)은, 그 주요면 상에 2개의 커패시터 형성 전극들(커패시터 전극(62a2), 제4 커패시터 전극(62d))을 지지한다. 커패시터 전극(62a2)은, 제9 유전체층(S9)을 그 사이에 끼워, 커패시터 전극(62a1)과 대향하는 관계로 위치되고, 제10 내지 제13 유전체층(S10 내지 S13)에 배치된 비아 홀(70)을 통하여 제1 출력 단자(14a)에 전기적으로 접속되어 있다. 제4 커패시터 전극(62d)은, 제9 유전체층 (S9)을 그 사이에 끼워, 제5 커패시터 전극(62e)과 대향하는 관계로 위치되고, 제7 내지 제13 유전체층(S7 내지 S13)에 배치된 비아 홀(72)을 통하여 한 쌍의 인덕터 형성 전극들(52D)과 제3 출력 단자(14c)에 전기적으로 접속되어 있다.

제11 유전체층(S11)은 그 주요면 상에, 3개의 커패시터 형성 전극들(제2 커패시터 전극(62b), 제3 커패시터 전극(62c), 및 제6 커패시터 전극(62f))을 지지한다. 제2 커패시터 전극(62b)은, 제11 유전체층(S11)을 제2 커패시터 전극(62b)과 내층 접지 전극(32) 사이에 끼워, 하부에 위치된 내층 접지 전극(32)과 대향하고, 제7 내지 제10 유전체층(S7 내지 S10)에 배치된 비아 홀(74)을 통하여 한 쌍의 인덕터 형성 전극들(52A)에 전기적으로 접속되어 있다. 제3 커패시터 전극(62c)은, 제11 유전체층(S11)을 제3 커패시터 전극(62c)과 내층 접지 전극(32) 사이에 끼워, 하부에 위치된 내층 접지 전극(32)과 대향하고, 제7 내지 제10 유전체층(S7 내지 S10)에 배치된 비아 홀(76)을 통하여 한 쌍의 인덕터 형성 전극들(52C)에 전기적으로 접속되어 있다. 제6 커패시터 전극(62f)은, 제10 유전체층(S10)을 제6 커패시터 전극(62f)과 제4 커패시터 전극(62d) 사이에 끼워, 상부에 위치된 제4 커패시터 전극(62d)과 대향하고, 제11 유전체층(S11)을 제6 커패시터 전극(62f) 및 내층 접지 전극(32) 사이에 끼워, 하부에 위치된 내층 접지 전극(32)과 대향하고, 제7 내지 제13 유전체층(S7 내지 S13)에 배치된 비아 홀(72)을 통하여 한 쌍의 인덕터 형성 전극들(52D), 제4 커패시터 전극(62d), 및 제3 출력 단자(14c)에 전기적으로 접속되어 있다.

도 2에 도시된 바와 같이, 커패시터 전극(62a1)과 커패시터 전극(62a2)은 함께 제1 커패시터(C1)를 구성한다. 제2 커패시터 전극(62b)과 내층 접지 전극(32)은 함께 제2 커패시터(C2)를 구성한다. 제3 커패시터 전극(62c)과 내층 접지 전극(32)은 함께 제3 커패시터(C3)를 구성한다. 제4 커패시터 전극(62d)과 제6 커패시터 전극(62f)은 함께 제4 커패시터(C4)를 구성한다. 제5 커패시터 전극(62e)과 내층 접지 전극(32)은 함께 제5 커패시터(C5)를 구성한다. 제6 커패시터 전극(62f)과 내층 접지 전극(32)은 함께 제6 커패시터(C6)를 구성한다.

이하에 실험예를 설명한다. 이 실험예는, 한 쌍의 동일한 패턴들에서의 패턴 간의 거리, 및 적층되는 방향을 따라 서로 인접하는 각 한 쌍의 동일한 패턴들 간의 거리에 따른 Q 인자의 변화들을 측정하였다. 보다 구체적으로는, 도 7에 개략적으로 도시된 바와 같이, 수동 부품(10)의 제1 인덕터(L1)를 구성하는 한 쌍의 인덕터 형성 전극들(40A), 한 쌍의 인덕터 형성 전극들(48A), 및 한 쌍의 인덕터 형성 전극들(52A) 각각에 대하여, 주파수 1 GHz에 관한 Q 인자들과 인덕턴스 값들(nH)이 측정되었다. 측정된 결과들을 표 1에 나타낸다.

표 1

표 1에서, 거리 Da는, 한 쌍의 인덕터 형성 전극들(40A)을 구성하는 전극들(40a1, 40b1) 간의 거리, 한 쌍의 인덕터 형성 전극들(48A)을 구성하는 전극들(48a1, 48b1) 간의 거리, 한 쌍의 인덕터 형성 전극들(52A)을 구성하는 전극들(52a1, 52b1) 간의 거리를 나타낸다. 거리 Db는, 한 쌍의 인덕터 형성 전극들(40A)의 전극(40b1)과 한 쌍의 인덕터 형성 전극들(48A)의 전극(48a1) 간의 거리, 및 한 쌍의 인덕터 형성 전극들(48A)의 전극(48b1)과 한 쌍의 인덕터 형성 전극들(52A)의 전극(52a1) 간의 거리를 나타낸다.

도 8에 도시된 바와 같이, 거리 Da = 0은, 인덕터 형성 전극(40A), 인덕터 형성 전극(48A), 인덕터 형성 전극(52A) 각각이 쌍의 구조로 되어 있지 않은 구조를 나타내며, 이것은 종래 구조에 해당한다.

도 9에 도시된 바와 같이, 종래 구조에 기초한 수동 부품은, 위에서부터 순서대로 연속적으로 함께 적층된 제1 내지 제10 유전체층(S1 내지 S10)을 포함하는 유전체 기판(24)을 갖는다. 인덕터 형성 영역(36)은, 제5 유전체층(S5) 내지 제7 유전체층(S7)의 범위이다. 설명을 간단히 하기 위해서, 커패시터 형성 영역 및 비아 홀들의 설명은 생략한다.

종래 구조에서, 제5 유전체층(S5)은 그 주요면 상에, 인덕터 형성 전극들(40A 내지 40D) 각각을 지지하고, 제6 유전체층(S6)은 그 주요면 상에, 인덕터 형성 전극들(48A 내지 48D) 각각을 지지하고, 제7 유전체층(S7)은 그 주요면 상에, 인덕터 형성 전극들(52A 내지 52D) 각각을 지지한다.

인덕터 형성 전극(40A), 인덕터 형성 전극(48A), 및 인덕터 형성 전극(52A)이 비아 홀을 통해 서로 전기적으로 접속됨으로써, 함께 도 2에 도시된 제1 인덕터(L1)를 구성한다. 인덕터 형성 전극(40B), 인덕터 형성 전극(48B), 및 인덕터 형성 전극(52B)이 비아 홀을 통해 서로 전기적으로 접속됨으로써, 함께 도 2에 도시된 제2 인덕터(L2)를 구성한다. 인덕터 형성 전극(40C), 인덕터 형성 전극(48C), 및 인덕터 형성 전극(52C)이 비아 홀을 통하여 서로 전기적으로 접속됨으로써, 함께 도 2에 도시된 제3 인덕터(L3)를 구성한다. 인덕터 형성 전극(40D), 인덕터 형성 전극(48D), 및 인덕터 형성 전극(52D)은 비아 홀을 통하여 서로 전기적으로 접속됨으로써, 함께 도 2에 도시된 제4 인덕터(L4)를 구성한다.

실험예의 결과로서, 거리 Da가 증가되었을 때의 Q 인자의 변화들을 도 10에 나타내었다. 거리 Da가 증가되었을 때의 인덕턴스 값의 변화들을 도 11에 나타내었다. 거리 Db가 증가되었을 때의 Q 인자의 변화들을 도 12에 나타내었다. 거리 Db가 증가되었을 때의 인덕턴스 값의 변화들을 도 13에 나타내었다. 도 10 및 도 12로부터, 거리들 Da 및 Db가 증가할 수록 Q 인자가 증가하는 경향을 갖는다는 것을 알 수 있다. 또한, 도 11 및 도 13으로부터, 거리들 Da 및 Db가 증가할 수록 인덕턴스 값이 감소하는 경향을 갖는 것을 알 수 있다.

Q 인자와 인덕턴스 값 모두를 검토하기 위하여, Q 인자 x 인덕턴스 값(도면에서 Q*L로 나타냄)에서의 변화들이 관찰되었다. 도 14는, 거리 Da가 증가될 때 Q 인자 x 인덕턴스 값에서의 변화들을 도시하고, 도 15는 거리 Db가 증가될 때 Q 인자 x 인덕턴스 값에서의 변화들을 도시한다.

도 15의 프레임 A, B로 나타낸 바와 같이, Q 인자 x 인덕턴스 값은 0 < Da ≤ Db의 범위 내에서 증가하는 경향을 갖는다.

도 14에 도시된 바와 같이, 0㎛ < Da ≤ 20㎛의 범위에서, Q 인자 x 인덕턴스 값은 종래의 값(= 500)보다 큰 값을 갖는다.

도 6에 도시된 바와 같이, 수동 부품(10)은, 유전체층들이 적층되는 방향(아래로부터 위로)을 따라 배열된 내층 접지 전극(32), 커패시터 형성 영역(34), 및 인덕터 형성 영역(36)을 포함한다.

거리 Da = 0인 경우, 커패시터 형성 영역(34)과 인덕터 형성 영역(36) 간의 층간 거리가 좁아지면, Q 인자가 열화하고, 도 16 및 도 17에 도시된 바와 같이, 삽입 손실이 증가하고, 또한 감쇠도 완만해진다. 커패시터 형성 영역(34)과 인덕터 형성 영역(36) 간의 층간 거리를 증가시킴으로써 이들 문제점들이 해결될 수 있으나, 수동 부품의 저배화(低背化)에 한계가 생길 수도 있다.

본 실시예에 따른 수동 부품(10)에서, 인덕터 형성 전극들이 쌍의 구조로 되어 있으므로, 인덕터 형성 영역(36)의 높이(두께)가 증가하나, Q 인자가 증가될 수 있으므로, 커패시터 형성 영역(34)과 인덕터 형성 영역(36) 간의 층간 거리가 좁아 질 수 있어, 수동 부품(10)의 높이를 종래 구조와 동일한 레벨로 할 수 있다. 따라서, 인덕터 형성 전극들의 쌍의 구조로 하는 것에 의한 문제점(즉, 수동 부품의 저배화의 실패)이 해소될 수 있다.

본 실시예에 따른 수동 부품(10)은, 인덕터의 Q 인자를 더 증가시킬 수 있고, 인접하는 주파수대에서의 감쇠를 달성하고, 저손실에 의한 저소비 전력 레벨을 실현할 수 있다.

상기 실시예는 하나의 유전체 기판(24) 내에 복수의 필터들을 갖는 수동 부품(10)을 도시하나, 대안적으로 복수의 인덕터들과 복수의 커패시터들이 하나의 필터를 함께 구성할 수도 있다. 이러한 대안의 예를 도 18에 도시한다.

도 18에 도시된 필터는, 적층된 유전체층들(제1 내지 제16 유전체층(S1 내지 S16))을 포함하는 유전체 기판(24)을 갖는 로우 패스 필터(80)를 포함한다. 인덕터 형성 영역(36)은 제1 내지 제10 유전체층(S1 내지 S10)의 범위이고, 커패시터 형성 영역(34)은 제11 내지 제14 유전체층(S11 내지 S14)의 범위이다. 설명을 간단히 하기 위해서, 비아 홀의 설명 및 커패시터 형성 영역(34)은 생략한다.

로우 패스 필터(80)에서, 상술된 수동 부품(10)에서와 같이, 전극들(40a1, 40b1)이 함께 한 쌍의 인덕터 형성 전극들(40A)을 구성하고, 전극들(40a2, 40b2)이 함께 한 쌍의 인덕터 형성 전극들(40B)을 구성하고, 전극들(40a3, 40b3)이 함께 한 쌍의 인덕터 형성 전극들(40C)을 구성한다.

전극들(48a1, 48b1)이 함께 한 쌍의 인덕터 형성 전극들(48A)을 구성하고, 전극들(48a2, 48b2)이 함께 한 쌍의 인덕터 형성 전극들(48B)을 구성하고, 전극들(48a3, 48b3)이 함께 한 쌍의 인덕터 형성 전극들(48C)을 구성한다.

전극들(52a1, 52b1)이 함께 한 쌍의 인덕터 형성 전극들(52A)을 구성하고, 전극들(52a2, 52b2)이 함께 한 쌍의 인덕터 형성 전극들(52B)을 구성하고, 전극들(52a3, 52b3)이 함께 한 쌍의 인덕터 형성 전극들(52C)을 구성한다.

마찬가지로, 전극들(82a1, 82b1)이 함께 한 쌍의 인덕터 형성 전극들(82A)을 구성하고, 전극들(82a2, 82b2)이 함께 한 쌍의 인덕터 형성 전극들(82B)을 구성하고, 전극들(82a3, 82b3)이 함께 한 쌍의 인덕터 형성 전극들(82C)을 구성한다.

전극들(84a1, 84b1)이 함께 한 쌍의 인덕터 형성 전극들(84A)을 구성하고, 전극들(84a2, 84b2)이 함께 한 쌍의 인덕터 형성 전극들(84B)을 구성하고, 전극들(84a3, 84b3)이 함께 한 쌍의 인덕터 형성 전극들(84C)을 구성한다.

로우 패스 필터(80)에서, 상술된 수동 부품(10)과 유사하게, 한 쌍의 인덕터 형성 전극들을 구성하는 2개의 전극들 간의 거리 Da, 및 각 한 쌍의 인덕터 형성 전극들 간의 거리 Db는, 0 < Da ≤ Db 이고, 0㎛ < Da ≤ 20㎛의 범위 내로 서로 관련되어 있다.

따라서, 로우 패스 필터(80)는 인덕터의 Q 인자를 더 증가시킬 수 있고, 따라서 인접하는 주파수대에서의 감쇠를 달성하고, 저손실에 의한 저소비 전력 레벨을 실현할 수 있다.

본 발명에 따른 전자 부품 및 수동 부품은, 상기 실시예들에 제한되지 않고, 본 발명의 범위를 벗어나지 않고 다양한 구성을 사용할 수도 있다.

10 : 수동 부품 12 : 입력 단자
14a 내지 14c : 제1 내지 제3 출력 단자 16 : 하이 패스 필터
20 : SAW 필터 24 : 유전체 기판
34 : 커패시터 형성 영역 36 : 인덕터 형성 영역
80 : 로우 패스 필터
S1 내지 S13 : 제1 내지 제13 유전체층

Claims

전자 부품으로서,
복수의 적층된 유전체층들을 포함하는 유전체 기판(24); 및
상기 유전체 기판(24)에서 유전체층들이 사이에 끼워져 배치되고, 비아 홀들을 통하여 서로 전기적으로 접속되며, 유전체층들이 적층되는 방향을 따라 배열된 2쌍 이상의 인덕터 형성 전극들
을 구비하고,
2쌍의 인덕터 형성 전극들 각각은 그 사이에 배치된 비아 홀들을 통하여 서로 전기적으로 접속되어, 하나의 인덕터를 형성하고,
0 < Da ≤ Db의 관계가 만족되며, 여기서 Da는 한 쌍의 인덕터 형성 전극들에서의 인덕터 형성 전극 간의 최단 거리를 나타내고, Db는 서로 인접하는 각 한 쌍의 인덕터 형성 전극들 간의 최단 거리를 나타내는 것인 전자 부품.
제 1 항에 있어서,
Da는 0㎛ < Da ≤ 20㎛의 범위 내인 것인 전자 부품.
복수의 적층된 유전체층들을 포함하는 유전체 기판(24)을 구비하는 수동 부품으로서,
상기 유전체 기판(24)은, 1개 이상의 인덕터가 유전체층들이 적층되는 방향에 수직하는 방향으로 배열되는 것인 인덕터 형성 영역(36)과, 1개 이상의 인덕터 중 1개 이상에 전기적으로 접속되는 1개 이상의 커패시터를 포함하는 커패시터 형성 영역(34)을 갖고,
상기 인덕터 형성 영역(36)에서의 상기 1개 이상의 인덕터는 상기 유전체 기판(24)에서 유전체층을 그 사이에 끼워 배치되고, 비아 홀들을 통하여 전기적으로 접속된 2쌍 이상의 인덕터 형성 전극들이 상기 유전체층들이 적층되는 방향을 따라 배치되고, 각 한 쌍의 인덕터 형성 전극들은 그 사이에 배치된 비아 홀들을 통하여 서로 전기적으로 접속되는 것인 수동 부품.
제 3 항에 있어서,
0 < Da ≤ Db의 관계가 만족되며, 여기서 Da는 한 쌍의 인덕터 형성 전극들에서의 인덕터 형성 전극 간의 최단 거리를 나타내고, Db는 서로 인접하는 각 한 쌍의 인덕터 형성 전극들 간의 최단 거리를 나타내는 것인 수동 부품.
제 4 항에 있어서,
Da는 0㎛ < Da ≤ 20㎛의 범위 내인 것인 수동 부품.
제 3 항 내지 제 5 항 중 어느 한 항에 있어서,
상기 유전체 기판(24)에 배치되며, 상기 유전체 기판(24)의 표면 상에 배치된 접지 단자에 전기적으로 접속된 내층 접지 전극
을 더 구비하고,
상기 유전체층들이 적층되는 방향을 따라, 상기 내층 접지 전극, 상기 커패시터 형성 영역(34), 및 상기 인덕터 형성 영역(36)이 배열되는 것인 수동 부품.