KR20100027986A - 화소회로, 발광표시장치 및 그 구동방법 - Google Patents

화소회로, 발광표시장치 및 그 구동방법 Download PDF

Info

Publication number
KR20100027986A
KR20100027986A KR1020090081824A KR20090081824A KR20100027986A KR 20100027986 A KR20100027986 A KR 20100027986A KR 1020090081824 A KR1020090081824 A KR 1020090081824A KR 20090081824 A KR20090081824 A KR 20090081824A KR 20100027986 A KR20100027986 A KR 20100027986A
Authority
KR
South Korea
Prior art keywords
current
voltage
back gate
period
light emitting
Prior art date
Application number
KR1020090081824A
Other languages
English (en)
Other versions
KR101125595B1 (ko
Inventor
카츠미 아베
켄지 타카하시
료 하야시
히데야 쿠모미
Original Assignee
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캐논 가부시끼가이샤 filed Critical 캐논 가부시끼가이샤
Publication of KR20100027986A publication Critical patent/KR20100027986A/ko
Application granted granted Critical
Publication of KR101125595B1 publication Critical patent/KR101125595B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G09G3/3241—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror
    • G09G3/325—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element the current through the light-emitting element being set using a data current provided by the data driver, e.g. by using a two-transistor current mirror the data current flowing through the driving transistor during a setting phase, e.g. by using a switch for connecting the driving transistor to the data driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0439—Pixel structures
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0852—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor being a dynamic memory with more than one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0223—Compensation for problems related to R-C delay and attenuation in electrodes of matrix panels, e.g. in gate electrodes or on-substrate video signal electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

적어도 발광소자와, 상기 발광소자의 휘도-전류 특성에 따라 계조를 제어하는 제1의 전류를 상기 발광소자에 공급하는 박막 트랜지스터를 구비한 화소회로로서, 상기 박막 트랜지스터는 백 게이트 전극을 갖고, 적어도 상기 박막 트랜지스터가 상기 발광소자에 상기 제1의 전류를 공급하는 구동 기간과, 상기 구동 기간 중에 상기 박막 트랜지스터에 상기 제1의 전류를 흘리기 위해서 상기 구동 기간 전에 상기 박막 트랜지스터에 제2의 전류를 기록하는 기록 기간을 포함하며, 상기 구동 기간과 상기 기록 기간에서 상기 백 게이트 전극에 인가하는 전압을 변경해서, 상기 박막 트랜지스터의 게이트 전압에 대한 전류 능력을 서로 다르게 한다.
발광소자, 박막 트랜지스터, 화소회로, 백 게이트

Description

화소회로, 발광표시장치 및 그 구동방법{PIXEL CIRCUIT, LIGHT EMITTING DISPLAY DEVICE AND DRIVING METHOD THEREOF}
본 발명은, 발광표시장치 소자를 이용한 화소회로, 발광표시장치 및 그 구동방법에 관한 것이다. 본 발명은 특히 유기 발광 다이오드(Organic　Light　Emitting　Diode, 이하 OLED라고 한다) 소자와 OLED 소자에 전류를 공급하기 위한 구동 회로로 구성되는 화소회로, 그 화소회로를 매트릭스형으로 구비한 발광표시장치 및 그 구동방법에 관한 것이다.
최근, 유기 발광 다이오드(OLED)를 발광소자로서 이용하는, OLED 디스플레이의 연구개발이 진행되고 있다. 이 OLED 디스플레이에서는, OLED 소자와 OLED 소자 구동용의 회로를 포함하는 화소회로로 구성되는 액티브 매트릭스(Active－Matrix, 이하 AM라고 한다)형 OLED 디스플레이가 일반적으로 이용되고 있다. AM형 OLED 디스플레이는, OLED 소자의 수명을 늘려서, 소비 전력을 억제하고, 또 고품질의 화질을 실현할 수가 있다. 화소회로는, 박막 트랜지스터(Thin－Film－Transistor, 이하 TFT라고 한다)를 구성요소로서 구비한다. OLED 디스플레이의 기판과 TFT 부분을 주 로 백 플랜(back plane)이라고 부른다.
AM형 OLED 디스플레이용 백 플랜의 TFT의 반도체 재료로서, 비정질 실리콘(amorphous－Si, 이하 a－Si라고 한다)과, 다결정 실리콘(poly－crystal－Si, 이하 p－Si라고 한다) 등이 검토되고 있다. 게다가, 비정질 산화물 반도체(amorphous－oxide－semiconductor, 이하 AOS라고 한다)의 박막을 TFT의 채널층으로서 이용하는 TFT(이하, AOSTFT라고 한다)가 새롭게 제안되고 있다.
AOS 재료로서, 예를 들면, 인듐(In)과 갈륨(Ga)과 아연(Zn)의 비정질 산화물(amorphous－In－Ga－Zn－O, 이하 a－IGZO라고 한다)과, 아연(Zn)과 인듐(In)의 비정질 산화물(amorhous－Zn－In－O, 이하 a－ZIO라고 한다) 등이 있다. AOS　TFT는, a－Si를 채널층으로서 갖는 TFT(이하, a－Si　TFT라고 한다)의 10배 이상의 이동도를 갖고, 또 비정질성에 기인하는 높은 균일성을 얻는다고 생각된다. 따라서, 이들 TFT는, 디스플레이용 백 플랜의 TFT로서 유망하다. Nomura　et.　al.,　Nature,　vol. 432, pp. 488－492,　2004와 Yabuta　et.　al.,　APL,　89,　112123,　2006에는, a－IGZO를 이용한 TFT에 대한 기재가 있다.
한편, a－Si　TFT와 AOS　TFT에서는 전기적·열적 스트레스에 의한 특성 변화 때문에, 또 p－Si를 채널층으로서 사용하는 TFT(이하, p－Si　TFT라고 한다)에서는 결정립계 기인의 특성 변동(variation) 때문에, 특성 변화 및 변동을 보정하는 기능을 갖는 화소회로가 검토되고 있다. 이러한 화소회로는, 크게 나누어, OLED 소자에 공급하는 전류를 제어하는 TFT의 전류 능력을 화소회로의 외부로부터 제공되는 전류에 의해 결정하는 전류 기록형과, 전압을 인가하는 것으로 TFT의 전류 능 력을 결정하는 전압 기록형의 2개의 방법이 있다.
전류 기록형 화소회로에서는, 인가되는 전류에 의해 TFT의 전압이 결정되기 때문에, TFT의 특성을 나타내는 임계값 전압 및 이동도의 값에 관계없이, OLED에 공급하는 전류를 제어할 수 있다. 한편, 전압 기록형 화소회로에서는, 인가되는 전압에 의해 TFT의 전류가 결정되기 때문에, OLED에는, 임계값 전압이 보정되고 이동도가 보정되지 않은 전류를 공급한다. 따라서, 일반적으로, 전류 기록형 화소회로가, OLED에 공급하는 전류를 보다 정밀하게 제어할 수 있다고 말할 수 있다.
다만, 전류 기록형 화소회로의 경우, 디스플레이상의 배선 부하를 전류로 충방전하는 것으로, 기록에 많은 시간이 걸린다. 따라서, 전류 기록형 화소회로는, 디스플레이 사이즈가 큰 만큼, 배선 부하가 커지기 때문에, 대화면 디스플레이에의 적용이 어렵다. 이 때문에, Lee　et.　al.,　IEEE　Transaction　of　Electron　Devices,　vol. 54,　2403,　2007에 나타낸 바와 같이, 기록 전류와 비교해서 OLED 소자를 구동하는 전류를 감소시키는 유닛을 화소회로에 설치하는 것으로, 전류 기록형 화소회로를 대화면 디스플레이에 적용하는 것이 검토되고 있다.
Lee　et.　al.,　IEEE　Transaction　of　Electron　Devices,　vol. 54,　2403,　2007에 나타난 화소회로는, 커패시터 소자를 2개 포함한다. 이 화소회로는, 전류 기록시의 전류에 의해 결정된 구동용 TFT의 게이트 전압이, OLED 소자 구동시에, 1개의 커패시터 소자의 1단자의 전압이 감소하면, 요금 펌프 효과에 의해 감소하는 것을 이용해서, 전류 기록시에 비해 낮은 전류를 OLED 소자에 공급한다.
AM형 OLED 디스플레이로 고품질의 표시를 실현하기 위해서, OLED 소자의 전 압-휘도 특성의 시간에 따른 변화, 구동 회로의 구성요소인 TFT의 특성 변동, 및 전기적 스트레스에 의한 TFT 특성 변화 등, 구성 소자의 특성의 차를 보정하는 것이 요구된다. 또, 특히 대화면 디스플레이에서는, 전류의 기록에 많은 시간이 걸리기 때문에, 고정밀의 전류 기록형 화소회로를 적용하는 것이 어렵다.
본 발명의 목적은, Lee　et.　al.,　IEEE　Transaction　of　Electron　Devices,　vol. 54,　2403,　2007에 나타난 화소회로보다 간단한 구성 및 구동방법에 의해, 상술한 문제점을 해결하는 발광표시장치 및 그 구동방법을 제공하는 것에 있다.
본 발명자들은 상기 문제점을 해결하기 위해서 열심히 검토한 결과 본 발명에 도달했다.
본 발명은, 발광소자와, 상기 발광소자의 휘도-전류 특성에 따라 계조를 제어하는 제1의 전류를 상기 발광소자에 공급하는 박막 트랜지스터를 구비하는 화소회로를 지향하며,
상기 박막 트랜지스터는,
백 게이트 전극을 갖고,
상기 박막 트랜지스터가 상기 발광소자에 상기 제1의 전류를 공급하는 구동 기간과,
상기 구동 기간 중에 상기 박막 트랜지스터로부터 상기 제1의 전류를 공급하기 위해서 상기 구동 기간 전에 상기 박막 트랜지스터에 제2의 전류를 기록하는 기록 기간을 설정하며,
상기 구동 기간과 상기 기록 기간에서, 상기 백 게이트 전극에 인가하는 전압의 상기 구동기간과 상기 기록기간과의 차에 의해, 상기 박막 트랜지스터의 게이트 전압에 의해 결정되는 전류 능력을 서로 다르게 하다.
상기 제2의 전류는 상기 제1의 전류보다 클 수 있다.
상기 화소회로에 있어서, 상기 기록 기간에 있어서 상기 백 게이트 전극에 인가된 전압은, 상기 전류 능력이 상기 구동 기간에 있어서 상기 백 게이트 전극에 인가된 전압에 의해 제어되는 것보다 높게 되도록 설정될 수 있다.
상기 화소회로에 있어서, 상기 백 게이트 전극에 인가된 전압의 변동에 의한 상기 박막 트랜지스터의 이동도의 변화가 5%이하일 수 있다.
상기 화소회로에 있어서, 상기 백 게이트 전극에 인가된 전압과 상기 박막 트랜지스터의 임계값 전압과의 관계는 선형 관계로 표시될 수 있다.
상기 기록 기간에 있어서 상기 화소회로의 외부로부터의 상기 제2의 전류는 상기 계조를 제어할 수 있다.
상기 기록 기간에 있어서 상기 백 게이트 전극에 제공된 전압은 상기 계조를 제어할 수 있다.
본 발명에 따른 발광표시장치는,
2차원적으로 배치된 청구항 1에 따른 화소회로들과,
행방향으로 배열된 복수의 상기 화소회로들의 백 게이트 전극에 행마다 전압을 인가하는 주사유닛을 구비한 발광표시장치를 구비한다.
본 발명에 따른 카메라는,
상기 발광표시장치; 피사체를 촬상하는 촬상부; 상기 촬상부에서 촬상된 신호를 처리하는 영상신호 처리부를 구비하고, 상기 영상신호 처리부에서 신호 처리된 영상신호를 상기 발광표시장치로 표시한다.
본 발명은, 발광소자와, 상기 발광소자의 휘도-전류 특성에 따라 계조를 제어하는 제1의 전류를 상기 발광소자에 공급하는 박막 트랜지스터를 구비하는 화소회로의 구동방법을 지향하고,
상기 박막 트랜지스터는,
백 게이트 전극을 갖고,
상기 박막 트랜지스터가 상기 발광소자에 상기 제1의 전류를 공급하는 구동 기간과,
상기 구동 기간 중에 상기 박막 트랜지스터로부터 상기 제1의 전류를 공급하기 위해서 상기 구동 기간 전에 상기 박막 트랜지스터에 제2의 전류를 기록하는 기록 기간을 설정하며,
상기 구동 기간과 상기 기록 기간에서, 상기 백 게이트 전극에 인가하는 전압의 상기 구동기간과 상기 기록기간과의 차에 의해, 상기 박막 트랜지스터의 게이트 전압에 의해 결정되는 전류 능력을 서로 다르게 한다.
상기 제2의 전류는 상기 제 1의 전류보다 클 수 있다.
상기 화소회로의 구동방법에 있어서, 상기 기록 기간에 있어서 상기 백 게이트 전극에 인가된 전압은, 상기 전류 능력이 상기 구동 기간에 있어서 상기 백 게이트 전극에 인가된 전압에 의해 제어되는 것보다 높게 되도록 설정될 수 있다.
상기 기록 기간에 있어서 상기 화소회로의 외부로부터의 상기 제2의 전류는 상기 계조를 제어할 수 있다.
상기 기록 기간에 있어서 상기 백 게이트 전극에 제공된 전압은 상기 계조를 제어할 수 있다.
본 발명에 따른, 화소회로의 구동방법을 이용한 발광표시장치의 구동방법은,
화소회로들을 2차원적으로 배치하고,
행방향으로 배열된 복수의 상기 화소회로들의 상기 백 게이트 전극들에 행마다 전압을 제공한다.
본 발명에 의하면, 외부로부터 전류를 기록하는 것으로 임계값 전압 및 이동도를 보정한 고화질 표시를 가능하게 한, 배선부하가 큰 발광표시장치, 예를 들면 대화면 OLED 디스플레이를 실현할 수 있다.
본 발명의 그 외의 특징들을 첨부도면을 참조하면서 이하의 예시적인 실시 예의 설명으로부터 밝혀질 것이다.
이하, 본 발명의 실시예에 대해서 도면을 참조해서 상세히 설명한다.
이하에 설명하는 실시예에서는, a－IGZO를 채널층으로서 갖는 AOS　TFT와 OLED 소자로 구성된 발광소자를 갖는 화소회로를 포함하는 OLED 디스플레이에 대해 설명한다. 다만, 본 발명은 a－IGZO 이외의 반도체를 채널층으로서 갖는 TFT를 이용한 발광표시장치와, OLED 소자 이외의 발광소자를 채용한 발광표시장치에도 적용할 수 있다. 게다가, 본 발명은 발광표시장치 이외의 TFT를 이용한 AM형 디바이스, 예를 들면, 감압 소자를 이용한 압력 센서와, 감광 소자를 이용한 광센서 등에도 응용할 수가 있어, 동일한 효과를 얻을 수 있다. AOS 재료로서, a-IGZO 이외에도, 아연(Zn)과 인듐(In)의 비정질 산화물(amorhous－Zn－In－O, 이하 a－ZIO라고 한다) 등이 있다. 채널층에 대해서는, a－IGZO 또는 a－ZIO만으로 형성된 재료 이외에, a－IGZO 또는 a－ZIO를 주성분으로서 갖는 다른 첨가재료를 포함하는 재료를 이용해도 된다. 또, AOS 재료 이외의 p－Si 및 a－Si도 TFT의 채널층으로서 사용 가능하다.
본 발명의 특징 중 하나는, 백 게이트에의 전압 인가에 의한 전류 능력의 변화를 전류 기록 기간의 단축에 사용한 점이다. 한층 더, 산화물 반도체를 채널층으로서 사용하는 것으로, 백 게이트 전압 인가에 의한 전류 능력 제어 범위를 광범위하게 증가시킬 수가 있고, 한층 더 전류 기록 기간을 단축할 수 있다.
본원에서 이용하는 "비정질"이란, X선 회절에 있어서 명확한 피크를 볼 수 없는 상태를 말한다.
본 발명자 등은, 백 게이트 전극을 갖는 a－IGZO　TFT의 평가를 진행시키는 것으로 이하의 지견을 얻었다.
백 게이트 전극을 갖는 a－IGZO　TFT의 드레인 전류-게이트 전압 특성은, 백 게이트 전극의 전압(이하, 백 게이트 전압이라고 한다)에 따라 게이트 전압과 평행하게 이동한다. 즉, 백 게이트 전압의 변화에 대해서, 임계값 전압이 변화하지만, 이동도의 변화는 작다(5% 이하). 이와 같이, TFT의 백 게이트 전극의 전압의 변동에 의한 이동도의 변화는, 5% 이하인 것이 바람직하다. 이동도의 변화가 작을 수도록 더 바람직하다.
이동도는, 임계값 전압의 변화량만큼 보정된 같은 게이트 전압에 있어서의 이동도라고 한다는 점에 유념해야 한다. 예를 들면, 백 게이트 전압을 -1V 변화시키는 것에 의해, 임계값 전압이 ＋1V 어긋났을 경우, 이것은 변화 전의 10V의 게이트 전압에서의 이동도와 변화 후의 11V의 게이트 전압에서의 이동도의 차가, 변화 전의 이동도의 5%이하인 것을 의미한다. 게다가, a－IGZO　TFT에서는, 백 게이트 전압과 임계값 전압과의 사이에 선형 관계가 성립한다. 이 평행 이동(parallel shift)은, 백 게이트 전압이 -10V로부터 ＋10V만큼 변화했을 경우에도 성립된다. 이 기간 동안, 임계값 전압이, 수 V의 범위에서 변화한다.
이 백 게이트 전압에 의한 TFT의 드레인 전류-게이트 전압 특성의 평행 이동은, p－Si　TFT에서 알려져 있지만, a－IGZO　TFT의 경우에, 백 게이트 전압에 의해 제어할 수 있는 전류-전압 특성의 평행이동 및 임계값 전압의 변화 범위가 넓다. 이것은, 주로 채널층에 이용되는 반도체층의 밴드 갭의 차이에서 유래한다고 생각된다.
본 발명에서는, 화소회로에 있어서, 화소회로 외부로부터 공급되는 전류를 기록하는 기간에서, TFT의 백 게이트 전극에 화소회로 외부로부터 전압을 인가함으 로써, 전류 능력을 증가시킨다. 그 후, OLED 소자에 전류를 공급하는 구동 기간에 있어서, 백 게이트 전극에, 전류 능력을 감소시키는 전압을 인가함으로써, TFT는, 기록된 전류보다 낮은 전류를 공급하고, OLED 소자를 구동한다.
따라서, 전류를 기록하는 기간에 있어서 외부로부터 공급되는 전류를, 디스플레이의 배선 부하를 충방전할 수 있는 전류로 만들 수 있고, 대화면 디스플레이 등의 배선 부하가 큰 디스플레이에 이 화소회로를 적용할 수가 있다. 또, 화소회로 외부로부터의 전류를 기록한다. 따라서, 화소회로의 TFT의 임계값 전압 및 이동도가 모두 보정 가능하다. 전류를 OLED 소자에 공급하기 때문에, OLED 소자의 임계값 전압도 보정 가능하기 때문에, 고정밀의 화질도 실현될 수 있다.
또, 본 발명에서는, 전류를 기록하는 기간에 있어서 외부로부터 공급되는 전류를 일정 전류로 만든다. 이렇게 함으로써, 디스플레이의 배선 부하를 충방전하는 양을 감소하는 것이 가능해진다. 게다가, 화소회로 외부로부터의 전압의 기록에 의해, TFT의 백 게이트 전압을 제어함으로써, OLED 소자에 공급하는 전류를 제어할 수가 있다. 화소회로 외부로부터 백 게이트 전압을 제어하는 것은, 전압에 의한 기록이기 때문에, 짧은 기록 시간으로 가능하다. 따라서, 대화면 OLED 디스플레이 등의 배선 부하가 큰 디스플레이에 화소회로를 적용할 수가 있다. 또, 화소회로 외부로부터의 전류를 기록하기 때문에, 화소회로의 TFT의 임계값 전압 및 이동도가 모두 보정 가능하다. 전류를 OLED 소자에 공급하기 때문에, OLED 소자의 임계값 전압도 보정 가능하므로, 고정밀한 화질도 실현할 수 있다.
TFT로서 a－IGZO　TFT를 이용함으로써, 넓은 백 게이트 전압 범위에 있어서, TFT의 전류 능력, 즉, 임계값 전압을 제어할 수 있다. 따라서, 전류를 기록하는 기간에 있어서의 화소회로 외부로부터 공급되는 전류, 혹은 일정 전류를, 다른 TFT에 비해서 크게 하는 것이 가능하다. 이 때문에, 디스플레이의 배선 부하의 충방전에 필요한 시간을 단축할 수가 있고, 대화면의 고정밀한 디스플레이에 화소회로를 적용할 수 있다.
<실시예 1>
우선, 본 실시예에서 이용하는, 백 게이트 전극을 갖고, a－IGZO를 채널층으로서 갖는 TFT의 특성에 대해서 설명한다.
도 3은 백 게이트 전극을 갖고, a－IGZO를 채널층으로서 갖는 TFT의 단면도이다.
도 3에 나타낸 구조를 갖는 a－IGZO　TFT의 제작방법을 이하에 설명한다.
절연 기판인 유리 기판(110) 위에, 스퍼터링 성막법(sputtering deposition method)에 의해, Mo막(100nm로 두껍게)을 퇴적하고, 포토리소그래피법과 드라이 에칭에 의해, 게이트 전극(111)을 형성한다.
그 후에, 플라즈마 CVD 성막법에 의해, SiO막(200nm로 두껍게)을 퇴적하고, 게이트 절연층(112)을 형성한다.
그 후, 실온에서, 스퍼터링 성막법에 의해, a－IGZO막(30nm로 두껍게)을 퇴적하고, 포토리소그래피법과 웨트 에칭에 의해, 아일랜드(island)화한다. a－IGZO막은, TFT의 채널 영역(채널층)(113) 및 소스·드레인 영역 114, 115의 일부로서 기능한다.
그 후, 스퍼터링 성막법에 의해, 채널 보호막(116)으로서 SiO막(100nm로 두껍게)을 퇴적하고, 포토리소그래피법과 드라이 에칭법에 의해, 채널 패턴을 형성한다.
그 후, 플라즈마 CVD 성막법에 의해, 층간 절연막(117)으로서 SiN막(300nm로 두껍게) 및 SiO막(50nm로 두껍게)을 순차 적층해서, SiO/SiN 적층막을 퇴적한다. 게다가, 포토리소그래피법과 드라이 에칭법에 의해, 소스/드레인 전극용 컨택트홀, 및 게이트 전극용 컨택트홀을 형성한다. SiN막 퇴적시에, 스퍼터(sputter) SiO막으로 덮여 있지 않은 a-IGZO막의 영역이 저저항을 가져서, 소스·드레인 영역이 된다.
그 후, 스퍼터링 성막법에 의해, Mo막(200nm로 두껍게)을 퇴적하고, 포토리소그래피법과 드라이 에칭법에 의해, 소스/드레인 전극 118, 120, 및 백 게이트 전극 119를 형성한다. 이렇게 해서, 도 3에 나타낸 TFT가 형성된다.
상술의 제작법으로 얻은 a－IGZO　TFT의 전기적 특성을 나타낸다.
도 4는, a－IGZO　TFT의 드레인 전압 VD가 0.1V, 소스 전압 VS가 0V, 백 게이트 전압 VBG가 -10,－5, 0, 5, 10V인 경우의 드레인 전류 ID－게이트 전압 VG 특성(이하, ID－VG 특성이라고 한다)을 나타낸다. a－IGZO　TFT의 채널폭(이하, W라고 한다)은 60㎛이고, 채널길이(이하, L라고 한다)는 10㎛이다.
도 4는, 백 게이트 전압 VBG가 낮을수록, 게이트 전압에 대해, ID－VG 특성이 정(positive)측으로 평행 이동하는 것을 나타내고 있다. 또한, 도 4에 있어서, 예를 들면, 1.0E－5는, 1.0 × 10-5를 의미한다.
도 5는 이들 ID－VG 특성으로부터 얻은 백 게이트 전압 VBG에 대한 임계값 전압 VTH의 의존성을 나타낸다. 도 6은, 전계 효과 이동도 μFE의 VBG=0에서의 값에 대한 변화율을 나타낸다. 도 5로부터, 백 게이트 전압 VBG와 임계값 전압 VTH의 관계는, 선형 관계로 표현되고, 이 관계를 아래의 식(1)과 같이 하면,
VTH = VTH0 －a×VBG　　···식(1)
VTH0는, 0V의 백 게이트 전압 VBG에서의 임계값 전압을 나타내는 것으로, a=CBG/CG이며, 여기서, CG는 게이트 절연막의 단위면적당의 용량을 나타내는 것으로, 1.86×10-8(F/cm2)이며, CBG는 백 게이트 전극과 a－IGZO 사이에 있는 절연막의 단위면적당의 용량을 나타내는 것으로, 1.08×10-8(F/cm2)이다. 취득한 측정 결과는 재현될 수 있다. 또, 도 6으로부터, 백 게이트 전압 변동에 대한 이동도의 변화는 3%이하이며, 이동도는 백 게이트 전압에 의존하지 않고, 거의 일정하다고 생각된다.
이것에 의해, 드레인 전류 ID는, TFT의 선형 영역에서는, 다음의 식(2)과 같이 표현될 수 있고,
ID = β×［(VG－VTH)×VD－0.5×VD2］　···식(2)
포화 영역에서는, 드레인 전류 ID가 다음의 식(3)과 같이 표현될 수 있다.
ID = 0.5×β×(VG－VTH)2···식(3)
여기서,β=μFE×CG×(W/L)이다.
도 15에 나타낸 바와 같이, VG=20V 및 VD=0.1V에 있어서의, 식(2)으로부터 계산한 VBG=0에서의 드레인 전류에 대한 백 게이트 전압 의존성(직선)은, 실측 결과(점)를 재현한다. 이와 같이, a－IGZO　TFT에서는, 백 게이트 전압과 임계값 전압 변화의 관계가 선형이기 때문에, 백 게이트 전압의 영향을 포함한 드레인 전류를 간단한 식으로 나타내는 것이 가능하다. 이 때문에, 본 TFT를 이용하는 것으로, 설계가 용이해진다.
본 실시예의 OLED 디스플레이의 화소회로를 도 1에 나타낸다. 본 실시예에 있어서, 화소회로는, OLED 소자(OLED), 1개의 a－IGZO　TFT(TFT1), 3개의 스위치 SW1, SW2 및 SW3, TFT1의 게이트와 소스 사이에 있는 커패시터 C1으로 구성된다. OLED 소자(OLED)는 발광소자이고, TFT1는 OLED의 휘도-전류 특성에 따라 계조를 제어하는 전류(제1의 전류)를 OLED에 공급하는 박막 트랜지스터이다. TFT1는, 유기 EL 소자(OLED)에 공급하는 전류를 제어하는 구동 TFT이며, 백 게이트 전극을 갖는다.
주사선 S1에는, 스위치 SW1의 ON/OFF, 스위치 SW2의 ON/OFF, 및 TFT1의 백 게이트 전압을 제어하는 신호가 인가된다. 주사선 S2에는, 스위치 SW3의 ON/OFF를 제어하는 신호가 인가된다. 전원선 VDD1는 스위치 SW3와 접속된다. 데이터선 DATA는 스위치 SW1에 접속되며, 스위치 SW1를 통해서 TFT1의 게이트 및 커패시터 C1에 전류를 공급한다.
1프레임을, 전류 기록 기간과 구동 기간의 2개의 기간으로 나누어서 본 실시 예의 동작을 설명한다. 도 2는 동작의 타이밍 차트를 나타낸다.
(a) 전류 기록 기간
전류 기록 기간에서는, 데이터선 DATA를 통해서, 화소회로 외부로부터 공급되는 전류 IDATA(제2의 전류가 된다)를 TFT1에 기록하는 기간이다. 전류 기록 기간은 구동 기간 전에 발생한다.
전류 기록 기간에 있어서, 주사선 S1의 전압을 H 레벨(VH)로 설정하고, 주사선 S2의 전압을 L 레벨(VL)로 설정한다. 따라서, 스위치 SW1 및 SW2는 도통(ON) 상태가 되고, 스위치 SW3는 비도통(OFF) 상태가 된다. 또, TFT1의 백 게이트 전압은 VH가 되고, 전류 능력은 높은 상태가 된다.
이때, 전류 IDATA는, TFT1에 흘러서, OLED 소자(OLED)에 공급된다. TFT1의 게이트 전압은, TFT1의 전류-전압 특성, 즉, 임계값 전압과 이동도에 따라, 전류 IDATA를 흘리는 전압으로 설정된다. TFT1의 드레인과 게이트가 단락하고 있기 때문에, TFT1는 포화 영역에서 동작한다. 따라서, 식(3)으로부터, 전류 IDATA와 TFT1의 각 단자의 전압을 이하와 같은 관계식으로 나타낸다.
IDATA=0.5×β×[(VG－VS)－{VTH0－a×(VH－VS)}]2 ···　식(4)
여기서, VG는 게이트 전압, VS는 소스 전압이며, μFE는 전술한 이동도, VTH0는 VBG=0에서의 임계값 전압, CG는 게이트 절연막 용량, CBG는 백 게이트측의 커패시터이다.
(b) 구동 기간
구동 기간에서는, 데이터선 DATA로부터 공급된 전류 IDATA에 근거해서 제어된 전류를, OLED 소자에 공급하는 것으로, OLED 소자를 구동하는 기간이다.
구동 기간에 있어서, 주사선 S1의 전압을 L 레벨(VL)로 설정하고, 주사선 S2의 전압을 H 레벨(VH)로 설정한다. 따라서, 스위치 SW1 및 SW2는 비도통(OFF) 상태가 되고, 스위치 SW3는 도통(ON) 상태가 된다. 또, TFT1의 백 게이트 전압은 VL가 되고, 전류 기록 기간보다 전류 능력이 낮은 상태가 된다.
스위치 SW1 및 SW2가 OFF 상태이기 때문에, 전류 기록 기간에서 설정된 게이트-소스 간의 전압차가 유지되고, OLED 소자를 구동하는 전류 IOUT는, 이하의 식으로 표현된다.
IOUT = 0.5×β× [(VG－VS)－｛VTH0－a×(VL－VS')}]2 ≒［(IDATA)1/2－a×(0.5×β)1/2 ×(VH－VL)]2 ···　식(5)
여기서, VS'는 구동 기간에 있어서의 소스 전압이며, 또, 식(5)의 하단의 근사 기호(≒)는, 백 게이트 전압과 소스 전압과의 차의 생략을 의미한다.
식(5)의 우변에는, 임계값 전압이 명백하게 나타나 있지 않다. 따라서, 복수의 화소회로 중에서 TFT1의 임계값 전압이 무엇인가의 원인으로 차이가 나도, 각각의 전류 IOUT는 균일하다. 한편, 이동도에 관해서는, β(=μFE×CG×(W/L))가 식(5)의 우변에 포함되어 있고, 이동도가 다른 경우에는, 전류 IOUT가 다르다. 다만, 대괄호［］내의 제1항(IDATA)1/2은, 이동도가 차이가 나는 경우에도 영향을 받지 않기 때문에, 단순하게 이동도가 다른 경우에 비해, 전류 IOUT의 변화가 작아, 이동도의 변화 및 변동을 보정할 수가 있다.
식(5)을 이용해서 이동도의 변화 및 변동의 영향을 검토한 결과, IOUT를 IDATA의 1/2로 설정하는 경우에는, 이동도의 변화 및 변동이 5%이하이면, IOUT의 변동이 2%이하가 된다. 2%는, 64 표시 계조의 정밀도(1/64≒1.6%)에 대응하기 때문에, 인접 화소에서의 계조 표시를 만족하기 위해서는, 이동도의 변화나 변동이 5%이하인 것이 바람직하다. 본 실시예에 있어서의 a－IGZO　TFT는, 백 게이트 전압에 의한 이동도 변화가 3%이하이기 때문에, 64 계조의 전류 정밀도를 실현할 수 있다.
본 실시예에 있어서, 1프레임 기간의 표시 계조에 대응하는 OLED 소자의 휘도의 제어, 즉, OLED 소자에 공급하는 전류의 제어는, IDATA를 제어하는 것으로 가능하다. 1프레임 기간의 휘도를 결정하는 OLED 소자에 공급되는 평균 전류 IAVG는, 이하의 식으로 표현된다.
IAVG =［(IDATA×t1＋IOUT×t2)/(t1＋t2)］　···식(6)
여기서, t1는 전류 기록 기간의 길이(시간), t2는 전류 기록 기간의 길이(시간)이다. 게다가, 식(5)에서, VH, VL, 및 "a"의 값에 의해서도, IOUT를 제어할 수 있다.
이상의 동작을 실시하는 것으로, 본 실시예의 화소회로를 매트릭스형으로 포함하는 AM형 OLED 디스플레이는, a－IGZO　TFT의 특성(임계값 전압, 이동도) 변화와 변동을 보정할 수 있어, 고품질의 표시가 가능하다. 특히, IDATA를, 기록 기간 중에 디스플레이의 배선 부하를 충방전할 수 있는 정도로 증가시키는 것으로, 대화면 디스플레이에도 본 실시 예의 디스플레이를 적용할 수 있다.
또, 본 실시예에서는, IEEE Transaction of Electron Devices, vol. 54, 2403, 2007의 화소회로와 비교해서 필요한 커패시터가 1개 적고, 커패시터끼리의 결합 효과를 이용하지 않는다. 따라서, 면적이 작고, 노이즈에 강한 화소회로를 실현할 수 있다고 생각된다.
또, 본 실시예의 스위치 SW1, SW2, 및 SW3는, a－IGZO　TFT로 구성할 수가 있다. a－IGZO　TFT는, 작은 오프 전류 및 S값을 갖기 때문에, 높은 전하 보유 능력과 고속 스위칭이 양립하고 있다. 이와 같이, a-IGZO TFT는 스위치에 적합하다. 후술하는 실시예에 있어서도, 스위치는, a－IGZO　TFT로 구성할 수가 있다.
또, 본 실시예의 TFT의 백 게이트 전극과 게이트 전극의 배치의 관계는, 서로 바꿔도 성립한다. 본 실시예에서는, TFT를 보텀 게이트 구조의 a－IGZO　TFT로서 취급하고 있지만, 백 게이트 전극을 탑 게이트로서 취급하면, TFT를 탑 게이트 구조의 TFT로서 취급하는 것도 가능하다. 주의해야 할 것은, 게이트 절연막의 단위면적당의 용량 CG와 채널 및 백 게이트 전극 간의 절연막의 단위면적당의 용량 CBG의 비 a=CBG/CG이다. 보텀 게이트 구조로서 생각하는 것을, 탑 게이트 구조로서 생각했을 경우, 그 비가 1/a가 된다. CG와 CBG가 같으면, 어느 쪽을 게이트 혹은 백 게이트로서 취급해도, 같은 결과를 얻을 수 있다.
백 게이트 전극과 게이트 전극의 배치의 관계는, 후술하는 실시예에서도 같다.
또, 본 실시예에 있어서, 백 게이트 전압에 주사선 S1를 접속하고 있지만, 백 게이트 전압에 대해서 별도로 신호선을 준비해도 된다. 이 경우에는, 화소의 레 이아웃 면적이 약간 증가하지만, 제어의 자유도가 커지는 이점이 있다.
또, 본 실시예에 있어서, a－IGZO　TFT의 백 게이트 전압과 임계값 전압의 관계가 선형 관계로 표현되어 있지만, 선형 관계는 본 실시예 및 본 발명의 필요 조건은 아니다. 어떠한 관계에서든, 백 게이트 전압에 대한 TFT의 드레인 전류-게이트 전압 특성이, 게이트 전압에 대해 평행 이동한다면, 본 실시예는 적용가능하다. 다만, 식(1) 내지 식(5)은 수정할 필요가 있다. 예를 들면, 백 게이트 전압이, VH와 VL인 경우의 TFT의 임계값 전압을, 각각, VTH1=VTH0＋V1 및 VTH2=VTH0＋V2로 한다면, 식(5)은 이하와 같이 표현된다.
IOUT=0.5×β×［(VG－VS)－(VTH0＋V2－VS')]2≒［(IDATA)1/2＋(0.5×β)1/2×(V1－V2)]2
평행이동의 조건은, 후술하는 실시예에서와 같다.
다음에, 도 13은 상기 화소회로를 2차원적으로 배치한 OLED 디스플레이의 전체의 회로 구성을 나타낸다. R(빨강), G(초록), B(파랑)의 입력 영상신호 10(이하, 입력 영상신호라고 한다)이 OLED 디스플레이의 수평 화소수의 3배수 설치된 열제어회로(1)에 입력된다. 그 후, 수평 제어 신호 11a는 입력회로 6에 입력되고, 수평 제어 신호 11은 출력되어서, 수평 시프트 레지스터(3)에 입력된다.
보조열 제어신호 13a는 입력회로 8을 통해서 보조열 제어신호 13으로서 출력하고, 보조열 제어신호 13는 게이트 회로 4 및 16에 입력된다. 수평 시프트 레지스터(3)의 각 열에 대응한 출력 단자에 출력된 수평 샘플링 신호군 17은 게이트 회로 16으로부터 출력되는 제어 신호 21가 입력되는 게이트 회로 15에 입력되고, 게이트 회로 15에서 변환된 수평 샘플링 신호군 18이 열제어회로(1)에 입력된다. 열제어회로(1)에는 게이트 회로 4로부터 출력된 제어신호(19)가 입력된다. 수직 제어신호 12a는 입력회로 7에 입력되고, 수직 제어신호 12가 출력되어서 수직 시프트 레지스터(5)에 입력된다. 주사신호가 주사선이 되는 행제어선 104 및 105에 입력된다.
열제어회로(1)로부터, 본 실시예에 있어서의 IDATA에 대응하는 데이터 신호는 데이터선(102)을 통해서 표시영역(9)의 각 화소회로(2)에 입력된다.
수직 시프트 레지스터(주사 유닛이 된다)(5)에 의해 행방향으로 배열된 복수의 상기 화소회로들을 행마다 주사하고, 열제어회로(1)에 의해 열방향으로 배열된 복수의 화소회로들에 열마다 전류를 기록하기 위한 전기 신호가 제공된다. 수직 시프트 레지스터(5)는, 백 게이트 전극에 행마다 전압을 인가하는 주사 유닛이다.
후술하는 각 실시 예의 화소회로를 갖는 OLED 디스플레이에 있어서도, 상술한 OLED 디스플레이의 구성을 이용할 수가 있다.
<실시예 2>
도 7은 실시예 2의 OLED 디스플레이의 화소회로를 나타낸다. 도 7에 나타낸 바와 같이, 본 실시예에서는, 실시예 1로부터, 스위치 SW3 및 주사선 S2를 제거하고, 스위치 SW1의 접속을 TFT1의 게이트-드레인 사이로 변경하고, 스위치 SW2의 접속을 TFT1의 소스-데이터선 사이로 전환한다.
이하에 그 동작을 설명한다.
(a) 전류 기록 기간
전류 기록 기간에서는, 데이터선 DATA를 통해서, 화소회로 외부로부터 공급된 전류(IDATA)를 TFT1에 기록한다.
전류 기록 기간에 있어서, 주사선 S1의 전압을 H 레벨(VH)로 설정한다. 따라서, 스위치 SW1 및 SW2는 도통(ON) 상태가 된다. 또, TFT1의 백 게이트 전압은 VH가 되고, 전류 능력은 높은 상태가 된다. 한층 더, 전원선 VDD1의 레벨을 OLED 소자의 임계값 전압 이하로 설정한다.
이때, IDATA는, OLED 소자에 흐르지 않고 TFT1에 흐른다. TFT1의 게이트 전압은, TFT1의 전류-전압 특성, 즉, 임계값 전압과 이동도에 따라, IDATA를 전하는 전압으로 설정된다. TFT1의 드레인과 게이트가 단락하고 있기 때문에, TFT1는 포화 영역에서 동작하고, IDATA는 이하의 식(4)으로 표현된다.
(b) 구동 기간
구동 기간에서는, 데이터선 DATA로부터 공급된 IDATA에 근거해서 제어된 전류를, OLED 소자에 공급하는 것으로, OLED 소자를 구동한다.
구동 기간에 있어서, 주사선 S1의 전압을 L 레벨(VL)로 설정한다. 따라서, 스위치 SW1 및 SW2는 비도통(OFF) 상태가 된다. 또, TFT1의 백 게이트 전압은 VL가 되고, 전류 능력이 낮은 상태가 된다. 게다가, 전원선 VDD1의 레벨을 OLED 소자의 임계값 전압과 TFT1의 임계값 전압의 합보다 충분히 높은 전압으로 설정한다.
스위치 SW1 및 SW2가 OFF 상태이기 때문에, 전류 기록 기간에서 설정된 게이트 전압이 유지되고, OLED 소자를 구동하는 전류 IOUT는, 실시예 1과 같이 식(5)으로 표현된다.
또, 1프레임 기간의 표시 계조에 대응하는 OLED 소자의 휘도의 제어, 즉, OLED 소자에 공급하는 전류의 제어는, 전류 IDATA를 제어하는 것으로 행해질 수 있다. 휘도를 결정하는, OLED 소자에 공급되는 1프레임의 평균 전류는, 전류 기록시에 OLED 소자에 전류가 공급되지 않기 때문에, 이하의 식으로 표현된다.
IAVG =［(IOUT×t2)/(t1＋t2)］　···식(7)
게다가, 식(5)으로부터, VH, VL, 및 a의 값에 의해서도, IOUT를 제어할 수 있다.
이상의 동작을 실시하는 것으로, 본 실시예의 화소회로를 매트릭스형으로 포함하는 AM형 OLED 디스플레이는, a－IGZO　TFT의 특성(임계값 전압, 이동도)의 변화와 변동을 보정할 수 있어, 고품질의 표시가 가능하다. 특히, IDATA를, 기록 기간 중에 디스플레이의 배선 부하를 충방전할 수 있는 정도로 증가시키는 것으로, 대화면 디스플레이에도 본 실시 예의 디스플레이를 적용할 수 있다. 게다가, 본 실시예는, 전원선 VDD1의 전압을 변동시킴으로써, 화소회로의 구성요소를 줄일 수가 있어, 보다 작은 면적으로 실현 가능하다.
또, 본 실시예에 있어서, 백 게이트 전압에 주사선 S1를 접속하고 있지만, 별도로 백 게이트 전압에 대해서 신호선을 준비해도 된다. 이 경우에는, 화소의 레이아웃 면적이 약간 증가하지만, 자유도가 증가하는 이점이 있다.
<실시예 3>
실시예 3의 OLED 디스플레이의 화소회로를 도 8에 나타낸다. 본 실시예의 특징은, 실시예 1 및 2에서 생략된 백 게이트-소스 간의 전압 변화를 보정 가능하게 한 점이다. 이것에 의해, OLED 소자의 임계값 전압의 변화 및 변동의 보정도 가능하게 된다.
도 8에 나타낸 바와 같이, 본 실시예에서는, 도 7에 나타낸 실시예 2의 구성과 비교해서, 커패시터 C2, 스위치 SW3, 스위치 SW4, 스위치 SW5, 주사선 S2, 주사선 S3, 참조 전압선 VR1, 및 참조 전압선 VR2를 추가하고 있다. 커패시터 C2는, TFT1의 백 게이트-소스 사이에 배치된다. 스위치 SW3는, TFT1의 백 게이트와 참조 전압선 VR1 사이에 배치되고, 스위치 SW4는 TFT1의 소스와 참조 전압선 VR2 사이에 배치되며, 스위치 SW5는 TFT1의 소스와 OLED의 애노드 사이에 배치된다. 주사선 S2는 스위치 SW3 및 SW4의 ON/OFF를 제어하고, 주사선 S3는 스위치 SW5의 ON/OFF를 제어한다.
본 실시예의 타이밍 차트를 도 9에 나타내고, 이하에 그 동작을 설명한다.
(a) 전류 설정 기간 92
본 실시예에서는, 실시예 1 및 2의 전류 기록 기간의 전후에, 백 게이트 전압 기록 기간을 포함하고, 이 3개의 기간에서, OLED 소자에 공급하는 전류를 설정한다.
(a－1) 백 게이트 전압 기록 기간 T1
백 게이트 전압 기록 기간 T1에서는, 전류 기록 기간에 있어서의 백 게이트-소스 간의 전압을 설정한다.
백 게이트 전압 기록 기간 T1에 있어서, 주사선 S2의 전압을 H 레벨(VH')로 설정하고, 주사선 S1 및 S3의 전압을 L 레벨(VL')로 설정한다. 따라서, 스위치 SW3 및 SW4는 ON 상태가 되고, 스위치 SW1, SW2, 및 SW5는 OFF 상태가 된다.
이 경우에, 참조 전압선 VR1의 전압을 H 레벨(VH)로 설정하고, 참조 전압선 VR2의 전압을 0V로 설정하면, 커패시터 C2에 전압 VH가 인가된다.
(a－2) 전류 기록 기간 T2
전류 기록 기간 T2에서는, 데이터선 DATA를 통해서, 화소회로 외부로부터 공급되는 전류(IDATA)를 TFT1에 기록하는 기간이다.
전류 기록 기간 T2에 있어서, 주사선 S1의 전압을 H 레벨(VH')로 설정하고, 주사선 S2 및 S3의 전압을 L레벨(VL')로 설정한다. 따라서, 스위치 SW1 및 SW2는 ON 상태가 되고, 스위치 SW3, SW4, SW5는 OFF 상태가 된다. 이때, 커패시터 C2에 의해 백 게이트 전압 기록 기간 T1에서 설정한 백 게이트-소스 간의 전압차 VH가 유지되어서, 전류 능력은 높은 상태가 된다.
전류 IDATA는, 스위치 SW5가 OFF이기 때문에, OLED 소자에 흐르지 않고 TFT1에 흐른다. TFT1의 게이트 전압은, TFT1의 전류-전압 특성, 즉, 임계값 전압과 이동도에 따라, 전류 IDATA를 전하는 전압으로 설정된다. TFT1의 드레인과 게이트가 단락하고 있으므로, TFT1는 포화 영역에서 동작한다. 따라서, 전류 IDATA는, 이하의 식으로 표현된다.
IDATA=0.5 ×β×［(VG－VS)－{VTH0－a×VH}]2　···식(4')
(a－3) 백 게이트 전압 기록 기간 T3
백 게이트 전압 기록 기간 T3에서는, TFT1의 백 게이트 전압을 H 레벨로부터 L 레벨로 변경한다.
백 게이트 전압 기록 기간 T3에 있어서, 주사선 S2의 전압을 H 레벨(VH')로 설정하고, 주사선 S1 및 S3의 전압을 L 레벨(VL')로 설정한다. 따라서, 스위치 SW3 및 SW4는 ON상태가 되고, 스위치 SW1, SW2, 및 SW5는 OFF 상태가 된다. 또, 참조 전압선 VR1의 전압을 L 레벨(VL)로 설정하고, 참조 전압선 VR2의 전압을 0V로 유지한다.
이때, 전류 기록시의 TFT1의 게이트-소스간 전압차를 유지한 채로, 백 게이트-소스간 전압차가 VL가 된다.
(b) 구동 기간 93
구동 기간 93에서, 데이터선으로부터 공급된 IDATA에 근거해서 제어되는 전류를, OLED 소자에 공급하는 것으로, OLED 소자를 구동한다.
이 구동 기간에서는, 주사선 S3의 전압을 H 레벨(VH')로 설정하고, 주사선 S1 및 S2의 전압을 L 레벨(VL')로 설정한다. 따라서, 스위치 SW5는 ON상태가 되고, 스위치 SW1, SW2, SW3, 및 SW4는 OFF 상태가 된다. 이때, 커패시터 C2에 의해, 백 게이트-소스간의 전압차가 VL로 유지되고, 전류 능력은 낮은 상태가 된다.
상술한 전류 설정 기간 92(백 게이트 전압 기록 기간 T1－백 게이트 전압 기록 기간 T3)에 있어서의 동작에 의해, 본 기간에 있어서의 전류 IOUT는, 다음과 같이 표현된다.
IOUT=0.5×β×［(VG－VS)－{VTH0－a×VL}]2=［(IDATA)1/2－a×(0.5×β)1/2 ×(VH－VL)]2 ···식(5')
본 실시예에서는, 커패시터 C2, 스위치 SW3 및 SW4, 참조 전압선 VR1 및 VR2를 이용하는 것으로, 백 게이트-소스 간의 전압차를 결정하고 있다. 따라서, 식(5')의 하단에서는, 근사 기호(≒) 대신에, 등호(=)가 사용된다.
또, 1프레임 기간 91의 표시 계조에 대응하는 OLED 소자의 휘도의 제어, 즉, OLED 소자에 공급하는 전류의 제어는, 전류 IDATA를 제어하는 것으로 행해질 수 있다. 휘도를 결정하는 OLED 소자에 공급되는 1프레임 기간의 평균 전류는, 전류 기록시에 OLED 소자에 전류가 공급되지 않기 때문에, 식(7)으로 표현된다. 다만, 본 실시예에서는, t1를, 전류 기록 기간 대신에, 전류 설정 기간의 길이(시간)로서 설정한다. 전류 설정 시간에 의해, 또 식(5')으로부터, VH, VL, 및 a의 값에 의해서도, IOUT를 제어할 수 있다.
이상의 동작을 실시하는 것으로, 본 실시예의 화소회로를 매트릭스형으로 포함하는 AM형 OLED 디스플레이는, a－IGZO　TFT의 특성(임계값 전압, 이동도)의 변화 및 변동을 보정할 수 있어, 고품질의 표시가 가능하다. 특히, IDATA를, 기록 기간 중에 디스플레이의 배선 부하를 충방전할 수 있을 정도로 증가시키는 것으로, 대화면 디스플레이에도 본 실시예의 디스플레이를 적용할 수 있다. 게다가, 본 실시예는, 백 게이트-소스 간의 전압을 유지하기 때문에, TFT의 특성의 변화 및 변동뿐만 아니라, OLED 소자의 특성의 변화 및 변동도 보정할 수 있다.
또, 본 실시예에서는, 백 게이트 전압 설정용으로 참조 전압선 VR2를 별도로 준비했지만, 전류 설정 기간에 있어서 일정 전압인 주사선 S3으로 대체하는 것이 가능하다. 마찬가지로, 본 실시예에서는, 전류 기록 기간에 대해서, 주사선 S3 및 스위치 SW5를 준비하고 있지만, 실시예 2와 같이 화소회로를 구동하는 것으로, 그들을 생략하는 것이 가능하다.
<실시예 4>
실시예 4의 OLED 디스플레이의 화소회로를 도 10에 나타낸다. 본 실시예의 특징은, 화소회로 외부로부터 공급되어 기록되는 전류를 일정 전류로 설정하고, OLED 소자의 휘도 계조의 제어를, 화소회로 외부로부터 백 게이트에 인가하는 전압으로 실시하는 것이다.
본 실시예는, 실시예 3에 나타낸 회로와 동일 구성을 취한다. 다만, 본 실시 예는 실시예 3에 있어서의 IDATA를 공급하는 데이터선이 참조 전류선 IR1으로 대체되고, 백 게이트 전압을 공급하는 참조 전압선 VR1이 데이터선 DATA으로 대체된다는 점에서 실시예 3과 다르다.
본 실시예의 타이밍 차트를 도 11에 나타내고, 이하에 그 동작을 설명한다.
(1) 전류 설정 기간 92
본 실시예에서는, 전류 기록 기간의 전후에, 백 게이트 전압 기록 기간과 계조 전압 기록 기간이라고 하는, 백 게이트 전압을 제어하는 2개의 기간을 포함하고, 이 3개의 기간에 있어서, OLED 소자에 공급하는 전류를 설정한다.
(a－1) 백 게이트 전압 기록 기간 T4
백 게이트 전압 기록 기간 T4에 있어서는, 전류 기록 기간에 있어서의 백 게 이트-소스 간의 전압을 설정한다.
백 게이트 전압 기록 기간 T4에 있어서, 주사선 S2의 전압을 H 레벨(VH')로 설정하고, 주사선 S1 및 S3의 전압을 L 레벨(VL')로 설정한다. 따라서, 스위치 SW3 및 SW4는 ON 상태가 되고, 스위치 SW1, SW2, 및 SW5는 OFF 상태가 된다.
이 경우에, 데이터선 DATA의 전압을 H 레벨(VH)로 설정하고, 참조 전압선 VR2의 전압을 0V로 설정하면, 커패시터 C2에 전압 VH가 인가된다.
(a－2) 전류 기록 기간 T5
전류 기록 기간 T5에서는, 전류 참조선 IR1를 통해서 화소회로 외부로부터 공급되는 전류 IR를 TFT1에 기록한다.
전류 기록 기간 T5에 있어서, 주사선 S1의 전압을 H 레벨(VH')로 설정하고, 주사선 S2 및 S3의 전압을 L 레벨(VL')로 설정한다. 따라서, 스위치 SW1 및 SW2는 ON 상태가 되고, 스위치 SW3, SW4, 및 SW5는 OFF 상태가 된다. 이때, 커패시터 C2에 의해 백 게이트 전압 기록 기간에서 설정한 백 게이트-소스 간의 전압차 VH가 유지된다.
전류 IR는, 스위치 SW5가 OFF이기 때문에, OLED 소자에 흐르지 않고 TFT1에 흐른다. TFT1의 게이트 전압은, TFT1의 전류-전압 특성, 즉, 임계값 전압과 이동도에 따라, 전류 IR를 흘리는 전압으로 설정된다. TFT1의 드레인과 게이트가 단락하고 있으므로, TFT1는 포화 영역에서 동작한다. 따라서, IR는, 이하의 식으로 표현된다.
IR=0.5×β×［(VG－VS)－｛VTH0－a×VH}]2　···식(4'')
(a－3) 계조 전압 기록 기간 T6
계조 전압 기록 기간 T6에서는, TFT1의 백 게이트 전극으로 계조에 대응하는 전압을 설정한다.
계조 전압 기록 기간 T6에 있어서, 주사선 S2의 전압을 H 레벨(VH')로 설정하고, 주사선 S1 및 S3의 전압을 L 레벨(VL')로 설정한다. 따라서, 스위치 SW3 및 SW4는 ON 상태가 되고, 스위치 SW1, SW2, 및 SW5는 OFF 상태가 된다. 또, 데이터선DATA의 전압을 VDATA로서 설정하고, 참조 전압선 VR2의 전압을 0V로 유지한다.
이때, 전류 기록시의 TFT1의 게이트-소스간 전압차를 유지한 채로, 백 게이트-소스간 전압차가 VDATA가 된다.
(b) 구동 기간
구동 기간 93에서는, 데이터선 DATA로부터 공급된 백 게이트 전압 VDATA에 근거해서 제어되는 전류를, OLED 소자에 공급하는 것으로, OLED 소자를 구동한다.
본 기간에 있어서, 주사선 S3의 전압을 H 레벨(VH')로 설정하고, 주사선 S1 및 S2의 전압을 L 레벨(VL')로 설정한다. 따라서, 스위치 SW5는 ON 상태가 되고, 스위치 SW1, SW2, SW3, 및 SW4는 OFF 상태가 된다. 이때, 커패시터 C2에 의해, 백 게이트-소스간의 전압차 VDATA가 유지되고 있다.
상술한 전류 설정 기간 92에 있어서의 동작에 의해, 본 구동 기간 93에 있어서의 전류 IOUT는, 다음과 같이 나타낸다.
IOUT=0.5×β×［(VG－VS)－｛VTH0－a×VDATA}]2=［(IR)1/2－a×(0.5×β)1/2 ×(VH－VDATA)]2　···식(5'')
본 실시예는, 실시예 3과 같이, 커패시터 C2, 스위치 SW3 및 SW4, 데이터선 DATA, 참조 전압선 VR2를 이용하는 것으로, 백 게이트-소스간의 전압차를 결정하고 있다. 따라서, 식(5'')의 하단에서는, 근사 기호 대신에, 등호(=)가 사용된다.
또, 1프레임 기간 91의 표시 계조에 대응하는 OLED 소자의 휘도의 제어, 즉, OLED 소자에 공급하는 전류의 제어는, VDATA를 제어하는 것으로 행해질 수 있다. 휘도를 결정하는 OLED 소자에 공급되는 1프레임 기간의 평균 전류는, 전류 기록시에 OLED 소자에 전류가 공급되지 않기 때문에, 식(7)으로 표현된다. 다만, 본 실시예에서는, t1를, 전류 기록 기간이 아니라, 전류 설정 기간의 길이(시간)로서 설정한다. 전류 설정 시간에 의해, 또 식(5'')에서 VH, VDATA, 및 "a"의 값에 의해서도, IOUT를 제어할 수 있다.
이상의 동작을 실시하는 것으로, 본 실시예의 화소회로를 매트릭스형으로 포함하는 AM형 OLED 디스플레이는, a－IGZO　TFT의 특성(임계값 전압, 이동도) 변화와 변동을 보정할 수 있어, 고품질의 표시가 가능하다. 또, 본 실시예는, 백 게이트-소스간의 전압을 유지하기 때문에, TFT의 특성 변화 및 변동뿐만 아니라, OLED 소자의 특성 변화 및 변동의 보정도 가능하다.
한층 더, 본 실시예는, IOUT의 제어를, 기록된 일정 전류 IR를 기준 전류로서 설정한 후에, 백 게이트 전압에 인가하는 전압 VDATA에 의해 행한다. 일정 전류 를 기록하는 경우, 디스플레이의 배선 부하의 충방전은, 각 화소회로의 TFT1의 특성의 차를 보정하기 위해서 필요한 충방전이다. 이 충방전은 전압으로 나타내면 1V이하이며, 실시예 1 내지 3의 계조를 제어하기 위한 전류를 기록할 때 충방전하는 몇 V의 전압과 비교해서 10퍼센트에서 몇 10퍼센트까지이다. 따라서, 본 실시예에서 전류를 기록하기 위해서 필요한 기간이 짧다. 백 게이트 전극에의 전압의 기록도 전압 기록이기 때문에, 이 기록에 필요한 기간은 짧다. 이 때문에, 본 실시예는 대화면 디스플레이에도 적용 가능하다.
또, 본 실시예는, 리크(leak) 전류가 작은 스위치를 이용하는 것으로, 장시간 일정 전류 IR를 유지할 수 있기 때문에, 전류 설정 기간에 있어서의 백 게이트 전압 기록 기간과 전류 기록 기간을, 계조 전압 설정 기간과 구동 기간과 별도로 준비하는 것이 가능하다. 예를 들면, OLED 디스플레이에 있어서는, 통상 1초동안 60 프레임으로 하지만, 1초동안 61 프레임으로 한다. 1프레임을 백 게이트 기록 기간과 전류 기록 기간에만 이용하고, 다른 60 프레임을, 계조 전압 설정 기간과 구동 기간으로 구성하는 것이 가능하다.
a－IGZO　TFT에는, 오프 리크 전류가 매우 작기 때문에, 본 실시예의 스위치로서 사용했을 경우에는, 상술한 구동이 가능하다.
본 실시예의 변형예로서, 몇 개의 화소회로를 이용할 수가 있다.
예를 들면, 본 실시예에서는, 백 게이트 전압 설정용으로 참조 전압선 VR2를 별도로 준비했지만, 전류 설정 기간에 있어서 일정 전압의 주사선 S3으로 대체하는 것이 가능하다.
VR2를 사용하지 않는 또 다른 변형예로서, 도 12에 나타내는 것과 같은, TFT1의 백 게이트-드레인 사이에 스위치 SW4를 배치하는 화소회로가 생각된다. 다만, 계조 전압 설정 기간에 있어서의 TFT1의 소스 전압을 고정하기 위해서, 이 기간의 전원선 VDD1의 전압을 0V로 설정한다. 이것에 의해, 본 파생형에서도, OLED 소자에 공급되는 전류 IOUT는, 식(5'')으로 나타낸다. 다만, 이 파생형에서는, 전류 기록 기간에서의 백 게이트-소스간 전압차는, 게이트-소스간 전압차와 같은 VG－VS이다.
한층 더, 또 다른 변형예로서 본 실시예에서는, 전류 기록 기간에 대해서 주사선 S3 및 스위치 SW5를 포함하고 있지만, 실시예 2와 같이 화소회로를 구동하는 것으로, 그들을 생략하는 것이 가능하다.
이상과 같이, 각 실시예의 백 게이트 전극을 갖는 TFT를 포함하는 화소회로는, 백 게이트 전극에 화소회로 외부로부터 제공된 전압을 인가하는 유닛을 갖고, 또 화소회로 외부로부터 공급된 전류를 기록하는 기간을 갖는다. 게다가, 각 실시예의 화소회로는, 전류를 기록하는 기간과 제어된 전류를 발광소자에 공급하는 구동 기간의 2개의 기간에 있어서, 상술한 박막 트랜지스터의 백 게이트 전극의 전압을 제어한다. 이러한 화소회로를 발광표시장치에 이용하는 것으로, 배선 부하가 큰 발광표시장치를 구동할 수 있다.
상술한 각 실시 예의 화소회로를 갖는 OLED 디스플레이는 정보처리장치를 구성할 수 있다. 이 정보처리장치는 휴대전화, 휴대 컴퓨터, 스틸 카메라, 이미지 카메라 혹은 이들의 각 기능의 복수를 실현하는 장치이다. 정보처리장치는 정보입력 부를 포함하고 있다. 예를 들면, 휴대전화의 경우에는, 정보입력부는 안테나를 포함해서 구성된다. PDA나 휴대 퍼스널 컴퓨터의 경우에는, 정보입력부는 네트워크에 대한 인터페이스부를 포함해서 구성된다. 스틸 카메라와 무비 카메라의 경우에는, 정보입력부는 CCD와 CMOS에 의한 센서부(촬상부)를 포함해서 구성된다.
이하 본 발명의 바람직한 실시예로서, 상술한 각 실시 예의 화소회로를 갖는 AM형 OLED 디스플레이를 이용한 디지털 카메라에 대해서 설명한다.
도 14는 디지털 스틸 카메라의 일례의 블럭도이다. 도 14는 전체 시스템(129), 피사체를 촬상하는 촬상부(123), 영상신호 처리회로(124)(영상신호 처리부가 된다), 표시 패널(125), 메모리(126), CPU(127), 및 조작부(128)를 나타낸다. 촬상부(123)로 촬영한 영상 또는 메모리(126)에 기록된 영상을, 영상신호 처리회로(124)에서 신호 처리하고, 발광표시장치가 되는 표시 패널(125)상에서 볼 수가 있다. CPU(127)에서는, 조작부(128)로부터의 입력에 의해, 촬상부(123), 메모리(126), 영상신호 처리회로(124) 등을 제어하고, 상황에 적절한 촬영, 기록, 재생, 및 표시를 행한다.
본 발명은 상기 실시의 형태에 제한되는 것이 아니라, 본 발명의 정신 및 범위로부터 이탈하는 일없이, 여러가지 변경 및 변형이 가능하다. 따라서, 본 발명의 범위를 공공연히 하기 위해서, 이하의 청구항을 첨부한다.
도 1은 본 발명에 따른 실시예 1의 화소회로의 회로 구성도이다.
도 2는 실시예 1의 화소회로의 동작을 나타내는 타이밍 차트이다.
도 3은 본 발명에 따른 화소회로에 이용하는 a－IGZO　TFT의 구조를 나타내는 단면도이다.
도 4는 본 발명에 따른 화소회로에 이용하는 a－IGZO　TFT의 Id－Vg 특성과 그 백 게이트 전압 의존성을 나타내는 특성도이다.
도 5는 본 발명에 따른 화소회로에 이용하는 a－IGZO　TFT의 임계값 전압의 백 게이트 전압 의존성을 나타내는 특성도이다.
도 6은 백 게이트 전압에 대한 a－IGZO　TFT의 전계 효과 이동도의 변화율을 나타내는 특성도이다.
도 7은 본 발명에 따른 실시예 2의 화소회로의 회로 구성도이다.
도 8은 본 발명에 따른 실시예 3의 화소회로의 회로 구성도이다.
도 9는 실시예 3의 화소회로의 동작을 나타내는 타이밍 차트이다.
도 10은 본 발명에 따른 실시예 4의 화소회로의 회로 구성도이다.
도 11은 실시예 4의 화소회로의 동작을 나타내는 타이밍 차트이다.
도 12는 실시예 4의 화소회로의 변형예를 나타내는 회로 구성도이다.
도 13은 각 화소회로를 2차원적으로 배치한 OLED 디스플레이의 전체의 회로 구성을 나타내는 회로 구성도이다.
도 14는 AM형 OLED 디스플레이를 이용한 디지털 카메라의 구성을 나타내는 블럭도이다.
도 15는 백 게이트 전압 의존성과 드레인 전류의 변동(ΔID/ID)과의 관계를 나타내는 특성도이다.

Claims (15)

  1. 발광소자와, 상기 발광소자의 휘도-전류 특성에 따라 계조를 제어하는 제1의 전류를 상기 발광소자에 공급하는 박막 트랜지스터를 구비하는 화소회로로서,
    상기 박막 트랜지스터는,
    백 게이트 전극을 갖고,
    상기 박막 트랜지스터가 상기 발광소자에 상기 제1의 전류를 공급하는 구동 기간과,
    상기 구동 기간 중에 상기 박막 트랜지스터로부터 상기 제1의 전류를 공급하기 위해서 상기 구동 기간 전에 상기 박막 트랜지스터에 제2의 전류를 기록하는 기록 기간을 설정하며,
    상기 구동 기간과 상기 기록 기간에서, 상기 백 게이트 전극에 인가하는 전압의 상기 구동기간과 상기 기록기간과의 차에 의해, 상기 박막 트랜지스터의 게이트 전압에 의해 결정되는 전류 능력을 서로 다르게 한 화소회로.
  2. 제 1 항에 있어서,
    상기 제2의 전류는 상기 제1의 전류보다 큰 화소회로.
  3. 제 1 항에 있어서,
    상기 기록 기간에 있어서의 상기 백 게이트 전극에 인가된 전압은, 상기 전류 능력이 상기 구동 기간에 있어서의 상기 백 게이트 전극에 인가된 전압에 의해 제어되는 것보다 높게 되도록 설정되는 화소회로.
  4. 제 1 항에 있어서,
    상기 백 게이트 전극에 인가된 전압의 변동에 의한 상기 박막 트랜지스터의 이동도의 변화가 5% 이하인 화소회로.
  5. 제 4 항에 있어서,
    상기 백 게이트 전극에 인가된 전압과 상기 박막 트랜지스터의 임계값 전압과의 관계는 선형 관계로 표시되는 화소회로.
  6. 제 1 항에 있어서,
    상기 기록 기간에 있어서 상기 화소회로의 외부로부터의 상기 제2의 전류가 상기 계조를 제어하는 화소회로.
  7. 제 1 항에 있어서,
    상기 기록 기간에 있어서 상기 백 게이트 전극에 제공된 전압이 상기 계조를 제어하는 화소회로.
  8. 2차원적으로 배치된 청구항 1에 따른 화소회로들과,
    행방향으로 배열된 복수의 상기 화소회로들의 백 게이트 전극에 행마다 전압을 인가하는 주사유닛을 구비한 발광표시장치.
  9. 청구항 8에 따른 발광표시장치; 피사체를 촬상하는 촬상부; 상기 촬상부에서 촬상된 신호를 처리하는 영상신호 처리부를 구비하고, 상기 영상신호 처리부에서 신호 처리된 영상신호를 상기 발광표시장치로 표시하는 카메라.
  10. 발광소자와, 상기 발광소자의 휘도-전류 특성에 따라 계조를 제어하는 제1의 전류를 상기 발광소자에 공급하는 박막 트랜지스터를 구비하는 화소회로의 구동방법으로서,
    상기 박막 트랜지스터는,
    백 게이트 전극을 갖고,
    상기 박막 트랜지스터가 상기 발광소자에 상기 제1의 전류를 공급하는 구동 기간과,
    상기 구동 기간 중에 상기 박막 트랜지스터로부터 상기 제1의 전류를 공급하기 위해서 상기 구동 기간 전에 상기 박막 트랜지스터에 제2의 전류를 기록하는 기록 기간을 설정하며,
    상기 구동 기간과 상기 기록 기간에서, 상기 백 게이트 전극에 인가하는 전압의 상기 구동기간과 상기 기록기간과의 차에 의해, 상기 박막 트랜지스터의 게이트 전압에 의해 결정되는 전류 능력을 서로 다르게 한 화소회로의 구동방법.
  11. 제 10 항에 있어서,
    상기 제2의 전류는 상기 제 1의 전류보다 큰 화소회로의 구동방법.
  12. 제 10 항에 있어서,
    상기 기록 기간에 있어서의 상기 백 게이트 전극에 인가된 전압은, 상기 전류 능력이 상기 구동 기간에 있어서의 상기 백 게이트 전극에 인가된 전압에 의해 제어되는 것보다 높게 되도록 설정되는 화소회로의 구동방법.
  13. 제 10 항에 있어서,
    상기 기록 기간에 있어서 상기 화소회로의 외부로부터의 상기 제2의 전류가 상기 계조를 제어하는 화소회로의 구동방법.
  14. 제 10 항에 있어서,
    상기 기록 기간에 있어서 상기 백 게이트 전극에 제공된 전압이 상기 계조를 제어하는 화소회로의 구동방법.
  15. 청구항 10에 따른 화소회로의 구동방법을 이용한 발광표시장치의 구동방법으로서,
    화소회로들을 2차원적으로 배치하고,
    행방향으로 배열된 복수의 상기 화소회로들의 상기 백 게이트 전극들에 행마다 전압을 제공하는 발광표시장치의 구동방법.
KR1020090081824A 2008-09-03 2009-09-01 화소회로, 발광표시장치 및 그 구동방법 KR101125595B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008226061A JP5207885B2 (ja) 2008-09-03 2008-09-03 画素回路、発光表示装置及びそれらの駆動方法
JPJP-P-2008-226061 2008-09-03

Publications (2)

Publication Number Publication Date
KR20100027986A true KR20100027986A (ko) 2010-03-11
KR101125595B1 KR101125595B1 (ko) 2012-03-27

Family

ID=41511108

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090081824A KR101125595B1 (ko) 2008-09-03 2009-09-01 화소회로, 발광표시장치 및 그 구동방법

Country Status (6)

Country Link
US (1) US8659519B2 (ko)
EP (1) EP2161706A3 (ko)
JP (1) JP5207885B2 (ko)
KR (1) KR101125595B1 (ko)
CN (1) CN101667391B (ko)
TW (1) TWI419117B (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140078419A (ko) * 2012-12-17 2014-06-25 엘지디스플레이 주식회사 유기발광 표시장치
KR20170137632A (ko) * 2016-06-03 2017-12-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 표시 모듈, 전자 기기, 및 구동 방법
KR20190103131A (ko) * 2019-08-28 2019-09-04 엘지디스플레이 주식회사 유기발광 표시장치
KR20210034135A (ko) * 2019-09-19 2021-03-30 삼성디스플레이 주식회사 표시 장치

Families Citing this family (60)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5414161B2 (ja) * 2007-08-10 2014-02-12 キヤノン株式会社 薄膜トランジスタ回路、発光表示装置と及びそれらの駆動方法
JP5354999B2 (ja) * 2007-09-26 2013-11-27 キヤノン株式会社 電界効果型トランジスタの製造方法
JP2009128503A (ja) * 2007-11-21 2009-06-11 Canon Inc 薄膜トランジスタ回路とその駆動方法、ならびに発光表示装置
JP5305696B2 (ja) * 2008-03-06 2013-10-02 キヤノン株式会社 半導体素子の処理方法
JP2011071476A (ja) * 2009-08-25 2011-04-07 Canon Inc 薄膜トランジスタ、薄膜トランジスタを用いた表示装置及び薄膜トランジスタの製造方法
KR102246529B1 (ko) 2009-09-16 2021-04-30 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치
EP2491594A4 (en) 2009-10-21 2015-09-16 Semiconductor Energy Lab DISPLAY DEVICE AND ELECTRONIC DEVICE WITH THE DISPLAY DEVICE
JP5584103B2 (ja) 2009-12-04 2014-09-03 株式会社半導体エネルギー研究所 半導体装置
JP5459018B2 (ja) * 2010-03-30 2014-04-02 ソニー株式会社 表示装置及び電子機器
KR101596978B1 (ko) * 2010-04-05 2016-02-23 가부시키가이샤 제이올레드 유기 ｅｌ 표시 장치 및 그 제어 방법
WO2011125105A1 (ja) * 2010-04-05 2011-10-13 パナソニック株式会社 有機ｅｌ表示装置及びその制御方法
US8664658B2 (en) * 2010-05-14 2014-03-04 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
KR101928897B1 (ko) * 2010-08-27 2018-12-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 기억 장치, 반도체 장치
US8890860B2 (en) * 2010-09-10 2014-11-18 Semiconductor Energy Laboratory Co., Ltd. Stereoscopic EL display device with driving method and eyeglasses
JP2012128407A (ja) 2010-11-24 2012-07-05 Canon Inc 有機ｅｌ表示装置
TWI401797B (zh) 2010-12-28 2013-07-11 Ind Tech Res Inst 主動元件陣列以及有機發光二極體畫素陣列的製作方法
JP2012237919A (ja) * 2011-05-13 2012-12-06 Sony Corp 画素回路、表示装置、電子機器、及び、画素回路の駆動方法
JP5842263B2 (ja) * 2011-06-08 2016-01-13 株式会社Ｊｏｌｅｄ 表示素子、表示装置、及び、電子機器
JP5891492B2 (ja) * 2011-06-22 2016-03-23 株式会社Ｊｏｌｅｄ 表示素子、表示装置、及び、電子機器
JP5870546B2 (ja) * 2011-08-23 2016-03-01 ソニー株式会社 表示装置及び電子機器
JP6099336B2 (ja) * 2011-09-14 2017-03-22 株式会社半導体エネルギー研究所 発光装置
JP5832399B2 (ja) * 2011-09-16 2015-12-16 株式会社半導体エネルギー研究所 発光装置
TWI419119B (zh) * 2011-09-27 2013-12-11 Univ Nat Cheng Kung 電流式畫素驅動電路
CN102651340B (zh) * 2011-12-31 2014-11-19 京东方科技集团股份有限公司 一种tft阵列基板的制造方法
DE102013207324A1 (de) * 2012-05-11 2013-11-14 Semiconductor Energy Laboratory Co., Ltd. Halbleitervorrichtung und elektronisches Gerät
US9214475B2 (en) 2013-07-09 2015-12-15 Pixtronix, Inc. All N-type transistor inverter circuit
CN103474028B (zh) 2013-09-09 2014-12-10 京东方科技集团股份有限公司 一种像素电路、驱动电路、阵列基板及显示设备
JP6793222B2 (ja) * 2013-12-12 2020-12-02 株式会社半導体エネルギー研究所 電子機器
JP6570825B2 (ja) 2013-12-12 2019-09-04 株式会社半導体エネルギー研究所 電子機器
CN105849796B (zh) * 2013-12-27 2020-02-07 株式会社半导体能源研究所 发光装置
KR102091485B1 (ko) * 2013-12-30 2020-03-20 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그의 구동 방법
KR102241704B1 (ko) * 2014-08-07 2021-04-20 삼성디스플레이 주식회사 화소 회로 및 이를 포함하는 유기 발광 표시 장치
CN104167187B (zh) * 2014-08-28 2016-08-24 青岛海信电器股份有限公司 一种宽银幕电影显示模式的识别方法及装置
KR102218653B1 (ko) * 2015-02-12 2021-02-23 삼성디스플레이 주식회사 표시 장치의 게이트 드라이버 및 표시 장치
CN106576145B (zh) * 2015-07-10 2021-04-30 松下知识产权经营株式会社 摄像装置
US9806197B1 (en) 2016-07-13 2017-10-31 Innolux Corporation Display device having back gate electrodes
US20180142345A1 (en) * 2016-11-23 2018-05-24 Entegris, Inc. Low temperature molybdenum film deposition utilizing boron nucleation layers
US10453744B2 (en) 2016-11-23 2019-10-22 Entegris, Inc. Low temperature molybdenum film deposition utilizing boron nucleation layers
CN108597441B (zh) * 2017-03-14 2020-06-09 鸿富锦精密工业（深圳）有限公司 像素驱动电路及具有像素驱动电路的显示装置
CN106920516B (zh) 2017-05-12 2019-04-05 京东方科技集团股份有限公司 用于oled的补偿方法和装置、显示装置
US10354592B2 (en) 2017-08-22 2019-07-16 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. AMOLED pixel driver circuit
CN107316614B (zh) * 2017-08-22 2019-10-11 深圳市华星光电半导体显示技术有限公司 Amoled像素驱动电路
JP6558420B2 (ja) * 2017-09-27 2019-08-14 セイコーエプソン株式会社 電気光学装置及び電子機器
JP7184491B2 (ja) * 2017-12-06 2022-12-06 株式会社半導体エネルギー研究所 表示装置および電子機器
KR102508157B1 (ko) * 2017-12-27 2023-03-08 엘지디스플레이 주식회사 유기발광 표시장치
CN107948642B (zh) * 2018-01-03 2019-08-27 京东方科技集团股份有限公司 Cmos无源像素图像传感器电路的失调校正方法及电路
KR102383315B1 (ko) * 2018-03-30 2022-04-06 캐논 가부시끼가이샤 유기발광소자, 표시장치, 촬상 장치 및 조명 장치
KR102531674B1 (ko) * 2018-12-31 2023-05-12 삼성디스플레이 주식회사 표시 패널
KR102616771B1 (ko) * 2019-01-17 2023-12-22 삼성디스플레이 주식회사 화소 회로
US20220102430A1 (en) * 2019-01-18 2022-03-31 Semiconductor Energy Laboratory Co., Ltd. Display device and electronic device
JP2020118569A (ja) * 2019-01-24 2020-08-06 ソニーセミコンダクタソリューションズ株式会社 受光装置および測距装置
US10984731B2 (en) * 2019-09-03 2021-04-20 Google Llc Synchronously and locally turning-off sub pixels in under-display sensor area of AMOLED panel
WO2021064954A1 (ja) * 2019-10-03 2021-04-08 シャープ株式会社 表示装置
JP7253796B2 (ja) * 2019-10-28 2023-04-07 株式会社Joled 画素回路、及び、表示装置
KR20220042843A (ko) * 2020-09-28 2022-04-05 엘지디스플레이 주식회사 표시패널과 이를 이용한 표시장치
KR20220085301A (ko) * 2020-12-15 2022-06-22 엘지디스플레이 주식회사 표시장치 및 그 구동방법
EP4016517A1 (en) * 2020-12-18 2022-06-22 Imec VZW Compensated current mirror circuit
WO2023017362A1 (ja) * 2021-08-12 2023-02-16 株式会社半導体エネルギー研究所 表示装置の補正方法
TWI786955B (zh) * 2021-11-22 2022-12-11 友達光電股份有限公司 主動畫素感測電路
CN114913815B (zh) * 2022-05-05 2023-09-15 昆山国显光电有限公司 像素驱动电路、初始化方法、显示面板和显示装置

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001051292A (ja) * 1998-06-12 2001-02-23 Semiconductor Energy Lab Co Ltd 半導体装置および半導体表示装置
JP4212079B2 (ja) 2000-01-11 2009-01-21 ローム株式会社 表示装置およびその駆動方法
EP1488454B1 (en) 2001-02-16 2013-01-16 Ignis Innovation Inc. Pixel driver circuit for an organic light emitting diode
JP4789369B2 (ja) * 2001-08-08 2011-10-12 株式会社半導体エネルギー研究所 表示装置及び電子機器
JP4034086B2 (ja) * 2002-03-01 2008-01-16 株式会社半導体エネルギー研究所 発光装置及び電子機器
JP4151882B2 (ja) * 2002-04-23 2008-09-17 ローム株式会社 有機ｅｌ駆動回路および有機ｅｌ表示装置
US20050212448A1 (en) * 2002-11-20 2005-09-29 Makoto Shibusawa Organic EL display and active matrix substrate
JP2004219466A (ja) * 2003-01-09 2004-08-05 Seiko Epson Corp 電子回路、エレクトロルミネッセンスディスプレイ装置、電気光学装置、電子機器、有機エレクトロルミネッセンス画素への電流供給を制御する方法、及び回路を駆動する方法
US7612749B2 (en) * 2003-03-04 2009-11-03 Chi Mei Optoelectronics Corporation Driving circuits for displays
TWI261213B (en) * 2003-08-21 2006-09-01 Seiko Epson Corp Optoelectronic apparatus and electronic machine
US7339560B2 (en) 2004-02-12 2008-03-04 Au Optronics Corporation OLED pixel
JP4589922B2 (ja) * 2004-03-29 2010-12-01 ローム株式会社 Ｄ／ａ変換回路、有機ｅｌ駆動回路および有機ｅｌ表示装置
US7532187B2 (en) * 2004-09-28 2009-05-12 Sharp Laboratories Of America, Inc. Dual-gate transistor display
JP5152448B2 (ja) * 2004-09-21 2013-02-27 カシオ計算機株式会社 画素駆動回路及び画像表示装置
KR100701090B1 (ko) 2004-11-12 2007-03-29 비오이 하이디스 테크놀로지 주식회사 액정표시장치의 계조 구현 장치
US7317434B2 (en) * 2004-12-03 2008-01-08 Dupont Displays, Inc. Circuits including switches for electronic devices and methods of using the electronic devices
US8599111B2 (en) * 2006-03-10 2013-12-03 Canon Kabushiki Kaisha Driving circuit of display element and image display apparatus
JP2007250982A (ja) * 2006-03-17 2007-09-27 Canon Inc 酸化物半導体を用いた薄膜トランジスタ及び表示装置
JP2007286150A (ja) * 2006-04-13 2007-11-01 Idemitsu Kosan Co Ltd 電気光学装置、並びに、電流制御用ｔｆｔ基板及びその製造方法
JP4208902B2 (ja) * 2006-06-30 2009-01-14 キヤノン株式会社 アクティブマトリクス型表示装置およびその駆動方法
JP4332545B2 (ja) * 2006-09-15 2009-09-16 キヤノン株式会社 電界効果型トランジスタ及びその製造方法
JP4748456B2 (ja) * 2006-09-26 2011-08-17 カシオ計算機株式会社 画素駆動回路及び画像表示装置
JP5066912B2 (ja) 2006-12-14 2012-11-07 セイコーエプソン株式会社 電気光学装置並びに電子機器
JP2009063607A (ja) 2007-09-04 2009-03-26 Seiko Epson Corp 電気光学装置、電気光学装置の制御方法および電子機器
JP5045323B2 (ja) * 2007-09-14 2012-10-10 セイコーエプソン株式会社 電気光学装置、電気光学装置の制御方法および電子機器
JP2009195669A (ja) * 2008-01-25 2009-09-03 Canon Inc 薬剤吐出装置及びその制御方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20140078419A (ko) * 2012-12-17 2014-06-25 엘지디스플레이 주식회사 유기발광 표시장치
KR20170137632A (ko) * 2016-06-03 2017-12-13 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 표시 모듈, 전자 기기, 및 구동 방법
KR20220057507A (ko) * 2016-06-03 2022-05-09 가부시키가이샤 한도오따이 에네루기 켄큐쇼 표시 장치, 표시 모듈, 전자 기기, 및 구동 방법
KR20190103131A (ko) * 2019-08-28 2019-09-04 엘지디스플레이 주식회사 유기발광 표시장치
KR20210034135A (ko) * 2019-09-19 2021-03-30 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
EP2161706A3 (en) 2011-05-18
KR101125595B1 (ko) 2012-03-27
TWI419117B (zh) 2013-12-11
EP2161706A2 (en) 2010-03-10
TW201011719A (en) 2010-03-16
CN101667391A (zh) 2010-03-10
JP2010060816A (ja) 2010-03-18
JP5207885B2 (ja) 2013-06-12
US8659519B2 (en) 2014-02-25
US20100053041A1 (en) 2010-03-04
CN101667391B (zh) 2012-10-10

Similar Documents

Publication Publication Date Title
KR101125595B1 (ko) 화소회로, 발광표시장치 및 그 구동방법
KR102141097B1 (ko) 자발광 표시장치
TWI729671B (zh) 具有混合式像素內及外部補償的電子顯示器
KR102566551B1 (ko) 표시장치 및 그의 구동방법
JP6169191B2 (ja) 表示装置およびその駆動方法
US9293085B2 (en) Pixel circuit which corrects variations in threshold voltage for a driving transistor and driving method thereof
US7358941B2 (en) Image display apparatus using current-controlled light emitting element
US9430968B2 (en) Display device and drive method for same
US8232935B2 (en) Display apparatus, driving method for display apparatus and electronic apparatus
US8736521B2 (en) Display device and electronic apparatus have the same
US8253663B2 (en) Display apparatus, display-apparatus driving method and electronic equipment
KR100816470B1 (ko) 표시장치의 화소구조 및 그 구동방법
US20070052647A1 (en) Display and thin-film-transistor discharge method therefor
US20150311270A1 (en) Display device, method for driving the same, and electronic apparatus
JP2020518840A (ja) 画素回路に用いる駆動方法
US20080001854A1 (en) Active matrix display compensating apparatus
EP2033177A2 (en) Active matrix display compensation
WO2009066627A1 (en) Thin-film transistor circuit, driving method thereof, and light-emitting display apparatus
US11107391B2 (en) Light emitting display device
US20150279277A1 (en) Pixel Driving Circuit of OLED Display and the Driving Method Thereof
US20210225277A1 (en) Compensation Method and Compensation Apparatus for Organic Light-Emitting Display and Display Device
US20230377494A1 (en) Display, pixel circuit, and method
WO2018047492A1 (ja) 表示装置及び電子機器

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20150226

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20160226

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170224

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20180226

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190305

Year of fee payment: 8