JP4208902B2

JP4208902B2 - アクティブマトリクス型表示装置およびその駆動方法

Info

Publication number: JP4208902B2
Application number: JP2006181669A
Authority: JP
Inventors: 素明川崎; 正己井関
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 2006-06-30
Filing date: 2006-06-30
Publication date: 2009-01-14
Anticipated expiration: 2026-06-30
Also published as: US20080122756A1; JP2008009278A

Description

本発明はアクティブマトリクス型表示装置およびその駆動方法に係わり、特に２次元に配置された各発光素子に対応して電流を供給するための画素回路が設けられたアクティブマトリクス型表示装置およびその駆動方法に関する。

ＥＬ素子は電流注入により発光する発光素子であって、その発光制御方式に電流設定方式がある。図７に特許文献１に開示された、ＥＬ素子を含んだ電流設定方式の画素回路の構成例を示す。Ｐ１１及びＰ１２が走査信号であり、情報信号として電流データＩdataが情報線に入力される。ＥＬ素子の陽極は薄膜トランジスタ（ＴＦＴ）Ｍ９のドレイン端子に接続されており、陰極は接地電位ＧＮＤに接続されている。トランジスタＭ９のソースはトランジスタＭ８のドレイン、トランジスタＭ６のドレイン及びトランジスタＭ７のソースに接続される。トランジスタＭ７のドレインは情報線に接続され、トランジスタＭ６のソースはトランジスタＭ８のゲート及び容量Ｃの一方の端子に接続される。容量Ｃの他方の端子及びトランジスタＭ８のソースは電源Ｖccに接続される。トランジスタＭ７、Ｍ８には走査信号Ｐ１１が入力され、トランジスタＭ６に走査信号Ｐ１２が入力される。

トランジスタＭ８、Ｍ９はＰ型の薄膜トランジスタ（ＰＭＯＳトランジスタ）であり、トランジスタＭ６、Ｍ７はＮ型の薄膜トランジスタ（ＮＭＯＳトランジスタ）である。

以下に画素回路の動作について、図８、図９及び図１０を用いて説明する。図８は画素回路の動作を示すタイミングチャート、図９及び図１０は画素回路の動作説明図である。図９及び図１０において、○はＯＮ状態のトランジスタ、×はＯＦＦ状態のトランジスタを示す。図８において、時刻ｔ１〜ｔ３は電流データの書き込み期間であり、時刻ｔ３から以降の一定期間が点灯期間である。

電流データＩdataが入力される時、図８の時刻ｔ１〜ｔ２において、走査信号Ｐ１１としてＨＩＧＨレベルの信号がトランジスタＭ７及びＭ９のゲートに入力され、走査信号Ｐ１２としてＨＩＧＨレベルの信号がトランジスタＭ６のゲートに入力される。すると、図９に示すように、トランジスタＭ６、Ｍ７がＯＮ状態、トランジスタＭ９はＯＦＦ状態となる。このときトランジスタＭ９は導通状態でないため、ＥＬ素子には電流が流れない。電流データＩdataによりトランジスタＭ８の電流駆動能力に応じた電圧が、トランジスタＭ８のゲート端子と電源電位Ｖccの間に配置された容量Ｃに生じる。このようにして、ＥＬ素子の発光期間にＥＬ素子に流す電流を、トランジスタＭ８のゲート電圧として保持する。

ＥＬ素子に電流を供給する時は、図８の時刻ｔ２において、走査信号Ｐ１２をＬＯＷレベルとして、図１０に示すように、トランジスタＭ６をＯＦＦ状態とする。そして時刻ｔ３において、走査信号Ｐ１１をＬＯＷレベルの信号とする。このときトランジスタＭ９がＯＮ状態、トランジスタＭ６，Ｍ７がＯＦＦ状態となる。トランジスタＭ９が導通状態であるため、容量Ｃに生じた電圧により、トランジスタＭ８の電流駆動能力に応じた電流がＥＬ素子に供給され、その供給された電流に応じた輝度でＥＬ素子が発光する。
米国特許第６３７３４５４号明細書（FIG.2）

図９においては、駆動トランジスタとなるトランジスタＭ８が、電流書き込み時にＥＬ素子から切り離されトランジスタＭ６がＯＮ状態となりダイオード構成になる。一方、点灯時にはトランジスタＭ６がＯＦＦ状態、トランジスタＭ９がＯＮ状態となって、ＥＬ素子に電流が流れる。

従って、点灯時は電流書き込み時とトランジスタＭ８の動作状態が異なる為、書き込み電流（Ｉdata）がＥＬ素子駆動電流にならない。特に高輝度表示をする場合、この現象は顕著になる。この課題を低減するためには電源電圧Ｖccを大きくしなければならなかった。

しかしながら、電源電圧Ｖccを大きくすることで消費電力が大きくなりＥＬ表示パネルの課題になっていた。

本発明のアクティブマトリクス型表示装置は、２次元に配置された各発光素子に対応して電流を供給するための画素回路が設けられたアクティブマトリクス型表示装置において、
前記画素回路は、
一端が第１の電源に接続された発光素子に一方の主電極が接続された駆動トランジスタと、
前記駆動トランジスタの他方の主電極と第２の電源との間に接続された第１のスイッチと、
データ電流が供給される情報線と前記駆動トランジスタの前記他方の主電極との間に直列に接続された第２及び第３のスイッチと、
前記第２のスイッチと前記第３のスイッチとの間に一方の端子が接続され、他方の端子が前記第２の電源に接続された第１の容量と、
前記第２のスイッチと前記第３のスイッチとの間に一方の端子が接続され、他方の端子が前記駆動トランジスタの制御電極に接続された第２の容量と、
前記駆動トランジスタの前記制御電極と基準電位を与えるための基準電圧源との間に設けられた第４のスイッチと、
前記情報線と前記第２の電源とを接続するためのトランジスタと、
前記第１乃至第４のスイッチに送る制御信号を生成する信号生成手段と、
を有し、
前記信号生成手段は、
前記第４のスイッチをオンして、前記駆動トランジスタの前記制御電極を前記基準電位とした状態で、前記第２及び第３のスイッチをオン、前記第１のスイッチをオフして、前記駆動トランジスタの前記他方の主電極に前記データ電流を入力する第１の動作と、
前記トランジスタをオン、前記第４のスイッチをオフ、前記第２のスイッチをオン、前記第３のスイッチをオフして、前記第１の容量と前記第２の容量との接続点に前記第２の電源から電源電位を与える第２の動作と、
前記第２のスイッチをオフした後に、前記発光素子を発光させるために前記第１のスイッチをオンする第３の動作と、を実行させるべく前記制御信号を生成することを特徴とする。

本発明のアクティブマトリクス型表示装置の駆動方法は、２次元に配置された各発光素子に対応して電流を供給するための画素回路が設けられ、
前記画素回路は、
一端が第１の電源に接続された発光素子に一方の主電極が接続された駆動トランジスタと、
前記駆動トランジスタの他方の主電極と第２の電源との間に接続された第１のスイッチと、
データ電流が供給される情報線と前記駆動トランジスタの前記他方の主電極との間に直列に接続された第２及び第３のスイッチと、
前記第２のスイッチと前記第３のスイッチとの間に一方の端子が接続され、他方の端子が前記第２の電源に接続された第１の容量と、
前記第２のスイッチと前記第３のスイッチとの間に一方の端子が接続され、他方の端子が前記駆動トランジスタの制御電極に接続された第２の容量と、
前記駆動トランジスタの前記制御電極と基準電位を与えるための基準電圧源との間に設けられた第４のスイッチと、
前記情報線と前記第２の電源とを接続するためのトランジスタと、
を有するアクティブマトリクス型表示装置の駆動方法であって、
前記第４のスイッチをオンして、前記駆動トランジスタの前記制御電極を前記基準電位とした状態で、前記第２及び第３のスイッチをオン、前記第１のスイッチをオフして、前記駆動トランジスタの前記他方の主電極に前記データ電流を入力する第１の動作と、
前記トランジスタをオン、前記第４のスイッチをオフ、前記第２のスイッチをオン、前記第３のスイッチをオフして、前記第１の容量と前記第２の容量との接続点に前記第２の電源から電源電位を与える第２の動作と、
前記第２のスイッチをオフした後に、前記発光素子を発光させるために前記第１のスイッチをオンする第３の動作と、を行うアクティブマトリクス型表示装置の駆動方法である。

本発明によれば、駆動トランジスタにおいて、大電流書込み時と表示（点灯）動作時にほぼ等しいドレイン−ソース間電圧になることが可能なので電源電圧を低減でき消費電力を低減できる。

以下、本発明の実施の形態について図面を用いて詳細に説明する。
〔実施形態１〕
図１は本発明の一実施形態のＥＬ表示装置の画素回路を示す回路図である。図１において、スイッチＳ４は第１のスイッチ、スイッチＳ１，Ｓ３が第２及び第３のスイッチ、スイッチＳ２が第４のスイッチに対応する。

図１に示すように、本実施形態のＥＬ表示装置の画素回路は、情報線と一方の端子が接続されるスイッチＳ１と、スイッチＳ１の他方の端子と一方の端子が接続される容量Ｃ１，Ｃ２と、スイッチＳ１の他方の端子と一方の端子が接続されるスイッチＳ３とを有する。また容量Ｃ２の他方の端子が一方の端子に接続され、他方の端子がＶbias（基準電圧源となる）に接続されるスイッチＳ２と、容量Ｃ２の他方の端子がゲートに接続され、ドレインがＥＬ素子の陽極側に接続されるトランジスタＭ５とを有する。さらに、スイッチＳ３の他方の端子とトランジスタＭ５のソースとに一方の端子が接続されるスイッチＳ４とを有する。スイッチＳ４の他方の端子と容量Ｃ１の他方の端子はＶcc（第２の電源となる）に接続される。ＥＬ素子の陰極側は第１の電源（例えばＧＮＤ）に接続される。トランジスタＭ５は駆動トランジスタであり、制御電極はゲート、一方及び他方の主電極はドレイン及びソースが対応する。

スイッチＳ１のオンオフ制御は制御信号Ｐ１によってなされ、スイッチＳ２、Ｓ３のオンオフ制御は制御信号Ｐ２によってなされ、スイッチＳ４のオンオフ制御は制御信号Ｐ３によってなされる。

図２は本実施形態のＥＬ表示装置の画素回路の具体的な構成を示す図である。図２に示すように、情報線とドレインが接続されるトランジスタＭ１と、トランジスタＭ１のソースと一方の端子が接続される容量Ｃ１，Ｃ２と、トランジスタＭ１のソースとドレインが接続されるトランジスタＭ３とを有する。また容量Ｃ２の他方の端子がソースに接続され、ドレインがＶbiasに接続されるトランジスタＭ２と、容量Ｃ２の他方の端子がゲートに接続され、ドレインがＥＬ素子の陽極側に接続されるトランジスタＭ５とを有する。さらに、トランジスタＭ３のソースとトランジスタＭ５のソースとにドレインが接続されるトランジスタＭ４とを有する。トランジスタＭ４のソースと容量Ｃ１の他方の端子はＶccに接続される。ＥＬ素子の陰極側はＧＮＤに接続される。

トランジスタＭ１のゲートには制御信号Ｐ１が入力され、トランジスタＭ２、Ｍ３のゲートには制御信号Ｐ２が入力され、トランジスタＭ４には制御信号Ｐ３が入力される。

トランジスタＭ１〜Ｍ５はＰ型の薄膜トランジスタ（ＰＭＯＳトランジスタ）である。

以下に画素回路の動作について、図３〜図５、図６を用いて説明する。図３〜図５は画素回路の動作説明図である。図６は画素回路の動作を示すタイミングチャートである。図３〜図５において、○はＯＮ状態のトランジスタ、×はＯＦＦ状態のトランジスタを示す。

図６において、時刻ｔ11までは電流データの書き込み期間（第１の動作期間）であり、時刻ｔ12から時刻ｔ13までが仮想電源の作成期間（第２の動作期間）であり、ｔ15以降が点灯又は消灯期間（第３の動作期間）である。

図６の時刻ｔ11までの期間において、走査信号Ｐ１としてＬＯＷレベルの信号がトランジスタＭ１のゲートに入力され、走査信号Ｐ２としてＬＯＷレベルの信号がトランジスタＭ２，Ｍ３のゲートに入力される。また走査信号Ｐ３としてＨＩＧＨレベルの信号がトランジスタＭ４のゲートに入力される。

すると、図３に示すように、トランジスタＭ１、Ｍ２、Ｍ３がＯＮ状態、トランジスタＭ４はＯＦＦ状態となる。このときトランジスタＭ５のゲートはＶbiasに設定され、トランジスタＭ５のゲート・ソース間電圧は、電流データＩdataによりトランジスタＭ５の電流駆動能力に応じた電圧となり、容量Ｃ２にその電圧が保持される。

次に、時刻ｔ11で走査信号Ｐ２をＨＩＧＨレベルとし、トランジスタＭ２，Ｍ３をＯＦＦ状態とする。そして、ｔ12〜ｔ13期間において、走査信号Ｐ０を切り換えてトランジスタＭ１のドレイン側を電源Ｖccに設定し、仮想電源を作成する。トランジスタＭ５のソース電位はＶsからＶccとなり、ゲート電位はＶbias＋（Ｖcc−Ｖs）となる。

次に時刻ｔ13で走査信号Ｐ１をＨＩＧＨレベルとし、トランジスタＭ１をＯＦＦ状態とする。次に時刻ｔ15で走査信号Ｐ３をＬＯＷレベルとし、トランジスタＭ４をＯＮ状態とすると、ゲート・ソース間電圧に応じた電圧により、トランジスタＭ５の電流駆動能力に応じた電流がＥＬ素子に供給され、その供給された電流に応じた輝度でＥＬ素子が発光する。発光期間は走査信号Ｐ３がＬＯＷレベルとなっている期間で調整でき、走査信号Ｐ３をＨＩＧＨレベルに切り換え、トランジスタＭ４をＯＦＦ状態することで消灯することができる。

本実施形態の第１の動作（電流書き込み）時と第３の（表示）動作時に駆動トランジスタは飽和（五極管）領域で動作する。図７に示した従来の画素回路の構成では、特に大電流書き込み時に着目しなければならないため、消費電力を犠牲にして電源電圧を確保することが求められた。しかし本実施形態の画素回路では基準電圧を設定することによって、大電流書込み時と表示動作時にほぼ等しいドレイン−ソース間電圧になることが可能なので電源電圧を低減できることが可能になり消費電力を低減できる。

次に上記画素回路を２次元状に配置したＥＬ表示装置の回路構成について図１１を用いて説明する。図１１に示すように、Ｒ（赤）Ｇ（緑）Ｂ（青）入力映像信号２１０（以下、入力映像信号）がＥＬパネルの水平画素数の３倍数設けられた列制御回路２０１に入力される。その後、水平制御信号２１１ａは入力回路２０６に入力され水平制御信号２１１を出力して水平シフトレジスタ２０３に入力される。

補助列制御信号２１３ａは入力回路２０８を介して補助列制御信号２１３を出力しゲート回路２０４及び２１６に入力される。水平シフトレジスタ２０３の各列に対応した出力端子に出力された水平サンプリング信号群２１７はゲート回路２１６から出力される制御信号２２１が入力されたゲート回路２１５に入力される。そして、ゲート回路２１５で変換された水平サンプリング信号群２１８が列制御回路２０１に入力される。列制御回路２０１はゲート回路２０４から出力される制御信号２１９が入力されている。垂直制御信号２１２ａは入力回路２０７に入力され垂直制御信号２１２を出力して信号生成手段となる垂直シフトレジスタ２０５に入力され、走査信号が行制御線３０４（走査信号Ｐ１、Ｐ２、Ｐ３を入力する３本の走査線）に入力される。列制御回路２０１からのデータ信号（Ｉdata）はデータ線３０２を介して各画素回路に入力される。

情報線における、電流データＩdataと電源電圧Ｖccとの切り換えは、図１２に示すように、情報線における電流データＩdata1〜Ｉdata3と電源電圧ＶccとをトランジスタＭ１０〜Ｍ１２により、走査信号Ｐ０により切り換えることで行われる。なお図１２では簡易化のために情報線を３本のみ示している。図１２に示す切り換え部も信号生成手段の一部をなす。なお、図２の画素回路において、各スイッチを構成するトランジスタの導電型をＰ型からＮ型とし、ＥＬ素子の陰極側に画素回路を設けることもできる。
〔実施形態２〕
上述した各実施形態の表示装置を用いて情報処理装置を構成できる。この情報処理装置は携帯電話、携帯コンピュータ、スチルカメラもしくはビデオカメラ等、もしくはそれらの各機能の複数を実現する装置である。情報処理装置は情報入力部を備えている。例えば、携帯電話の場合には情報入力部はアンテナを含んで構成される。ＰＤＡや携帯パソコンの場合には情報入力部はネットワークに対するインターフェース部を含んで構成される。スチルカメラやムービーカメラ等の情報表示装置の場合には情報入力部はＣＣＤやＣＭＯＳなどによるセンサ部（撮像部）を含んで構成される。

以下本発明の好適な実施形態として、デジタルカメラについて説明する。

図１３はデジタルスチルカメラの一例のブロック図である。図中、１２９はシステム全体、１２３は被写体を撮像する撮影部、１２４は映像信号処理回路、１２５は表示パネル、１２６はメモリ、１２７はＣＰＵ、１２８は操作部を示す。撮像部１２３で撮影した映像または、メモリ１２６に記録された映像を、映像信号処理回路１２４で信号処理し、表示パネル１２５で見ることができる。ＣＰＵ１２７では、操作部１２８からの入力によって、撮影部１２３、メモリ１２６、映像信号処理回路１２４などを制御して、状況に適した撮影、記録、再生、表示を行う。

本発明は、２次元に配置された各発光素子に対応して電流を供給するための画素回路が設けられたＥＬ表示装置等の表示装置に用いられる。また、かかる表示装置を用いた携帯電話、携帯コンピュータ、スチルカメラもしくはビデオカメラ等、もしくはそれらの各機能の複数を実現する情報処理装置に適用される。

本実施形態のＥＬ表示装置の画素回路を示す回路図である。本実施形態のＥＬ表示装置の具体的な画素回路を示す回路図である。本実施形態の画素回路の動作説明図である。本実施形態の画素回路の動作説明図である。本実施形態の画素回路の動作説明図である。画素回路の動作を示すタイミングチャートである。従来のＥＬ素子を含んだ電流設定方式の画素回路の構成例を示す図である。従来の表示装置の画素回路の動作を示すタイミングチャートである。従来の表示装置の画素回路の動作説明図である。従来の表示装置の画素回路の動作説明図である。画素回路を２次元状に配置したＥＬ表示装置の回路構成を示す図である。図１１の回路構成における、電流データＩdataと電源電圧Ｖccとの切り換え部を示す図である。デジタルスチルカメラの一例のブロック図である。

符号の説明

Ｓ１〜Ｓ４スイッチ
Ｍ１〜Ｍ４トランジスタ
Ｍ５駆動トランジスタ
Ｃ１，Ｃ２容量

Claims

２次元に配置された各発光素子に対応して電流を供給するための画素回路が設けられたアクティブマトリクス型表示装置において、
前記画素回路は、
一端が第１の電源に接続された発光素子に一方の主電極が接続された駆動トランジスタと、
前記駆動トランジスタの他方の主電極と第２の電源との間に接続された第１のスイッチと、
データ電流が供給される情報線と前記駆動トランジスタの前記他方の主電極との間に直列に接続された第２及び第３のスイッチと、
前記第２のスイッチと前記第３のスイッチとの間に一方の端子が接続され、他方の端子が前記第２の電源に接続された第１の容量と、
前記第２のスイッチと前記第３のスイッチとの間に一方の端子が接続され、他方の端子が前記駆動トランジスタの制御電極に接続された第２の容量と、
前記駆動トランジスタの前記制御電極と基準電位を与えるための基準電圧源との間に設けられた第４のスイッチと、
前記情報線と前記第２の電源とを接続するためのトランジスタと、
前記第１乃至第４のスイッチに送る制御信号を生成する信号生成手段と、
を有し、
前記信号生成手段は、
前記第４のスイッチをオンして、前記駆動トランジスタの前記制御電極を前記基準電位とした状態で、前記第２及び第３のスイッチをオン、前記第１のスイッチをオフして、前記駆動トランジスタの前記他方の主電極に前記データ電流を入力する第１の動作と、
前記トランジスタをオン、前記第４のスイッチをオフ、前記第２のスイッチをオン、前記第３のスイッチをオフして、前記第１の容量と前記第２の容量との接続点に前記第２の電源から電源電位を与える第２の動作と、
前記第２のスイッチをオフした後に、前記発光素子を発光させるために前記第１のスイッチをオンする第３の動作と、を実行させるべく前記制御信号を生成することを特徴とするアクティブマトリクス型表示装置。
２次元に配置された各発光素子に対応して電流を供給するための画素回路が設けられ、
前記画素回路は、
一端が第１の電源に接続された発光素子に一方の主電極が接続された駆動トランジスタと、
前記駆動トランジスタの他方の主電極と第２の電源との間に接続された第１のスイッチと、
データ電流が供給される情報線と前記駆動トランジスタの前記他方の主電極との間に直列に接続された第２及び第３のスイッチと、
前記第２のスイッチと前記第３のスイッチとの間に一方の端子が接続され、他方の端子が前記第２の電源に接続された第１の容量と、
前記第２のスイッチと前記第３のスイッチとの間に一方の端子が接続され、他方の端子が前記駆動トランジスタの制御電極に接続された第２の容量と、
前記駆動トランジスタの前記制御電極と基準電位を与えるための基準電圧源との間に設けられた第４のスイッチと、
前記情報線と前記第２の電源とを接続するためのトランジスタと、
を有するアクティブマトリクス型表示装置の駆動方法であって、
前記第４のスイッチをオンして、前記駆動トランジスタの前記制御電極を前記基準電位とした状態で、前記第２及び第３のスイッチをオン、前記第１のスイッチをオフして、前記駆動トランジスタの前記他方の主電極に前記データ電流を入力する第１の動作と、
前記トランジスタをオン、前記第４のスイッチをオフ、前記第２のスイッチをオン、前記第３のスイッチをオフして、前記第１の容量と前記第２の容量との接続点に前記第２の電源から電源電位を与える第２の動作と、
前記第２のスイッチをオフした後に、前記発光素子を発光させるために前記第１のスイッチをオンする第３の動作と、を行うアクティブマトリクス型表示装置の駆動方法。
請求項１に記載のアクティブマトリクス型表示装置と、被写体を撮像する撮像部と、前記撮像部で撮像された信号を処理する映像信号処理部と、を備え、前記映像信号処理部で信号処理された映像信号を前記アクティブマトリクス型表示装置で表示してなる画像処理装置。