JP2008009281A - アクティブマトリクス型表示装置及びそれを用いた情報処理装置 - Google Patents
アクティブマトリクス型表示装置及びそれを用いた情報処理装置 Download PDFInfo
- Publication number
- JP2008009281A JP2008009281A JP2006181672A JP2006181672A JP2008009281A JP 2008009281 A JP2008009281 A JP 2008009281A JP 2006181672 A JP2006181672 A JP 2006181672A JP 2006181672 A JP2006181672 A JP 2006181672A JP 2008009281 A JP2008009281 A JP 2008009281A
- Authority
- JP
- Japan
- Prior art keywords
- information
- circuit
- display device
- active matrix
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000011159 matrix material Substances 0.000 title claims abstract description 42
- 230000004044 response Effects 0.000 claims description 8
- 230000010365 information processing Effects 0.000 claims description 6
- 238000000034 method Methods 0.000 claims description 6
- 238000003384 imaging method Methods 0.000 claims description 5
- 238000006243 chemical reaction Methods 0.000 abstract description 22
- 230000003071 parasitic effect Effects 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 11
- 239000003990 capacitor Substances 0.000 description 6
- 239000010409 thin film Substances 0.000 description 3
- 230000006870 function Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3275—Details of drivers for data electrodes
- G09G3/3283—Details of drivers for data electrodes in which the data driver supplies a variable data current for setting the current through, or the voltage across, the light-emitting elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0814—Several active elements per pixel in active matrix panels used for selection purposes, e.g. logical AND for partial update
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
- G09G2300/0809—Several active elements per pixel in active matrix panels
- G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
- G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
【解決手段】二次元状に配された複数の画素回路と、複数の画素回路にデータ電流信号を供給する複数の情報線と、各画素回路によって前記データ電流信号に基づく電流が注入される発光素子と、を具備したアクティブマトリクス型表示装置であって、画素回路へ接続する情報線毎に設けられた、データ電流信号を供給する少なくとも1つの電圧電流変換回路24と、電圧電流変換回路に対して直前に入力されていた書込み情報Vn−1と、入力される画像情報Dnとに基づいて、電圧電流変換回路への書込み情報Vnを生成する回路21、22、23と、を有し、電圧電流変換回路は書込み情報Vnに基づいてデータ電流信号を生成する。
【選択図】図1
Description
前記画素回路へ接続する情報線毎に設けられた、前記データ電流信号を供給する少なくとも1つの電流設定回路と、
前記電流設定回路に対して直前に入力されていた書込み情報Vn−1と、前記情報線に対応して入力される画像情報Dnとに基づいて、前記電流設定回路への書込み情報Vnを生成する回路と、
を有し、
前記電流設定回路は前記書込み情報Vnに基づいて前記データ電流信号を生成することを特徴とする。
前記画素回路へ接続する情報線毎に設けられた、前記データ電流信号を供給する少なくとも1つの電流設定回路と、
前記情報線に対応して直前に入力されていた画像情報Dn−1と、前記情報線に対応して入力される画像情報Dnとに基づいて、前記電流設定回路への書込み情報Vnを生成する回路と、
を有し、
前記電流設定回路は前記書込み情報Vnに基づいて前記データ電流信号を生成することを特徴とする。
前記画素回路へ接続する情報線毎に設けられた、前記データ電流信号を供給する少なくとも1つの電流設定回路及び補正用電流を供給する補正用電流設定回路と、
前記情報線に対応して直前に入力されていた画像情報Dn−1と、前記情報線に対応して入力される画像情報Dnとに基づいて、前記補正用電流設定回路への補正情報VZを生成する回路と、を有し、
前記電流設定回路は前記画像情報Dnに基づいて前記データ電流信号を生成し、前記補正用電流設定回路は前記補正情報Vzに基づいて前記補正用電流を生成することを特徴とする。
〔実施形態1〕
図2に本発明の実施形態1にかかる表示装置を示す。本実施形態の表示装置は、情報線にデータ電流Idataを出力する列電流制御回路11、走査線を駆動する走査線駆動回路12、データ電流Idataの値に従ってEL素子に流す電流を制御する画素回路13を有する。また、情報線に電流Izを出力する列電流回路(補正用電流設定回路)14を有する。本実施形態のEL素子を含んだ画素回路の構成は図14と同じなので、その構成及び動作については省略する。なお、本実施形態においては画素回路として、図14の構成を一例に挙げたが、これに限るものではない。
〔実施形態2〕
本実施形態においても、図1に示す表示装置を用いて説明する。
〔実施形態3〕
上述した実施形態1は、画像情報Dnと直前の書込み情報Vn-1とに基づいて、書込み情報Vnを生成するであったが、実施形態2と同様に画像情報Dnとその前の画像情報Dn-1とに基づいて、書込み情報Vnを生成することができる。表示装置の構成は図2、図3に示したものと同じである。
〔実施形態4〕
図12は本実施形態の列電流制御回路11の構成を示すブロック図である。本実施形態では、一走査期間前の、実際に情報線に流れる電流の一部を電流電圧変換回路44で電流電圧変換して、それをラッチ回路41に書込み情報Vn−1として記憶しておく。本願において、このような書込み情報Vn−1も「電流設定回路となる電圧電流変換回路に対して直前に入力されていた書込み情報Vn−1」の範疇に入るものとする。そして、演算部31で実施形態1と同様に、書込み情報Vn−1と画像情報Dnとに基づいてルックアップテーブル32を参照して書込み情報Vnを得る。書込み情報Vnは電圧電流変換回路(Gm回路)45で電圧電流変換される。電流電圧変換回路45は例えば抵抗に情報線に流れる電流の一部を流し、その抵抗の電圧を検出することで電圧に変換できる。
〔実施形態5〕
上述した各実施形態の表示装置は情報処理装置を構成できる。この情報処理装置は携帯電話、携帯コンピュータ、スチルカメラもしくはビデオカメラ等、もしくはそれらの各機能の複数を実現する装置である。情報処理装置は情報入力部を備えている。例えば、携帯電話の場合には情報入力部はアンテナを含んで構成される。PDAや携帯パソコンの場合には情報入力部はネットワークに対するインターフェース部を含んで構成される。スチルカメラやムービーカメラ等の情報表示装置の場合には情報入力部はCCDやCMOSなどによるセンサ部(撮像部)を含んで構成される。
12、102 走査線駆動回路
13、103 画素回路
14 列電流回路
21 演算回路
22、62 Aラッチ回路
23、63 Bラッチ回路
24、64 電圧電流変換回路
61 演算回路
Claims (14)
- 二次元状に配された複数の画素回路と、前記複数の画素回路にデータ電流信号を供給する複数の情報線と、各画素回路によって前記データ電流信号に基づく電流が注入される発光素子と、を具備したアクティブマトリクス型表示装置であって、
前記画素回路へ接続する情報線毎に設けられた、前記データ電流信号を供給する少なくとも1つの電流設定回路と、
前記電流設定回路に対して直前に入力されていた書込み情報Vn−1と、前記情報線に対応して入力される画像情報Dnとに基づいて、前記電流設定回路への書込み情報Vnを生成する回路と、
を有し、
前記電流設定回路は前記書込み情報Vnに基づいて前記データ電流信号を生成することを特徴とするアクティブマトリクス型表示装置。 - 請求項1に記載のアクティブマトリクス型表示装置において、前記書込み情報Vnを生成する回路は、
前記情報線毎に設けられた、前記書込み情報Vn−1を記憶する記憶素子と、
前記画像情報Dnと前記記憶素子に記憶された前記書込み情報Vn−1とに対応する補償情報Enが記憶されたルックアップテーブルと、
前記画像情報Dnに対して前記補償情報Enを加えて、前記書込み情報Vnを出力する回路とを有することを特徴とするアクティブマトリクス型表示装置。 - 請求項1に記載のアクティブマトリクス型表示装置において、前記書込み情報Vnを生成する回路は、
前記情報線毎に設けられた、前記書込み情報Vn−1を記憶する記憶素子と、
前記画像情報Dnと前記書込み情報Vn−1を参照して前記書込み情報Vnを導出する演算回路と、を具備していることを特徴とするアクティブマトリクス型表示装置。 - 請求項3記載のアクティブマトリクス型表示装置において、前記演算回路は、
Dn−Vn−1の値が第1の設定値以上の場合にはVn=Dn+α(αは一定値)としてVnを設定し、
Dn−Vn−1の値が第2の設定値以下の場合にはVn=Dn−β(βは一定値)としてVnを設定し、
Dn−Vn−1の値が前記第1の設定値より小さくかつ前記第2の設定値より大きい場合にはVn=DnとしてVnを設定することを特徴とするアクティブマトリクス型表示装置。 - 二次元状に配された複数の画素回路と、前記複数の画素回路にデータ電流信号を供給する複数の情報線と、各画素回路によって前記データ電流信号に基づく電流が注入される発光素子と、を具備したアクティブマトリクス型表示装置であって、
前記画素回路へ接続する情報線毎に設けられた、前記データ電流信号を供給する少なくとも1つの電流設定回路と、
前記情報線に対応して直前に入力されていた画像情報Dn−1と、前記情報線に対応して入力される画像情報Dnとに基づいて、前記電流設定回路への書込み情報Vnを生成する回路と、
を有し、
前記電流設定回路は前記書込み情報Vnに基づいて前記データ電流信号を生成することを特徴とするアクティブマトリクス型表示装置。 - 二次元状に配された複数の画素回路と、前記複数の画素回路にデータ電流信号を供給する複数の情報線と、各画素回路によって前記データ電流信号に基づく電流が注入される発光素子と、を具備したアクティブマトリクス型表示装置であって、
前記画素回路へ接続する情報線毎に設けられた、前記データ電流信号を供給する少なくとも1つの電流設定回路及び補正用電流を供給する補正用電流設定回路と、
前記情報線に対応して直前に入力されていた画像情報Dn−1と、前記情報線に対応して入力される画像情報Dnとに基づいて、前記補正用電流設定回路への補正情報VZを生成する回路と、を有し、
前記電流設定回路は前記画像情報Dnに基づいて前記データ電流信号を生成し、前記補正用電流設定回路は前記補正情報Vzに基づいて前記補正用電流を生成することを特徴とするアクティブマトリクス型表示装置。 - 請求項5に記載のアクティブマトリクス型表示装置において、前記書込み情報Vnを生成する回路は、
前記情報線毎に設けられた、前記画像情報Dn−1を記憶する記憶素子と、
前記画像情報Dnと前記記憶素子に記憶された前記画像情報Dn−1とに対応する補償情報Enが記憶されたルックアップテーブルと、
前記画像情報Dnに対して前記補償情報Enを加えて、前記書込み情報Vnを出力する回路とを有することを特徴とするアクティブマトリクス型表示装置。 - 請求項5に記載のアクティブマトリクス型表示装置において、前記書込み情報Vnを生成する回路は、
前記情報線毎に設けられた、前記前記画像情報Dn−1を記憶する記憶素子と、
前記画像情報Dnと前記画像情報Dn−1を参照して前記書込み情報Vnを導出する演算回路と、を具備していることを特徴とするアクティブマトリクス型表示装置。 - 請求項6に記載のアクティブマトリクス型表示装置において、前記補正情報VZを生成する回路は、
前記情報線毎に設けられた、前記画像情報Dn−1を記憶する記憶素子と、
前記画像情報Dnと前記記憶素子に記憶された前記画像情報Dn−1とに対応する補償情報VEが記憶されたルックアップテーブルと、
補正基準情報Vstに対して前記補償情報VEを加えて、前記補正情報VZを出力する回路とを有することを特徴とするアクティブマトリクス型表示装置。 - 請求項6に記載のアクティブマトリクス型表示装置において、前記補正情報VZを生成する回路は、
前記情報線毎に設けられた、前記前記画像情報Dn−1を記憶する記憶素子と、
前記画像情報Dnと前記画像情報Dn−1を参照して前記補正情報VZを導出する演算回路と、を具備していることを特徴とするアクティブマトリクス型表示装置。 - 請求項8記載のアクティブマトリクス型表示装置において、前記演算回路は、
Dn−Dn−1の値が第1の設定値以上の場合にはVn=Dn+α(αは一定値)としてVnを設定し、
Dn−Dn−1の値が第2の設定値以下の場合にはVn=Dn−β(βは一定値)としてVnを設定し、
Dn−Dn−1の値が前記第1の設定値より小さくかつ前記第2の設定値より大きい場合にはVn=DnとしてVnを設定することを特徴とするアクティブマトリクス型表示装置。 - 請求項10記載のアクティブマトリクス型表示装置において、前記演算回路は、
Dn−Dn−1の値が第1の設定値以上の場合にはVz=Vst+Vα(Vstは補正基準情報、Vαは一定値)として補正情報VZを設定し、
Dn−Dn−1の値が第2の設定値以下の場合にはVz=Vst−Vβ(Vstは補正基準情報、Vβは一定値)として補正情報VZを設定し、
Dn−Dn−1の値が前記第1の設定値より小さくかつ前記第2の設定値より大きい場合にはVz=VstとしてVzを設定することを特徴とするアクティブマトリクス型表示装置。 - 請求項6に記載のアクティブマトリクス型表示装置であって、
該画素回路に書込みを行う期間は画像情報が入力されない前期間と画像情報が入力される後期間に2分されており、
前期間では前記補正用電流設定回路は、前記補正情報VZを参照し、
後期間では該補正用電流設定回路は前記補正情報VZを参照しないことを特徴とするアクティブマトリクス型表示装置。 - 請求項1から13のいずれか1項に記載のアクティブマトリクス型表示装置と、被写体を撮像する撮像部と、前記撮像部で撮像された信号を処理する映像信号処理部と、を備え、前記映像信号処理部で信号処理された映像信号を前記アクティブマトリクス型表示装置で表示してなる情報処理装置。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006181672A JP4208903B2 (ja) | 2006-06-30 | 2006-06-30 | アクティブマトリクス型表示装置及びそれを用いた情報処理装置 |
US11/763,667 US7932878B2 (en) | 2006-06-30 | 2007-06-15 | Active matrix-type display apparatus and information processing apparatus using the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006181672A JP4208903B2 (ja) | 2006-06-30 | 2006-06-30 | アクティブマトリクス型表示装置及びそれを用いた情報処理装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008009281A true JP2008009281A (ja) | 2008-01-17 |
JP4208903B2 JP4208903B2 (ja) | 2009-01-14 |
Family
ID=38876056
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006181672A Expired - Fee Related JP4208903B2 (ja) | 2006-06-30 | 2006-06-30 | アクティブマトリクス型表示装置及びそれを用いた情報処理装置 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7932878B2 (ja) |
JP (1) | JP4208903B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014174398A (ja) * | 2013-03-11 | 2014-09-22 | Seiko Epson Corp | 電気光学装置及び電子機器 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP6016482B2 (ja) * | 2012-07-03 | 2016-10-26 | キヤノン株式会社 | ジベンゾキサンテン化合物、有機発光素子、表示装置、画像情報処理装置及び画像形成装置 |
JP6016511B2 (ja) * | 2012-08-07 | 2016-10-26 | キヤノン株式会社 | 新規縮合多環化合物、それを有する有機発光素子、表示装置、画像情報処理装置、照明装置及び画像形成装置 |
US10949642B2 (en) * | 2017-11-24 | 2021-03-16 | Integrated Biometrics, Llc | Method for capture of a fingerprint using an electro-optical material |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3734537B2 (ja) | 1995-09-19 | 2006-01-11 | シャープ株式会社 | アクティブマトリクス型液晶表示装置及びその駆動方法 |
GB9812742D0 (en) | 1998-06-12 | 1998-08-12 | Philips Electronics Nv | Active matrix electroluminescent display devices |
JP4431951B2 (ja) | 2003-11-05 | 2010-03-17 | 株式会社 日立ディスプレイズ | 表示装置 |
JP2007219342A (ja) | 2006-02-20 | 2007-08-30 | Matsushita Electric Ind Co Ltd | 有機elパネル用映像信号処理装置及び有機elパネル |
JP2007279156A (ja) | 2006-04-03 | 2007-10-25 | Renesas Technology Corp | 表示装置用駆動装置およびその駆動方法 |
-
2006
- 2006-06-30 JP JP2006181672A patent/JP4208903B2/ja not_active Expired - Fee Related
-
2007
- 2007-06-15 US US11/763,667 patent/US7932878B2/en not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014174398A (ja) * | 2013-03-11 | 2014-09-22 | Seiko Epson Corp | 電気光学装置及び電子機器 |
Also Published As
Publication number | Publication date |
---|---|
US20080001858A1 (en) | 2008-01-03 |
US7932878B2 (en) | 2011-04-26 |
JP4208903B2 (ja) | 2009-01-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3925435B2 (ja) | 発光駆動回路及び表示装置並びにその駆動制御方法 | |
JP4798342B2 (ja) | 表示駆動装置及びその駆動制御方法、並びに、表示装置及びその駆動制御方法 | |
JP5240534B2 (ja) | 表示装置及びその駆動制御方法 | |
CN100433104C (zh) | 驱动电路、电光学装置及其驱动方法以及电子机器 | |
US7042162B2 (en) | Light emitting device | |
JP5217500B2 (ja) | El表示パネルモジュール、el表示パネル、集積回路装置、電子機器及び駆動制御方法 | |
JP5493733B2 (ja) | 表示装置および電子機器 | |
US8830147B2 (en) | Display apparatus and electronic device using the same | |
US20090189924A1 (en) | Display driving device, display apparatus, and method of driving them | |
US8212748B2 (en) | Display panel module and electronic apparatus | |
JP4572523B2 (ja) | 画素回路の駆動方法、駆動回路、電気光学装置および電子機器 | |
JP2004287345A (ja) | 表示駆動装置及び表示装置並びにその駆動制御方法 | |
JP6853662B2 (ja) | 表示パネルおよび表示装置 | |
JP2006284959A (ja) | 表示装置及びその駆動制御方法 | |
JP2009080252A (ja) | 表示装置、表示駆動方法 | |
US8847999B2 (en) | Display device, method for driving the same, and electronic unit | |
US8154482B2 (en) | Organic light emitting display and method for driving the same | |
JP4208903B2 (ja) | アクティブマトリクス型表示装置及びそれを用いた情報処理装置 | |
JP2011237496A (ja) | 表示装置、電子機器、表示装置の駆動方法 | |
JP3915907B2 (ja) | 発光駆動回路及び表示装置並びにその駆動制御方法 | |
JP5182382B2 (ja) | 表示装置 | |
JP6732822B2 (ja) | 画素回路および表示装置 | |
JP6789796B2 (ja) | 表示装置および駆動方法 | |
JP6774325B2 (ja) | 画素回路および表示装置 | |
KR102499721B1 (ko) | 메모리 억세스 장치와 이를 이용한 표시장치 및 그 구동 방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080207 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080418 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080507 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080707 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080926 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081021 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111031 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111031 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121031 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131031 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |