KR20090131639A - 패널 및 구동 제어 방법 - Google Patents

패널 및 구동 제어 방법 Download PDF

Info

Publication number
KR20090131639A
KR20090131639A KR1020090048422A KR20090048422A KR20090131639A KR 20090131639 A KR20090131639 A KR 20090131639A KR 1020090048422 A KR1020090048422 A KR 1020090048422A KR 20090048422 A KR20090048422 A KR 20090048422A KR 20090131639 A KR20090131639 A KR 20090131639A
Authority
KR
South Korea
Prior art keywords
potential
light emitting
driving transistor
video signal
emitting element
Prior art date
Application number
KR1020090048422A
Other languages
English (en)
Other versions
KR101564986B1 (ko
Inventor
테츠로 야마모토
카쓰히데 우치노
Original Assignee
소니 가부시끼 가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 소니 가부시끼 가이샤 filed Critical 소니 가부시끼 가이샤
Publication of KR20090131639A publication Critical patent/KR20090131639A/ko
Application granted granted Critical
Publication of KR101564986B1 publication Critical patent/KR101564986B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/06—Details of flat display driving waveforms
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/04—Maintaining the quality of display appearance
    • G09G2320/043—Preventing or counteracting the effects of ageing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of El Displays (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 실시예에서는, 모든 화소에서 공통인 공통 전원선(DS)에 의해 임계값 보정을 모든 화소에 대해 동시에 실행한다. 그리고 영상 신호선이 기준전위보다 높은 제2 기준전위로 설정된 후, 분할 임계값 보정과 영상신호의 기록이 선 순차로 실행된다. 영상신호의 기록 직전에 임계값 보정을 행하는 것에 의해, 임계값 보정 동작을 행한 후 영상신호의 기록을 행할 때까지의 시간을 짧게 할 수 있다. 이로써 리크 전류를 억제하고, 화질을 향상시킨다.
Figure P1020090048422
화소, 패널, 보정, 영상, 신호, 전위, 화질

Description

패널 및 구동 제어 방법{PANEL AND DRIVE CONTROL METHOD}
본 발명은, 패널 및 구동 제어 방법에 관한 것으로, 특히, 저가격화를 실현하기 위한 패널 및 구동 제어 방법에 관한 것이다.
발광 소자로서 유기ＥＬ(Electro Luminescent) 디바이스를 채용한 평면 자발광형으로 패널(ＥＬ패널)의 개발이 최근 왕성하다. 유기ＥＬ디바이스는 유기박막에 전계를 가하면 발광하는 현상을 이용한 디바이스다. 유기ＥＬ디바이스는 인가 전압 10V 이하로 구동하기 때문에 저소비 전력이다. 또 유기ＥＬ디바이스는 스스로 빛을 발하는 자발광 소자이기 때문에, 조명 부재를 필요로 하지 않고 경량화 및 박형화가 용이하다. 또한 유기ＥＬ디바이스의 응답 속도는 수μｓ정도로 대단히 고속이므로, 동화표시시의 잔상이 발생하지 않는다.
유기ＥＬ디바이스를 화소로 채용한 평면 자발광형의 패널 중에서도, 특히 구동 소자로서 박막 트랜지스터를 각 화소에 집적 형성한 액티브 매트릭스형의 패널의 개발이 왕성하다. 액티브 매트릭스형 평면 자발광 패널은, 예를 들면 특개 2003-255856호 공보, 2003-271095호 공보, 2004-133240호 공보, 2004-029791호 공 보, 2004-093682호 공보에 기재되어 있다.
그런데 선행해서 보급되어 있는 액정 모니터(LCD:Liquid Crystal Display)와 비교하면, 유기ＥＬ디바이스를 화소로 채용한 평면 자발광형의 패널에는 저가격화가 더욱 요구된다.
본 발명은, 이러한 상황을 감안하여 이루어진 것이며, 저가격화를 실현할 수 있게 하는 것이다.
본 발명의 일 실시예에 따른 패널은 행렬형으로 배치된 화소회로를 갖는다. 각각의 화소회로는 발광 소자와, 샘플링용 트랜지스터와, 구동용 트랜지스터와, 보유 용량을 구비한다. 발광 소자는 구동 전류에 따라 발광한다. 샘플링용 트랜지스터는 영상신호를 샘플링한다. 구동용 트랜지스터는 상기 구동 전류를 상기 발광 소자에 공급한다. 보유 용량은 소정의 전위를 보유한다. 상기 패널은 상기 화소회로에 공급하는 전원전압을, 2행 이상의 상기 화소회로에 대하여 동시에 제어하는 전원공급 수단을 구비한다. 임계값 보정 준비 동작과 제1의 임계값 보정 동작을, 상기 전원공급 수단이 제어하는 단위의 2행 이상의 상기 화소회로에 대하여 동시에 행한다. 그 후, 각 행의 상기 화소회로에 대하여 선 순차로 제2의 임계값 보정 동작을 1회 이상 행한다.
상기 패널은 영상신호에 대응하는 전위인 신호 전위를 상기 화소회로에 공급하는 영상신호 공급 수단을 더 구비한다. 상기 영상신호 공급 수단은, 상기 제2의 임계값 보정 동작이 행하여질 때, 상기 제1의 임계값 보정 동작시에 상기 화소회로에 공급한 기준전위보다도 높은 전위를 공급할 수 있다.
상기 패널은 영상신호에 대응하는 전위인 신호 전위를 상기 화소회로에 공급하는 영상신호 공급 수단을 더 구비한다. 상기 영상신호 공급 수단은, 상기 제1의 임계값 보정 동작 종료 후의 소정시간, 상기 제1의 임계값 보정 동작시에 상기 화소회로에 공급한 기준전위보다도 낮은 전위를 공급할 수 있다.
상기 패널은 상기 화소회로의 상기 샘플링용 트랜지스터를 온 또는 오프 하는 주사 제어 수단을 더 구비한다. 상기 화소회로의 상기 샘플링용 트랜지스터를 온 또는 오프 하는 것으로, 상기 발광 소자의 발광 기간이 제어되도록 할 수 있다.
본 발명의 일 실시예에 따르면 매트릭스형으로 배치된 화소회로를 갖는 패널의 구동 제어 방법이 제공된다. 각각의 화소회로는 발광 소자와, 샘플링용 트랜지스터와, 구동용 트랜지스터와, 보유 용량을 구비한다. 발광 소자는 구동 전류에 따라 발광한다. 샘플링용 트랜지스터는 영상신호를 샘플링한다. 구동용 트랜지스터는 상기 구동 전류를 상기 발광 소자에 공급한다. 보유 용량은 소정의 전위를 보유한다. 상기 패널은 상기 화소회로에 공급하는 전원전압을, 2행 이상의 상기 화소회로에 대하여 동시에 제어하는 전원공급 수단을 구비한다. 상기 구동 제어 방법은 임계값 보정 준비 동작과 제1의 임계값 보정 동작을, 상기 전원공급 수단이 제어하는 단위의 2행 이상의 상기 화소회로에 대하여 동시에 행하는 스텝과, 그 후, 각 행의 상기 화소회로에 대하여 선 순차로 제2의 임계값 보정 동작을 1회 이상 행하는 스텝을 포함한다.
본 발명의 일 실시예에 따르면, 임계값 보정 준비 동작과 제1의 임계값 보정 동작이, 2행 이상의 화소회로에서 동시에 행해진다. 그 후, 각 행의 화소회로에 대하여 선 순차로 제2의 임계값 보정 동작이 1회 이상 행해진다.
본 발명의 일 실시예의 저가격화된 ＥＬ패널을 제공한다.
이하에 본 발명의 바람직한 실시예를 설명한다. 본 발명의 구성 요건과, 명세서 또는 도면에 기재의 실시예와의 대응 관계를 예시하면, 다음과 같아진다. 이 기재는, 본 발명을 지지하는 실시예가, 명세서 또는 도면에 기재되어 있는 것을 확인하기 위한 것이다. 따라서, 명세서 또는 도면 중에는 기재되어 있지만, 본 발명의 구성 요건에 대응하는 실시예로서, 여기에는 기재되지 않고 있는 실시예가 있더라도, 그것은, 그 실시예가, 그 구성 요건에 대응하는 것이 아닌 것을 의미하는 것이 아니다. 반대로, 실시예가 구성 요건에 대응하는 것으로서 여기에 기재되어 있더라도, 그것은, 그 실시예가, 그 구성 요건이외의 구성 요건에는 대응하지 않는 것을 의미하는 것도 아니다.
본 발명의 일 실시예에 따른 패널은, 구동 전류에 따라 발광하는 발광 소자 (예를 들면, 도 5의 발광 소자(34))와, 영상신호를 샘플링하는 샘플링용 트랜지스터 (예를 들면, 도 5의 샘플링용 트랜지스터(31))와, 상기 구동 전류를 상기 발광 소자에 공급하는 구동용 트랜지스터 (예를 들면, 도 5의 구동용 트랜지스터(32)) 와, 소정의 전위를 보유하는 보유 용량 (예를 들면, 도 5의 보유 용량(33))을 구비한 화소회로 (예를 들면, 도 5의 화소(101c) )를 행렬형으로 배치하는 패널 (예를 들면, 도 16의 ＥＬ패널(200))에 있어서, 상기 화소회로에 공급하는 전원전압을, 2행 이상의 상기 화소회로에 대하여 동시에 제어하는 전원공급 수단 (예를 들면, 도 16의 전원공급부(211))을 구비하고, 임계값 보정 준비 동작과 최초의 임계값 보정 동작인 제1의 임계값 보정 동작에 대해서는, 상기 전원공급 수단이 제어하는 단위의 2행 이상의 상기 화소회로에 대하여 동시에 행하고, 그 후, 각 행의 상기 화소회로에 대하여 선 순차로 제2의 임계값 보정 동작을 1회 이상 행한다.
상기 패널은 영상신호에 대응하는 전위인 신호 전위를 상기 화소회로에 공급하는 영상신호 공급 수단 (예를 들면, 도 16의 수평 셀렉터(103))을 더 구비하고, 상기 영상신호 공급 수단은, 상기 제2의 임계값 보정 동작이 행하여질 때, 상기 제1의 임계값 보정 동작시에 상기 화소회로에 공급한 기준전위 (예를 들면, 도 18의 기준전위Ｖｏｆｓ)보다도 높은 전위 (예를 들면, 도 18의 제2기준전위Ｖｏｆｓ2)를 공급할 수 있다.
상기 패널은 영상신호에 대응하는 전위인 신호 전위를 상기 화소회로에 공급하는 영상신호 공급 수단 (예를 들면, 도 16의 라이트 스캐너(104))을 더 구비하고, 상기 영상신호 공급 수단은, 상기 제1의 임계값 보정 동작 종료 후의 소정시간, 상기 제1의 임계값 보정 동작시에 상기 화소회로에 공급한 기준전위 (예를 들면, 도 20의 기준전위Ｖｏｆｓ)보다도 낮은 전위 (예를 들면, 도 20의 제3기준전위Ｖｉｎｉ)를 공급할 수 있다.
이하, 첨부된 도면을 참조하여, 본 발명의 바람직한 실시예에 대해서 설명한다.
본 발명의 이해를 쉽게 하고, 또한, 배경을 밝히기 위해서, 유기ＥＬ디바이스를 채용한 패널 (이하, ＥＬ패널이라고 칭한다)의 기본이 되는 구성과 동작에 대해서 도 1 내지 도 15를 참조해서 설명한다.
도 1은, 기본이 되는 ＥＬ패널의 구성예를 나타낸 블록도다.
도 1의 ＥＬ패널(100)은, N×M개의 화소(화소회로) 101-(1,1) 내지 101-(N, M)이 행렬형으로 배치되어 있는 화소 어레이부(102)와, 이것을 구동하는 구동부인 수평 셀렉터(ＨＳＥＬ)(103), 라이트 스캐너(ＷＳＣＮ)(104), 및 전원 스캐너(ＤＳＣＮ)(105)로 구성되어 있다.
ＥＬ패널(100)은, M개의 주사선ＷＳＬ10-1 내지 10-M, M개의 전원선 ＤＳＬ10-1 내지 10-M, 및 N개의 영상신호선ＤＴＬ10-1 내지 10-N도 갖는다.
이 때, 이하에 있어서, 주사선ＷＳＬ10-1 내지 10-M, 영상신호선ＤＴＬ10-1 내지 10-N, 화소(101)-(1,1) 내지 101-(N, M), 또는 전원선ＤＳＬ10-1 내지 10-M의 각각을 특별히 구별할 필요가 없을 경우, 단지, 주사선ＷＳＬ10, 영상신호선ＤＴＬ10, 화소(101), 또는 전원선ＤＳＬ10이라고 칭한다.
화소(101)-(1,1) 내지 101-(N, M) 중 1번째 행의 화소(101)-(1,1) 내지 101-(N,1)은, 주사선ＷＳＬ10-1로 라이트 스캐너(104)와, 전원선ＤＳＬ10-1로 전원 스캐너(105)와 각각 접속되어 있다. 또한, 화소(101)-(1,1) 내지 101-(N, M) 중 Ｍ번째 행의 화소(101)-(1,M) 내지 101-(N, M)은, 주사선ＷＳＬ10-M으로 라이트 스캐 너(104)와, 전원선ＤＳＬ10-M으로 전원 스캐너(105)와 각각 접속되어 있다. 화소(101)-(1,1) 내지 101-(N, M)의 행 방향으로 배열되는 그 밖의 화소(101)에 대해서도 마찬가지다.
또, 화소(101)-(1,1) 내지 101-(N, M) 중 1번째 열의 화소(101)-(1,1) 내지 101-(1,M)은, 영상신호선ＤＴＬ10-1로 수평 셀렉터(103)와 접속되어 있다. 화소(101)-(1,1) 내지 101-(N, M) 중 제N번째 열의 화소(101)-(N,1) 내지 101-(N, M)은, 영상신호선ＤＴＬ10-N으로 수평 셀렉터(103)와 접속되어 있다. 화소(101)-(1,1) 내지 101-(N, M)의 열방향으로 배열되는 그 밖의 화소(101)에 대해서도 마찬가지다.
라이트 스캐너(104)는, 주사선ＷＳＬ10-1 내지 10-M에 수평주기(1H)로 순차 제어 신호를 공급해서 화소(101)를 행단위로 선 순차 주사한다. 전원 스캐너(105)는, 선 순차 주사에 맞춰서 전원선ＤＳＬ10-1 내지 10-M에 제1전위(후술하는 Ｖｃｃ) 또는 제2전위(후술하는 Ｖｓｓ)의 전원전압을 공급한다. 수평 셀렉터(103)는, 선 순차 주사에 맞춰서 각 수평기간 내 (1H)에 영상신호가 되는 신호 전위Ｖｓｉｇ과 기준전위Ｖｏｆｓ를 전환해서 열형의 영상신호선ＤＴＬ10-1 내지 10-M에 공급한다.
도 1과 같이 구성되는 ＥＬ패널(100)에, 소스 드라이버 및 게이트 드라이버로 이루어지는 드라이버ＩＣ(Integrated Circuit)가 부가되는 것에 의해 패널 모듈이 구성되고, 패널 모듈에, 전원회로, 화상ＬＳＩ(Large Scale Integration) 등을 부가한 것이 표시장치가 된다. ＥＬ패널(100)을 포함하는 표시장치는, 예를 들면, 휴대전화기, 디지털 스틸 카메라, 디지털 비디오카메라, 텔레비전 수상기, 프린터 등의 표시부로서 사용할 수 있다.
도 2는, 도 1에 나타낸 ＥＬ패널(100)에 포함되는 N×M개의 화소(101) 중 1개의 화소(101)를 확대하는 것에 의해, 화소(101)의 상세한 구성을 나타낸 블록도다.
도 2에 있어서 화소(101)와 접속되어 있는 주사선ＷＳＬ10, 영상신호선ＤＴＬ10, 및 전원선ＤＳＬ10은, 도 1로부터 명확한 것 같이, 화소(101)-(N,M)(n=1,2,···,N, m=1,2,···,M)에 대하여, 주사선ＷＳＬ10-(n,m), 영상신호선ＤＴＬ10-(n,m), 및 전원선ＤＳＬ10-(n,m)이 된다.
도 2에 나타낸 화소(101)의 구성은, 종래부터 사용되어 온 구성이다. 이 구성을 갖는 화소(101)를 화소(101a)라고 부르기로 한다.
화소(101a)는, 샘플링용 트랜지스터(21), 구동용 트랜지스터(22), 보유 용량(23), 및 유기ＥＬ소자인 발광 소자(24)를 포함한다. 여기에서, 샘플링용 트랜지스터(21)는 N채널형 트랜지스터이며, 구동용 트랜지스터(22)는 P채널형 트랜지스터다. 샘플링용 트랜지스터(21)의 게이트는 주사선ＷＳＬ10에 접속하고, 샘플링용 트랜지스터(21)의 드레인이 영상신호선ＤＴＬ10에 접속하고, 소스가 구동용 트랜지스터(22)의 게이트g에 접속하고 있다.
구동용 트랜지스터(22)의 소스s는 전원선ＤＳＬ10과 접속되어 있고, 드레인d는 발광 소자(24)의 애노드와 접속되어 있다. 보유 용량(23)은, 구동용 트랜지스터(22)의 소스s와 게이트g의 사이에 접속되어 있다. 또한, 발광 소자(24)의 캐소드 는 접지되어 있다.
유기ＥＬ소자는 전류발광 소자이기 때문에, 발광 소자(24)에 흐르는 전류값을 컨트롤하는 것으로, 발광색의 계조를 얻을 수 있다. 도 2의 화소(101a)에서는, 구동용 트랜지스터(22)의 게이트 인가 전압을 변화시키는 것으로, 발광 소자(24)에 흐르는 전류값을 컨트롤 하고 있다.
보다 구체적으로는, 구동용 트랜지스터(22)의 소스s는 전원선ＤＳＬ10에 접속되어 있고, 항상 포화 영역에서 동작하도록 설계되어 있으므로, 구동용 트랜지스터(22)는, 다음 식 (1)로 나타내지는 전류값Ｉｄｓ를 흘리는 정전류원으로서 기능한다.
Figure 112009033208526-PAT00001
식(1)에 있어서, μ는 이동도를 나타내고, W는 게이트 폭을 나타내고, L은 게이트 길이를 나타내고, C ｏｘ는 단위면적당 게이트 산화막 용량을 나타낸다. 또한, Ｖｇｓ는, 구동용 트랜지스터(22)의 게이트g과 소스ｓ간의 전압(게이트 소스간 전압)이며, Ｖｔｈ는, 구동용 트랜지스터(22)의 임계값전압이다. 이 때, 포화 영역이란, (Ｖｇｓ-Ｖｔｈ<Ｖｄｓ)의 조건을 충족시킨 상태를 말한다 (Ｖｄｓ는, 구동용 트랜지스터(22)의 소스s와 드레인d 사이의 전압).
도 2의 화소(101a)에서는, 경시 열화에 의해 유기ＥＬ소자의 I-V 특성은, 도 3에 나타내는 것 같이 변화되고, 구동용 트랜지스터(22)의 드레인 전압은 변화되지만, 구동용 트랜지스터(22)의 게이트 소스간 전압Ｖｇｓ를 일정하게 유지하는 것으 로, 발광 소자(24)에는 일정량의 전류I ｄｓ가 흐른다. 다시 말해, 전류Ｉｄｓ와, 유기ＥＬ소자의 발광 휘도와는 비례 관계에 있어서, 휘도 자체는 경시 열화에 의해도 거의 변화되지 않는다.
그러나, P채널형 트랜지스터는, 저온 폴리 실리콘보다도 염가로 제작할 수 있는 어모퍼스 실리콘으로 제작할 수 없기 때문에, 보다 염가로 화소회로를 구성하려고 할 경우에는, N채널형 트랜지스터로 구성하는 편이 바람직하다.
따라서, 도 4의 화소(101b)에 나타내는 것 같이, P채널형인 구동용 트랜지스터(22)를 N채널형의 구동용 트랜지스터(25)로 교체해볼 수 있다.
즉, 도 4의 화소(101b)는, 도 3에 나타낸 화소(101a)의 구성 중, P채널형의 구동용 트랜지스터(22)를 N채널형의 구동용 트랜지스터(25)로 교체한 구성을 나타내고 있다.
도 4의 화소(101b)의 구성에서는, 구동용 트랜지스터(25)의 소스s가 발광 소자(24)에 접속된다. 따라서, 유기ＥＬ소자의 경시 변화와 함께 구동용 트랜지스터(25)의 게이트 소스간 전압Ｖｇｓ가 변화되어버린다. 이것에 의해, 발광 소자(24)에 흐르는 전류가 변화되고, 발광 휘도는 변화되어버린다. 또한, 화소(101b)마다 구동용 트랜지스터의 임계값전압Ｖｔｈ 및 이동도μ가 다르기 때문에, 식 (1)에 따라서 전류값Ｉｄｓ에 편차가 생기고, 발광 휘도도 화소마다 다르게 된다.
유기ＥＬ소자의 경시 열화, 구동용 트랜지스터의 특성 편차를 방지하고, 화소(101)를 구성하는 소자수가 적은 회로로서, 후술하는 본 발명을 적용한 ＥＬ패널에도 채용하는 도 5에 나타낸 화소(101c)의 구성이, 본 출원인에 의해 제안되어 있 다.
도 5의 화소(101c)는, 샘플링용 트랜지스터(31), 구동용 트랜지스터(32), 보유 용량(33), 및 발광 소자(34)를 갖는다. 샘플링용 트랜지스터(31)의 게이트는 주사선ＷＳＬ10과 접속되어 있고, 샘플링용 트랜지스터(31)의 드레인은 영상신호선ＤＴＬ10과 접속되는 동시에, 소스가 구동용 트랜지스터(32)의 게이트g과 접속되어 있다.
구동용 트랜지스터(32)의 소스s 및 드레인d의 한쪽은 발광 소자(34)의 애노드에 접속되어 있고, 다른 한쪽이 전원선ＤＳＬ10에 접속된다. 보유 용량(33)은, 구동용 트랜지스터(32)의 게이트g과 발광 소자(34)의 애노드의 사이에 접속되어 있다. 또한, 발광 소자(34)의 캐소드는 소정의 전위Ｖｃａｔ로 설정되어 있는 배선(35)에 접속되어 있다.
이상과 같이 구성되는 화소(101c)에 있어서, 샘플링용 트랜지스터(31)가, 주사선ＷＳＬ10로부터 공급된 제어 신호에 따라 온(도통) 하면, 보유 용량(33)은, 영상신호선ＤＴＬ10을 통해서 수평 셀렉터(103)로부터 공급된 전하를 축적해서 보유한다. 구동용 트랜지스터(32)는, 제1전위Ｖｃｃ에 있는 전원선ＤＳＬ10로부터 전류의 공급을 받고, 보유 용량(33)에 보유된 신호 전위Ｖｓｉｇ에 따라서 구동 전류Ｉｄｓ를 발광 소자(34)에 흘린다. 발광 소자(34)에 소정의 구동 전류Ｉｄｓ가 흐르는 것에 의해, 화소(101c)가 발광한다.
화소(101c)는, 임계값 보정 기능을 갖는다. 임계값 보정 기능이란, 구동용 트랜지스터(32)의 임계값전압Ｖｔｈ에 상당하는 전압을 보유 용량(33)에 보유시키 는 기능이며, 이것에 의해, ＥＬ패널(100)의 화소마다의 편차의 원인이 되는 구동용 트랜지스터(32)의 임계값전압Ｖｔｈ의 영향을 캔슬 할 수 있다.
또, 화소(101c)는, 상술한 임계값 보정 기능에 더해, 이동도 보정 기능도 갖는다. 이동도 보정 기능이란, 보유 용량(33)에 신호 전위Ｖｓｉｇ을 보유할 때, 구동용 트랜지스터(32)의 이동도μ에 대한 보정을 신호 전위Ｖｓｉｇ에 가하는 기능이다.
또한, 화소(101c)는, 부트스트랩 기능도 구비하고 있다. 부트스트랩 기능이란, 구동용 트랜지스터(32)의 소스 전위Ｖｓ의 변동에 게이트 전위Ｖｇ을 연동시키는 기능이며, 이것에 의해, 구동용 트랜지스터(32)의 게이트g과 소스ｓ간의 전압Ｖｇｓ를 일정하게 유지할 수 있다.
이 때, 임계값 보정 기능, 이동도 보정 기능, 및 부트스트랩 기능에 대해서는, 후술하는 도 10, 도 14, 및 도 15에서도 설명한다.
이하에서는, 단지 화소(101)라고 할 경우여도, 화소(101)는, 도 5에 나타낸 화소(101c)의 구성을 갖고 있는 것으로 한다.
도 6은, 화소(101)의 동작을 설명하는 타이밍 차트다.
도 6은, 동일한 시간축(도면 가로방향)에 대한 주사선ＷＳＬ10, 전원선ＤＳＬ10, 및 영상신호선ＤＴＬ10의 전위 변화와, 거기에 대응하는 구동용 트랜지스터(32)의 게이트 전위Ｖｇ 및 소스 전위Ｖｓ의 변화를 나타내고 있다.
도 6에 있어서, 시각 t1까지의 기간은, 이전 수평기간(1H)의 발광이 일어나는 발광 기간 T1이다.
발광 기간 T1이 종료한 시각 t1로부터 시각 t4까지는, 구동용 트랜지스터(32)의 게이트 전위Ｖｇ 및 소스 전위Ｖｓ를 초기화하는 것으로 임계전압보정 동작의 준비를 행하는 임계값 보정 준비 기간 T2이다.
임계값 보정 준비 기간 T2에는, 시각 t1에, 전원 스캐너(105)가, 전원선ＤＳＬ10의 전위를 고전위인 Ｖｃｃ로부터 저전위인 Ｖｓｓ로 전환하고, 시각 t2에, 수평 셀렉터(103)가, 영상신호선ＤＴＬ10의 전위를 신호 전위Ｖｓｉｇ로부터 기준전위Ｖｏｆｓ로 전환한다. 그 다음에, 시각 t3에, 라이트 스캐너(104)가, 주사선ＷＳＬ10의 전위를 고전위로 전환하여, 샘플링용 트랜지스터(31)를 온 시킨다. 이것에 의해, 구동용 트랜지스터(32)의 게이트 전위Ｖｇ가 기준전위Ｖｏｆｓ로 리셋 되고, 소스 전위Ｖｓ가 영상신호선ＤＴＬ10의 저전위Ｖｓｓ로 리셋 된다.
시각 t4로부터 시각 t5까지는, 임계값 보정 동작을 행하는 임계값 보정 기간 T3이다. 임계값 보정 기간 T3에는, 시각 t4에, 전원 스캐너(105)에 의해, 전원선ＤＳＬ10의 전위가 고전위Ｖｃｃ로 전환되고, 임계값전압Ｖｔｈ에 상당하는 전압이, 구동용 트랜지스터(32)의 게이트g과 소스s와의 사이에 접속된 보유 용량(33)에 기록된다.
시각 t5로부터 시각 t7까지의 기록+이동도 보정 준비 기간 T4에는, 주사선ＷＳＬ10의 전위가 고전위로부터 저전위로 일시적으로 전환된다. 동시에, 시각 t7 이전인 시각 t6에, 수평 셀렉터(103)가, 영상신호선ＤＴＬ10의 전위를 기준전위Ｖｏｆｓ로부터 계조에 따른 신호 전위Ｖｓｉｇ로 전환한다.
그리고 시각 t7로부터 시각 t8까지의 기록+이동도 보정 기간 T5에 있어서, 영상신호의 기록과 이동도 보정 동작이 행해진다. 다시 말해, 시각 t7로부터 시각 t8까지의 사이, 주사선W ＳＬ10의 전위가 고전위에 설정되고, 이것에 의해, 영상신호의 신호 전위Ｖｓｉｇ가 임계값전압Ｖｔｈ에 가산되는 형태로 보유 용량(33)에 기록되는 동시에, 이동도 보정용의 전압ΔVμ가 보유 용량(33)에 보유된 전압으로부터 감산된다.
기록+이동도 보정 기간 T5 종료 후의 시각 t8에, 주사선ＷＳＬ10의 전위가 저전위로 설정된다. 그 이후, 발광 기간 T6에, 신호 전압Ｖｓｉｇ에 따른 발광 휘도로 발광 소자(34)가 발광한다. 신호 전압Ｖｓｉｇ는, 임계값전압Ｖｔｈ에 상당하는 전압과 이동도 보정용의 전압ΔVμ에 의해 조정되어 있기 때문에, 발광 소자(34)의 발광 휘도는 구동용 트랜지스터(32)의 임계값전압Ｖｔｈ나 이동도μ의 편차의 영향을 받지 않는다.
이 때, 발광 기간 T6의 초기에 부트스트랩 동작이 이루어진다. 이에 따라, 구동용 트랜지스터(32)의 게이트-소스간 전압Ｖｇｓ=Ｖｓｉｇ+Ｖｔｈ-ΔVμ를 일정하게 유지한 상태에서, 구동용 트랜지스터(32)의 게이트 전위Ｖｇ 및 소스 전위Ｖｓ가 상승한다.
또, 시각 t8로부터 소정 시간 경과 후의 시각 t9에, 영상신호선ＤＴＬ10의 전위가, 신호 전위Ｖｓｉｇ으로부터 기준전위Ｖｏｆｓ로 감소한다. 도 6에 있어서, 시각 t2로부터 시각 t9까지의 기간은 수평기간(1H)에 상당한다.
전술한 것처럼, 화소(101)로서 화소(101c)의 구성을 갖는 ＥＬ패널(100)에서는, 구동용 트랜지스터(32)의 임계값전압Ｖｔｈ나 이동도μ의 편차의 영향을 받지 않고, 발광 소자(34)를 발광시킬 수 있다.
도 7 내지 도 15을 참조하여, 화소(101)(101c)의 동작에 대해서 더욱 상세히 설명한다.
도 7은, 발광 기간 T1의 화소(101)의 상태를 나타내고 있다.
발광 기간 T1에는, 샘플링용 트랜지스터(31)가 오프(주사선ＷＳＬ10의 전위가 저전위), 전원선ＤＳＬ10의 전위가 고전위Ｖｃｃ로 되어 있고, 구동용 트랜지스터(32)가 구동 전류Ｉｄｓ를 발광 소자(34)에 공급하고 있다. 이 때 구동용 트랜지스터(32)는 포화 영역에서 동작하도록 설정되어 있기 때문에, 발광 소자(34)에 흐르는 구동 전류Iｄｓ는, 구동용 트랜지스터(32)의 게이트 소스간 전압Ｖｇｓ에 따라서 식 (1)로 나타내는 값을 취한다.
그리고 임계값 보정 준비 기간 T2의 초기인 시각 t1에, 도 8에 나타내는 것 같이, 전원 스캐너(105)는, 전원선ＤＳＬ10의 전위를 고전위Ｖｃｃ(제1전위)로부터 저전위Ｖｓｓ(제2전위)로 전환한다. 이 때 전원선ＤＳＬ10의 전위Ｖｓｓ가 발광 소자(34)의 임계값전압Ｖｔｈｅｌ과 캐소드 전위Ｖｃａｔ의 합보다도 작으면 (Ｖｓｓ<Ｖｔｈｅｌ+Ｖｃａｔ) 발광 소자(34)는 소광 하고, 구동용 트랜지스터(32)의 전원선ＤＳＬ10과 접속된 측이 소스s가 된다. 또한, 발광 소자(34)의 애노드는 전위Ｖｓｓ에 충전된다.
다음에, 도 9에 나타내는 것 같이, 시각 t2에, 수평 셀렉터(103)가 영상신호선ＤＴＬ10의 전위를 기준전위Ｖｏｆｓ로 한 후, 시각 t3에, 라이트 스캐너(104)가, 주사선ＷＳＬ10의 전위를 고전위로 전환하는 것에 의해, 샘플링용 트랜지스 터(31)를 온 한다. 이것에 의해, 구동용 트랜지스터(32)의 게이트 전위Ｖｇ은 Ｖｏｆｓ가 되고, 게이트 소스간 전압Ｖｇｓ는, Ｖｏｆｓ-Ｖｓｓ의 값을 취한다. 여기에서, 구동용 트랜지스터(32)의 게이트 소스간 전압Ｖｇｓ인 (Ｖｏｆｓ-Ｖｓｓ)은, 다음 임계값 보정 기간 T3에 임계값 보정 동작을 행하기 때문에, 임계값전압Ｖｔｈ보다도 클 (Ｖｏｆｓ-Ｖｓｓ＞Ｖｔｈ) 필요가 있다. 반대로 말하면, (Ｖｏｆｓ-Ｖｓｓ>Ｖｔｈ)의 조건을 충족시키도록, 전위Ｖｏｆｓ 및 Ｖｓｓ가 설정된다.
그리고, 임계값 보정 기간 T3의 초기인 시각 t4에, 도 10에 나타내는 것 같이, 전원 스캐너(105)가 전원선ＤＳＬ10의 전위를 저전위Ｖｓｓ로부터 고전위Ｖｃｃ로 전환한다. 그 결과, 구동용 트랜지스터(32)의 발광 소자(34)의 애노드와 접속되어 있는 측이 소스s가 되고, 도 10에 있어서 일점 쇄선으로 나타낸 것처럼 전류가 흐른다.
여기에서, 발광 소자(34)는 등가적으로 다이오드(34A)와 기생 용량을 Ｃｅｌ로 하는 보유 용량(34B)으로 나타낼 수 있다. 발광 소자(34)의 리크 전류가 구동용 트랜지스터(32)에 흐르는 전류보다도 상당히 작다(Ｖｅｌ≤Ｖｃａｔ+Ｖｔｈｅｌ을 만족시킨다)는 조건 하에서는, 구동용 트랜지스터(32)에 흐르는 전류는 보유 용량(33, 34B)을 충전하기 위해서 사용된다. 발광 소자(34)의 애노드 전위Ｖｅｌ(구동용 트랜지스터(32)의 소스 전위Ｖｓ)은, 도 11에 나타내는 것처럼, 구동용 트랜지스터(32)를 흐르는 전류에 따라 상승한다. 소정 시간 경과 후, 구동용 트랜지스터(32)의 게이트 소스간 전압Ｖｇｓ가 Ｖｔｈ의 값을 취한다. 또한, 이 때의 발광 소자(34)의 애노드 전위Ｖｅｌ은 (Ｖｏｆｓ-Ｖｔｈ)이다. 여기에서, 발광 소자(34) 의 애노드 전위Ｖｅｌ은, 발광 소자(34)의 임계값전압Ｖｔｈｅl과 캐소드 전위Ｖｃａｔ의 합 이하가 되어 있다 (Ｖｅｌ= (Ｖｏｆｓ-Ｖｔｈ)≤(Ｖｃａｔ+Ｖｔｈｅｌ)).
그 후, 시각 t5에, 도 12에 나타내는 것 같이, 주사선ＷＳＬ10의 전위가 고전위로부터 저전위로 전환되어, 샘플링용 트랜지스터(31)가 오프 해서 임계값 보정 동작(임계값 보정 기간 T3)이 완료된다.
계속되는 기록+이동도 보정 준비 기간 T4의 시각 t6에, 수평 셀렉터(103)에 의해, 영상신호선ＤＴＬ10의 전위가, 기준전위Ｖｏｆｓ에서, 계조에 따른 신호 전위Ｖｓｉｇ로 전환된다(도 12). 그 후, 기록+이동도 보정 기간 T5에 들어가고, 도 13에 나타내는 것 같이, 시각 t7에, 주사선ＷＳＬ10의 전위가 고전위로 설정되는 것으로 샘플링용 트랜지스터(31)가 온 하고, 영상신호의 기록과 이동도 보정 동작이 행해진다. 구동용 트랜지스터(32)의 게이트 전위Ｖｇ은, 샘플링용 트랜지스터(31)가 온 하고 있기 때문에 신호 전위Ｖｓｉｇ가 되지만, 샘플링용 트랜지스터(31)에는 전원선ＤＳＬ10로부터의 전류가 흐르기 때문에, 구동용 트랜지스터(32)의 소스 전위Ｖｓ는, 시간과 함께 상승해 간다.
구동용 트랜지스터(32)의 임계값 보정 동작은 이미 완료되어 있다. 따라서, 식 (1)의 우변의 임계값 보정의 항, 즉 (Ｖｓｉｇ-Ｖｏｆｓ)2의 항의 영향은 제거된다. 그 결과, 구동용 트랜지스터(32)가 흘리는 전류Ｉｄｓ는 이동도μ를 반영한 것이 된다. 구체적으로는, 도 14에 나타내는 것 같이, 이동도μ가 클 경우에는, 구동 용 트랜지스터(32)가 흘리는 전류Ｉｄｓ는 커지고, 소스 전위Ｖｓ의 상승도 빠르다. 한편, 이동도μ가 작을 경우에는, 구동용 트랜지스터(32)가 흘리는 전류Ｉｄｓ는 작아지고, 소스 전위Ｖｓ의 상승은 느려진다. 환언하면, 일정 시간 경과 시점에는, 이동도μ가 클 경우에는, 구동용 트랜지스터(32)의 소스 전위Ｖｓ의 상승량△Ｖμ(전위보정 값)은 커지고, 이동도μ가 작을 경우에는, 구동용 트랜지스터(32)의 소스 전위Ｖｓ의 상승량△Ｖμ(전위보정 값)은 작아진다. 이것에 의해, 각 화소(101)의 구동용 트랜지스터(32)의 게이트 소스간 전압Ｖｇｓ의 편차가, 이동도μ를 반영해서 작아지고, 일정 시간 경과 후의 각 화소(101)의 게이트 소스간 전압Ｖｇｓ는, 이동도μ의 편차를 완전히 보정한 전압이 된다.
시각 t8에, 주사선ＷＳＬ10의 전위가 저전위로 설정되는 것으로 샘플링용 트랜지스터(31)가 오프 한다. 이에 따라 기록+이동도 보정 기간 T5가 종료되고, 발광 기간 T6이 시작된다 (도 15).
발광 기간 T6에는, 구동용 트랜지스터(32)의 게이트 소스간 전압Ｖｇｓ는 일정하므로, 구동용 트랜지스터(32)는 일정 전류Ｉｄｓ'을 발광 소자(34)에 공급하고, 발광 소자(34)의 애노드 전위Ｖｅｌ은, 발광 소자(34)에 일정 전류Ｉｄｓ'의 전류가 흐르는 전압Ｖx까지 상승하고, 발광 소자(34)는 발광한다. 구동용 트랜지스터(32)의 소스 전위Ｖｓ가 상승하면, 보유 용량(33)의 부트스트랩 기능에 의해, 구동용 트랜지스터(32)의 게이트 전위Ｖｇ도 연동해서 상승한다.
화소(101c)를 채용한 화소(101)에 있어서도, 발광 소자(34)는, 발광 시간이 길어지면, I-V특성은 변화된다. 그 때문에, 도 15에 나타내는 Ｂ점의 전위도 시간 과 함께 변화된다. 그러나 구동용 트랜지스터(32)의 게이트 소스간 전압Ｖｇｓ는 일정 값으로 유지되어 있으므로, 발광 소자(34)에 흐르는 전류는 변화되지 않는다. 따라서, 발광 소자의 I-V특성이 경시 열화해도, 일정 전류Ｉｄｓ'이 계속해서 흐르므로, 발광 소자(34)의 휘도는 변화하지 않는다.
이상과 같이, 화소(101)(101c)를 구비한 도 5의 ＥＬ패널(100)에 있어서는, 임계값 보정 기능 및 이동도 보정 기능에 의해 각 화소(101)의 임계값전압Ｖｔｈ 및 이동도μ의 차이를 보정할 수 있다. 또한, ＥＬ패널(100)은 발광 소자(34)의 경시 변동(열화)도 보정할 수 있다.
이것에 의해, 도 5의 ＥＬ패널(100)을 채용한 표시장치에서는, 고품위 화질을 얻는 것이 가능하다.
그러나 도 5의 ＥＬ패널(100)의 구성을, 액정 모니터(LCD)의 구성과 비교하면, 액정 모니터에는 전원선ＤＳＬ10에 상당하는 제어선이 없기 때문에, ＥＬ패널(100)은 제어선의 수가 더 많다고 할 수 있다.
따라서, 보다 구성을 간소화하고, 보다 저가격화를 꾀한 ＥＬ패널로서, 도 16의 ＥＬ패널(200)을 나타낸다.
즉, 도 16은, 본 발명을 적용한 ＥＬ패널의 일 실시예의 구성예를 나타낸 블록도다. 도 16에 있어서, 도 1과 대응하는 부분에 대해서는 동일한 부호를 첨부하고, 그 설명을 적당히 생략한다.
도 1의 ＥＬ패널(100)은 각 행의 화소(101)에 대하여 개별적으로 설치된 전원선ＤＳＬ10-1 내지 10-M을 갖는다. 반면에, ＥＬ패널(200)은 모든 화소(101)에 대하여 공통인 전원선ＤＳＬ212를 갖는다. 제1전위로서의 고전위Ｖｃｃ 또는 제2전위로서의 저전위Ｖｓｓ의 전원전압이, 전원공급부(211)로부터 전원선ＤＳＬ212를 통해서, 모든 화소(101)에 일률적으로 공급된다. 다시 말해, 전원공급부(211)는, 화소 어레이부(102)의 모든 화소(101)에 대하여 동일한 전원전압제어를 행한다.
ＥＬ패널(200)의 전원공급부(211) 및 전원선ＤＳＬ212 이외의 구성은, 도 1의 ＥＬ패널(100)과 같다. 단, 화소 어레이부(102)의 각 화소(101)는 화소(101c)의 구성을 갖는다.
다음에, 도 17을 참조하여, ＥＬ패널(200)에서 기본이 되는 구동 제어 방식 (이하, 기본구동 제어 방식이라고 한다)에 대해서 설명한다. 도 17은, 전원선ＤＳＬ212를 통해서 전원공급부(211)로부터 모든 화소(101)에 전원전압이 공급되는 타이밍과, 각 행의 화소(101)의 발광 타이밍을 나타내고 있다.
도 17에 있어서, 시각 t21로부터 시각 t34까지의 기간이 1매의 영상을 표시하기 위한 단위시간 (이하, 1필드 기간(1F)이라고 한다)이며, 그 중의 시각 t21로부터 시각 t25까지의 기간이 전 화소가 공통으로 제어되는 기간 (이하, 전 화소 공통 기간이라고 한다)이다. 또한, 시각 t25로부터 시각 t34까지의 기간은 전 화소(101)에 대하여 선 순차로 주사를 행하는 선 순차 주사 기간이다.
우선, 전 화소 공통 기간의 시각 t21에 있어서, 전원공급부(211)는, 전원선ＤＳＬ212에 공급하는 전위를 고전위Ｖｃｃ에서 저전위Ｖｓｓ로 전환한다. 이 때, 시각 t21에 있어서는, 주사선ＷＳＬ10-1 내지 10-M의 각 전위 및 영상신호선ＤＴＬ10-1 내지 10-N의 각 전위는, 저전위측으로 설정되어 있다.
그리고 시각 t22에, 라이트 스캐너(104)가 주사선ＷＳＬ10-1 내지 10-M을 동시에 고전위로 전환한다. 이것에 의해, 도 9를 참조해서 설명한 것 같이, 구동용 트랜지스터(32)의 게이트 전위Ｖｇ는 Ｖｏｆｓ가 되고, 소스 전위Ｖs는 Ｖｓｓ가 된다. 그 결과, 게이트 소스간 전압Ｖｇｓ가 구동용 트랜지스터(32)의 임계값전압Ｖｔｈ보다도 큰 Ｖｏｆｓ-Ｖｓｓ(>Ｖｔｈ)의 값을 취하게 되고, 임계값 보정을 행하기 전의 임계값 보정 준비 동작이 행해진다. 따라서, 시각 t22로부터 시각 t23까지는 임계값 보정 준비 기간이다.
임계값 보정의 준비가 완료되면, 시각 t23에, 전원공급부(211)가 전원선ＤＳＬ212에 공급하는 전위를 저전위Ｖｓｓ에서 고전위Ｖｃｃ로 전환하는 것에 의해, 전 화소(101)에서 동시에 임계값 보정 동작이 개시된다. 다시 말해, 도 10을 참조해서 설명한 것 같이, 발광 소자(34)의 애노드 전위Ｖｅｌ(구동용 트랜지스터(32)의 소스 전위)이, 구동용 트랜지스터(32)를 흐르는 전류에 따라 상승하고, 소정 시간 후에는 (Ｖｏｆｓ-Ｖｔｈ)과 동일해 진다. 시각 t24에는, 주사선ＷＳＬ10-1 내지 10-M이 라이트 스캐너(104)에 의해 일제히 저전위로 전환되어, 임계값 보정 동작이 종료된다.
그리고 시각 t25로부터, 화소(101)에 대하여 선 순차로 영상신호를 기록하는 선 순차 주사 기간이 시작된다.
즉, 시각 t25로부터 시각 t30까지의 기간에, 영상신호선ＤＴＬ10-1 내지 10-N의 각각의 전위가 계조에 따른 신호 전위Ｖｓｉｇ로 설정되고, 그동안에, 라이트 스캐너(104)는, 주사선ＷＳＬ10-1 내지 10-M에 대하여 순차로(선 순차로), 공급하 는 전위를 Ｔｓ시간만큼 고전위로 전환한다. Ｔｓ시간만큼 고전위로 전환된 행의 화소(101)의 발광 소자(34)는 발광한다.
이 때, 주사선ＷＳＬ10의 전위가 고전위로 설정되는 동안에는, 도 13을 참조해서 설명한 것 같이, 구동용 트랜지스터(32)의 소스 전위Ｖｓ도 상승해 가므로, 영상신호의 기록과 함께 이동도 보정도 행해진다.
Ｍ번째 행의 주사선ＷＳＬ10-M에 대한 고전위의 전원전압의 공급이 종료되면, 시각 t30에, 영상신호선ＤＴＬ10-1 내지 10-N 각각의 전위가 일제히 기준전위Ｖｏｆｓ로 전환된다.
그리고 기준전위Ｖｏｆｓ가 영상신호선ＤＴＬ10-1 내지 10-N의 각각에 대하여 공급되어 있는 상태에서, 시각 t31로부터, 라이트 스캐너(104)는, 주사선ＷＳＬ10-1 내지 10-M에 대하여 순차로(선 순차로), Ｔｓ시간만큼 고전위로 전환한다. Ｔｓ시간만큼 고전위로 전환된 행의 화소(101)에서는, 구동용 트랜지스터(32)의 게이트g에 기준전위Ｖｏｆｓ가 공급되는 것이 되고, 구동용 트랜지스터(32)의 게이트 소스간 전압Ｖｇｓ가 임계값전압Ｖｔｈ 이하가 되고, 발광 소자(34)가 소광 한다. 여기에서, 발광 소자(34)를 소광시키기 위해서는, 구동용 트랜지스터(32)의 게이트g에 공급하는 전위는, 반드시 기준전위Ｖｏｆｓ일 필요는 없고, 발광 소자(34)의 캐소드 전위Ｖｃａｔ와 발광 소자(34)의 임계값전압Ｖｔｈｅｌ, 및 구동용 트랜지스터(32)의 임계값전압Ｖｔｈ의 합(Ｖｃａｔ+Ｖｔｈｅｌ+Ｖｔｈ) 이하이면 좋지만, 임계값 보정의 기준전위Ｖｏｆｓ로 동일하게 하는 것으로, 제어를 간단히 할 수 있다.
기본제어 방식에 있어서는, 기준전위Ｖｏｆｓ가 영상신호선ＤＴＬ10에 공급되는 상태에서 샘플링용 트랜지스터(31)를 온 하는 것으로 발광 소자(34)를 소광 시켜, 각 행의 발광 기간을 제어하고 있다. 따라서, 발광 기간은, 신호 전위Ｖｓｉｇ가 영상신호선ＤＴＬ10에 공급되고 있는 상태에 있어서의 샘플링용 트랜지스터(31)의 오프로부터, 기준전위Ｖｏｆｓ가 영상신호선ＤＴＬ10에 공급되고 있는 상태에 있어서의 샘플링용 트랜지스터(31)의 온까지다. 이 때, 발광 기간은 각 행에서 동일할 필요가 있다. 따라서 마지막 행인 Ｍ번째 행의 영상신호의 기록은, 1필드 기간의 종료시로부터 발광 기간만큼 이전에 행해질 필요가 있다.
이상과 같이, 전원 라인인 전원선ＤＳＬ212를 전 화소 공통으로 하고, 전 화소 공통 기간 내에, 임계값 보정 준비 동작과 임계값 보정 동작을 전 화소에서 동시에(일제히) 행하는 것에 의해, ＥＬ패널(200)의 회로를 간소화하고, 전원제어를 쉽게 하는 것이 가능해 지므로, 패널 전체의 가격을 저감시키는 것이 가능해 진다.
이 때 도 17을 참조해서 설명한 기본구동 제어 방식에서는, 임계값 보정 기간이 종료된 후 각 행의 화소(101)가 발광을 시작할 때까지의 기간이 각 행 사이에서 다르다. 임계값 보정 기간이 종료된 후 각 행의 화소(101)가 발광을 시작할 때까지의 기간에는, 엄밀히 말하면, 구동용 트랜지스터(32)의 리크 전류, 발광 소자(34)의 리크 전류, 및 샘플링용 트랜지스터(31)의 리크 전류가 존재한다. 그 결과, 임계값 보정 기간이 종료된 후의, 그들 리크 전류에 의해, 구동용 트랜지스터(32)의 게이트 전위Ｖｇ 및 소스 전위Ｖｓ가 변화된다. 구체적으로는, 구동용 트랜지스터(32)의 소스 전위Ｖｓ는, 구동용 트랜지스터(32)의 리크 전류에 의해 전원 선ＤＳＬ212의 전위Ｖｃｃ의 방향으로, 발광 소자(34)의 리크 전류에 의해 캐소드 전위Ｖｃａｔ의 방향으로 변화(상승)한다. 구동용 트랜지스터(32)의 게이트 전위Ｖｇ도 소스 전위Ｖｓ의 변화에 따라 변화(상승)한다.
여기에서, 구동용 트랜지스터(32)의 게이트 전위Ｖｇ 및 소스 전위Ｖｓ의 상승량을 △Ｖ라고 한다. 또한, 샘플링용 트랜지스터(31)의 리크 전류에 의한 전위 변화량을 △Ｖ2라고 하면, 그 전위 변화량△Ｖ에 대응하는 구동용 트랜지스터(32)의 소스 전위Ｖｓ의 변화량은 g△Ｖ2라고 나타낼 수 있다. 계수g는, 보유 용량(33)의 용량, 구동용 트랜지스터(32)의 게이트 소스간 용량, 및 발광 소자(34)의 기생 용량에 의해 결정된다.
이제 전위 변화량△Ｖ와 △Ｖ2가 모두 양의 값이라고 하면, 영상신호 기록 직전에 있어서의 구동용 트랜지스터(32)의 게이트 전위Ｖｇ는 (Ｖｏｆｓ+△Ｖ+△Ｖ2)로 나타낼 수 있고, 소스 전위Ｖｓ는 (Ｖｏｆｓ-Ｖｔｈ+△Ｖ+g△Ｖ2)로 나타낼 수 있다. 이들 전위 변화량△Ｖ와 △Ｖ2는, 각 화소(101)에 의한 리크 전류의 편차의 영향을 크게 받으므로, 화소(101)마다 다르다. 따라서, ＥＬ패널(200)로서는 불균일이나 셰이딩과 같은 화질 불량을 야기하는 원인이 된다.
따라서, ＥＬ패널(200)에서는, 리크 전류에 의한 전위 변화를 방지하기 위해서, 도 18에 나타낸 구동 제어 방식 (이하, 제1의 구동 제어 방식이라고 한다)을 채용할 수 있다.
도 18의 시각 t41로부터 시각 t53까지의 1필드 기간(1F) 중, 시각 t41로부터 시각 t44까지의 동작은, 도 17의 시각 t21로부터 시각 t24의 동작과 같다. 다시 말 해, 시각 t41로부터 시각 t44의 기간에는, ＥＬ패널(200)의 전 화소에 대하여 동시에 임계값 보정 준비 동작과 임계값 보정 동작이 행해진다.
그리고 시각 t44 이후에는, 영상신호선ＤＴＬ10-1 내지 10-N 각각의 전위가 기준전위Ｖｏｆｓ보다 높은 제2기준전위Ｖｏｆｓ2로 설정되고, 분할 임계값 보정 동작과 신호 전위Ｖｓｉｇ에서의 영상신호의 기록이 선 순차로 행해진다.
구체적으로는, 시각 t44보다 이후인 시각 t45에, 영상신호선ＤＴＬ10-1 내지 10-N 각각의 전위가 일제히 제2기준전위Ｖｏｆｓ2로 전환되고, 그 후, 1번째 행의 화소(101)에 대한 분할 임계값 보정 동작과 영상신호의 기록이 행해진다.
즉, 영상신호선ＤＴＬ10-1 내지 10-N의 전위가 제2기준전위Ｖｏｆｓ2인 상태에서, 시각 t46로부터의 Ｔｖ시간, 시각 t47로부터의 Ｔｖ시간, 및, 시각 t48로부터의 Ｔｖ시간의 3회, 주사선ＷＳＬ10-1의 전위가 고전위로 전환된다. 그 다음에, 영상신호선 ＤＴＬ10-1 내지 10-N의 전위가 계조에 따른 신호 전위Ｖｓｉｇ로 소정 시간 설정된다. 이 기간 동안에, 주사선ＷＳＬ10-1의 전위가 Ｔｓ2시간 동안 고전위로 전환되고, 1번째 행의 화소(101)에 신호 전위Ｖｓｉｇ의 영상신호가 기록된다. 신호 전위Ｖｓｉｇ의 영상신호가 기록된 후의 화소(101)는 발광한다.
2번째 행으로부터 Ｍ번째 행에 대하여도 같은 타이밍으로, 3회의 분할 임계값 보정 동작과 영상신호의 기록이 순차 행해진다. 이 때, 도 18에서는, 분할 임계값 보정을 위한 샘플링용 트랜지스터(31)의 온 상태를 검게 칠해서 나타내고 있다.
Ｍ번째 행의 영상신호의 기록 종료 후의 시각 t52에는, 영상신호선ＤＴＬ10- 1 내지 10-N의 전위가 기준전위Ｖｏｆｓ로 전환되고, 이하, 도 17에 있어서의 경우와 같이, 발광 기간이 동일한 기간이 되도록 순차 샘플링용 트랜지스터(31)를 온 하는 것으로, 발광 소자(34)가 소광 한다.
발광 소자(34)를 소광 시키기 위해서는, 도 17을 참조해서 설명한 것 같이, 구동용 트랜지스터(32)의 게이트g에 공급하는 전위는, 반드시 기준전위Ｖｏｆｓ일 필요는 없고, 발광 소자(34)의 캐소드 전위Ｖｃａｔ와 발광 소자(34)의 임계값전압Ｖｔｈｅｌ, 및 구동용 트랜지스터(32)의 임계값전압Ｖｔｈ의 합(Ｖｃａｔ+Ｖｔｈｅｌ+Ｖｔｈ) 이하이면 된다. 또는, 구동용 트랜지스터(32)의 게이트g에 공급하는 전위를, 발광 휘도를 반영한 역 바이어스 전위로 할 수도 있다.
도 19를 참조하여, M행N번째 열의 화소(101)-(N,M)에 주목하여, 제1의 구동 제어 방식에 있어서의, 화소(101)-(N,M)의 구동용 트랜지스터(32)의 게이트 전위Ｖｇ 및 소스 전위Ｖｓ의 변화에 대해서 자세하게 설명한다.
시각 t42로부터 시각 t43까지의 기간은 전 화소에 대하여 일제히 행하여지는 임계값 보정 준비 기간이다. 시각 t43으로부터 시각 t44까지의 기간은 전 화소에 대하여 일제히 행하여지는 임계값 보정 기간이다.
임계값 보정 준비 기간에는, 샘플링용 트랜지스터(31)의 온에 의해 구동용 트랜지스터(32)의 게이트 전위Ｖｇ가 영상신호선ＤＴＬ10-n의 전위인 기준전위Ｖｏｆｓ까지 상승한다. 임계값 보정 기간에는, 전원선ＤＳＬ이 고전위Ｖｃｃ이 되는 것으로, 구동용 트랜지스터(32)의 게이트 소스간 전압Ｖｇｓ가 임계값전압Ｖｔｈ가 되는 데까지 소스 전위 Ｖｓ가 상승한다.
시각 t45에 영상신호선ＤＴＬ10-n의 전위가 제2기준전위Ｖｏｆｓ2로 전환된 후, 지금 주목하고 있는 화소(101)-(N,M)에 대한 분할 임계값 보정이 실행되는 시각 t61까지의 동안, 구동용 트랜지스터(32), 발광 소자(34), 및 샘플링용 트랜지스터(31)의 리크 전류에 의해, 구동용 트랜지스터(32)의 게이트 전위Ｖｇ 및 소스 전위Ｖｓ는 상승한다. 구동용 트랜지스터(32)의 게이트 전위Ｖｇ의 상승량은, 상술한 것 같이 (△Ｖ+△Ｖ2)이다. 이 때, 구동용 트랜지스터(32)의 소스 전위Ｖｓ는, 캐소드 전위Ｖｃａｔ 이하인 것으로 한다.
시각 t61로부터의 Ｔｖ시간, 라이트 스캐너(104)에 의해 샘플링용 트랜지스터(31)가 온 된다. 제2기준전위Ｖｏｆｓ2는 구동용 트랜지스터(32)의 상승 후의 게이트 전위Ｖｇ=(Ｖｏｆｓ+△Ｖ+△Ｖ2)보다도 크게 설정되어 있고, 이것에 의해, 구동용 트랜지스터(32)의 게이트 소스간 전압Ｖｇｓ는 임계값전압Ｖｔｈ 이상이 되고, 임계값 보정 동작이 개시된다. 바꾸어 말하면, 임계값 보정 동작을 다시 개시시키기 위해서, 제2기준전위Ｖｏｆs2는 구동용 트랜지스터(32)의 상승 후의 게이트 전위Ｖｇ=전위(Ｖｏｆｓ+△Ｖ+△Ｖ2)보다도 크게 설정할 필요가 있다. 또한, 도 10을 참조해서 설명한 것 같이, 구동용 트랜지스터(32)에 흐르는 전류가 보유 용량(33)을 충전하기 위해서 사용되기 위해서는, (Ｖｅｌ≤Ｖｃａｔ+Ｖｔｈｅｌ)의 조건을 충족시킬 필요도 있다.
시각 t61로부터 Ｔｖ시간의 제1의 분할 임계값 보정 기간이 종료된 후, 시각 t63까지의 소정 시간, 샘플링용 트랜지스터(31)는 오프 된다.
시각 t63로부터 시각 t67까지의 사이에, 같은 샘플링용 트랜지스터(31)의 온 및 오프가 2회 되풀이되고, 2회의 분할 임계값 보정 동작이 실행된다. 3회째의 분할 임계값 보정 동작 종료 후의 시각 t66에는, 구동용 트랜지스터(32)의 게이트 전위Ｖｇ는 Ｖｏｆｓ2가 되어 있고, 소스 전위Ｖｓ는 (Ｖｏｆｓ2-Ｖｔｈ), 게이트 소스간 전압Ｖｇｓ는 Ｖｔｈ가 된다.
그 후, 영상신호선ＤＴＬ10-n의 전위가 계조에 따른 신호 전위Ｖｓｉｇ로 전환된 후 소정 시간 경과 후의 시각 t67로부터 Ｔｓ2시간, 라이트 스캐너(104)에 의해 샘플링용 트랜지스터(31)가 다시 온 되어, 영상신호의 기록과 이동도 보정 동작이 행해진다. 그리고, 시각 t68에, 샘플링용 트랜지스터(31)가 오프 되어, 화소(101)-(N,M)은 발광을 시작한다.
이상과 같이, 영상신호의 기록의 직전에 임계값 보정을 행하는 것에 의해, 임계값 보정 동작을 행한 후 영상신호의 기록을 행할 때까지의 시간을 짧게 할 수 있다. 이것에 의해, 구동용 트랜지스터(32), 발광 소자(34), 및 샘플링용 트랜지스터(31)의 리크 전류를 억제할 수 있으므로, 각 화소(101)의 리크 전류의 편차에 의해 발생하는 화질 불균일이 없는 균일한 화상을 표시를 얻을 수 있다.
또, 임계값 보정 동작을 행한 후 영상신호의 기록을 행할 때까지의 시간을 각 행에서 일정하게 할 수 있으므로, 셰이딩 등의 화질열화가 없는 균일한 화상을 표시할 수 있다.
즉, 도 18 및 도 19을 참조해서 설명한 제1의 구동 제어 방식에 따르면, 화질을 향상시킬 수 있다.
다음에, 도 20을 참조하여, ＥＬ패널(200)이 행하는 제2의 구동 제어 방식에 대해서 설명한다.
도 20에 있어서, 도 18과 대응하는 부분에 대해서는 동일한 부호를 첨부하고, 그 설명은 적당히 생략한다.
도 20에서는, 시각 t43 이후의 시각 t43'로부터 시각 t44까지의 Ｔｕ시간, 영상신호선ＤＴＬ10의 전위가 기준전위Ｖｏｆｓ로부터 제3기준전위Ｖｉｎｉ로 설정되어 있다.
구동용 트랜지스터(32), 발광 소자(34), 및 샘플링용 트랜지스터(31)의 리크 전류를 될 수 있는 한 작게 하는 것을 고려하면, 용량C, 전압V, 전류i, 및 시각 t에는 ＣＶ=ｉｔ의 관계가 있기 때문에, 구동용 트랜지스터(32)의 게이트 소스간 전압Ｖｇs를 작게 하는 것으로 구동용 트랜지스터(32)에 흐르는 전류(리크 전류)도 작게 할 수 있다. 따라서, 제2의 구동 제어 방식에서는, 구동용 트랜지스터(32)의 게이트 전위Ｖｇ에 제2기준전위Ｖｏｆｓ를 주기 전에 제3기준전위Ｖｉｎｉ가 주어진다.
그 결과, 구동용 트랜지스터(32)의 게이트 소스간 전압Ｖｇｓ를 작게 할 수 있고, 리크 전류가 작아지므로, 구동용 트랜지스터(32)의 게이트 전위Ｖｇ의 상승량 (△Ｖ+△Ｖ2)은, 도 19를 참조해서 설명한 제1의 구동 제어 방식에 있어서의 경우보다도 작아진다. 이것에 의해, 구동용 트랜지스터(32)의 상승 후의 게이트 전위Ｖｇ=전위(Ｖｏｆｓ+△Ｖ+△Ｖ2)보다도 크게 설정할 필요가 있는 제2기준전위는, 제1의 구동 제어 방식의 Ｖｏｆｓ2보다도 작은 Ｖｏｆｓ2'로 충분하다. 바꾸어 말 하면, 기준전위Ｖｏｆｓ보다도 낮은 제3기준전위Ｖｉｎｉ를 주는 것에 의해, 도 20에 나타내는 것 같이, 제2기준전위Ｖｏｆｓ2'을 제1의 구동 제어 방식의 제2기준전위Ｖｏｆｓ2보다도 낮게 할 수 있다.
도 21은, 제1의 구동 제어 방식의 때의 도 19에 대응하는, 제2의 구동 제어 방식에 있어서의 화소(101)-(N,M)의 구동용 트랜지스터(32)의 게이트 전위Ｖｇ 및 소스 전위 Ｖｓ의 변화를 나타내는 도다.
도 21을 참조해서 알 수 있는 것 같이, 각 행의 분할 임계값 보정이 개시되는 시각 t61까지의 구동용 트랜지스터(32)의 게이트 전위의 상승량 (△Ｖ+△Ｖ2)은, 도 21의 제2의 구동 제어 방식에 있어서의 경우 쪽이, 도 19의 제1의 구동 제어 방식에 있어서의 경우와 비교해서 작아져 있다. 또한, 상술한 것 같이, 시각 t45에 영상신호선ＤＴＬ10-n에 주어지는 제2기준전위도 Ｖｏｆｓ2보다도 낮은 Ｖｏｆｓ2'이 되어 있다 (일점쇄선의 제2기준전위Ｖｏｆｓ2는 비교를 위해 도시하고 있다).
제2의 구동 제어 방식에 따르면, 제1의 구동 제어 방식과 같이, 영상신호의 기록 직전에 임계값 보정을 행하는 것에 의해, 임계값 보정 동작을 행한 후 영상신호의 기록을 행할 때까지의 시간을 짧게 할 수 있으므로, 구동용 트랜지스터(32), 발광 소자(34), 및 샘플링용 트랜지스터(31)의 리크 전류를 억제할 수 있고, 각 화소(101)의 리크 전류의 편차에 의해 발생하는 화질 불균일이 없는 균일한 화상의 표시를 얻을 수 있다.
또, 임계값 보정 동작을 행한 후 영상신호의 기록을 행할 때까지의 시간을 각 행에서 일정하게 할 수 있으므로, 셰이딩 등의 화질열화의 없는 균일한 화상을 표시할 수 있다.
또한 제2의 구동 제어 방식에 따르면, 제2기준전위Ｖｏｆｓ2'을 제1의 구동 제어 방식의 Ｖｏｆｓ2보다도 낮게 할 수 있다.
상술한 제1 및 제2의 구동 제어 방식에서는, 각 행의 분할 임계값 보정을 행하기 전에, 영상신호선ＤＴＬ10의 전위를 기준전위Ｖｏｆｓ로부터 제2기준전위Ｖｏｆｓ 또는 Ｖｏｆｓ'로 전환했다. 그러나 영상신호의 기록 직전에 임계값 보정을 행하는 것에 의해, 임계값 보정 동작을 행한 후 영상신호의 기록을 행할 때까지의 시간을 짧게 하고, 임계값 보정 동작을 행한 후 영상신호의 기록을 행할 때까지의 시간을 각 행에서 일정하게 하는 점에서는, 도 22에 나타내는 것 같이, 영상신호선ＤＴＬ10의 전위를 기준전위Ｖｏｆｓ로 한 상태에서, 각 행의 선 순차 분할 임계값 보정 및 신호 기록을 행하는 방식 (제3의 구동 제어 방식)으로 하는 것에 의해서도, 화질 불균일 등을 방지하고, 화질을 향상시키는 것이 가능하다.
상술한 제1 내지 제3의 구동 제어 방식에서는, 각 행에 있어서의 분할 임계값 보정 동작을 3회 행하는 예에 대해서 설명했다. 그러나 적어도 1회 이상 행하면 된다.
또, 상술한 예에서는, 처음의 임계값 보정을 화소 어레이부(102)의 전 화소 (모든 행)에 대하여 행하는 예에 대해서 설명했지만, 2행 이상의 단위로 순차 임계값 보정을 행하도록 해도 좋다. 이 경우, 전원공급부(211)와 전원선ＤＳＬ212는, 처음의 임계값 보정을 행하는 단위인 복수 행 단위로 제어를 가능하게 하도록 구성 된다.
본 발명의 실시예는, 상술한 실시예에 한정되지 않고, 본 발명의 요지를 일탈하지 않는 범위에서 여러 가지 변경이 가능하다.
본 출원은 2008년 6월 18일에 일본 특허청에 출원된 일본 우선권 특허 JP 2008-159364에 관한 주제를 포함하며, 그 모든 내용은 여기에 참조에 의해 포함된다.
도 1은 기본이 되는 ＥＬ패널의 구성예를 나타낸 블록도다.
도 2는 종래의 화소의 구성예를 나타낸 블록도다.
도 3은 유기ＥＬ소자의 I-V 특성을 나타내는 도다.
도 4는 종래의 화소의 구성예를 나타낸 블록도다.
도 5는 본 발명을 적용한 ＥＬ패널에 채용하는 화소의 구성예를 나타낸 블록도다.
도 6은 도 5의 화소의 동작을 설명하는 타이밍 차트다.
도 7은 도 5의 화소의 동작에 대해서 상세히 설명하는 도다.
도 8은 도 5의 화소의 동작에 대해서 상세히 설명하는 도다.
도 9는 도 5의 화소의 동작에 대해서 상세히 설명하는 도다.
도 10은 도 5의 화소의 동작에 대해서 상세히 설명하는 도다.
도 11은 도 5의 화소의 동작에 대해서 상세히 설명하는 도다.
도 12는 도 5의 화소의 동작에 대해서 상세히 설명하는 도다.
도 13은 도 5의 화소의 동작에 대해서 상세히 설명하는 도다.
도 14는 도 5의 화소의 동작에 대해서 상세히 설명하는 도다.
도 15는 도 5의 화소의 동작에 대해서 상세히 설명하는 도다.
도 16은 본 발명을 적용한 ＥＬ패널의 일 실시예의 구성예를 나타낸 블록도다.
도 17은 도 16의 ＥＬ패널에 의한 기본구동 제어 방식을 설명하는 타이밍 차 트다.
도 18은 도 16의 ＥＬ패널에 의한 제1의 구동 제어 방식을 설명하는 타이밍 차트다.
도 19는 제1의 구동 제어 방식에 의한 구동용 트랜지스터의 게이트 전위 및 소스 전위의 변화에 대해서 설명하는 도다.
도 20은 도 16의 ＥＬ패널에 의한 제2의 구동 제어 방식을 설명하는 타이밍 차트다.
도 21은 제2의 구동 제어 방식에 의한 구동용 트랜지스터의 게이트 전위 및 소스 전위의 변화에 대해서 설명하는 도다.
도 22는 도 16의 ＥＬ패널에 의한 제3의 구동 제어 방식을 설명하는 타이밍 차트다.

Claims (7)

  1. 구동 전류에 따라 발광하는 발광 소자와, 영상신호를 샘플링하는 샘플링용 트랜지스터와, 상기 구동 전류를 상기 발광 소자에 공급하는 구동용 트랜지스터와, 소정의 전위를 보유하는 보유 용량을 각각 구비하는, 행렬형으로 배치된 화소회로들과,
    상기 화소회로들에 공급하는 전원전압을, 2행 이상의 상기 화소회로들에 대하여 동시에 제어하는 전원공급 수단을 구비한 패널로서,
    임계값 보정 준비 동작과 제1의 임계값 보정 동작은, 상기 전원공급 수단이 제어하는 단위의 2행 이상의 상기 화소회로에 대하여 동시에 행하고,
    각 행의 상기 화소회로들에 대하여 선 순차로 제2의 임계값 보정 동작을 1회 이상 행하는 것을 특징으로 하는 패널.
  2. 제 1항에 있어서,
    영상신호에 대응하는 전위인 신호 전위를 상기 화소회로들에 공급하는 영상신호 공급 수단을 더 구비하고,
    상기 영상신호 공급 수단은, 상기 제2의 임계값 보정 동작이 행하여질 때, 상기 제1의 임계값 보정 동작시에 상기 화소회로에 공급한 기준전위보다도 높은 전위를 공급할 수 있는 것을 특징으로 하는 패널.
  3. 제 1항에 있어서,
    영상신호에 대응하는 전위인 신호 전위를 상기 화소회로들에 공급하는 영상신호 공급 수단을 더 구비하고,
    상기 영상신호 공급 수단은, 상기 제1의 임계값 보정 동작 종료 후의 소정 시간 동안에, 상기 제1의 임계값 보정 동작시에 상기 화소회로들에 공급한 기준전위보다도 낮은 전위를 공급할 수 있는 것을 특징으로 하는 패널.
  4. 제 1항에 있어서,
    상기 화소회로들의 상기 샘플링용 트랜지스터를 온 또는 오프 하는 주사 제어 수단을 더 구비하고,
    상기 주사 제어 수단이 상기 화소회로들의 상기 샘플링용 트랜지스터를 온 또는 오프 함으로써, 상기 발광 소자의 발광 기간이 제어되는 것을 특징으로 하는 패널.
  5. 제 4항에 있어서,
    상기 주사 제어 수단이 상기 발광 소자를 소광 시키기 위해서 상기 샘플링용 트랜지스터를 온 할 때 상기 구동용 트랜지스터의 게이트에 공급되는 전위는, 상기 발광 소자의 캐소드 전위와 임계값전압, 및 구동용 트랜지스터의 임계값전압의 합 이하인 것을 특징으로 하는 패널.
  6. 제 4항에 있어서,
    상기 주사 제어 수단이 상기 발광 소자를 소광시키기 위해서 상기 샘플링용 트랜지스터를 온 할 때 상기 구동용 트랜지스터의 게이트에 공급되는 전위는, 임계값 보정을 위한 기준전위와 동일한 것을 특징으로 하는 패널.
  7. 구동 전류에 따라 발광하는 발광 소자와, 영상신호를 샘플링하는 샘플링용 트랜지스터와, 상기 구동 전류를 상기 발광 소자에 공급하는 구동용 트랜지스터와, 소정의 전위를 보유하는 보유 용량을 각각 구비하는, 행렬형으로 배치된 화소회로들을 포함하고,
    상기 화소회로들에 공급하는 전원전압을, 2행 이상의 상기 화소회로들에 대하여 동시에 제어하는 전원공급 수단을 더 포함한 패널의 구동 제어 방법으로서,
    상기 구동 제어 방법은,
    임계값 보정 준비 동작과 제1의 임계값 보정 동작을, 2행 이상의 상기 모든 화소회로들에 대하여 동시에 행하는 스텝과,
    그 후, 각 행의 상기 화소회로들에 대하여 선 순차로 제2의 임계값 보정 동작을 1회 이상 행하는 스텝을 포함하는 것을 특징으로 하는 구동 제어 방법.
KR1020090048422A 2008-06-18 2009-06-02 패널 및 구동 제어 방법 KR101564986B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008159364A JP2010002498A (ja) 2008-06-18 2008-06-18 パネルおよび駆動制御方法
JPJP-P-2008-159364 2008-06-18

Publications (2)

Publication Number Publication Date
KR20090131639A true KR20090131639A (ko) 2009-12-29
KR101564986B1 KR101564986B1 (ko) 2015-11-02

Family

ID=41430699

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090048422A KR101564986B1 (ko) 2008-06-18 2009-06-02 패널 및 구동 제어 방법

Country Status (5)

Country Link
US (1) US8477087B2 (ko)
JP (1) JP2010002498A (ko)
KR (1) KR101564986B1 (ko)
CN (1) CN101609643B (ko)
TW (1) TWI417838B (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4293262B2 (ja) * 2007-04-09 2009-07-08 ソニー株式会社 表示装置、表示装置の駆動方法および電子機器
JP2010002495A (ja) * 2008-06-18 2010-01-07 Sony Corp パネルおよび駆動制御方法
JP2011090241A (ja) * 2009-10-26 2011-05-06 Sony Corp 表示装置、及び、表示装置の駆動方法
JP2011142236A (ja) 2010-01-08 2011-07-21 Mitsuboshi Diamond Industrial Co Ltd 薄膜太陽電池用の溝加工ツール及びその角度規制構造
JP2011145531A (ja) * 2010-01-15 2011-07-28 Sony Corp 表示装置およびその駆動方法ならびに電子機器
CN103975380B (zh) * 2011-12-09 2017-08-15 株式会社日本有机雷特显示器 显示设备、显示面板及其驱动方法以及电子设备
JP5891493B2 (ja) * 2012-03-16 2016-03-23 株式会社Ｊｏｌｅｄ 表示パネルおよびその駆動方法、表示装置ならびに電子機器
KR102008469B1 (ko) * 2013-02-27 2019-08-08 삼성디스플레이 주식회사 표시 장치의 검사 장치, 방법 및 컴퓨터 판독 가능한 기록 매체
JP2016177280A (ja) * 2015-03-18 2016-10-06 株式会社半導体エネルギー研究所 表示装置および電子機器、並びに表示装置の駆動方法
CN113075825B (zh) 2021-03-16 2022-05-17 Tcl华星光电技术有限公司 阵列基板及显示面板
CN116798345B (zh) * 2023-06-30 2024-05-17 惠科股份有限公司 像素驱动电路、驱动方法和显示装置

Family Cites Families (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5261010A (en) * 1991-09-27 1993-11-09 Hughes Aircraft Comany Automatic mask threshold
JP4092857B2 (ja) * 1999-06-17 2008-05-28 ソニー株式会社 画像表示装置
AU2002314496A1 (en) * 2001-06-20 2003-01-02 Citala Ltd. Thin planar switches and their applications
US7054474B1 (en) * 2001-07-25 2006-05-30 3D Sharp, Inc. Image noise reduction
JP3956347B2 (ja) 2002-02-26 2007-08-08 インターナショナル・ビジネス・マシーンズ・コーポレーション ディスプレイ装置
JP3613253B2 (ja) 2002-03-14 2005-01-26 日本電気株式会社 電流制御素子の駆動回路及び画像表示装置
US7109952B2 (en) 2002-06-11 2006-09-19 Samsung Sdi Co., Ltd. Light emitting display, light emitting display panel, and driving method thereof
JP2004093682A (ja) 2002-08-29 2004-03-25 Toshiba Matsushita Display Technology Co Ltd Ｅｌ表示パネル、ｅｌ表示パネルの駆動方法、ｅｌ表示装置の駆動回路およびｅｌ表示装置
JP4144462B2 (ja) * 2002-08-30 2008-09-03 セイコーエプソン株式会社 電気光学装置及び電子機器
JP3832415B2 (ja) 2002-10-11 2006-10-11 ソニー株式会社 アクティブマトリクス型表示装置
JP4571375B2 (ja) * 2003-02-19 2010-10-27 東北パイオニア株式会社 アクティブ駆動型発光表示装置およびその駆動制御方法
KR100560780B1 (ko) * 2003-07-07 2006-03-13 삼성에스디아이 주식회사 유기전계 발광표시장치의 화소회로 및 그의 구동방법
GB0328584D0 (en) * 2003-12-10 2004-01-14 Koninkl Philips Electronics Nv Video data signal correction
JP4945063B2 (ja) * 2004-03-15 2012-06-06 東芝モバイルディスプレイ株式会社 アクティブマトリクス型表示装置
JP4855652B2 (ja) * 2004-05-17 2012-01-18 グローバル・オーエルイーディー・テクノロジー・リミテッド・ライアビリティ・カンパニー 表示装置
US8378930B2 (en) * 2004-05-28 2013-02-19 Sony Corporation Pixel circuit and display device having symmetric pixel circuits and shared voltage lines
JP4103850B2 (ja) * 2004-06-02 2008-06-18 ソニー株式会社 画素回路及、アクティブマトリクス装置及び表示装置
JP5017773B2 (ja) * 2004-09-17 2012-09-05 ソニー株式会社 画素回路及び表示装置とこれらの駆動方法
KR100592646B1 (ko) * 2004-11-08 2006-06-26 삼성에스디아이 주식회사 발광 표시장치 및 그의 구동방법
US7663615B2 (en) * 2004-12-13 2010-02-16 Casio Computer Co., Ltd. Light emission drive circuit and its drive control method and display unit and its display drive method
JP4752331B2 (ja) * 2005-05-25 2011-08-17 セイコーエプソン株式会社 発光装置、その駆動方法及び駆動回路、並びに電子機器
JP2007068020A (ja) * 2005-09-01 2007-03-15 Matsushita Electric Ind Co Ltd デジタル放送受信装置
JP5245195B2 (ja) * 2005-11-14 2013-07-24 ソニー株式会社 画素回路
KR100837945B1 (ko) * 2005-11-29 2008-06-13 가부시키가이샤 히타치 디스프레이즈 유기 ｅｌ 표시 장치
JP5154755B2 (ja) * 2006-01-31 2013-02-27 エルジー ディスプレイ カンパニー リミテッド 画像表示装置およびその駆動方法
US7969428B2 (en) * 2006-05-08 2011-06-28 Global Oled Technology Llc Color display system with improved apparent resolution
JP4240059B2 (ja) * 2006-05-22 2009-03-18 ソニー株式会社 表示装置及びその駆動方法
JP4203770B2 (ja) * 2006-05-29 2009-01-07 ソニー株式会社 画像表示装置
JP5114889B2 (ja) * 2006-07-27 2013-01-09 ソニー株式会社 表示素子及び表示素子の駆動方法、並びに、表示装置及び表示装置の駆動方法
JP4203772B2 (ja) * 2006-08-01 2009-01-07 ソニー株式会社 表示装置およびその駆動方法
JP4935979B2 (ja) * 2006-08-10 2012-05-23 カシオ計算機株式会社 表示装置及びその駆動方法、並びに、表示駆動装置及びその駆動方法
JP5055963B2 (ja) * 2006-11-13 2012-10-24 ソニー株式会社 表示装置及び表示装置の駆動方法
JP5240538B2 (ja) * 2006-11-15 2013-07-17 カシオ計算機株式会社 表示駆動装置及びその駆動方法、並びに、表示装置及びその駆動方法
JP2008152156A (ja) * 2006-12-20 2008-07-03 Sony Corp 表示装置およびその製造方法
JP2008158378A (ja) * 2006-12-26 2008-07-10 Sony Corp 表示装置及びその駆動方法
JP2008164796A (ja) * 2006-12-27 2008-07-17 Sony Corp 画素回路および表示装置とその駆動方法
JP5566000B2 (ja) * 2007-03-12 2014-08-06 キヤノン株式会社 発光表示装置の駆動回路、その駆動方法並びにカメラ
JP2008233123A (ja) * 2007-03-16 2008-10-02 Sony Corp 表示装置
JP2008233129A (ja) * 2007-03-16 2008-10-02 Sony Corp 画素回路および表示装置とその駆動方法
JP2008233536A (ja) * 2007-03-20 2008-10-02 Sony Corp 表示装置
JP4306753B2 (ja) * 2007-03-22 2009-08-05 ソニー株式会社 表示装置及びその駆動方法と電子機器
JP2008286953A (ja) * 2007-05-16 2008-11-27 Sony Corp 表示装置及びその駆動方法と電子機器
JP4470960B2 (ja) * 2007-05-21 2010-06-02 ソニー株式会社 表示装置及びその駆動方法と電子機器
JP5309470B2 (ja) * 2007-05-21 2013-10-09 ソニー株式会社 表示装置及びその駆動方法と電子機器
JP2008287141A (ja) * 2007-05-21 2008-11-27 Sony Corp 表示装置及びその駆動方法と電子機器
KR101517110B1 (ko) * 2007-11-14 2015-05-04 소니 주식회사 표시장치 및 그 구동 방법과 전자기기
JP5287111B2 (ja) * 2007-11-14 2013-09-11 ソニー株式会社 表示装置及びその駆動方法と電子機器
JP2009237041A (ja) * 2008-03-26 2009-10-15 Sony Corp 画像表示装置及び画像表示方法
JP2009244665A (ja) * 2008-03-31 2009-10-22 Sony Corp パネルおよび駆動制御方法
JP2009244666A (ja) * 2008-03-31 2009-10-22 Sony Corp パネルおよび駆動制御方法
JP4737221B2 (ja) * 2008-04-16 2011-07-27 ソニー株式会社 表示装置
JP5146090B2 (ja) * 2008-05-08 2013-02-20 ソニー株式会社 Ｅｌ表示パネル、電子機器及びｅｌ表示パネルの駆動方法
JP2009276460A (ja) * 2008-05-13 2009-11-26 Sony Corp 表示装置
US7696773B2 (en) * 2008-05-29 2010-04-13 Global Oled Technology Llc Compensation scheme for multi-color electroluminescent display
JP2010250267A (ja) * 2009-03-25 2010-11-04 Sony Corp 表示装置および電子機器

Also Published As

Publication number Publication date
CN101609643B (zh) 2011-10-12
CN101609643A (zh) 2009-12-23
US20090315812A1 (en) 2009-12-24
TW201007663A (en) 2010-02-16
US8477087B2 (en) 2013-07-02
JP2010002498A (ja) 2010-01-07
KR101564986B1 (ko) 2015-11-02
TWI417838B (zh) 2013-12-01

Similar Documents

Publication Publication Date Title
KR20090131639A (ko) 패널 및 구동 제어 방법
JP5217500B2 (ja) Ｅｌ表示パネルモジュール、ｅｌ表示パネル、集積回路装置、電子機器及び駆動制御方法
KR100962768B1 (ko) 표시 장치 및 그 구동 제어 방법
EP2341495B1 (en) Display Apparatus and Method of Driving Same
US8432389B2 (en) Panel and driving controlling method
TWI428885B (zh) 面板及驅動控制方法
US9336711B2 (en) Display device and display driving method
KR20100064940A (ko) 표시 장치 및 그 구동 방법
KR20070041378A (ko) 표시 장치 및 표시 장치의 구동 방법
KR20080072819A (ko) 화소 회로 및 표시 장치
KR20080011072A (ko) 표시 장치 및 전자 디바이스
JP4952886B2 (ja) 表示装置及びその駆動制御方法
KR101685203B1 (ko) 표시 장치 및 전자 기기
KR101516435B1 (ko) 표시 장치 및 그 구동 방법과 전자 기기
US20120001948A1 (en) Display device, pixel circuit and display drive method thereof
JP2009204978A (ja) Ｅｌ表示パネルモジュール、ｅｌ表示パネル及び電子機器
JP5365734B2 (ja) 表示装置
KR20090104664A (ko) 패널 및 구동 제어 방법
CN102129836A (zh) 显示装置和显示驱动方法
JP4665424B2 (ja) 表示装置及びその駆動方法
KR20090013027A (ko) 표시장치 및 그 구동방법
JP5293364B2 (ja) 表示装置および駆動制御方法
JP2010261998A (ja) 表示装置および駆動制御方法
JP2018097234A (ja) 画素回路および表示装置
JP2009093104A (ja) 水平セレクタ、パネル、パネルモジュール、および水平セレクタの制御方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
N231 Notification of change of applicant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20181023

Year of fee payment: 4