KR20090113102A - 광폭 리드 프레임을 위한 반도체 패키지 제조 장치 및 이를이용한 반도체 패키지 제조 방법 - Google Patents

광폭 리드 프레임을 위한 반도체 패키지 제조 장치 및 이를이용한 반도체 패키지 제조 방법 Download PDF

Info

Publication number
KR20090113102A
KR20090113102A KR1020080038989A KR20080038989A KR20090113102A KR 20090113102 A KR20090113102 A KR 20090113102A KR 1020080038989 A KR1020080038989 A KR 1020080038989A KR 20080038989 A KR20080038989 A KR 20080038989A KR 20090113102 A KR20090113102 A KR 20090113102A
Authority
KR
South Korea
Prior art keywords
lead frame
wire bonding
frame
wire
index rail
Prior art date
Application number
KR1020080038989A
Other languages
English (en)
Other versions
KR100996264B1 (ko
Inventor
황선하
Original Assignee
에스티에스반도체통신 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에스티에스반도체통신 주식회사 filed Critical 에스티에스반도체통신 주식회사
Priority to KR1020080038989A priority Critical patent/KR100996264B1/ko
Priority to US12/393,651 priority patent/US7934632B2/en
Priority to CNA2009101320985A priority patent/CN101567307A/zh
Priority to JP2009106735A priority patent/JP5060511B2/ja
Publication of KR20090113102A publication Critical patent/KR20090113102A/ko
Application granted granted Critical
Publication of KR100996264B1 publication Critical patent/KR100996264B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49575—Assemblies of semiconductor devices on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/40—Semiconductor devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7865—Means for transporting the components to be connected
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01055—Cesium [Cs]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Die Bonding (AREA)

Abstract

광폭 리드 프레임에 와이어 본딩을 할 수 있는 반도체 패키지 제조 장치 및 제조 방법을 개시한다. 본 발명에 따른 반도체 패키지 제조 장치는 제1 면과 그 반대측 제2 면을 가지는 리드 프레임을 양방향으로 이송 가능한 인덱스 레일, 인덱스 레일의 일단부에 연결되어 인덱스 레일에 리드 프레임을 공급하는 로더부, 인덱스 레일의 일단부의 반대측 단부에 연결되어 리드 프레임을 제1 면에 대한 수선을 중심으로 회전시킬 수 있는 프레임 구동부 및 인덱스 레일에 공급된 리드 프레임에 부착된 반도체 칩과 리드 프레임을 와이어 본드에 의하여 전기적으로 연결시키기 위한 와이어 본딩부를 포함한다.
Figure P1020080038989
광폭 리드 프레임, 와이어 본딩, 회전 장치, 반도체 패키지

Description

광폭 리드 프레임을 위한 반도체 패키지 제조 장치 및 이를 이용한 반도체 패키지 제조 방법{Apparatus for manufacturing semiconductor package for wide lead frame and method for constructing semiconductor package using the same}
본 발명은 반도체 패키지 제조를 위한 장치 및 방법에 관한 것으로, 특히 반도체 패키지를 제조하기 위하여 광폭의 리드 프레임에 와이어 본딩을 하기 위한 반도체 패키지 제조 장치 및 방법에 관한 것이다.
최근, 휴대 전화, 노트북 등의 보급이 확산됨에 따라 전자기기는 소형화, 경량화 및 고정밀화되는 방향으로 발전하고 있으며, 이와 같은 전자기기에 사용되는 전자 디바이스는 더욱 소형화 및 고밀도화가 요구되고 있다. 이와 같은 요구를 만족시키기 위하여 반도체 칩을 더욱 고집적화시켜서 소형화하는 방법과 함께, 반도체 칩을 멀티 칩 패키징(multi chip packaging) 기술에 의하여 실장하는 방법도 적용되고 있다.
도 1은 전형적인 DDP(Dual Die Package)의 구조를 나타낸 단면도이다.
도 1을 참조하면, 전형적인 DDP(10) 구조에서는 제1 및 제2 반도체 칩(11, 13)으로 구성되는 2개의 반도체 칩이 다이 패드(21)와 리드 핑거(23)를 포함하는 리드 프레임(20)에 실장된 구조를 가진다. 제1 및 제2 반도체 칩(11, 13)은 각각 제1 및 제2 접착층(23, 25)을 통하여 다이 패드(21)의 상면 및 하면에 각각 부착된다. 제1 및 제2 반도체 칩(11, 13)은 각각 와이어 본드(27, 28)를 통하여 리드 핑거(23)에 전기적으로 연결된다. 제1 및 제2 반도체 칩(11, 13), 와이어 본드(27, 28) 및 이들의 접합 부분은 에폭시 성형 수지(epoxy molding compound)와 같은 성형 수지(15)에 의해 봉지되어 외부 환경으로부터 보호된다.
도 2는 전형적인 QDP(Quad die Package)의 구조를 나타낸 단면도이다.
도 2를 참조하면, 전형적인 QDP(30) 구조에서는 다이 패드(41)와 리드 핑거(43)를 포함하는 리드 프레임(40)에 4개의 반도체 칩이 실장된 구조를 가진다. 즉, QDP(30)에서는 제1 및 제2 반도체 칩(31, 33)이 각각 제1 및 제2 접착층(45, 47)에 의하여 다이 패드(41)의 상면에 차례로 적층되어 부착되고, 제3 및 제4 반도체 칩(35, 37)이 각각 제3 및 제4 접착층(46, 48)에 의하여 다이 패드(41)의 하면에 차례로 적층되어 부착된다. 제1 내지 제4 반도체 칩(31, 33, 35, 37)은 각각 와이어 본드(51, 53, 55, 57)를 통하여 리드 핑거(43)에 전기적으로 연결된다. 제1 내지 제4 반도체 칩(31, 33, 35, 37), 와이어 본드(51, 53, 55, 57) 및 이들의 접합 부분은 에폭시 성형 수지와 같은 성형 수지(61)에 의해 봉지된다.
단일 반도체 칩 패키지 및 도 1 및 도 2에 예시되어 있는 구조의 DDP와 QDP와 같이 리드 프레임을 이용하여 반도체 패키지를 제조하는 공정은 집적회로가 형성된 웨이퍼로부터 단위 반도체 칩을 분리하여 리드 프레임에 부착하는 다이 어태치(die attach) 공정, 반도체 칩과 리드 프레임을 전기적으로 연결시키기 위하여 이들을 도전성 금속 와이어로 접합하여 연결시키는 와이어 본딩(wire bonding) 공정, 전기적 연결 부분들을 외부 환경으로부터 보호하기 위하여 성형 수지로 몰딩하는 몰딩 공정, 외측으로 돌출된 리드 핑거를 절단 및 절곡하는 트림/폼(trim/form) 공정, 그리고 완성된 집적회로 칩 패키지의 신뢰성을 검사하는 테스트 공정으로 이루어진다.
이처럼 일반적인 반도체 패키지 제조 공정에서는 반도체 칩이 실장되는 장소와 외부와의 전기적 연결 수단을 제공할 수 있는 리드 프레임(lead frame)을 사용한다. 반도체 소자의 기술 개발과 시장 경쟁이 치열해지면서, 생산성과 원가 절감에 대한 중요성이 점점 더 높아져가고 있다. 통상적으로 리드 프레임은 8개 또는 16개의 반도체 패키지를 동시에 제조할 수 있도록 스트립(strip) 형태로 제조된다. 그러나 하나의 리드 프레임으로 제조할 수 있는 반도체 패키지의 개수를 더욱 늘리고자 리드 프레임의 길이 방향뿐만 아니라 폭 방향으로도 여러 개의 반도체 패키지를 제조할 수 있는 광폭 리드 프레임을 사용하고자 하는 시도가 이루어지고 있다.
그러나 광폭을 가지는 리드 프레임을 사용하기 위해서는 반도체 패키지 제조 설비의 교체가 필수적이며, 이를 위한 제조 설비의 개발 및 제조비용이 늘어나게 되는 문제점이 있다. 또한 멀티 칩 패키징을 위한 반도체 칩 패키지 제조 공정은 수동 작업이 필요하게 되어 공정 지연에 따른 공정 시간의 증가와 그에 따른 생산성의 저하가 발생하는 문제가 있다.
본 발명의 과제는 상기한 종래 기술에서의 문제점을 해결하고자 하는 것으로, 광폭 리드 프레임을 사용할 수 있는 반도체 칩 패키지 제조 장치를 제공하는 것이다.
또한 본 발명의 다른 과제는 광폭 리드 프레임을 사용하여 비용 절감과 생산성 향상이 가능한 반도체 칩 패키지 제조 방법을 제공하는 것이다.
상기 기술적 과제를 달성하기 위하여, 본 발명은 다음과 같은 반도체 칩 패키지 제조 장치를 제공한다.
본 발명에 따른 반도체 칩 패키지 제조 장치는 제1 면과 그 반대측 제2 면을 가지는 리드 프레임을 양방향으로 이송 가능한 인덱스 레일, 상기 인덱스 레일의 일단부에 연결되어 상기 인덱스 레일에 상기 리드 프레임을 공급하는 로더부, 상기 인덱스 레일의 상기 일단부의 반대측 단부에 연결되어 상기 리드 프레임을 상기 제1 면에 대한 수선을 중심으로 회전시킬 수 있는 프레임 구동부 및 상기 인덱스 레일에 공급된 상기 리드 프레임에 부착된 반도체 칩과 상기 리드 프레임을 와이어 본드에 의하여 전기적으로 연결시키기 위한 와이어 본딩부를 포함한다.
상기 와이어 본딩부는 상기 리드 프레임에 부착된 반도체 칩과 상기 리드 프레임을 도전성 와이어로 연결하는 본딩 트랜스듀서가 장착된 본딩 헤드 및 상기 본딩 헤드를 상기 인덱스 레일 상으로 이송하는 이송 모듈을 포함할 수 있다.
상기 이송 모듈은 상기 본딩 헤드를 상기 인덱스 레일의 폭 방향에 대하여 양단 중 일단 상에만 위치시키고, 상기 인덱스 레일의 일단 상으로부터 적어도 상기 인덱스 레일의 폭의 중심부 상까지 위치하도록 할 수 있다.
상기 리드 프레임을 외부로 배출하기 위하여 상기 프레임 구동부와 연결되는 언로딩부를 더 포함하며, 상기 프레임 구동부는, 상기 리드 프레임의 상태에 따라 선택적으로 상기 리드 프레임을 언로딩부로 보내거나 상기 인덱스 레일로 다시 공급할 수 있다.
상기 프레임 구동부는 상기 리드 프레임을 상기 제1 면에 대한 수선을 중심으로 회전시키기 위하여, 상기 리드 프레임을 지지하기 위한 프레임 로딩 레일,.
상기 프레임 로딩 레일을 지지하는 회전 테이블, 상기 제1 면에 대한 수선의 방향으로 상기 회전 테이블과 연결된 회전축 및 상기 회전축에 회전 구동력을 공급하는 회전 구동 장치를 포함할 수 있다.
상기 프레임 로딩 레일은, 상기 프레임 구동부에 의하여 1개의 리드 프레임씩 회전될 수 있도록 상기 1개의 리드 프레임을 지지할 수 있다.
상기 프레임 구동부는 상기 리드 프레임을 180도 회전시키는 것이 바람직하다.
상기 로더부는, 상기 인덱스 레일로부터 이송된 상기 리드 프레임을 외부로 배출하기 위한 언로딩 기능을 포함할 수 있다.
상기 프레임 구동부는, 상기 리드 프레임의 상기 제1 면과 제2 면 중 상부를 향하는 면이 하부를 향하도록 상기 리드 프레임을 반전시키는 반전 장치를 더 구비 할 수 있다.
또한 상기 기술적 과제를 달성하기 위하여, 본 발명은 다음과 같은 반도체 칩 패키지 제조 장치를 제공한다. 본 발명에 따른 반도체 칩 패키지 제조 장치는 제1 면과 그 반대측 제2 면을 가지는 리드 프레임을 양방향으로 이송가능한 인덱스 레일 및 상기 인덱스 레일 상에 위치하는 상기 리드 프레임에 부착된 반도체 칩과 상기 리드 프레임을 와이어 본드에 의하여 전기적으로 연결시키기 위한 와이어 본딩부를 각각 포함하는 제1 와이어 본딩 장치 및 제2 와이어 본딩 장치,상기 제1 와이어 본딩 장치의 일단부에 연결되어 상기 제1 와이어 본딩 장치에 상기 리드 프레임을 공급하는 로더부, 상기 제2 와이어 본딩 장치의 일단부에 연결되어 상기 제2 와이어 본딩 장치로부터 상기 리드 프레임이 배출되는 언로더부 및 상기 제1 와이어 본딩 장치 및 상기 제2 와이어 본딩 장치의 각각 상기 일단부의 반대측 단부 사이에 연결되어 상기 리드 프레임을 상기 제1 면에 대한 수선을 중심으로 회전시킬 수 있는 프레임 구동부를 포함한다.
상기 프레임 구동부는, 상기 리드 프레임의 상태에 따라 선택적으로 상기 리드 프레임을 상기 제1 와이어 본딩 장치 또는 상기 제2 와이어 본딩 장치로 공급할 수 있다.
또한 상기 기술적 과제를 달성하기 위하여, 본 발명은 다음과 같은 반도체 칩 패키지 제조 방법을 제공한다. 본 발명에 따른 반도체 칩 패키지 제조 방법은 복수의 다이 패드를 가지는 제1 면과 그 반대측 제2 면을 가지는 리드 프레임을 상기 제1 면이 상부로 향하도록 와이어 본딩부로 공급하는 단계, 상기 와이어 본딩부 에서 상기 리드 프레임의 제1 면 상에 부착된 반도체 칩 중 일부와 상기 리드 프레임을 와이어 본드에 의하여 전기적으로 연결하는 제1 와이어 본딩 단계, 상기 리드 프레임을 상기 제1 면에 대한 수선을 중심으로 회전시키는 단계 및 상기 와이어 본딩부에서 상기 리드 프레임의 제1 면 상에 부착된 반도체 칩 중 와이어 본딩이 되지 않은 나머지 반도체 칩과 상기 리드 프레임을 와이어 본드에 의하여 전기적으로 연결하는 제2 와이어 본딩 단계를 포함한다.
상기 리드 프레임의 상기 제2 면이 상부로 향하도록 상기 리드 프레임을 반전하는 단계, 상기 와이어 본딩부에서 상기 리드 프레임의 제2 면 상에 부착된 반도체 칩 중 일부와 상기 리드 프레임을 와이어 본드에 의하여 전기적으로 연결하는 제3 와이어 본딩 단계, 상기 리드 프레임을 상기 제2 면에 대한 수선을 중심으로 회전시키는 단계 및 상기 와이어 본딩부에서 상기 리드 프레임의 제2 면 상에 부착된 반도체 칩 중 와이어 본딩이 되지 않은 반도체 칩과 상기 리드 프레임을 와이어 본드에 의하여 전기적으로 연결하는 제4 와이어 본딩 단계를 더 포함할 수 있다.
상기 제1 또는 제2 와이어 본딩 단계는, 상기 리드 프레임 제1 면의 상기 제1 방향으로의 중심선을 기준으로 적어도 일측 반부에 부착된 모든 반도체 칩과 상기 리드 프레임을 각각 와이어 본드에 의하여 전기적으로 연결할 수 있다.
상기 제3 또는 제4 와이어 본딩 단계는, 상기 리드 프레임 제2 면의 상기 제1 방향으로의 중심선을 기준으로 적어도 일측 반부에 부착된 모든 반도체 칩과 상기 리드 프레임을 각각 와이어 본드에 의하여 전기적으로 연결할 수 있다.
본 발명에 따른 반도체 패키지 제조 장치 및 방법은 비교적 적은 비용으로 광폭 리드 프레임에 높은 정밀도를 유지하면서 와이어 본딩을 할 수 있다. 이를 통하여 원감 절감 및 생산성 향상을 함께 이룰 수 있다. 또한 광폭 리드 프레임에 와이어 본딩을 하는 데에 있어서, 조작자가 수동으로 광폭 리드 프레임을 회전시키거나 뒤집을 필요가 없어서 작업 시간이 단축되며, 불량률이 감소하게 된다.
또한 멀티 칩 패키징 또는 양면 패키징 등 원하는 반도체 패키지에 따라서 장치 구성을 자유롭게 변경할 수 있으므로, 제품 및 패키징 기술 변경에 따른 장비의 효율적인 활용이 가능해지며, 시장 변화에 따른 발빠른 대체가 가능해진다.
이하에서는 바람직한 실시 예를 통해 당업자가 본 발명을 용이하게 이해하고 재현할 수 있도록 상세히 설명하기로 한다. 그러나 다음에 예시하는 본 발명의 실시 예는 동일한 발명의 범위 내에서 여러 가지 다른 형태로 변형될 수 있으며 본 발명의 범위가 다음에 상술하는 실시 예 및 첨부 도면에 도시된 바에 한정되는 것은 아니다. 이하의 설명에서 어떤 구성 요소가 다른 구성 요소와 연결된다고 기술될 때, 이는 다른 구성 요소와 바로 연결될 수도 있고, 그 사이에 제3의 구성 요소가 개재될 수도 있다. 또한, 도면에서 각 구성 요소의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되었고, 설명과 관계없는 부분은 생략되었다. 도면상에서 동일 부호는 동일한 요소를 지칭한다. 한편, 사용되는 용어들은 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미 한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다.
도 3은 본 발명의 실시 예에 따른 반도체 패키지를 제조하기 위한 광폭 리드 프레임을 개략적으로 도시한 평면도이다.
도 3을 참조하면, 상면과 하면을 가지는 광폭 리드 프레임(70)은 길이(L) 방향과 폭(W) 방향으로 각각 복수 개의 단위 리드 프레임(80)이 반복 배치되어 있다. 여기에서 광폭 리드 프레임(70)의 길이(L) 방향이란, 다이 어태치 공정에서 광폭 리드 프레임(70)이 이동하는 방향을 의미한다. 각 단위 리드 프레임(80) 상에는 반도체칩(210)이 부착되어 있다. 이와 같이 복수의 반도체 패키지를 제조하기 위한 광폭 리드 프레임(70)은 반도체 칩(210)과의 전기적 연결 후에 몰딩 영역(72)에 동시에 성형 수지를 형성한 후 개별 반도체 패키지로 분리하게 된다. 따라서 하나의 리드 프레임(70)에 더 많은 단위 리드 프레임(80)이 포함될수록 리드 프레임(70)에서 손실되는 테두리 부분이 줄어들어 원가 절감 효과가 높아지게 된다. 또한 이와 함께 생산성도 향상되게 된다.
뒤에서 자세히 설명하겠으나, 광폭 리드 프레임(70)과 반도체 칩(210)을 전기적으로 연결하기 위해서, 도전성 와이어는 본딩 헤드(bonding head)에 의하여 광폭 리드 프레임(70) 상으로 이동하게 된다. 일반적으로 광폭 리드 프레임(70)은 길이(L) 방향으로 인덱스 레일을 통하여 이동하며, 상기 본딩 헤드는 광폭 리드 프레임(70)의 길이(L) 방향으로도 이동을 하나, 주로 광폭 리드 프레임(70)의 폭(W) 방향으로 이동을 하여 광폭 리드 프레임(70)과 반도체 칩(210)을 와이어 본딩한다. 여기에서 광폭 리드 프레임(70)의 폭 중심선(C)은 광폭 리드 프레임(70)의 폭(W) 방향의 중심을 연결하는 가상의 선이다.
이와 같은 와이어 본딩 공정은 정밀도를 요구하므로, 상기 본딩 헤드가 이동하는 과정에서도 정밀도가 유지되야 한다. 상기 본딩 헤드가 요구되는 정밀도를 유지하면서 상기 인덱스 레일에 놓인 광폭 리드 프레임(70) 상에서 이동하여 와이어 본딩을 할 수 있는 거리를 유효 이동 거리라 한다. 따라서 광폭 리드 프레임(70)의 폭(W)이 상기 어태치 헤드의 폭(W) 방향으로의 유효 이동 거리(WB)보다 넓은 경우에는 광폭 리드 프레임(70) 상의 모든 반도체 칩(210)에 상기 요구되는 정밀도를 가지고 와이어 본딩을 할 수 없다. 여기서 상기 요구되는 정밀도는 광폭 리드 프레임(70) 또는 부착된 반도체 칩의 종류 및 규격에 따라서 결정된다. 상기 요구되는 정밀도를 벗어나는 경우, 완성되는 반도체 패키지는 불량이 될 가능성이 크게 된다.
만일 상기 본딩 헤드의 유효 이동 거리를 증가시킨 반도체 패키지 제조 장치를 제조하는 경우에는 과도한 비용이 소요되게 된다. 이는 정밀 제어가 가능한 기계 장치의 경우, 정밀도를 높이거나 정밀도를 유지하면서 그 동작 거리를 늘리기 위해서는 개발 및 제조에 기하급수적으로 많은 비용이 필요하기 때문이다. 따라서 원가 절감 및 생산성 향상의 효과보다 더 많은 비용이 소요되게 된다.
도 4는 본 발명의 실시 예에 따른 반도체 패키지 제조 장치를 개략적으로 나타낸 평면도이다.
도 4를 참조하면, 반도체 패키지 제조 장치(100)는 로더부(110), 인덱스 레일(120), 와이어 본딩부(130) 및 프레임 구동부(140)를 포함한다. 로더부(110)는 리드 프레임들이 담긴 매거진으로부터 광폭 리드 프레임(70)을 공급한다. 인덱스 레일(120)은 로더부(110)에서 공급된 광폭 리드 프레임(70)을 프레임 구동부(140)까지 이송한다. 이때 와이어 본딩부(130)는 인덱스 레일(120)에 이송 중인 광폭 리드 프레임(70)에 부착된 반도체 칩(210)과 광폭 리드 프레임(70)을 도전성 와이어, 예를 들면 골드 와이어로 와이어 본딩하여 전기적으로 연결시킨다.
프레임 구동부(140)는 인덱스 레일(120)로부터 이송된 광폭 리드 프레임(70)를 상면 또는 하면에 대한 수선(垂線)을 중심으로 회전시킬 수 있다. 또는 광폭 리드 프레임(70)의 상면이 아래를 향하도록 반전시킬 수 있다. 프레임 구동부(140)는 광폭 리드 프레임(70)을 회전시키는 기능과 반전시키는 기능을 모두 가지고 있을 수도 있고, 회전시키는 기능 또는 반전시키는 기능 중 한가지만을 가지고 있을 수도 있다. 프레임 구동부(140)는 광폭 리드 프레임(70)의 상태에 따라서 선택적으로 광폭 리드 프레임(70)을 회전 또는 반전시키거나 다시 인덱스 레일(120)로 공급할 수도 있다.
로더부(110)는 와이어 본딩이 된 광폭 리드 프레임(70)을 매거진에 채워 이탈시킬 수도 있다. 또는 프레임 구동부(140)에 별도의 언로더부(170)를 연결하여 와이어 본딩이 된 광폭 리드 프레임(70)을 매거진에 채워 이탈시킬 수도 있다. 즉, 로더부(110)과 로딩 기능과 언로딩 기능을 모두 가지고 있을 수도 있고, 언로딩 기능을 가지고 있는 별도의 언로더부(170)가 별도로 사용될 수도 있다. 언로더부(170)가 연결된 경우에 프레임 구동부(140)는 광폭 리드 프레임(70)의 상태에 따라서 선택적으로 광폭 리드 프레임(70)을 회전 또는 반전시키거나, 다시 인덱스 레 일(120)로 공급하거나, 언로더부(170)로 보낼 수 있다. 즉,언로딩 기능을 로더부(110)에 포함시키느냐 별도의 언로드부(170)을 연결하느냐는 작업 동선, 와이어 본딩된 광폭 리드 프레임(70)과 와이어 본딩이 안된 광폭 리드 프레임(70) 간의 구분 편리성 등의 작업 효율성에 따라 선택적으로 결정할 수 있다.
도 5는 본 발명의 실시 예에 따른 반도체 패키지 제조 장치의 단면도이다. 구체적으로 도 5는 도 4의 V-V 선을 따라서 절단한 모습이다.
도 5를 참조하면, 와이어 본딩부(130)는 본딩 헤드(132) 및 이송 모듈(134)을 포함한다. 본딩 헤드(132)는 본딩 트랜스듀서(132a) 및 헤드 블록(132b)를 포함할 수 있다. 본딩 트랜스 듀서(132a)는 헤드 블록(132b)에 연결되어 상하 동작을 하며, 와이어 본딩에 필요한 에너지, 예를 들면 초음파를 이용한 에너지를 전달하게 된다. 본딩 트랜스 듀서(132)의 끝 부분에는 본딩 프로브(220)가 연결될 수 있다. 본딩 프로브(220)는 도전성 와이어(230), 예를 들면 골드 와이어를 사용하여 반도체 칩(210)과 광폭 리드 프레임(70)을 전기적으로 연결하는 와이어 본드(232)를 형성할 수 있다. 이송 모듈(134)은 이송 축(134a)과 이송 구동장치(134b)를 포함하며, 본딩 헤드(132)를 광폭 리드 프레임(70) 상에서 이동시킬 수 있다. 전술한 본딩 헤드(132)의 유효 이동 거리는 본딩 헤드(132)가 이동하여 와이어 본드(232)를 형성할 수 있는 거리를 의미한다. 인덱스 레일(120)의 폭(WI)은 인덱스 레일(120)에 놓일 수 있는 광폭 리드 프레임(70)의 폭을 의미한다.
도 3 및 도 5를 함께 참조하면, 인덱스 레일(120)이 다양한 폭을 가지는 광 폭 리드 프레임(70)을 수용할 수 있는 경우에는 인덱스 레일(120)의 폭(WI)은 인덱스 레일(120)에 놓일 수 있는 광폭 리드 프레임(70) 중 최대 폭을 가지는 광폭 리드 프레임(70)을 의미한다. 따라서 인덱스 레일(120)의 폭(WI)은 광폭 리드 프레임(70)의 폭(W)보다 같거나 크게 된다(WI ≥ W). 다만, 이하에서는 설명의 편의성을 위하여 별도의 언급이 없는 경우에 있어서, 광폭 리드 프레임(70)이라 함은 인덱스 레일(120)에 수용될 수 있는 최대 폭을 가지는 광폭 리드 프레임(70)을 의미한다. 따라서 별도의 언급이 없는 경우에 있어서, 인덱스 레일(120)의 폭(WI)은 광폭 리드 프레임(70)의 폭(W)과 동일하다(WI = W).
본딩 헤드(132)의 유효 이동 거리(WB)는 인덱스 레일(120)의 폭(WI) 방향의 일단 상에서부터 적어도 폭 중심선(C) 상까지이며, 광폭 리드 프레임(70)의 폭(W)을 전부 포함하지는 못한다(WI/2 ≤ WB < WI). 즉 이송 모듈(134)은 인덱스 레일(120)의 폭(WI) 중 일측 반부 상에 본딩 헤드(132)를 요구되는 정밀도를 가지도록 고 이동시킬 수 있으나, 인덱스 레일(120)의 모든 폭(WI) 상에서 상기 요구되는 정밀도를 가지도록 이동시킬 수는 없다. 따라서, 와이어 본딩부(130)는 광폭 리드 프레임(70)의 폭 방향으로 적어도 상기 일측 반부에는 와이어 본드(232)를 형성할 수 있으나, 상기 일측 반부와 다른측 반부에는 전부 또는 일부분에 와이어 본드(232)를 형성할 수 없다.
바꿔서 말하면, 와이어 본딩부(130)는 광폭 리드 프레임(70)의 폭 방향으로의 일측에서부터 광폭 리드 프레임(70)의 폭 중간선(C)까지에 있는 모든 반도체 칩(210)과 광폭 리드 프레임(70)을 전기적으로 연결하는 와이어 본드(232)를 형성할 수 있지만, 광폭 리드 프레임(70) 상의 모든 반도체 칩(210)과 광폭 리드 프레임(70)을 전기적으로 연결하는 와이어 본드(232)를 형성할 수는 없다. 물론 와이어 본드(232)를 형성할 수 없다는 것은 와이어 본드(232)를 요구되는 정밀도, 즉 오차 범위를 만족시키도록 형성할 수 없다는 의미이다.
와이어 본딩부(130)에 의하여 반도체 칩(210)과 광폭 리드 프레임(70)을 전기적으로 연결되는 와이어 본드(232)가 형성될 때, 흡착 블록(125)은 광폭 리드 프레임(70) 하부에서 압력 또는 열 등을 가할 수 있다.
도 6은 본 발명의 실시 예에 따른 회전 테이블을 개략적으로 나타내는 평면도이다.
도 4 및 도 6을 참조하면, 프레임 구동부(140)는 회전 테이블(142)을 포함한다. 회전 테이블(142)에는 인덱스 레일(120)로부터 이송된 광폭 리드 프레임(70)을 1개씩 지지하는 프레임 로딩 레일(144)이 결합되어 있다. 또한 프레임 로딩 레일(144) 상에 광폭 리드 프레임(70)을 가압하여 고정시킬 수 있는 프레임 고정 장치(146)이 더 결합되어 있을 수 있다. 광폭 리드 프레임(70)은 프레임 로딩 레일(144) 상에 놓인 후 회전 테이블(142)과 함께 회전할 수 있다.
도 7은 본 발명의 실시 예에 따른 회전 테이블의 단면도이다. 구체적으로 도 7은 도 6의 VII-VII을 따라서 절단한 모습이다.
도 7을 참조하면, 회전 테이블(142)의 하부에는 회전축(148a) 및 회전 구동 장치(148b)를 포함하는 회전 장치(148)가 연결되어 있다. 회전축(148a)은 회전 테이블(142)에 결합된 프레임 로딩 레일(144)의 상면, 즉 프레임 로딩 레일(144) 상에 놓은 광폭 리드 프레임(70)의 상면에 대한 수선의 방향으로 연결된다. 따라서 회전 구동 장치(148b)가 회전축(148a)을 회전시키면, 회전 테이블(142)과 함께 프레임 로딩 레일(144)이 회전하여, 광폭 리드 프레임(70)을 상면에 대한 수선을 중심으로 회전시킬 수 있다. 회전 구동 장치(148b)는 에어 실린더(도시 생략)에 의하여 회전축(148a)에 회전 구동력을 공급할 수 있다. 따라서, 회전 장치(148)는 광폭 리드 프레임(70)을 부드럽게 180도 회전시킬 수 있다. 그러나 주변 장치와의 연결 상태에 따라서 90도 등의 다른 각도로 회전시킬 수도 있다. 이때 회전축(148a)의 회전 방향은 필요에 따라서 선택될 수 있으며, 회전축(148a)을 중심으로 좌회전 또는 우회전될 수 있다.
도 8 내지 도 11은 본 발명의 실시 예에 따른 와이어 본딩 공정을 나타내는 개략도들이다.
도 8은 본 발명의 실시 예에 따른 광폭 리드 프레임의 상면 일부에 와이어 본드가 형성된 모습을 나타내는 개략도이다.
도 8을 참조하면, 광폭 리드 프레임(70)의 폭 중심선(C)을 중심으로 일측 반부에 있는 반도체 칩(210)과 광폭 리드 프레임(70)을 전기적으로 연결하는 와이어 본드(232)가 형성된다. 물론 상기 일측 반부와 다른측 반부에 있는 반도체 칩(210) 중 일부와 광폭 리드 프레임(70)을 전기적으로 연결하는 와이어 본드(232)가 형성 될 수는 있다. 그러나 상기 다른측 반부에 있는 반도체 칩(210) 전부가 와이어 본드(232)에 의하여 광폭 리드 프레임(70)과 전기적으로 연결될 수는 없다. 광폭 리드 프레임(70)의 상기 일측 반부에 있는 모든 반도체 칩(210)과 광폭 리드 프레임(70)이 와이어 본드(232)에 의하여 전기적으로 연결된 후, 광폭 리드 프레임(70)은 프레임 구동부(140)로 이송된다.
이하에서, "광폭 리드 프레임(70)의 일측 반부에 와이어 본드(232)를 형성한다"는 말은 최소한 광폭 리드 프레임(70)의 폭 중심선(C)을 중심으로 일측 반부에 있는 모든 반도체 칩(210)과 광폭 리드 프레임(70)을 와이어 본드(232)에 의하여 전기적으로 연결하되, 다른측 반부에 있는 반도체 칩(210) 중 일부는 와이어 본드(232)에 의하여 광폭 리드 프레임(70)과 전기적으로 연결될 수 있으나 모든 반도체 칩(210)이 와이어 본드(232)에 의하여 광폭 리드 프레임(70)과 전기적으로 연결된 것은 아니라는 것을 의미한다.
도 9는 본 발명의 실시 예에 따른 광폭 리드 프레임을 회전하는 모습을 나타내는 개략도이다.
도 9를 참조하면, 광폭 리드 프레임(70)은 프레임 로딩 레일(144) 상에 놓이게 되고, 프레임 고정 장치(146)에 의하여 가압되어 고정될 수 있다. 그 후 회전 테이블(142)이 회전하면서 광폭 리드 프레임(70)도 함께 회전한다.
도 10은 본 발명의 실시 예에 따른 광폭 리드 프레임이 회전한 모습을 나타내는 개략도이다.
도 10을 참조하면, 광폭 리드 프레임(70)은 상면에 대한 수선을 중심으로 180도 회전된다. 따라서 광폭 리드 프레임(70)의 폭 중심선(C)을 기준으로 와이어 본드(232)가 모두 형성된 일측 반부와 와이어 본드(232)가 일부 또는 전부가 형성되지 않은 다른측 반부의 방향이 반대로 바뀌게 된다. 그런 후 광폭 리드 프레임(70)은 다시 인덱스 레일(120)로 공급된다.
도 11은 본 발명의 실시 예에 따른 광폭 리드 프레임의 상면 전부에 와이어 본드가 형성된 모습을 나타내는 개략도이다.
도 11을 참조하면, 광폭 리드 프레임(70)은 인덱스 레일(120)을 통하여 다시 와이어 본딩부(130)로 이송된다. 광폭 리드 프레임(70)은 회전에 의하여 폭 방향의 양측부가 바뀌었기 때문에, 광폭 리드 프레임(70)과 반도체 칩(210)을 전기적으로 연결시키는 와이어 본드(232)가 일부 또는 전부 형성되지 않은 상기 다른 측 반부에도 와이어 본드(232)의 형성이 가능해진다. 따라서 광폭 리드 프레임(70)의 상면의 모든 반도체 칩(210)이 광폭 리드 프레임(70)과 전기적으로 연결되도록 와이어 본드(232)를 형성할 수 있다.
와이어 본드(232)에 의하여 모든 반도체 칩(210)과 전기적으로 연결된 광폭 리드 프레임(70)은 로더부(110)로 이송되어 언로딩되거나, 프레임 구동부(140)를 거쳐서 언로더부(170)로 이송되어 언로딩될 수 있다.
이를 통하여, 상대적으로 폭이 좁은 협폭 리드 프레임에 맞는 상대적으로 저가의 와이어 본딩부(130)을 그대로 사용하여, 상대적으로 폭이 넓은 광폭 리드 프레임에 와이어 본딩 공정을 수행할 수 있다.
도 12 내지 도 13은 본 발명의 실시 예의 변형에 따른 와이어 본딩 공정을 나타내는 개략도들이다.
도 12은 본 발명의 실시 예의 변형에 따른 광폭 리드 프레임의 상면에 부착된 반도체 칩과 광폭 리드 프레임을 와이어 본드에 의하여 모두 전기적으로 연결한 모습을 나타내는 개략도이다.
도 12를 참조하면, 프레임 구동부(140) 내의 회전 테이블(142)과 결합된 프레임 로딩 레일(144)은 반전 장치(180)와 연결된다. 이때, 도 7에서 전술한 회전 장치(148)도 회전 테이블(142)과 연결되어 있을 수 있다. 즉, 프레임 구동부(140)는 필요에 따라서 회전 장치(148)만을 포함하는 것, 반전 장치(180)만을 포함하는 것 또는 회전 장치(148)와 반전 장치(180)를 모두 포함하는 것을 구성할 수 있다.
반전 장치(180)는 프레임 로딩 레일(144)에 놓인 광폭 리드 프레임(70)의 길이 방향으로 연장된 반전 회전축(182) 및 반전 회전축(182)과 연결된 반전 구동 장치(184)를 포함한다. 반전 구동 장치(182)에 의해서 반전 회전축(182)이 회전하면 프레임 로딩 레일(144)에 놓은 광폭 리드 프레임(70)의 상면이 하부를 향하도록 반전된다. 따라서 광폭 리드 프레임(70)이 프레임 로딩 레일(144)로부터 분리되지 않도록 프레임 고정 장치(146)로 가압하여 고정시키는 것이 바람직하다.
도 13은 본 발명의 실시 예의 변형에 따른 와이어 본드에 의하여 광폭 리드 프레임과 전기적으로 연결된 반도체 칩들이 광폭 리드 프레임의 하면에 위치하는 모습을 나타내는 개략도이다.
도 13을 참조하면, 반전 장치(180)에 의하여 광폭 리드 프레임(70)의 상면이 하부를 향하도록 반전된다. 따라서 광폭 리드 프레임(70)과 반도체 칩(210)을 전기 적으로 연결하기 위하여 형성한 와이어 본드(232)는 광폭 리드 프레임(70)의 하면에 위치하게 된다. 이후, 광폭 리드 프레임(70)은 인덱스 레일(120)로 다시 공급되어, 와이어 본드(232)가 형성되지 않은 광폭 리드 프레임(70)의 상면에도 와이어 본드(232)가 형성되어 반도체 칩(210)과 광폭 리드 프레임(70)을 전기적으로 연결하게 된다.
도 14는 본 발명의 다른 실시 예에 따른 반도체 패키지 제조 장치를 개략적으로 나타내는 평면도이다.
도 14를 참조하면, 반도체 패키지 제조 장치(500)는 로더부(110), 제1 와이어 본딩 장치(510), 프레임 구동부(140) 및 제2 와이어 본딩 장치(520)를 포함하며 언로더부(170)를 포함할 수 있다. 제1 및 제2 와이어 본딩 장치(510, 520)는 각각 인덱스 레일(120) 및 와이어 본딩부(130)를 포함한다. 여기서, 로더부(100), 인덱스 레일(120), 와이어 본딩부(130), 프레임 구동부(140), 웨이퍼 테이블(150), 웨이퍼 카세트 로더부(160), 언로더부(170)는 각각 도 4 내지 도 13에서 설명된 것들과 동일하므로, 여기에서 자세한 설명은 생략하기로 한다. 또한 제1 와이어 본딩 장치(510) 및 제2 와이어 본딩 장치(520)는 동일한 구성을 가지는 동일한 장치일 수 있다.
반도체 패키지 제조 장치(500)는 로더부(110)를 통하여 광폭 리드 프레임(70)을 제1 와이어 본딩 장치(510)로 공급한다. 제1 와이어 본딩 장치(510)은 광폭 리드 프레임(70)의 상면의 일측 반부에 와이어 본드를 형성한다. 그런 후, 광폭 리드 프레임(70)은 프레임 구동부(140)에서 상면에 대한 수선을 중심으로 회전되어 제2 와이어 본딩 장치(520)로 공급될 수 있다. 제2 와이어 본딩 장치(520)는 광폭 리드 프레임(70)의 상면 중 와이어 본드가 형성되지 않아 광폭 리드 프레임(70)과 전기적으로 연결되지 않은 모든 반도체 칩과 광폭 리드 프레임(70) 사이에 와이어 본드(232)를 형성하여 전기적으로 연결한다. 와이어 본드가 모두 형성된 광폭 리드 프레임(70)은 언로더부를 통하여 배출된다.
이처럼, 인덱스 레일(120) 및 와이어 본딩부(130)를 포함하는 복수 개의 와이어 본딩 장치를 인라인으로 연결한 반도체 패키지 제조 장치를 구성하여 와이어 본딩 공정을 진행하는 것도 가능하다.
물론 도시하지 않았으나, 인덱스 레일(120) 및 다이 어태치부(130)를 포함하는 와이어 본딩 장치, 로더부(110), 프레임 구동부(140) 및 언로더부(170)를 필요에 따라서 조합하여 다양한 형태의 반도체 패키지 제조 장치를 구성하는 것도 가능하다. 예를 들면, 언로딩 기능이 있는 로더부(110), 제1 와이어 본딩 장치(510), 회전 기능이 있는 프레임 구동부(140), 제2 와이어 본딩 장치(520) 및 반전 기능이 있는 프레임 구동부(140)를 순차적으로 결합한 반도체 패키지 제조 장치를 구성하는 것도 가능하다. 이 경우, 로더부(110)를 통하여 공급된 제1면 및 그 반대측 제2 면을 가지는 광폭 리드 프레임(70)은 제1 와이어 본딩 장치(510)에서 상기 제1 면 중 일측 반부에 와이어 본드가 형성되고, 상기 회전 기능이 있는 프레임 구동부(140)에서 회전되어, 제2 와이어 본딩 장치(520)에서 상기 제1 면 중 나머지 부분에 와이어 본드가 형성된다. 그 후, 상기 반전 기능이 있는 프레임 구동부(140)에서 상기 제1 면이 하부를 향하도록 반전된 후, 다시 제2 와이어 본딩 장치(520) 에서 상기 제2 면 중 일측 반부에 와이어 본드가 형성되고, 다시 상기 회전 기능이 있는 프레임 구동부(140)에서 회전되어, 제1 와이어 본딩 장치(510)에서 상기 제2 면 중 나머지 부분에 와이어 본드가 형성된다. 그런 후 로더부(110)를 통하여 언로딩하여, 광폭 리드 프레임(70)의 양면에 모두 와이어 본드를 형성할 수 있다.
다른 예를 들면, 언로딩 기능이 있는 로더부, 제1 와이어 본딩 장치, 회전 기능이 있는 제1 프레임 구동부, 제2 와이어 본딩 장치, 반전 기능이 있는 제2 프레임 구동부, 제3 와이어 본딩 장치, 회전 기능이 있는 있는 제3 프레임 구동부, 제4 와이어 본딩 장치 및 언로더부가 순차적으로 연결되어, 광폭 리드 프레임(70)의 양면에 모두 와이어 본드를 형성할 수 있다.
이상에서, 광폭 리드 프레임 상에 부착된 한 층의 반도체 칩을 와이어 본딩하여 광폭 리드 프레임과 반도체 칩을 전기적으로 연결하는 것만을 설명하였으나, 본 발명은 이에 한정되는 것이 아니다. 예를 들면, 광폭 리드 프레임 상에 복수의 반도체 칩이 층을 이루어서 부착되는 멀티 칩 패키징 기술에도 본 발명은 적용이 가능하다. 즉 본 발명은 하나의 층을 이루는 반도체 칩과 광폭 리드 프레임을 와이어 본드를 형성하여 전기적으로 연결한 후, 그 위에 반도체 칩을 부착하여 또 하나의 층을 이루도록 한 경우에 와이드 본드를 형성하는 데에도 적용가능하다.
도 3은 본 발명의 실시 예에 따른 반도체 패키지를 제조하기 위한 광폭 리드 프레임을 개략적으로 도시한 평면도이다.
도 4 및 도 5는 본 발명의 실시 예에 따른 반도체 패키지 제조 장치를 개략적으로 나타낸 평면도 및 단면도이다.
도 6 및 도 7은 본 발명의 실시 예에 따른 회전 테이블을 개략적으로 나타내는 평면도 및 단면도이다.
도 8 내지 도 11은 본 발명의 실시 예에 따른 와이어 본딩 공정을 나타내는 개략도들이다.
도 12 내지 도 13은 본 발명의 실시 예의 변형에 따른 와이어 본딩 공정을 나타내는 개략도들이다.
도 14는 본 발명의 다른 실시 예에 따른 반도체 패키지 제조 장치를 개략적으로 나타내는 평면도이다.
<도면의 주요부분에 대한 설명>
70 : 광폭 리드 프레임, 80 : 단위 리드 프레임, 100, 500 : 반도체 패키지 제조 장치, 110 : 로더부, 120 : 인덱스 레일, 130 : 와이어 본딩부, 140 : 프레임 구동부, 142 : 회전 테이블, 144 : 프레임 로딩 레일, 148 : 회전 장치, 170 : 언로더부, 180 : 반전 장치, 210 : 반도체 칩, 230 : 도전성 와이어, 232 : 와이어 본드, 510 : 제1 와이어 본딩 장치, 520 : 제2 와이어 본딩 장치

Claims (20)

  1. 제1 면과 그 반대측 제2 면을 가지는 리드 프레임을 양방향으로 이송 가능한 인덱스 레일,
    상기 인덱스 레일의 일단부에 연결되어 상기 인덱스 레일에 상기 리드 프레임을 공급하는 로더부,
    상기 인덱스 레일의 상기 일단부의 반대측 단부에 연결되어 상기 리드 프레임을 상기 제1 면에 대한 수선을 중심으로 회전시킬 수 있는 프레임 구동부 및
    상기 인덱스 레일에 공급된 상기 리드 프레임에 부착된 반도체 칩과 상기 리드 프레임을 와이어 본드에 의하여 전기적으로 연결시키기 위한 와이어 본딩부를 포함하는 반도체 패키지 제조 장치.
  2. 제1 항에 있어서,
    상기 와이어 본딩부는,
    상기 리드 프레임에 부착된 반도체 칩과 상기 리드 프레임을 도전성 와이어로 연결하는 본딩 트랜스듀서가 장착된 본딩 헤드 및
    상기 본딩 헤드를 상기 인덱스 레일 상으로 이송하는 이송 모듈을 포함하는 것을 특징으로 하는 반도체 패키지 제조 장치.
  3. 제2 항에 있어서,
    상기 이송 모듈은 상기 본딩 헤드를 상기 인덱스 레일의 폭 방향에 대하여 양단 중 일단 상에만 위치시키고, 상기 인덱스 레일의 일단 상으로부터 적어도 상기 인덱스 레일의 폭의 중심부 상까지 위치하도록 하는 것을 특징으로 하는 반도체 패키지 제조 장치.
  4. 제1 항에 있어서,
    상기 리드 프레임을 외부로 배출하기 위하여 상기 프레임 구동부와 연결되는 언로딩부를 더 포함하며,
    상기 프레임 구동부는, 상기 리드 프레임의 상태에 따라 선택적으로 상기 리드 프레임을 언로딩부로 보내거나 상기 인덱스 레일로 다시 공급하는 것을 특징으로 하는 본딩 장치.
  5. 제1 항에 있어서,
    상기 프레임 구동부는 상기 리드 프레임을 상기 제1 면에 대한 수선을 중심으로 회전시키기 위하여,
    상기 리드 프레임을 지지하기 위한 프레임 로딩 레일,
    상기 프레임 로딩 레일을 지지하는 회전 테이블,
    상기 제1 면에 대한 수선의 방향으로 상기 회전 테이블과 연결된 회전축 및
    상기 회전축에 회전 구동력을 공급하는 회전 구동 장치를 포함하는 것을 특징으로 하는 반도체 패키지 제조 장치.
  6. 제5 항에 있어서,
    상기 프레임 로딩 레일은, 상기 프레임 구동부에 의하여 1개의 리드 프레임씩 회전될 수 있도록 상기 1개의 리드 프레임을 지지하는 것을 특징으로 하는 반도체 패키지 제조 장치.
  7. 제1 항 내지 제6 항에 있어서,
    상기 프레임 구동부는 상기 리드 프레임을 180도 회전시키는 것을 특징으로 하는 반도체 패키지 제조 장치.
  8. 제1 항에 있어서,
    상기 로더부는,
    상기 인덱스 레일로부터 이송된 상기 리드 프레임을 언로딩할 수 있는 것을 특징으로 하는 반도체 패키지 제조 장치.
  9. 제1 항에 있어서,
    상기 프레임 구동부는,
    상기 리드 프레임의 상기 제1 면과 제2 면 중 상부를 향하는 면이 하부를 향하도록 상기 리드 프레임을 반전시키는 반전 장치를 더 구비하는 것을 특징으로 하는 반도체 패키지 제조 장치.
  10. 제1 면과 그 반대측 제2 면을 가지는 리드 프레임을 양방향으로 이송가능한 인덱스 레일 및 상기 인덱스 레일 상에 위치하는 상기 리드 프레임에 부착된 반도체 칩과 상기 리드 프레임을 와이어 본드에 의하여 전기적으로 연결시키기 위한 와이어 본딩부를 각각 포함하는 제1 와이어 본딩 장치 및 제2 와이어 본딩 장치,
    상기 제1 와이어 본딩 장치의 일단부에 연결되어 상기 제1 와이어 본딩 장치에 상기 리드 프레임을 공급하는 로더부,
    상기 제2 와이어 본딩 장치의 일단부에 연결되어 상기 제2 와이어 본딩 장치로부터 상기 리드 프레임이 배출되는 언로더부 및
    상기 제1 와이어 본딩 장치 및 상기 제2 와이어 본딩 장치의 각각 상기 일단부의 반대측 단부 사이에 연결되어 상기 리드 프레임을 상기 제1 면에 대한 수선을 중심으로 회전시킬 수 있는 프레임 구동부를 포함하는 반도체 패키지 제조 장치.
  11. 제10 항에 있어서,
    상기 와이어 본딩부는,
    상기 리드 프레임에 부착된 반도체 칩과 상기 리드 프레임을 골드 와이어로 연결하는 본딩 헤드 및
    상기 본딩 헤드를 상기 인덱스 레일 상으로 이송하는 이송 모듈을 포함하는 것을 특징으로 하는 반도체 패키지 제조 장치.
  12. 제11 항에 있어서,
    상기 이송 모듈은 상기 인덱스 레일의 폭 방향에 대하여 양단 중 일단 상에만 위치하며, 상기 인덱스 레일의 일단 상으로부터 적어도 상기 인덱스 레일의 폭의 중심부 상까지 위치하는 것을 특징으로 하는 반도체 패키지 제조 장치.
  13. 제10 항에 있어서,
    상기 프레임 구동부는,
    상기 리드 프레임의 상태에 따라 선택적으로 상기 리드 프레임을 상기 제1 와이어 본딩 장치 또는 상기 제2 와이어 본딩 장치로 공급하는 것을 특징으로 하는 반도체 패키지 제조 장치.
  14. 제13 항에 있어서,
    상기 프레임 구동부는,
    상기 리드 프레임의 상부를 향하는 면이 하부를 향하도록 상기 리드 프레임을 반전시키는 반전 장치를 더 구비하는 것을 특징으로 하는 반도체 패키지 제조 장치.
  15. 복수의 다이 패드를 가지는 제1 면과 그 반대측 제2 면을 가지는 리드 프레임을 상기 제1 면이 상부로 향하도록 와이어 본딩부로 공급하는 단계;
    상기 와이어 본딩부에서 상기 리드 프레임의 제1 면 상에 부착된 반도체 칩 중 일부와 상기 리드 프레임을 와이어 본드에 의하여 전기적으로 연결하는 제1 와이어 본딩 단계;
    상기 리드 프레임을 상기 제1 면에 대한 수선을 중심으로 회전시키는 단계; 및
    상기 와이어 본딩부에서 상기 리드 프레임의 제1 면 상에 부착된 반도체 칩 중 와이어 본딩이 되지 않은 나머지 반도체 칩과 상기 리드 프레임을 와이어 본드에 의하여 전기적으로 연결하는 제2 와이어 본딩 단계를 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  16. 제15 항에 있어서,
    상기 제1 와이어 본딩 단계는,
    상기 리드 프레임 제1 면의 상기 제1 방향으로의 중심선을 기준으로 적어도 일측 반부에 부착된 모든 반도체 칩과 상기 리드 프레임을 각각 와이어 본드에 의하여 전기적으로 연결하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  17. 제15 항에 있어서,
    상기 제2 와이어 본딩 단계는,
    상기 리드 프레임 제1 면의 상기 제1 방향으로의 중심선을 기준으로 적어도 일측 반부에 부착된 모든 반도체 칩과 상기 리드 프레임을 각각 와이어 본드에 의하여 전기적으로 연결하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  18. 제15 항에 있어서,
    상기 리드 프레임의 상기 제2 면이 상부로 향하도록 상기 리드 프레임을 반전하는 단계;
    상기 와이어 본딩부에서 상기 리드 프레임의 제2 면 상에 부착된 반도체 칩 중 일부와 상기 리드 프레임을 와이어 본드에 의하여 전기적으로 연결하는 제3 와이어 본딩 단계;
    상기 리드 프레임을 상기 제2 면에 대한 수선을 중심으로 회전시키는 단계; 및
    상기 와이어 본딩부에서 상기 리드 프레임의 제2 면 상에 부착된 반도체 칩 중 와이어 본딩이 되지 않은 반도체 칩과 상기 리드 프레임을 와이어 본드에 의하여 전기적으로 연결하는 제4 와이어 본딩 단계를 더 포함하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  19. 제18 항에 있어서,
    상기 제3 와이어 본딩 단계는,
    상기 리드 프레임 제2 면의 상기 제1 방향으로의 중심선을 기준으로 적어도 일측 반부에 부착된 모든 반도체 칩과 상기 리드 프레임을 각각 와이어 본드에 의하여 전기적으로 연결하는 것을 특징으로 하는 반도체 패키지 제조 방법.
  20. 제18 항에 있어서,
    상기 제4 와이어 본딩 단계는,
    상기 리드 프레임 제2 면의 상기 제1 방향으로의 중심선을 기준으로 적어도 일측 반부에 부착된 모든 반도체 칩과 상기 리드 프레임을 각각 와이어 본드에 의하여 전기적으로 연결하는 것을 특징으로 하는 반도체 패키지 제조 방법.
KR1020080038989A 2008-04-25 2008-04-25 광폭 리드 프레임을 위한 반도체 패키지 제조 장치 및 이를이용한 반도체 패키지 제조 방법 KR100996264B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020080038989A KR100996264B1 (ko) 2008-04-25 2008-04-25 광폭 리드 프레임을 위한 반도체 패키지 제조 장치 및 이를이용한 반도체 패키지 제조 방법
US12/393,651 US7934632B2 (en) 2008-04-25 2009-02-26 Apparatus for manufacturing semiconductor package for wide lead frame and method of constructing semiconductor package using the same
CNA2009101320985A CN101567307A (zh) 2008-04-25 2009-04-17 宽引线框架半导体封装制造装置及半导体封装形成方法
JP2009106735A JP5060511B2 (ja) 2008-04-25 2009-04-24 幅広リードフレーム用の半導体パッケージ製造装置及びこれを利用した半導体パッケージ製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080038989A KR100996264B1 (ko) 2008-04-25 2008-04-25 광폭 리드 프레임을 위한 반도체 패키지 제조 장치 및 이를이용한 반도체 패키지 제조 방법

Publications (2)

Publication Number Publication Date
KR20090113102A true KR20090113102A (ko) 2009-10-29
KR100996264B1 KR100996264B1 (ko) 2010-11-23

Family

ID=41215412

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080038989A KR100996264B1 (ko) 2008-04-25 2008-04-25 광폭 리드 프레임을 위한 반도체 패키지 제조 장치 및 이를이용한 반도체 패키지 제조 방법

Country Status (4)

Country Link
US (1) US7934632B2 (ko)
JP (1) JP5060511B2 (ko)
KR (1) KR100996264B1 (ko)
CN (1) CN101567307A (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016167526A1 (ko) * 2015-04-14 2016-10-20 제엠제코(주) 반도체 기판의 초음파 웰딩 접합 장치

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100967526B1 (ko) * 2008-04-25 2010-07-05 에스티에스반도체통신 주식회사 광폭 리드 프레임을 위한 반도체 패키지 제조 장치 및 이를이용한 반도체 패키지 제조 방법
CN103151277B (zh) * 2012-12-31 2016-01-20 气派科技股份有限公司 一种提高集成电路封装中键合机台效率的方法
CN105489531B (zh) * 2015-12-09 2018-06-05 华南师范大学 一种cob固晶焊线系统和方法
JP6409033B2 (ja) * 2016-08-10 2018-10-17 株式会社カイジョー ボンディング方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5815240A (ja) * 1981-07-20 1983-01-28 Hitachi Ltd 半導体製造装置
JPS59172731A (ja) * 1983-03-22 1984-09-29 Toshiba Corp リ−ドフレ−ム搬送装置
DE3701652A1 (de) * 1987-01-21 1988-08-04 Siemens Ag Ueberwachung von bondparametern waehrend des bondvorganges
JPH0513517A (ja) 1991-07-08 1993-01-22 Hitachi Ltd ワイヤボンデイング装置及びワイヤボンデイング方法
US5238174A (en) * 1991-11-15 1993-08-24 Kulicke And Soffa Investments, Inc. Smart indexing head for universal lead frame work station
JP3178567B2 (ja) * 1993-07-16 2001-06-18 株式会社カイジョー ワイヤボンディング装置及びその方法
US5465899A (en) * 1994-10-14 1995-11-14 Texas Instruments Incorporated Method and apparatus for fine pitch wire bonding using a shaved capillary
KR100208481B1 (ko) 1996-07-30 1999-07-15 구본준 반도체 리드프레임 로딩장치
KR100199293B1 (ko) * 1996-11-08 1999-06-15 윤종용 반도체 패키지 제조 장치
JPH10303241A (ja) 1997-04-30 1998-11-13 Toshiba Corp ワイヤボンダー
US6827247B1 (en) * 1999-12-08 2004-12-07 Asm Technology Singapore Pte Ltd. Apparatus for detecting the oscillation amplitude of an oscillating object
JP3176599B2 (ja) 1999-12-22 2001-06-18 エヌイーシーマシナリー株式会社 ダイボンダ
JP2002164361A (ja) 2000-11-29 2002-06-07 Mitsubishi Electric Corp 半導体製造装置および半導体製造方法
US6705001B2 (en) * 2001-11-28 2004-03-16 Asm Technology Singapore Pte Ltd. Apparatus for assembling integrated circuit packages
KR100524974B1 (ko) 2003-07-01 2005-10-31 삼성전자주식회사 양면 스택 멀티 칩 패키징을 위한 인라인 집적회로 칩패키지 제조 장치 및 이를 이용한 집적회로 칩 패키지제조 방법
JP2006140329A (ja) * 2004-11-12 2006-06-01 Renesas Technology Corp 半導体装置の製造方法
US7568606B2 (en) * 2006-10-19 2009-08-04 Asm Technology Singapore Pte Ltd. Electronic device handler for a bonding apparatus
KR100967526B1 (ko) * 2008-04-25 2010-07-05 에스티에스반도체통신 주식회사 광폭 리드 프레임을 위한 반도체 패키지 제조 장치 및 이를이용한 반도체 패키지 제조 방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2016167526A1 (ko) * 2015-04-14 2016-10-20 제엠제코(주) 반도체 기판의 초음파 웰딩 접합 장치

Also Published As

Publication number Publication date
US20090269889A1 (en) 2009-10-29
CN101567307A (zh) 2009-10-28
JP5060511B2 (ja) 2012-10-31
JP2009267414A (ja) 2009-11-12
KR100996264B1 (ko) 2010-11-23
US7934632B2 (en) 2011-05-03

Similar Documents

Publication Publication Date Title
US6872597B2 (en) Method of manufacturing a semiconductor device and a semiconductor device
US7833836B2 (en) Stack MCP and manufacturing method thereof
EP0680086B1 (en) Semiconductor device and method of producing said semiconductor device
KR100524974B1 (ko) 양면 스택 멀티 칩 패키징을 위한 인라인 집적회로 칩패키지 제조 장치 및 이를 이용한 집적회로 칩 패키지제조 방법
CN100423258C (zh) 半导体器件及其制造方法
JP5060510B2 (ja) 幅広リードフレーム用の半導体パッケージ製造装置及びこれを利用した半導体パッケージの製造方法
JP4633971B2 (ja) 半導体装置
KR100996264B1 (ko) 광폭 리드 프레임을 위한 반도체 패키지 제조 장치 및 이를이용한 반도체 패키지 제조 방법
JP2008078367A (ja) 半導体装置
US8156636B2 (en) Apparatus to manufacture a semiconductor package having a buffer disposed adjacent to a process unit of the apparatus
WO2004015758A1 (ja) 半導体装置及びその製造方法
US8072069B2 (en) Semiconductor device and method of manufacturing a semiconductor device
KR20110124061A (ko) 적층형 반도체 패키지
US20080191367A1 (en) Semiconductor package wire bonding
JPH11289047A (ja) マルチチップモジュールおよびその製造方法
JPH03163858A (ja) 樹脂封止型半導体装置
KR20100003908A (ko) 반도체 패키지 제조 장치
JPH0513517A (ja) ワイヤボンデイング装置及びワイヤボンデイング方法
TW201340235A (zh) 薄化半導體封裝之方法與裝置
JPH06268153A (ja) 半導体装置
JP2004179234A (ja) 半導体装置の製造方法
KR20110124069A (ko) 적층형 반도체 패키지
KR20020088669A (ko) 반도체칩의 스택킹 구조 및 그 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131008

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141028

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151103

Year of fee payment: 6

LAPS Lapse due to unpaid annual fee