KR20090079619A - 박막트랜지스터와 그 제조방법 및 이를 구비한유기전계발광표시장치 - Google Patents
박막트랜지스터와 그 제조방법 및 이를 구비한유기전계발광표시장치 Download PDFInfo
- Publication number
- KR20090079619A KR20090079619A KR1020080005729A KR20080005729A KR20090079619A KR 20090079619 A KR20090079619 A KR 20090079619A KR 1020080005729 A KR1020080005729 A KR 1020080005729A KR 20080005729 A KR20080005729 A KR 20080005729A KR 20090079619 A KR20090079619 A KR 20090079619A
- Authority
- KR
- South Korea
- Prior art keywords
- semiconductor layer
- layer
- thermal oxide
- oxide film
- substrate
- Prior art date
Links
- 239000010409 thin film Substances 0.000 title claims abstract description 34
- 239000010410 layer Substances 0.000 claims abstract description 114
- 239000004065 semiconductor Substances 0.000 claims abstract description 55
- 239000000758 substrate Substances 0.000 claims abstract description 38
- 239000012535 impurity Substances 0.000 claims abstract description 23
- 229910052581 Si3N4 Inorganic materials 0.000 claims abstract description 20
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims abstract description 20
- 238000004519 manufacturing process Methods 0.000 claims abstract description 18
- 239000011229 interlayer Substances 0.000 claims abstract description 13
- 239000010408 film Substances 0.000 claims description 67
- 238000000034 method Methods 0.000 claims description 23
- 238000010438 heat treatment Methods 0.000 claims description 19
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 14
- 239000012044 organic layer Substances 0.000 claims description 7
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 6
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 5
- 238000004151 rapid thermal annealing Methods 0.000 claims description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 3
- 229910052796 boron Inorganic materials 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 229910052698 phosphorus Inorganic materials 0.000 claims description 3
- 239000011574 phosphorus Substances 0.000 claims description 3
- 229910021417 amorphous silicon Inorganic materials 0.000 description 9
- 238000005229 chemical vapour deposition Methods 0.000 description 8
- 150000002500 ions Chemical class 0.000 description 8
- 238000002425 crystallisation Methods 0.000 description 7
- 230000008025 crystallization Effects 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 5
- 239000002184 metal Substances 0.000 description 5
- 229910052782 aluminium Inorganic materials 0.000 description 4
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- 230000003213 activating effect Effects 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 238000004518 low pressure chemical vapour deposition Methods 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- -1 BH 3 ions Chemical class 0.000 description 2
- 230000001133 acceleration Effects 0.000 description 2
- 239000011651 chromium Substances 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 229910052791 calcium Inorganic materials 0.000 description 1
- 229910052804 chromium Inorganic materials 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000004880 explosion Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000005224 laser annealing Methods 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920000058 polyacrylate Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007790 solid phase Substances 0.000 description 1
- 238000007711 solidification Methods 0.000 description 1
- 230000008023 solidification Effects 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/02104—Forming layers
- H01L21/02107—Forming insulating materials on a substrate
- H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
- H01L21/02227—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process
- H01L21/0223—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate
- H01L21/02233—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer
- H01L21/02236—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a process other than a deposition process formation by oxidation, e.g. oxidation of the substrate of the semiconductor substrate or a semiconductor layer group IV semiconductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
- H01L29/6675—Amorphous silicon or polysilicon transistors
- H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
Abstract
본 발명은 박막트랜지스터의 특성을 향상시킬 수 있는 박막트랜지스터와 그 제조방법 및 이를 구비한 유기전계발광표시장치에 관한 것이다.
본 발명은 기판; 상기 기판 상에 위치하고, 채널 영역 및 소스/드레인 영역을 포함하며, 상기 채널 영역에 불순물이 도핑된 반도체층; 상기 반도체층 상에 위치하며, 상기 반도체층 상에 위치하는 열산화막; 상기 열산화막 상에 위치하는 실리콘 질화막; 상기 실리콘 질화막 상에 위치하며, 상기 반도체층의 일정 영역에 대응되게 위치하는 게이트 전극; 상기 기판 전면에 위치하는 층간 절연막; 및 상기 반도체층에 전기적으로 연결되는 소스/드레인 전극을 포함하는 것을 특징으로 한다.
박막트랜지스터, 열산화막
Description
본 발명은 박막트랜지스터와 그 제조방법 및 이를 구비한 유기전계발광표시장치에 관한 것이다.
디스플레이 장치에 사용되는 다결정 박막트랜지스터는 유리, 석영 등의 투명 기판에 비정질 실리콘을 증착시키고, 상기 비정질 실리콘을 탈수소화한 후, 상기 비정질 실리콘을 결정화하여 반도체층을 형성한다. 이후에, 상기 반도체층 상에 게이트 절연막 및 게이트 전극을 형성하고, 상기 반도체층에 소스/드레인 영역을 형성하기 위한 불순물을 이온주입한 후, 층간 절연막 및 소스/드레인 전극을 형성하여 박막트랜지스터를 제조한다.
이와는 달리, 박막트랜지스터의 전기적 특성을 향상시키기 위해, 채널 도핑을 더 수행하기도 하는데 보다 자세하게는, 반도체층을 형성한 이후에 상기 반도체 층에 소정의 불순물을 주입하여 추후 채널로써 작용하게 되는 영역의 전기적 특성을 향상시키기 위한 이온주입 즉, 채널 도핑을 수행하고, 상기 반도체층 상에 게이트 절연막 및 게이트 전극을 형성하기도 한다.
그러나, 상기 박막트랜지스터를 제조하는 공정에 있어서, 일반적으로 채널 도핑 후에 상기 반도체층에 주입된 불순물 이온들을 활성화시키는 열처리 공정이 수행되어야 하기 때문에 공정이 복잡해지고 제조수율이 저하되는 문제점이 있었다.
또한, 상기 반도체층을 절연시키는 게이트 절연막의 경우에 있어서, 일반적으로 CVD(chemical vapor deposition)법을 이용하여 실리콘 산화막 또는 질화막을 형성하고 있으나, CVD법으로 증착하는 경우에는 막질이 불량하고 막의 균일성이 좋지 않아 1000Å 이상으로 증착해야 하는 단점이 있었다.
따라서, 박막트랜지스터의 전기적 특성을 조절하기 어려우며, 이에 따라 박막트랜지스터의 특성이 저하되는 문제점이 있었다.
본 발명은 상기와 같은 종래 기술의 제반 단점과 문제점을 해결하기 위한 것으로, 종래에 비해 제조공정이 단순하며 전기적 특성이 우수한 박막트랜지스터 및 그 제조방법을 제공할 수 있다.
또한, 본 발명은 상기 박막트랜지스터를 구비한 유기전계발광표시장치를 제공할 수 있다.
본 발명의 일 태양에 있어서,
기판;
상기 기판 상에 위치하고, 채널 영역 및 소스/드레인 영역을 포함하며, 상기 채널 영역에 불순물이 도핑된 반도체층;
상기 반도체층 상에 위치하는 열산화막;
상기 열산화막 상에 위치하는 실리콘 질화막;
상기 실리콘 질화막 상에 위치하며, 상기 반도체층의 일정 영역에 대응되게 위치하는 게이트 전극;
상기 기판 전면에 위치하는 층간 절연막; 및
상기 반도체층에 전기적으로 연결되는 소스/드레인 전극을 포함하는 것을 특징으로 하는 박막트랜지스터가 제공된다.
또한, 본 발명의 다른 태양에 있어서,
기판을 제공하고,
상기 기판 상에 다결정 실리콘층을 형성하고,
상기 다결정 실리콘층에 불순물을 주입하여 채널 도핑하고,
상기 다결정 실리콘층을 패터닝하여 반도체층을 형성하고,
상기 반도체층을 H2O 분위기에서 열처리하여 상기 반도체층 상에 열산화막을 형성하고,
상기 열산화막 상에 실리콘 질화막을 형성하고,
상기 반도체층의 일정 영역에 대응되는 위치에 게이트 전극을 형성하고,
상기 기판 전면에 층간 절연막을 형성하고,
상기 반도체층과 전기적으로 연결되는 소스/드레인 전극을 형성하는 것을 포함하는 박막트랜지스터의 제조방법이 제공된다.
또한, 본 발명의 또 다른 태양에 있어서,
기판;
상기 기판 상에 위치하고, 채널 영역 및 소스/드레인 영역을 포함하며, 상기 채널 영역에 불순물이 도핑된 반도체층;
상기 반도체층 상에 위치하는 열산화막;
상기 열산화막 상에 위치하는 실리콘 질화막;
상기 실리콘 질화막 상에 위치하며, 상기 반도체층의 일정 영역에 대응되게 위치하는 게이트 전극;
상기 기판 전면에 위치하는 층간 절연막;
상기 반도체층에 전기적으로 연결되는 소스/드레인 전극;
상기 소스/드레인 전극에 전기적으로 연결된 제 1 전극; 및
상기 제 1 전극 상에 위치하는 유기막층 및 제 2 전극을 포함하는 유기전계발광표시장치가 제공된다.
본 발명에 의하면 종래에 비해 간단한 제조공정으로 전기적 특성이 우수한 박막트랜지스터를 얻을 수 있다.
본 발명의 상기 목적과 기술적 구성 및 그에 따른 작용효과에 관한 자세한 사항은 본 발명의 바람직한 실시예를 도시하고 있는 도면을 참조한 이하 상세한 설명에 의해 보다 명확하게 이해될 것이다. 또한 도면들에 있어서, 층 및 영역의 길이, 두께 등은 편의를 위하여 과장되어 표현될 수도 있다. 명세서 전체에 걸쳐서 동일한 참조번호들은 동일한 구성요소들을 나타낸다.
도 1a 내지 도 1g는 본 발명의 실시 예에 따른 박막트랜지스터의 제조공정을 도시한 단면도이다.
도 1a를 참조하면, 절연 유리 또는 플라스틱과 같은 투명한 기판(200) 상에 버퍼층(201)을 형성한다. 상기 버퍼층(201)은 기판 하부에서 침투하는 수분 또는 불순물의 확산을 방지하거나 결정화 시 열의 전달 속도를 조절함으로써, 후속 공정에서 형성될 다결정 실리콘층의 결정화가 잘 이루어질 수 있도록 하는 역할을 하며, 실리콘 산화막, 실리콘 질화막 또는 이들의 다중층으로 이루어질 수 있다.
이어서, 상기 버퍼층(201) 상에 비정질 실리콘층(202)을 형성한다. 이때, 상기 비정질 실리콘층의 증착방법으로는 PECVD(Plasma Enhanced Chemical Vapor Deposition) 또는 LPCVD(Low Pressure Chemical Vapor Deposition) 등의 증착 방법을 사용한다. 여기서, PECVD법은 330 내지 430℃ 에서 1 내지 1.5 Torr의 압력으로 SiH4 + Ar 및/또는 H2를 사용하여 수행한다. 또한, LPCVD는 400 내지 500℃ 내외의 온도에서 0.2 내지 0.4 Torr 로 Si2H6 + Ar를 사용하여 수행한다.
그리고 나서, 도 1b에 도시된 바와 같이, 상기 비정질 실리콘층(202)을 결정화하여 다결정 실리콘층(202a)을 형성한다. 이때, 상기 다결정 실리콘층(202a)을 형성하는 방법으로는, SPC(Solid Phase Crystallization), SLS(Sequential Lateral Solidification), ELA(Eximer Laser Annealing), MIC(Metal Induced Crystallization) 및 MILC(Metal Induced Lateral Crystallization)로 이루어진 군에서 선택된 하나를 사용할 수 있다.
이어서, 상기 다결정 실리콘층(202a)이 형성된 기판(200) 전면에 불순물 즉, 붕소(B) 또는 인(P) 이온을 0.5×1012/㎠ 내지 1.5×1012/㎠의 도즈량으로 주입하여 채널 도핑한다. 여기서, 상기 채널 도핑은 박막트랜지스터의 소정의 저항을 갖는 채널 영역을 형성하는 역할을 하게 된다. 따라서, 도핑된 이온들에 의해 박막 트랜지스터의 문턱전압, 드레인 전류 등과 같은 소자의 특성을 조절할 수 있는 이점이 있다.
이어서, 도 1c를 참조하면, 상기 기판(200) 상의 다결정 실리콘층(202a)을 패터닝하여 반도체층(203)을 형성한다. 다음, 상기 다결정 실리콘으로 이루어진 반도체층(203)을 H2O분위기에서 열처리하여 열산화막(210)을 형성한다.
본 발명에서는 열처리 공정으로 RTA(Rapid Thermal Annealing) 또는 로(Furnace)와 같은 통상의 고온 열처리 공정에서 사용되는 방법을 사용하되, 열처리 분위기를 종래에는 비활성인 N2 또는 O2 분위기에서 열처리를 진행하였으나 본 발명에서는 H2O 분위기에서 열처리를 진행한다.
이때, H2O 분위기에서 열처리를 하는 경우에는 N2 또는 O2 분위기에서 열처리하는 경우보다 동일 온도라면 열처리 시간이 더욱 단축되고, 동일 시간이라면 열처리 온도가 감소된다.
특히, 종래 투명 절연 기판인 유리 같은 경우에는 고온에서 기판이 휘어지는 문제점이 발생하나 본 발명과 같이 열처리 온도를 감소시킬 수 있는 경우에는 기판의 휘어짐을 방지할 수 있다.
본 발명에서의 열처리 온도는 400 내지 550℃인 것이 바람직하다. 이때, 상기 열처리 온도는 비정질 실리콘이 적절한 온도에 의해 결정화가 수행되는 것을 고려할 때 400℃ 이상인 것이 바람직하고, 기판이 고온에 의해 변형이 일어나는 것을 고려할 때 550℃ 이하인 것이 바람직하다.
그리고, H2O의 압력은 10000 내지 2MPa인 것이 바람직하다. 이때, 상기 H2O의 압력은 비정질 실리콘의 결정화 속도가 압력에 비례하여 열처리 시간이 정해지는 것을 고려할 때 10000 이상인 것이 바람직하고, 고압인 경우에는 폭발의 위험이 있는 것을 고려할 때 2MPa 이하의 압력에서 열처리 하는 것이 바람직하다.
여기서, 상기 H2O 분위기에서 열처리하게 되면, 상기 반도체층(203)의 표면을 모두 덮는 열 산화에 의한 열산화막(210) 형성되게 된다.
이때, 상기 형성되는 열산화막(210)은 50 내지 300Å의 두께로 형성하는 것이 바람직하다. 상기 열산화막(210)의 두께는 상기 열산화막(210)이 게이트 절연막으로 작용하는 특성을 고려할 때 50Å 이상임이 바람직하고, 상기 열산화막(210)의 제조 공정 시간을 고려할 때 300Å 이하인 것이 바람직하다. 또한, 상기 열산화막(210)의 두께는 열처리 온도와 진행시간에 의해 조절될 수 있다.
또한, 상기 열처리 공정에 의해 채널 도핑된 불순물 이온들의 활성화가 동시에 일어나게 됨으로써 종래 따로 열처리를 수행하던 공정의 복잡함을 단순화시킬 수 있는 이점이 있다.
이어서, 도 1d를 참조하면, 상기 열산화막(210)을 포함하는 기판(200) 전면에 CVD(chemical vapor deposition)법을 이용하여 실리콘 질화막(211)을 형성한다. 상기 실리콘 질화막(211)을 형성함으로써, 상기 열산화막(210) 및 실리콘 질화막(211)은 이중 게이트 절연막으로 작용하게 된다.
이어서, 도 1e를 참조하면, 상기 기판(200) 전면에 알루미늄(Al) 또는 알루미늄-네오디늄(Al-Nd)과 같은 알루미늄 합금의 단일층이나, 크롬(Cr) 또는 몰리브덴(Mo) 합금 위에 알루미늄 합금이 적층된 다중 층으로 게이트 전극용 금속층을 형성한다. 이어, 상기 게이트 전극용 금속층을 식각하여 상기 반도체층(203)과 대응되는 일정 영역에 게이트 전극(212)을 형성한다.
따라서, 종래 실리콘 산화막을 CVD 법으로 형성하는 경우에, 막질 및 막의 균일도가 불량하던 것을 방지하기 위해 1000Å이상으로 형성하던 것을, 상기 열산화막(210)을 이용하여 300Å 이하로 줄일 수 있게 됨으로써, 박막트랜지스터의 특성을 제어하기 용이하게, 이에 따른 박막트랜지스터의 특성의 향상을 가져오는 이점이 있다.
이어서, 도 1f를 참조하면, 상기 게이트 전극(212)을 마스크로 사용하여 도전형의 불순물 이온을 일정량 주입하여 소스/드레인 영역(204,205) 및 채널 영역(206)을 형성한다. 상기 불순물 이온으로는 p형 불순물 또는 n형 불순물을 이용하여 박막트랜지스터를 형성할 수 있는데, 상기 p형 불순물은 붕소(B), 알루미늄(Al), 갈륨(Ga) 및 인듐(In)으로 이루어진 군에서 선택할 수 있고, 상기 n형 불순물은 인(P), 비소(As) 및 안티몬(Sb) 등으로 이루어진 군에서 선택할 수 있다.
이어서, 도 1g를 참조하면, 상기 게이트 전극(212)을 포함하는 기판(200) 전면에 층간 절연막(213)을 형성한다.
이어, 상기 층간 절연막(213), 실리콘 질화막(211) 및 열산화막(210)의 일정 영역을 식각하여 콘택홀을 형성하고, 상기 콘택홀을 통해 상기 반도체층(203)의 소 스/드레인 영역(204,205)에 전기적으로 연결되는 소스/드레인 전극(214a,215b)을 형성하여, 본 발명의 실시 예에 따른 박막트랜지스터를 완성한다.
상기와 같이, 본 발명의 박막트랜지스터는 열산화막 형성시 열처리 공정에 의해 채널 도핑된 불순물 이온들의 활성화가 동시에 일어나게 됨으로써 종래 따로 열처리를 수행하던 공정의 복잡함을 단순화시킬 수 있으며, 상기 열산화막을 게이트 절연막으로 사용하여 박막트랜지스터의 특성을 향상시킬 수 있는 이점이 있다.
이하, 본 발명의 이해를 돕기 위해 바람직한 실험예를 제시한다. 다만, 하기의 실험예는 본 발명의 이해를 돕기 위한 것일 뿐, 본 발명이 하기의 실험예에 의해 한정되는 것은 아니다.
<실험예>
기판 상에 다결정 실리콘으로 이루어진 반도체층(W/L=10/10㎛)을 형성하였고, 상기 반도체층에 BH3 이온을 1.2×1012/㎠의 농도, 17KeV의 가속전압으로 이온 주입하여 채널 도핑을 실시하였다. 다음, 상기 반도체층을 포함하는 기판을 H2O 분위기에서 2MPa의 압력으로 550℃의 온도로 60분간 열처리하여, 상기 채널 도핑된 이온들을 활성화 시킴과 동시에 160Å의 두께를 갖는 열산화막(SiO2)을 형성하였다. 다음, 상기 기판 전면에 CVD법을 이용하여 실리콘 질화막을 200Å의 두께를 갖도록 형성하였고, Mo 금속을 증착하여 3000Å의 두께로 게이트 전극을 형성하고, 기판 전면에 BH3 이온을 1.0×1015/㎠의 농도, 40KeV의 가속전압으로 주입하여 소스 /드레인 영역을 형성하고, CVD법을 이용하여 400Å의 두께로 층간 절연막을 형성하였다. 다음, 상기 반도체층의 소스/드레인 영역에 연결되도록 Mo 금속층 증착하여 4000Å의 두께로 소스/드레인 전극을 형성하여 박막트랜지스터를 완성하였다.
상기 실험예에 따라 제조된 박막트랜지스터의 문턱전압, 전하이동도 및 누설전류를 측정하였고 그 결과는 표 1에 나타내었다.
| 문턱 전압(v) | 전하 이동도(㎠/Vs) | 누설 전류(A/㎛) |
| -3.93 | 27.38 | 2.58E-13 |
이어서, 도 1h는 본 발명의 실시 예에 따른 유기전계발광표시장치의 단면도이다.
도 1h를 참조하면, 상기 기판(200) 전면에 평탄화막(220)을 형성한다. 상기 평탄화막(220)은 유기막 또는 무기막으로 형성하거나 이들의 복합막으로 형성할 수 있다. 상기 평탄화막(220)을 무기막으로 형성하는 경우는 SOG(spin on glass)를 사용하여 형성하는 것이 바람직하고, 유기막으로 형성하는 경우 아크릴계 수지, 폴리이미드계 수지 또는 BCB(benzocyclobutene)을 사용하여 형성하는 것이 바람직하다.
이때, 상기 평탄화막(220)을 식각하여 상기 소오스/드레인 전극(214a, 215b) 중 어느 하나를 노출시키는 비어홀을 형성하고, 상기 소오스/드레인 전극(214a, 215b) 중 어느 하나와 연결되는 제 1 전극(225)을 형성한다. 상기 제 1 전극(225)은 상기 비아홀의 바닥에 위치하여 상기 노출된 소오스/드레인 전극(214a, 215b) 중 어느 하나에 접하고, 상기 평탄화막(220) 상으로 연장된다. 상기 제 1 전극(225)은 ITO(Indium Tin Oxide) 또는 IZO(Indium Zinc Oxide)를 사용할 수 있다.
이어서, 상기 제 1 전극(225)을 포함한 기판(200) 전면에 화소정의막(230)을 형성하되, 상기 제 1 전극(225)이 위치한 비아홀을 충분히 채울 수 있을 정도의 두께로 형성한다. 상기 화소정의막(230)은 유기막 또는 무기막으로 형성할 수 있으나, 바람직하게는 유기막으로 형성한다. 더욱 바람직하게는 상기 화소정의막(230)은 BCB(benzocyclobutene), 아크릴계 고분자 및 폴리이미드로 이루어진 군에서 선택되는 하나이다. 상기 화소정의막(230)은 유동성(flowability)이 뛰어나므로 상기 기판 전체에 평탄하게 형성할 수 있다.
이때, 상기 화소정의막(230)을 식각하여 상기 제 1 전극(225)을 노출시키는 개구부를 형성하고, 상기 개구부를 통해 노출된 제 1 전극(225) 상에 유기막층(235)을 형성한다. 상기 유기막층(235)은 적어도 발광층을 포함하며, 정공주입층, 정공수송층, 전자수송층 또는 전자주입층중 어느 하나 이상의 층을 추가로 포함할 수 있다.
이어서, 상기 기판(200) 전면에 제 2 전극(240)을 형성한다. 상기 제 2 전극(240)은 투과전극으로 투명하면서 일함수가 낮은 Mg, Ag, Al, Ca 및 이들의 합금으로 사용할 수 있다.
따라서, 상기와 같이 본 발명의 실시 예에 따른 유기전계발광표시장치를 완성한다.
본 발명은 이상에서 살펴본 바와 같이 바람직한 실시예를 들어 도시하고 설명하였으나, 상기한 실시 예에 한정되지 아니하며 본 발명의 정신을 벗어나지 않는 범위 내에서 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변경과 수정이 가능할 것이다.
도 1a 내지 도 1g는 본 발명의 실시 예에 따른 박막트랜지스터의 제조공정을 도시한 단면도이다.
도 1h는 본 발명의 실시 예에 따른 유기전계발광표시장치의 단면도이다.
<도면 주요부호에 대한 부호의 설명>
200: 기판 201: 버퍼층
202: 비정질 실리콘층 202a: 다결정 실리콘층
203: 반도체층 204,205: 소스/드레인 영역
206: 채널 영역 210: 열산화막
211: 실리콘 질화막 212: 게이트 전극
213: 층간 절연막 214a, 215b: 소스/드레인 전극
Claims (13)
- 기판;상기 기판 상에 위치하고, 채널 영역 및 소스/드레인 영역을 포함하며, 상기 채널 영역에 불순물이 도핑된 반도체층;상기 반도체층 상에 위치하는 열산화막;상기 열산화막 상에 위치하는 실리콘 질화막;상기 실리콘 질화막 상에 위치하며, 상기 반도체층의 일정 영역에 대응되게 위치하는 게이트 전극;상기 기판 전면에 위치하는 층간 절연막; 및상기 반도체층에 전기적으로 연결되는 소스/드레인 전극을 포함하는 것을 특징으로 하는 박막트랜지스터.
- 제 1항에 있어서,상기 열산화막의 두께는 50 내지 300Å 의 두께인 것을 특징으로 하는 박막트랜지스터.
- 제 1 항에 있어서,상기 열산화막은 실리콘 산화막인 것을 특징으로 하는 박막트랜지스터.
- 기판을 제공하고,상기 기판 상에 다결정 실리콘층을 형성하고,상기 다결정 실리콘층에 불순물을 주입하여 채널 도핑하고,상기 다결정 실리콘층을 패터닝하여 반도체층을 형성하고,상기 반도체층을 H2O 분위기에서 열처리하여 상기 반도체층 상에 열산화막을 형성하고,상기 열산화막 상에 실리콘 질화막을 형성하고,상기 반도체층의 일정 영역에 대응되는 위치에 게이트 전극을 형성하고,상기 기판 전면에 층간 절연막을 형성하고,상기 반도체층과 전기적으로 연결되는 소스/드레인 전극을 형성하는 것을 포함하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
- 제 4항에 있어서,상기 열처리는 급속열어닐링방법(rapid thermal annealing: RTA)으로 수행하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
- 제 4항에 있어서,상기 열처리는 400 내지 550℃에서 수행하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
- 제 4항에 있어서,상기 H2O 분위기는 1000Pa 내지 2MPa의 압력에서 수행하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
- 제 4항에 있어서,상기 게이트 전극을 형성한 후 상기 반도체층에 불순물을 주입하여 소스/드레인 영역을 형성하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
- 제 4항에 있어서,상기 채널 도핑은 붕소(B) 또는 인(P) 불순물을 주입하는 것을 특징으로 하 는 박막트랜지스터의 제조방법.
- 제 4항에 있어서,상기 채널 도핑은 0.5×1012/㎠ 내지 1.5×1012/㎠의 도즈량으로 불순물을 주입하는 것을 특징으로 하는 박막트랜지스터의 제조방법.
- 기판;상기 기판 상에 위치하고, 채널 영역 및 소스/드레인 영역을 포함하며, 상기 채널 영역에 불순물이 도핑된 반도체층;상기 반도체층 상에 위치하는 열산화막;상기 열산화막 상에 위치하는 실리콘 질화막;상기 실리콘 질화막 상에 위치하며, 상기 반도체층의 일정 영역에 대응되게 위치하는 게이트 전극;상기 기판 전면에 위치하는 층간 절연막;상기 반도체층에 전기적으로 연결되는 소스/드레인 전극;상기 소스/드레인 전극에 전기적으로 연결된 제 1 전극; 및상기 제 1 전극 상에 위치하는 유기막층 및 제 2 전극을 포함하는 것을 특징 으로 하는 유기전계발광표시장치.
- 제 11항에 있어서,상기 열산화막의 두께는 50 내지 300Å 의 두께인 것을 특징으로 하는 유기전계발광표시장치.
- 제 11항에 있어서,상기 열산화막은 실리콘 산화막인 것을 특징으로 하는 유기전계발광표시장치.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080005729A KR101015847B1 (ko) | 2008-01-18 | 2008-01-18 | 박막트랜지스터와 그 제조방법 및 이를 구비한유기전계발광표시장치 |
| US12/320,110 US20090184632A1 (en) | 2008-01-18 | 2009-01-16 | Thin film transistor, method of fabricating the same and organic light emitting diode display device having the same |
| US13/100,979 US8673697B2 (en) | 2008-01-18 | 2011-05-04 | Thin film transistor, method of fabricating the same and organic light emitting diode display device having the same |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080005729A KR101015847B1 (ko) | 2008-01-18 | 2008-01-18 | 박막트랜지스터와 그 제조방법 및 이를 구비한유기전계발광표시장치 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20090079619A true KR20090079619A (ko) | 2009-07-22 |
| KR101015847B1 KR101015847B1 (ko) | 2011-02-23 |
Family
ID=40875922
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080005729A KR101015847B1 (ko) | 2008-01-18 | 2008-01-18 | 박막트랜지스터와 그 제조방법 및 이를 구비한유기전계발광표시장치 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US20090184632A1 (ko) |
| KR (1) | KR101015847B1 (ko) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101147414B1 (ko) * | 2009-09-22 | 2012-05-22 | 삼성모바일디스플레이주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101809661B1 (ko) * | 2011-06-03 | 2017-12-18 | 삼성디스플레이 주식회사 | 박막 트랜지스터, 그 제조 방법 및 이를 포함하는 유기 발광 표시 장치 |
| CN102646595A (zh) * | 2011-11-11 | 2012-08-22 | 京东方科技集团股份有限公司 | 薄膜晶体管及其制造方法、显示器件 |
| EP2613346B1 (en) * | 2011-11-11 | 2022-06-08 | BOE Technology Group Co., Ltd. | Thin film transistor, manufacturing method thereof and display device |
| KR102040069B1 (ko) * | 2013-07-09 | 2019-11-05 | 삼성디스플레이 주식회사 | 유기전계발광 표시장치의 제조 방법 |
| KR20200050093A (ko) * | 2018-10-31 | 2020-05-11 | 삼성디스플레이 주식회사 | 디스플레이 장치 및 이의 제조 방법 |
Family Cites Families (34)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5466641A (en) * | 1992-06-15 | 1995-11-14 | Kawasaki Steel Corporation | Process for forming polycrystalline silicon film |
| KR970000467B1 (ko) | 1993-06-25 | 1997-01-11 | 현대전자산업 주식회사 | 반도체 장치의 게이트 절연막 형성방법 |
| JP3320180B2 (ja) * | 1993-12-22 | 2002-09-03 | ティーディーケイ株式会社 | 薄膜トランジスタの製造方法 |
| JPH07321323A (ja) | 1994-05-24 | 1995-12-08 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタおよびその製造方法 |
| JPH0878693A (ja) * | 1994-08-31 | 1996-03-22 | Semiconductor Energy Lab Co Ltd | 半導体装置の作製方法 |
| US5548132A (en) * | 1994-10-24 | 1996-08-20 | Micron Technology, Inc. | Thin film transistor with large grain size DRW offset region and small grain size source and drain and channel regions |
| US5771110A (en) * | 1995-07-03 | 1998-06-23 | Sanyo Electric Co., Ltd. | Thin film transistor device, display device and method of fabricating the same |
| TW447136B (en) | 1996-06-06 | 2001-07-21 | Seiko Epson Corp | Method for manufacturing thin film transistor, liquid crystal display and electronic device both produced by the method |
| JP3442693B2 (ja) | 1999-08-19 | 2003-09-02 | 株式会社半導体エネルギー研究所 | 絶縁ゲイト型電界効果半導体装置の作製方法 |
| JP3323838B2 (ja) | 1999-09-03 | 2002-09-09 | 松下電器産業株式会社 | ポリシリコン薄膜トランジスタおよびその製造方法ならびにそれを用いた液晶表示装置 |
| TW587239B (en) * | 1999-11-30 | 2004-05-11 | Semiconductor Energy Lab | Electric device |
| TWI263336B (en) * | 2000-06-12 | 2006-10-01 | Semiconductor Energy Lab | Thin film transistors and semiconductor device |
| TW550530B (en) * | 2000-10-27 | 2003-09-01 | Semiconductor Energy Lab | Display device and method of driving the same |
| TW523931B (en) * | 2001-02-20 | 2003-03-11 | Hitachi Ltd | Thin film transistor and method of manufacturing the same |
| JP2003008023A (ja) | 2001-06-21 | 2003-01-10 | Matsushita Electric Ind Co Ltd | 薄膜トランジスタ並びに、それを用いたアレイ基板、表示素子、及び有機エレクトロルミネッセンス表示装置 |
| JP2003197632A (ja) | 2001-12-25 | 2003-07-11 | Seiko Epson Corp | 薄膜トランジスタの製造方法、半導体装置の製造方法、および電気光学装置 |
| KR20040050768A (ko) * | 2002-12-09 | 2004-06-17 | 엘지.필립스 엘시디 주식회사 | 구동회로 일체형 액정표시장치용 박막 트랜지스터 제조방법 |
| JP2004193226A (ja) | 2002-12-09 | 2004-07-08 | Nec Electronics Corp | 不揮発性半導体記憶装置およびその製造方法 |
| KR100977538B1 (ko) | 2003-01-10 | 2010-08-23 | 엘지디스플레이 주식회사 | 폴리실리콘 박막의 제조방법 |
| US7227306B2 (en) * | 2003-08-28 | 2007-06-05 | Samsung Sdi Co., Ltd. | Organic electroluminescence display having recessed electrode structure |
| WO2005078787A1 (ja) * | 2004-02-16 | 2005-08-25 | Sharp Kabushiki Kaisha | 薄膜トランジスタとその製造方法、表示装置、酸化膜の改質方法、酸化膜の形成方法、半導体装置、半導体装置の製造方法、および半導体装置の製造装置 |
| JP4237147B2 (ja) | 2004-03-26 | 2009-03-11 | シャープ株式会社 | 薄膜トランジスタおよびその製造方法、表示装置、酸化膜の改質方法 |
| KR100685391B1 (ko) * | 2004-05-18 | 2007-02-22 | 삼성에스디아이 주식회사 | 박막 트랜지스터와 그의 제조방법 및 박막 트랜지스터를포함하는 평판 표시 장치 |
| KR100599595B1 (ko) * | 2004-05-24 | 2006-07-13 | 삼성에스디아이 주식회사 | 발광표시 장치용 반도체 소자 및 그 제조 방법 |
| KR100666552B1 (ko) * | 2004-06-30 | 2007-01-09 | 삼성에스디아이 주식회사 | 반도체 소자의 제조 방법 및 이 방법에 의하여 제조되는반도체 소자 |
| KR100666563B1 (ko) | 2004-07-05 | 2007-01-09 | 삼성에스디아이 주식회사 | 반도체 장치의 제조 방법 및 이 방법에 의하여 제조되는반도체 장치 |
| KR100685396B1 (ko) | 2004-07-22 | 2007-02-22 | 삼성에스디아이 주식회사 | 반도체 장치의 제조 방법 및 이 방법에 의하여 제조되는반도체 장치 |
| JP4729881B2 (ja) | 2004-08-04 | 2011-07-20 | ソニー株式会社 | 薄膜半導体装置の製造方法および薄膜半導体装置 |
| KR100656495B1 (ko) * | 2004-08-13 | 2006-12-11 | 삼성에스디아이 주식회사 | 박막트랜지스터 및 그 제조 방법 |
| US7416928B2 (en) * | 2004-09-08 | 2008-08-26 | Semiconductor Energy Laboratory Co., Ltd. | Manufacturing method of semiconductor device |
| KR100729942B1 (ko) | 2004-09-17 | 2007-06-19 | 노재상 | 도전층을 이용한 실리콘 박막의 어닐링 방법 및 그로부터제조된 다결정 실리콘 박막 |
| TW200805882A (en) * | 2005-12-07 | 2008-01-16 | Dsm Solutions Inc | Method of producing and operating a low power junction field effect transistor |
| KR100810639B1 (ko) * | 2006-12-06 | 2008-03-07 | 삼성에스디아이 주식회사 | 박막트랜지스터와 그 제조방법 및 이를 구비한유기전계발광표시장치 |
| KR100810638B1 (ko) * | 2006-12-06 | 2008-03-07 | 삼성에스디아이 주식회사 | 박막트랜지스터와 그 제조방법 및 이를 구비한유기전계발광표시장치 |
-
2008
- 2008-01-18 KR KR1020080005729A patent/KR101015847B1/ko active IP Right Grant
-
2009
- 2009-01-16 US US12/320,110 patent/US20090184632A1/en not_active Abandoned
-
2011
- 2011-05-04 US US13/100,979 patent/US8673697B2/en active Active
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101147414B1 (ko) * | 2009-09-22 | 2012-05-22 | 삼성모바일디스플레이주식회사 | 유기 발광 표시 장치 및 그 제조 방법 |
| US8633479B2 (en) | 2009-09-22 | 2014-01-21 | Samsung Display Co., Ltd. | Display device with metal oxidel layer and method for manufacturing the same |
Also Published As
| Publication number | Publication date |
|---|---|
| US20110207268A1 (en) | 2011-08-25 |
| US8673697B2 (en) | 2014-03-18 |
| US20090184632A1 (en) | 2009-07-23 |
| KR101015847B1 (ko) | 2011-02-23 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101056428B1 (ko) | 박막트랜지스터, 그의 제조방법, 및 이를 포함하는 유기전계발광표시장치 | |
| US8513669B2 (en) | Thin film transistor including metal or metal silicide structure in contact with semiconductor layer and organic light emitting diode display device having the thin film transistor | |
| US7999261B2 (en) | Thin film transistor, method of fabricating the same, and organic light emitting diode display device having the TFT | |
| US8273638B2 (en) | Thin film transistor using a metal induced crystallization process and method for fabricating the same and active matrix flat panel display using the thin film transistor | |
| US8283668B2 (en) | Thin film transistor, method of fabricating the same, and organic light emitting diode display device including the same | |
| US6841433B2 (en) | Method of fabricating polysilicon thin film transistor | |
| KR100810639B1 (ko) | 박막트랜지스터와 그 제조방법 및 이를 구비한유기전계발광표시장치 | |
| KR101009646B1 (ko) | 박막 트랜지스터 및 이를 구비한 표시 장치 | |
| KR101015847B1 (ko) | 박막트랜지스터와 그 제조방법 및 이를 구비한유기전계발광표시장치 | |
| US8623720B2 (en) | Method of fabricating a thin film transistor from amorphous silicon and organic light emitting diode display device having the thin film transistor | |
| US20110033992A1 (en) | Thin Film Transistor, Method of Fabricating the Same, and Organic Light Emitting Display Device Including the Same | |
| JP2012244173A (ja) | ポリシリコン活性層を含む薄膜トランジスタ及びその製造方法とアレイ基板 | |
| KR20020057382A (ko) | 반도체 소자 제조 방법 및 장치 | |
| KR100810638B1 (ko) | 박막트랜지스터와 그 제조방법 및 이를 구비한유기전계발광표시장치 | |
| KR101009432B1 (ko) | 박막트랜지스터 및 그의 제조방법 | |
| KR100447893B1 (ko) | 박막 트랜지스터 제조방법 | |
| KR101043785B1 (ko) | 박막트랜지스터 및 그의 제조방법 | |
| EP2204845A1 (en) | Method of fabricating polysilicon, thin film transistor, method of fabricating the thin film transistor, and organic light emitting diode display device including the thin film transistor | |
| KR20050113364A (ko) | Ｎｍｏｓ 박막 트랜지스터의 제조방법 | |
| JP2009016600A (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| N231 | Notification of change of applicant | ||
| E902 | Notification of reason for refusal | ||
| AMND | Amendment | ||
| E90F | Notification of reason for final refusal | ||
| AMND | Amendment | ||
| E601 | Decision to refuse application | ||
| J201 | Request for trial against refusal decision | ||
| AMND | Amendment | ||
| B701 | Decision to grant | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20140129 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20150130 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20180201 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20190129 Year of fee payment: 9 |
|
| FPAY | Annual fee payment |
Payment date: 20200203 Year of fee payment: 10 |