KR20090024172A - Ｃｚ 성장 동안에 실리콘 단결정의 측면에 의해 유도되는 응집된 점 결함 및 산소 클러스터 형성을 제어하는 방법 - Google Patents

Ｃｚ 성장 동안에 실리콘 단결정의 측면에 의해 유도되는 응집된 점 결함 및 산소 클러스터 형성을 제어하는 방법 Download PDF

Info

Publication number
KR20090024172A
KR20090024172A KR1020087031022A KR20087031022A KR20090024172A KR 20090024172 A KR20090024172 A KR 20090024172A KR 1020087031022 A KR1020087031022 A KR 1020087031022A KR 20087031022 A KR20087031022 A KR 20087031022A KR 20090024172 A KR20090024172 A KR 20090024172A
Authority
KR
South Korea
Prior art keywords
defects
temperature
segment
ingot
less
Prior art date
Application number
KR1020087031022A
Other languages
English (en)
Other versions
KR101385810B1 (ko
Inventor
밀린드 에스. 쿨카르니
Original Assignee
엠이엠씨 일렉트로닉 머티리얼즈, 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엠이엠씨 일렉트로닉 머티리얼즈, 인크. filed Critical 엠이엠씨 일렉트로닉 머티리얼즈, 인크.
Publication of KR20090024172A publication Critical patent/KR20090024172A/ko
Application granted granted Critical
Publication of KR101385810B1 publication Critical patent/KR101385810B1/ko

Links

Images

Classifications

    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20—Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/02—Elements
    • C30B29/06—Silicon
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/14—Heating of the melt or the crystallised materials
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/203—Controlling or regulating the relationship of pull rate (v) to axial thermal gradient (G)
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B15/00—Single-crystal growth by pulling from a melt, e.g. Czochralski method
    • C30B15/20—Controlling or regulating
    • C30B15/206—Controlling or regulating the thermal history of growing the ingot

Abstract

본 발명은 단결정 실리콘 잉곳을 제조하는 방법 및 그 결과 생성되는 잉곳 또는 웨이퍼에 관한 것이다. 일 실시예에서, 방법은, 본 명세서에서 정의된 바와 같이, 예컨대, 주어진 잉곳 세그먼트 내에서, 이 세그먼트의 반경의 상당한 부분에 걸쳐 실질적으로 그 임계값 근처가 되도록, 성장 속도 v 및 유효 또는 보정된 축방향 온도 구배를 제어하는 단계 및 고유 점 결함의 측 방향 혼입의 효과를 조절하고, 그리하여 응집된 고유 점 결함 및/또는 대략 잉곳 세그먼트의 측면으로부터 반경방향 내측으로 연장하는 링 내의 산소 침전 클러스터의 형성을 제한하기 위하여 (i)응고점 내지 약 1250℃ 와 (ii) 약 1250℃ 내지 약 1000℃ 에서 세그먼트의 냉각 속도를 조절하는 단계를 포함한다. 이 실시예 또는 대안적인 실시예에서, 축방향 온도 구배 및/또는 용융물/고체 계면은 응집된 고유 점 결함 및/또는 링 내의 산소 침전 클러스터의 형성을 제한하기 위하여 제어될 수 있다.
단결정 실리콘, 잉곳, 베이컨시, 인터스티셜, 미세 결함, 산소 클러스터, 에지 링, 응집된 고유 점 결함

Description

ＣＺ 성장 동안에 실리콘 단결정의 측면에 의해 유도되는 응집된 점 결함 및 산소 클러스터 형성을 제어하는 방법{CONTROLLING AGGLOMERATED POINT DEFECT AND OXYGEN CLUSTER FORMATION INDUCED BY THE LATERAL SURFACE OF A SILICON SINGLE CRYSTAL DURING CZ GROWTH}
본 발명은 일반적으로 전자 소자의 제조에 사용되는 반도체 수준 단결정 실리콘(semiconductor grade single crystal silicon)의 제조에 관한 것이다. 보다 구체적으로, 본 발명은 실질적으로 응집된 고유 점 결함(agglomerated intrinsic point defect)이 없는 단결정 실리콘 잉곳을 제조하기 위한 초크랄스키(Czochralski) 공정 및 그 공정으로부터 획득되는 웨이퍼에 관한 것이다.
반도체 전자 소자의 제조를 위한 대부분의 공정에 대한 개시 재료(starting material)인 단결정 실리콘은 통상 소위 초크랄스키("Cz") 법에 의해 제조된다. 이 방법에서는, 다결정 실리콘("폴리 실리콘")이 도가니에 담겨져서 용융되고, 시드(seed) 결정은 이 용융 결정과 접촉하며, 서서히 추출됨으로써 단결정이 성장하게 된다. 넥(neck)의 형성이 완료된 후, 결정의 직경은 인상 속도(pulling rate) 및/또는 용융 온도를 감소시킴으로써 요구되는 직경 또는 목표 직경에 도달할 때까지 커지게 되고, 그리하여 시드 콘(seed cone)를 형성한다. 그 다음, 감소되는 용융액 레벨을 보상하면서 인상 속도 및 용융액 온도를 제어함으로써, 대략 일정한 직경을 갖는 결정의 실린더형 본체가 성장된다. 성장 공정의 종료 근처에서, 그러나 도가니의 용융 실리콘이 비워지기 전에, 결정 직경은 서서히 감소되어 엔드콘(end-cone)을 형성하게 된다. 전형적으로, 이 엔드콘은 결정 인상 속도 및 도가니에 제공되는 열을 증가시킴으로써 형성된다. 이 직경이 충분히 작아졌을 때, 결정을 용융액으로부터 분리한다.
현대의 마이크로 전자 소자의 크기가 지속적으로 작아짐에 따라, 실리콘 기판의 품질에 대한 제약이 심화되었는데, 실리콘 기판의 품질은 본질적으로 성장시 형성된 미세 결함(grown-in microdefect)의 분포 및 크기에 의해 결정된다. 초크랄스키(CZ) 공정 및 플로트 존(Float Zone; FZ) 공정에 의해 성장된 실리콘 결정 내에 형성된 미세 결함의 대부분은 실리콘의 고유 점 결함의 응집체인, 베이컨시(vacancy)와 셀프 인터스티셜(self interstitial)(또는, 단순히, 인터스티셜이라고도 칭함)이다. 미세 결함은, 성장하는 결정 내의 점 결함에 대한 효율적인 싱크(sink)인, 열-기계적으로 유도된 전위의 제거를 가능하게 한 대쉬(Dash)의 발견 후에 FZ 실리콘 결정 내에서 처음 관측되었다.
일련의 연구에 의해 인터스티셜 응집체는 두 가지 형태, 즉 B 스월 결함(swirl defect)(또는 B 결함)으로 지칭되는, 구형 인터스티셜 클러스터(globular interstitial clusters), 및 A 스월 결함(또는 A 결함)으로 지칭되는, 전위 루프(dislocation loop)로 존재함이 밝혀졌다. 그 이후에 발견된, D 결함으로 알려진, 베이컨시 응집체는, 8면체 보이드(octahedral void)로 확인되었다. 보론코브(Voronkov)는 결정 성장 조건에 기초하여 실리콘 결정 내에서 관측되는 미세 결 함에 대한 설득력 있는 설명을 제공하였다. 보론코브의 모델 또는 이론에 따르면, 용융물/결정 계면 부근의 온도장(temperature field)은 - 점 결함들이 각각의 평형 농도로 존재하는 - 용융물/결정 계면으로부터 결정 벌크로의 점 결함들의 확산의 원동력을 제공함으로써 점 결함들의 재결합을 일으킨다. 확산 및 대류에 의한 점 결함들의 이동과 그들의 재결합 간의 상호 작용에 의해, 계면으로부터 재결합 길이(recombination length)라고 지칭되는 짧은 거리만큼 떨어진 곳에 소정의 점 결함 농도가 형성된다. 통상적으로, 과도 점 결함 농도(the excess point defect concentration)로 지칭되는, 재결합 길이만큼 떨어진 곳의 인터스티셜 농도와 베이컨시 농도 간의 차이는, 본질적으로 결정의 측면과 무관하게 고정된 상태로 유지된다. 급속 인상된 결정에서, 재결합 길이만큼 떨어진 곳의 점 결함들의 확산에 의한 공간적 재분포는 - 결정이 점 결함의 싱크 또는 소스처럼 동작하는 결정의 측면에 인접한 영역을 제외하고는 - 일반적으로 중요하지 않다. 따라서, 재결합 길이만큼 떨어진 곳의 과도 점 결함 농도가 양수이면, 베이컨시는 과도 상태로 남아있고, 응집체는 보다 낮은 온도에서 D 결함을 형성할 것이다. 만일, 과도 점 결함 농도가 음수이면, 인터스티셜이 지배 점 결함(dominant point defect)으로 남아있고, 응집체는 A 결함 및 B 결함을 형성할 것이다. 만일 과도 점 결함 농도가 소정의 검출 임계값 미만이면, 검출 가능한 미세 결함은 형성되지 않을 것이다. 따라서, 통상적으로, 성장시 미세 결함의 유형은 단지 재결합 길이만큼 떨어진 곳에 형성된 과도 점 결함 농도에 의해 결정된다. 과도 점 결함 농도를 형성하는 과정은 초기 혼입(initial incorporation)으로 지칭되고 지배 점 결함의 종류(species)은 혼입 지배 점 결함(incorporated dominant point defect)으로 지칭된다. 혼입 점 결함의 유형은 계면 부근에서의 축방향 온도 구배 (G)의 크기에 대한 결정 인장 속도 (v)의 비율에 의해 결정된다. 높은 v/G에서, 점 결함들의 대류가 확산보다 지배적이고, 계면에서의 베이컨시 농도가 인터스티셜 농도보다 높기 때문에, 베이컨시는 혼입 지배 점 결함으로 남아 있게 된다. 낮은 v/G에서, 확산이 대류보다 지배적이어서, 고속으로 확산하는 인터스티셜이 지배 점 결함으로서 혼입할 수 있게 된다. v/G가 자신의 임계값에 가까우면, 양 점 결함 모두가 매우 낮고 동등한 농도로 혼입되어 상호 소멸되므로, 저온에서의 임의의 미세 결함의 잠재적 형성이 억제된다. 관측 결과 미세 결함의 공간상의 분포는 통상적으로, G 의 반경방향 비균일성 및 v의 축방향 변화에 의해 초래되는 v/G의 변이에 의해 설명될 수 있다. 반경방향 상의 미세 결함 분포(radial microdefect distribution)의 두드러진 특징은 상대적으로 낮은 혼입 베이컨시 농도의 영역에서 - 임계적 v/G를 한계적으로 넘는 좁은 범위의 v/G에서 - 산소와 베이컨시의 상호 작용을 통해 형성된 산화물 입자이다. 이들 입자는 좁은 3차원 밴드를 형성하는데, 이는 OSF(oxidation-induced stacking faults) 링과 같이 열산화에 의해 드러날 수 있다. 매우 빈번하게, OSF 링은, V/I 경계로 알려진, 베이컨시가 지배적인 결정 영역과 인터스티셜이 지배적인 결정 영역, 즉 두 인접 결정 영역들 사이의 경계를 구분짓는다.
그러나, 다수의 최신 공정에서 저속으로 성장된 CZ 결정 내의 미세 결함 분포는, 그러나, 결정의 측면 들에 의해 유도된 확산을 비롯한 결정 벌크 내의 점 결함의 확산에 의해 영향을 받는다. 따라서, CZ 결정 내의 미세 결함 분포를 정확하 게 정량화하기 위해서는 축방향 및 반경방향 양쪽 방향으로의 2 차원 점 결함 확산을 모두 포함하는 것이 바람직하다. 형성된 미세 결함의 유형은 직접적으로 점 결함의 농도에 의해 결정되기 때문에, 단지 점 결함 농도장(point defect concentration field) 만을 정량화하는 하는 것에 의해 CZ 결정 내의 미세 결함 분포를 정량적으로 포착할 수 있다. 그러나, 미세 결함 분포의 보다 정확한 정량화를 위해서는, 점 결함의 응집(agglomeration)을 캡처할 필요가 있다. 전통적으로, 미세 결함 분포는 점 결함의 초기 혼입과 미세 결함의 후속적 형성을 분리시킴으로써 정량화된다. 이러한 접근법에서는 핵 형성(nucleation) 영역 근처에서, (미세 결함 밀도가 무시 가능한) 고온의 영역으로부터 (미세 결함이 높은 밀도로 존재하고 점 결함을 소모(consume)하는) 저온의 영역으로의 지배 점 결함의 확산을 무시한다. 대안으로, 결정 내의 모든 위치에서의 미세 결함 크기 분포의 예상에 기초한 정밀한 수치적 시뮬레이션은 산술적으로 비용이 많이 든다.
베이컨시 지배 물질과 인터스티셜 지배 물질 간의 전이는, 현재 약 2.5×10-5 cm2/sK로 여겨지는 임계값 v/G에서 발생한다. 만일 v/G 값이 임계값을 초과하면, 베이컨시가 지배 고유 점 결함이 되고, 그 농도는 v/G가 증가함에 따라 증가한다. 만일 값 v/G가 임계값 이하이면, 실리콘 셀프-인터스티셜이 지배 고유 점 결함이 되고, 그 농도는 v/G가 감소함에 따라 증가한다. 따라서, (v에 영향을 미치는) 성장 속도와 같은 공정 조건뿐만 아니라, (G에 영향을 미치는) 핫 존 구성과 같은 공정 조건을 조절하여 단결정 실리콘 내의 고유 점 결함이 (v/G가 일반적으로 임계값 보다 큰) 베이컨시 지배 또는 (v/G가 일반적으로 임계값보다 작은) 셀프-인터스티셜 지배가 되도록 결정할 수 있다.
응집된 결함의 형성은 일반적으로 두 단계에 걸쳐 이루어진다. 먼저, "핵 형성(nucleation)"이 발생하는데, 이는 주어진 온도에서 고유 점 결함이 과포화(supersaturated)된 결과 발생한다. 이 "핵 형성 임계(nucleation threshold)" 온도보다 높은 온도에서는, 고유 점 결함은 실리콘 격자 내에서 용해 가능한 상태로 유지된다. 응집된 고유 점 결함의 핵 형성 온도는 약 1000℃ 보다 높다.
일단 "핵 형성 임계"온도에 도달하면, 고유 점 결함 응집체, 즉, 실리콘 격자의 "고체 용액(solid solution)"으로부터 이들 점 결함의 침전물이 발생한다. 잉곳에서 자신이 현재 위치하는 부분의 온도가 제2 임계 온도(즉,"확산 임계값(diffusivity threshold)") 보다 높은 값을 유지하는 한, 고유 점 결함은 실리콘 격자를 통하여 확산을 계속한다. 이 "확산 임계" 온도 미만에서, 고유 점 결함은 더 이상 상업적으로 실용적인 시간 동안 이동성을 가질 수 없다.
잉곳이 "확산 임계" 온도 보다 높은 온도로 유지되는 동안, 베이컨시 또는 인터스티셜 고유 점 결함은 실리콘 격자를 통하여 응집된 베이컨시 결함이나 인터스티셜 결함이 이미 존재하는 사이트(site)로 확산하여, 주어진 응집된 결함을 크기에 있어서 성장시킨다. 이 응집된 결함 사이트는 본질적으로 "싱크"로서 작용하기 때문에, 즉, 응집하면 더 유리한 에너지 상태를 갖게 되는 것에 기인하여 고유 점 결함을 유인하여 모으기 때문에, 성장이 일어난다.
베이컨시형 결함은, 주사 적외선 현미경(Scanning Infrared Microscopy) 및 레이저 주사 토모그래피(Laser Scanning Tomography)와 같은 적외선 산란 기법에 의해서 관찰되는 특정 종류들의 벌크 결함(bulk defects) 뿐만 아니라, D-결함, 플로우 패턴 결함(Flow Pattern Defects; FPDs), 게이트 산화 집적(GOI) 결함, COP (Crystal Originated Particle) 결함, COLPD(Crystal Oriented Light Point Defects)와 같이 육안으로 볼 수 있는 결정 결함들의 원인이 되는 것으로 알려져 있다. 또한, 실리콘 이산화물 또는 산소의 클러스터가 과도 베이컨시 영역 내에 나타난다. 이들 클러스터 중 몇몇은 작고 상대적으로 응력(strain)이 없어서, 이러한 실리콘으로부터 제조된 소자의 대다수에 본질적으로 아무런 손상도 입히지 않는다. 이들 클러스터들 중 몇몇은 링형(ring) 산화 유도 적층 결함(oxidation induced stacking faults; OISF)의 핵(nuclei)으로 작용하기에 충분할 정도로 크다. 이 특정 결함은 과도 베이컨시의 존재가 촉매체 역할을 하여, 핵 형성된 산소 응집체에 의해 형성이 촉진되는 것으로 생각되어 왔다. 산화물 클러스터는 1000℃ 미만에서 적당한 베이컨시 농도의 존재 하에서의 CZ 성장 중에 주로 형성된다.
셀프-인터스티셜과 연관된 결함들은 덜 연구되었다. 이들은 일반적으로 저밀도의 인터스티셜형 전위 루프 또는 전위 네트워크(dislocation loop or network)로 간주된다. 이러한 결함이 중요한 웨이퍼 성능 기준이 되는 게이트 산화 집적 고장의 원인이 되지는 않지만, 통상 전류 누설 문제와 관련된 다른 형태의 장치 고장의 원인이 되는 것으로 널리 인식되고 있다.
이와 관련하여, 일반적으로 말해, 실리콘 격자 내의 인터스티셜 형태의 산소는 통상적으로 실리콘의 점 결함으로 간주되지만, 고유 점 결함으로는 간주되지는 않는 반면에, 실리콘 격자 베이컨시 및 실리콘 셀프-인터스티셜(또는, 단순히, 인터스티셜)은 통상적으로 고유 점 결함으로 간주된다는 점에 유의할 필요가 있다. 따라서, 본질적으로 모든 미세 결함은 일반적으로 응집된 점 결함으로 기술될 수 있으며, D 결함(또는 보이드), A 결함 및 B 결함(즉, 인터스티셜 결함)은 보다 구체적으로 응집된 고유 점 결함으로 기술 될 수 있다. 산소 클러스터는 베이컨시를 흡수함으로써 형성될 수 있는데, 이에 따라 산소 클러스터는 베이컨시 및 산소의 응집체로 여겨질 수 있다.
초크랄스키 실리콘 내의 이와 같은 베이컨시 및 셀프 인터스티셜의 응집된 점 결함의 밀도는 전형적으로 약 1×103/cm3 내지 약 1×107/cm3의 범위에 있는 반면 산소 클러스트의 밀도는 약 1×108/cm3 내지 약 1×1010/cm3의 범위에 있다. 응집된 고유 점 결함은 복잡하고 고도로 집적된 회로의 생산에 있어서 단결정 실리콘 물질의 잠재적 수율에 현저한 영향을 주기 때문에, 이러한 결함은 소자 제조에 있어서 그 중요성이 급속하게 증가하고 있다.
이상 살펴본 바에 비추어 볼 때, 많은 적용예에서, 후속 공정에서 실리콘 웨이퍼로 절단될 실리콘 결정의 일부 또는 전부에 응집된 고유 점 결함이 실질적으로 존재하지 않는 것이 바람직하다. 최근까지, 실질적으로 결함이 없는 실리콘 결정을 성장시키는 몇몇 접근법이 보고되었다. 대체로, 이들 접근법 모두는, 성장하는 CZ 단결정 실리콘 결정에 나타나는 고유 점 결함의 초기 유형 및 농도를 결정하기 위하여, v/G 비율의 제어를 수반한다. 그러나, 이러한 접근법은 또한, 후속 열 이 력을 제어하여 확산 시간을 연장시킴으로써, 그 내부의 고유 점 결함의 농도를 억제하여 결정의 일부 또는 전부 내의 응집된 고유 점 결함의 형성을 제한하거나 방지하는 단계를 포함할 수 있다(예를 들어, 미국등록특허 제6,287,380호, 제6,254,672호, 제5,919,302호, 제6,312,516호 및 제6,328,795호 참조, 이 등록 특허들의 모든 내용은 그 전체가 참조로서 본 명세서에 포함된다). 그러나, 대안적으로, 이러한 접근법은, 결정의 후속 열 이력이 그 후 결정의 적어도 일부를 목표 핵 형성 온도를 거쳐 신속하게 냉각하도록 제어하는 RCS(rapidly cooled silicon) 성장 공정을 수반할 수 있다. 이들 접근법 중 하나 또는 양쪽 모두는 성장된 결정의 적어도 일부가 연장된 시간 동안 핵 형성 온도 보다 높은 온도를 유지하는 것을 가능하게 하는 단계를 포함함으로써, 결정의 이 부분을 목표 핵 형성 온도를 거쳐 신속하게 냉각하기에 앞서 고유 점 결함의 농도를 감소시켜, 그 내부에 응집된 고유 점 결함의 형성을 실질적으로 제한하거나 방지할 수 있다(예컨대, 미국공개특허공보 2003/0196587호 참조, 이 공보의 전체 내용은 참조로서 본 명세서에 포함된다).
따라서, 간단히 말해, 본 발명은 중심축, 시드콘(seed-cone), 상기 시드콘에 대향하는 단부 및 상기 시드콘과 상기 대향 단부 사이의 일정 직경부를 포함하는 단결정 실리콘 잉곳을 성장시키는 방법으로서 상기 일정 직경부는 측면, 상기 중심축으로부터 상기 측면까지 연장하는 반경 R, 및 적어도 약 150mm의 공칭 직경을 가지고, 상기 잉곳은 실리콘 용융물로부터 성장되고, 그 후 초크랄스키법에 따라 응고점 온도(solidification temperature)로부터 냉각되는 방법에 관한 것이다. 본 방법은 (a) 응고점으로부터 약 1200℃ 온도까지의 온도 범위에 걸친 상기 잉곳의 상기 일정 직경부의 적어도 한 세그먼트의 성장 동안에, 상기 중심축으로부터 상기 측면을 향하여 측정하였을 때 약 0.75R에 걸쳐, 상기 세그먼트 내의 주어진 축방향 위치에서 v/G의 비율이, v/G의 임계값에 대하여 반경방향으로 약 ±30% 미만으로 변하도록 (i) 성장 속도 v 및 (ii) 평균 축방향 온도 구배 G를 제어하는 단계, 및 (b) 상기 세그먼트를 상기 응고점 온도로부터 적어도 약 750℃까지 냉각하는 단계를 포함하고, 상기 냉각 단계 중의 상기 세그먼트의 냉각 속도는 (i) 상기 응고점 온도 내지 적어도 약 1250℃의 온도 사이에서는 상기 세그먼트가 적어도 약 2.5℃/분의 속도로 냉각되도록 제어되고, (ii) 약 1250℃ 미만의 온도 내지 약 1000℃의 온도 사이에서는, 상기 세그먼트가 약 0.3℃/분 내지 약 0.025℃/분 사이의 속도로 냉각되도록 제어된다.
전술한 방법의 특정한 일 실시예에서, 본 방법은, 관련 부분에서, 유효 또는 보정된 평균 축방향 온도 구배(즉, Geffective 또는 Gcorrected))를 제어하는 단계를 포함한다.
본 발명은 또한 중심축, 시드콘, 상기 시드콘에 대향하는 단부 및 상기 시드콘과 상기 대향 단부 사이의 일정 직경부를 포함하는 단결정 실리콘 잉곳을 성장시키는 방법으로서 상기 일정 직경부는 측면, 상기 중심축으로부터 상기 측면까지 연장하는 반경 R, 및 적어도 약 150mm의 공칭 직경을 가지고, 상기 잉곳은 실리콘 용융물로부터 성장되고, 그 후 초크랄스키법에 따라 응고점 온도로부터 냉각되는 방법에 관한 것이다. 본 방법은 (a) 응고점 내지 약 1200℃ 온도의 온도 범위에 걸친 상기 잉곳의 상기 일정 직경부의 적어도 한 세그먼트의 성장 동안에, 상기 세그먼트 내의 주어진 축방향 위치에서 v/Gcorrected의 비율이, v/Gcorrected의 임계값에 대하여 반경방향으로 약 ±30% 미만 변하도록, (i) 성장 속도 v 및 (ii) 보정된 평균 축방향 온도 구배 Gcorrected를 제어하는 단계, 및 (b) 상기 세그먼트를 상기 응고점 온도로부터 적어도 약 750℃까지 냉각하는 단계를 포함하고, 상기 Gcorrected는 이하의 수학식에 의해 정의되고,
Figure 112008087534313-PCT00001
상기 T는 상기 세그먼트 내의 임의의 고정된 반경방향 위치 r에서의 온도이고, m은 용융물/고체 계면에서의 성장 조건이고, z는 주어진 반경방향 위치에서의 계면으로부터의 축방향 거리이고, 함수 f는 T 와 Tcorrected 사이의 허용 가능한 통계적 일치성(acceptable statistical agreement)을 나타낸다.
본 발명은 또한 초크랄스키법에 따라 단결정 실리콘 잉곳을 성장시키는 방법으로서 용융물/고체 계면이 본질적으로 임의의 형상이 될 수 있는 방법에 관한 것이다. 본 방법에서, 상기 잉곳은 중심축, 시드콘, 상기 시드콘에 대향하는 단부 및 상기 시드콘과 상기 대향 단부 사이의 일정 직경부를 포함하고, 상기 일정 직경부는 측면, 상기 중심축으로부터 상기 측면까지 연장하는 반경 R, 및 적어도 약 150mm의 공칭 직경을 가지고, 상기 잉곳은 실리콘 용융물로부터 성장된 후 초크랄스키법에 따라 응고점 온도로부터 냉각된다. 본 방법은 (a) 응고점 내지 약 1200℃ 온도의 온도 범위에 걸친 상기 잉곳의 상기 일정 직경부의 적어도 한 세그먼트의 성장 동안에, 상기 세그먼트 내의 주어진 축방향 위치에서 v/Geffective의 비율이, v/Geffective의 임계값에 대하여 반경방향으로 약 ±30% 미만 변하도록, (i) 성장 속도 v 및 (ii) 유효 평균 축방향 온도 구배 Geffective를 제어하는 단계, 및 (b) 상기 세그먼트를 상기 응고점 온도로부터 적어도 약 750℃까지 냉각하는 단계를 포함하고,
상기 Geffective는 다음 식에 의해 정의되고,
Figure 112008087534313-PCT00002
상기 Gcorrected는 다음 식에 의해 정의되고,
Figure 112008087534313-PCT00003
Geffective는 계면 형상의 편평한 프로파일에 대한 편차를 나타내기 위한 Gcorrect에 대한 교정치를 나타내고, 상기 T는 상기 세그먼트 내의 임의의 고정된 반경방향 위치 r에서의 온도이고, m은 용융물/고체 계면에서의 성장 조건이고, z는 주어진 반경방향 위치에서의 상기 계면으로부터의 축방향 거리이고, 함수 f는 T 와 Tcorrected 사이의 허용 가능한 통계적 일치성을 나타내고, 상기 아래 첨자 x는 임계 조건을 나타내고, flat은 편평한 계면을 나타내고, iface는 임의의 비편평형 계면을 나타낸다.
이러한 점에서, 임계값 [Gcorrected /V]x, flat은 편평한 계면에 대한 값을 나타내고, 시뮬레이터에 의해 계산될 수 있으며, 약 4.0×104 sK/cm2 이다. 따라서, 사실상, 상기의 수학식은 Geffective를, 임의의 비편평형 계면에 대하여, V/I 경계에서 v/Geffective가 임계 v/Geffective와 동일한 상수가 되도록 정의한다. 따라서, Geffective는 계면 형상에 대한 함수라는 점에 유의해야 할 것이다.
또한, 선택적으로 전술한 방법 중의 임의의 하나에서, 그 방법 내에서 참조된 결정의 세그먼트는, 냉각 중에 (i) 약 1R 이하의 측정 가능한 반경방향 폭을 갖고, (ii) 상기 중심축을 따라 측정하였을 때, 상기 잉곳의 상기 일정 직경부의 길이의 적어도 약 10%의 길이를 갖는 축대칭 영역을 포함할 수 있다. 일 실시예에서, 이 영역은 응집된 고유 점 결함이 실질적으로 없으면서, 실리콘 격자 베이컨시가 지배적인 고유 점 결함인 영역이거나 또는, 대안적으로 실리콘 셀프 인터스티셜이 지배 고유 점 결함인 영역일 수 있다. 또 다른 실시예에서, 이 영역은 실리콘 셀프 인터스티셜을 지배 고유 점 결함으로서 포함할 수 있고, 선택적으로 B 결함을 더 포함할 수 있다. 또 다른 실시예에서, 이 영역은 실리콘 격자 베이컨시를 지배 고유 점 결함으로서 포함할 수 있고, 선택적으로 응집된 베이컨시 결함(보이드) 및/또는 산소 클러스터를 더 포함할 수 있으며, 상기 응집된 베이컨시 결함 및/또는 산소 클러스터는 당업계에 공지된 수단에 의해 검출 가능하고, 상기 보이드는 약 30nm 미만의 평균 반경을 가지고, 상기 산소 클러스터는 약 10nm 미만의 평균 반경을 가질 수 있다. 이들 실시예 중 임의의 하나 또는 전부에서, 이 축대칭 영역의 반경방향 폭은 본질적으로 잉곳의 반경과 동일할 수 있다(즉, 약 1R 일 수 있다). 그러나, 대안적으로 축대칭 영역의 반경방향 폭은 1R 미만일 수 있다. 이러한 예에서, 축대칭 영역은 상기 잉곳의 상기 중심축으로부터 반경방향 외측으로 상기 측면을 향하여 연장하거나, 또는 상기 중심축과 상기 측면 사이에 위치하는 환형 링(annular ring)을 형성할 수 있는데, 후자의 경우 대략 상기 측면으로부터 상기 중심축 즉, 축대칭 영역을 향하여 내측으로 연장하는 제1 환형 링에 의해 둘러싸일 수 있다. 상기 제1 환형 링은 실리콘 격자 베이컨시를 지배 고유 점 결함으로서 포함할 수 있고, 상기 제1 환형 링은 약 30nm 미만의 평균 반경을 갖는 응집된 베이컨시 결함(보이드) 및/또는 약 10nm 미만의 평균 반경을 갖는 산소 클러스터를 더 포함할 수 있다. 이러한 예에서, 축대칭 영역 자체가 환형 링, 보다 구체적으로 (상기 제1 환형 링의 반경방향 내측에 위치하는) 제2 환형 링을 형성하고, 상기 제2 환형 링은 대칭축 코어를 둘러쌀 수 있는데, 이 대칭축 코어는 (i) 실리콘 격자 베이컨시를 지배 고유 점 결함으로서 포함하고, 선택적으로 약 30nm 미만의 평균 반경을 가지는 보이드 및/또는 약 10nm 미만의 평균 반경을 가지는 산소 클러스터를 포함하거나, (ii) 실리콘 셀프 인터스티셜을 지배 고유 점 결함으로서 포함하고, 선택적으로 B 결함을 포함한다.
상기 제1 환형 링에 둘러싸인 전술한 축대칭 영역은, (검출 가능하거나 검출 불가능할 수 있는 - 즉, 다양한 모델링 기법에 기초하여, 그 존재는 인지될 수 있으나 기존의 검출 방법으로는 검출할 수 없는) 하나 이상의 추가적인 링 또는 소형 미세 결함의 패턴을 포함할 수 있다. 일반적으로, 소형 미세 결함은, 본 명세서의 다른 부분에서 더 상세히 설명되는 바와 같이, 약 30nm 미만의 평균 반경을 가지는 보이드, 약 10nm 미만의 평균 반경을 가지는 산소 클러스터 및/또는 B 결함으로 정의될 수 있음을 유의해야할 것이다.
전술한 방법의 하나 이상의 특정 실시예에서, 상기 세그먼트는 축대칭 영역의 반경방향 외측에 위치하고 대략 측면으로부터 축대칭 영역을 향하여 반경방향 내측으로 연장하는 환형 또는 주연(peripheral)의 링을 포함하고, 상기 링은 당업계에 공지된 수단에 의하여 검출 가능한 상기 보이드(또는 응집된 베이컨시 결함) 및/또는 산소 클러스터를 포함하고, 상기 보이드는 약 30nm 미만의 평균 반경을 가지고, 상기 산소 클러스터는 약 10nm 미만의 평균 반경을 가질 수도 있음에 유의해야 할 것이다. 추가적으로 또는 선택적으로 상기 축대칭 영역은 상기 환형 링으로부터 상기 잉곳의 중심축으로 연장하는 반경방향 폭을 가질 수 있다. 그러나, 대안적으로, B 결함을 포함하는 제2 환형 링이 제1 환형 링 안에 위치하여, 코어 또는 중심영역을 둘러쌀 수 있는데, 이 코어 또는 중심 영역은 당업계에 공지된 수단에 의하여 검출 가능한 상기 보이드(또는 응집된 베이컨시 결함) 및/또는 산소 클러스터를 포함하고 상기 보이드는 약 30nm 미만의 평균 반경을 가지고 상기 산소 클러스터는 약 10nm 미만의 평균 반경을 가진다.
이와 관련하여, 전술한 방법들 중 하나 이상의 실시예에서, 응집된 고유 점 결함이 실질적으로 없을 수도 있는 상기 제2 환형 링은 실리콘 셀프 인터스티셜을 지배 고유 점 결함으로서 포함할 수 있음에 유의해야 할 것이다.
이러한 점에서, 특정 일 실시예에서 본 명세서에 상세히 설명된 잉곳의 주어진 세그먼트에 대한 냉각 속도는 정의된 온도 범위에 걸친 잉곳 세그먼트의 평균 냉각 속도일 수 있음에 유의해야 할 것이다. 그러나, 대안적인 일 실시예에서는, 본 명세서에서 상세히 설명된 잉곳의 주어진 세그먼트에 대한 냉각 속도는 정의된 온도 범위 내에서 전체 잉곳 세그먼트의 실제 속도일 수 있다; 즉, 정의된 온도 범위 내에서, 전체 잉곳 세그먼트의 순간 냉각 속도는 기재된 냉각 속도 요구 조건을 만족한다.
본 발명은 또한 전술한 방법으로부터 획득된 단결정 실리콘 잉곳 및/또는 이러한 잉곳으로부터 획득한 단결정 실리콘 웨이퍼에 관한 것이다.
본 발명은 또한 적어도 약 150mm의 직경, 중심축, 상기 축에 대체로 수직인 전면 및 후면, 원주 에지 및 상기 중심축으로부터 상기 웨이퍼의 상기 원주 에지까지 연장하는 반경 R을 가지는, 단결정 실리콘 웨이퍼에 관한 것이다. 상기 웨이퍼는 대략 상기 웨이퍼의 상기 원주 에지로부터 상기 중심축을 향하여 반경방향 내측으로 연장하는 환형 또는 주연의 링을 포함하고, 상기 링은 (i) 실리콘 격자 베이컨시를 지배 고유 점 결함으로서 포함하고, (ii) 당업계에 공지된 수단에 의해 검출 가능한 응집된 베이컨시 결함(보이드) 및/또는 산소 클러스터를 포함하고, 상기 응집된 베이컨시 결함은 약 30nm 미만의 평균 반경을 가지고, 상기 산소 클러스터는 약 10nm 미만의 평균 반경을 가지고, (iii) 적어도 약 0.05R의 (예컨대, 적어도 약 0.1R, 약 0.15R, 약 0.2R, 약 0.25R 또는 그 이상의) 평균 반경방향 폭을 가진다.
선택적으로, 전술한 환형 링은, 실리콘 격자 베이컨시 또는 실리콘 셀프 인터스티셜을 지배 고유 점 결함으로서 포함할 수 있는 하나 이상의 축대칭 영역이나 링을 둘러쌀 수 있다. 보다 구체적으로, 이 환형 링은 중심축으로부터 환형 링을 향하여 반경방향 외측으로 연장하는 축대칭 영역을 둘러쌀 수 있는데, 상기 영역은 약 0.95R 미만의 (예컨대, 약 0.9R, 약 0.85R, 약 0.8R, 약 0.75R 미만, 또는 그 미만) 측정 가능한 반경방향 폭을 가질 수 있다. 상기 축대칭 영역은 (i) 실리콘 격자 베이컨시를 지배 고유 점 결함으로서 포함할 수 있고, 선택적으로 응집된 베이컨시 결함(보이드) 및/또는 산소 클러스터를 더 포함할 수 있으며, 상기 보이드는 약 30 nm 미만의 평균 반경을 가지고 상기 산소 클러스터는 약 10 nm 미만의 평균 반경을 가지거나, 또는 (ii) 실리콘 셀프 인터스티셜을 지배 고유 점 결함으로서 포함할 수 있고, B 결함을 더 포함할 수 있다. 또한, 이들 예에서, 축대칭 영역은 중심축으로부터 환형 링까지 연장하지 않는 반경을 가질 수 있고, 축대칭 영역 자체가, 제1 환형 링의 반경방향 내측에 위치하고 웨이퍼의 중심 또는 코어 영역을 둘러싸는 제2 환형 링을 형성할 수 있는데, 여기서 상기 중심 또는 코어 영역은 (i) 중심축으로부터 반경방향 외측으로 연장하고, (ii) 실리콘 셀프 인터스티셜을 지배 고유 점 결함으로서 포함하며, (iii) 선택적으로 (본 명세서의 다른 부분에 언급된 바와 같이, 30 nm 미만의 평균 반경을 가지거나 가지지 않을 수 있는) 응집된 베이컨시 결함을 포함한다.
추가적으로, 몇몇 예에서, 대략 웨이퍼의 원주 에지로부터 반경방향 내측으로 연장하는 환형 링은 본질적으로 대략 웨이퍼의 중심축까지 연장할 수 있어서, 웨이퍼는 실리콘 격자 베이컨시를 지배 고유 점 결함으로서 포함하는 단일 영역을 본질적으로 포함하고, 응집된 베이컨시 결함(보이드) 및/또는 산소 클러스터를 더 포함할 수 있는데, 여기서 상기 보이드는 약 30 nm 미만의 평균 반경을 가지고 상기 산소 클러스터는 약 10 nm 미만의 평균 반경을 가질 수 있음에 유의하여야 할 것이다.
본 발명의 다른 목적 및 특징들은 일부는 분명하고, 일부는 이하에서 지적될 것이다.
도 1A 및 1B는 임계 v/G 조건에 실질적으로 근접한 상태에서 성장시켜 얻은 두 결정 내에 존재하는 에지 링을 보여주는, 웨이퍼의 4 분체(quarter) 사진의 복사본.
도 2A는 도 1A에 도시된 결정의 선택된 길이에 대한 G의 반경방향의 변화를 나타내는 그래프.
도 2B는 도 1B에 도시된 결정의 길이에 대한 G 및 Gcorrected를 비교하는 그래프.
도 3은 T-프로파일 1(T-profile 1)로 명명된 축방향 온도 프로파일을 나타내는 그래프를 도시하는 도면.
도 4는 모든 반경방향의 위치 내에서 도3에 도시된 축방향 온도 프로파일에 의해 기술되는 결정 내의 균일한 Gcorrected 프로파일을 (반경 r의 함수로서) 보여주는 그래프.
도 5는 도 3에 도시된 축방향 온도 프로파일에 의해 기술되는 균일한 반경방향 온도장을 거쳐 성장하는 결정 내의 계면으로부터 5 cm 떨어진 곳의 베이컨시 및 인터스티셜 농도의 반경방향 프로파일을 나타내는 그래프.
도 6은 도 3에 도시된 축방향 온도 프로파일에 의해 기술되는 균일한 반경방향 온도장을 거쳐 성장하는 결정 내의 계면으로부터 10 cm 떨어진 곳의 베이컨시 및 인터스티셜 농도의 반경방향 프로파일을 나타내는 그래프.
도 7은 도 3에 도시된 축방향 온도 프로파일에 의해 기술되는 균일한 반경방향 온도장을 거쳐 성장하는 결정 내의 성숙한 베이컨시-클러스터 밀도의 반경방향 프로파일을 나타내는 그래프.
도 8은 도 3에 도시된 축방향 온도 프로파일에 의해 기술되는 균일한 반경방향 온도장을 거쳐 성장하는 활성 표면이 있는 결정 및 활성 표면이 없는 결정 내의 성숙한 베이컨시-클러스터 밀도의 반경방향 프로파일을 나타내는 그래프.
도 9는 다양한 온도 프로파일(즉, T-프로파일 1, 2 및 3)의 냉각 특성을 나타내는 그래프.
도 10은 도 9에 도시된 축방향 프로파일(즉, T-프로파일 1, 2 및 3)에 의해 표현되는 균일한 반경방향 온도장을 거쳐 성장한 결정 내의 성숙한 v 클러스터의 반경방향 프로파일을 나타내는 그래프.
도 11은 다양한 온도 프로파일(즉, T-프로파일 1 및 4)의 냉각 특성을 나타내는 그래프.
도 12는 도 11에 도시된 축방향 프로파일에 의해 표현된 균일한 반경방향 온 도장을 거쳐 성장한 결정 내의 성숙한 v 클러스터의 반경방향 프로파일을 나타내는 그래프.
도 13은 다양한 온도 프로파일(즉, T-프로파일 1 및 5)의 냉각 특성을 나타내는 그래프를 도시하는 도면.
도 14는 도 13 및 11에 도시된 축방향 프로파일에 의해 표현되는 균일한 반경방향 온도장을 거쳐 성장한 결정 내의 성숙한 v 클러스터의 반경방향 프로파일을 나타내는 그래프.
도 15는 다양한 온도 프로파일(즉, T-프로파일 1 및 6)의 냉각 특성을 나타내는 그래프.
도 16은 도 15에 도시된 축방향 프로파일에 의해 표현되는 균일한 반경방향 온도장을 거쳐 성장한 결정 내의 성숙한 v 클러스터의 반경방향 프로파일을 나타내는 그래프.
도 17은 다양한 온도 프로파일(즉, T-프로파일 1 및 7)의 냉각 특성을 나타내는 그래프.
도 18은 도 17에 도시된 축방향 프로파일에 의해 표현되는 균일한 반경방향 온도장을 거쳐 성장한 결정 내의 성숙한 v 클러스터의 반경방향 프로파일을 나타내는 그래프.
도 19는 다양한 온도 프로파일(즉, T-프로파일 1 및 8)의 냉각 특성을 나타내는 그래프.
도 20은 도 19 및 17에 도시된 축방향 프로파일에 의해 표현되는 균일한 반 경방향 온도장을 거쳐 성장한 결정 내의 성숙한 v 클러스터의 반경방향 프로파일을 나타내는 그래프.
도 21은 도 19, 17, 15, 13, 11 및 9에 도시된 축방향 프로파일에 의해 표현되는 균일한 반경방향 온도장을 거쳐 성장한 결정 내의 성숙한 v 클러스터의 반경방향 프로파일을 나타내는 그래프.
도 22는 결정 성장 동안의 축방향 혼입의 조절을 시뮬레이션하는데 사용되는 Gcorrected의 균일한 프로파일 및 조절된(즉, 불균일한) 프로파일을 나타내는 그래프.
도 23은 에지 링 강도에 대한 Gcorrected의 반경방향 프로파일을 조절한 효과를 나타내는 그래프.
도 24는 도 23에 도시된 결함 분포를 갖는 결정 내의 Gcorrected 및 G0의 반경방향 프로파일을 나타내는 그래프.
도 25는 계면 곡률에 따른 v/Gcorrected 천이의 연구에서 사용되는 계면 i0(편평), i1(오목) 및 i2(볼록)를 나타내는 그래프.
도 26은 오목형(i1) 계면을 가지면서 성장한 결정 내의 온도장 및 볼록형(i2) 계면을 가지면서 성장한 결정 내의 온도장을 나타내는 그래프.
도 27은 오목형(i1) 계면을 갖는 결정 내의 계면 근처에서 점 결함 농도장(베이컨시의 농도 v, 인터스티셜의 농도 i)을 나타내는 그래프.
도 28은 오목형(i1) 계면으로부터 5 cm 떨어진 곳의 반경방향의 점 결함 농도 프로파일을 나타내는 그래프.
도 29는 오목형(i1) 계면으로부터 10 cm 떨어진 곳의 반경방향의 점 결함 농도 프로파일(베이컨시의 농도 v, 인터스티셜 i)을 나타내는 그래프.
도 30은 오목형(i1) 계면을 갖는 결정 및 편평한(i0) 계면을 갖는 결정 내의 반경방향의 성숙한 베이컨시-클러스터 밀도 프로파일을 나타내는 그래프.
도 31은 볼록형(i2) 계면을 갖는 결정 내의 계면 근처에서의 점 결함 농도장을 나타내는 그래프.
도 32는 볼록형(i2) 계면으로부터 5 cm 떨어진 곳의 반경방향의 점 결함 농도 프로파일을 나타내는 그래프.
도 33은 볼록형(i2) 계면으로부터 10 cm 떨어진 곳의 반경방향의 점 결함 농도 프로파일을 나타내는 그래프.
도 34는 편평한(i0) 계면을 갖는 결정, 오목형(i1) 계면을 갖는 결정 및 볼록형(i2) 계면을 갖는 결정 내의 반경방향의 성숙한 베이컨시-클러스터 밀도 프로파일을 나타내는 그래프.
도 35는 도 23에 도시된 결함 분포를 갖는 결정 내의 Gcorrected, Geffective, 및 G0 의 반경방향 프로파일을 나타내는 그래프.
본 도면에 있어서, 동일한 도면 부호는 여러 도면들을 통해, 동일한 부분을 가리킨다.
본 발명에 따르면, 적어도 결정의 한 세그먼트가 응집된 고유 점 결함이 실 질적으로 없도록 하는 성장 조건에서, 초크랄스키 법에 따라 단결정 실리콘 잉곳을 성장시키려고 할 때, 대략 잉곳의 측면으로부터 반경방향 내측으로 연장하는, 응집된 베이컨시 결함(즉, "D 결함") 및/또는 산소 클러스터를 포함하는, 소정의 측정 가능한 넓이의 환형 또는 주연의 링(즉, "에지 링")이 형성될 수 있다는 것이 발견되었다. 보다 구체적으로, 성장 속도 v, 및 축방향 온도 구배 G(또는, 이하에 본 명세서에서 더 상세하게 기술되는, 보다 정확하게는 각각 "보정된" 또는 "유효" 축방향 온도 구배, "Gcorrected" 또는 "Geffective")는, 잉곳의 반경의 상당한 부분에 걸쳐 (예를 들어, 중심축으로부터 측면을 향해 측정하였을 때, 약 0.75R 미만, 약 0.8R 미만, 약 0.85R 미만, 약 0.9R 미만, 심지어 약 0.95R 미만에 걸쳐), 주어진 축방향 위치에서 v/Geffective의 값이 실질적으로 v/Geffective의 임계값 근처가 되도록 제어되는 CZ 단결정 실리콘 잉곳을 제조하는 방법에서, 응집된 고유 점 결함이 실질적으로 없는 (본 명세서의 다른 부분에서 더 상세히 설명되는 바와 같은) 소정의 측정 가능한 반경방향 폭을 갖는 축대칭 영역을 형성하기 위해서, 작지만 검출 가능한 산소 클러스터 및/또는 D 결함의 환형 링이 이 축대칭 영역 주위에 형성될 수 있음(즉, 축대칭 영역의 반경방향 외측에 위치하고, 대략 잉곳의 측면으로부터 대략 축대칭 영역까지 연장하는 링)이 발견되었다.
그러나, (i) 잉곳의 성장 동안에 관심 대상인 특정 세그먼트의 냉각 속도를 조절하는 것 및/또는 (ii) 잉곳의 성장 동안에 관심 대상인 잉곳 세그먼트에 축방향으로 혼입되는 고유 점 결함의 유형 및/또는 양을 반경방향으로 조절하는 것에 의해, 이와 같은 에지 링의 강도가 감소될 수 있고(그 안의 산소 클러스터 및/또는 소형의 D 결함의 크기 및/또는 그 농도가 감소될 수 있음), 바람직하게는 제거될 수 있다는 것이 또한 발견되었다. 특히, 관심 대상인 세그먼트를 응고점에서 적어도 약 1250℃의 온도까지 급속하게 냉각시키고, 그 후 그 세그먼트를 약 1250℃ 미만에서 약 1000℃의 온도까지 보다 서서히 냉각시키며, 선택적으로 (본 명세서의 다른 부분에서 정의되는 바와 같이) Gcorrected 및/또는 Geffective의 반경방향에 대한 변화를 제어함으로써, 관심 대상 세그먼트 내의 D 결함 및/또는 산소 클러스터의 에지 링을 감소시키고, 바람직하게는 제거시키기 위한 전술한 조건 하에서 성장된 단결정 실리콘의 제조가 가능해진다.
이러한 점에서, 본 명세서에 상세히 기술된 관계 및 수식에 의해 관련된 Gcorrected 및 Geffective에 있어서, 본 명세서의 v/Gcorrected에 대한 언급은 v/Geffective 에도 적용되어야 하고, 그 역도 성립한다는 점에 유의해야 할 것이다. 따라서, 그렇지 않다고 언급되어 있지 않는 한, 본 명세서에서 Geffective를 언급하여 제공한 설명은 동일한 중요성과 관련성을 갖고 Gcorrected에도 적용된다.
산소 클러스터는 당업계에 공지된 수단 및/또는, 본 명세서의 다른 부분에 상세하게 기술된, 구리 데코레이션 및/또는 열처리 후 에칭에 의해 검출될 수 있음 또한 유의해야할 것이다.
본 명세서에 사용된, "v/Geffective의 임계값에 실질적으로 근접한" 및 그 비슷 한 표현은, 실제 v/Geffective 값이 v/Geffective 의 임계값의 약 ±30% 이내 또는, 약 ±25%, 약 ±20%, 약 ±15%, 약 ±10%, 또는 심지어 ±5% 이내의 값임을 의미한다는 점에 유의해야할 것이다. 상기에 언급된 바와 같이, 현재 입수 가능한 정보에 의하면 이 임계값은 약 2.5×10-5 cm2/sK로 여겨진다. 따라서, 다른 방식으로 제시되는, 본 명세서에서 사용된, "v/Geffective의 임계값에 실질적으로 근접한" 및 그 유사한 표현은, 약 1.75×10-5 cm2/sK 내지 약 3.25×10-5 cm2/sK 사이, 약 1.88×10-5 cm2/sK 내지 약 3.13×10-5 cm2/sK 사이, 약 2.0×10-5 cm2/sK 내지 약 3.0×10-5 cm2/sK 사이, 약 2.13×10-5 cm2/sK 내지 약 2.88×10-5 cm2/sK 사이, 약 2.25×10-5 cm2/sK 내지 약 2.75×10-5 cm2/sK 사이 또는 약 2.38×10-5 cm2/sK 내지 약 2.63×10-5 cm2/sK 사이의 실제 v/Geffective 값을 의미한다는 것을 유의해야 할 것이다.
A. 단결정 실리콘 잉곳 및 웨이퍼
1. 잉곳
따라서, 일 실시예에서, 본 발명은 단결정 실리콘 잉곳과 그로부터 획득되는 웨이퍼를 제조하는 방법에 관한 것으로서, 잉곳은 중심축, 시드콘, 상기 시드콘에 대향하는 단부 및 상기 시드콘과 상기 대향 단부 사이의 일정 직경부를 포함하고, 상기 일정 직경부는 측면, 상기 중심축으로부터 상기 측면까지 연장하는 반경 R, 및 적어도 약 150mm의 공칭 직경을 가지고, 상기 잉곳은 초크랄스키법에 따라 실리콘 용융물로부터 성장되고, 그 후 응고점 온도로부터 냉각된다. 본 방법은 응고점 내지 약 1200℃ 온도의 온도 범위에 걸쳐 이루어진 상기 잉곳의 상기 일정 직경부의 적어도 한 세그먼트의 성장 동안에, 상기 세그먼트 내의 주어진 축방향 위치에서 v/Geffective의 비율이, 그 반경의 실질적인 부분에 걸쳐 실질적으로 v/Geffective의 임계값 근처에 남아있도록, 성장 속도 v 및 축방향 온도 구배 G를 제어하는 단계를 포함하는데, 즉, v/Geffective의 비율이 v/Geffective의 임계값에 대하여, (상기 중심축으로부터 상기 측면을 향하여 측정하였을 때) 반경의 적어도 약 75%에 걸쳐, 또는 반경의 적어도 약 80%, 약 85%, 약 90%, 약 95% 또는 심지어 약 100%에 걸쳐, 반경방향으로 약 ±30% 미만 변하도록, 성장 속도 v 및 축방향 온도 구배 G를 제어하는 단계를 포함한다.
이하에 더 기술되는 바와 같이, 본 발명의 일 실시예에서, 본 방법은, 잉곳의 측면으로부터, 또는 측면을 향하는 고유 점 결함의 측방향 확산의 영향을 상쇄(offset)시키기 위하여, 하나 이상의 온도 범위를 거치는 세그먼트의 냉각 속도를 제어하는 단계를 더 포함한다. 추가적으로 또는 대안적으로, 용융물/고체 계면으로부터 축방향으로 잉곳에 혼입되는 고유 점 결함의 유형 및/또는 농도를 변경하기 위하여, 잉곳의 측면으로부터 측방향으로 혼입되는 고유 점 결함(즉, 베이컨시) 를 상쇄시키기 위하여, 축방향 온도 구배(예컨대, 이하에 더 정의되는 Gcorrected 또는 Geffective)가 제어될 수 있다.
에지 링의 억제 또는 제거가 이루어지는 방식에 관계 없이, 본 발명의 방법은 선택적으로 (i) 약 1R 이하의 측정 가능한 반경방향 폭을 갖고, (ii) 상기 중심축을 따라 측정하였을 때, 본 명세서의 다른 부분에서 정의되는 바와 같은 길이를 갖는 축대칭 영역을 포함하는 세그먼트를 갖는 잉곳을 산출할 수 있다. 일 실시예에서, 이 영역은 응집된 고유 점 결함이 실질적으로 없을 수 있으며, 실리콘 격자 베이컨시가 지배적인 혼입 고유 점 결함이거나, 또는 대안적으로 실리콘 셀프 인터스티셜이 지배적인 혼입 고유 점 결함이다. 또 다른 실시예에서, 이 영역은 실리콘 셀프 인터스티셜을 지배적인 혼입 고유 점 결함으로서 포함할 수 있고, 선택적으로 B 결함을 더 포함할 수 있다. 또 다른 실시예에서, 이 영역은 실리콘 격자 베이컨시를 지배 혼입 고유 점 결함으로 포함할 수 있고, 선택적으로 당업계에 공지된 수단에 의해 검출될 수 있는 응집된 베이컨시 결함(보이드) 및/또는 산소 클러스터를 더 포함할 수 있으며, 보이드는 약 30nm 미만의 평균 반경을 가지고, 산소 클러스터는 약 10nm 미만의 평균 반경을 가질 수 있다.
전술한 실시예의 일부 또는 전부에서, 축대칭 영역의 반경방향 폭은 본질적으로 잉곳의 반경과 동일할 수 있다(즉, 약 1R일 수 있다). 그러나, 대안적으로, 이 축대칭 영역의 반경방향 폭은, 본 명세서의 다른 부분에서 더 상세히 설명되는 바와 같이, 1R 미만일 수 있다. 이러한 예에서, 이 축대칭 영역은 잉곳의 중심축 으로부터 측면을 향하여 반경방향 외측으로 연장할 수 있거나, 대안적으로, 중심축 및 측면 사이에 위치하는 환형 링을 형성할 수 있고, 대략 측면으로부터 중심, 축대칭 영역을 향하여 내측으로 연장하는 제1 환형 링에 의해 둘러싸일 수 있다. 이 제1 환형 링은 실리콘 격자 베이컨시를 지배 고유 점 결함으로서 포함할 수 있고, 약 30nm 미만의 평균 반경을 가지는 응집된 베이컨시 결함(보이드) 및/또는 약 10nm 미만의 평균 반경을 가지는 산소 클러스터를 더 포함할 수 있다. 축대칭 영역 자체가 환형 링, 보다 구체적으로는 (제1 환형 링에 대하여 반경방향 내측에 위치한) 제2 환형 링을 형성하는 이 예들에서, 축대칭 영역은 축대칭 코어를 둘러쌀 수 있는데, 이 축대칭 코어는 (i) 실리콘 격자 베이컨시를 지배 고유 점 결함으로서 포함하고, 선택적으로, 약 30nm 미만의 평균 반경을 가지는 보이드 및/또는 약 10nm 미만의 평균 반경을 가지는 산소 클러스터를 포함하거나, (ii) 실리콘 셀프 인터스티셜을 지배 고유 점 결함으로서 포함하고, 선택적으로 B 결함을 포함할 수 있다.
제1 환형 링에 둘러싸인 전술한 축대칭 영역은, (검출 가능하거나 검출 불가능할 수 있는 - 즉, 다양한 모델링 기법에 기초하여 그 존재는 인지될 수 있으나, 기존의 검출 방법으로는 검출할 수 없음) 하나 이상의 추가적인 링 또는 소형 미세 결함의 패턴을 포함할 수 있다. 대체로, 소형 미세 결함은, 본 명세서의 다른 부분에서 더 상세히 설명되는 바와 같이, 약 30nm 미만의 평균 반경을 가지는 보이드, 약 10nm 미만의 평균 반경을 가지는 산소 클러스터 및/또는 B 결함으로 정의될 수 있음에 유의하여야 할 것이다.
잉곳의 일정 직경부는 선택적으로 약 200mm, 약 300mm 또는 약 300mm를 초과하는 공칭 직경을 가질 수 있다는 점 역시 유의하여야 할 것이다.
또한, 축대칭 영역 및/또는 환형 또는 주연의 링 또는 링들은 (i)중심 축을 따라 측정하였을 때, 잉곳의 일정 직경부의 길이의 적어도 약 20%의 축방향 길이를 가질 수 있고, 선택적으로, 잉곳의 일정 직경부의 길이의 약 30%, 약 40%, 약 50%, 약 60%, 약 70%, 약 80%, 약 90% 또는 심지어 약 100%의 길이(예를 들어, 잉곳의 일정 직경부의 길이의 약 10% 내지 약 100%의 범위 또는 약 20% 내지 약 90%의 범위 또는 약 30% 내지 약 80%의 범위의 길이)를 가질 수 있다. 추가적으로, 축대칭 영역, 또는 더 일반적으로는 잉곳 세그먼트 외측의, 환형 링(즉, 본 명세서에서 상세히 설명되는 "에지 링") 이외의 부분은 약 0.1R, 약 0.2R, 약 0.3R, 약 0.4R, 약 0.5R, 약 0.6R, 약 0.7R, 약 0.8R, 약 0.9R, 또는 심지어 약 0.95R의 반경방향 폭(예를 들어, 약 0.1R 내지 약 0.95R의 범위, 또는 약 0.2R 내지 약 0.8R의 범위, 또는 약 0.3R 내지 약 0.75R의 범위)를 가질 수 있다. 이와 관련하여, 본 명세서에서 본 발명의 일 실시예를 기술하는데, 본 발명의 범주 내에서 본질적으로 반경방향 폭 및 축방향 길이의 다양한 조합 중 임의의 것이 사용될 수 있다는 점에 유의해야 할 것이다.
바람직한 일 실시예에서는, 실질적으로 모든 축대칭 영역 전체에 걸쳐 응집된 고유 점 결함의 형성을 방지하기 위하여, 성장 조건 및 냉각 속도가 제어되어, 이 영역에 응집된 고유 점 결함이 실질적으로 없게 되고, 나아가 이 영역의 반경방향 폭 및/또는 축방향 길이가 최대화 된다. 즉, 바람직한 일 실시예에서, 축대칭 영역의 반경방향 폭 및/또는 축방향 길이는 본질적으로 잉곳의 일정 직경부와 동일하다. 그러나, 대안적으로, 축대칭 영역을 포함하는 세그먼트는 축대칭 영역을 둘러싸는 환형 링을 추가적으로 포함할 수 있는데, 이 링은 축대칭 영역의 축방향 길이와 대략 동일한 축방향 길이를 가질 수 있고, 대략 측면으로부터 반경방향으로 중심축을 향하여 측정하였을 때, 약 0.7R 미만, 약 0.6R 미만, 약 0.5R 미만, 약 0.4R 미만, 약 0.3R 미만, 또는 심지어 약 0.2R 미만(예컨대, 약 0.15R, 약 0.1R, 약 0.05R 또는 그 미만)의 반경방향 폭을 가질 수 있다.
실리콘 격자 베이컨시는 환형 링 내의 지배 혼입 고유 점 결함이다, 즉, 환형 링은 베이컨시가 풍부(vacancy-rich)하다. 나아가, 하나 이상의 실시예에서, 환형 링은 (a) 평균 크기가 (반경방향 길이 기준으로) 약 30 nm 미만, 약 25 nm 미만, 또는 심지어 약 20 nm 미만이면서, 약 5 nm를 초과하며, 평균적인 반경방향 크기가 약 30 nm 미만 내지 약 5 nm 초과의 범위, 또는 약 25 nm 미만 내지 약 10 nm 초과의 범위, 또는 약 20 nm 미만 내지 약 15 nm 초과의 범위를 갖는, 검출 가능한 응집된 베이컨시 결함 및/또는 (b) 평균 크기가 (반경방향 길이 기준으로) 약 10 nm 미만, 약 8 nm 미만, 또는 심지어 약 6 nm 미만이면서, 약 1 nm를 초과하며, 평균적인 반경방향 크기가 약 10 nm 미만 내지 약 1 nm 초과의 범위, 또는 약 8 nm 미만 내지 약 2 nm 초과의 범위, 또는 약 6 nm 미만 내지 약 4 nm 초과의 범위를 갖는, 검출 가능한 산소 클러스터를 선택적으로 포함할 수 있다.
이러한 점에서, 본 명세서에 언급된 하나 이상의 실시예에서, 이와 같은 응 집된 베이컨시 결함 및/또는 산소 클러스터의 농도는, 환형 링 내에서 약 104 결함/cm3을 초과할 수 있다는 점에 유의하여야 할 것이다. 그러나, 바람직하게는, 이와 같은 환형 링 내의 응집된 베이컨시 결함의 농도는 약 104 결함/cm3 미만이다.
2. 웨이퍼
본 발명은 또한, 상기에 상세히 설명된 바와 같이, 잉곳으로부터 획득된 단결정 실리콘 웨이퍼에 관한 것이다. 보다 구체적으로, 본 발명은 적어도 약 150mm의 직경, 중심축, 상기 축에 대체로 수직인 전면 및 후면, 원주 에지 및 상기 중심축으로부터 상기 웨이퍼의 상기 원주 에지까지 연장하는 반경 R을 가지는 단결정 실리콘 웨이퍼에 관한 것이다. 상기 웨이퍼는 상기 웨이퍼의 대략 상기 원주 에지로부터 상기 중심축을 향하여 반경방향 내측으로 연장하는 환형 또는 주연의 링을 포함하고, 상기 링은, (i) 실리콘 격자 베이컨시를 지배 고유 점 결함으로서 포함하고, (ii) 응집된 베이컨시 결함(보이드) 및/또는 산소 클러스터를 포함하고, 상기 응집된 베이컨시 결함은 약 30nm 미만의 평균 반경을 가지고, 상기 산소 클러스터는 약 10nm 미만의 평균 반경을 가지고, (iii) 적어도 약 0.05R의 (예컨대, 적어도 약 0.1R, 약 0.15R, 약 0.2R, 약 0.25R 또는 그 이상의) 평균 반경방향 폭을 가진다.
선택적으로, 전술한 환형 링은, 실리콘 격자 베이컨시 또는 실리콘 셀프 인 터스티셜을 지배 고유 점 결함으로서 포함할 수 있는 링, 또는 하나 이상의 축대칭 영역을 둘러쌀 수 있다. 보다 구체적으로, 이 환형 링은 중심축으로부터 환형 링을 향하여 반경방향 외측으로 연장하는 축대칭 영역을 둘러쌀 수 있고, 상기 영역은 약 0.95R 미만의 (예컨대, 약 0.9R 미만, 약 0.85R 미만, 약 0.8R 미만, 약 0.75R 미만, 또는 그 미만의) 측정 가능한 반경방향 폭을 가질 수 있다. 상기 축대칭 영역은 (i) 실리콘 격자 베이컨시를 지배 고유 점 결함으로서 포함할 수 있고, 선택적으로 응집된 베이컨시 결함(보이드) 및/또는 산소 클러스터를 더 포함할 수 있으며, 상기 보이드는 약 30 nm 미만의 평균 반경을 가지고 상기 산소 클러스터는 약 10 nm 미만의 평균 반경을 가지거나, 또는 (ii) 실리콘 셀프 인터스티셜을 지배 고유 점 결함으로서 포함할 수 있고, A 결함 및/또는 B 결함을 더 포함할 수 있다. 또한, 이들 예에서, 축대칭 영역은 중심축으로부터 환형 링까지 연장하지 않는 반경을 가질 수 있고, 축대칭 영역 자체가, 제1 환형 링의 반경방향 내측에 위치하고 웨이퍼의 중심 또는 코어 영역을 둘러싸는 제2 환형 링을 형성할 수 있는데, 여기서 상기 중심 또는 코어 영역은 (i) 중심축으로부터 반경방향 외측으로 연장하고, (ii) 실리콘 셀프 인터스티셜을 지배 고유 점 결함으로서 포함하며, (iii) 선택적으로 (본 명세서의 다른 부분에 언급된 바와 같이, 30 nm 미만의 평균 반경을 가지거나 가지지 않을 수 있는) 응집된 베이컨시 결함을 포함한다.
제1 환형 링에 의해 둘러싸인 전술한 축대칭 영역은, (검출 가능하거나 검출 불가능할 수 있는 - 즉, 다양한 모델링 기법에 기초하여, 그 존재는 인지될 수 있으나 기존의 검출 방법으로는 검출할 수 없음) 하나 이상의 추가적인 링 또는 소형 미세 결함의 패턴을 포함할 수 있다. 일반적으로, 소형 미세 결함은, 본 명세서의 다른 부분에 상세하게 설명된 바와 같이, 약 30nm 미만의 평균 반경을 가지는 보이드, 약 10nm 미만의 평균 반경을 가지는 산소 클러스터 및/또는 B 결함으로 정의될 수 있다.
추가적으로, 몇몇 예에서, 대략 웨이퍼의 원주 에지로부터 반경방향 내측으로 연장하는 환형 링은 본질적으로 대략 웨이퍼의 중심축까지 연장할 수 있어서, 웨이퍼는 실리콘 격자 베이컨시를 지배 고유 점 결함으로서 포함하는 단일 영역을 본질적으로 포함하고, 응집된 베이컨시 결함(보이드) 및/또는 산소 클러스터를 더 포함하며, 상기 보이드는 약 30 nm 미만의 평균 반경을 가지고 상기 산소 클러스터는 약 10 nm 미만의 평균 반경을 가질 수 있음에 유의하여야 할 것이다.
B. 에지 링 현상
상기에 언급한 바와 같이, 응집된 고유 점 결함의 형성을 방지하려는 시도에 있어서, 다수의 CZ 성장 방법이, 성장된 잉곳의 일정 직경부 내의 주어진 축방향 위치에서, 바람직하게는 잉곳의 일정 직경부의 축방향 길이의 실질적인 부분에 걸쳐, v/G 비율이, 잉곳의 반경의 실질적인 부분 또는 전부에 걸쳐 실질적으로 v/G의 임계값 근처로 유지되도록 성장 속도 v 및 유효 축방향 온도 구배 G를 제어하도록 설계된다. 다른 방식으로 기술하자면, CZ 단결정 실리콘 잉곳의 일정 직경부 내의 응집된 고유 점 결함의 형성을 방지하려는 시도에 있어서, 반경의 전부 또는 실질 적인 부분에 걸친 v/G의 실제 값이, 잉곳 내의 임의의 주어진 축방향 위치에서, 바람직하게는 잉곳의 축방향 길이의 실질적인 부분에 걸쳐, 실질적으로 v/G의 임계값 근처로 유지되도록, CZ 방법 파라미터(예, 성장 속도, 열적 프로파일(thermal profile) 등)가 제어된다. 그러나, 이제 본 명세서의 도 1A 및 도 1B를 참조하면, 이러한 성장 조건 하에서 응집된 베이컨시 결함(D 결함) 및/또는 산소 클러스터를 포함하는, 잉곳의 일정 직경부의 측면 근처의 링(10) 또는 반경방향의 에지(즉, "에지 링")가 형성될 수 있음이 발견되었다. 이 에지 링은 v/G를 실질적으로 v/G의 임계값 근처가 되도록 제어하여도 형성되는 것으로 관측되어 왔다. 실제로, 예상 밖으로, 이 에지 링은, 특히 잉곳의 측면 근처에서, G가 잉곳의 일정 직경부의 반경을 따라 증가할 때에도 형성되는 것으로 관측되어 왔다. 즉, 베이컨시가 지배 혼입 고유 점 결합인 이러한 에지 링은, G가 측면을 향해 반경방향 외측으로 증가할 때에도 관측되어, 그렇지 않으면 인터스티셜이 지배 고유 점 결함이 될 것으로 기대되었을 베이컨시 풍부 영역을 생성한다.
도 1A 및 1B를 다시 참조하면, 전술한 성장 조건 하에 성장된 두 CZ 결정 내의 결정 축의 평면(즉, 축에 수직한 평면) 상의 통상적인 미세 결함 분포가 도시된다. 이 도면을 참조하면 소형의 응집된 베이컨시 결함(즉, D 결함) 및/또는 소형의 산소 클러스터를 포함하는 중심 영역(11), 이와 같은 결함이 없는 중간 영역(12) 및 D 결함 및/또는 산소 클러스터를 갖는 외부 영역, 즉 에지 링(10)을 관측할 수 있다. 중심 영역 내의 응집된 결함 분포는, 중심 영역 내의 G의 반경방향 균일성으로부터 명백한 바와 같이(도 2A 참조), 보론코브의 이론(본 명세서의 다른 부분에서 더 상세하게 설명됨)에 의해 효과적으로 설명된다. 따라서, 성장하는 CZ 잉곳 내에서 G의 반경방향 균일성을 유지하는 것에 의해 이러한 중심 영역 내의 잉곳의 품질이 향상될 수 있다. 전술한 바와 같이, 도 1A 및 1B는 결정의 측방향 에지 근처의, 산소 클러스터 및/또는 D 결함을 포함하는 영역도 도시하는데, 이 영역은 일반적으로 G의 반경방향 균일성으로는 설명되지 않는다, 즉, G가 결정의 반경을 따라 증가하여도, 결정 에지 근처는 베이컨시 풍부 상태가 된다.
본 발명에 따르면, 본질적으로 용융물/고체 계면에서의 결정의 임의의 반경방향 위치에서 계산된 G는, 성장 속도 v와 조합하여 일반적으로 초기에 혼입된 고유 점 결함의 유형 및 농도뿐만 아니라 최종적인 지배 고유 점 결함의 유형에 대한 효과적인 지시자가 될 수 있는데, 이는, 보론코브의 이론에 의해 요구되는 바와 같이, 그리고 이하의 수학식 1에 의해 나타난 바와 같이 관심 대상인 특정 반경방향 위치에서의 실제 축방향 온도 프로파일이 1/T의 선형 변화에 의해 근사될 수 있을 때에만 가능하다는 것이 발견되었다:
Figure 112008087534313-PCT00004
여기서 T는 임의의 고정된 반경방향 위치 R에서의 온도, m은 용융물/고체 계면에서의 성장 조건, z는 용융물/고체 계면으로부터의 축방향 거리, 그리고 G는 축방향 온도 구배의 크기이다.
또한, 실제 축방향 온도 프로파일이 실제 G를 사용하는 수학식 1에 의해 정 확히 근사될 수 없기 때문에, 본 발명에 따르면, 수학식 1보다 실제 축방향 온도 프로파일에 더 양호하거나 만족스러운 적합성을 제공하는 보정된 G(즉, Gcorrected)가 고안되었다. 따라서, Gcorrect는 결함의 존부 뿐만 아니라 유형에 대한 보다 정확한 지시자이다. 이하의 수학식 2에 상세히 설명되는 바와 같이, Gcorrected는 아래와 같이 표현될 수 있다:
Figure 112008087534313-PCT00005
여기서, T, m 및 z는 이상에 정의된 바와 같고, 아래 첨자 "corrected"는 첨자가 달린 변수가 보정된 값이라는 것을 나타내고, 함수 f는 단순히 당업자에게 공지된 임의의 실행 가능한 분석 방법(예: 최소 자승법) 하에서의 T 및 Tcorrected 간의 허용 가능한 통계적 일치성(acceptable statistical agreement)을 기술한다. 이제 도 2b를 참조하면, 도 1A 및 1B에 도시된 결정 세그먼트 내의 Gcorrected 및 G의 반경방향에 대한 변화가 도시된다. Gcorrected는 실제 G와 명확하게 다르다는 점에 유의하여야 할 것이다. Gcorrected의 반경방향에 대한 변화는 또한, 도 1A 및 1B 내에 도시된 결정 세그먼트 내의 응집된 고유 점 결함의 위치와 유형 및/또는 존재가 일반적으로 결정의 중심 영역 내에서만 보론코브의 이론에 의해서 설명될 수 있음을, 즉, 에지 링의 존재는 보론코브의 이론에 의해 설명될 수 없음을 나타낸다.
Gcorrected의 반경방향 균일성의 관점에서, 용융물/고체 계면으로부터 성장하는 잉곳으로 축방향으로 혼입된 고유 점 결함의 유형 및/또는 농도는 통상적으로, 예를 들어, 도 1A 및 1B에 도시된 결정 내에서 반경방향으로 균일할 것으로 예상될 것이다. 그러나, 본 발명에 따르면, v/Gcorrected가 v/Gcorrected의 임계값 근처에 있도록 하는 조건 하에서 성장하는 결정의 에지 근처에서의, 고유 점 결함(즉, 실리콘 격자 베이컨시 및/또는 실리콘 셀프 인터스티셜)의 측면 유도 확산(lateral surface-induced diffusion)은 형성 중인 단결정 실리콘의 품질(예컨대, 결함의 포함 여부 및 형성된 결함의 유형)에 강한 영향을 미친다는 것이 발견되었다.
측면의 효과는, 예를 들어, (i) 실질적으로 v/Gcorrected의 임계 조건에 근접하지만 약간 더 큰 조건 하에서 (ii) 반경방향으로 균일한 온도장(즉, 모든 반경방향 위치에서 상기 수학식 1을 만족시키는 온도장)을 통과해 성장하고 (iii) 실질적으로 편평한 계면을 갖는 CZ 결정 내의 결함 역학(defect dynamics)을 시뮬레이션 함으로써 연구될 수 있다. 결정 내의 Gcorrected와 동일한 실제 G의 반경방향에 대한 변화 및 축방향 온도 프로파일이 도 3 및 4에 각각 도시된다. 도 5에는 성장하는 결정 내의 계면으로부터 약 5cm 떨어진 곳의 베이컨시 및 인터스티셜 농도가 도시된다. 도 5로부터 명확히 알 수 있듯이, 두 종류의 점 결함의 농도는 결정의 표면에 실질적으로 근접한 곳(예컨대, 약 0.25R 내, 약 0.2R 내, 약 0.15R 내, 약 0.1R 내, 또는 심지어 약 0.05R 내)을 제외하고는 어디에서나 본질적으로 동일하다. 그러나, 표면 근처에서는, 표면 유도 확산이 베이컨시 풍부 상태를 만든다.
v/Gcorrected의 임계값에 근접한 값에서, 전술한 표면 효과가 없으면, 결정은 실리콘 셀프 인터스티셜에 대하여 과포화되고, 실리콘 격자 베이컨시에 대해서는 불포화된다(예를 들어, 도 5 참조). 이러한 프로파일은 인터스티셜에 비해 낮은 베이컨시 형성 에너지 및 베이컨시에 비해 높은 인터스티셜 이동 에너지에 의해 생성될 수 있고, 대안적으로, 이러한 프로파일은 본 명세서의 다른 부분에 언급된 다른 원인에 기인하여 생성될 수 있다. 따라서, 베이컨시 농도는 계면으로부터 약 5cm 떨어진 곳에서 인터스티셜 농도보다 약간 높지만, 결정은 인터스티셜 과포화 상태다. 그러나, 더 낮은 온도에서는(즉, 잉곳이 냉각됨에 따라) 양 유형의 고유 점 결함의 평형 농도의 지속적인 감소 및 실리콘 격자 베이컨시에 의한 실리콘 셀프 인터스티셜의 소멸(또는 그 역)로 인해, 적당한 베이컨시 과포화 및 인터스티셜 불포화가 일어나고, 이들은 차례로 결정의 중심 영역 내에 산소 클러스터 결함 및/또는 D 결함이 형성되게 한다.
특히, 전술한 결정의 중심과는 대조적으로, 베이컨시 농도는 표면 근처에서 표면 유도 확산의 결과, 결정 중심에서의 축방향 혼입 베이컨시 농도를 넘어서 증가한다. 특정 이론에 얽매임이 없이도, 표면 근처에서 형성된 점 결함 농도 프로파일에 대한 일차적인 원동력은, 급속도로 확산하는 인터스티셜의 외부 확산, 베이컨시의 내부 확산 및 (베이컨시 및 인터스티셜이 평형 상태에서 진행 중인 반응의 일부로서 형성되고 소모되는) 프렌켈 반응(Frenkel Reaction) 간의 상호작용인 것으로 여겨지고 있다. 이 결정 부분이 더 냉각됨에 따라, 확산 길이는 감소한다, 즉, 표면 확산 효과가 강한 결정 표면으로부터의 영역의 폭은 감소한다. 나아가, 베이컨시 및 인터스티셜의 평형 농도(잉곳의 표면에서의 농도)는 온도가 감소함에 따라 급속히 감소한다. 또한, 급속한 재결합이 계속되어 인터스티셜을 소멸시킨다. 이러한 효과는 결정 표면 근처에 베이컨서 과포화 및 인터스티셜 불포화를 형성한다. 따라서, 베이컨시 농도는 결정 표면으로부터 (표면으로부터 중심까지) 단조 증가하여, 피크에 도달하고, 다시 감소한다. 베이컨시 피크는, 결정 표면뿐만 아니라 결정 내부를 향하여 확산 효과가 최소가 되는 영역을 가리킨다. 도시된 예에서, 그리고 이제 도 6을 참조하면, 용융물/고체 계면으로부터 약 10cm 떨어진 곳에서, 온도가 감소하고 평형 점 결함 농도가 감소하는 환경에서의 표면 유도 확산 및 프렌켈 반응 간의 상호 작용은 결정 표면 근처에 베이컨시 과포화 영역 및 베이컨시 피크를 형성한다. 그러나, 결정의 내부는 여전히 베이컨시가 약간 불포화되어 있다. 그러나, 온도가 더 하강함에 따라, 지속적인 재결합에 의해 결정은 모든 곳에서 베이컨시 과포화 상태가 된다. 따라서, (본 명세서의 다른 부분에서 더 상세히 설명되는 바와 같이) 산소 농도 및 냉각 속도에 따라 응집된 베이컨시 결함 및/또는 산소 클러스터가 결정 에지 근처에 형성될 수 있다. 이러한 결함들은 에지 링을 형성한다.
D 결함은 베이컨시의 응집에 의해 형성되는 반면에, 산소 클러스터는 CZ 결정 내에서 베이컨시를 소모함으로써 일차적으로 형성된다. 산소 클러스터가 실리콘보다 더 높은 비체적(specific volume)을 가지고 있기 때문에, 산소 클러스터의 형성 및 성장은 실리콘 격자 내에 응력을 발생시킨다. 일차적으로 베이컨시를 흡수 하는 것에 의해 응력 완화가 이루어진다. 이러한 점에서, 산소 클러스터 및 D 결함 양쪽 모두가, 베이컨시와 산소 간의 긴밀한 연관에 기인한 베이컨시의 균일한 응집에 의해 형성되는 것으로 가정되는, "v 클러스터"로 명명되는 구면 클러스터에 의해 간단히 표현될 수 있다는 점에의하여야 할 것이다. 그러나, 산소 클러스터 형성을 무시할 수 있을 때에는 v 클러스터 프로파일이 D 결함 프로파일을 상당히 잘 캡처하는 반면에, D 결함 형성을 무시할 수 있을 때에는 v 클러스터 프로파일이 산소 결함 또는 침전 프로파일의 근사적인 지도 또는 표현이라는 것 또한 유의하여야 할 것이다. D 결함 및 산소 클러스터가 공존할(coextensive) 때에는 예측된 v 클러스터 프로파일은 D 결함 및 산소 클러스터의 누적 표현(cumulative representation)이다. 일반적으로, v 클러스터 프로파일은 산소 클러스터 및 D 결함 프로파일의 합을 준정량적(semiquantitative)인 방식으로 표현하는 것으로 생각될 수 있다. 도 7에는 시뮬레이션된 결정 내의 잘 개발된 대표적인 v 클러스터 분포가 도시된다. 도 7에 도시된 에지 링은 그로부터 제조된 전자 소자에 잠재적으로 위험할 수 있는 대형 미세 결함을 포함한다.
측면 유도 확산과 프렌켈 반응 간의 상호 작용이 에지 링 형성을 야기하는 점 결함 농도장을 형성하기 때문에, 이 상호 작용은 "측방향 혼입(lateral incorporation)"으로 명명될 수 있다는 점에 유의하여야 할 것이다. 만일 표면이 비활성 또는 불활성이고, 그에 따라 점 결함의 소스 또는 싱크 중 어느 쪽으로도 작용하지 않는 경우에, 미세 결함 분포는 도 8에 도시된 바와 같이 어떤 반경방향에 대한 변화도 나타내지 않는다.
결정이 임계적인 v/Gcorrected 조건에 근접하여 성장된 때, 고유 점 결함의 축방향 혼입이 계면으로부터 근거리에 서로 유사한 수준의 베이컨시 및 인터스티셜 농도를 형성되어 측방향 혼입으로부터의 효과를 관측하는 것이 가능한 경우, 에지 링이 통상적으로 눈이 보이게 된다는 점에 유의해야 할 필요가 있다. 반대로, 결정 성장 조건이 임계 v/Gcorrected 조건으로부터 많이 벗어 낫을 때에는, 결정 에지에 가까운 곳도 지배적인 점 결함이 일차적으로 축방향 혼입에 의해 결정된다. 이는 축방향 혼입의 효과가 측방향 혼입의 효과보다 훨씬 크기 때문이다.
C. 단결정 실리콘 내의 에지 링의 제한/제어
전술한 바에 비추어 볼 때, 일반적으로, 응집된 고유 점 결함이 없는 결정의 생산을 위하여 채택된 현재의 일반적인 접근법은 반경방향으로 균일한 온도장에 걸쳐 실질적으로 v/G의 임계값 근처에서 이루어 지는 결정 성장을 수반하기 때문에 에지 링의 존부 및/또는 강도를 다루는데 있어서 효과적이지 않을 수 있는 것으로 여겨지고 있다. 따라서, 본 발명에 따라, 에지 링의 존재 및/또는 강도를 제한 및/또는 제어하기 위한 다양한 접근법이 발견되었다. 개괄적으로 말해서, 그리고 본 명세서에서 이하에 더 상세히 설명되는 바와 같이, 에지 링의 제어는 (i) 측방향 혼입 효과가 Gcorrected 및 Geffective의 부과된 반경방향 변화(imposed radial variation)에 의해 보상되도록, 결정이 성장하면서 거치는 온도장을 조절하는 것 및/또는 (ii) 점 결함의 혼입 중에 및/또는 후에 결정 냉각 속도를 조절 또는 제어하는 것 또는 (iii) 이 두 접근법의 소정의 조합을 수반한다. 다른 방식으로 기술하자면, 본 명세서의 다른 부분에서 더 상세히 설명되는 바와 같이, v/G가 실질적으로 그 임계값 근처에 있도록 하는 조건 하에서 성장된 결정 내의 에지 링의 존재 및/또는 강도는, 용융물/고체 계면으로부터의 고유 점 결함의 축방향 혼입에 영향을 미치기 위하여 (그리하여, 잉곳의 측면으로부터의 고유 점 결함의 측방향 혼입의 효과를 상쇄시키기 위하여), 결정의 냉각 속도를 제어하는 것 및/또는 축방향 온도 구배(즉, Gcorrected 또는 Geffective)를 조절하는 것에 의해 방지되거나 제한될 수 있다.
1. 제어된 냉각
이전에 언급한 바와 같이, 본 발명의 하나 이상의 실시예에서, 전술한 에지 링의 형성을 제한하거나 방지하기 위하여 전술한 잉곳 세그먼트의 냉각 속도가 제어될 수 있다. 보다 구체적으로, 에지 링을 제거하기 위하여, 또는 대안적으로 그 강도를 최소화하기 위하여, 다양한 온도 범위에 걸쳐 성장하는 결정 세그먼트의 냉각 속도가 제어되거나 조절될 수 있다. 특히, 약 1250℃ 내지 낮은 베이컨시 농도에서의 산소 클러스터 또는 보이드에 대한 핵 형성 온도(즉, 클러스터가 형성을 시작하는 온도)(약 1000℃임) 사이에서의 냉각 속도를 제어함으로써, 점 결함이 성장 하는 잉곳으로 축방향 혼입되는(즉, "유효 축방향 혼입") 시각과 핵 형성이 시작되는 시각 사이에, 실리콘 격자 베이컨시 및 실리콘 셀프-인터스티셜 고유 점 결함에 대한 확산 시간을 연장하는 것이 가능하게 된다. v/G 임계 조건에 근접한 조건 하에서는 양 점 결함 종류의 농도가 약 1250℃에서 여전히 상호 간에 동등하게 유지되고, 재결합에 의해 계속해서 감소하기 때문에, 축방향 혼입은 "유효"라고 명명된다. 이 온도 범위에서는 결정의 측면 근처에 베이컨시 과포화가 존재함에 유의해야 할 것이다. 이 범위에서의 감소된 냉각 속도로 인해 베이컨시와 재결합하는 인터스티셜의 측면으로부터의 내부 확산(in-diffusion) 및 베이컨시의 표면으로의 외부 확산(out-diffusion)이 가능하게 되므로, 표면 근처의 베이컨시 농도가 감소하게 된다.
이제 도 9를 참조하면, 도 9의 그래프는 참조 축방향 온도 프로파일(즉, T 프로파일 1) 및 예시적인 두 개의 다른 온도 프로파일을 보여주는데 여기시 이 두 개의 다른 온도 프로파일은, T 프로파일 1에 비하여, 하나는 약 1250℃ 내지 약 1000℃ 사이에서 감소된 냉각 속도를 가지는 프로파일(즉, T 프로파일 2), 나머지는 약 1200℃ 내지 약 1000℃ 사이에서 감소된 냉각 속도를 가지는 프로파일(즉, T 프로파일 3)이다. 임의의 온도 프로파일에 대한 영향은 어떠한 반경방향 변화도 없이 동일한 온도 프로파일을 거친 결정 성장을 시뮬레이션함으로써 연구될 수 있다. 계면 형상의 영향은 편평한 계면을 취함으로써 제거될 수 있다. 이제 도 10을 참조하면, 도 10의 그래프는 도 9에 도시된 세 개의 온도 프로파일을 거쳐 개별적으로 성장된 세 개의 결정 내의 예상되는 v 클러스터 크기의 반경방향 변화를 보 여준다. 이들 결과로부터, 약 1250℃ 내지 약 1000℃ 사이에서 확산 시간을 연장함으로써 에지 링의 강도를 감소시킬 수 있음이 명백하다.
이론적으로, 응고점 온도로부터 핵 형성 온도까지 매우 낮은 속도로 냉각하면, 모든 온도에서 평형 또는 평형에 근접한 상태가 유지되어, 응집된 결함의 형성을 방지할 수 있음에 주목해야 할 것이다. 그러나, 실제 실시에 있어서, 이러한 낮은 냉각 속도 하에서의 결정 성장은 통상적으로 경제적이지 않거나, 기술적으로 실현 불가능하다. 따라서, 약 1250℃ 내지 약 1000℃ 사이에서 저속 냉각하는 것과 더불어, 관심 대상 잉곳 세그먼트를 급속도로 냉각시키기 위해 응고점 온도(예: 약 1412℃)로부터 약 1250℃까지 결정 냉각 속도를 증가시키는 것이 여러 모로 유리하다. 예를 들어, 이러한 온도 범위를 거쳐 급속도로 냉각시키는 것은, 보다 낮은 온도에서의 에지 링 영역 내의 베이컨시 과포화 형성의 전조가 되는, 보다 높은 온도에서의 표면 유도 확산의 영향을 감소시킬 수 있다. 도 11에는 약 1412℃와 약 1250℃ 사이에서 더 높은 냉각 속도를 제공도록 의도된 바람직한 온도 프로파일(즉, T-프로파일 4)이 도시되어 있다. 도 12에는 이 온도 프로파일을 거쳐 성장한 결정 내의 감소된 에지 링 강도가 도시되어 있다.
실제 실시에 있어서, 약 1412℃와 응집된 베이컨시 결함의 핵 형성 온도(예: 약 1000℃) 사이에서 높은 냉각 속도를 유지하는 것이 통상적으로 그다지 이점이 없음에 유의할 필요가 있다. 따라서, 약 1412℃와 약 1250℃ 사이에서는 높은 냉각 속도를 유지하는 것이 바람직하지만, 약 1250℃와 약 1000℃ 사이에서는 냉각 속도를 증가시키는 것이, 본 명세서의 다른 부분에서 언급된 바와 같이, 실제로 확 산 시간을 감소시키는 결과를 가져온다. 그러나, 도 13 및 14에 도시된 바와 같이, 냉각 속도 프로파일에 따라, 약 1412℃와 약 1250℃ 사이에서 높은 냉각 속도로 하는 경우의 이점이 약 1250℃와 약 1000℃ 사이에서의 높은 냉각 속도의 역효과를 여전히 압도할 수 있다는 것 또한 주목할 필요가 있다. 그러나, 도 15 및 16에 도시되어 있듯이, 약 1412℃와 약 1250℃ 사이에서의 높은 냉각 속도 및 약 1250℃와 약 1000℃ 사이에서의 낮은 냉각 속도가 상대적으로 더 매력적이다.
때때로, 넓은 온도 범위에 걸쳐 매우 높거나 매우 낮은 냉각 속도를 유지하는 것이 냉각 속도를 급격하게 변화시키는 것에 비해 더 편리할 수 있다는 점에 유의할 필요가 있다. 이러한 조건 하에서는 응집된 결함의 핵 형성 온도 내내 높은 온도를 유지하는 것이 매력적인데, 왜냐하면 응집된 결함이 적게 형성되기 때문이다. 이 과정은 더 높은 냉각 속도에서 베이컨시가 핵 형성하는 동안에 일어나기 때문에, 베이컨시 과포화도는 그다지 빠르게 떨어지지 않아, 다수의 미세 결함이 형성되게 된다. D 결함의 경우에는, D 결함 성장을 위한 베이컨시의 공급이 유한하기 때문에, 이 과정은 D 결함의 크기를 감소시킨다. 산소 관련 결함 또는 침전의 경우, 베이컨시의 소모에 의해 산소 클러스터가 형성되기 때문에 유사한 효과가 나타난다. 또한, 더 빠른 냉각은 더 높은 온도에서의 총 확산 시간을 감소시키기 때문에, 결함의 성장을 감소시킨다. 이러한 효과는 도 17 및 18에 도시되어 있다.
본 명세서에서 전술한 바로부터, 실제 실시에 있어서, 본 명세서의 다른 부분에서 상세히 설명된 바와 같이, 약 1412℃ 내지 약 1250℃ 사이에서의 상대적으로 높은 결정 냉각 속도 및 약 1250℃ 내지 약 1000℃ 사이에서의 상대적으로 낮은 냉각 속도에 의해 에지 링 강도를 더 양호하게 제어할 수 있음이 명백하다. 선택적으로, 약 1000℃ 미만에서의 상대적으로 높은 냉각 속도 또한 유리하게 사용될 수 있다. 도 19 및 20에는 이러한 접근법의 결과가 도시되어 있다. 에지 링 내의 응집된 결함의 크기를 감소시키는 냉각 속도 제어의 다양한 조합이 도 21에 더 열거되거나 예시되어 있다.
따라서, 본 발명의 하나 이상의 실시예에서, 전술한 에지 링의 형성을 제한하거나 방지하기 위하여 전술한 잉곳 세그먼트의 냉각 속도는 응고점 온도 내지 약 750℃의 온도 사이에서 제어될 수 있는데, 상기 냉각 동안에 실리콘 격자 베이컨시 및 실리콘 셀프 인터스티셜은 세그먼트를 통하여 확산하여 재결합 또는 소멸될 수 있는 시간을 연장하기 위하여 상기 세그먼트의 냉각 속도는 특히 약 1250℃ 내지 약 1000℃ 사이에서 제어된다. 통상적으로, 관심 대상인 세그먼트가 이 온도 범위를 통과하여 냉각되는데, 보다 구체적으로는 약 0.3℃/분 미만, 약 0.25℃/분 미만 또는 약 0.2℃/분 미만이면서, 약 0.025℃/분 초과, 약 0.05℃/분 초과 또는 약 0.1℃/분 초과인 속도로 약 1225℃ 내지 약 1025℃ 사이 또는 약 1200℃ 내지 약 1050℃ 사이의 온도 범위를 통과하여, 냉각되고, 이 냉각 속도는 예컨대, 약 0.025 내지 약 0.3℃/분의 범위 또는 약 0.05 내지 약 0.25℃/분의 범위 또는 약 0.1 내지 약 0.2℃/분의 범위이다.
또한, 이 잉곳 세그먼트는 선택적으로 응고점 온도(예: 약 1412℃) 내지 약 1250℃ 사이에서 급속히 냉각되어 에지 링을 초래하는 측방향 확산 효과를 감소시킬 수 있다. 따라서, 일 실시예에서, 주목 관심 대상인 잉곳 세그먼트는 이러한 온도 범위를 통과하여 냉각되는데, 즉 보다 구체적으로 (적어도 약 2.5℃/분, 약 2.75℃/분, 약 3℃/분, 약 3.25℃/분 또는 심지어 약 3.5℃/분의 속도로) 약 1400℃ 내지 약 1275℃ 사이 또는 약 1375℃ 내지 약 1300℃ 사이의 온도 범위를 통과해 냉각되며, 이 속도 범위는 예컨대, 약 2.5 내지 약 3.5℃/분의 범위 또는 약 2.75 내지 약 3.25℃/분의 범위다.
또한, 이 잉곳 세그먼트는 선택적으로, 상대적으로 낮은 베이컨시 농도에서 응집된 베이컨시 결함의 핵 형성이 일어나는 온도 범위(예: 약 1000℃ 이하)를 거쳐 급격히 냉각될 수 있다. 급속 냉각은 응집된 결함의 크기를 감소시키는 반면에, 그 밀도는 증가시킨다. 따라서, 일 실시예에서, 주목 관심 대상인 잉곳 세그먼트는 약 1000℃ 미만에서, 보다 구체적으로 약 1000℃ 내지 약 750℃ 사이 또는 약 975℃ 내지 약 800℃ 사이에서, 적어도 약 0.25℃/분, 0.5℃/분, 0.75℃/분, 약 1℃/분, 약 1.25℃/분, 약 1.5℃/분 또는 심지어 약 1.75℃/분 또는 그 이상의 속도로 냉각되며, 이 속도 범위는 예컨대, 약 0.75 내지 약 1.75℃/분의 범위 또는 약 1 내지 약 1.5℃/분의 범위일 수 있다.
이와 관련하여, 특정 일 실시예에서, 본 명세서에 상세히 설명된 잉곳의 주어진 세그먼트의 냉각 속도는 정의된 온도 범위에 걸친 잉곳 세그먼트에 대한 평균 냉각 속도일 수 있다. 그러나, 대안적인 일 실시예에서는, 본 명세서에서 상세히 설명된 잉곳의 주어진 세그먼트의 냉각 속도는 정의된 온도 범위 내에서 이 잉곳 세그먼트의 전체의 실제 속도일 수 있다, 즉, 정의된 온도 범위 내의, 이 잉곳 세그먼트의 전체의 순간 냉각 속도는 기재된 냉각 속도 요구 조건을 만족한다.
2. Gcorrected 또는 Geffective의 제어
전술한 바와 같이, Gcorrected의 반경방향 균일성은 고유 점 결함의 표면 유도 확산이 없는 상태에서의 고유 점 결함의 축방향 혼입의 반경방향 균일성을 본질적으로 보장한다. 그러나, 실질적으로 v/G의 임계값 근처에서 실시할 때, 측면 근처에서의 표면 유도 확산과 프렌켈 반응 간의 상호 작용은 낮은 온도에서의 베이컨시 풍부 상태를 생성하여, 에지 링의 형성을 초래한다. (본 명세서의 다른 부분에 상세히 설명된 바와 같은) 제어된 냉각과 더불어 또는 그 대안으로서, 고유 점 결함의 축방향 혼입을 제어 또는 변경하는 것에 의해 고유 점 결함의 측방향 혼입의 효과를 보상함으로써 에지 링의 형성을 억제 또는 제거하는데 잉곳의 측면 근처에서 Gcorrected를 증가시키는 방법이 사용될 수 있다. 일반적으로 말해서, 이러한 접근법은 Gcorrected의 반경방향 프로파일이 불균일하게 되도록 하는 온도장을 생성하는 것을 수반한다.
이제 도 22를 참조하면, 두 개의 상이한 결정의 성장이 시뮬레이션 되어 있는데, 하나는 균일한 Gcorrected 조건 하의 것이고, 다른 하나는 조절된, 불균일한 Gcorrected 조건 하의 것이다. 인상 속도는 양 결정 내의 성숙한 v 클러스터 크기가 모두 그 중심 근처에서 비슷하게 되도록 조정된다. 도 23에 도시된 바와 같이, 반 경방향으로 증가하는 Gcorrected를 갖고 성장한 결정에 있어서, 에지 근처의 상대적으로 높은 Gcorrected가 측방향 혼입의 효과를 감소시키기 때문에(에지 근처의 상대적으로 높은 Gcorrected로 인해 인터스티셜 점 결함의 축방향 혼입이 증가되고, 그에 따라 베이컨시 점 결함의 측방향 혼입을 상쇄하거나 보상하도록 작용함), 에지 링 강도는 감소한다.
이전에 언급한 바와 같이, 계면에서 계산된 실제 G는, 도 24에 도시된 바와 같이, 혼입의 품질을 Gcorrected 만큼 정확하게 나타내지 못함에 유의해야 할 것이다. 따라서, Gcorrected는 본 명세서에 더 상세하게 설명된 측방향 혼입 효과를 감소시키도록 조절된다. G의 조절은 이하에 더 상세하게 설명된다.
a. G의 조절 및/또는 용융물/고체 계면
Gcorrected의 조절은 용융물/고체 계면 부근에서의 온도장의 조절을 수반한다. 이것은 당해 기술 분야에서 알려진 다양한 방법에 의해서 달성될 수 있으며, 그 중 일부는 이하에서 자세히 설명될 것이다. 일반적으로, 결정의 온도장이 성장 기간 동안 준정상상태(quasi-steady state)에 있는 것으로 가정할 수 있듯이, 용융물/고체 계면 부근에서의 온도장도 대부분의 조건 하에서 주어진 표면 온도장으로 고정되어 있다. 실질적인 관점에서, 잉곳 온도장은 측면 온도장 및 계면 형상의 함수로 볼 수 있다. 따라서, 그 안에서 성장 중인 잉곳에서 희망하는 온도장 및 Gcorrected의 반경방향 프로파일(radical profile)이 달성되도록 핫존이 설계될 수 있다. 또한, 결정의 측면 상의 온도장에 큰 영향을 주지 않고 계면 형상의 변화를 허용하거나 일으키기 위해 일부 튜닝(tuning) 기술이 사용될 수 있다. 따라서, 핫존 구성과 더불어, 이하에서 더욱 구체적으로 설명되는 바와 같이, 희망하는 Gcorrected 프로파일을 달성하기 위해 계면 형상이 조절될 수 있다.
일반적으로, 평균 축방향 온도구배 G의 제어는 우선 결정 인상기(crystal puller)(즉, 흑연(graphite) 또는 다른 물질들, 특히 그 중에서도 히터(heater), 절연체, 열 차폐재 및/또는 방사 차폐재를 구성하는 물질)의 "핫존"의 설계를 통해서 달성될 수 있다. 설계의 상세한 사항들은 결정 인상기의 구성 및 모델에 따라 다를 수 있으나, 일반적으로, G는 반사기, 절연 링(insulation ring), 방사 쉴드(radiation shield), 퍼지 튜브(purge tube), 광 파이프(light pipe) 및 히터를 포함한, 용융물/고체 계면에서의 열 전달을 제어하기 위한 당해 기술분야에 현재 공지된 임의의 수단을 이용해서도 조절될 수 있다. 그러나, G는 용융물 및/또는 결정(결정 성장 전 및/또는 결정 성장 동안)에 대한 장치의 상대적 위치(통상적으로 거리 Hr로 표현됨)를 조절함으로써 또한 제어될 수 있다. 예를 들어, G는 용융물/고체 계면 위에서의 대략 1 결정 직경 내에 장치를 위치시킴으로써 조절될 수 있다(예컨대, 그 내부에서 반경방향 변화가 최소화될 수 있다). 즉, 거리 Hr는 잉곳의 일정 직경부의 원하는 길이에 걸쳐 약 1 결정 직경보다 작도록(예를 들어, 잉곳 의 일정 직경부의 축방향 길이의 적어도 약 10%, 약 20%, 약 50%, 약 75%, 약 85%, 약 95%, 또는 그 이상) 조절될 수 있으며, 일부 실시예에서는 주어진 축 위치(일반적으로 시드 엔드(seed-end)에 가까워 질수록 커지고 테일 엔드(tail-end)를 향해 감소하는 거리)에 따라 잉곳의 직경의 약 75%, 50%, 40%, 30%, 20% 또는 약 10% 보다도 작을 수 있다.
일반적으로, 열 전달 제어기와 용융면 사이의 거리 Hr를 제어하는 것은 (예를 들어, 용융물의 표면에 대한) 핫존에서의 장치의 위치를 조정하거나, (예를 들어, 열 전달을 제어하기 위해 사용되는 장치에 대한) 핫존에서의 용융물 표면의 위치를 조정함으로써 달성될 수 있다. 보다 구체적으로, 열전달 제어기와 용융물 표면 사이의 거리 Hr의 제어는, 예를 들어 (i) 비전 시스템(vision system) 및 잉곳 성장 동안의 결정 인상기 내에서의 용융 레벨/위치(예컨대, 용융물 위에 위치한 반사기에 대한 상대적 위치)를 측정하기 위한 방법(예를 들어, 본 명세서에 전체로서 참조된 R. Fuerhoff 등의 미국등록특허 제 6,171,391호 참고), (ii) 열전달 제어 장치를 들어올리거나 내리기 위한 리프트 또는 구동 메커니즘(예를 들어, 본 명세서에 전체로서 참조된 미국등록특허 제 5,853,480호 참고), 및/또는 (iii) 예를 들어 반사기가 용융물 표면 위의 고정된 위치에 있는 경우 용융물이 담겨진 도가니(crucible)를 들어올리거나 내리기 위한 리프트 또는 구동 메커니즘의 사용을 포함한, 당해 기술분야에서 알려진 수단에 의해 달성될 수 있다.
열 전달을 제어하기 위해 용융물 표면과 용융물 위에 배치된 장치 사이의 거 리를 조절하거나 제어하는 것과 더불어, G는 결정 인상기 내에서 측면 및/또는 바닥 히터(즉, 도가니 아래 있는 결정 인상기의 핫존 내에, 도가니 주위에, 및/또는 도가니 위에 배치된 히터)에 공급되는 전력을 조절함으로써 대체적으로 또는 추가적으로 조절될 수 있다. 보다 구체적으로, G는, 당해 기술분야의 일반적인 수단에 의해서, 결정 인상기의 핫존에 위치한 도가니 아래, 주위, 또는 위에 배치된 히터에 공급되는 전력을 조절함으로써 대체적으로 또는 추가적으로 제어될 수 있다.
이와 관련하여, 일반적으로 말하면, 성장 과정이 진행될수록 실리콘 용융물이 고갈된다는 점에 주의하여야 한다. 그 결과, 도가니는 통상적으로 용융물 표면의 레벨을 실질적으로 일정한 위치로 유지하기 위해 들어올려진다. 그러나, 이는, 높아진 도가니의 위치가 결정 인상기 내에서 보다 차가운 핫존 부분 및 표면들에 대한 결정의 방사 조망 경로(radiation view path)를 차단하도록 작용하고 결정에서의 열의 유효 전도 경로(effective conduction path)를 증가시키기 때문에, G가 감소되는 결과를 가져올 수 있다. 이러한 G의 감소를 보상하고 희망하는 값의 범위 내에서 G(그리하여, v/G)를 유지하기 위해, 예를 들어, 측면 히터로부터 방사되는 열을 감소시키는 반면 바닥 히터에 공급되는 전력을 증가시킬 수 있다(측면 히터로부터의 방사를 줄임으로써 G가 효과적으로 증가함).
또한, 바닥 히터에 공급되는 전력의 정확한 값은, 측면 히터 및/또는 상면 히터와 마찬가지로, 단결정 실리콘 잉곳의 성장 동안에, 무엇보다도 핫존의 구성 및 폴리실리콘 충진물의 사이즈에 따라 다를 것임을 알아야 한다. 그러나, 이러한 값들은 당해 기술분야에서 알려진 수단을 이용하여 결정될 수 있다.
또한, G의 제어 또는 조절은 도가니 회전을 제어함으로써 추가적으로 또는 대체적으로 달성될 수 있음을 알아야 할 것이다. 더욱 자세하게는, 미국출원공개공보 제2004/011833호 (2004년 6월24일자로 공개되고, 그 전체 내용이 본 명세서에 전체로서 참조됨, 제목: "Process for preparing Single Crystal Silicon Using Crucible Rotation To Control Temperature Gradient")에서 언급한 바와 같이, 결정에서의 평균 축방향 온도구배 G를, 특히 중앙 축 또는 그 근처에서, 반지름에 대한 함수(즉, G(r))로서 제어하기 위해 도가니 회전이 사용될 수 있다. 또한, 도가니 회전 조절은 도가니 안의 산소 내용물이 축방향으로 균일해 지도록 하는데 이용될 수 있다.
또한, 용융물/고체 계면 형상 및/또는 G를 조절하거나 제어하는 것은, 본 명세서의 전체에 걸쳐 참조된, 미국출원공개공보 제2004-0112277호(제목 "Crystal Puller and method for Growing a Monocrystalline Ingot")에 개시된 방법을 이용하여 달성될 수 있다. 특히, 이 명세서에서는 (i) 도가니 안에, 표면을 갖는 용융물인, 반도체 소스 물질을 생성하는 단계, (ii) 용융물의 노출된 상면 영역에 대향하도록 열원의 위치를 조절하는 단계 - 상기 열원은 용융물에 열을 방사하기 위한 부분으로서 용융물의 노출된 상면 영역의 적어도 30%의 크기를 갖는 부분을 가짐 -, (iii) 소스 물질을 단결정 실리콘 잉곳으로 응고되도록 용융물의 표면으로부터 반도체 소스 물질을 인상하는 단계, 및 (iv) 열원을 이용하여 용융물의 표면에서의 열 전달을 선택적으로 제어하는 단계를 포함하는 단결정 실리콘 잉곳을 성장시키는 방법을 개시하고 있다.
또한, 용융물/고체 계면 형상 및/또는 G를 조절하거나 제어하는 것은, 본 명세서에 전체로서 참조된, 미국특허출원 제11/027,360호(2004년 12월30일 제출됨, 제목: "Crystal Puller and method for Growing a Monocrystalline Ingot")에 개시된 방법을 이용하여 달성될 수 있다. 특히, 이 명세서는 결정 성장 장치에 있어서 결정 성장을 제어하는 방법을 개시하고 있는데, 상기 결정 성장 장치는 반도체 용융물 - 상기 반도체 용융물로부터 단결정 실리콘 잉곳이 쵸크랄스키법에 따라 성장됨 - 이 담긴 가열된 도가니를 갖는다. 잉곳은 용융물로부터 인상되는 시드 결정 상에서 성장되며, 상기 방법은 (i) 용융물에 자기장을 가하는 단계 - 상기 자기장은 용융물 내의 대류(convection)에 영향을 줌 -, (ii) 용융물로부터 인상된 잉곳의 성장 파라미터를 감지하는 단계, (iii) 감지된 성장 파라미터를 목표 성장 파라미터와 비교하여 전력 조정 파라미터를 결정하는 단계, (iv) 잉곳이 용융물로부터 인상되는 동안, 결정된 전력 조정 파라미터의 함수에 따라 자기장을 변화시켜 용융물에서의 대류 흐름의 속도가 바뀌도록 용융물에 펌핑력(pumping force)을 생성하는 단계를 포함한다. 본 명세서는, 결정 성장 장치에서 결정 성장을 제어하는 방법을 개시하는데, 상기 장치는 반도체 용융물 - 상기 반도체 용융물로부터 단결정(monocrystalline) 잉곳이 쵸크랄스키법에 따라 성장함 - 이 담긴 가열된 도가니를 가지며, 상기 장치는 또한 용융물에 가해지는 자기장을 발생시키도록 에너지를 공급받는 제1 및 제 2 코일을 갖고, 상기 잉곳은 상기 용융물로부터 인상되는 시드 결정 상에서 성장한다. 상기 방법은, (i) 전류 프로파일을 저장하는 단계 - 상기 전류 프로파일은 제1 및 제2 코일에 잉곳의 길이의 함수에 따라 에너지를 공급하기 위한 전류를 정의함 -, (ii) 용융물에 가해질 자기장을 생성하기 위해 전류 프로파일에 의해 정의된 제1 및 제2 전류에 의해 각각 제1 및 제2 코일에 에너지를 공급하는 단계, (iii) 저장된 전류 프로파일에 따라 제1 및 제2 전류를 변화시키는 단계 - 제1 및 제2 전류를 변화시킴으로써 용융물에 가해지는 자기장이 상기 용융물에 펌핑력을 생성하게 되며, 상기 펌핑력은 용융물에서의 대류 흐름의 속도를 바꿈 - 을 포함한다.
또한, 상기 언급한 방법 중 전부 또는 일부에 있어서, G의 제어가 본원 발명의 하나 이상의 실시예에서 (용융물 부피가 과정 중에 고갈되는) 회분식(batch) 쵸크랄스키법 중에 사용되어, 잉곳의 일정 직경부 내의 반경 및/또는 축방향의 길이의 실질적인 부분(잉곳의 일정 직경부의 반경 폭 및/또는 축방향 길이의 25%, 50%, 75%, 85%, 95% 또는 그 이상)에 걸쳐서 G가 실질적으로 일정하도록 할 수 있으며(예를 들어, 관심 대상인 세그먼트에서의 주어진 축방향 위치에서 반경 방향으로, 대략 중앙 축으로부터 측면을 향해서, 약 5%, 약 4%, 약 3%, 약 2%, 또는 심지어 1% 미만으로 G가 변화한다), 이에 따라 선택적으로 (일반적으로 인상 속도에 의해 제어되어) 성장 속도 또한 (주어진 v/G 값들의 타겟 또는 범위에 대해) 실질적으로 일정하게 만들 수 있다는 점에 주목하여야 한다. 추가적으로 또는 대체하여, G는, 이러한 실시예 또는 다른 실시예에서, 예를 들어 약 0.75R, 0.8R, 0.85R, 0.9R, 0.95R 또는 그 이상으로(R은 관심 대상 세그먼트의 반지름임)부터 대략 측면까지 약 5%, 약 7.5%, 약 10%, 약 12.5%, 약 15%, 또는 20%이상 까지도 반경방향으로 증가하는 방식으로, 관심 대상 세그먼트 내의 주어진 축 위치에서 반경방향으로(본 명세서의 다른 부분에서 상세히 설명된 바와 같이, 의도적으로 또는 의도적이지 않게) 변화될 수 있다.
b. Geffective 및 용융물/고체 계면 형상
용융물/고체 계면 형상에 대하여, 본질적으로 임의의 조건 하에서, 계면의 곡률(curvarture)이 상당한 경우, v/Gcorrected의 임계값이 그 1차원 값으로부터 천이(shift)됨을 유의하여야 한다. 원하는 결함 분포에서의 반경방향 균일성을 달성하는데 있어서 V/Gcorrected의 반경방향 제어가 중요한 경우, 이러한 천이가 보정된 G의 반경방향 프로파일 및 실제 동작 인상 속도를 결정하는데 반영되는 것이 바람직하다. 이러한 효과를 반영하는 하나의 방식은 Gcorrected에 대한 또 다른 보정을 정의하는 것으로서, 이러한 "보정된 Gcorrected"는 이하 Geffective라고 지칭한다.
계면의 형상에 따른 v/Gcorrected의 임계값의 천이는, 반경방향으로 균일한 온도장을 통해 성장하는 CZ 결정에서의 결함 역학 관계(defect dynamics)을 시뮬레이션함으로써 조사될 수 있는데, 이러한 CZ 결정은 본질적으로 모든 반경방향 위치에서 상기 수학식 1을 만족한다. 이러한 조건 하에서, G(r)은 Gcorrected(r)과 동일하다. 이제 도 25를 참조하면, 2개의 통상적인 계면 형상인 오목형(즉, i1)과 볼록형(즉, i2) 계면 형상이 조사되어 있다. 재결합 및 점 결함 확산 양자의 구동 력을 제공하여 용융물/고체 계면 근처에서의 점 결함 농도장을 확립하는 주된 구동자(driver)는 온도장이다. 도 26은 부과된 균일한 Gcorrected 조건 하에서 계면 형상 i1 및 i2에 따라 온도장이 어떻게 변화하는지를 도시한다.
v/Gcorrected의 임계값의 천이는 다양한 방식으로 설명될 수 있다. 예컨대, 계면의 중심을 기준으로 설정된 좌표계에서 점 결함의 확산 유동(diffusion flux)의 반경방향 성분과 축방향 성분을 알아내어 점 결함 확산 및 프렌켈 반응(Frenkel reaction) 사이의 상호 작용을 분석하는 방식도 이러한 설명 중 하나가 될 수 있다. 계면 i1의 경우, 결정의 중심으로부터 에지로 갈수록(즉, r 방향으로) 온도가 낮아진다. 이에 의해 r 방향으로 갈수록 점 결함의 평형 농도가 감소될 수 있다. 축 방향으로 이미 존재하는 압도적으로 강한 확산 구동력에 더하여, 점 결함의 신속한 재결합은 베이컨시 및 인터스티셜의 그 방향 확산을 위한 약한 농도 구동력을 제공한다.
베이컨시 및 인터스티셜은 용융물/고체 계면에서의 평형 농도로 존재한다. 따라서, 계면 바로 근처의 베이컨시 농도는 인터스티셜 농도보다 높다. 결정의 체적 및 반경방향 확산이 이루어지는 표면적 둘 다 에지에서 중심으로 갈수록, 즉, -r 방향으로 갈수록 감소하므로, 반경방향으로 온도를 감소시킴으로써 재결합으로부터의 손실을 보상하려고 시도할 때 인터스티셜에 대한 반경방향 보충(replenishment)은 더 약하다. r이 증가하면 상대적으로 차가운 영역으로부터의 거리가 증가하므로, 계면에 의한 보상은 효과적으로 이루어지지 않는다. 이러 한 확산과 프렌켈 반응 사이의 상호 작용은 베이컨시가 풍부한 조건을 형성한다. 따라서, v/Gcorrected의 임계값에 음(negative)의 천이가 존재한다. 도 27 내지 30은 계면 i1에 대한 이러한 역학 관계를 도시한다. i1에 대해 설명된 조건과는 반대로, 계면 i2의 경우 r 방향으로 갈수록 온도가 상승한다. 이는 -r 방향(결정의 에지로부터 중심으로)의 점 결함 확산을 위한 농도 구동력을 설정한다. 결정의 체적 및 반경방향 확산이 이루어지는 표면적 둘 다 에지에서 중심으로 갈수록, 즉, -r 방향으로 갈수록 감소하므로, 반경방향으로 온도를 증가시킴으로써 재결합으로부터의 손실을 보상하려고 시도할 때 인터스티셜의 반경방향 보충이 상당히 효과적이다. r이 증가하면 더 뜨거운 영역으로의 근접도가 증가하므로, 이러한 확산은 계면으로부터의 인터스티셜의 축 유동에 의해 더 촉진된다. 프렌켈 반응에 따른 이러한 이동은 인터스티셜이 풍부한 조건을 형성한다. 따라서, v/Gcorrected의 임계값에 양(positive)의 천이가 존재한다. 도 31 내지 34는 계면 i2에 대한 이러한 역학 관계를 도시한다.
임계 v/Gcorrected의 천이는 실험에 의한 결정 성장 또는 시뮬레이션된 결정 성장 중 어느 하나에 의해 추정되거나, 양측 기술 모두의 조합이 사용될 수 있다. 먼저, 다양한 계면 형상을 갖는 다양한 결정이 가변 인상 속도로 성장되며, 이는 베이컨시형 응집된 결함 및 인터스티셜형 응집된 결함 모두가 V/I 경계에 의해 분리된 채로 형성되도록 한다. V/I 경계에서의 Gcorrected 및 인상 속도는 가변 인상 속 도 조건 하에서의 v/Gcorrected의 임계값을 제공한다. 정상 상태의 v/Gcorrected는 시뮬레이션에 의하거나, 예컨대 Kulkarni et al.(2004)(31)에 의해 제공되는 이하의 공식들을 이용하여 예측될 수 있다.
Figure 112008087534313-PCT00006
Figure 112008087534313-PCT00007
여기에서, 아래첨자 x는 용융물/고체 계면 상의 임의의 점을 나타내고, -slope는 감소하는 인상 속도를 나타내며, +slope는 증가하는 인상 속도를 나타내고, L은 성장 과정 동안 주어진 지점에서 성장하는 고화된 잉곳의 전체 길이이다. 고정된 계면 형상의 경우, 연속적으로 감소하는 인상 속도에 대해서는 수학식 3이 사용되고, 연속적으로 증가하는 인상 속도에 대해서는 수학식 4가 사용된다. 다양한 계면 형상에 대한 v/Gcorrected의 임계값의 예측은 그것의 천이를 계면 형상의 함수로서 추정할 수 있게 한다. 예컨대, 단조 변화하는 포물선형 계면에 대해, 산업상의 이용에 있어서, 이러한 천이는 이하의 식에 의해 정량될 수 있다.
Figure 112008087534313-PCT00008
여기에서, a는 도 25에 도시된 바와 같이 이론적으로 편평한 계면으로부터의, 결정의 중심의 계면의 편차의 거리이고, R은 결정의 반경이다. 아래첨자 "iface"는 계면의 형상에 의해 영향을 받는 임계 조건을 나타내고, "flat"은 본질적으로 편평한 계면을 나타낸다. 이와 관련하여, 일단 피팅(fitting)이 이루어지면, 표현
Figure 112008087534313-PCT00009
이 주어진 a 및 R에 대하여 상수로 취급되고,
Figure 112008087534313-PCT00010
이 상수로 취급됨을 유의하여야 한다.
Gcorrected의 천이에 따라, 계면 형상에 따른 임계 V/Gcorrected의 천이의 효과를 반영하는 것이 대체로 편리하다. "보정된" Gcorrected는 이하 Geffective라고 지칭될 수 있고, 간단히 이하와 같이 주어진다.
Figure 112008087534313-PCT00011
수학식 6에 표시된 변수들을 이하에 상술한다. Vx , flat은 본질적으로 비편평형인 계면 형상을 갖는 결정에 대한 V/I 경계에서의 인상 속도를 나타낸다. 도 23에 도시된 결함 분포에 대한 Geffective의 정성적 추정이 도 35에 제공된다. 이 Geffective의 반경방향 프로파일은 점 결함 혼입의 보다 정밀한 측정치이다. 따라서, Geffective의 반경방향 프로파일은, 성장하는 CZ 결정에서의 축방향 혼입의 균일성을 제어함과 동시에 에지 링의 강도를 제어하도록 조절될 수 있다.
c. 대안적인 공정
이상을 참조함에 있어 다음을 유의하여야 한다. 대안적인 실시예에서, 본 발명은, 응고점 내지 약 1200℃ 온도의 온도 범위에 걸쳐 잉곳의 일정 직경부의 적어도 하나의 세그먼트가 성장하는 동안, v/Gcorrected의 비율이 반경방향으로 v/Gcorrected의 임계값에 비해 약 ±30% 미만으로 변이하도록 단결정 실리콘 잉곳을 성장시키고 응고점 온도에서 약 750℃까지 위 세그먼트를 냉각시키는 공정에 관한 것으로서, 성장 속도가 v이고 보정된 평균 축 온도 구배가 Gcorrected일 때, 이미 상술된 바와 같이, Gcorrected는 다음 식으로 정의된다.
Figure 112008087534313-PCT00012
특히, 이 세그먼트는, 응집된 고유 점 결함이 실질적으로 없고 (ⅰ) 중심 축으로부터 반경방향으로 측면을 향하여 측정하여 적어도 약 0.75R의, 반경방향 폭 및 (ⅱ) 중심 축을 따라 측정하여 잉곳의 일정 직경부의 길이의 적어도 약 10%의 길이를 가지는 축 대칭 영역을 포함한다.
또 다른 대안적인 실시예에서, 본 발명은, 응고점 내지 약 1200℃ 온도의 온 도 범위에 걸쳐 잉곳의 일정 직경부의 적어도 하나의 세그먼트가 성장하는 동안, v/Gcorrected의 비율이 반경방향으로 v/Gcorrected의 임계값에 대하여 약 ±30%미만으로 변이하도록 단결정 실리콘 잉곳을 성장시키고 응고점 온도에서 약 750℃까지 위 세그먼트를 냉각시키는 공정에 관한 것으로서, 성장 속도가 v이고 보정된 평균 축 온도 구배가 Gcorrected일 때, 이미 상술된 바와 같이, Geffective는 이하의 식으로 정의되고,
Figure 112008087534313-PCT00013
Gcorrected는 이하의 식으로 정의된다.
Figure 112008087534313-PCT00014
특히, 그 세그먼트는, 응집된 고유 점 결함이 실질적으로 없고 (ⅰ) 적어도 약 0.75R의, 중심 축으로부터 반경방향으로 측면을 향하여 측정된 반경방향 폭 및 (ⅱ) 잉곳의 일정 직경부의 길이의 적어도 약 10%의, 중심 축을 따라 측정된 길이를 가지는 축 대칭 영역을 포함한다.
D. 추가 특징들/ 한계들
1. 핵 형성 온도 결정
저속 냉각 조건 하에서 응집된 결함의 핵 형성이 발생하는 온도는 지배 고유 점 결함(베이컨시 또는 실리콘 셀프 인터스티셜)의 농도 또는 유형에 의존한다는 것에 주의해야 한다. 일반적으로 고유 점 결함의 농도가 증가함에 따라 핵 형성 온도가 상승한다. 또한, 응집된 베이컨시 유형 결함의 핵 형성 온도의 범위는 응집된 인터스티셜 유형 결함의 핵 형성 온도의 범위보다 다소 높다. 따라서, 본 방법의 일부 실시예에서, 초크랄스키법에 의해 성장한 단결정 실리콘에서 일반적으로 생성되는 실리콘 셀프 인터스티셜 또는 베이컨시 농도의 범위로 가정하면, (ⅰ) 응집된 베이컨시 결함의 핵 형성 온도는 일반적으로 약 1000℃ 내지 약 1250℃ 사이인 반면, (ⅱ) 응집된 인터스티셜 결함의 핵 형성 온도는 일반적으로 약 750℃ 내지 약 1000℃ 사이에 있다.
지배 고유 점 결함의 핵 형성이 발생하는 온도는 이하의 임의의 결정 인상기 및 공정에 대해 실험적으로 결정될 수 있다. 잉곳의 소정의 영역에서의 실리콘 셀프 인터스티셜은 점 결함으로 유지되며, 그 영역이 실리콘이 핵 형성 온도에 도달하는 핫 존 구역을 통과하기 전까지에는, 핵 성장하여 응집된 결함을 형성하지 않는다. 즉, 통상적인 초크랄스키 성장 조건 하에서, 이 영역은 본래 용융물/고체 계면에서 생성되며, 실리콘의 용융 온도 부근의 온도를 갖는다. 잉곳의 잔여 부분이 성장하는 동안 이 영역이 용융체로부터 인상되어 멀어져 감(pulled away)에 따라, 이 영역은 결정 인상기의 핫 존을 통과하여 인상되면서 온도가 떨어진다. 통상적으로, 특정 결정 인상기의 핫 존은, 용융물 고체 계면으로부터 멀어지면 대체로 감소하는 특성을 가진 온도 프로파일을 가지며, 임의의 시점에서, 이 영역의 온 도는 영역이 위치한 핫 존의 구역의 온도와 거의 동등한 온도이다. 따라서, 영역이 핫 존을 통과하여 인상되는 속도는 영역이 냉각하는 속도에 영향을 미친다. 따라서, 인상 속도에 있어서의 급격한 변화는 잉곳 전체에 걸친 냉각 속도의 급격한 변화를 야기할 것이다. 특히, 잉곳의 특정 영역이 핵 형성 온도를 통과하는 속도는 이 영역에 형성되는 응집된 결함의 크기 및 밀도에 영향을 미친다. 따라서, 급격한 변화가 이루어지는 시점에서 핵 형성 온도를 통과하는 잉곳의 영역은 응집된 고유 점 결함의 크기 및 밀도에 있어서 급격한 편차(variation)를 나타내며, 이를 본 명세서에서 핵 형성 프런트(nucleation front)로 지칭한다. 핵 형성 프런트는 인상 속도가 변하는 시점에 형성되기 때문에, 잉곳의 축 상의 핵 형성 프런트의 정확한 위치는 잉곳의 위치 및, 그에 따라 인상 속도의 급격한 변화가 발생했던 시점의 핫 존 내에서의 핵 형성 프런트의 위치와 비교할 수 있으며, 핫 존의 온도 프로파일과 비교하여, 핵 형성 프런트의 위치에서의 고유 점 결함의 유형 및 농도에 대하여 응집된 고유 점 결함의 핵 형성이 발생하는 온도를 결정할 수 있다.
따라서, 당업자는 베이컨시가 많거나 실리콘 셀프 인터스티셜이 많은 잉곳을 제조하도록 계산된 공정 조건 하에서 초크랄스키법에 의해 실리콘 잉곳을 성장시킬 수 있으며, 이는 (ⅰ) 인상 속도를 급격히 변화시키고 (ⅱ) 인상 속도가 변화하는 시점에서 핫 존의 온도 프로파일과 관련된 잉곳의 위치를 파악하며, (ⅲ) 핵 형성 프런트의 축방향 위치를 관측하는 것에 의해 이루어질 수 있으며, 이 핵 형성 프런트 상에 존재하는 고유 점 결함의 농도에 대한 핵 형성 온도의 근사치를 구할 수 있다. 또한, 온도 및 고유 점 결함 농도가 핵 형성 프런트에 따라 반경 방향으로 변화하기 때문에, 온도 및 고유 점 결함 농도가 핵 형성 프런트에 따라 다수의 위치에서 결정될 수 있으며, 핵 형성의 온도를 고유 점 결함 농도에 대해 플로팅(plotting)하여 핵 형성의 온도를 고유 점 결함 농도의 함수로 결정할 수 있다. 핵 형성 프런트에 따른 실리콘의 온도는, 예컨대 "Computer Modeling of Heat Transfer in Czochralski Silicon Crystal Growth," Journal of Crystal Growth, vol. 112, p. 699 (1991)에 설명되어 있는 열 시뮬레이션과 같이 초크랄스키 반응기 내의 임의의 위치에서 온도를 산정할 수 있는 종래의 열 시뮬레이션 방법을 이용하여 결정될 수 있다. 실리콘 셀프 인터스티셜의 농도는, 예컨대 Sinno et al., "Point Defect Dynamics and the Oxidation-Induced Stacking-Fault Ring in Czochralski-Grown Silicon Crystals," Journal of Electrochemical Society, vol. 145, p. 302 (1998)에 설명되어 있는 점 결함 시뮬레이션과 같이 잉곳에서의 임의의 위치에서 고유 점 결함의 농도를 산정할 수 있는 종래의 점 결함 시뮬레이션 방법을 이용하여 핵 형성 프런트를 따라 산정될 수 있다. 마지막으로, 고유 점 결함의 초기 농도를 증가시키거나 감소시키면서 잉곳을 생산하여 성장 파라미터가 변하는 조건 하에서 추가 잉곳을 성장시키고, 상술한 냉각 실험 및 분석을 반복 실행하여, 핵 형성의 온도 대 고유 점 결함 농도를 광범위한 온도 및 농도에 대하여 얻을 수 있다.
일 방법에서, 단결정 잉곳을 파괴하지 않고 단결정 실리콘을 가능한 한 빠른 속도로 핵 형성 온도를 거쳐 냉각시키는 것이 바람직하다. 따라서, 이러한 온도를 통과하는 냉각 속도는 적어도 5℃/분인 것이 바람직하고, 적어도 약 10℃/분인 것 이 보다 바람직하며, 적어도 약 15℃/분인 것이 보다 바람직하고, 적어도 약 20℃/분인 것이 보다 바람직하며, 적어도 약 30℃/분인 것이 보다 바람직하고, 적어도 약 40℃/분인 것이 보다 바람직하며, 적어도 약 50℃/분인 것이 보다 바람직하다.
일반적으로, 단결정 실리콘은 적어도 두 개의 대안적인 방법에 의해 응집된 고유 점 결함의 핵 형성 온도를 거쳐 냉각될 수 있다. 제1 방법에서, 잉곳 테일(ingot tail)이 완성될 때까지 잉곳 전체(또는 응집된 A 유형 인터스티셜 결함 및 선택적으로 베이컨시 결함이 없게 하려는 적어도 일부분)가 핵 형성 온도를 초과하는 온도에서 유지된다. 그 후 잉곳이 용융체로부터 분리되고, 핫 존으로 입력되는 열이 차단되고 나서, 단결정 실리콘이 초크랄스키 반응기의 핫 존으로부터 결정 수용기 또는 여타 냉각 챔버와 같이 핫 존과 분리된 챔버로 이송되어 그 곳에서 결정 전체(또는 응집된 A 유형 인터스티셜 결함 및 선택적으로 베이컨시 결함이 없게 하려는 적어도 일부분)가 급속 냉각된다. 단결정 실리콘이 냉매와 직접 접촉하지 않고 단결정 실리콘 잉곳을 원하는 속도로 냉각하기에 충분한 속도로 냉각 챔버로부터 열을 제거하기 위해, 냉각 챔버에 예컨대 냉각수 같은 냉매를 이용하도록 설계된 열 교환 장치가 자켓 형태로 부착될 수 있다. 냉각 자켓을 이용하는 것에 대신해 또는 이에 부가해서, 예컨대 헬륨(helium) 같은 사전 냉각된 가스(pre-cooled gas)가 보다 빠른 냉각을 돕기 위해 결정 수용기 또는 기타 냉각 챔버를 계속적으로 퍼지(purge)하는데 이용될 수 있다. 공정 용기로부터 열을 제거하기 위한 방법은 공지된 방법이며, 따라서 당업자라면 과도한 실험을 할 필요 없이 결정 수용 또는 기타 냉각 챔버로부터 열을 제거하기 위한 다양한 수단을 이용할 수 있다.
이러한 점에서, 주어진 잉곳 세그먼트의 냉각 속도가 증가함에 따라, 응집된 결함의 개수 밀도(number density)가 증가하고, 응집된 결함의 크기는 감소한다. 잉곳 세그먼트에 대한 냉각 속도가 충분히 빠른 경우, 응집된 결함의 형성을 실질적으로 회피할 수 있다. 따라서, 제2 방법에서, 잉곳의 일부, 바람직하게는 주요부가 결정 성장 동안 "퀀치(quench)"된다. 본 방법에서, 결정 인상기의 핫 존은, (ⅰ) 성장하는 결정의 반경 전체에 걸쳐 원하는 v/G 값(또는 값의 범위)을 달성하고, (ⅱ) 응집된 고유 점 결함의 핵 형성 온도 내지 응고점 온도 사이의 온도에서 고유 점 결함의 충분한 확산을 제공하며, (ⅲ) 핵 형성 온도를 포함하는 온도 범위에 걸쳐 급격한 축방향 온도 구배를 적용함으로써 성장한 결정 내에서 지배적인 응집된 고유 점 결함의 핵 형성 온도를 통과하여 잉곳을 급속 냉각하도록 설계된다.
본 방법과 관계없이, 잉곳은 급속으로 냉각된 세그먼트 이외에, 단순히 고유 점 결함의 초기 농도를 제어하고 선택적으로 (본 명세서에서 상술한) 핵 형성 온도에 도달하기 전에 확산을 위한 충분한 시간을 허용하는 것에 의해, (축대칭 영역에서) 응집 반응이 회피될 수 있는 적어도 하나의 다른 세그먼트를 선택적으로 포함할 수 있다.
본 명세서의 다른 부분에서 더 상세히 설명한 바와 같이, (하나 또는 양 축대칭 영역에서) 응집된 고유 점 결함의 형성을 회피하면서 냉각하기 위해 사용되는 방법에 관계없이, 산화 유도 적층 결함의 형성을 야기하는 핵의 형성을 회피하기 위한 냉각의 제어가 추가적으로 필요하다. 보다 구체적으로, 상술한 바와 같이, 응집된 고유 점 결함의 형성을 회피하기 위해 냉각이 제어된 온도 범위뿐만 아니 라, 냉각의 속도가 고유 점 결함의 농도에 적어도 일부 의존한다. 일부 예에서, 냉각의 제어(외확산을 가능하게 하기 위한 저속 냉각 또는 핵 형성을 회피하기 위한 퀀치 냉각)가 약 1000℃까지의 온도 범위에 대해서만 필요할 수 있다. 이 같은 예시에서, 본 명세서에서 보다 상세히 설명한 바와 같이, (통상적으로 약 1000℃ 미만의 온도 내지 적어도 약 750℃에 이르는 온도 범위에 대한) 냉각 또한 산소 유도 적층 결함 형성을 야기하는 핵 형성을 회피하도록 제어될 것이다. 그러나 퀀치 냉각이 산소 유도 적층 결함이 핵 형성되는 온도보다 낮은 온도까지 이용되는 예에서, 이와 같은 핵의 형성이 동시에 회피될 수 있다. 즉, 실리콘의 고유 점 결함 함유량 및 산소 함유량에 따라, 실리콘이 응집된 고유 점 결함의 핵 형성 및 산소 유도 적층 결함 핵의 핵 형성(및 형성)을 모두 회피하기에 충분한 온도 범위를 거쳐 퀀치될 수 있다.
2. A형 및/또는 B형 인터스티셜 결함
본 발명의 하나 이상의 실시예에서, 냉각된 관심 대상 세그먼트는, 인터스티셜 지배 물질을 형성하는 결함 유형인 B 결함을 포함할 수 있음을 유의해야 할 것이다. B 결함의 형성에 대한 정확한 속성 및 메커니즘은 알려지지 않았지만, 일반적으로 B 결함은 전위 루프가 아닌 실리콘 셀프 인터스티셜의 응집체로 여겨진다. B 결함은 A 결함(응집된 인터스티셜 결함)보다 작고, 일반적으로 전위 루프가 아니라, 충분히 크게 성장되지 않았고 전위 루프를 형성할 만큼 충분한 활성화 에너지 에 이르지도 않은 3 차원 응집체로 간주된다. 현재까지, B 결함이 활성 전자 소자 영역 내에 존재할 때 소자의 성능에 부정적인 영향을 미치는지 여부는 불분명하다.
어떠한 경우에도, B 결함이 이전에 안정화되지 않았다면, B 결함이 잉곳을 웨이퍼로 절단하고 웨이퍼를 열처리하는 것에 의해 쉽게 용해될 수 있음이 발견되었다. 일 방법에서는, 따라서, 안정화되지 않은 B 결함을 포함하는 웨이퍼가 급속 열 어닐링 장치(rapid thermal annealer)에 배치되고, 그 웨이퍼는 신속하게 (B 결함이 용해되기 시작하는) 목표 온도로 가열되고 상대적으로 짧은 시간 동안 그 온도에서 어닐링(annealing)된다. 일반적으로, 목표 온도는 바람직하게는 적어도 약 1050℃이고, 더 바람직하게는 적어도 약 1100℃이고, 더 바람직하게는 적어도 약 1150℃이고, 보다 바람직하게는 적어도 약 1200℃이고, 가장 바람직하게는 적어도 약 1250℃이다. 웨이퍼는 일반적으로 목표 온도에 부분적으로 좌우되는 시간 동안 목표온도에서 유지 되는데, 온도가 낮을수록 그에 상응해 시간이 길어진다. 그러나, 일반적으로, 웨이퍼는 적어도 몇 초(예: 적어도 3초) 동안, 바람직하게는 수십 초(예: 10, 20, 30, 40 또는 50초) 동안 목표 온도에서 유지될 것이고, 웨이퍼의 원하는 특성 및 목표 온도에 따라, (상업적으로 이용가능한 급속 열 어닐링 장치의 한계에 가까운) 약 60초에 이르는 시간 동안 유지될 수 있다.
이보다 낮은 온도에서 긴 시간 동안 이루어지는 열처리는 B 결함을 안정화시키는 것으로 여겨진다. 예를 들어, 900℃에서 B 결함을 포함하는 실리콘을 4시간 동안 어닐링하면 B 결함이 안정화되어 약 1250℃를 초과하지 않는 열처리에 의해서는 용해될 수 없도록 할 수 있다. 따라서, 웨이퍼의 온도는 상대적으로 급속히 목 표 온도로 끌어올려져(예를 들어, 약 25℃/초의 속도 또는 그 이상) 결함의 안정화를 방지하는데, 이는 급속 열 어닐링 장치 내에서 대략 수 초 내에 이루질 수 있다.
필요에 따라, 열 처리는 또한 대부분의 웨이퍼 내의 미세 결함 및 웨이퍼의 표면 부근 영역에서의 디누디드 존(denuded zone) 및/또는 (본 명세서에 더 기술되는 바와 같은) 산화 유도 적층 결함의 형성을 야기하는 핵을 용해시키는 방식으로 수행될 수 있다. 이러한 과정은 급속 열 어닐링 장치 내에서 수행되고 웨이퍼는 목표 온도로 급속하게 가열되고 상대적으로 짧은 시간 동안 그 온도에서 어닐링될 수 있다. 일반적으로, 웨이퍼는 1150℃를 초과하는 온도, 바람직하게는 적어도 1175℃, 보다 바람직하게는 적어도 약 1200℃ 그리고 가장 바람직하게는 약 1200℃ 내지 약 1275℃ 사이의 온도에 놓이게 된다. 이 급속 열 어닐링 단계는 질화 대기 또는 비질화 대기 하에서 수행될 수 있다. 질화 대기는 질소 가스(N2) 또는 노출된 실리콘 표면을 질화시키는 것이 가능한 암모니아와 같은 질소 함유 화합물 가스를 포함한다. 적절한 비질화 대기는 아르곤, 헬륨, 네온, 이산화탄소 및 기타 비산화, 비질화 원소 및 화합물 가스 또는 그러한 가스의 혼합물을 포함한다. 웨이퍼는 일반적으로 적어도 1초 동안, 통상적으로 적어도 몇 초(예: 적어도 3초) 동안, 바람직하게는 수십 초(예: 20, 30, 40 또는 50초) 동안 이 온도에서 유지되고, 웨이퍼의 원하는 특성에 따라, (상업적으로 이용 가능한 급속 열 어닐링 장치의 한계에 가까운) 약 60초에 이르는 시간 동안 이 온도에서 유지될 수 있다.
열 처리 단계가 완료되면, 웨이퍼는 실리콘 격자 베이컨시가 단결정 실리콘 내에서 상대적으로 이동성이 있는 온도 범위를 거쳐 급속하게 냉각될 수 있다. 일반적으로, 이 온도 범위 내에서 평균 냉각 속도는 적어도 약 5℃/초, 바람직하게는 적어도 약 20℃/초일 수 있다. 디누디드 존의 원하는 깊이에 따라, 평균 냉각 속도는 바람직하게는 적어도 약 50℃/초이거나, 더 바람직하게는 적어도 약 100℃/초일 수 있고, 현재의 바람직한 몇몇 적용예에서는 냉각 속도가 약 100℃/초 내지 약 200℃/초의 범위에 있을 수 있다. 일단 웨이퍼가 실리컨 격자 베이컨시가 단결정 실리콘 내에서 상대적으로 이동성 있는 온도 범위 밖의 온도로 냉각되면, 냉각 속도는 몇몇 예에서 웨이퍼의 침전 특성에 큰 영향을 미치지 않는 것으로 보이며, 따라서 엄밀한 임계적 의미를 갖지 않는 것으로 여겨진다.
편리하게, 냉각 단계는 가열 단계가 수행된 분위기와 동일한 분위기에서 수행될 수 있다. 이 분위기는 단지 상대적으로 작은 부분압의 산소, 수증기 및 다른 산화 가스 만을 가질 뿐이다. 산화 가스 농도의 하한은 정확하게 정의되지 않았지만, 산소 부분압이 0.01 기압(atm) 또는 10,000 ppma(parts per million atomic)일 때, 베이컨시 농도의 증가가 없고 어떠한 효과도 관측되지 않는 것이 증명되었다. 따라서, 대기가 0.01 atm(10,000 ppma) 미만의 부분압의 산소 및 다른 산화 가스를 포함하는 것이 바람직하고, 보다 바람직하게는 이 가스들의 부분압이 단지 약 0.005 atm(5,000 ppma), 보다 바람직하게는 단지 약 0.002 atm(2,000 ppma) 그리고 가장 바람직하게는 단지 약 0.001 atm(1,000 ppma)인 것이 좋다.
본 발명의 공정은 부분적으로, 복잡하고 고도로 집적된 회로의 생산에 있어 서 실리콘 물질의 잠재적 수율에 영향을 주는 것으로 알려진 응집된 결함의 회피에 관한 것이고, 이와 같은 응집된 결함은 B 결함을 용해하는데 사용될 수 있는 유형의 열처리에 의해 실리콘 웨이퍼 전체에 걸쳐 쉽게 용해될 수 없는 응집된 베이컨시 결함(예: D 결함) 및 A 결함을 포함하는 것임에 주목해야 할 것이다. B 결함은 쉽게 용해 될 수 있고 어떤 경우든 해가 되지 않으므로, 일 실시예에서 본 발명의 방법은 B 결함을 포함하거나, 그렇지 않으면 응집된 결함이 실질적으로 없는 축대칭 영역을 보유하는 단결정 실리콘의 제조를 포함한다. 이러한 예에서, B 결함은 응집된 고유 점 결함이 아닌 것처럼 취급될 수 있다. 그러나 본 방법은, 필요에 따라, 단결정 실리콘에 모든 응집된 결함이 실질적으로 없는 정도까지, B 결함 함유 잉곳으로부터 절단된 웨이퍼를 어닐링하여 B 결함을 제거하는 추가적인 단계를 포함한다.
3. OISF 결정
베이컨시 지배 영역(즉, 베이컨시가 지배 고유 점 결함인 영역)과 관련하여, 이전에 이미 보고된 바와 같이, (미국 등록 특허 제5,919,302호 및 제6,254,672호 참조, 이 특허들은 본 명세서에 그 전체가 참조로서 포함됨) 산소 유도 적층 결함 및 강화된 산소 클러스터링의 밴드는 통상적으로 단지 V/I 경계 내부에서 발생하고, 산소 함유량이 증가함에 따라 더 두드러지게 된다. 특정 이론에 근거하지 않더라도, 적절한 열 조건에 노출되었을 때 산화 유도 적층 결함을 초래할 수 있는 핵들의 형성 또는 핵 형성은 약 1100℃ 미만 내지 적어도 약 750℃의 온도 범위에 걸쳐 발생하고, 핵 형성이 일어나는 정확한 온도는 산소 농도에 따라 변하는 것으로, 즉, 핵 형성은 단결정 실리콘 잉곳의 산소 함유량에 따라 약 750℃ 내지 약 1100℃의 온도 범위에 걸쳐 일어날 수 있는 것으로 (일반적으로 더 높은 온도에서 더 높은 농도의 핵 형성이 일어나고 그 반대도 성립하는 것으로) 일반적으로 생각되고 있다.
응집된 고유 점 결함 형성 방법과 매우 유사하게, 일단 핵형성이 발생하면, 산소가 실리콘 격자를 통하여 (산소에 대하여 "싱크"로서 작용하는) 이들 핵 형성 영역들로 확산하기에 충분할 정도로 충분하게 온도가 높은 한, 이러한 OISF 핵들의 성장은 지속될 것이다. 일반적으로 말해서, 이러한 확산의 발생은 약 750℃를 초과하는 온도에 이르기까지 상업적으로 실용적인 시간 동안 지속된다. 따라서, OISF 핵들의 핵 형성에 의해 상한이 경계 지어지고 산소 이동성에 의해 하한이 경계 지어지는 온도 범위에서의 냉각 속도의 제어에 의해 이 핵들의 수 및 크기를 제한하는 것이 가능하게 된다(확산 및 성장을 수행하는데 더 적은 시간이 주어진다면, 급속 냉각 결과 더 작은 핵이 형성될 것이고, 만일 잉곳 세그먼트가 본 명세서의 핵형성 온도를 거쳐 "퀀치된다면" 아마도 핵의 수가 더 적어지거나 본질적으로 핵이 없을 수 있다).
전술한 바와 같이, 몇몇 예에서, 산화 유도 적층 결함의 형성을 초래하는 응집된 고유 점 결함의 형성 및 핵의 형성을 양쪽 모두를 방지하기 위하여 퀀치 공정이 사용될 수 있다. 그러나, 이것이 달성되지 않는, 예컨대, (i) (고유 점 결함 농도를 임계 과포화 이하로 억제하기 위하여) 고유 점 결함의 확산이 가능하도록 약 1100℃ 또는 1000℃의 온도까지 저속 냉각이 사용되거나, 예를 들어, (ii)퀀치 냉각이 사용되지만 OISF 핵의 핵형성에 대한 온도 범위와 중첩되지 않거나 충분히 중첩되지 않는 온도 범위를 거치는 예들에서, OISF 핵의 형성을 제어하기 위해 추가적인 냉각 단계가 사용될 수 있다.
일반적으로 말해서, 이 추가적인 냉각 단계는 상기에 기술된 온도 범위(예: 약 1100℃ 내지 약 750℃)를 거쳐 OISF 핵의 형성을 제한하기에 충분한 속도로 잉곳 세그먼트를 냉각하여, 이 잉곳 세그먼트로부터 획득된 웨이퍼가 산화 유도 적층 결함이 형성 되기에 충분한 조건 하에 있을 때, 약 50/cm2 미만의, 바람직하게는 약 40/cm2 미만의, 보다 바람직하게는 약 30/cm2 미만의, 그 보다 더 바람직하게는 약 20/cm2 미만의 (예를 들어, 약 15/cm2 미만 또는 심지어 10/cm2 미만의) OISF 농도를 가지도록 하는 것을 포함할 수 있다. 그러나, 가장 바람직하게는, 잉곳 세그먼트로부터 획득된 웨이퍼가 실직적으로 산화 유도 적층 결함이 없도록 OISF 핵의 형성이 충분히 제한 또는 제어된다.
본 명세서에서 사용된 바와 같은 "산화 유도 적층 결함이 실질적으로 없다"는 것과 이의 변형은, 당업계에 공지된 수단에 의한 그 결함의 현재 검출 한계보다 작은 농도(예컨대, 5/cm2 이하 또는 대략 3/cm2 )를 지칭함에 유의하여야 할 것이다.
산화 유도 적층 결함의 형성을 초래하기에 충분한 정확한 조건은 웨이퍼 샘플에 따라 다양하지만, 이 열 산화 공정를 위한 조건은 당업계에 일반적으로 알려져 있으며, 이는 통상적으로 건조한 산소, 습한 산소 또는 증기(steam) 내에서 일정 시간(예컨대, 1 시간, 2 시간, 4 시간, 8 시간, 10 시간 또는 그 이상)동안 900℃ 내지 1200℃의 온도 범위에서 웨이퍼를 가열하는 것을 포함한다. 예컨대, 웨이퍼를 약 800℃에서 약 4시간, 이후 약 1000℃에서 약 16시간 동안 어닐링하는 과정을 필수적으로 포함하는 통상적인 산소 침전 열 처리까지도 이와 같은 결함의 형성을 초래할 수 있다.
이러한 결과는 통상적으로 전술한 온도범위에서 적어도 약 1℃/분의 속도로 잉곳 세그먼트를 냉각시킴으로써 달성될 수 있는데 실리콘의 산소 함유량의 예시에 따라, 냉각 속도는 적어도 약 1.5℃/분, 적어도 2℃/분, 적어도 2.5℃/분, 적어도 3℃/분 또는 그 이상 (예컨대 약 5℃/분, 약 10℃/분 또는 그 이상)이 된다. 보다 구체적으로, 이와 관련하여 원하는 결과를 얻기 위해 필요한 냉각 속도는 실리콘의 산소 농도에 적어도 부분적으로 의존한다. 예컨대, 약 11 내지 14.5 PPMA(part per million atomic ASTM 표준 F-121-83) 범위의 통상적인 산소 함유량에 대해서는 적어도 약 1℃/분, 1.5℃/분 또는 심지어 2℃/분의 속도가 필요할 수 있으며, 14.5 내지 18 PPMA 또는 그 이상의 범위의 산소 함유량, 적어도 대략 2℃/분, 2.5℃/분 또는 3℃/분 또는 그 이상의 속도가 필요할 수도 있다.
그러나, 일부 실시예에서, 웨이퍼는 산화 유도 적층 결함의 형성을 초래하는 존재하는 핵을 용해 또는 변경하기 위해, 추가 공정 이전에 (예컨대 산화 유도 적 층 결함이 형성되는 산화 처리를 거치기 전에) 열 어닐링을 거칠 수 있다. 다른 식으로 설명하면, 본 발명의 공정은 전술한 바와 같은 OISF 농도를 갖는 실리콘 웨이퍼를 형성하기 위하여 잉곳 세그먼트가 성장되고 이로부터 웨이퍼가 얻어진 이후, 산화 처리 이전에, 열 어닐(thermal anneal) 단계를 추가적으로 포함할 수 있다.
이 열 어닐 또는 고속 열 어닐은 본 명세서에 기술된 다수의 상이한 수단(예컨대 전술한 B-결함의 용해에 관련된 부분 참조)에 의해 실시될 수 있으며, 또한 본 명세서에서 참조하는 미국등록특허 제5,994,761호 및 제6,336,968호에 기술된 방법에 의해 실시될 수 있다. 일반적으로 말하자면, 이러한 처리는 사용되는 온도 및 용해할 핵의 크기 및/또는 수에 따라서 적어도 약 950℃, 1000℃, 1100℃, 1200℃ 또는 그 이상(예컨대, 약 1250℃ 내지 약 1270℃)의 온도에서, 수초(예컨대, 2, 4, 6, 8초), 수십초(예컨대, 10, 20, 30, 40초) 또는 수분 동안 가열하는 것을 포함할 수 있다. 하지만 대안적으로 웨이퍼는 예컨대 미국등록특허 제5,994,761호에 기술된 바와 같이 통상 대략 1300℃를 넘지 않는 온도(예컨대, 약 1250℃, 1225℃ 또는 1200℃)로 급속하게 (예컨대, 적어도 1℃/초의 속도로) 가열될 수 있다.
4. 탄소 함유(carbon content)
치환 탄소(substitutional carbon)는, 단결정 실리콘에서 불순물로 존재할 때, 산소 침전 결정 핵 생성 중심(oxygen precipitation nucleation center)의 형 성의 촉매 작용을 하는 기능을 갖는다. 이러한 또는 다른 이유로 인해, 단결정 실리콘 잉곳은 바람직하게 저농도의 탄소를 포함한다. 즉, 단결정 실리콘 내 탄소의 농도는 대략 5×1016 분자/cm3 미만, 보다 바람직하게는 1×1016 분자/cm3 미만, 보다 바람직하게는 5×1015 분자/ cm3 미만이며, 이는 당업계에 공지된 수단에 의해 결정된다.
5. 적용예
본 발명에 의해 성장된 잉곳으로부터 절단된 웨이퍼는 에픽텍셜 층이 피착될 수 있는 기판으로 사용하는데 적합할 수 있다. 에픽텍셜 피착은 당업계에 공지된 수단에 의해 수행될 수 있다. 본 발명에 따라 성장된 잉곳으로부터 절단된 웨이퍼는 절연 구조 상의 반도체를 위한 기판(예컨대, 수소-이식(hydrogen-implantation) 또는 접착된 적용예)으로서 사용하기에 적합할 수 있다. 예를 들어, 미국등록특허 제5,494,849호에 기술된 바와 같이 절연체 혼합물 상의 반도체가 형성될 수 있다. 본 웨이퍼는 기판 웨이퍼 또는 소자 층과 같은 적용예에서 사용될 수 있다.
또한, 본 발명에 의해 제조된 웨이퍼는 유럽특허출원 제503,816 A1호에 기술된 처리와 같이 수소 또는 아르곤 어닐링 처리와 결합하여 사용되기에 적합하다는 것에 유의하여야 할 것이다.
6. 결정 인상 장치
본 발명의 공정은 일반적으로 당업계에서 통상 사용되는 수단을 사용하여 상업적으로 입수가능하고/입수가능하거나 설계된 장비를 사용하여 수행될 수 있음에 유의해야 한다. 그러나, 본 발명에 따라서 사용하기에 적합할 수 있는 결정 인상기의 일 특정 실시예는 미국등록특허 제6,846,539호에 상세하게 기술되어 있으며, 이는 본 명세서에 전체로서 참조된다.
7. 응집된 결함 및 산화 유도 적층 결함의 검출
응집된 결함은 다수의 상이한 기술에 의해 검출될 수 있다. 예컨대, 플로우 패턴 결함 또는 D-결함은, 양호하게는 단결정 실리콘 샘플을 Secco 에칭 용액에 대략 30분간 에칭하고, 이후 샘플을 현미경 검사함으로써 통상적으로 검출될 수 있다(H. 야마기시 공저 Semicond. Sci. Technol. 7, A135(1992년)). 이 공정은 응집된 베이컨시 결함의 검출에 대한 표준이지만, A-결함을 검출하는데 또한 사용될 수 있다. 이 기법이 사용되는 경우, 이러한 결함은 샘플의 표면 상에 큰 구멍(pit)으로서 나타난다.
또한, 응집된 고유 점 결함은 열의 인가 시에 단결정 실리콘 매트릭스(matrix)으로 확산할 수 있는 금속으로 이 결함을 데코레이션(decoration)함으로써 시각적으로 검출될 수 있다. 특히, 웨이퍼, 슬러그(slug), 슬랩(slab) 등과 같 은 단결정 실리콘 샘플은, 샘플의 표면에 질산구리의 농축된 용액과 같이 이런 결함을 데코레이션할 수 있는 금속을 함유한 혼합물을 코팅함으로써, 시각적으로 조사할 수 있다. 이후 코팅된 샘플은, 금속을 샘플로 확산시키기 위해 약 5분 내지 약 15분 사이의 시간 동안 약 900℃에서 약 1500℃ 사이의 온도로 가열될 수 있다. 열 처리된 샘플은 이후 상온으로 냉각되며, 이에 따라 결함이 존재하는 샘플 주형 내 영역에서 금속이 임계적으로 과포화되고, 침전되도록 한다.
냉각 이후, 샘플은 표면의 잔류물 또는 침전물을 제거하기 위해 약 8분 내지 12분간 샘플을 브라이트 에칭 용액(bright etch solution)으로 처리함으로써 먼저 비결함 윤곽형성 에칭(non-defect delineating etch)을 거치게 된다. 통상의 브라이트 에칭 용액은 약 55퍼센트 질산(용액 중량의 70%), 대략 20퍼센트 플루오르화수소산(용액 중량의 49%) 및 대략 25퍼센트 염산(농축된 용액)을 포함할 수 있다.
샘플은 이후 이온화되지 않은 물로 헹구어지며, 이후 샘플을 Secco 또는 라이트 에칭 용액(wright etch solution)에 약 35분 에서 약 55분 동안 침지하거나, 이 용액으로 처리함으로써 제2 에칭 단계를 거치게 된다. 통상적으로, 샘플은 대략 1:2 비율의 0.15M 중크롬산칼륨 및 플루오르화수소산(용액 중량의 49%)을 포함하는 Secco 에칭 용액을 사용하여 에칭될 수 있다. 이 에칭 단계는 존재할 수 있는 응집된 결함을 드러내거나 그 윤곽을 보여줄(delineate) 수 있다.
이 "결함 데코레이션" 공정의 대안적인 실시예에서, 단결정 실리콘 샘플은 금속 함유 혼합물의 적용 이전에 열 어닐링 처리를 받는다. 통상적으로, 샘플은 약 3시간 내지 5시간 동안 약 850℃ 내지 950℃의 온도로 가열될 수 있다. 이 실시예는 특히 B 유형의 응집된 실리콘 셀프 인터스티셜 결함을 검출하는 목적을 달성하는데 사용된다. 특정 이론에 근거하지 않아도, 이 열 처리는 일반적으로 B 결함을 안정화시키고 성장시키는 작용을 하여, B 결함이 보다 쉽게 데코레이션되고 검출되는 것으로 알려져 있다.
응집된 베이컨시 결함은 다른 에칭 기술에 비해 통상적으로 낮은 결함 밀도 검출 한계를 갖는 레이저 산란 토모그래피(laser scattering tomography)와 같은 레이저 산란 기술을 사용하여 검출될 수 있다.
일반적으로, 응집된 결함이 없는 인터스티셜 및 베이컨시 지배 물질 영역은 서로 구별될 수 있고, 전술한 구리 데코레이션 기술에 의해 응집된 결함을 포함하는 물질로부터 구별될 수 있다. 무결함 인터스티셜 지배 물질 구역은 에칭에 의해 드러나는 데코레이션된 형상을 포함하지 않으나, 반면에 (전술한 바와 같이 고온 산소 핵 용해 처리 이전의) 무결함 베이컨시 지배 물질 영역은 산소 핵의 구리 데코레이션에 기인한 작은 에칭 구멍(pits)을 포함한다.
산화 유도 적층 결함의 검출은 당업계에 공지된 수단에 의해 이루어질 수 있다. 하지만, 일반적으로 말해 이 방법은 실리콘 웨이퍼 표면을 증기 산화(steam oxidation)한 후에 데코레이션 타입의 에칭(decorative etch; 예컨대 라이트 에칭)을 실시한다. 웨이퍼를 (예컨대, Normarski) 현미경으로 조사하여, 적층 결함의 수를 알아낸다.
8. 정의
본 명세서에서 사용된 바에 따르면, 이하의 표현들은 주어진 의미를 가진다는 점에 유의해야 할 것이다. "응집된 고유 점 결함" 또는 간단히 "응집된 결함"은 (i) 베이컨시가 응집하는 반응 또는 (ii) 셀프 인터스티셜이 응집하는 반응에 의해 야기된 결함을 뜻한다. "응집된 베이컨시 결함"은 실리콘 격자 베이컨시가 응집하는 반응에 의해 야기된, 예컨대, D 결함, 플로우 패턴 결함, 게이트 산화 집적 결함, COP 결함 및 COLPD 결함을 포함하는, 응집된 베이컨시 점 결함을 의미한다. "응집된 인터스티셜 결함"은 실리콘 셀프 인터스티셜 결함 원자가 응집하여 (전위 루프 및 전위 네트워크를 포함하는) A 결함 및 B 결함을 형성하는 반응에 의해 야기된 응집된 고유 점 결함을 의미한다. "B 결함"은 본 명세서에 더 기술되어 있는 바와 같이 열처리 될 경우 용해되는 것이 가능하고, A 결함보다 작은 응집된 인터스티셜 결함을 의미한다. "반경"은 중심축으로부터, 예컨대, 웨이퍼, 잉곳, 슬러그(slug) 또는 슬래브(slab)와 같은 단결정 실리콘 샘플의 원주 에지를 향해 측정된 최소거리를 의미한다. "응집된 고유 점 결함이 실질적으로 없는"은, 현재 약 104 결함/cm3인, 이 결함들의 검출 한계보다 작은 응집된 결함의 농도(또는 크기)를 의미한다. "베이컨시 지배" 및 "셀프 인터스티셜 지배"는 고유 점 결함이 각각 베이컨시 또는 셀프 인터스티셜이 지배적인 물질을 의미한다. "응집된 고유 점 결함의 시각적 검출" 및 유사한 표현들은 일반적인 백열광원 또는 형광원 또는 선택적으로 시준된(collimated) 또는 기타 강화 광원 하에서, 광학 또는 적외선 현미경, X선 회절 또는 레이저 산란과 같은, 결함 검출을 돕거나 이러한 결함을 확대시켜 주는 어떤 기구의 사용도 없이, 육안으로 이러한 결함을 검출하는 것을 지칭한다.
9. 예시
이하의 비제한적인 예는 본 발명을 더 예증하고 설명하기 위해 제공된다. 본 발명은 여기에 제공된 어떤 상세 사항으로 제한되어서는 안 된다.
초크랄스키법을 사용하여, 응고점 온도(예: 약 1412℃)에서 약 1250℃까지 냉각 속도가 전체적으로 약 3.4℃/분에서 약 2.8℃/분까지 감소하도록 하여, 300mm의 단결정 실리콘 잉곳이 실리콘 용융물로부터 성장된다. 그리고 나서, 약 1250℃ 내지 약 1000℃ 사이의 온도 구간에 대해 냉각 속도가 약 0.2℃/분으로 감소된다. 그 후, 냉각 속도는 약 1000℃에서 2.0℃/분까지 증가되고, 약 800℃에서 약 1.3℃/분이 되도록 점진적으로 감소 된다.
그 후 성장된 잉곳으로부터 웨이퍼가 절단되고 응집된 베이컨시 결함 및 산소 클러스터가 존재하는지 분석된다. 웨이퍼가 대략 웨이퍼의 원주 에지로부터 중심축을 향하여 반경방향 내측으로 연장하는 환형 링을 포함하는 것이 관측된다. 링은 (i) 실리콘 격자 베이컨시를 지배 고유 점 결함으로서 포함하고, (ii) v 클러스터 반경이 약 8nm 미만이 되도록 응집된 베이컨시 결함 및/또는 산소 클러스터를 포함하고, 링은 약 17cm의 평균 반경방향 폭을 갖는다. 구체적으로, v 클러스터 반경은 대략 원주 에지에서는 약 5nm부터 상기 에지로부터 약 12.5cm 떨어진 곳에서는 약 8 nm까지 점진적으로 증가한다. 그리고 나서 v 클러스터 반경은 상기 에지로부터 약 17cm 떨어지 곳에서는 약 0 nm가 되도록 감소한다.
본 발명은 상기의 실시예에 제한되지 않으며 다양하게 수정될 수 있음에 주목해야 할 것이다. 상기의 다양한 실시예에 대한 설명은 단지 당업자에게 본 발명, 본 발명의 원리 및 실제 적용예를 이해시켜 당업자가 특정한 사용에 있어서의 요구 조건에 가장 적합하게 본 발명을 다양한 형태로 개조하고 적용할 수 있도록 하고자 하는 것이다.
(이하의 청구 범위를 포함하여) 본 명세서 전체에서 사용되는 단어 포함하다 또는 포함하는에 대해서는, 문맥상 그렇지 않아야 할 필요가 있는 경우를 제외하고는, 이 단어들이 배타적인 의미가 아니라 개방적인 의미로 해석되어야 한다는 것을 명확히 이해하고 그에 기초하여 사용되었으며, 출원인은 본 명세서 전체를 파악하는데 있어서, 그 단어들 각각이 이와 같이 해석되는 것을 의도하였다.

Claims (34)

  1. 중심축, 시드콘(seed-cone), 상기 시드콘에 대향하는 단부 및 상기 시드콘과 상기 대향 단부 사이의 일정 직경부를 포함하는 단결정 실리콘 잉곳을 성장시키는 방법으로서 - 상기 일정 직경부는 측면, 상기 중심축으로부터 상기 측면까지 연장하는 반경 R, 및 적어도 약 150mm의 공칭 직경을 가지고, 상기 잉곳은 실리콘 용융물로부터 성장되고, 그 후 초크랄스키법에 따라 응고점 온도(solidification temperature)로부터 냉각됨 -,
    응고점 내지 약 1200℃ 온도의 온도 범위에서 상기 잉곳의 상기 일정 직경부의 적어도 한 세그먼트의 성장 동안에, 상기 중심축으로부터 상기 측면을 향하여 측정하였을 때 약 0.75R에 대해, 상기 세그먼트 내의 주어진 축방향 위치에서 v/G의 비율이, v/G의 임계값에 대하여 반경방향으로 약 ±30% 미만으로 변하도록 (i) 성장 속도 v 및 (ii) 평균 축방향 온도 구배 G를 제어하는 단계; 및
    상기 세그먼트를 상기 응고점 온도로부터 적어도 약 750℃까지 냉각하는 단계를 포함하고, 상기 냉각 단계 중의 상기 세그먼트의 냉각 속도는 (i) 상기 응고점 온도 내지 적어도 약 1250℃의 온도에서는 상기 세그먼트가 적어도 약 2.5℃/분의 속도로 냉각되도록 제어되고, (ii) 약 1250℃ 미만 내지 약 1000℃의 온도 사이에서는, 상기 세그먼트가 약 0.3℃/분 내지 약 0.025℃/분 사이의 속도로 냉각되도록 제어되는, 단결정 실리콘 잉곳의 성장 방법.
  2. 제1항에 있어서,
    상기 G는 이하의 식에 정의된 바와 같은 Gcorrect 이고,
    Figure 112008087534313-PCT00015
    상기 T는 상기 세그먼트 내의 임의의 고정된 반경방향 위치 r에서의 온도이고, m은 용융물/고체 계면에서의 성장 조건이고, z는 주어진 반경방향 위치에서의 상기 용융물/고체 계면으로부터의 축방향 거리이고, 함수 f는 T 와 Tcorrected 사이의 허용 가능한 통계적 일치성(acceptable statistical agreement)을 나타내는, 단결정 실리콘 잉곳의 성장 방법.
  3. 제1항에 있어서,
    상기 G는 이하의 식에 정의된 바와 같은 Geffective 이고,
    Figure 112008087534313-PCT00016
    상기 Gcorrect는 이하의 식에 의해 정의되고,
    Figure 112008087534313-PCT00017
    상기 Geffective는 계면 형상의 편평한 프로파일에 대한 편차를 나타내기 위한 Gcorrect의 교정치를 나타내고, 상기 T는 상기 세그먼트 내의 임의의 고정된 반경방향 위치 r에서의 온도이고, m은 용융물/고체 계면에서의 성장 조건이고, z는 주어진 반경방향 위치에서의 상기 계면으로부터의 축방향 거리이고, 함수 f는 T 와 Tcorrected 사이의 허용 가능한 통계적 일치성을 나타내고,
    상기 아래 첨자 x는 임계 조건을 나타내고, flat은 편평한 계면을 나타내고, iface는 임의의 비편평형 계면(non-flat interface)을 나타내는, 단결정 실리콘 잉곳의 성장 방법.
  4. 제1항에 있어서,
    상기 잉곳의 상기 일정 직경부는 약 200mm의 공칭 직경을 갖는, 단결정 실리콘 잉곳의 성장 방법.
  5. 제1항에 있어서,
    상기 냉각 단계 중에, 상기 세그먼트는 (i) 약 1R 이하의 측정 가능한 반경방향 폭을 갖고, (ii) 상기 중심축을 따라 측정하였을 때, 상기 잉곳의 상기 일정 직경부의 길이의 적어도 약 10%의 길이를 갖는 축대칭 영역을 포함하는, 단결정 실리콘 잉곳의 성장 방법.
  6. 제5항에 있어서,
    상기 축대칭 영역은 응집된 고유 점 결함이 실질적으로 없는, 단결정 실리콘 잉곳의 성장 방법.
  7. 제5항에 있어서,
    실리콘 격자 베이컨시가 상기 축대칭 영역 내의 지배 고유 점 결함(predominant intrinsic point defect)인, 단결정 실리콘 잉곳의 성장 방법.
  8. 제7항에 있어서,
    상기 축대칭 영역은 검출 가능한 응집된 베이컨시 결함이나 산소 클러스터, 또는 양자 모두를 추가적으로 포함하고, 상기 보이드는 약 30nm 미만의 평균 반경을 가지고, 상기 산소 클러스터는 약 10nm 미만의 평균 반경을 가지는, 단결정 실리콘 잉곳의 성장 방법.
  9. 제5항에 있어서,
    실리콘 셀프 인터스티셜이 상기 축대칭 영역 내의 지배 고유 점 결함인, 단결정 실리콘 잉곳의 성장 방법.
  10. 제9항에 있어서,
    상기 세그먼트는 B 결함을 추가적으로 포함하는, 단결정 실리콘 잉곳의 성장 방법.
  11. 제5항에 있어서,
    상기 축대칭 영역은 상기 잉곳의 상기 중심축으로부터 반경방향 외측으로 상기 측면을 향하여 약 0.95R 미만의 반경방향 폭만큼 연장하는, 단결정 실리콘 잉곳의 성장 방법.
  12. 제5항에 있어서,
    상기 웨이퍼는 대략 상기 측면으로부터 상기 축대칭 영역을 향하여 반경방향 내측으로 연장하는 제1 환형 링(annular ring)을 더 포함하고,
    상기 제1 환형 링은 실리콘 격자 베이컨시를 지배 고유 점 결함으로서 포함하고,
    상기 제1 환형 링은 약 30nm 미만의 평균 반경을 갖는 응집된 베이컨시 결함 및/또는 약 10nm 미만의 평균 반경을 갖는 산소 클러스터를 더 포함하는, 단결정 실리콘 잉곳의 성장 방법.
  13. 제12항에 있어서,
    상기 축대칭 영역은 제2 환형 링을 형성하고,
    상기 제2 환형 링은 실리콘 격자 베이컨시를 지배 고유 점 결함으로서 포함하고, 선택적으로 약 30nm 미만의 평균 반경을 가지는 보이드 및/또는 약 10nm 미만의 평균 반경을 가지는 산소 클러스터를 포함하는 대칭축 코어를 둘러싸는, 단결 정 실리콘 잉곳의 성장 방법.
  14. 제12항에 있어서,
    상기 축대칭 영역은 제2 환형 링을 형성하고,
    상기 제2 환형 링은 실리콘 셀프 인터스티셜을 지배 고유 점 결함으로서 포함하고, 선택적으로 B 결함을 포함하는 축대칭 코어를 둘러싸는, 단결정 실리콘 잉곳의 성장 방법.
  15. 제12항에 있어서,
    상기 제1 환형 링은 대략 상기 측면으로부터 반경방향으로 상기 중심축을 항하여 측정하였을 때, 약 0.25R 미만의 반경방향 폭을 가지는, 단결정 실리콘 잉곳의 성장 방법.
  16. 제1항에 있어서,
    상기 응고점 온도 내지 적어도 약 1250℃에서의 상기 냉각 속도의 제어는, 상기 세그먼트가 약 2.5℃/분 내지 약 3.5℃/분 사이의 속도로 냉각되도록 하는 것인, 단결정 실리콘 잉곳의 성장 방법.
  17. 제1항에 있어서,
    약 1000℃ 미만 내지 약 750℃의 온도 사이에서, 상기 세그먼트가 적어도 약 0.25℃/분의 속도로 냉각되도록, 상기 세그먼트의 상기 냉각 속도를 제어하는 단계를 더 포함하는, 단결정 실리콘 잉곳의 성장 방법.
  18. 제1항에 있어서, 상기 v/G의 비율은 상기 v/G의 임계값에 대하여 반경방향으로 약 ±5% 미만으로 변하는, 단결정 실리콘 잉곳의 성장 방법.
  19. 제1항에 있어서, 상기 세그먼트의 G는, 그 안의 주어진 축방향 위치에서, 대략 상기 중심축으로부터 약 0.75R까지 반경방향으로 약 5% 미만으로 변하는, 단결정 실리콘 잉곳의 성장 방법.
  20. 제19항에 있어서,
    상기 세그먼트의 G0는, 그 안의 주어진 축방향의 위치에서, 약 0.75R로부터 대략 상기 측면까지 반경방향으로 적어도 5% 증가하는, 단결정 실리콘 잉곳의 성장 방법.
  21. 제1항에 있어서,
    상기 세그먼트의 냉각 속도는 (i) 상기 응고점 온도 내지 적어도 약 1250℃의 온도에서는 상기 세그먼트가 적어도 약 2.5℃/분의 평균 속도로 냉각되도록 제어되고, (ii) 약 1250℃ 미만 내지 약 1000℃의 온도 사이에서는, 상기 세그먼트가 약 0.3℃/분 내지 약 0.025℃/분 사이의 평균 속도로 냉각되도록 제어되는, 단결정 실리콘 잉곳의 성장 방법.
  22. 중심축, 시드콘, 상기 시드콘에 대향하는 단부 및 상기 시드콘과 상기 대향 단부 사이의 일정 직경부를 포함하는 단결정 실리콘 잉곳을 성장시키는 방법으로서 - 상기 일정 직경부는 측면, 상기 중심축으로부터 상기 측면까지 연장하는 반경 R, 및 적어도 약 150mm의 공칭 직경을 가지고, 상기 잉곳은 실리콘 용융물로부터 성장되고, 그 후 초크랄스키법에 따라 응고점 온도로부터 냉각됨 -,
    응고점 내지 약 1200℃ 온도의 온도 범위에서 상기 잉곳의 상기 일정 직경부의 적어도 한 세그먼트의 성장 동안에, 상기 세그먼트 내의 주어진 축방향 위치에서 v/Gcorrected의 비율이, v/Gcorrected의 임계값에 대하여 반경방향으로 약 ±30% 미만으로 변하도록, (i) 성장 속도 v 및 (ii) 보정된 평균 축방향 온도 구배 Gcorrected를 제어하는 단계; 및
    상기 세그먼트를 상기 응고점 온도로부터 적어도 약 750℃까지 냉각하는 단계를 포함하고, 상기 Gcorrected는 이하의 식에 의해 정의되고,
    Figure 112008087534313-PCT00018
    상기 T는 상기 세그먼트 내의 임의의 고정된 반경방향 위치 r에서의 온도이고, m은 용융물/고체 계면에서의 성장 조건이고, z는 주어진 반경방향 위치에서의 상기 계면으로부터의 축방향 거리이고, 함수 f는 T 와 Tcorrected 사이의 허용 가능한 통계적 일치성을 나타내는, 단결정 실리콘 잉곳의 성장 방법.
  23. 실리콘 용융물로부터 단결정 실리콘 잉곳을 성장시키는 방법으로서 - 상기 잉곳과 상기 실리콘 용융물 사이의 용융물/고체 계면은 편평하지 않고, 상기 잉곳은 중심축, 시드콘, 상기 시드콘에 대향하는 단부 및 상기 시드콘과 상기 대향 단부 사이의 일정 직경부를 포함하고, 상기 일정 직경부는 측면, 상기 중심축으로부터 상기 측면까지 연장하는 반경 R, 및 적어도 약 150mm의 공칭 직경을 가지고, 상기 잉곳은 초크랄스키법에 따라 냉각됨 -,
    응고점 내지 약 1200℃ 온도의 온도 범위에서 상기 잉곳의 상기 일정 직경부의 적어도 한 세그먼트의 성장 동안에, 상기 세그먼트 내의 주어진 축방향 위치에서 v/Geffective의 비율이, v/Geffective의 임계값에 대하여 반경방향으로 약 ±30% 미만으로 변하도록, (i) 성장 속도 v 및 (ii) 유효 평균 축방향 온도 구배 Geffective를 제어하는 단계; 및
    상기 세그먼트를 상기 응고점 온도로부터 적어도 약 750℃까지 냉각하는 단계를 포함하고,
    상기 Geffective는 다음 식에 의해 정의되고,
    Figure 112008087534313-PCT00019
    상기 Gcorrected는 다음 식에 의해 정의되고,
    Figure 112008087534313-PCT00020
    Geffective는 계면 형상의 편평한 프로파일에 대한 편차를 나타내기 위한 Gcorrect의 교정치를 나타내고, 상기 T는 상기 세그먼트 내의 임의의 고정된 반경방향 위치 r에서의 온도이고, m은 용융물/고체 계면에서의 성장 조건이고, z는 주어진 반경방향 위치에서의 상기 계면으로부터의 축방향 거리이고, 함수 f는 T 와 Tcorrected 사이의 허용 가능한 통계적 일치성을 나타내고,
    상기 아래 첨자 x는 임계 조건을 나타내고, flat은 편평한 계면을 나타내고, iface는 임의의 비편평형 계면을 나타내는, 단결정 실리콘 잉곳의 성장 방법.
  24. 적어도 약 150mm의 직경을 가지는 단결정 실리콘 웨이퍼로서, 중심축, 상기 축에 대체로 수직인 전면 및 후면, 원주 에지 및 상기 중심축으로부터 상기 웨이퍼의 상기 원주 에지까지 연장하는 반경 R을 가지고,
    대략 상기 웨이퍼의 상기 원주 에지로부터 상기 중심축을 향하여 반경방향 내측으로 연장하는 환형 링을 포함하고,
    상기 링은,
    (i) 실리콘 격자 베이컨시를 지배 고유 점 결함으로서 포함하고, (ii) 응집된 베이컨시 결함 및/또는 산소 클러스터를 포함하고, 상기 응집된 베이컨시 결함은 약 30nm 미만의 평균 반경을 가지고, 상기 산소 클러스터는 약 10nm 미만의 평 균 반경을 가지고, (iii) 적어도 약 0.05R의 평균 반경방향 폭을 가지는, 단결정 실리콘 웨이퍼.
  25. 제24항에 있어서,
    상기 환형 링은 제1 환형 링이고, 상기 제1 환형 링은 실리콘 격자 베이컨시를 지배 고유 점 결함으로서 포함하는 축대칭 영역을 둘러싸고, 상기 영역은 약 0.95R 미만의 측정 가능한 반경방향 폭을 갖는, 단결정 실리콘 웨이퍼.
  26. 제25항에 있어서,
    상기 축대칭 영역은 응집된 베이컨시 결함 및/또는 산소 클러스터를 포함하고, 상기 응집된 베이컨시 결함은 약 30nm 미만의 평균 반경을 가지고, 상기 산소 클러스터는 약 10nm 미만의 평균 반경을 가지는, 단결정 실리콘 웨이퍼.
  27. 제25항에 있어서,
    상기 축대칭 영역은 실리콘 셀프-인터스티셜을 지배 고유 점 결함으로서 포함하고, 선택적으로 B 결함을 포함하는, 단결정 실리콘 웨이퍼.
  28. 제27항에 있어서,
    상기 축대칭 영역은 응집된 고유 점 결함이 실질적으로 없는, 단결정 실리콘 웨이퍼.
  29. 제25항에 있어서,
    상기 축대칭 영역은 축대칭 코어를 더 둘러싸는 제2 환형 링이고, 상기 축대칭 코어는 상기 중심축으로부터 상기 제2 환형 링을 향하여 반경방향 외측으로 연장하고, 상기 축대칭 코어는 실리콘 격자 베이컨시를 지배 고유 점 결함으로서 포함하는, 단결정 실리콘 웨이퍼.
  30. 제24항에 있어서,
    상기 환형 링은 상기 웨이퍼의 상기 원주 에지로부터 대략 상기 웨이퍼의 상기 중심축까지 연장하는, 단결정 실리콘 웨이퍼.
  31. 제24항에 있어서,
    상기 웨이퍼는 약 200mm의 직경을 가지는, 단결정 실리콘 웨이퍼.
  32. 제24항에 있어서,
    상기 웨이퍼는 검출 가능한 응집된 베이컨시 결함 및 검출 가능한 산소 클러스터 양쪽 모두를 포함하는, 단결정 실리콘 웨이퍼.
  33. 제32항에 있어서,
    상기 응집된 베이컨시 결함은 약 5nm 내지 약 25nm의 평균 반경방향 폭을 가 지고, 상기 산소 클러스터는 약 2nm 내지 약 8nm의 평균 반경방향 폭을 가지는, 단결정 실리콘 웨이퍼.
  34. 제32항에 있어서,
    상기 환형 링은, 본질적으로 미세 결함이 없거나 하나 이상의 추가적인 링 또는 약 30nm 미만의 평균 반경을 가지는 보이드, 약 10nm 미만의 평균 반경을 가지는 산소 클러스터 및/또는 B 결함의 패턴을 포함하는 축대칭 영역을 둘러싸는, 단결정 실리콘 웨이퍼.
KR1020087031022A 2006-05-19 2007-05-18 Ｃｚ 성장 동안에 실리콘 단결정의 측면에 의해 유도되는 응집된 점 결함 및 산소 클러스터 형성을 제어하는 방법 KR101385810B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US80195306P 2006-05-19 2006-05-19
US60/801,953 2006-05-19
PCT/US2007/069280 WO2007137182A2 (en) 2006-05-19 2007-05-18 Controlling agglomerated point defect and oxygen cluster formation induced by the lateral surface of a silicon single crystal during cz growth

Publications (2)

Publication Number Publication Date
KR20090024172A true KR20090024172A (ko) 2009-03-06
KR101385810B1 KR101385810B1 (ko) 2014-04-16

Family

ID=38626621

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087031022A KR101385810B1 (ko) 2006-05-19 2007-05-18 Ｃｚ 성장 동안에 실리콘 단결정의 측면에 의해 유도되는 응집된 점 결함 및 산소 클러스터 형성을 제어하는 방법

Country Status (9)

Country Link
US (2) US8216362B2 (ko)
EP (1) EP2027312B1 (ko)
JP (1) JP5138678B2 (ko)
KR (1) KR101385810B1 (ko)
CN (2) CN101490314B (ko)
MY (1) MY157902A (ko)
SG (1) SG165352A1 (ko)
TW (1) TWI404836B (ko)
WO (1) WO2007137182A2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013176396A1 (ko) * 2012-05-23 2013-11-28 주식회사 엘지실트론 단결정 실리콘 잉곳 및 웨이퍼, 그 잉곳 성장 장치 및 방법
KR101366154B1 (ko) * 2012-05-23 2014-02-25 주식회사 엘지실트론 반도체용 고품질 실리콘 단결정 잉곳 및 웨이퍼

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101385810B1 (ko) * 2006-05-19 2014-04-16 엠이엠씨 일렉트로닉 머티리얼즈, 인크. Ｃｚ 성장 동안에 실리콘 단결정의 측면에 의해 유도되는 응집된 점 결함 및 산소 클러스터 형성을 제어하는 방법
US20130192303A1 (en) * 2012-01-27 2013-08-01 Memc Qualitative crystal defect evaluation method
US10141413B2 (en) 2013-03-13 2018-11-27 Taiwan Semiconductor Manufacturing Co., Ltd. Wafer strength by control of uniformity of edge bulk micro defects
US9064823B2 (en) * 2013-03-13 2015-06-23 Taiwan Semiconductor Manufacturing Co., Ltd. Method for qualifying a semiconductor wafer for subsequent processing
CN104155302B (zh) * 2014-07-03 2017-02-15 胜科纳米（苏州）有限公司 检测硅晶体缺陷的方法
KR102384041B1 (ko) 2014-07-31 2022-04-08 글로벌웨이퍼스 씨오., 엘티디. 질소 도핑 및 공공 지배 실리콘 잉곳 및 그로부터 형성된, 반경방향으로 균일하게 분포된 산소 석출 밀도 및 크기를 갖는 열 처리 웨이퍼
US11313049B2 (en) 2015-10-19 2022-04-26 Globalwafers Co., Ltd. Crystal pulling systems and methods for producing monocrystalline ingots with reduced edge band defects
CN105887188A (zh) * 2016-05-30 2016-08-24 上海超硅半导体有限公司 单晶硅生长方法
CN106948001B (zh) * 2017-03-17 2019-06-21 电子科技大学 一种瓶颈式反应管及高通量二维单晶炉装置
WO2019125810A1 (en) 2017-12-21 2019-06-27 Globalwafers Co., Ltd. Method of treating a single crystal silicon ingot to improve the lls ring/core pattern
US10943813B2 (en) * 2018-07-13 2021-03-09 Globalwafers Co., Ltd. Radio frequency silicon on insulator wafer platform with superior performance, stability, and manufacturability
CN109537045A (zh) * 2018-12-29 2019-03-29 徐州晶睿半导体装备科技有限公司 用于硅晶锭生长的换热器、硅晶锭的生长炉和制备硅晶锭的方法
KR20210150510A (ko) * 2019-04-11 2021-12-10 글로벌웨이퍼스 씨오., 엘티디. 말기 본체 길이에서 감소된 왜곡을 갖는 잉곳을 준비하기 위한 프로세스
JP2022529451A (ja) 2019-04-18 2022-06-22 グローバルウェーハズ カンパニー リミテッド 連続チョクラルスキー法を用いる単結晶シリコンインゴットの成長方法
KR102647797B1 (ko) 2019-09-13 2024-03-15 글로벌웨이퍼스 씨오., 엘티디. 연속 쵸크랄스키 방법을 사용하여 질소 도핑된 단결정 실리콘 잉곳을 성장시키기 위한 방법들 및 이 방법에 의해 성장되는 단결정 실리콘 잉곳
JP7359629B2 (ja) 2019-10-02 2023-10-11 矢崎総業株式会社 電線端末スプライス部の止水構造及び電線端末スプライス部の止水方法
CN111781204A (zh) * 2020-06-16 2020-10-16 天津中环领先材料技术有限公司 一种半导体圆硅片环状层错的测试方法
US20220145493A1 (en) * 2020-11-11 2022-05-12 Globalwafers Co., Ltd. Methods for forming a silicon substrate with reduced grown-in nuclei for epitaxial defects and methods for forming an epitaxial wafer
CN113744818B (zh) * 2021-09-03 2023-09-15 上海大学 一种三元稀土氧化物复合点缺陷的预测方法
CN117116799B (zh) * 2023-10-17 2024-02-13 无锡京运通科技有限公司 硅片目视化检测方法及系统

Family Cites Families (75)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3997368A (en) 1975-06-24 1976-12-14 Bell Telephone Laboratories, Incorporated Elimination of stacking faults in silicon devices: a gettering process
JPS583375B2 (ja) 1979-01-19 1983-01-21 超エル・エス・アイ技術研究組合 シリコン単結晶ウエハ−の製造方法
US4350560A (en) 1981-08-07 1982-09-21 Ferrofluidics Corporation Apparatus for and method of handling crystals from crystal-growing furnaces
JPS59190300A (ja) 1983-04-08 1984-10-29 Hitachi Ltd 半導体製造方法および装置
JPS62105998A (ja) 1985-10-31 1987-05-16 Sony Corp シリコン基板の製法
US4981549A (en) 1988-02-23 1991-01-01 Mitsubishi Kinzoku Kabushiki Kaisha Method and apparatus for growing silicon crystals
US5264189A (en) 1988-02-23 1993-11-23 Mitsubishi Materials Corporation Apparatus for growing silicon crystals
JPH0232535A (ja) 1988-07-21 1990-02-02 Kyushu Electron Metal Co Ltd 半導体デバイス用シリコン基板の製造方法
JPH02180789A (ja) 1989-01-05 1990-07-13 Kawasaki Steel Corp Ｓｉ単結晶の製造方法
JPH0633235B2 (ja) 1989-04-05 1994-05-02 新日本製鐵株式会社 酸化膜耐圧特性の優れたシリコン単結晶及びその製造方法
JPH0633236B2 (ja) 1989-09-04 1994-05-02 新日本製鐵株式会社 シリコン単結晶の熱処理方法および装置ならびに製造装置
JPH0729878B2 (ja) 1990-06-07 1995-04-05 三菱マテリアル株式会社 シリコンウエーハ
JPH04108682A (ja) 1990-08-30 1992-04-09 Fuji Electric Co Ltd 化合物半導体単結晶製造装置および製造方法
JP2613498B2 (ja) 1991-03-15 1997-05-28 信越半導体株式会社 Ｓｉ単結晶ウエーハの熱処理方法
JP3016897B2 (ja) 1991-03-20 2000-03-06 信越半導体株式会社 シリコン単結晶の製造方法及び装置
JPH04294540A (ja) 1991-03-25 1992-10-19 Nippon Steel Corp 半導体の製造方法
JP2758093B2 (ja) 1991-10-07 1998-05-25 信越半導体株式会社 半導体ウェーハの製造方法
JPH0684925A (ja) 1992-07-17 1994-03-25 Toshiba Corp 半導体基板およびその処理方法
WO1994016124A1 (fr) 1993-01-06 1994-07-21 Nippon Steel Corporation Procede et appareil pour prevoir la qualite du cristal d'un semi-conducteur monocristallin
JPH0741383A (ja) 1993-07-29 1995-02-10 Nippon Steel Corp 半導体単結晶およびその製造方法
IT1280041B1 (it) 1993-12-16 1997-12-29 Wacker Chemitronic Procedimento per il tiraggio di un monocristallo di silicio
DE4414947C2 (de) 1993-12-16 1998-12-17 Wacker Siltronic Halbleitermat Verfahren zum Ziehen eines Einkristalls aus Silicium
JP3276500B2 (ja) 1994-01-14 2002-04-22 ワッカー・エヌエスシーイー株式会社 シリコンウェーハとその製造方法
US5474020A (en) 1994-05-06 1995-12-12 Texas Instruments Incorporated Oxygen precipitation control in czochralski-grown silicon cyrstals
JP3552278B2 (ja) 1994-06-30 2004-08-11 三菱住友シリコン株式会社 シリコン単結晶の製造方法
JP2874834B2 (ja) 1994-07-29 1999-03-24 三菱マテリアル株式会社 シリコンウェーハのイントリンシックゲッタリング処理法
JP3285111B2 (ja) 1994-12-05 2002-05-27 信越半導体株式会社 結晶欠陥の少ないシリコン単結晶の製造方法
JPH08208374A (ja) 1995-01-25 1996-08-13 Nippon Steel Corp シリコン単結晶およびその製造方法
US5593494A (en) 1995-03-14 1997-01-14 Memc Electronic Materials, Inc. Precision controlled precipitation of oxygen in silicon
JP2826589B2 (ja) 1995-03-30 1998-11-18 住友シチックス株式会社 単結晶シリコン育成方法
JP3085146B2 (ja) 1995-05-31 2000-09-04 住友金属工業株式会社 シリコン単結晶ウェーハおよびその製造方法
JPH08337490A (ja) 1995-06-09 1996-12-24 Shin Etsu Handotai Co Ltd 結晶欠陥の少ないシリコン単結晶及びその製造方法
JP3006669B2 (ja) 1995-06-20 2000-02-07 信越半導体株式会社 結晶欠陥の均一なシリコン単結晶の製造方法およびその製造装置
KR970003671A (ko) 1995-06-24 1997-01-28 김주용 실리콘 웨이퍼 가공방법
JP4020987B2 (ja) 1996-01-19 2007-12-12 信越半導体株式会社 ウエーハ周辺部に結晶欠陥がないシリコン単結晶およびその製造方法
US5958133A (en) 1996-01-29 1999-09-28 General Signal Corporation Material handling system for growing high-purity crystals
DE19613282A1 (de) 1996-04-03 1997-10-09 Leybold Ag Vorrichtung zum Ziehen von Einkristallen
DE19637182A1 (de) 1996-09-12 1998-03-19 Wacker Siltronic Halbleitermat Verfahren zur Herstellung von Halbleiterscheiben aus Silicium mit geringer Defektdichte
JPH10152395A (ja) 1996-11-21 1998-06-09 Komatsu Electron Metals Co Ltd シリコン単結晶の製造方法
US5789309A (en) 1996-12-30 1998-08-04 Memc Electronic Materials, Inc. Method and system for monocrystalline epitaxial deposition
SG64470A1 (en) 1997-02-13 1999-04-27 Samsung Electronics Co Ltd Methods of manufacturing monocrystalline silicon ingots and wafers by controlling pull rate profiles in a hot zone furnace and ingots and wafers manufactured thereby
US6045610A (en) 1997-02-13 2000-04-04 Samsung Electronics Co., Ltd. Methods of manufacturing monocrystalline silicon ingots and wafers by controlling pull rate profiles in a hot zone furnance
US5994761A (en) * 1997-02-26 1999-11-30 Memc Electronic Materials Spa Ideal oxygen precipitating silicon wafers and oxygen out-diffusion-less process therefor
DE19711922A1 (de) 1997-03-21 1998-09-24 Wacker Siltronic Halbleitermat Vorrichtung und Verfahren zum Ziehen eines Einkristalls
SG165151A1 (en) 1997-04-09 2010-10-28 Memc Electronic Materials Low defect density silicon
US6379642B1 (en) 1997-04-09 2002-04-30 Memc Electronic Materials, Inc. Vacancy dominated, defect-free silicon
EP1146150B1 (en) * 1997-04-09 2010-06-09 MEMC Electronic Materials, Inc. Low defect density, ideal oxygen precipitating silicon
JPH1179889A (ja) 1997-07-09 1999-03-23 Shin Etsu Handotai Co Ltd 結晶欠陥が少ないシリコン単結晶の製造方法、製造装置並びにこの方法、装置で製造されたシリコン単結晶とシリコンウエーハ
US5942032A (en) 1997-08-01 1999-08-24 Memc Electronic Materials, Inc. Heat shield assembly and method of growing vacancy rich single crystal silicon
US5922127A (en) 1997-09-30 1999-07-13 Memc Electronic Materials, Inc. Heat shield for crystal puller
US5920764A (en) * 1997-09-30 1999-07-06 International Business Machines Corporation Process for restoring rejected wafers in line for reuse as new
JP3919308B2 (ja) 1997-10-17 2007-05-23 信越半導体株式会社 結晶欠陥の少ないシリコン単結晶の製造方法ならびにこの方法で製造されたシリコン単結晶およびシリコンウエーハ
JP3596257B2 (ja) 1997-11-19 2004-12-02 三菱住友シリコン株式会社 シリコン単結晶ウェーハの製造方法
US6245430B1 (en) 1997-12-12 2001-06-12 Sumitomo Sitix Corporation Silicon single crystal wafer and manufacturing method for it
JP3634133B2 (ja) 1997-12-17 2005-03-30 信越半導体株式会社 結晶欠陥の少ないシリコン単結晶の製造方法及びシリコン単結晶ウエーハ
JP4147599B2 (ja) 1997-12-26 2008-09-10 株式会社Ｓｕｍｃｏ シリコン単結晶及びその製造方法
JP3627498B2 (ja) 1998-01-19 2005-03-09 信越半導体株式会社 シリコン単結晶の製造方法
JP3955375B2 (ja) 1998-01-19 2007-08-08 信越半導体株式会社 シリコン単結晶の製造方法およびシリコン単結晶ウエーハ
US6179205B1 (en) 1998-03-05 2001-01-30 Visa International Service Association System and method for locking and unlocking and application in a smart card
DE19823962A1 (de) 1998-05-28 1999-12-02 Wacker Siltronic Halbleitermat Verfahren zur Herstellung eines Einkristalls
JPH11349393A (ja) 1998-06-03 1999-12-21 Shin Etsu Handotai Co Ltd シリコン単結晶ウエーハおよびシリコン単結晶ウエーハの製造方法
US6077343A (en) 1998-06-04 2000-06-20 Shin-Etsu Handotai Co., Ltd. Silicon single crystal wafer having few defects wherein nitrogen is doped and a method for producing it
US6093913A (en) 1998-06-05 2000-07-25 Memc Electronic Materials, Inc Electrical heater for crystal growth apparatus with upper sections producing increased heating power compared to lower sections
CN1155074C (zh) 1998-09-02 2004-06-23 Memc电子材料有限公司 从低缺陷密度的单晶硅上制备硅-绝缘体结构
EP1125008B1 (en) 1998-10-14 2003-06-18 MEMC Electronic Materials, Inc. Thermally annealed, low defect density single crystal silicon
KR100745311B1 (ko) 1999-09-23 2007-08-01 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 냉각 속도를 제어함으로써 단결정 실리콘을 성장시키는초크랄스키 방법
JP4554886B2 (ja) * 2001-01-02 2010-09-29 エムイーエムシー・エレクトロニック・マテリアルズ・インコーポレイテッド 向上したゲート酸化物完全性を有する単結晶シリコンの製造方法
KR100805518B1 (ko) * 2001-01-26 2008-02-20 엠이엠씨 일렉트로닉 머티리얼즈 인코포레이티드 산화 유도된 적층 결함을 실질적으로 포함하지 않는베이컨시 지배 코어를 갖는 낮은 결함 밀도의 실리콘
US6743495B2 (en) * 2001-03-30 2004-06-01 Memc Electronic Materials, Inc. Thermal annealing process for producing silicon wafers with improved surface characteristics
JP2004074254A (ja) 2002-08-21 2004-03-11 Komatsu Sanki Kk プラズマアークまたはレーザによる切断加工機、およびその切断方法
TW200428637A (en) * 2003-01-23 2004-12-16 Shinetsu Handotai Kk SOI wafer and production method thereof
JP4294540B2 (ja) 2004-04-28 2009-07-15 株式会社荏原製作所 有機性汚泥の処理方法及び処理装置
US7067005B2 (en) * 2004-08-06 2006-06-27 Sumitomo Mitsubishi Silicon Corporation Silicon wafer production process and silicon wafer
KR101385810B1 (ko) 2006-05-19 2014-04-16 엠이엠씨 일렉트로닉 머티리얼즈, 인크. Ｃｚ 성장 동안에 실리콘 단결정의 측면에 의해 유도되는 응집된 점 결함 및 산소 클러스터 형성을 제어하는 방법
US7601989B2 (en) * 2007-03-27 2009-10-13 Philips Lumileds Lighting Company, Llc LED with porous diffusing reflector

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013176396A1 (ko) * 2012-05-23 2013-11-28 주식회사 엘지실트론 단결정 실리콘 잉곳 및 웨이퍼, 그 잉곳 성장 장치 및 방법
KR101366154B1 (ko) * 2012-05-23 2014-02-25 주식회사 엘지실트론 반도체용 고품질 실리콘 단결정 잉곳 및 웨이퍼

Also Published As

Publication number Publication date
JP2009537442A (ja) 2009-10-29
TW200813268A (en) 2008-03-16
US20070269361A1 (en) 2007-11-22
KR101385810B1 (ko) 2014-04-16
US20070266929A1 (en) 2007-11-22
WO2007137182A2 (en) 2007-11-29
MY157902A (en) 2016-08-15
EP2027312B1 (en) 2015-02-18
CN101490314A (zh) 2009-07-22
US8216362B2 (en) 2012-07-10
CN103147122B (zh) 2016-01-20
EP2027312A2 (en) 2009-02-25
US8673248B2 (en) 2014-03-18
CN101490314B (zh) 2013-06-12
WO2007137182A3 (en) 2008-01-10
CN103147122A (zh) 2013-06-12
SG165352A1 (en) 2010-10-28
JP5138678B2 (ja) 2013-02-06
TWI404836B (zh) 2013-08-11

Similar Documents

Publication Publication Date Title
KR101385810B1 (ko) Ｃｚ 성장 동안에 실리콘 단결정의 측면에 의해 유도되는 응집된 점 결함 및 산소 클러스터 형성을 제어하는 방법
JP4477569B2 (ja) 低欠陥密度の空孔優勢シリコンウエハおよびインゴット
KR100854186B1 (ko) 산화 유도된 적층 결함을 실질적으로 포함하지 않는베이컨시 지배 코어를 갖는 낮은 결함 밀도의 실리콘
US9650725B2 (en) Method for manufacturing a defect-controlled low-oxygen concentration silicon single crystal wafer
US20050238905A1 (en) Vacancy-dominated, defect-free silicon
KR20010079992A (ko) 열적으로 어닐링된 저결함 밀도 단결정 실리콘
KR20010034789A (ko) 실질적으로 성장 결점이 없는 에피택시얼 실리콘 웨이퍼
KR100717237B1 (ko) 균일한 열 이력을 갖는 단결정 실리콘을 제조하는 방법
JP2004519404A (ja) 高成長速度を用いた低欠陥密度シリコンの製造方法
KR20020042689A (ko) 냉각 속도를 제어함으로써 단결정 실리콘을 성장시키는초크랄스키 방법
JP2004521853A (ja) 低欠陥密度シリコンの製造方法
EP1346086A2 (en) Process for controlling thermal history of vacancy-dominated, single crystal silicon
US20040055527A1 (en) Process for controlling thermal history of vacancy-dominated, single crystal silicon

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170330

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180329

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190327

Year of fee payment: 6