KR20080104349A - 반도체 공정의 금속 하드 마스크 재료를 에칭하기 위한 구성 - Google Patents

반도체 공정의 금속 하드 마스크 재료를 에칭하기 위한 구성 Download PDF

Info

Publication number
KR20080104349A
KR20080104349A KR1020087023676A KR20087023676A KR20080104349A KR 20080104349 A KR20080104349 A KR 20080104349A KR 1020087023676 A KR1020087023676 A KR 1020087023676A KR 20087023676 A KR20087023676 A KR 20087023676A KR 20080104349 A KR20080104349 A KR 20080104349A
Authority
KR
South Korea
Prior art keywords
silane
etching solution
weight
concentration
hard mask
Prior art date
Application number
KR1020087023676A
Other languages
English (en)
Other versions
KR101024813B1 (ko
Inventor
나빌 미스트카위
로어드즈 도밍구에즈
Original Assignee
인텔 코오퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인텔 코오퍼레이션 filed Critical 인텔 코오퍼레이션
Publication of KR20080104349A publication Critical patent/KR20080104349A/ko
Application granted granted Critical
Publication of KR101024813B1 publication Critical patent/KR101024813B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3063—Electrolytic etching
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/08—Etching, surface-brightening or pickling compositions containing an inorganic acid containing a fluorine compound
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K13/00—Etching, surface-brightening or pickling compositions
    • C09K13/04—Etching, surface-brightening or pickling compositions containing an inorganic acid
    • C09K13/06—Etching, surface-brightening or pickling compositions containing an inorganic acid with organic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/10—Etching compositions
    • C23F1/14—Aqueous compositions
    • C23F1/16—Acidic compositions
    • C23F1/26—Acidic compositions for etching refractory metals
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F1/00—Etching metallic material by chemical means
    • C23F1/44—Compositions for etching metallic material from a metallic material substrate of different composition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/311—Etching the insulating layers by chemical or physical means
    • H01L21/31144—Etching the insulating layers by chemical or physical means using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H01L21/76808—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures involving intermediate temporary filling with material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Weting (AREA)
  • ing And Chemical Polishing (AREA)

Abstract

금속 하드 마스크를 위한 에칭 용액. 에칭 용액은 희석된 HF(플루오르화산) 및 상기 실리콘을 포함하는 전구체를 포함한다. 에칭 용액은 또한 계면활성제, 카르복실산 및 구리 부식 억제자를 포함한다. 에칭 용액은 텅스텐, 구리, 산화 유전체 물질 및 탄소 토핑 산화물을 억제하면서도 금속 하드 마스크 물질(예컨대 티타늄)을 선택적으로 에칭한다.
금속 하드 마스크, 반도체, 에칭, 비아, 트렌치, 상호접속, 에칭 용액

Description

반도체 공정의 금속 하드 마스크 재료를 에칭하기 위한 구성{COMPOSITION FOR ETCHING A METAL HARD MASK MATERIAL IN SEMICONDUCTOR PROCESSING}
본 발명의 실시예는 집적 회로 구조에 대한 에칭과 관련된 것이다. 구체적으로, 본 발명의 실시예는 집적 회로를 제조하는데 사용되는 금속 하드 마스크 층을 선택적으로 에칭하는 것과 관계된다.
마이크로 전자 장치의 제조는 전자적 구성요소를 실리콘 웨이퍼와 같은 마이크로 전자 기판상에 형성하는 것과 관련된다. 이 전자적 구성요소는 유전체 물질(dielectric material)에 의해 구분되는 다양한 레벨의 중간부 및 하부의 금속 배선 패턴(metallization)을 구비한 트랜지스터, 저항, 커패시터 등을 포함할 수 있는데, 위 금속 배선은 집적 회로를 형성하기 위해 전자적 구성 요소를 상호 접속시킨다. 금속 배선 패턴(metallization pattern)은 일반적으로 "상호 접속"으로서 불린다.
상호 접속을 형성하는데 사용되는 일 공정은 "다마신 공정(damascene process)"으로 알려져 있다. 통상적인 다마신 공정에서, 감광 물질은 유전체 물질 상에 패턴화되고, 유전체 물질은 감광 물질 패터닝을 통해 에칭되어 홀(hole) 또는 트렌치(trench)(이후, 개구(opening(s))라고 통칭적으로 칭함)를 형성한다. 감광 물질은 이후 (통상적으로 산소 플라즈마 또는 선택적 습식 에칭에 의해) 제거되고 이후 개구는 전도성 물질(예를 들어, 금속 또는 합금)로 채워진다. 당업자라면 알 수 있듯이, 개구는 전기 도금, 물리적 증착(vapor deposition) 또는 화학적 증착에 의해 채워질 수 있다. 개구가 홀인 경우, 최종 결과의 채워진 구조는 본 명세서에서 "비아(via)"로서 언급한다. 개구가 트렌치인 경우, 최종 결과의 채워진 구조는 본 명세서에서 "트레이스(trace)"라고 언급한다. 여기서 정의되는 용어 "상호 접속"은 트레이스 및 비아를 포함하는 모든 상호 접속의 구성 요소를 포함한다
장치가 작아지면서, 비아 및 트렌치에 대한 임계 치수를 달성하기 어려워진다. 탄탈륨(Ta) 및 티타늄(Ti)과 같은 금속과, 탄탈륨 질화물(TaN) 및 티타늄 질화물(TiN)과 같은 금속 화합물은, 집적 회로(IC) 제작자들이 작은 비아 및 트렌치를 형성하는데 있어, 임계 치수를 달성하는데 도움이 되어 왔다. 금속 및 금속 화합물은 또한 트랜치 및 비아를 형성하는 많은 공정에서 반사 방지 코팅 및/또는 배리어 층으로서 사용될 수 있다. 그러므로, IC 제조 기술이 0.1um 단계로 접어들고 기술적 노드(technical node)를 뛰어 넘음에 따라, 금속 및 금속 혼합물이 하드 마스크 층으로서 사용되는 것은 바람직하다.
금속 하드 마스크를 에칭하기 위해 사용되는 공지의 몇몇 기술이 있다. 그 중 한 방법은, 플라즈마를 포함하는 염소와 함께 고밀도 플라즈마 반응 장치를 사용한다. 이 방법은 금속 하드 마스크 층과 유전체층을 갖는 IC 구조를 위해 두 개의 반응 장치를 사용할 것을 요한다. 금속 하드 마스크 층을 위해서는, 고밀도 플 라즈마 반응 장치가 사용되며, 유전체층을 위해서는 중밀도 플라즈마 반응기가 사용된다. 따라서, 이 방법은 고비용이고 복잡하다.
현재, 금속 하드 마스크 층에 대한 선택적 습식 에칭을 위한 효율적이며 안전한 구성은 존재하지 않는다. 만약 습식 에칭 구성이 사용되면, 이는 발암성, 독성을 갖으며, 다루기 힘든 것으로 여긴다. 더 중요하게는, 현재의 습식 에칭 공정이 통상적으로 금속 하드 마스크 층을 제거하는데 긴 시간(예컨대, 대략 70분 이상)이 소요되며, 더욱이 원하는 그대로 금속에 대해 선택적이지 않다.
그러므로, 금속 하드 마스크 층을 안전하고 효율적으로 에칭할 수 있는 구성을 개발하는 것이 좋을 것이다.
비록 본 명세서가 발명으로 간주되는 것을 명확하게 지시하고 분명히 청구하는 청구항으로 완결됨에도, 본 발명의 장점은 첨부되는 도면과 함께 후술하는 본 발명의 설명으로부터 보다 쉽게 확인될 수 있다.
도 1은 본 발명의 실시예에 따라 에칭 구성을 체계화하는 예시적인 방법을 나타내는 흐름도.
도 2는 본 발명의 실시예에 따라 에칭 구성을 체계화하는 예시적인 방법을 나타내는 흐름도.
도 3~4는 제거되어야 하는 금속(예컨대 Ti) 하드 마스크 층을 갖는 웨이퍼의 주사 전자 현미경(SEM) 사진의 단면도.
도 5~6은 본 발명의 구성을 사용하여 습식 에칭 세정 이후에 에칭 잔류물과 Ti 하드 마스크가 완전히 제거되며 텅스텐을 변화시키지 않고 유전체 물질에 좋지 않은 영향을 미치지 않음을 보여주는 도 3~4에 나타난 웨이퍼의 주사 현미경 사진의 단면도.
도 7A-7H는 본 발명의 실시예에 따른 에칭 구성을 만드는데 사용될 수 있는 다양한 실리콘 전구체(silicon precursor)에 대한 화학적 구조를 나타내는 도면.
도 8은 금속 하드 마스크를 포함할 수 있고 본원 발명으로부터 이익을 얻을 수 있는 다중 상호 접속 레벨을 갖는 반도체 장치의 측단면도.
도 9A~9E는 금속 하드 마스크를 이용하여 반도체 구조를 제조하는 예시적 공정을 나타내는 도면.
도 10A~10J는 금속 하드 마스크를 이용하여 반도체 구조를 제조하는 다른 예시적 공정을 나타내는 도면.
이하 상세한 설명에서는, 본 발명이 실행될 수 있는 예시적인 특정 실시예를 예시적으로 보여주는 첨부 도면을 참조한다. 이러한 실시예는 당업자가 본 발명을 실시하기에 충분한 정도로 기술되어 있다. 본 발명의 다양한 실시예는 비록 서로 다르지만 항상 상호간에 배타적인 것은 아니다. 예를 들어, 일 실시예와 연관되어 여기에 기술된 특정한 특징, 구조 또는 특성은 본 발명의 사상 및 범주를 벗어나지 않고도 다른 실시예에서 구현될 수 있다. 또한, 공개된 실시예 각각에서 개별적 구성 요소의 위치 또는 배열은 본 발명의 사상 및 범주를 벗어나지 않고도 수정될 수 있다. 따라서 이하의 상세한 설명은 한정하기 위함이 아니며, 본 발명의 범위는 첨부된 특허 청구 범위 및 특허 청구 범위의 균등 범위에 의해서만 한정되어야 할 것이다. 도면에서, 같은 번호는 다양한 시점에서의 동일 또는 유사한 기능성을 참조하는 것이다.
본 발명의 실시예는 금속 하드 마스크 층을 포함하는 집적 회로(IC) 구조를 에칭하기 위한 구성 및 방법에 속한다.
금속 하드 마스크 층은 Ti, Ta, TiN 또는 TaN 등과 같은 금속 또는 금속 화합물을 포함한다.
본 발명의 구성은 규산염계 유리(glass silicate), 산화물, 산화 실리콘(SiOx 또는 SiO2), 탄소 도핑 산화물(CDO) 등의 유전체 물질, 텅스텐(W) 및 구리(Cu)와 같은 전도성 상호 접속 물질을 억제하는 동안 Ti층과 같은 하드 마스크 층을 전기적으로 에칭한다. 따라서 이 구성은 W, Cu 및 유전체 물질을 에칭하는 속도 보다 빠른 속도(예컨대 10~100배)로 금속 하드 마스크를 선택적으로 에칭한다.
본 발명의 구성은 또한 대체 금속 게이트 응용예(Replacement Metal Gate Applications)에서 사용되는 폴리 실리콘 또는 기타 금속 하드 마스크에 대하여, 희생광 흡수 재료(sacrificial light absorbing material; SLAM)를 선택적으로 에칭할 수 있다.
일 실시예에서, 에칭 용액이 제공되어 W 및 유전체 물질의 에칭을 억제하는 동안 선택적으로 하드 마스크 층(예컨대 Ti)를 에칭한다. 에칭 용액은 희석된 HF(플루오르화산) 및 MTES(메틸트리에톡시실란) 또는 유사한 실리콘 전구체의 혼합물을 포함한다. 일 실시예에서, 에칭 용액은 0.1 내지 49중량% 농도의, 대안적으로 0.1 내지 10중량% 농도의 희석된 HF 용액, 및 0.0001 내지 60중량% 농도의, 대안적으로 0.5 내지 10중량% 농도의 MTES 또는 기타 실리콘 전구체를 포함한다. 희석된 HF 용액 내 실리콘 전구체가 존재하여 SiOx 또는 SiO2와 같은 유전체 물질의 에칭 속도를 현저하게 억제한다. 또한, 희석된 HF는 낮은 PH(예컨대 1~3)의 용액을 야기시켜, 금속 하드 마스크의 에칭 속도에 나쁜 영향을 미치지 않으면서도 W 용해를 현저하게 방해한다. 본 실시예의 에칭 용액은 유전체 필름(dielectric film) 및 W 콘택트와 연관된 패터닝 구성의 금속 하드 마스크에 대한 습식 에칭 용액으로서 작용할 수 있다.
일 실시예에서, 에칭 용액은 W, Cu 및 유전체 물질의 에칭을 억제하는 동안 하드 마스크 층(예컨대 Ti)을 선택적으로 에칭하도록 제공된다. 에칭 용액은 희석된 HF 및 MTES 또는 유사한 실리콘을 포함하는 전구체의 혼합물, 계면활성제/유화제(sulfactant/emulsifying agent), 카르복실산 및 구리 부식 억제제를 포함한다. 일 실시예에서, 에칭 용액은 0.001 내지 49중량% 농도의 희석된 HF 용액, 0.0001 내지 60중량% 농도의 MTES, 0.0001 내지 20중량% 농도의 구리 부식 억제제, 0.0001 내지 50중량% 농도의 계면 활성제/유화제, 0.0001 내지 50중량% 농도의 카르복실산을 포함한다. 계면활성제/유화제의 추가는 희석된 HF와 MTES의 혼합에 도움을 주어 균질한 용액을 형성하도록 한다. 카르복실산의 추가는 폴리머의 형성을 야기할 수 있는 원치 않는 부반응을 늦추고 억제한다. 희석된 HF 용액 내에 존재하게 되는 MTES 및 구리 부식 억제제는 SiOx 또는 SiO2 와 같은 유전체 물질 또는 CDO의 에칭 속도를 현저하게 억제하며, 금속 하드 마스크의 에칭 속도에 불리한 영향을 주지 않은 채 Cu 용해를 억제한다. 이전에는, 희석된 HF가 낮은 pH(예컨대 1-3)의 용액을 야기시켜, W의 용해를 현저하게 방해한다. 본 실시예의 에칭 용액은, 유전체 필름 및 W 및/또는 Cu 콘택트/금속 라인이 연관된 구성을 패터닝하는데 있어 금속 하드 마스크에 대한 습식 용액으로서 적용될 수 있다.
본 발명의 에칭 용액으로서 사용될 수 있는 실리콘 전구체는 아미노 관능성 실란, 에폭시 관능성 실란, 비닐 관능성 실란, 알콕시 실란, 케톡심 실란, 아세톡시 실란, 디에틸실란, 및 디페닐실란을 포함한다.
아미노 관능성 실란은 아미노프로필트리에톡시실란, 아미노프로필트리메톡시실란, 아미노프로필메틸디에톡시실란, 아미노프로필메틸디메톡시실란, 아미노에틸아미노프로필트리메톡시실란, 아미노에틸아미노프로필트리에톡시실란, 아미노에틸아미노프로필메틸디메톡시실란, 디에틸렌트리아미노프로필트리메톡시실란, 디에틸렌트리아미노프로필트리에톡시실란, 디에틸렌트리아미노프로필메틸디메톡시실란, 디에틸렌트리아미노프로필메틸디메톡시실란, 디에틸렌트리아미노프로필메틸디에톡시실란, 시클로헥실아미노프로필트리메톡시실란, 헥산디아미노메틸트리에톡시실란, 페닐아미노메틸트리메톡시실란, 페닐아미노메틸트리에톡시실란, 디에틸아미노메틸트리에톡시실란, (디에틸아미노메틸)메틸디에톡시실란, 및 메틸아미노프로필트리메톡시실란일 수 있다.
에폭시 관능성 실란은 글리시독시프로필트리메톡시실란, 글리시독시프로필트리에톡시실란, 글리시독시프로필메틸디에톡시실란, 및 글리시독시프로필메틸디메톡시실란일 수 있다.
비닐 관능성 실란은 비닐트리메톡시실란, 비닐트리에톡시실란 및 비닐트리스(2-메톡시에톡시)실란 일 수 있다.
알콕시 실란은 메틸트리메톡시실란, 메틸트리에톡시실란, 테트라메톡시실란 (TMOS), 테트라에톡시실란(TEOS), 및 테트라프로폭시 실란일 수 있다.
케톡심 실란은 메틸트리스(메틸에틸케톡심)실란(MOS), 메틸트리스(아세톡심)실란, 메틸트리스(메틸이소부틸케톡심)실란, 디메틸디(메틸케톡심)실란, 트리메틸(메틸에틸케톡심)실란, 비닐트리스(메틸에틸케톡심)실란(VOS), 메틸비닐디(메틸에틸케톡심)실란, 메틸비닐디(시클로헥사논옥심)실란, 비닐트리스(메틸리소부틸케톡심)실란, 및 페닐트리스(메틸에틸케톡심)실란(POS)일 수 있다.
아세톡시 실란은 메틸트리아세톡시실란 및 테트라아세톡시실란일 수 있다.
본 발명의 에칭 용액으로서 사용될 수 있는 계면 활성제 또는 유화제는 알코올, 아민, 아미드, 에스테르, 케톤, 알데히드, 카르복실산 및 에테르를 포함한다.
본 발명의 에칭 용액으로서 사용될 수 있는 구리 부식 억제제는 2-메르캅토벤조티아졸, 2-메르캅토벤지미다졸, 5-클로로벤조트리아졸, 5-메틸벤조트리아졸, 벤조트리아졸, 카르복시벤조트리아졸, 톨릴트리아졸, 1-페닐-lH-테트라졸-5-티올, 및 브롬화 헥사데실트리메틸암모니움을 포함한다.
도 1은 본 발명의 실시예에 따른 에칭 용액을 구성하는 예시적 방법(100)을 나타낸다. 본 실시예의 에칭 용액은 전도성 물질(예컨대 W-플러그) 및 유전체층(예컨대, SiO2 및 CDO)의 에칭을 억제하는 동안 금속 하드 마스크 층(예컨대, Ti 마스크)을 선택적으로 에칭한다. 단계(102)에서, 희석된 HF 용액이 준비된다. 예컨대, 희석된 HF는 49% 농도의 HF를 원하는 농도로 희석시킴으로써 얻어진다. 단계(104)에서, 순수한 실리콘 전구체가 용액에 추가된다. 일 실시예에서, 메틸트리에톡시실란(MTES)은 실리콘 전구체이고, 온도 범위 20℃~ 99℃에서 희석된 HF 용액에 추가된다. 단계(106)에서, 에칭 용액이 형성된다. 일 실시예에서, 에칭 용액은 0.1 내지 10 중량% 농도의 희석된 HF 용액 및 0.5 내지 10중량% 농도의 MTES(또는 기타 실리콘 전구체)를 포함한다. 단계(108)에서, 에칭 용액이 조정된다. 일 실시예에서, 에칭 용액은 온도 범위 대략 60℃~99℃사이에서 가열된다. 이후 에칭 용액은 사용전 적어도 한 시간 동안 이 온도에서 유지된다. 이후, 에칭 용액은 원하는 동작 온도로 냉각되도록 허용된다. 단계(110)에서 Ti 하드 마스크와 같은 금속 하드 마스크 또는 그곳의 잔유물 등을 제거하기 위해 에칭 용액은 습식 에칭 공정에 적용된다.
동작(108)에서 에칭 용액을 형성하고 에칭 용액의 조정을 활성화시키는 반응(화학 반응식 1)을 유도하기 위해 에칭 용액을 가열할 것이 요구된다. MTES 등의 실리콘 전구체는 더 높은 온도에서 반응 속도(kinetics)를 극복(breaks down)하여, 규산의 형성을 향상시키고 에칭 용액에 대해 금속을 에칭하는데 선택도(selectivity) 특성을 부여한다.
CH3Si(OCH2CH3)3 + H2O + HF -> SiF4 + H2SiO3 +CH3CH2OH + H2O (1)
도 2는 본 발명의 실시예에 따른 에칭 용액을 형성하는 예시적인 방법(200)을 나타낸다. 본 실시예의 에칭 용액은, 유전체층(예컨대 SiO2 및 CDO)의 에칭 및 전도성 물질(예컨대, W 플러그 및 Cu 콘택트/금속 라인)의 에칭을 억제하는 동안 금속 하드 마스크 층(예를 들어, Ti 마스크)를 에칭하는데 선택적이며, 특히 전도성 물질의 부식을 억제한다. 방법(200)에 의해 만들어지는 에칭 용액은 Cu의 에칭 또는 부식에 대해 더 선택적으로 억제하는 점을 제외하면, 방법(100)에 의한 것과 유사하다. 단계(202)에서, 희석된 HF 용액이 준비된다. 예를 들어, 희석된 HF는 49% 농도의 HF를 원하는 농도로 희석시킴으로서 얻어진다. 일 실시예에서, 희석된 HF 용액은 온도 범위 0.1℃~99℃에서 준비된다.
단계(204)에서, 카르복실산(CA)은 희석된 HF 용액에 추가된다. 단계(206)에서, 순수한 실리콘 전구체(예컨대, MTES)는 카르복실산이 추가된 희석된 HF 용액에 추가된다. 일 실시예에서, 실리콘 전구체의 추가는 온도 범위 20℃~99℃에서 실행된다. 단계(208)에서, 계면 활성제 또는 유화제가 용액에 추가된다. 계면활성제 또는 유화제(SA)는 실리콘 전구체의 추가 이전 또는 이후에 추가될 수 있다. 단계(210)에서, 구리 부식 억제자(CI)가 용액에 추가된다.
단계(212)에서, 에칭 용액이 형성된다. 일 실시예에서, 에칭 용액은 희석된 HF 용액을 포함한다. 일 실시예에서, 에칭 용액은 0.001 내지 49중량% 농도의 희석된 HF 용액, 0.0001 내지 60중량% 농도의 MTES, 0.0001 내지 20중량% 농도의 구리 부식 억제제, 0.0001 내지 50중량% 농도의 계면활성제 또는 유화제 및 0.0001 내지 50중량% 농도의 카르복실산을 포함한다.
단계(214)에서, 에칭 용액이 조정된다. 일 실시예에서, 일단 모든 에칭 용액 구성 성분이 추가되면, 반응이 완료될 때까지 0.1℃~99℃의 범위에서 온도가 유지될 수 있다. 반응 온도는 적어도 1분 동안 유지되고, 반응 온도에 따라 최대 72시간까지 갈 수 있다. 대안적으로, 일단 모든 에칭 용액 구성 성분이 추가되면, 이후 온도는 최대 99℃에 이르는 혼합 온도(mixing temperature)까지 높아질 수 있다. 일단 원하는 온도에 도달하면, 반응이 완료될 때까지 유지될 수 있다. 이후, 에칭 용액은 원하는 동작 온도에까지 냉각되도록 허용된다. 단계(110)에서, 에칭 용액은 습식 에칭 공정에 적용되어 Ti 하드 마스크와 같은 금속 하드 마스크 또는 잔존물을 제거한다. 일 실시예에서, 에칭 용액의 온도 및/또는 에칭 조건의 온도를 제어함으로써 금속 하드 마스크의 에칭 속도를 제어할 수 있다.
에칭 용액의 합성 및 그것의 반응 속도는 온도에 의존하고, 이는 이후의 반응(화학 방정식 (2))을 유도하며 조정을 촉진한다.
CH3Si(OCH2CH3)3 + H2O + HF + SA + CA + CI -> SiFx + H2SiO3 + CH3CH2OH + H2O (2)
실리콘 전구체는 더 높은 온도에서 반응 속도를 극복하여, 더 짧은 기간 내에 규산의 형성을 향상시키고, 에칭 용액에 대해 금속 하드 마스크를 에칭하며, W 또는 Cu 콘택트 및 유전체 물질에 대해 에칭하지 않는 고유한 선택 특성을 부여한다. 카르복실산은 원치 않는 침전 또는 중합체 형성의 부반응을 방지하는데 도움을 준다. 조건에 상관없이 열역학적으로 안정된 균질 용액의 형성을 촉진시키는, 희석된 HF 및 실리콘 전구체를 성공적으로 혼합하는데 있어, 계면활성제/유화제는 주요 구성물질이다. 에칭 용액에 구리 부식 억제자를 추가함으로써 구리 부식을 억제할 수 있다.
도 3~4는 트랜지스터(도시 생략)와 같은 장치 위에 형성되는 유전체층(306) 내에 비아(300)가 형성된 이후 통상적으로 얻어지거나 제공될 수 있는 웨이퍼의 예시를 보여준다. 많은 실시예에서 비아가 유전체층(306)으로 에칭된 이후, 폴리머 부산물(polymer by-product; 302)은 비아 내부뿐만 아니라 표면의 상부에 형성되거나, 퇴적된다. 많은 실시예에서, 금속 하드 마스크 재료 또는 금속 하드 마스크를 제조하는데 사용되는 유사한 재료로 만들어진 에칭 스톱층(etch stop layer; 304)은 하부의 콘택트를 보호하기 위해 위치된다. 비아를 전도성 물질로 채우고, 추가적인 금속화 층을 형성하기 (예컨대, BEOL(Back End Of Line) 공정에서 통상적으로 이루어지는 것) 전에, 폴리머 부산물(302) 및 에칭 스톱층(304)은 제거될 필요가 있을 것이다. 일 실시예에서, 본 발명의 실시예에 따라 제조된 에칭 용액은 폴리머 부산물(302) 및 에칭 스톱층(304) 등을 제거하는데 사용된다.
도 5~6은 본 발명의 에칭 용액으로 처리된 이후의 웨이퍼를 나타낸다. 에칭 잔류물, 폴리머 부산물 및 Ti 하드 마스크는 완전히 제거되었으며, 장치(도시 생략)상에 사전에 형성된 텅스텐 플러그(502)는 콘택트 트렌치 내부에서 원래대로 존재하는 점에 주목해야 한다. 또한, CDO 또는 유전체층(306)에 불리한 영향이 관찰되지 않는다.
도 7A~7H는 본 발명의 실시예에 따른 에칭 용액을 형성하거나 합성하는데 사용될 수 있는 다양한 실리콘 전구체의 화학적 구조를 나타낸다. 본 발명의 에칭 용액에 대해 사용될 수 있는 실리콘 전구체는 아미노 관능성 실란 (도 7A-7C), 에폭시 관능성 실란 (도 7D), 비닐 관능성 실란 (도 7D), 알콕시 실란 (도 7E), 케톡심 실란 (도 7F), 및 아세톡시 실란 (도 7H)을 포함한다. 디에틸실란 및 디페닐실란도 역시 사용될 수 있다(도시 생략).
도 8은 몇몇 금속 또는 금속성 하드 마스크를 사용하여 제작될 수 있는 예시적인 마이크로 구조 장치(800)를 나타낸다. 장치(800)는 트랜지스터 또는 커패시터 또는 기타 반도체 장치일 수 있다. 장치(800)는 반도체 기판(802)(예컨대, 실리콘 웨이퍼)상에 형성된다. 공지된 바와 같이 STI(804)와 같은 격리 구역은 기판(802)에 형성되어 일 장치를 다른 장치로부터 격리한다. 공지된 바와 같이 소스 및 드레인 구역(806)은 또한 기판(808) 내에 도핑 됨에 따라 형성된다. 소스 및 드레인 구역(806)의 사이와 기판(808)의 상부 표면상에는, 게이트 유전체(810)가 형성된다. 게이트 전극(808)은 게이트 유전체(810)의 상부에 형성된다. 장치(800)로의 콘택트는 소스 및 드레인 구역(806)과 선택적으로는 게이트 전극(808)에 형성될 수 있다. 소스/드레인 구역 또는 게이트 전극은 때때로 전도성 표면으로 언급될 수 있어, 장치(800)로의 제1 콘택트가 만들어질 수 있다. 종종 규화물 물질(818)의 층이 소스 및 드레인 구역(806)과 선택적으로는 게이트 전극(808) 상에 형성되어, 전도성 콘택트 구역을 강화/확립시킨다. 규화물층(818)은 통상적인 방법에 따라 형성될 수 있다. 규화물층(818)이 포함될 때, 콘택트 표면은 규화물 표면이다. 또한 스페이서 측벽(812)이 게이트 전극(808)의 각 측면에 배치될 수 있다.
콘택트들이 장치에 만들어질 수 있다. 여기에 언급된 바와 같이, 콘택트의 제1 층은 직접 장치(800)에 또는 기판(802)의 상부 표면, 또는 도 8에 도시된 바와 같이 (규화물층 (818)의 상부에) 즉시 만들어진 콘택트를 가리킨다. 그러므로, 콘택트는 소스/드레인 구역(806) 및 게이트 전극(808)(또는 그곳에 형성된 규화물층 각각에)에 만들어진다. 일 실시예에서, 유전체층(816)은 기판(808)의 상부 표면에 형성된다. 개구(801)가 유전체층(816) 내에 형성되어 규화물층(818)을 노출한다. 일 실시예에서, 규화물층(818)은 각각의 개구(801)의 하부를 경계 지은다. 일 실시예에서 배리어 층(번호 생략)은 개구(801)의 전체 표면(하부 표면 및 측벽)을 경계지을 수 있다. 이후 개구(801)는 제1 콘택트(820)을 형성하기 위해 피착(deposition), 스퍼터링(sputtering), 전기 도금 또는 비전기적 도금과 같은 방법을 사용하여 텅스텐(W)으로 채워진다. 일 실시예에서, 비아 접속부(822)가 제1 콘택트(820)에 접속하도록 형성된다. 이후 비아 접속부(822)가 상부의 하나 이상의 금속화 층(예컨대 MT1 에서 MT8)(826) 상호 연결된다. 듀얼 다마신 공정(dual damascene processing)과 같은 방법이 비아 접속부(822) 및 금속화 층(MT1에서 MT8)을 형성하는데 사용될 수 있다. 층간 유전체층(830) 또한, 공지된 방법에 따라 각각의 금속화 층에 사용될 수 있다.
비아 접속부(822)를 형성하기 위한 비아의 형성 이전에, 비아 접속부(822)에 대한 비아를 형성하기 위해 에칭이 사용되는 경우, 금속 에칭 스톱층이 사용되어, 텅스텐 제1 콘택트(820)를 보호할 수 있다. 또한 비아 개구(801)의 형성을 위하여, 금속 하드 마스크가 사용될 수 있다. 유사하게, 금속화 라인 MT1을 위한 트렌치를 형성하기 위해 에칭이 사용되는 동안, 전도성 물질을 보호하기 위해, 비아 접속부(822)를 형성한 후 그 위에 금속 스톱층이 형성, 배치된다. 또한, 유전체층은 많은 제조 공정에 걸쳐 존재한다. 본 발명의 에칭 용액은 비아 또는 트렌치를 채우는 전도성 물질의 피착 이전에, 금속 에칭 스톱층의 금속 하드 마스크 물질의 선택적 제거에 사용될 수 있다. 본 발명의 에칭 용액은, 텅스텐 또는 SiO2와 같은 유전체 물질 등의 하부 전도성 물질에 영향을 주지 않은 채로 티타늄과 같은 금속 물질을 깨끗하게 제거할 수 있는 성질을 갖는다.
도 9A~9E는 본 발명의 실시예에 따른 상호 접속을 형성하는 예시적인 공정을 나타낸다. 이 도면은 하부의 텅스텐 또는 구리 상호 접속 위의 상호 접속을 형성하는 공정을 나타낸다. 통상의 집적 회로는, 유전체 물질에 의해 상호 절연되어 있는 4 또는 5개의 상호 접속 층 또는 라인을 가질 수 있다.
도 9A는 유전체 물질(902) 내에 형성된 제1 W 상호 접속 라인(910)을 갖는 웨이퍼 또는 집적 회로 기판 일부의 측단면도를 나타낸다. W 상호 접속 라인(910)은, 도 8(예컨대 제1 콘택트(820))에 나타난 것과 유사하게 반도체 기판 내부 또는 상부에 형성된 장치 또는 하부 장치에 연결된다. 유전체 물질(902)은 예컨대, 테트라에틸 오르소실리케이트(TEOS) 또는 향상된 플라즈마 화학적 증착(PECVD) 소스에 의해 형성된 SiO2이다. 본 예시에서, 유전체층(902) 및 W 상호접속(910)이 평탄화된다. 평탄화된 유전체층(910) 및 W 상호접속 라인(910) 위에 금속 마스크 층(920)(예컨대, Ti층)이 있다. 금속 마스크층 대신에, 층(920)은 실리콘 탄화물 또는 공지된 기타 적합한 에칭 스톱층과 같은 통상의 에칭 스톱층일 수 있다. 일 실시예에서, 마스크 층(920)은 W 상호 접속 라이너(910) 상부의 비아 또는 트렌치를 형성하는 에칭 공정을 위한 에칭 스톱층뿐만 아니라 일 태양에서, W 상호 접속 라인(910)의 산화작용을 방지하기 위한 마스크 또는 배리어로서 기능한다.
금속 마스크 층(920) 상부에는 제2 유전체층(930)이 있다. 유전체층(930)은 예를 들어, TEOS 또는 PECVD에 의해 형성된 SiO2이다. 유전체층(930)의 두께는 부분적으로 장치의 크기 특성 및 스케일링 고려에 의존할 수 있다. 일단 유전체층(930)이 피착되고 형성되면, 예컨대 화학-기계적 연마에 의해 재료가 평탄화될 수 있다. 다음으로, 도 9B에서 볼 수 있는 바와 같이, 비아 패턴 또는 제2 마스크 층(940)이 유전체층(930) 위에 패터닝된다. 또한 제2 마스크 층(940)은 예컨대 금속 마스크이고 포토레지스트(도시 생략)와 같은 감광 가능한 물질로써 형성될 수 있다. 제2 마스크 층(940)은 유전체층(930) 상부에 비아 또는 개구(945)를 위한 면적을 정의한다. 이후 비아(945)는 (공지된 방법으로 에칭되어) 도 9C에서 나타난 바와 같이 유전체층(930) 내에 형성된다.
도 9D에 의해 나타난 바와 같이, 비아(945)가 형성된 이후, 본 발명의 실시예에 따라 제조된 에칭 용액은 하부의 W 상호접속 라인(910)을 노출시키기 위해 배리어 마스크 층(920)의 일부뿐만 아니라 마스크 층(940)을 제거하기 위해 사용된다. 이후, 전도성 물질(예컨대 구리 또는 알루미눔)은 W 상호 접속 라인(910)으로의 상호 접속(950)을 형성하기 위해 피착될 수 있다. 상호 접속(950)을 완성하기 위해 통상의 피착 및 연마 기술이 사용될 수 있다(도 9E).
도 10A~10J는, 금속 하드 마스크가 사용되고 비아 및 트랜치를 형성하기 위한 에칭이 종료되었을 때 하드마스크를 제거하기 위해 본 발명의 에칭 용액이 사용되는, 구리에 상호접속 라인을 형성하기 위해 사용되는 예시적인 듀얼 다마신 공정을 나타낸다.
도 10A는 유전체 물질(1002)에 형성된 제1 Cu 상호접속 라인(1010)을 갖는 집적 회로 기판 또는 웨이퍼 일부의 측단면도를 나타낸다. 예컨대 Cu 상호 접속 라인(1010)은 도 8에 나타난 바(예컨대, 비아 접속부(822))와 유사하게 반도체 기판상에 또는 내에 형성된 하부의 장치(들)에 연결된다. 유전체 물질(1002)는 예컨대 테트라에틸 오르소실리케이트 (TEOS) 또는 플라스마 강화 화학적 증착(PECVD) 소스에 의해 형성된 SiO2이다. 본 예시에서, 유전체층(1002) 및 Cu 상호 접속(1010)은 평탄화된다. 평탄화된 유전체층(1002) 및 Cu 상호 접속(1010) 상부에 제1 금속 마스크 층(1020)(예컨대, Ti층)이 있다. 금속 마스크 층 대신에, 층(1020)은 실리콘 탄화물 또는 공지된 기타 적절한 에칭 스톱층 등의 기존의 에칭 스톱층일 수 있다. 일 실시예에서, 마스크 층(1020)은 일 태양에서 Cu 상호 접속 라이너(1010) 상부에 비아나 트렌치를 형성하는 에칭 공정에서의 에칭 스톱층 및 Cu 상호접속 라인(1010)의 산화 작용을 막는 마스크 또는 배리어로서 기능한다.
금속 마스크층(1020) 상부에 제2 유전체층(1030)이 있다. 유전체층(1030)은 예컨대 TEOS 또는 PECVD에 의해 형성된 SiO2이다. 유전체층(1030)의 두께는 부분적으로 장치의 크기 특성 및 스케일링 고려에 의존할 수 있다. 일단 유전체층(1030)이 피착되고 형성되면, 예컨대 화학-기계적 연마에 의해 재료가 평탄화될 수 있다. 다음으로, 도 10B에 나타난 바와 같이, 비아 패턴 또는 제2 마스크층(1040)이 유전체층(1030) 위에 패터닝된다. 예컨대 제2 마스크층(1040)은 금속 마스크일 수 있고, 포토레지스트(도시 생략)와 같은 감광 가능한 물질로써 형성될 수 있다. 제2 마스크 층(1040)은 유전체층(1030) 위에 비아 또는 개구(1045)에 대한 면적을 정의한다. 이후 비아(1045)는 (공지된 방법으로 에칭되어) 도 10C에서 나타난 바와 같이 유전체층(930)으로 형성된다.
도 10D에 나타난 바와 같이, 비아(1045)가 형성된 이후 본 발명의 실시예에 따라 만들어진 에칭 용액은 마스크층(1040)을 제거하기 위해 사용된다.
도 10E에서, 희생광 흡수 물질(sacrificial light absorbing material; SLAM)은 비아(1045) 및 유전체층(1030)의 표면상에 피착된다. SLAM(1050)은 공지된 바와 같이, 듀얼 다마신 공정에서 널리 사용되고 있다. 다음으로, 도 10F에 나타난 바와 같이, 트렌치 패턴 또는 제3 마스크 층(1060)이 SLAM 물질(1050) 상에 패터닝된다. 예컨대 제3 마스크층(1060)은 금속 마스크일 수 있고, 포토레지스트(도시 생략)과 같은 감광 가능한 물질로써 형성될 수 있다. 제3 마스크 층(1060)은 유전체층(1030)상의 트렌치 개구(1070)에 대한 면적을 정의한다. 이후 트렌치(1070)는 도 10G에 나타난 바와 같이(통상의 방법으로 에칭되어) 이미 형성된 비아(1045)와 합쳐지며 유전체층(1030) 내부에 형성된다.
이 시점에서, 다른 상호 접속 층을 형성하기 위해 다른 전도성 물질을 피착하기 이전에, SLAM 잔유물(1050) 및 제3 하드 마스크(1060)를 제거할 필요가 있다. 본 발명의 실시예에 따라 형성된 에칭 용액은 SLAM 잔유물 및 하드 마스크(1060)를 제거하기 위해 사용될 수 있으며, 결과의 구조는 도 10H에 나타나있다.
배리어 마스크층(1020)의 일부 또한 제거되어(또한 본 발명의 에칭 용액을 사용하여) 하부의 Cu 상호접속 라인(1010)을 노출시킨다(도 10I). 이후, 전도성 물질(예컨대 구리 또는 알루미늄)은 비아(1045) 및 트렌치(1070) 내에 피착될 수 있어, 상호접속(1080)에서 Cu 상호 접속 라인(1080)을 형성한다. 상호접속(1080)을 완성하기 위해 통상의 피착 및 연마의 기술이 사용될 수 있다(도 10J).
본 발명의 실시예는 하드 마스크, 에칭 스톱층, 또는 기타 마이크로 회로 제작에 통상적으로 사용되는 금속 또는 금속성 물질을 선택적으로 제거하는데 사용될 수 있는 신규한 에칭 용액을 기술한다. 본 에칭 용액은 하부의 실리콘 산화물과 같은 유전체 물질 또는 Ti 또는 Cu와 같은 전도성 상호 접속에 영향을 미치지 않고 선택적으로 제거할 수 있다. 본 에칭 용액은 듀얼 다마신 패터닝 방법에서 Ti 하드 마스크의 사용을 가능케 하며, 선택도 요건을 충족하나 아직 사용하지 않는 습식법(wet chemistry)의 고유한 응용예를 창조한다. 다른 응용예를 위한 현재의 습식법 체제는 금속 하드 마스크를 제거하기 위해 사용하기에 비용적 측면에서 효율적이지 못하고, 금속 하드 마스크를 제거하는 공정 시간이 지나치게 길며(예컨대 70분), 다루기에 안전하지 않으며, 더욱이 원하는 만큼 선택도를 제공하지 않는다. 본 발명에 따라 제작된 에칭 용액은, 전도성 물질(예컨대 Cu 및 W) 및 유전체 물질 상의 금속층(예컨대 Ti 마스크)을 제거하는 선택도가 필요한 넓은 응용성을 갖는 것으로 이해되어야 한다.
따라서, 본 발명의 상세한 실시예가 기술된 것과 같이, 발명의 사상 및 범주를 벗어나지 않은 많은 변형된 실시예가 가능하기 때문에 첨부된 청구항에 의해 정의되는 발명은 이상의 상세한 설명에 기술된 특정한 실시예 등에 의해 제한되어서는 아니된다.

Claims (16)

  1. 텅스텐, 구리, 산화 유전체 재료 및 탄소 도핑된 산화물을 억제하면서도 티타늄을 선택적으로 에칭할 수 있는 습식 에칭 용액.
  2. 제1항에 있어서,
    희석된 HF(플루오르화산)와 실리콘을 포함하는 전구체(silicon containing precursor)의 혼합물, 계면 활성제, 카르복실산 및 구리 부식 억제제를 더 포함하는 습식 에칭 용액.
  3. 제1항에 있어서,
    상기 실리콘을 포함하는 전구체는 MTES(메틸트리에톡시실란), 아미노 관능성 실란, 에폭시 관능성 실란, 비닐 관능성 실란, 알콕시 실란, 케톡심 실란, 아세톡시 실란, 디에틸실란 및 디페닐실란으로 이루어진 그룹 중에서 선택되는 습식 에칭 용액.
  4. 제3항에 있어서,
    상기 실리콘을 포함하는 전구체는
    아미노프로필트리에톡시실란, 아미노프로필트리메톡시실란,
    아미노프로필메틸디에톡시실란, 아미노프로필메틸디메톡시실란,
    아미노에틸아미노프로필트리메톡시실란,
    아미노에틸아미노프로필트리에톡시실란,
    아미노에틸아미노프로필메틸디메톡시실란,
    디에틸렌트리아미노프로필트리메톡시실란,
    디에틸렌트리아미노프로필트리에톡시실란,
    디에틸렌트리아미노프로필메틸디메톡시실란,
    디에틸렌트리아미노프로필메틸디메톡시실란,
    디에틸렌트리아미노프로필메틸디에톡시실란,
    시클로헥실아미노프로필트리메톡시실란, 헥산디아미노메틸트리에톡시실란,
    페닐아미노메틸트리메톡시실란, 페닐아미노메틸트리에톡시실란,
    디에틸아미노메틸트리에톡시실란, (디에틸아미노메틸)메틸디에톡시실란,
    메틸아미노프로필트리메톡시실란, 글리시독시프로필트리메톡시실란,
    글리시독시프로필트리에톡시실란, 글리시독시프로필메틸디에톡시실란,
    글리시독시프로필메틸디메톡시실란, 비닐트리메톡시실란,
    비닐트리에톡시실란, 비닐트리스(2-메톡시에톡시)실란, 메틸트리메톡시실란,
    메틸트리에톡시실란, 테트라메톡시실란(TMOS), 테트라에톡시실란(TEOS),
    테트라프로폭시실란, 메틸트리스(메틸에틸케톡심)실란(MOS),
    메틸트리스(아세톡심)실란, 메틸트리스(메틸이소부틸케톡심)실란,
    디메틸디(메틸케톡심)실란, 트리메틸(메틸에틸케톡심)실란,
    비닐트리스(메틸에틸케톡심)실란(VOS), 메틸비닐디(메틸에틸케톡심)실란,
    메틸비닐디(시클로헥사논옥심)실란, 비닐트리스(메틸리소부틸케톡심)실란,
    페닐트리스(메틸에틸케톡심)실란(POS), 메틸트리아세톡시실란,
    테트라아세톡시실란, 디에틸실란, 및 디페닐실란
    으로 이루어진 그룹 중에서 선택되는, 습식 에칭 용액.
  5. 제3항에 있어서,
    상기 계면활성제는 알콜, 아민, 아미드, 에스테르, 케톤, 알데히드, 카르복실산 및 에테르로 이루어진 그룹 중에서 선택되는, 습식 에칭 용액.
  6. 제3항에 있어서,
    상기 구리 부식 억제자는 메르캅토벤조티아졸, 2-메르캅토벤지미다졸, 5- 클로로벤조트리아졸, 5-메틸벤조트리아졸, 벤조트리아졸, 카르복시벤조트리아졸, 톨릴트리아졸, 1-페닐-lH-테트라졸-5-티올, 및 브롬화 헥사데실트리메틸암모니움으로 이루어진 그룹 중에서 선택되는, 습식 에칭 용액.
  7. 제1항에 있어서,
    상기 에칭 용액은 0.001 내지 49중량% 농도의 희석된 HF 용액, 0.0001 내지 60중량% 농도의 실리콘 전구체, 0.0001 내지 20중량% 농도의 구리 부식 억제제, 0.0001 내지 50중량% 농도의 계면활성제/유화제, 0.0001 내지 50중량% 농도의 카르복실산을 포함하는, 습식 에칭 용액.
  8. 텅스텐, 산화 유전체 물질 및 탄소 도핑된 산화물을 억제하면서도 티타늄을 선택적으로 에칭할 수 있는 습식 에칭 용액.
  9. 제8항에 있어서,
    희석된 HF와, 실리콘을 포함하는 전구체의 혼합물을 더 포함하는 습식 에칭 용액.
  10. 제8항에 있어서,
    0.1 내지 10중량% 농도의 희석된 HF 용액 및 0.5 내지 10중량% 농도의 실리콘 전구체를 포함하는 습식 에칭 용액.
  11. 제9항에 있어서,
    상기 상기 실리콘을 포함하는 전구체는 MTES(메틸트리에톡시실란), 아미노 관능성 실란, 에폭시 관능성 실란, 비닐 관능성 실란, 알콕시 실란, 케톡심 실란, 아세톡시 실란, 디에틸실란, 및 디페닐실란으로 이루어진 그룹에서 선택되는, 습식 에칭 용액.
  12. 제9항에 있어서,
    상기 아미노 관능성 실란은
    아미노프로필트리에톡시실란, 아미노프로필트리메톡시실란,
    아미노프로필메틸디에톡시실란, 아미노프로필메틸디메톡시실란,
    아미노에틸아미노프로필트리메톡시실란,
    아미노에틸아미노프로필트리에톡시실란,
    아미노에틸아미노프로필메틸디메톡시실란,
    디에틸렌트리아미노프로필트리메톡시실란,
    디에틸렌트리아미노프로필트리에톡시실란,
    디에틸렌트리아미노프로필메틸디메톡시실란,
    디에틸렌트리아미노프로필메틸디메톡시실란,
    디에틸렌트리아미노프로필메틸디에톡시실란,
    시클로헥실아미노프로필트리메톡시실란, 헥산디아미노메틸트리에톡시실란,
    페닐아미노메틸트리메톡시실란, 페닐아미노메틸트리에톡시실란,
    디에틸아미노메틸트리에톡시실란, (디에틸아미노메틸)메틸디에톡시실란,
    메틸아미노프로필트리메톡시실란, 글리시독시프로필트리메톡시실란,
    글리시독시프로필트리에톡시실란, 글리시독시프로필메틸디에톡시실란,
    글리시독시프로필메틸디메톡시실란, 비닐트리메톡시실란,
    비닐트리에톡시실란, 비닐트리스(2-메톡시에톡시)실란,
    메틸트리메톡시실란, 메틸트리에톡시실란, 테트라메톡시실란(TMOS),
    테트라에톡시실란(TEOS), 테트라프로폭시실란,
    메틸트리스(메틸에틸케톡심)실란(MOS), 메틸트리스(아세톡심)실란,
    메틸트리스(메틸이소부틸케톡심)실란, 디메틸디(메틸케톡심)실란,
    트리메틸(메틸에틸케톡심)실란, 비닐트리스(메틸에틸케톡심)실란 (VOS),
    메틸비닐디(메틸에틸케톡심)실란, 메틸비닐디(시클로헥사논옥심)실란,
    비닐트리스(메틸리소부틸케톡심)실란,페닐트리스(메틸에틸케톡심)실란(POS),
    메틸트리아세톡시실란, 테트라아세톡시실란, 디에틸실란, 및 디페닐실란
    으로 이루어진 그룹에서 선택되는, 습식 에칭 용액.
  13. 집적 회로(IC) 구조를 제조하는 방법에 있어서,
    유전체층, 전도성 콘택트 또는 상호접속을 포함하는 IC 구조를 제공하는 단계;
    상기 전도성 콘택트로의 비아 또는 트렌치를 정의(define)하기 위해 상기 유전체층 상부에 금속 하드 마스크를 형성하고 패터닝하는 단계;
    상기 전도성 콘택트로의 상기 비아 또는 트렌치를 형성하는 단계; 및
    희석된 HF 용액 및 실리콘 전구체의 혼합물을 포함하는 에칭 용액을 사용하여 상기 메탈 하드 마스크를 제거하는 단계를 포함하고,
    상기 에칭 용액은 상기 전도성 콘택트 또는 상호 접속 및 상기 유전체층에 영향을 미치지 않고 상기 금속 하드 마스크를 선택적으로 제거하는, 방법.
  14. 제13항에 있어서,
    상기 에칭 용액은 0.1 내지 10중량% 농도의 상기 희석된 HF 용액, 0.5 내지 10중량% 농도의 상기 실리콘 전구체를 더 포함하며,
    상기 에칭 용액은 텅스텐을 포함하는 상기 전도성 콘택트 또는 상호 접속에 영향을 미치지 않고 금속 하드 마스크를 선택적으로 제거하는, 방법.
  15. 제13항에 있어서,
    상기 에칭 용액은 0.001 내지 49중량% 농도의 상기 희석된 HF 용액, 0.0001 내지 60중량% 농도의 상기 실리콘 전구체, 0.0001 내지 20중량% 농도의 구리 부식 억제제, 0.0001 내지 50중량% 농도의 계면활성제/유화제, 그리고 0.0001 내지 50중량% 농도의 카르복실산을 포함하며,
    상기 에칭 용액은 구리 또는 텅스텐을 포함하는 상기 전도성 콘택트 또는 상호 접속에 영향을 미치지 않고 상기 금속 하드 마스크를 선택적으로 제거하는, 방법.
  16. 제13항에 있어서,
    상기 방법은,
    상기 전도성 콘택트 또는 상호접속으로의 상기 비아 또는 트렌치를 형성하기 이전에 상기 전도성 콘택트 또는 상호접속 상부에 금속성 재료를 포함하는 에칭 스톱층을 형성하는 단계; 및
    상기 비아 또는 트렌치를 형성하는 상기 단계 이후 상기 에칭 스톱층의 적어도 일부를 상기 에칭 용액을 사용하여 제거하는 단계를 더 포함하고,
    상기 에칭 용액은 상기 전도성 콘택트 또는 상호 접속 및 상기 유전체층에 영향을 미치지 않고 상기 에칭 스톱층을 선택적으로 제거하는 방법.
KR1020087023676A 2006-03-29 2007-03-20 반도체 공정의 금속 하드 마스크 재료를 에칭하기 위한 구성 KR101024813B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/393,179 US8025811B2 (en) 2006-03-29 2006-03-29 Composition for etching a metal hard mask material in semiconductor processing
US11/393,179 2006-03-29

Publications (2)

Publication Number Publication Date
KR20080104349A true KR20080104349A (ko) 2008-12-02
KR101024813B1 KR101024813B1 (ko) 2011-03-24

Family

ID=38574237

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087023676A KR101024813B1 (ko) 2006-03-29 2007-03-20 반도체 공정의 금속 하드 마스크 재료를 에칭하기 위한 구성

Country Status (6)

Country Link
US (2) US8025811B2 (ko)
JP (1) JP4896995B2 (ko)
KR (1) KR101024813B1 (ko)
CN (1) CN101410481B (ko)
DE (1) DE112007000643T5 (ko)
WO (1) WO2007117880A1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101156057B1 (ko) * 2010-01-13 2012-06-20 고려대학교 산학협력단 알루미나용 식각액 조성물
KR20200111248A (ko) * 2018-01-30 2020-09-28 도쿄엘렉트론가부시키가이샤 기판 처리 방법, 기판 처리 장치 및 에칭액

Families Citing this family (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2007085452A1 (de) * 2006-01-25 2007-08-02 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren und vorrichtung zur präzisionsbearbeitung von substraten mittels eines in einen flüssigkeitsstrahl eingekoppelten laser und dessen verwendung
US8025811B2 (en) 2006-03-29 2011-09-27 Intel Corporation Composition for etching a metal hard mask material in semiconductor processing
US8164773B2 (en) 2006-05-26 2012-04-24 Marvell World Trade Ltd. Wireless system-in-package and image processing control apparatus
KR100802226B1 (ko) * 2006-12-21 2008-02-11 주식회사 하이닉스반도체 듀얼 다마신 패턴 형성 방법
US20100163788A1 (en) * 2006-12-21 2010-07-01 Advanced Technology Materials, Inc. Liquid cleaner for the removal of post-etch residues
TWI562234B (en) * 2006-12-21 2016-12-11 Entegris Inc Compositions and methods for the selective removal of silicon nitride
US20090081864A1 (en) * 2007-09-21 2009-03-26 Texas Instruments Incorporated SiC Film for Semiconductor Processing
US20090075480A1 (en) * 2007-09-18 2009-03-19 Texas Instruments Incorporated Silicon Carbide Doped Oxide Hardmask For Single and Dual Damascene Integration
JP2011503899A (ja) * 2007-11-16 2011-01-27 イー．ケー．シー．テクノロジー．インコーポレーテッド 半導体基板から金属ハードマスクエッチング残留物を除去するための組成物
JP5438907B2 (ja) * 2008-03-05 2014-03-12 東京応化工業株式会社 チタン除去液及びチタン被膜の除去方法
JP5379389B2 (ja) * 2008-03-05 2013-12-25 東京応化工業株式会社 チタン除去液及びチタン被膜の除去方法
JP5033108B2 (ja) * 2008-11-05 2012-09-26 東京エレクトロン株式会社 液処理方法、液処理装置、および記憶媒体
KR101097275B1 (ko) 2009-10-07 2011-12-22 솔브레인 주식회사 실리콘질화막에 대한 고선택비 식각용 조성물
CN102044487B (zh) * 2009-10-22 2013-03-13 上海华虹Nec电子有限公司 钨双大马士革工艺
KR20110109118A (ko) 2010-03-30 2011-10-06 삼성전자주식회사 티타늄 식각액 조성물 및 이를 이용한 반도체 장치의 제조 방법
US10312107B2 (en) * 2011-09-08 2019-06-04 Taiwan Semiconductor Manufacturing Company, Ltd. Forming interconnect structure using plasma treated metal hard mask
CN102324403B (zh) * 2011-10-13 2013-07-10 上海华力微电子有限公司 超低介电常数薄膜铜互连的制作方法
CN103050374B (zh) * 2011-10-17 2015-11-25 中芯国际集成电路制造(北京)有限公司 蚀刻后的处理方法
KR102102792B1 (ko) * 2011-12-28 2020-05-29 엔테그리스, 아이엔씨. 티타늄 나이트라이드의 선택적인 에칭을 위한 조성물 및 방법
JP6063206B2 (ja) * 2012-10-22 2017-01-18 富士フイルム株式会社 エッチング液、これを用いたエッチング方法及び半導体素子の製造方法
JP6017273B2 (ja) * 2012-11-14 2016-10-26 富士フイルム株式会社 半導体基板のエッチング方法及び半導体素子の製造方法
JP2014103179A (ja) * 2012-11-16 2014-06-05 Fujifilm Corp 半導体基板のエッチング液、これを用いたエッチング方法及び半導体素子の製造方法
US8932911B2 (en) 2013-02-27 2015-01-13 GlobalFoundries, Inc. Integrated circuits and methods for fabricating integrated circuits with capping layers between metal contacts and interconnects
US10472567B2 (en) * 2013-03-04 2019-11-12 Entegris, Inc. Compositions and methods for selectively etching titanium nitride
KR102077150B1 (ko) 2013-09-16 2020-02-13 삼성전자주식회사 반도체 장치의 제조방법
US9472420B2 (en) 2013-12-20 2016-10-18 Air Products And Chemicals, Inc. Composition for titanium nitride hard mask and etch residue removal
US9472456B2 (en) 2013-12-24 2016-10-18 Intel Corporation Technology for selectively etching titanium and titanium nitride in the presence of other materials
US9431250B2 (en) 2014-03-06 2016-08-30 International Business Machines Corporation Deep well implant using blocking mask
US9425053B2 (en) 2014-06-27 2016-08-23 International Business Machines Corporation Block mask litho on high aspect ratio topography with minimal semiconductor material damage
US9222018B1 (en) * 2014-07-24 2015-12-29 Air Products And Chemicals, Inc. Titanium nitride hard mask and etch residue removal
US10377978B2 (en) 2014-11-13 2019-08-13 Mitsubishi Gas Chemical Company, Inc. Alkaline earth metal-containing cleaning solution for cleaning semiconductor element, and method for cleaning semiconductor element using same
WO2016076031A1 (ja) 2014-11-13 2016-05-19 三菱瓦斯化学株式会社 タングステンを含む材料のダメージを抑制した半導体素子の洗浄液、およびこれを用いた半導体素子の洗浄方法
WO2018063376A1 (en) * 2016-09-30 2018-04-05 Intel Corporation Selective metal removal for conductive interconnects in integrated circuitry
US10483108B2 (en) 2017-04-28 2019-11-19 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device and method of manufacture
CN111108176B (zh) * 2017-09-06 2021-10-08 恩特格里斯公司 用于蚀刻含氮化硅衬底的组合物及方法
US10354922B1 (en) 2017-12-27 2019-07-16 International Business Machines Corporation Simplified block patterning with wet strippable hardmask for high-energy implantation
US10964636B2 (en) * 2018-09-19 2021-03-30 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure with low resistivity and method for forming the same
SG11202103910PA (en) 2018-11-15 2021-05-28 Entegris Inc Silicon nitride etching composition and method
WO2021192210A1 (ja) * 2020-03-27 2021-09-30 株式会社日立ハイテク 半導体製造方法
JPWO2022149565A1 (ko) 2021-01-07 2022-07-14

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01125938A (ja) * 1987-11-11 1989-05-18 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US5803980A (en) * 1996-10-04 1998-09-08 Texas Instruments Incorporated De-ionized water/ozone rinse post-hydrofluoric processing for the prevention of silicic acid residue
KR100278561B1 (ko) 1996-10-15 2001-02-01 포만 제프리 엘 테이퍼를구비하며에칭성이감소된다층의금속샌드위치구조및그형성방법
US6083419A (en) * 1997-07-28 2000-07-04 Cabot Corporation Polishing composition including an inhibitor of tungsten etching
US6074960A (en) 1997-08-20 2000-06-13 Micron Technology, Inc. Method and composition for selectively etching against cobalt silicide
JPH11111680A (ja) 1997-09-30 1999-04-23 Yasuhiro Horiike エッチング方法
US6383928B1 (en) * 1999-09-02 2002-05-07 Texas Instruments Incorporated Post copper CMP clean
JP3439402B2 (ja) * 1999-11-05 2003-08-25 Ｎｅｃエレクトロニクス株式会社 半導体装置の製造方法
US7071041B2 (en) 2000-01-20 2006-07-04 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing a semiconductor device
AU3057601A (en) * 2000-02-04 2001-08-14 Showa Denko Kabushiki Kaisha Polishing composite for use in lsi manufacture and method of manufacturing lsi
US6646348B1 (en) * 2000-07-05 2003-11-11 Cabot Microelectronics Corporation Silane containing polishing composition for CMP
JP3816743B2 (ja) * 2000-11-24 2006-08-30 Ｎｅｃエレクトロニクス株式会社 化学的機械的研磨用スラリー
US6492270B1 (en) 2001-03-19 2002-12-10 Taiwan Semiconductor Manufacturing Company Method for forming copper dual damascene
US6780783B2 (en) 2001-08-29 2004-08-24 Taiwan Semiconductor Manufacturing Co., Ltd. Method of wet etching low dielectric constant materials
TWI260735B (en) * 2002-01-18 2006-08-21 Nanya Technology Corp Method preventing short circuit between tungsten metal wires
JP2004172576A (ja) 2002-10-30 2004-06-17 Sony Corp エッチング液、エッチング方法および半導体装置の製造方法
US7223685B2 (en) 2003-06-23 2007-05-29 Intel Corporation Damascene fabrication with electrochemical layer removal
US7018560B2 (en) * 2003-08-05 2006-03-28 Rohm And Haas Electronic Materials Cmp Holdings, Inc. Composition for polishing semiconductor layers
US20050032464A1 (en) * 2003-08-07 2005-02-10 Swisher Robert G. Polishing pad having edge surface treatment
JP2005097715A (ja) * 2003-08-19 2005-04-14 Mitsubishi Chemicals Corp チタン含有層用エッチング液及びチタン含有層のエッチング方法
US7300480B2 (en) * 2003-09-25 2007-11-27 Rohm And Haas Electronic Materials Cmp Holdings, Inc. High-rate barrier polishing composition
US20050211952A1 (en) * 2004-03-29 2005-09-29 Timothy Mace Compositions and methods for chemical mechanical planarization of tungsten and titanium
US7427362B2 (en) * 2005-01-26 2008-09-23 Rohm And Haas Electronic Materials Cmp Holdings, Inc. Corrosion-resistant barrier polishing solution
US20080207005A1 (en) * 2005-02-15 2008-08-28 Freescale Semiconductor, Inc. Wafer Cleaning After Via-Etching
JP2007005656A (ja) * 2005-06-24 2007-01-11 Mitsubishi Gas Chem Co Inc メタル材料用エッチング剤組成物及びそれを用いた半導体デバイスの製造方法
US8025811B2 (en) 2006-03-29 2011-09-27 Intel Corporation Composition for etching a metal hard mask material in semiconductor processing

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101156057B1 (ko) * 2010-01-13 2012-06-20 고려대학교 산학협력단 알루미나용 식각액 조성물
KR20200111248A (ko) * 2018-01-30 2020-09-28 도쿄엘렉트론가부시키가이샤 기판 처리 방법, 기판 처리 장치 및 에칭액

Also Published As

Publication number Publication date
JP2009527131A (ja) 2009-07-23
US8426319B2 (en) 2013-04-23
WO2007117880A1 (en) 2007-10-18
KR101024813B1 (ko) 2011-03-24
US20070235684A1 (en) 2007-10-11
US8025811B2 (en) 2011-09-27
DE112007000643T5 (de) 2009-04-02
CN101410481B (zh) 2012-10-24
CN101410481A (zh) 2009-04-15
JP4896995B2 (ja) 2012-03-14
US20080318435A1 (en) 2008-12-25

Similar Documents

Publication Publication Date Title
KR101024813B1 (ko) 반도체 공정의 금속 하드 마스크 재료를 에칭하기 위한 구성
TWI516586B (zh) Cleaning liquid composition, cleaning method for semiconductor element, and manufacturing method of semiconductor element
KR20100089902A (ko) 개선된 완전성, 성능 및 신뢰성을 갖는 집적회로 장치의 고수율 및 고 처리율 제조 방법
TW200302524A (en) Method of increasing the etch selectivity of a contact sidewall to a preclean etchant
TW201017819A (en) Semiconductor device manufacturing method and storage medium
US9472456B2 (en) Technology for selectively etching titanium and titanium nitride in the presence of other materials
TW201734192A (zh) 半導體元件之洗淨用液體組成物、半導體元件之洗淨方法及半導體元件之製造方法
CN105097650B (zh) 接触插塞的形成方法
JP2001077086A (ja) 半導体装置のドライエッチング方法
JP2006128542A (ja) 電子デバイスの製造方法
JP4267659B2 (ja) フィン型電界効果トランジスタの製造方法
JP2008544524A (ja) 半導体素子における銅の層剥離の回避
JP2006054251A (ja) 半導体装置の製造方法
JP3688650B2 (ja) 電子デバイスの製造方法
JP2004022718A (ja) 半導体装置の製造方法
JP2006032568A (ja) ドライエッチング方法および半導体装置の製造方法
JP4550786B2 (ja) 半導体装置の製造方法
CN104347487A (zh) 一种半导体器件的制造方法
JP2005136097A (ja) 半導体装置の製造方法
JP2005303191A (ja) 半導体装置の製造方法
JPH0786229A (ja) 酸化シリコンのエッチング方法
KR100875154B1 (ko) 반도체 소자 형성 방법
JP2011155074A (ja) 半導体装置の製造方法
CN104979270B (zh) 互连结构的形成方法
JP2001223270A (ja) ビットラインの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140303

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150227

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160303

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170302

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20190227

Year of fee payment: 9