KR20080088422A - 반도체 장치 및 반도체 장치 모듈 - Google Patents

반도체 장치 및 반도체 장치 모듈 Download PDF

Info

Publication number
KR20080088422A
KR20080088422A KR1020080027252A KR20080027252A KR20080088422A KR 20080088422 A KR20080088422 A KR 20080088422A KR 1020080027252 A KR1020080027252 A KR 1020080027252A KR 20080027252 A KR20080027252 A KR 20080027252A KR 20080088422 A KR20080088422 A KR 20080088422A
Authority
KR
South Korea
Prior art keywords
semiconductor device
internal connection
internal
connection terminal
test
Prior art date
Application number
KR1020080027252A
Other languages
English (en)
Other versions
KR100993238B1 (ko
Inventor
신이치로 이케다
Original Assignee
후지쯔 마이크로일렉트로닉스 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 마이크로일렉트로닉스 가부시키가이샤 filed Critical 후지쯔 마이크로일렉트로닉스 가부시키가이샤
Publication of KR20080088422A publication Critical patent/KR20080088422A/ko
Application granted granted Critical
Publication of KR100993238B1 publication Critical patent/KR100993238B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31712—Input or output aspects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/31723—Hardware for routing the test signal within the device under test to the circuits to be tested, e.g. multiplexer for multiple core testing, accessing internal nodes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/317—Testing of digital circuits
    • G01R31/3181—Functional testing
    • G01R31/3185—Reconfiguring for testing, e.g. LSSD, partitioning
    • G01R31/318505—Test of Modular systems, e.g. Wafers, MCM's
    • G01R31/318513—Test of Multi-Chip-Moduls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3011—Impedance

Landscapes

  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

본 발명은 반도체 장치간의 내부 결선의 접속 상태를 보다 고정밀도로 시험하는 것이 가능한 반도체 모듈 및 반도체 장치를 제공하는 것을 목적으로 한다.
시험 대상이 되는 배선의 일단측에 테스트 단자(TT)를 접속하는 스위치 SW11 내지 SW13와, 시험 대상이 되는 배선의 타단측에 접지 전위(VSS)를 부여하는 트랜지스터 M21 내지 M23을 구비한다. 따라서, 시험 대상의 배선의 일단에 전원 전위(VDD)를 부여하고, 시험 대상의 배선의 타단에 접지 전위(VSS)를 부여함으로써, 시험 대상의 배선을 포함하는 전류 경로를 형성할 수 있기 때문에, 오픈 고장을 검출할 수 있다. 또한 시험 대상의 배선에 전원 전위(VDD)를 부여하고, 시험 대상 외의 배선에 접지 전위(VSS)를 부여하면, 시험 대상의 배선과 그 이외의 배선 사이에 있어서의 전위차를 발생시킬 수 있기 때문에, 쇼트 고장을 검출할 수 있다.

Description

반도체 장치 및 반도체 장치 모듈{SEMICONDUCTOR DEVICE AND SEMICONDUCTOR DEVICE MODULE}
본 발명은 반도체 장치 및 반도체 장치 모듈에 관한 것이며, 특히 복수의 반도체 장치가 실장되는 반도체 모듈, 및 이 반도체 장치 모듈에 실장되는 반도체 장치에 있어서, 반도체 장치간의 내부 결선의 접속 상태를 보다 고정밀도로 시험하는 것이 가능한 반도체 장치 및 반도체 장치 모듈에 관한 것이다.
도 9는 특허문헌 1에 있어서의 반도체 장치의 구성을 도시하는 블록 회로도이다. 도 9에 있어서, 101은 베이스가 되는 반도체칩(이하, 마스터칩), 102는 마스터칩(101)에 집적된 내부 회로, 115는 마스터칩(101) 상에 적층된 반도체칩(이하, 슬레이브칩), 116은 슬레이브칩(115)에 집적된 내부 회로, 117∼120은 내부 회로(116)와 마스터칩(101) 상의 내부 회로(102) 사이의 신호를 교환하기 위한 칩간 접속 단자, 121∼124는 칩간 접속 단자(117∼120)에 접속된 다이오드, 125∼128는 마스터칩(101) 상의 내부 회로(102)와 슬레이브칩(115) 상의 내부 회로(116) 사이의 신호를 교환하기 위한 칩간 접속 단자, 133∼136은 칩간 접속 단자(117∼120)와 칩간 접속 단자(125∼128)를 접속하는 와이어이다. 또한 스위치 소자(201∼204)는 각각 칩간 접속 단자(125∼128)와 도통 시험용 단자(137a) 사이에 직렬로 접속되어 있다. 스위치 제어 수단(200)은 도통 시험시에 스위치 소자(201∼204)를 하나씩 도통하도록 제어한다. 선로 스위치 소자(205∼208)는 각각 칩간 접속 단자(125∼128)와 다이오드(129∼132) 사이에 직렬로 접속되어 있다.
이상과 같이 구성된 특허문헌 1의 반도체 장치의 동작을 이하에 설명한다. 미리, 도통 시험용 단자(138a)는 선로 스위치 소자(205∼208)를 비도통 상태로 설정함으로써 다이오드(129∼132)로의 전류 경로를 차단해 둔다. 와이어(133)의 도통 시험을 행하는 경우, 스위치 제어 수단(200)은 스위치(201)만 도통 상태로 하고, 스위치(202∼204)는 비도통 상태로 제어하며, 도통 시험용 단자(137a)에 대하여, (전원 전위(VDD)+다이오드(121)의 임계값 전압(Vt))을 초과하는 전위를 인가하고, 동시에 도통 시험용 단자(137a)에 흐르는 전류를 측정한다. 여기서, 와이어(133)에 고장이 없는 정상 상태인 경우에는 다이오드(121)에 전원 전위(VDD)에 대한 순방향의 전류가 흐르기 때문에, 와이어(133)는 도통하고 있다고 판정할 수 있다. 한편, 전류값이 0인 경우, 와이어(133)가 단선 고장을 일으키고 있는 것을 검출할 수 있다. 이상의 순서를 전체 칩간 접속 단자(125∼128)에 대해서, 1단자씩 실시함으로써 전체 와이어(133∼136)의 단선 고장을 검출할 수 있다.
[특허문헌 1] 일본 특허 공개 제2004-247523호 공보
여기서 통상은, 스위치 소자(201∼208)는 PMOS 트랜지스터를 구비하고 있다. 그러나 도 9의 특허문헌 1의 회로에서는, 도통 시험용 단자(137a)에 대하여, (전원 전위(VDD)+다이오드(121)의 임계값 전압(Vt))을 초과하는 전위를 인가하고 있다. 그렇게 하면 PMOS 트랜지스터에 있어서는, 통상은 기판 바이어스 전위로서 전원 전위(VDD)가 이용되기 때문에, 소스로부터 기판에 누설되는 PN 정션 누설 전류가 발생한다. 이것에 의해 스위치 소자(201∼208)에 있어서 누설 전류가 발생하는 것으로부터, 정확히 오픈 고장 시험을 행할 수 없게 되기 때문에 문제이다. 또한 특허문헌 1에 있어서는, 이 문제점에 대한 구체적인 해결 방법에 대해서는 기재가 없기 때문에 문제이다.
본 발명은 상기 종래 기술의 과제 중 적어도 하나를 해소하기 위해 이루어진 것으로, 복수의 반도체 장치가 실장되는 반도체 모듈, 및 이 반도체 장치 모듈에 실장되는 반도체 장치에 있어서, 반도체 장치간의 내부 결선의 접속 상태를 보다 고정밀도로 시험하는 것이 가능한 반도체 모듈 및 반도체 장치를 제공하는 것을 목적으로 한다.
본 발명에 따른 반도체 모듈에서는 실장되는 복수의 반도체 장치 중으로부터 서로 내부 결선으로 접속된 제1 반도체 장치와 제2 반도체 장치를 선택하고, 내부 결선의 접속 상태를 시험하는 기능을 포함하는 반도체 모듈에 있어서, 제1 반도체 장치는 제2 반도체 장치에 내부 결선을 통해 접속되는 제1 반도체 장치 내부 접속 단자와, 반도체 모듈이 포함하는 단자에 접속되며, 외부 공급 전위가 공급되는 외부 접속 단자와, 제1 반도체 장치 내부 접속 단자 중으로부터 선택된 피시험 제1 반도체 장치 내부 접속 단자를 외부 접속 단자와 접속하는 제1 접속 스위치를 포함하고, 제2 반도체 장치는 제1 반도체 장치에 내부 결선을 통해 접속되는 제2 반도체 장치 내부 접속 단자와, 제1 상태에서는 피시험 제1 반도체 장치 내부 접속 단자와 내부 결선을 통해 접속되는 피시험 제2 반도체 장치 내부 접속 단자에 기준 전위를 공급하며, 제2 상태에서는 피시험 제2 반도체 장치 내부 접속 단자 이외의 모든 제2 반도체 장치 내부 접속 단자에 기준 전위를 공급하는 제2 접속 스위치를 포함하는 것을 특징으로 한다.
반도체 모듈에는 복수의 반도체 장치가 실장된다. 본 발명에 따른 반도체 모듈로서는, 예컨대 시스템 인 패키지(System in Package) 등을 들 수 있다. 반도체 모듈은 그 내부에 실장되는 반도체 장치를 반도체 모듈의 외부와 접속하기 위한 단자를 포함하고 있다. 그리고 반도체 모듈이 완성된 후에, 내부 결선의 접속 상태의 시험이 행해진다. 시험시에는 서로 접속된 제1 반도체 장치와 제2 반도체 장치가 복수의 반도체 장치 중으로부터 시험 대상으로서 선택된다. 그리고 제1 반도체 장치와 제2 반도체 장치를 접속하는 내부 결선에 대하여 시험이 행해진다.
제1 반도체 장치는 제1 반도체 장치 내부 접속 단자, 외부 접속 단자, 제1 접속 스위치를 포함한다. 제1 반도체 장치 내부 접속 단자는 제2 반도체 장치에 내부 결선을 통해 접속된다. 외부 접속 단자는 반도체 모듈의 단자에 접속된다. 그리 고 외부 접속 단자에는 반도체 모듈의 단자를 통해 외부 공급 전위가 공급된다. 제1 접속 스위치는 제1 반도체 장치 내부 접속 단자 중으로부터 시험 대상으로서 선택된 피시험 제1 반도체 장치 내부 접속 단자를 외부 접속 단자와 접속한다.
제2 반도체 장치는 제2 반도체 장치 내부 접속 단자와 제2 접속 스위치를 포함한다. 제2 반도체 장치 내부 접속 단자는 제1 반도체 장치에 내부 결선을 통해 접속된다.
반도체 모듈에 복수의 반도체 장치가 배치되고, 내부 접속 단자를 통해 반도체 장치간의 내부 결선이 됨으로써 반도체 모듈이 완성된다. 그리고 반도체 모듈의 완성 후에, 내부 결선의 오픈/쇼트 고장 시험이 행해진다. 오픈/쇼트 고장 시험은 외부 접속 단자에 접속되는 테스터 등의 측정 장치에 의해, 외부 접속 단자에 흐르는 전류값을 측정함으로써 행해진다.
제1 상태에서는, 제2 접속 스위치는 피시험 제1 반도체 장치 내부 접속 단자와 내부 결선을 통해 접속되는 피시험 제2 반도체 장치 내부 접속 단자에 대하여 기준 전위를 공급한다. 그렇게 하면 외부 접속 단자로부터, 피시험 제1 반도체 장치 내부 접속 단자, 내부 결선, 피시험 제2 반도체 장치 내부 접속 단자를 통해, 기준 전위에 이르는 전류 경로가 형성된다. 따라서 피시험 제1 반도체 장치 내부 접속 단자와 피시험 제2 반도체 장치 내부 접속 단자를 접속하는 내부 결선에 오픈 고장이 발생하지 않는 경우에는, 외부 공급 전위와 기준 전위와의 전위차에 따라서 전류가 흐른다. 그리고 외부 접속 단자에 접속된 측정 장치에 있어서 전류값을 측정함으로써, 오픈 고장의 정도를 나타내는 저항값을 측정하는 것이 가능해진다. 그 리고 저항값을 측정함으로써, 피시험 내부 접속 단자에 접속되는 내부 결선의 오픈 고장의 유무나, 오픈 고장의 정도를 판정할 수 있다.
또한 제2 상태에서는, 제2 접속 스위치는 피시험 제2 반도체 장치 내부 접속 단자 이외의 모든 제2 반도체 장치 내부 접속 단자에 기준 전위를 공급한다. 또한 피시험 제1 반도체 장치 내부 접속 단자나 피시험 제2 반도체 장치 내부 접속 단자에 접속되는 출력 버퍼 등은 모두 하이 임피던스 상태가 된다. 그렇게 하면 피시험 제2 반도체 장치 내부 접속 단자에 접속되는 내부 결선(시험 대상의 내부 결선)에는 외부 공급 전위가 인가된 상태가 된다. 한편 피시험 제2 반도체 장치 내부 접속 단자 이외의 모든 제2 반도체 장치 내부 접속 단자에 접속되는 내부 결선(시험 대상 외의 내부 결선)에는 기준 전위가 인가된 상태가 된다. 따라서 시험 대상인 내부 결선과, 그 외 모든 시험 대상 외의 내부 결선 사이에, 전위차가 설정된다. 그렇게 하면 시험 대상의 내부 결선과, 모든 시험 대상 외의 내부 결선 사이에 쇼트 고장이 발생하지 않는 경우에는 전류 경로가 존재하지 않기 때문에, 전류가 흐르지 않는다. 한편, 시험 대상의 내부 결선과, 시험 대상 외의 내부 결선 중 적어도 어느 하나와의 사이에 쇼트 고장이 발생하고 있는 경우에는 외부 접속 단자로부터, 제1 접속 스위치, 피시험 제1 반도체 장치 내부 접속 단자, 쇼트 고장이 발생하고 있는 내부 결선, 제2 반도체 장치 내부 접속 단자를 통해, 기준 전위에 이르는 전류 경로가 형성되고, 전류가 흐른다.
그리고 외부 접속 단자에 접속된 측정 장치에 있어서 전류값을 측정함으로써, 쇼트 고장의 정도를 나타내는 저항값을 측정하는 것이 가능해진다. 그리고 저 항값을 측정함으로써, 내부 결선의 쇼트 고장의 유무나, 쇼트 고장의 정도를 판정할 수 있다.
여기서 외부 공급 전위의 값은 제1 반도체 장치 및 제2 반도체 장치에 공급되는 하이 레벨 기준 전위부터 로우 레벨 기준 전위까지의 범위 내의 값이 된다. 따라서 제1 접속 스위치 및 제2 접속 스위치에 포함되는 MOS 트랜지스터에 있어서, 소스/드레인과 기판 사이에, PN 정션 누설 전류가 발생하는 전위차가 발생하는 사태를 방지할 수 있다. 이것에 의해, 제1 접속 스위치 및 제2 접속 스위치의 스위칭 동작을 확실하게 행하는 것이 가능해진다. 따라서 불필요한 누설 전류의 발생을 방지함으로써, 오픈/쇼트 고장 시험의 정밀도를 보다 높이는 것이 가능해진다.
또한 오픈/쇼트 고장의 시험시에, 외부 접속 단자에 흐르는 전류의 전류값을 측정함으로써, 오픈/쇼트 고장의 정도를 나타내는 저항값을 측정하는 것이 가능해진다. 그렇게 하면, 고저항 상태이지만 신호를 전파할 수 있는 정도의 오픈 고장이나, 저저항 상태이지만 신호를 전파할 수 있는 정도의 쇼트 고장이 발생한 경우에 있어서도, 이들의 고장을 검출할 수 있다. 따라서 고도의 신뢰성을 요구하는 반도체 모듈의 시험을 행하는 것이 가능해진다. 또한, 번인 시험 등의 스트레스 부여의 전후로 저항값이 변화하는 모습을 측정할 수 있기 때문에, 신뢰성 가속 시험을 행하는 것이 가능해진다. 따라서 반도체 모듈의 신뢰성을 더 높일 수 있다.
또한 상기 목적을 달성하기 위해 본 발명에 따른 반도체 장치에서는, 복수의 반도체 장치가 실장되는 반도체 모듈에 이용되는 반도체 장치에 있어서, 반도체 모듈이 포함하는 단자에 접속되고, 외부 공급 전위가 공급되는 외부 접속 단자와, 반 도체 모듈에 실장되는 다른 반도체 장치와 내부 결선을 통해 접속되는 복수의 내부 접속 단자와, 복수의 내부 접속 단자 중으로부터 선택된 피시험 내부 접속 단자를 외부 접속 단자와 접속하는 제1 접속 스위치와, 피시험 내부 접속 단자 이외의 모든 내부 접속 단자에 기준 전위를 공급하는 제3 접속 스위치를 포함하는 것을 특징으로 하다.
외부 접속 단자는 반도체 모듈의 단자에 접속된다. 그리고 외부 접속 단자에는 반도체 모듈의 단자를 통해 외부 공급 전위가 공급된다. 외부 공급 전위는 기준 전위와는 상이한 전위이다. 또한 기준 전위로서는, 예컨대 접지 전위나 전원 전위 등을 들 수 있다. 내부 접속 단자는 반도체 모듈 내에 실장되는 다른 반도체 장치와 내부 결선을 통해 접속된다. 제1 접속 스위치는 복수의 내부 접속 단자 중으로부터 오픈/쇼트 고장 시험의 대상으로서 선택된 피시험 내부 접속 단자를, 외부 접속 단자와 접속한다. 제3 접속 스위치는 피시험 내부 접속 단자로서 선택되지 않은 내부 접속 단자에 기준 전위를 공급한다.
피시험 내부 접속 단자에 접속되는 출력 버퍼 등은 모두 하이 임피던스 상태가 된다. 또한 피시험 내부 접속 단자에는 외부 접속 단자 및 반도체 모듈의 단자를 통해 외부 공급 전위가 공급된다. 따라서, 피시험 내부 접속 단자에 접속되는 내부 결선(시험 대상의 내부 결선)에는 외부 공급 전위가 인가된 상태가 된다. 한편, 피시험 내부 접속 단자 이외의 모든 내부 접속 단자에 접속되는 내부 결선(시험 대상 외의 내부 결선)에는 기준 전위가 인가된 상태가 된다. 따라서 시험 대상의 내부 결선과, 그 외 모든 시험 대상 외의 내부 결선 사이에, 전위차가 설정된 다.
그렇게 하면 시험 대상인 내부 결선과, 시험 대상 외의 내부 결선 모두와의 사이에 쇼트 고장이 발생하지 않는 경우에는 전류 경로가 존재하지 않기 때문에, 전류가 흐르지 않는다. 한편, 시험 대상인 내부 결선과, 시험 대상 외의 내부 결선 중 적어도 어느 하나와의 사이에 쇼트 고장이 발생하고 있는 경우에는 외부 접속 단자로부터, 제1 접속 스위치, 피시험 내부 접속 단자, 쇼트 고장이 발생하고 있는 내부 결선을 통해, 기준 전위에 이르는 전류 경로가 형성되고, 전류가 흐른다.
그리고 외부 접속 단자에 접속된 측정 장치에 있어서 전류값을 측정함으로써, 쇼트 고장의 정도를 나타내는 저항값을 측정하는 것이 가능해진다. 그리고 저항값을 측정함으로써, 피시험 내부 접속 단자에 접속되는 내부 결선의 쇼트 고장의 유무나, 쇼트 고장의 정도를 판정할 수 있다.
이상으로부터, 본 발명에 따른 반도체 장치에서는 내부 접속 단자를 외부 접속 단자와 접속하는 제1 접속 스위치와, 내부 접속 단자에 기준 전위를 공급하는 제3 접속 스위치를 포함한다. 그렇게 하면 반도체 장치에 포함되는 제1 접속 스위치 및 제3 접속 스위치에 의해, 시험 대상의 배선의 일단에 외부 공급 전위를 부여하고, 시험 대상 외의 배선에 기준 전위를 부여할 수 있다. 따라서 시험 대상의 배선과 그 이외의 배선 사이에 있어서의 전위차를 발생시킬 수 있기 때문에, 피시험 내부 접속 단자에 접속되는 내부 결선마다 쇼트 고장의 유무를 시험하는 것이 가능해진다.
또한 본 발명에 따른 반도체 장치에서는 반도체 장치가 쇼트 고장 시험에 필 요한 회로를 포함하기 때문에, 반도체 장치의 접속 목적지에 있어서는 시험용 스위치 소자 등이 필요 없게 된다. 이것에 의해, 접속 목적지가 시험용 스위치 소자 등을 포함하는지 여부에 상관없이, 쇼트 고장 시험을 행할 수 있기 때문에, 쇼트 고장 시험의 자유도를 높이는 것이 가능해진다. 또한 쇼트 고장 시험용 회로는 반도체 장치측에만 포함되면 되기 때문에, 패키지 전체적으로 회로 규모의 축소화를 도모할 수 있다.
또한 쇼트 고장의 시험시에, 외부 접속 단자에 흐르는 전류의 전류값을 측정함으로써, 쇼트 고장의 정도를 나타내는 저항값을 측정하는 것이 가능해진다. 그렇게 하면 저저항 상태이지만 신호를 전파할 수 있는 정도의 쇼트 고장이 발생한 경우에 있어서도, 이들의 고장을 검출할 수 있다. 따라서 고도의 신뢰성을 필요로 하는 반도체 모듈의 시험을 행하는 것이 가능해진다.
본 발명의 반도체 모듈 및 반도체 장치에 의하면, 반도체 장치간의 내부 결선의 접속 상태를 보다 고정밀도로 시험할 수 있고, 반도체 모듈의 신뢰성을 더 높이는 것이 가능해진다.
본 발명의 멀티칩 모듈(1)에 따른 제1 실시형태를 도 1 내지 도 4를 이용하여 설명한다. 도 1에 제1 실시형태에 따른 멀티칩 모듈(1)의 회로 구성도를 도시한다. 멀티칩 모듈(1)의 예로서는 시스템 인 패키지(System in Package)를 들 수 있다. 멀티칩 모듈(1)은 제1 반도체 장치(10), 제2 반도체 장치(20), 테스트 단 자(TT)를 포함한다.
제1 반도체 장치(10)는 외부 접속 단자(OT1), 내부 접속 단자(IT11 내지 IT13), 스위치(SW11 내지 SW13), 버퍼(B11 내지 B13), 제어 회로(CC1)를 구비한다. 외부 접속 단자(OT1)는 테스트 단자(TT)와 배선(WL0)에 의해 결선된다. 또한 테스트 단자(TT)는 도시되지 않은 외부 측정 장치(테스터 등)에 접속된다. 스위치(SW11)는 노드(N11)를 통해, 버퍼(B11)의 출력 단자 및 내부 접속 단자(IT11)에 공통 접속된다.
제어 회로(CC1)는 플립플롭(FF11 내지 FF13)이 직렬 접속되어 이루어지는 시프트 레지스터다. 플립플롭(FF11)에는 도시되지 않은 내부 회로로부터의 제어 신호(CS1)이 입력된다. 제어 신호(CS1)는 스위치(SW11 내지 SW13)를 제어하는 신호 (test), 버퍼(B11 내지 B13)를 제어하는 신호(dr)로 이루어지는 신호이다. 제어 회로(CC1)의 플립플롭(FF11)으로부터 출력되는 신호(test1)는 스위치(SW11)에 입력되고, 신호(dr11)는 버퍼(B11)에 입력된다. 또한 플립플롭(FF12 및 FF13)의 구성은 플립플롭(FF11)과 같기 때문에, 여기서는 상세한 설명은 생략한다.
제2 반도체 장치(20)는 내부 접속 단자(IT21 내지 IT23), 버퍼(B21 내지 B23), 트랜지스터(M21 내지 M23), 제어 회로(CC2)를 구비한다. 제1 반도체 장치(10)의 내부 접속 단자(IT11 내지 IT13)와, 제2 반도체 장치(20)의 내부 접속 단자(IT21 내지 IT23)은 각각 배선(WL1 내지 WL3)에 의해 결선된다. 또한 내부 접속 단자(IT21 내지 IT23)는 버퍼(B21 내지 B23)에 각각 접속된다. 버퍼(B21)의 입력 단자는 내부 접속 단자(IT21) 및 트랜지스터(M21)의 일단측에 공통 접속된다. 또한 트랜지스터(M21)의 타단측에는 접지 전위(VSS)가 공급된다.
제어 회로(CC2)는 플립플롭(FF21 내지 FF23)이 직렬 접속되어 이루어지는 시프트 레지스터다. 플립플롭(FF21)에는 도시되지 않은 내부 회로로부터의 제어 신호(CS2)가 입력된다. 제어 신호(CS2)는 트랜지스터(M21 내지 M23)를 제어하는 신호(Pd), 버퍼(B21 내지 B23)를 제어하는 신호(dr)로 이루어지는 신호이다. 제어 회로(CC2)의 플립플롭(FF21)으로부터 출력되는 신호(pd21)는 트랜지스터(M21)에 입력되고, 신호(dr21)는 버퍼(B21)에 입력된다. 또한 플립플롭(FF22 및 FF23)의 구성은 플립플롭(FF21)과 같기 때문에, 여기서는 상세한 설명은 생략한다.
도 2의 표를 이용하여, 멀티칩 모듈(1)의 동작을 설명한다. 멀티칩 모듈(1)은 통상의 동작이 행해지는 비시험 모드와, 배선(WL1 내지 WL3)의 오픈 고장을 시험하는 오픈 고장 시험 모드와, 배선(WL1 내지 WL3)의 쇼트 고장을 시험하는 쇼트 고장 시험 모드를 포함한다.
통상 동작시에 있어서는 멀티칩 모듈(1)은 비시험 모드가 된다. 비시험 모드에서는 신호 dr11 내지 dr13=ON이 되어 버퍼 B11 내지 B13은 모두 출력 가능 상태가 되고, 신호 dr21 내지 dr23=ON이 되어 버퍼 B21 내지 B23은 모두 출력 가능 상태가 된다. 또한 도 2에 도시하는 바와 같이, 비시험 모드에 있어서는 신호 test1 내지 test3은 모두 OFF가 되기 때문에, 스위치 SW11 내지 SW13은 비도통 상태가 된다. 또한 도 2에 도시하는 바와 같이, 신호 pd21 내지 pd23은 모두 OFF가 되기 때문에, 트랜지스터 M21 내지 M23은 비도통 상태가 된다. 따라서 제1 반도체 장치(10)의 버퍼 B11 내지 B13와, 제2 반도체 장치(20)의 버퍼 B21 내지 B23이 각각 출력 가능 상태가 된 후에 접속되기 때문에, 통상 동작이 행해진다.
다음에 오픈 고장 시험 및 쇼트 고장 시험시의 동작을 설명한다. 이들의 고장 시험시에는 멀티칩 모듈(1)은 테스터 등의 외부 측정 장치에 세팅되고, 외부 측정 장치로부터의 제어 신호 등에 의해서 시험 모드가 된다. 또한 고장 시험시에는 테스트 단자(TT)에 전원 전위(VDD)가 공급된다. 이 때 테스트 단자(TT)에 공급되는 전원 전위(VDD)는 제1 반도체 장치(10)나 제2 반도체 장치(20)에 공급되는 전원 전위(VDD)와 같아진다. 또한 신호 dr11 내지 dr13=OFF가 되어 버퍼 B11 내지 B13의 출력 단자가 하이 임피던스 상태가 되고, 신호 dr21 내지 dr23=OFF가 되어 버퍼 B21 내지 B23의 출력 단자가 하이 임피던스 상태가 된다.
오픈 고장 시험 모드에 대해서 설명한다. 오픈 고장 시험 모드에서는 배선 WL1 내지 WL3의 오픈 고장의 유무가 순차 시험된다. 우선 배선(WL1)의 오픈 고장 시험에 대해서 설명한다. 도 2의 표에 도시하는 바와 같이, 제어 회로(CC1)의 플립플롭 FF11에 의해서 신호 test1=ON이 출력되기 때문에, 스위치(SW11)가 도통 상태가 되고, 내부 접속 단자 IT11이 외부 접속 단자(OT1)에 접속된다. 또한 제어 회로 (CC2)의 플립플롭(FF21)에 의해 신호 pd21=ON이 출력되기 때문에, 트랜지스터(M21)가 도통 상태가 되고, 내부 접속 단자(IT21)에 접지 전위(VSS)가 공급된다. 따라서 도 1에 도시하는 바와 같이, 테스트 단자(TT)로부터 배선(WL0), 외부 접속 단자(OT1), 스위치(SW11), 내부 접속 단자(IT11), 배선(WL1), 내부 접속 단자(IT21), 트랜지스터(M21)를 경유하여 접지 전위(VSS)에 이르는 전류 경로가 형성된다. 그리고 테스트 단자(TT)로부터 트랜지스터(M21)를 향하는 방향의 전류(I1)가 발생한다.
그리고 테스트 단자(TT)에 접속된 도시하지 않는 측정 장치에 있어서, 전류(I1)의 전류값과 미리 정해지는 소정의 임계 전류값을 비교하여, 오픈 고장의 유무를 판정한다. 전류(I1)의 전류값이 임계 전류값보다 클 때에는 오픈 고장이 발생하지 않는 취지의 판정이 된다. 또한 전류(I1)의 전류값이 임계 전류값보다 작을 때에는 배선 WL1이 단선되기 시작하고, 고저항 상태이지만 신호 전파는 할 수 있는 정도의 오픈 고장이 발생하고 있는 취지의 판정이 된다. 또한 전류 I1이 측정되지 않을 때에는 오픈 고장이 발생하고 있는 취지의 판정이 된다.
또한 배선 WL1의 오픈 고장 시험시에 있어서는 배선 WL2 및 WL3은 전류(I1)의 경로로부터 분리된다. 따라서 배선 WL2 및 WL3에는 어떠한 전위가 부여되어도 좋다. 그렇게 하면 트랜지스터 M22 및 M23은 도통 상태라도 좋고 비도통 상태라도 좋기 때문에, 도 2에 도시하는 바와 같이, 신호 pd22, pd23의 상태는 부정 상태 X여도 좋다.
배선 WL1의 시험이 종료되면, 제어 회로 CC1에 있어서 도 2에 도시하는 바와 같이 출력 신호가 시프트되는 것에 의해, 배선 WL2의 시험에 이행한다. 도 2의 표에 나타내는 바와 같이, 플립플롭 FF12에 의해서 신호 test2=ON이 출력되기 때문에, 스위치 SW12가 도통 상태가 되고, 내부 접속 단자 IT12가 외부 접속 단자(OT1)에 접속된다. 또한 플립플롭 FF22에 의해서 신호 pd22=ON이 출력되기 때문에, 트랜지스터 M22가 도통 상태가 되고, 내부 접속 단자 IT22에 접지 전위(VSS)가 공급된다. 따라서, 테스트 단자(TT)로부터 내부 접속 단자 IT12, 배선 WL2, 내부 접속 단자 IT22를 통해 접지 전위(VSS)까지의 전류 경로가 형성된다. 그리고 전술과 같이, 이 전류 경로를 흐르는 전류값과 임계 전류값이 도시되지 않은 측정 장치에 의해서 비교됨으로써, 오픈 고장의 유무가 판정된다. 또한 배선 WL3의 오픈 고장 시험에 대해서도 배선 WL1의 시험과 같기 때문에, 여기서는 상세한 설명은 생략한다.
다음에 쇼트 고장 시험 모드에 대해서 설명한다. 쇼트 고장 시험 모드에서는 배선 WL1 내지 WL3의 쇼트 고장의 유무가 순차 시험된다. 우선 배선 WL1의 쇼트 고장 시험에 대해서 설명한다. 도 3의 표에 나타내는 바와 같이, 제어 회로 CC1에 의해서 신호 test1=ON, test2=OFF, test3=OFF가 출력된다. 따라서 스위치 SW11이 도통 상태, SW12 및 SW13이 비도통 상태가 되고, 내부 접속 단자 IT11만이 외부 접속 단자(OT1)에 접속된다. 그리고 테스트 단자(TT) 및 내부 접속 단자 IT11을 통해, 외부로부터 배선 WL1에 대하여 전원 전위(VDD)가 인가된다. 또한 제2 반도체 장치(20)에 구비되는 제어 회로 CC2에 의해서, 신호 pd21=OFF, pd22=ON, pd23=ON이 출력된다. 따라서 트랜지스터 M21이 비도통 상태, M22 및 M23이 도통 상태가 된다. 따라서 배선 WL2 및 WL3에 접지 전위(VSS)가 공급된다.
그렇게 하면 배선 WL1에는 전원 전위(VDD)가 공급되고, 배선 WL2 및 WL3에는 접지 전위(VSS)가 공급되기 때문에, 배선 WL1과 배선 WL2 및 WL3 사이에 전위차가 발생한다. 그리고 테스트 단자(TT)에 접속된 도시되지 않은 측정 장치에 있어서 전류값이 측정된다.
도 4에 도시하는 바와 같이, 등가 저항(RS)에서 나타나는 쇼트 고장이 배선 WL1과 WL2 사이에 발생하고 있는 경우에는 테스트 단자(TT)로부터 배선 WL0, 외부 접속 단자(OT1), 스위치 SW11, 내부 접속 단자 IT11, 배선 WL1, 등가 저항(RS), 배 선 WL2, 내부 접속 단자 IT22, 트랜지스터 M22를 경유하여 접지 전위(VSS)까지의 전류 경로가 형성된다. 따라서 테스트 단자(TT)로부터 트랜지스터 M22를 향하는 방향의 전류 I2가 발생한다. 그리고 전류 I2의 전류값이 임계 전류값보다 작을 때에는 배선 WL1과 WL2가 단락되기 시작하지만 신호 전파는 할 수 있는 정도의 쇼트 고장이 발생하고 있는 취지의 판정이 된다. 또한 전류 I2의 전류값이 임계 전류값보다 클 때에는 쇼트 고장이 발생하고 있는 취지의 판정이 된다. 한편, 전류 I2가 측정되지 않을 때에는 쇼트 고장이 발생하지 않는 취지의 판정이 된다.
배선 WL1의 시험이 종료되면, 다음에 제어 회로(CC1, CC2)에 있어서 제어 신호(CS1, CS2)가 각각 시프트됨으로써, 배선 WL2의 쇼트 고장 시험이 행해진다. 도 3의 표에 나타내는 바와 같이, 제어 회로 CC1에 의해서, 신호 test1=OFF, test2=ON, test3=OFF가 출력된다. 따라서 스위치 SW12가 도통 상태, SW11 및 SW13이 비도통 상태가 되고, 내부 접속 단자 IT12만이 외부 접속 단자(OT1)에 접속된다. 또한 제어 회로 CC2에 의해서, 신호 pd21=ON, pd22=OFF, Pd23=ON이 출력된다. 따라서 트랜지스터 M22가 비도통 상태, M21 및 M23이 도통 상태가 된다. 그렇게 하면 배선 WL2에는 전원 전위(VDD)가 공급되고, 배선 WL1 및 WL3에는 접지 전위(VSS)가 공급되기 때문에, 배선 WL2과 배선 WL1 및 WL3 사이에 전위차가 발생한다. 그리고 전술한 바와 같이, 테스트 단자(TT)에 접속된 도시되지 않은 측정 장치에 있어서 전류값이 측정됨으로써, 쇼트 고장의 유무가 판정된다. 또한 배선 WL3의 쇼트 고장 시험에 대해서도 배선 WL1의 시험과 같기 때문에, 여기서는 상세한 설명은 생략한다.
여기서 오픈 고장 시험 모드 및 쇼트 고장 시험 모드에 있어서, 테스트 단자(TT)에 공급되는 전원 전위(VDD)의 값은 제1 반도체 장치(10) 및 제2 반도체 장치(20)에 공급되는 전원 전위(VDD)와 같아진다. 따라서 스위치 SW11 내지 SW13에 구비되는 MOS 트랜지스터나, 트랜지스터 M21 내지 M23에 있어서, 소스/드레인과 기판 사이에 PN 정션 누설 전류가 발생하는 전위차가 발생하는 사태를 방지할 수 있다. 이것에 의해 스위치 SW11 내지 SW13, 및 트랜지스터 M21 내지 M23의 스위치 동작을 확실하게 행하는 것이 가능해진다. 따라서 불필요한 누설 전류의 발생을 방지함으로써, 오픈/쇼트 고장 시험의 정밀도를 보다 높일 수 있다.
이상, 제1 실시형태에서 설명한 멀티칩 모듈(1)에서는 시험 대상이 되는 배선의 일단측에 테스트 단자(TT)를 접속하는 스위치 SW11 내지 SW13와, 시험 대상이 되는 배선의 타단측에 접지 전위(VSS)를 부여하는 트랜지스터 M21 내지 M23을 구비하고 있다. 따라서 시험 대상의 배선의 일단에 전원 전위(VDD)를 부여하고, 시험 대상의 배선의 타단에 접지 전위(VSS)를 부여함으로써, 시험 대상의 배선을 포함하는 전류 경로를 형성할 수 있다. 이것에 의해 오픈 고장을 검출할 수 있다. 한편, 시험 대상의 배선에 전원 전위(VDD)를 부여하고, 시험 대상 외의 배선에 접지 전위(VSS)를 부여하면, 시험 대상의 배선과 그 이외의 배선 사이에 있어서의 전위차를 발생시킬 수 있다. 이것에 의해 쇼트 고장을 검출할 수 있다. 이상으로부터 멀티칩 모듈(1)은 하나의 테스트 단자(TT)에 의해 오픈 고장과 쇼트 고장 양쪽 모두를 시험하는 것이 가능해진다. 따라서 멀티칩 모듈(1)의 단자수 삭감이 가능해지기 때문에, 멀티칩 모듈(1)의 비용 절감화나 사이즈 축소화를 도모하는 것이 가능해진 다.
또한 제1 실시형태에 따른 멀티칩 모듈(1)에서는 고장 시험시에 이용되는 회로의 트랜지스터에 누설 전류가 발생하는 것을 방지함으로써, 보다 고정밀도로 오픈 고장 및 쇼트 고장의 유무를 시험할 수 있다.
또한 외부 접속 단자에 흐르는 전류의 전류값을 측정함으로써, 오픈/쇼트 고장의 정도를 나타내는 저항값을 측정하는 것이 가능해진다. 그렇게 하면, 고저항 상태이지만 신호 전파는 할 수 있는 정도의 오픈 고장이나, 신호 전파는 할 수 있는 정도의 쇼트 고장이 발생한 경우에 있어서도, 이들의 고장을 검출할 수 있다. 따라서 논리 전파할 수 있었는지 할 수 없었는지의 2값에 의한 판정에 비해, 오픈 고장/쇼트 고장 검출의 정밀도를 높일 수 있다. 또한 번인 시험 등의 스트레스 부여의 전후로 저항값이 변화하는 모습을 측정할 수 있기 때문에, 신뢰성 가속 시험을 행하는 것이 가능해진다. 따라서 반도체 모듈의 신뢰성을 더 높일 수 있다. 따라서 차재·의료용 반도체 등 고도의 신뢰성을 요구하는 반도체 모듈의 시험을 행하는 것이 가능해진다.
본 발명의 제1 반도체 장치(10a)에 따른 제2 실시형태를 도 5 및 도 6을 이용하여 설명한다. 도 5에 제2 실시형태에 따른 멀티칩 모듈(1a)의 회로 구성도를 도시한다. 멀티칩 모듈(1a)은 제1 반도체 장치(10a), 제2 반도체 장치(20a), 테스트 단자(TT)를 구비한다. 제1 반도체 장치(10a)는 제1 실시형태의 제1 반도체 장치(10)에 비해 트랜지스터 M11b 내지 M13b를 더 구비한다. 트랜지스터 M11b 내지 M13b는 노드 N11 내지 N13와 접지 전위(VSS) 사이에 접속된다. 그리고 제어 회로 CC1a로부터 출력되는 신호 pd11 내지 pd13이 트랜지스터 M11b 내지 M13b의 게이트 단자에 각각 입력된다.
또한 제2 반도체 장치(20a)는 내부 접속 단자 IT21 내지 IT23, 버퍼 B21 내지 B23을 구비한다. 내부 접속 단자 IT11 내지 IT13와 내부 접속 단자 IT21 내지 IT23은 각각 배선 WL1 내지 WL3에 의해 결선된다. 또한 내부 접속 단자 IT21 내지 IT23은 버퍼 B21 내지 B23에 각각 접속된다. 버퍼 B21 내지 B23에는 신호 dr21 내지 dr23이 각각 입력된다. 또한 그 외의 회로 구성은 제1 실시형태의 멀티칩 모듈(1)과 같기 때문에, 여기서는 상세한 설명은 생략한다.
도 6의 표를 이용하여, 멀티칩 모듈(1a)의 동작을 설명한다. 멀티칩 모듈(1a)은 통상의 동작이 행해지는 비시험 모드와, 배선 WL1 내지 WL3의 쇼트 고장을 시험하는 쇼트 고장 시험 모드를 갖는다.
통상 동작시에 있어서는 멀티칩 모듈(1a)은 비시험 모드가 된다. 비시험 모드에서는 버퍼 B11 내지 B13 및 버퍼 B21 내지 B23은 모두 출력 가능 상태가 된다. 또한 도 6에 도시하는 바와 같이, 비시험 모드에 있어서는 신호 test1 내지 test3은 모두 OFF가 되기 때문에, 스위치 SW11 내지 SW13은 비도통 상태가 된다. 또한 신호 pd11 내지 pd13은 모두 OFF가 되기 때문에, 트랜지스터 M11b 내지 M13b는 비도통 상태가 된다. 따라서 제1 반도체 장치(10a)의 버퍼 B11 내지 B13와, 제2 반도체 장치(20a)의 버퍼 B21 내지 B23이 각각 출력 가능 상태가 된 후에 접속되기 때문에, 통상 동작이 행해진다.
다음에 쇼트 고장 시험시의 동작을 설명한다. 고장 시험시에는 멀티칩 모 듈(1a)은 테스터 등의 외부 측정 장치에 세팅되고, 외부 측정 장치로부터의 제어 신호 등에 의해서 시험 모드가 된다. 또한 신호 dr11 내지 dr13=OFF가 되어 버퍼 B11 내지 B13의 출력 단자는 하이 임피던스 상태가 되고, 신호 dr21 내지 dr23=OFF가 되어 버퍼 B21 내지 B23의 출력 단자가 하이 임피던스 상태가 된다.
배선 WL1의 쇼트 고장 시험에 대해서 설명한다. 도 6의 표에 나타내는 바와 같이, 제어 회로 CC1a에 의해서, 신호 test1=ON, test2=OFF, test3=OFF가 출력된다. 따라서 스위치 SW11이 도통 상태, SW12 및 SW13이 비도통 상태가 되고, 내부 접속 단자 IT11만이 외부 접속 단자(OT1)에 접속된다. 그리고 테스트 단자(TT) 및 내부 접속 단자 IT11을 통해, 외부로부터 배선 WL1에 대하여 전원 전위(VDD)가 인가된다. 또한 제어 회로 CC1a에 의해서, 신호 pd11=OFF, pd12=ON, pd13=ON이 출력된다. 따라서 트랜지스터 M11b가 비도통 상태, M12b 및 M13b가 도통 상태가 된다. 따라서 배선 WL2 및 WL3에 접지 전위(VSS)가 공급된다.
그렇게 하면 배선 WL1에는 전원 전위(VDD)가 공급되고, 배선 WL2 및 WL3에는 접지 전위(VSS)가 공급되기 때문에, 배선 WL1과 배선 WL2 및 WL3 사이에 전위차가 발생한다. 그리고 테스트 단자(TT)에 접속된 도시되지 않은 측정 장치에 있어서 전류값이 측정된다.
도 5에 도시하는 바와 같이, 등가 저항(RS)에서 나타나는 쇼트 고장이 배선 WL1과 WL2 사이에 발생하고 있는 경우에는 테스트 단자(TT)로부터 배선 WL0, 외부 접속 단자(OT1), 스위치 SW11, 내부 접속 단자 IT11, 배선 WL1, 등가 저항(RS), 배선 WL2, 내부 접속 단자 IT12, 트랜지스터 M12b를 경유하여 접지 전위(VSS)까지의 전류 경로가 형성된다. 따라서 테스트 단자(TT)로부터 트랜지스터 M12b를 향하는 방향의 전류 I2a가 발생한다. 그리고 전류 I2a의 전류값이 임계 전류값보다 작을 때에는 배선 WL1과 WL2가 단락되기 시작하지만 신호 전파는 할 수 있는 정도의 쇼트 고장이 발생하고 있는 취지의 판정이 된다. 또한 전류 I2a의 전류값이 임계 전류값보다 클 때에는 쇼트 고장이 발생하고 있는 취지의 판정이 된다. 한편, 전류 I2a가 측정되지 않을 때에는 쇼트 고장이 발생하지 않는 취지의 판정이 된다.
배선 WL1의 시험이 종료되면, 제어 회로 CC1a에 있어서 도 6에 도시하는 바와 같이 출력 신호가 시프트되는 것에 의해, 배선 WL2의 시험에 이행한다. 또한 배선 WL2, WL3의 쇼트 고장 시험에 대해서는 배선 WL1과 같기 때문에, 여기서는 상세한 설명은 생략한다.
이상, 제2 실시형태에서 설명한 멀티칩 모듈(1a)에서는, 내부 접속 단자 IT11 내지 IT13을 외부 접속 단자(OT1)에 접속하는 스위치 SW11 내지 SW13와, 내부 접속 단자 IT11 내지 IT13에 접지 전위(VSS)를 공급하는 트랜지스터 M11b 내지 M13b를 구비한다. 그렇게 하면 제1 반도체 장치(10a)에 구비되는 스위치 SW11 내지 SW13 및 트랜지스터 M11b 내지 M13b에 의해, 시험 대상의 배선에 전원 전위(VDD)를 부여하고, 시험 대상 외의 배선에 접지 전위(VSS)를 부여할 수 있다. 따라서 시험 대상의 배선과 그 이외의 배선 사이에 있어서의 전위차를 발생시킬 수 있기 때문에, 배선 WL1 내지 WL3의 각각마다 쇼트 고장의 유무를 시험하는 것이 가능해진다.
또한 본 발명에 따른 멀티칩 모듈(1a)에서는 제1 반도체 장치(10a)가 쇼트 고장 시험에 필요한 회로(스위치 SW11 내지 SW13, 트랜지스터 M11b 내지 M13b 등) 를 구비하기 때문에, 제1 반도체 장치(10a)의 접속 목적지인 제2 반도체 장치(20a)에 있어서는 시험용 스위치 소자 등이 필요 없게 된다. 이것에 의해, 접속 목적지가 시험용 스위치 소자 등을 구비하는지 여부에 상관없이, 쇼트 고장 시험을 행할 수 있기 때문에, 쇼트 고장 시험의 자유도를 높이는 것이 가능해진다. 또한 쇼트 고장 시험용 회로는 제1 반도체 장치(10a)에만 구비하면 되기 때문에, 멀티칩 모듈(1a) 전체로서 회로 규모의 축소화를 도모할 수 있다.
또한 전류 I2a의 전류값을 측정함으로써, 쇼트 고장의 정도를 나타내는 저항값을 측정하는 것이 가능해진다. 그렇게 하면, 저저항 상태이지만 신호를 전파할 수 있는 정도의 쇼트 고장이 발생한 경우에 있어서도, 이들의 고장을 검출할 수 있다. 따라서 고도의 신뢰성을 요구하는 반도체 모듈의 시험을 행하는 것이 가능해진다.
또한, 본 발명은 상기 실시형태에 한정되는 것이 아니라, 본 발명의 취지를 일탈하지 않는 범위 내에서 여러 가지의 개량, 변형이 가능한 것은 물론이다. 제1 실시형태에 따른 제2 반도체 장치(20)는 내부 접속 단자 IT22에 접지 전위(VSS)를 공급하는 트랜지스터 M22를 구비하는 것으로 하였지만, 이 형태에 한정되지 않는다. 도 7에 도시하는 제2 반도체 장치(20b)와 같이, 내부 접속 단자 IT22에 전원 전위(VDD)를 공급하는 트랜지스터 M32를 더 포함하는 형태로 하여도 좋은 것은 물론이다. 트랜지스터 M32의 게이트에는 플립플롭 FF22b로부터 출력되는 신호 pu22가 입력된다. 또한 그 외의 구성은 제1 실시형태에 따른 제2 반도체 장치(20)와 같기 때문에, 여기서는 상세한 설명은 생략한다.
배선 WL2의 오픈 고장 시험에 대해서 설명한다. 테스트 단자(TT)에는 도시되지 않은 외부 측정 장치에 의해서 접지 전위(VSS)가 공급된다. 제어 회로 CC1의 플립플롭 FF12에 의해서 신호 test2=ON이 출력되기 때문에, 스위치 SW12가 도통 상태가 되고, 내부 접속 단자 IT12가 외부 접속 단자(OT1)에 접속된다. 또한 제어 회로 CC2b의 플립플롭 FF22b에 의해 신호 pu22=ON, pd22=OFF가 출력되기 때문에, 트랜지스터 M32가 도통 상태, 트랜지스터 M22가 비도통 상태가 되고, 내부 접속 단자 IT22에 전원 전위(VDD)가 공급된다. 따라서 도 7에 도시하는 바와 같이, 전원 전위(VDD)로부터 트랜지스터 M32, 내부 접속 단자 IT22, 배선 WL2, 내부 접속 단자 IT12, 스위치 SW12, 외부 접속 단자(OT1), 배선 WL0을 경유하여 테스트 단자(TT)에 이르는 전류 경로가 형성된다. 그리고 오픈 고장이 없는 경우에는 트랜지스터 M32로부터 테스트 단자(TT)를 향하는 방향의 전류 I2b가 발생한다. 도시되지 않은 측정 장치에서는 전류 I2b의 전류값을 임계 전류값과 비교함으로써, 오픈 고장의 유무가 판정된다.
이것에 의해 제2 반도체 장치(20b)에서는 내부 접속 단자 IT22에 대하여, 전원 전위(VDD)와 접지 전위(VSS) 양쪽 모두의 전위를 공급하는 것이 가능해진다. 따라서 시험 대상인 배선 WL2에 흐르는 전류의 방향을 임의로 정할 수 있다. 그렇게 하면 도 7에 도시하는 바와 같이, 신호의 방향(버퍼 B22 내지 B21에)과 전류 I2b의 방향을 일치시키는 것이 가능해지기 때문에, 보다 실사용 조건에 가까운 오픈 고장 시험을 행하는 것이 가능해지고, 시험의 정밀도를 높일 수 있다. 또한 예컨대 전류 경로상에 다이오드 등이 구비되는 경우 등, 전류 방향이 소정의 한 방향으로 정해 지는 전류 경로에 있어서도, 오픈 고장 시험을 행하는 것이 가능해진다. 또한 쇼트 고장 시험에 있어서도, 배선을 흐르는 전류의 방향을 임의로 정하는 것이 가능하고, 시험의 정밀도를 높일 수 있는 것은 물론이다.
또한 도 7에 있어서 제2 반도체 장치(20b)는 고장 시험용의 트랜지스터로서 트랜지스터 M22나 트랜지스터 M32를 별도로 구비하는 것으로 하였지만, 이 형태에 한정되지 않는다. 도 8에 도시하는 바와 같이, 출력 트랜지스터를 고장 시험용의 트랜지스터로서 이용하는 형태로 하여도 좋다. 도 8에 도시하는 제2 반도체 장치(20c)에 구비되는 버퍼 B22c는 출력 트랜지스터(BM22 및 BM32), 셀렉터(25)를 구비한다. 셀렉터(25)에는 제2 반도체 장치(20c)의 입출력 신호 IOD, 신호 pu22, pd22가 입력된다. 또한 셀렉터(25)에는 제2 반도체 장치(20c)의 도시되지 않은 내부 회로로부터 시험 모드 신호(TM)가 입력된다. 그리고 셀렉터(25)로부터 출력되는 신호 SS는 출력 트랜지스터(BM22 및 BM32)의 게이트에 입력된다.
셀렉터(25)는 시험 모드 신호(TM)에 따라서, 비시험 모드와, 오픈/쇼트 고장 시험 모드를 인식한다. 비시험 모드인 취지의 시험 모드 신호(TM)가 입력되는 경우에는 셀렉터(25)는 입출력 신호 IOD를 선택한 후에 신호 SS로서 출력하기 때문에, 제2 반도체 장치(20c)는 통상 동작을 행한다. 한편 오픈/쇼트 고장 시험 모드인 취지의 시험 모드 신호(TM)가 입력되는 경우에는, 셀렉터(25)는 신호 pu22 또는 pd22를 선택한 후에 신호 SS로서 출력한다. 그리고 내부 접속 단자 IT22에 접지 전위(VSS)를 공급하는 경우에는 셀렉터(25)로부터는 하이 레벨의 pd22가 출력되고, 출력 트랜지스터 BM22가 도통, BM32가 비도통 상태가 된다. 한편, 내부 접속 단자 IT22에 전원 전위(VDD)를 공급하는 경우에는 셀렉터(25)로부터는 로우 레벨의 pu22가 출력되고, 출력 트랜지스터 BM22가 비도통, BM32가 도통 상태가 된다.
이것에 의해, 출력 트랜지스터를 고장 시험용 트랜지스터로서 사용함으로써, 내부 접속 단자 IT22에 대하여, 전원 전위(VDD)와 접지 전위(VSS) 중 한쪽 전위를 선택적으로 공급하는 것이 가능해진다. 그리고 출력 트랜지스터는 도통 저항을 작게 하기 위해 사이즈가 큰 트랜지스터가 이용되기 때문에, 이 출력 트랜지스터를 오픈/쇼트 시험시에 이용함으로써 오픈/쇼트 고장의 정도를 나타내는 저항값의 측정을 보다 고정밀도로 행하는 것이 가능해진다. 또한 사이즈가 큰 출력 트랜지스터를 비시험 모드와 오픈/쇼트 고장 시험 모드에서 공용할 수 있기 때문에, 제2 반도체 장치(20c)의 회로 사이즈의 축소화를 도모하는 것이 가능해진다.
또한 본 실시형태에서는 2개의 반도체 장치간의 접속에 대한 오픈/쇼트 고장 시험에 대해서 진술하였지만, 접속되는 반도체 장치의 수는 2개로 한정되지 않는다. 3개 이상의 반도체 장치 사이의 접속에 대해서도 시험을 행할 수 있는 것은 물론이다. 이 경우는 3개 이상의 반도체 장치를 서로 접속하는 배선의 하나하나에 착안하여, 이 배선에 순차 오픈/쇼트 고장 시험을 행하면 좋다.
또한 제2 반도체 장치(20)는 제어 회로 CC2를 구비하는 것으로 하였지만, 이 형태에 한정되지 않는다. 제어 회로 CC1로부터 신호 pd21 내지 pd23, 신호 dr21 내지 dr23을 출력하는 형태로 하여도 좋다. 이것에 의해, 제2 반도체 장치(20)의 회로 구성을 보다 간략화하는 것이 가능해진다.
또한 배선은 배선 WL1 내지 WL3의 3개로 하였지만, 이 형태에 한정되지 않는 다. 본 발명의 원리는 오픈 고장 시험시에는 시험 대상의 배선의 일단과 타단에 상이한 전위를 부여하고, 쇼트 고장 시험시에는 시험 대상의 배선과 시험 대상 외의 배선에 상이한 전위를 부여하는 것에 있다. 따라서 4개 이상이어도 본 발명의 원리를 적용할 수 있는 것은 물론이다.
또한, 내부 접속 단자 IT11 내지 IT13은 제1 반도체 장치 내부 접속 단자의 일례, 전원 전위(VDD)는 외부 공급 전위의 일례, 스위치 SW11 내지 SW13은 제1 접속 스위치의 일례, 내부 접속 단자 IT21 내지 IT23은 제2 반도체 장치 내부 접속 단자의 일례, 접지 전위(VSS)는 기준 전위의 일례, 트랜지스터 M21 내지 M23은 제2 접속 스위치의 일례, 트랜지스터 M32는 하이 레벨 접속 스위치의 일례, 트랜지스터 M22는 로우 레벨 접속 스위치의 일례, 제어 회로 CC1은 제1 제어 회로의 일례, 제어 회로 CC2는 제2 제어 회로의 일례, 셀렉터(25)는 셀렉터 회로의 각각 일례이다.
여기서, 본 발명의 기술 사상에 의해, 배경기술에 있어서의 과제를 해결하기 위한 수단을 이하에 열기한다.
(부기1) 실장되는 복수의 반도체 장치 중으로부터 서로 내부 결선으로 접속된 제1 반도체 장치와 제2 반도체 장치를 선택하고, 상기 내부 결선의 접속 상태를 시험하는 기능을 포함하는 반도체 모듈에 있어서,
상기 제1 반도체 장치는
상기 제2 반도체 장치에 상기 내부 결선을 통해 접속되는 제1 반도체 장치 내부 접속 단자와,
상기 반도체 모듈이 포함하는 단자에 접속되며, 외부 공급 전위가 공급되는 외부 접속 단자와,
상기 제1 반도체 장치 내부 접속 단자 중으로부터 선택된 피시험 제1 반도체 장치 내부 접속 단자를 상기 외부 접속 단자와 접속하는 제1 접속 스위치를 포함하고,
상기 제2 반도체 장치는
상기 제1 반도체 장치에 상기 내부 결선을 통해 접속되는 제2 반도체 장치 내부 접속 단자와,
제1 상태에서는 상기 피시험 제1 반도체 장치 내부 접속 단자와 상기 내부 결선을 통해 접속되는 피시험 제2 반도체 장치 내부 접속 단자에 기준 전위를 공급하며, 제2 상태에서는 상기 피시험 제2 반도체 장치 내부 접속 단자 이외의 모든 상기 제2 반도체 장치 내부 접속 단자에 기준 전위를 공급하는 제2 접속 스위치를 포함하는 것을 특징으로 하는 반도체 모듈.
(부기2) 상기 제2 접속 스위치는
상기 내부 접속 단자를 하이 레벨 기준 전위에 접속하는 하이 레벨 접속 스위치와,
상기 내부 접속 단자를 로우 레벨 기준 전위에 접속하는 로우 레벨 접속 스위치를 포함하는 것을 특징으로 부기 1에 기재한 반도체 모듈.
(부기3) 상기 제1 접속 스위치, 상기 제1 반도체 장치 내부 접속 단자의 각각에 대응하여 포함되고,
상기 제1 반도체 장치는, 상기 제1 접속 스위치를 순차 선택하여 도통 상태 로 하는 제1 제어 회로를 포함하는 것을 특징으로 하는 부기 1에 기재한 반도체 모듈.
(부기4) 상기 제2 접속 스위치는, 상기 제2 반도체 장치 내부 접속 단자의 각각에 대응하여 포함되고,
상기 제2 반도체 장치는
상기 제1 상태에서는 상기 피시험 내부 접속 단자와 상기 내부 결선을 통해 접속되는 상기 제2 반도체 장치 내부 접속 단자에 접속되는 상기 제2 접속 스위치를 도통 상태로 하며, 상기 제2 상태에서는 상기 피시험 내부 접속 단자와 상기 내부 결선을 통해 접속되는 상기 제2 반도체 장치 내부 접속 단자 이외의 모든 상기 제2 반도체 장치 내부 접속 단자에 접속되는 상기 제2 접속 스위치를 도통 상태로 하는 제2 제어 회로를 포함하는 것을 특징으로 하는 부기 1에 기재한 반도체 모듈.
(부기5) 상기 제2 접속 스위치는, 상기 제2 반도체 장치 내부 접속 단자의 각각에 접속되는 출력 트랜지스터이고,
상기 제2 반도체 장치는, 상기 제2 제어 회로의 출력과 상기 제2 반도체 장치의 내부 회로로부터의 출력이 입력되며, 출력이 상기 출력 트랜지스터에 입력되는 셀렉터 회로를 포함하는 것을 특징으로 하는 부기 4에 기재한 반도체 모듈.
(부기6) 상기 제1 제어 회로는, 상기 제1 반도체 장치 내부 접속 단자에 접속되는 모든 출력 버퍼를 하이 임피던스 상태로 하는 것을 특징으로 하는 부기 3에 기재한 반도체 모듈.
(부기7) 상기 제2 제어 회로는, 상기 제2 반도체 장치 내부 접속 단자에 접 속되는 모든 출력 버퍼를 하이 임피던스 상태로 하는 것을 특징으로 하는 부기 4에 기재한 반도체 모듈.
(부기 8) 복수의 반도체 장치가 실장되는 반도체 모듈에 이용되는 반도체 장치에 있어서,
상기 반도체 모듈이 포함하는 단자에 접속되고, 외부 공급 전위가 공급되는 외부 접속 단자와,
상기 반도체 모듈에 실장되는 다른 반도체 장치와 내부 결선을 통해 접속되는 복수의 내부 접속 단자와,
복수의 상기 내부 접속 단자 중으로부터 선택된 피시험 내부 접속 단자를 상기 외부 접속 단자와 접속하는 제1 접속 스위치와,
상기 피시험 내부 접속 단자 이외의 모든 상기 내부 접속 단자에 기준 전위를 공급하는 제3 접속 스위치를 포함하는 것을 특징으로 하는 반도체 장치.
(부기9) 상기 제3 접속 스위치는
상기 내부 접속 단자를 하이 레벨 기준 전위에 접속하는 하이 레벨 접속 스위치와,
상기 내부 접속 단자를 로우 레벨 기준 전위에 접속하는 로우 레벨 접속 스위치를 포함하는 것을 특징으로 부기 8에 기재한 반도체 장치.
(부기10) 상기 제1 접속 스위치는, 상기 내부 접속 단자의 각각에 대응하여 포함되고,
이 제1 접속 스위치를 순차 선택하여 도통 상태로 하는 제1 제어 회로를 포 함하는 것을 특징으로 하는 반도체 장치.
(부기11) 상기 제3 접속 스위치는, 상기 내부 접속 단자의 각각에 접속되는 출력 트랜지스터이고,
상기 제1 제어 회로의 출력과 상기 반도체 장치의 내부 회로로부터의 출력이 입력되며, 출력이 상기 출력 트랜지스터에 입력되는 셀렉터 회로를 포함하는 것을 특징으로 하는 부기 10에 기재한 반도체 장치.
(부기12) 상기 제1 제어 회로는, 상기 내부 접속 단자에 접속되는 모든 출력 버퍼 임피던스 상태로 하는 것을 특징으로 하는 부기 10에 기재한 반도체 장치.
(부기13) 실장되는 복수의 반도체 장치 중으로부터 서로 내부 결선으로 접속된 제1 반도체 장치와 제2 반도체 장치를 선택하고, 상기 내부 결선의 접속 상태를 시험하는 반도체 모듈의 시험 방법에 있어서,
상기 제1 반도체 장치는
상기 제2 반도체 장치에 상기 내부 결선을 통해 접속되는 제1 반도체 장치 내부 접속 단자와,
상기 반도체 모듈이 포함하는 단자에 접속되며, 외부 공급 전위가 공급되는 외부 접속 단자를 포함하고,
상기 제2 반도체 장치는,
상기 제1 반도체 장치에 상기 내부 결선을 통해 접속되는 제2 반도체 장치 내부 접속 단자를 포함하며,
상기 제1 반도체 장치 내부 접속 단자 중으로부터 선택된 피시험 제1 반도체 장치 내부 접속 단자를 상기 외부 접속 단자와 접속하는 단계와,
제1 상태에서는 상기 피시험 제1 반도체 장치 내부 접속 단자와 상기 내부 결선을 통해 접속되는 피시험 제2 반도체 장치 내부 접속 단자에 기준 전위를 공급하고, 제2 상태에서는 상기 피시험 제2 반도체 장치 내부 접속 단자 이외의 모든 상기 제2 반도체 장치 내부 접속 단자에 기준 전위를 공급하는 단계를 포함하는 것을 특징으로 하는 반도체 모듈의 시험 방법.
(부기14) 복수의 반도체 장치가 실장되는 반도체 모듈에 이용되는 반도체 장치의 시험 방법에 있어서,
상기 반도체 장치는
상기 반도체 모듈이 포함하는 단자에 접속되고, 외부 공급 전위가 공급되는 외부 접속 단자와,
상기 반도체 모듈에 실장되는 다른 반도체 장치와 내부 결선을 통해 접속되는 복수의 내부 접속 단자를 포함하며,
복수의 상기 내부 접속 단자 중으로부터 선택된 피시험 내부 접속 단자를 상기 외부 접속 단자와 접속하는 단계와,
상기 피시험 내부 접속 단자 이외의 모든 상기 내부 접속 단자에 기준 전위를 공급하는 단계를 포함하는 것을 특징으로 하는 반도체 장치의 시험 방법.
도 1은 제1 실시형태에 따른 멀티칩 모듈(1)의 회로 구성도
도 2는 제1 실시형태의 오픈 고장 시험 모드의 동작을 설명하는 표
도 3은 제1 실시형태의 쇼트 고장 시험 모드의 동작을 설명하는 표
도 4는 쇼트 고장시의 전류 경로를 도시한 도면
도 5는 제2 실시형태에 따른 멀티칩 모듈(1a)의 회로 구성도
도 6은 제2 실시형태의 쇼트 고장 시험 모드의 동작을 설명하는 표
도 7은 제2 반도체 장치(20b)의 회로 구성도
도 8은 제2 반도체 장치(20c)의 회로 구성도
도 9는 특허문헌 1에 있어서의 반도체 장치의 구성을 도시하는 블록 회로도
[부호의 설명]
1, 1a: 멀티칩 모듈
10, 10a: 제1 반도체 장치
20 내지 20c: 제2 반도체 장치
25: 셀렉터
B11 내지 B13, B21 내지 B23: 버퍼
BM22 및 BM32: 출력 트랜지스터
CC1, CC2: 제어 회로
FF11 내지 FF13, FF21 내지 FF23: 플립플롭
I1, I2, I2a: 전류
IT11 내지 IT13, IT21 내지 IT23: 내부 접속 단자
M11b 내지 M13b: 트랜지스터
M21 내지 M23: 트랜지스터
OT1: 외부 접속 단자
RS: 등가 저항
SW11 내지 SW13: 스위치
TT: 테스트 단자
VDD: 전원 전위
VSS: 접지 전위
WL1 내지 WL3: 배선

Claims (10)

  1. 실장되는 복수의 반도체 장치 중에서 서로 내부 결선으로 접속된 제1 반도체 장치와 제2 반도체 장치를 선택하고, 상기 내부 결선의 접속 상태를 시험하는 기능을 포함하는 반도체 모듈에 있어서,
    상기 제1 반도체 장치는,
    상기 제2 반도체 장치에 상기 내부 결선을 통해 접속되는 제1 반도체 장치 내부 접속 단자와,
    상기 반도체 모듈이 포함하는 단자에 접속되며, 외부 공급 전위가 공급되는 외부 접속 단자와,
    상기 제1 반도체 장치 내부 접속 단자 중에서 선택된 피시험 제1 반도체 장치 내부 접속 단자를 상기 외부 접속 단자에 접속하는 제1 접속 스위치를 포함하고,
    상기 제2 반도체 장치는,
    상기 제1 반도체 장치에 상기 내부 결선을 통해 접속되는 제2 반도체 장치 내부 접속 단자와,
    제1 상태에서는 상기 피시험 제1 반도체 장치 내부 접속 단자에 상기 내부 결선을 통해 접속되는 피시험 제2 반도체 장치 내부 접속 단자에 기준 전위를 공급하며, 제2 상태에서는 상기 피시험 제2 반도체 장치 내부 접속 단자 이외의 모든 상기 제2 반도체 장치 내부 접속 단자에 기준 전위를 공급하는 제2 접속 스위치를 포함하는 것을 특징으로 하는 반도체 모듈.
  2. 제1항에 있어서, 상기 제2 접속 스위치는,
    상기 내부 접속 단자를 하이 레벨 기준 전위에 접속하는 하이 레벨 접속 스위치와,
    상기 내부 접속 단자를 로우 레벨 기준 전위에 접속하는 로우 레벨 접속 스위치를 포함하는 것을 특징으로 하는 반도체 모듈.
  3. 제1항에 있어서, 상기 제1 접속 스위치는, 상기 제1 반도체 장치 내부 접속 단자의 각각에 대응하여 포함되고,
    상기 제1 반도체 장치는, 상기 제1 접속 스위치를 순차 선택하여 도통 상태로 하는 제1 제어 회로를 포함하는 것을 특징으로 하는 반도체 모듈.
  4. 제1항에 있어서, 상기 제2 접속 스위치는, 상기 제2 반도체 장치 내부 접속 단자의 각각에 대응하여 포함되고,
    상기 제2 반도체 장치는,
    상기 제1 상태에서는 상기 피시험 내부 접속 단자에 상기 내부 결선을 통해 접속되는 상기 제2 반도체 장치 내부 접속 단자에 접속되는 상기 제2 접속 스위치를 도통 상태로 하며, 상기 제2 상태에서는 상기 피시험 내부 접속 단자에 상기 내부 결선을 통해 접속되는 상기 제2 반도체 장치 내부 접속 단자 이외의 모든 상기 제2 반도체 장치 내부 접속 단자에 접속되는 상기 제2 접속 스위치를 도통 상태로 하는 제2 제어 회로를 포함하는 것을 특징으로 하는 반도체 모듈.
  5. 제4항에 있어서, 상기 제2 접속 스위치는, 상기 제2 반도체 장치 내부 접속 단자의 각각에 접속되는 출력 트랜지스터이고,
    상기 제2 반도체 장치는, 상기 제2 제어 회로의 출력과 상기 제2 반도체 장치의 내부 회로로부터의 출력이 입력되며, 출력이 상기 출력 트랜지스터에 입력되는 셀렉터 회로를 포함하는 것을 특징으로 하는 반도체 모듈.
  6. 복수의 반도체 장치가 실장되는 반도체 모듈에 이용되는 반도체 장치에 있어서,
    상기 반도체 모듈이 포함하는 단자에 접속되고, 외부 공급 전위가 공급되는 외부 접속 단자와,
    상기 반도체 모듈에 실장되는 다른 반도체 장치와 내부 결선을 통해 접속되는 복수의 내부 접속 단자와,
    복수의 상기 내부 접속 단자 중에서 선택된 피시험 내부 접속 단자를 상기 외부 접속 단자와 접속하는 제1 접속 스위치와,
    상기 피시험 내부 접속 단자 이외의 모든 상기 내부 접속 단자에 기준 전위를 공급하는 제3 접속 스위치
    를 포함하는 것을 특징으로 하는 반도체 장치.
  7. 제6항에 있어서, 상기 제3 접속 스위치는,
    상기 내부 접속 단자를 하이 레벨 기준 전위에 접속하는 하이 레벨 접속 스위치와,
    상기 내부 접속 단자를 로우 레벨 기준 전위에 접속하는 로우 레벨 접속 스위치를 포함하는 것을 특징으로 하는 반도체 장치.
  8. 제6항에 있어서, 상기 제1 접속 스위치는, 상기 내부 접속 단자의 각각에 대응하여 포함되고,
    상기 제1 접속 스위치를 순차 선택하여 도통 상태로 하는 제1 제어 회로를 포함하는 것을 특징으로 하는 반도체 장치.
  9. 제8항에 있어서, 상기 제3 접속 스위치는, 상기 내부 접속 단자의 각각에 접속되는 출력 트랜지스터이고,
    상기 제1 제어 회로의 출력과 상기 반도체 장치의 내부 회로로부터의 출력이 입력되며, 출력이 상기 출력 트랜지스터에 입력되는 셀렉터 회로를 포함하는 것을 특징으로 하는 반도체 장치.
  10. 실장되는 복수의 반도체 장치 중에서 서로 내부 결선으로 접속된 제1 반도체 장치와 제2 반도체 장치를 선택하고, 상기 내부 결선의 접속 상태를 시험하는 반도 체 모듈의 시험 방법에 있어서,
    상기 제1 반도체 장치는,
    상기 제2 반도체 장치에 상기 내부 결선을 통해 접속되는 제1 반도체 장치 내부 접속 단자와,
    상기 반도체 모듈이 포함하는 단자에 접속되며, 외부 공급 전위가 공급되는 외부 접속 단자를 포함하고,
    상기 제2 반도체 장치는,
    상기 제1 반도체 장치에 상기 내부 결선을 통해 접속되는 제2 반도체 장치 내부 접속 단자를 포함하며,
    상기 제1 반도체 장치 내부 접속 단자 중에서 선택된 피시험 제1 반도체 장치 내부 접속 단자를 상기 외부 접속 단자와 접속하는 단계와,
    제1 상태에서는 상기 피시험 제1 반도체 장치 내부 접속 단자에 상기 내부 결선을 통해 접속되는 피시험 제2 반도체 장치 내부 접속 단자에 기준 전위를 공급하고, 제2 상태에서는 상기 피시험 제2 반도체 장치 내부 접속 단자 이외의 모든 상기 제2 반도체 장치 내부 접속 단자에 기준 전위를 공급하는 단계
    를 포함하는 것을 특징으로 하는 반도체 모듈의 시험 방법.
KR1020080027252A 2007-03-29 2008-03-25 반도체 장치 및 반도체 장치 모듈 KR100993238B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-00088453 2007-03-29
JP2007088453A JP2008249388A (ja) 2007-03-29 2007-03-29 半導体装置および半導体装置モジュール

Publications (2)

Publication Number Publication Date
KR20080088422A true KR20080088422A (ko) 2008-10-02
KR100993238B1 KR100993238B1 (ko) 2010-11-10

Family

ID=39793188

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080027252A KR100993238B1 (ko) 2007-03-29 2008-03-25 반도체 장치 및 반도체 장치 모듈

Country Status (4)

Country Link
US (1) US7859284B2 (ko)
JP (1) JP2008249388A (ko)
KR (1) KR100993238B1 (ko)
TW (1) TWI371591B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5098644B2 (ja) * 2005-08-23 2012-12-12 日本電気株式会社 半導体装置、および半導体チップ
US8330477B1 (en) 2008-01-17 2012-12-11 Marvell International Ltd. Test engine for integrated circuit chip testing
JP2010062266A (ja) * 2008-09-02 2010-03-18 Rohm Co Ltd 半導体モジュール
JP5497311B2 (ja) * 2009-03-11 2014-05-21 京セラディスプレイ株式会社 抵抗測定機能付ｉｃ、ｉｃ搭載パネルおよび抵抗測定方法
JP5325650B2 (ja) * 2009-05-11 2013-10-23 ルネサスエレクトロニクス株式会社 半導体チップ
JP5707802B2 (ja) * 2010-09-14 2015-04-30 株式会社リコー 画像形成装置
TW201221981A (en) * 2010-11-24 2012-06-01 Inventec Corp Multi-chip testing system and testing method thereof
JP2013145164A (ja) * 2012-01-13 2013-07-25 Denso Corp 半導体装置
US9423444B2 (en) 2013-07-29 2016-08-23 Biosense Webster (Israel), Ltd. Identifying defective electrical cables
JP6428210B2 (ja) * 2014-12-02 2018-11-28 富士通株式会社 半導体装置および半導体装置の試験方法
ITUA20163209A1 (it) * 2016-05-06 2017-11-06 St Microelectronics Srl Dispositivo di misura di corrente in un carico induttivo
JP6846225B2 (ja) 2017-02-06 2021-03-24 ラピスセミコンダクタ株式会社 検査回路、半導体記憶素子、半導体装置、および接続検査方法
KR102242257B1 (ko) * 2020-12-09 2021-04-20 (주)에이블리 반도체검사장비 디바이스 인터페이스 보드 및 그 운용방법

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0798359A (ja) * 1993-09-30 1995-04-11 Nec Corp 半導体装置
JP3938617B2 (ja) * 1997-09-09 2007-06-27 富士通株式会社 半導体装置及び半導体システム
JP2001004709A (ja) * 1999-06-17 2001-01-12 Rohm Co Ltd 複合基板体およびその検査方法
JP2003185710A (ja) 2001-10-03 2003-07-03 Matsushita Electric Ind Co Ltd マルチチップモジュール、半導体チップ及びマルチチップモジュールのチップ間接続テスト方法
JP3963259B2 (ja) 2002-03-15 2007-08-22 スパンション インク 半導体装置
JP4262996B2 (ja) 2003-02-14 2009-05-13 パナソニック株式会社 半導体装置
JP4215023B2 (ja) * 2005-04-13 2009-01-28 ソニー株式会社 複数の半導体集積回路を備えた半導体装置及び半導体集積回路間の接続状態の検査方法
JP2008210487A (ja) * 2007-02-28 2008-09-11 Fujitsu Ltd Ｄｄｒ−ｓｄｒａｍインターフェース回路、その試験方法、およびその試験システム
JP2009237678A (ja) * 2008-03-26 2009-10-15 Fujitsu Microelectronics Ltd メモリコントローラデバイス、メモリコントローラデバイスの制御方法およびデータ受信デバイス

Also Published As

Publication number Publication date
TW200839272A (en) 2008-10-01
TWI371591B (en) 2012-09-01
US20080238469A1 (en) 2008-10-02
US7859284B2 (en) 2010-12-28
KR100993238B1 (ko) 2010-11-10
JP2008249388A (ja) 2008-10-16

Similar Documents

Publication Publication Date Title
KR100993238B1 (ko) 반도체 장치 및 반도체 장치 모듈
US7609082B2 (en) System for measuring signal path resistance for an integrated circuit tester interconnect structure
KR101822980B1 (ko) 웨이퍼 레벨 컨택터
CN101796424B (zh) 具有减小的电流泄漏的半导体器件测试系统
CN108572310B (zh) 电路测试方法
KR19990082339A (ko) 집적된 회로 장치 시험용 어셈블리 및 방법
US9933475B2 (en) Semiconductor device and multi-chip module
US8704541B2 (en) Test method of driving apparatus and circuit testing interface thereof
KR20070109434A (ko) 반도체 칩의 오픈 테스트(ｏｐｅｎ ｔｅｓｔ) 및 쇼트테스트(ｓｈｏｒｔ ｔｅｓｔ) 방법 및 반도체 테스트시스템
WO2007097053A1 (ja) 半導体集積回路とその検査方法
US20120161808A1 (en) Methods and Systems to Measure a Signal on an Integrated Circuit Die
US10048306B1 (en) Methods and apparatus for automated integrated circuit package testing
US8593166B2 (en) Semiconductor wafer, semiconductor circuit, substrate for testing and test system
KR101274208B1 (ko) 접촉 불량 검출회로를 구비하는 반도체 장치
TW201510544A (zh) 測試系統以及半導體元件
EP3290934B1 (en) Scan circuitry with iddq verification
KR100369022B1 (ko) 자기 테스트 장치를 갖춘 집적 회로
US7106083B2 (en) Testing system and testing method for DUTs
JP2011158347A (ja) 半導体装置および検査システム
JP2014202634A (ja) 電子回路の双方向信号線の電気検査法
JP2010249689A (ja) 配線故障検査装置及び方法
JP2012083262A (ja) 試験装置および試験方法
CN211905585U (zh) 开尔文检测电路和芯片测试系统
US7705620B2 (en) Measuring and identifying analog characteristics of a microelectronic component at a wafer level and a platform level
JPH07109844B2 (ja) 半導体集積回路

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131022

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141021

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151016

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161019

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171018

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee