KR20080085734A - 수지 밀봉 방법, 수지 밀봉용 금형 및 수지 밀봉 장치 - Google Patents

수지 밀봉 방법, 수지 밀봉용 금형 및 수지 밀봉 장치 Download PDF

Info

Publication number
KR20080085734A
KR20080085734A KR1020080024802A KR20080024802A KR20080085734A KR 20080085734 A KR20080085734 A KR 20080085734A KR 1020080024802 A KR1020080024802 A KR 1020080024802A KR 20080024802 A KR20080024802 A KR 20080024802A KR 20080085734 A KR20080085734 A KR 20080085734A
Authority
KR
South Korea
Prior art keywords
mold
resin
die
runner
sealing
Prior art date
Application number
KR1020080024802A
Other languages
English (en)
Other versions
KR100973000B1 (ko
Inventor
다카오 니시무라
가즈나리 고사카이
Original Assignee
후지쯔 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후지쯔 가부시끼가이샤 filed Critical 후지쯔 가부시끼가이샤
Publication of KR20080085734A publication Critical patent/KR20080085734A/ko
Application granted granted Critical
Publication of KR100973000B1 publication Critical patent/KR100973000B1/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/14—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles
    • B29C45/14639—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components
    • B29C45/14655—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor incorporating preformed parts or layers, e.g. injection moulding around inserts or for coating articles for obtaining an insulating effect, e.g. for electrical components connected to or mounted on a carrier, e.g. lead frame
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/02—Transfer moulding, i.e. transferring the required volume of moulding material by a plunger from a "shot" cavity into a mould cavity
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/17—Component parts, details or accessories; Auxiliary operations
    • B29C45/26—Moulds
    • B29C45/32—Moulds having several axially spaced mould cavities, i.e. for making several separated articles
    • B29C45/322—Runner systems for distributing the moulding material to the stacked mould cavities
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/17—Component parts, details or accessories; Auxiliary operations
    • B29C45/40—Removing or ejecting moulded articles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B29—WORKING OF PLASTICS; WORKING OF SUBSTANCES IN A PLASTIC STATE IN GENERAL
    • B29C—SHAPING OR JOINING OF PLASTICS; SHAPING OF MATERIAL IN A PLASTIC STATE, NOT OTHERWISE PROVIDED FOR; AFTER-TREATMENT OF THE SHAPED PRODUCTS, e.g. REPAIRING
    • B29C45/00—Injection moulding, i.e. forcing the required volume of moulding material through a nozzle into a closed mould; Apparatus therefor
    • B29C45/17—Component parts, details or accessories; Auxiliary operations
    • B29C45/26—Moulds
    • B29C45/27—Sprue channels ; Runner channels or runner nozzles
    • B29C45/2701—Details not specific to hot or cold runner channels
    • B29C45/2708—Gates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Mechanical Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Moulds For Moulding Plastics Or The Like (AREA)
  • Injection Moulding Of Plastics Or The Like (AREA)

Abstract

본 발명의 수지 밀봉 방법은, 설비 코스트의 상승을 초래하지 않고, 수지 밀봉 공정에서 생산 효율을 향상시킬 수 있고 또한, 시트 부재의 한 면 또는 양면을 수지 밀봉할 수 있는 전자 부품의 수지 밀봉 방법, 금형 및 수지 밀봉 장치를 제공하는 것을 목적으로 한다.
수지 밀봉 방법은, 캐비티부(8, 9) 내에 피수지 밀봉물이 수용되어 이루어지는 중간 금형(3, 4)을 상금형(1)과 하금형(2)의 사이에 배치하고, 해당 중간 금형(3, 4)의 상기 캐비티부(8, 9) 내에 밀봉용 수지를 도입하는 동시에, 해당 중간 금형(3, 4)의 상기 캐비티부(8, 9)의 근방에 설치되는 한편 해당 중간 금형(8, 9)의 두께 방향으로 관통하는 러너(24, 27)를 통하여 해당 중간 금형(3, 4)의 다른 쪽의 주면측에 대해 밀봉용 수지를 도입하는 것을 특징으로 한다.
Figure P1020080024802
수지 밀봉, 상금형, 하금형, 중간 금형, 배선 기판

Description

수지 밀봉 방법, 수지 밀봉용 금형 및 수지 밀봉 장치{RESIN SEALING NETHOD, MOLD FOR RESIN SEALING, AND RESIN SEALING APPARATUS}
본 발명은 전자 부품의 수지 밀봉 방법, 수지 밀봉용 금형 및 수지 밀봉 장치에 관한 것으로서, 보다 구체적으로는 반도체 소자 등의 전자 부품을 탑재한 배선 기판 혹은 리드 프레임 등의 시트 부재의 한 면 또는 양면을 용융 수지로 밀봉하는 전자 부품의 수지 밀봉 방법, 해당 수지 밀봉 방법에 이용할 수 있는 수지 밀봉용 금형 및 수지 밀봉 장치에 관한 것이다.
종래부터 배선 기판 혹은 리드 프레임 등의 시트 부재에 탑재된 반도체 소자(전자 부품)를 밀봉하여 반도체 장치를 형성할 때에, 밀봉 방법의 하나로서 수지 밀봉법이 채용되고 있다. 그 수지 밀봉법으로서, 소위 트랜스퍼 몰드법이 이용되고 있다.
트랜스퍼 몰드법에서는 배선 기판 혹은 리드 프레임 등의 시트 부재를 상금형(上金型)과 하금형(下金型)으로 협지(挾持)하고, 상금형과 하금형의 한쪽 또는 양쪽에 형성된 캐비티 내에 해당 시트 부재 위에 탑재된 반도체 소자 및 해당 반도체 소자의 외부 접속 단자와 상기 배선 기판 위의 전극 단자 또는 리드 프레임을 접속하는 본딩 와이어 등을 배열설치하고, 해당 캐비티 내에 밀봉용의 용융 수지를 사출(압입·주입)하여 수지 밀봉이 행하여진다.
이러한 방법에서는 생산 효율을 향상시키기 위하여 시트 부재에 탑재하는 반도체 소자의 수를 복수로 하여 한 번의 밀봉 공정에서 이들 복수의 반도체 소자를 일괄하여 밀봉하는 양태가 채용되어 있다.
보다 구체적으로는 상금형 및 하금형을 대형화하여 복수의 시트 부재를 금형 내에 횡으로 배치하여 일괄 처리하는 방법이나, 1매의 시트 부재의 면적을 대형화하여 1매의 시트 부재에 탑재할 반도체 소자의 수를 증가시키는 방법이 채용되어 있다.
또한, 2매의 시트 부재에서의 전자 부품을 장착하지 않는 측을 서로 접합하는 동시에, 상기 2매 시트 부재에서의 전자 부품을 장착하지 않는 측을 서로 접합한 상태로, 고정 금형과 가동 금형으로 이루어지는 수지 밀봉 성형용 금형에 대향설치한 캐비티 내에 전자 부품을 각각 별도로 끼워 장착되게 세트하는 동시에, 캐비티 내에 용융 수지 재료를 각각 별도로, 또한 동시에 주입 충전하는 전자 부품의 수지 밀봉 성형 방법이 제안되어 있다(예를 들면 특허문헌 1참조).
특허문헌 1에 제안되어 있는 방법에 의하면, 2매의 시트 부재를 적층 배치하여 수지 밀봉을 행하기 때문에, 시트 부재를 배치하는 부분의 금형 면적을 증가시키지 않고 1회의 밀봉 공정으로 생산성을 약 2배 향상시킬 수 있다.
[특허문헌1] 일본국 공개특허공보 평 11-340263호
그러나, 상술한 상금형 및 하금형을 대형화하여, 복수의 시트 부재를 금형 내에 횡으로 배치하여 일괄 처리하는 방법의 경우, 상금형 및 하금형의 대형화는 금형에 의한 프레스 압력의 증가나 수지 밀봉 장치의 대형화를 초래하고, 설비 코스트의 상승을 야기할 우려가 있다.
또한, 1매의 시트 부재의 면적을 대형화하여 1매의 시트 부재에 탑재하는 반도체 소자의 수를 증가시키는 방법의 경우, 시트 부재의 대형화는 시트 부재의 휘어짐 양의 증가를 초래하고, 도리어 제조 수율의 저하를 야기할 우려가 있다.
또한, 특허문헌 1 기재의 방법에서는 시트 부재 중 전자 부품이 장착된 면만이 밀봉된다. 즉, 한 면만 밀봉이 행하여지는 양태로 한정되어 있다. 따라서, 특허문헌 1 기재의 방법을 QFP(Quad Flat Package)나 SOP(Smal1 Out line Package) 등의 반도체 패키지와 같은 시트 부재의 양면을 밀봉하는 구조의 수지 밀봉에는 적용할 수 없다.
그래서, 본 발명은 상기의 점을 감안하여 이루어진 것으로서, 설비 코스트의 상승을 초래하지 않고, 수지 밀봉 공정에서의 생산 효율을 향상시킬 수 있고, 또한 시트 부재의 한 면 또는 양면을 수지 밀봉할 수 있는 전자 부품의 수지 밀봉 방법, 수지 밀봉 성형용 금형 및 수지 밀봉 장치를 제공하는 것을 목적으로 한다.
본 발명의 1 관점에 의하면, 캐비티부 내에 피(被)수지 밀봉물이 수용되어 이루어지는 중간 금형을 상금형과 하금형의 사이에 배치하고, 해당 중간 금형의 상기 캐비티부 내에 밀봉용 수지를 도입하는 동시에, 해당 중간 금형의 상기 캐비티부의 근방에 배열설치되고, 또한 해당 중간 금형의 두께 방향으로 관통하는 러너(runner)를 통하여 해당 중간 금형의 다른 쪽의 주면측에 대하여 밀봉용 수지를 도입하는 것을 특징으로 하는 수지 밀봉 방법이 제공된다.
본 발명의 다른 관점에 의하면, 캐비티부 내에 피수지 밀봉물이 수용되어 이루어지는 중간 금형을 복수개, 상금형과 하금형의 사이에 적층하여 배치하고, 적층된 중간 금형의 상기 캐비티부의 근방에 배열설치되고, 또한 적층된 중간 금형 사이를 적층 방향으로 연통하는 러너를 통하여 각각의 중간 금형에서의 캐비티부 내에 밀봉용 수지를 도입하는 것을 특징으로 하는 수지 밀봉 방법이 제공된다.
해당 수지 밀봉 방법에서, 상기 하금형의 상기 중간 금형에 대향하는 면에 캐비티가 설치되고, 상기 캐비티부 내에 피수지 밀봉물이 수용되어 이루어지는 것으로 하여도 된다.
본 발명의 다른 관점에 의하면, 상금형과, 하금형과, 해당 상금형과 해당 하금형의 사이에 배열설치되는 하나 또는 복수의 중간 금형을 가지며, 해당 중간 금형은 적어도 한쪽의 주면에 피수지 밀봉물이 수용되는 캐비티부 및 해당 캐비티부의 근방에 두께 방향으로 관통하는 러너를 구비하여 이루어지는 것을 특징으로 하는 수지 밀봉용 금형이 제공된다.
본 발명의 또 다른 관점에 의하면, 상금형과, 하금형과, 해당 상금형과 해당 하금형의 사이에 배열설치되는 하나 또는 복수의 중간 금형을 가지며, 해당 중간 금형은 적어도 한쪽의 주면에 피수지 밀봉물이 수용되는 캐비티부 및 해당 캐비티부의 근방에 두께 방향으로 관통하는 러너를 구비하여 이루어지는 것을 특징으로 하는 수지 밀봉 장치가 제공된다.
본 발명에 의하면, 설비 코스트의 상승을 초래하지 않고, 수지 밀봉 공정에서의 생산 효율을 향상시킬 수 있고, 또한 시트 부재의 한 면 또는 양면을 수지 밀봉할 수 있는 전자 부품의 수지 밀봉 방법, 수지 밀봉 성형용 금형 및 수지 밀봉 장치를 제공할 수 있다.
이하, 본 발명의 실시예에 대하여 도면을 참조하여 설명한다.
[제 1 실시예]
도 1은 본 발명의 제 1 실시예에 따른 전자 부품의 수지 밀봉 방법을 이용한 수지 밀봉 장치에 설치되는 수지 밀봉 성형용 금형을 나타낸 개략적인 단면도이며, 뒤에 참조하는 도 2 내지 도 5에 나타낸 선 X-X에 따른 단면도이다.
도 1을 참조하면 본 예의 수지 밀봉 성형용 금형(10)은 상금형(1), 하금형(2), 제 1 중간 금형(3), 제 2 중간 금형(4)으로 구성된다. 상금형(1), 하금형(2), 제 1 중간 금형(3) 및 제 2 중간 금형(4)의 모든 주면은 대략 동일한 면적을 가진다.
상금형(1)은 수지 밀봉 장치의 상금형 고정부(5)에 고정되고, 하금형(2)은 상기 수지 밀봉 장치의 하금형 고정부(6)에 고정되어 있다. 하금형(2) 위에 제 1 중간 금형(3)이 적층 배치되고, 제 1 중간 금형(3) 위에 제 2 중간 금형(4)이 적층 배치되어 있다. 제 2 중간 금형(4) 위에 상금형 고정부(5)가 배치해 있다.
도시를 생략하나, 제 1 중간 금형(3) 및 제 2 중간 금형(4)의 상금형(1) 및 하금형(2)에 대한 위치 맞춤은 상금형(1) 및 하금형(2)에 설치된 핀과 제 1 중간 금형(3) 및 제 2 중간 금형(4)에 형성된 구멍부와의 끼워 맞춤에 의해 이루어진다.
하금형(2), 제 1 중간 금형(3) 및 제 2 중간 금형(4)의 상면에는, 오목 형상으로 캐비티(7 내지 9)가 형성되어 있다.
형성 깊이(연직 방향의 길이)가 캐비티(7 내지 9)의 형성 깊이보다 얕은 배선 기판 지지부(14 내지 16)가 캐비티(7 내지 9)의 외주에 따라, 또한 해당 외주에 접속하여, 하금형(2), 제 1 중간 금형(3) 및 제 2 중간 금형(4)의 상면에 형성되어 있다.
배선 기판(11)의 가장자리가 배선 기판 지지부(14 내지 16) 위에 설치되고, 캐비티(7 내지 9)의 내부에 시트 부재인 배선 기판(11)의 주면 위에 탑재된 복수의 전자 부품인 반도체 소자(12) 및 해당 반도체 소자(12)의 외부 접속 단자와 상기 배선 기판(11) 위의 전극 단자를 접속하는 본딩 와이어(13) 등이 위치하는 동시에, 하금형(2), 제 1 중간 금형(3) 및 제 2 중간 금형(4)의 상면과 배선 기판(11)의 이면(裏面)은 동일 평면을 형성한다.
상세한 것은 후술하나, 캐비티(7 내지 9) 내에 밀봉용의 용융 수지가 사출(압입·주입)되어서 배선 기판(11) 위에 탑재된 복수의 반도체 소자(12) 및 본딩 와이어(13) 등이 수지 밀봉된다.
하금형(2), 제 1 중간 금형(3) 및 제 2 중간 금형(4)으로서, 캐비티(7 내지 9)로부터 이간한 개소 및 해당 개소에 대응하는 하금형 고정부(6)의 개소에는 관통공이 형성되고, 해당 관통공의 외주에는 도시를 생략하는 구동부에 의해 연직 방향으로 이동 가능한 중공 원통부(17)가 형성되어 있다. 중공 원통부(17)의 내부는 밀봉 수지가 투입되는 포트부(18)를 구성하고, 포트부(18) 내에는 도시를 생략하는 구동부에 의해 연직 방향으로 운동 가능한 플런저(19)가 마련되어 있다. 중공 원통부(17)의 상부 개구 구멍 즉, 포트부(18)의 개구면은 상금형(1)의 하면측(下面側)에 형성된 컬부(20)에 접속되고, 포트부(18) 내에서 가열 용융화된 밀봉 수지가 플런저(19)에 의해 컬(cull)부(20)로 유입된다.
여기에서, 도 1에 더하여 도 2도 참조한다. 도 2는 도 1에 나타낸 상금형(1)의 평면도이다. 또한, 도 2에서 상금형(1)의 바로 아래에 설치되는 제 2 중간 금형(4)의 배선 기판(11)의 배치 영역과, 해당 배선 기판(11)에서의 복수의 반도체 소자(12)의 탑재 개소를 일점쇄선으로 나타내고 있다.
도 1 및 도 2를 참조하면, 상기한 상금형(1)의 하면(下面)에 형성되어 있는 컬부(20)는 각각 상금형(1)의 하면에 형성된 상금형 러너부(21)에 연통하고 있다. 따라서, 플런저(19)에 의해 컬부(20)에 유입된 밀봉 수지는 상금형 러너부(21)에 유입된다. 또한, 도 2에서는 컬부(20)의 하면 및 상금형 러너부(21)의 하면은 점선으로 나타내고 있다.
다음으로, 도 1에 더하여 도 3을 참조한다. 도 3은 도 1에 나타낸 제 2 중간 금형(4)의 평면도이다. 또한, 도 2에서 배선 기판(11)에서의 반도체 소자(12) 의 탑재 개소를 일점쇄선으로 나타내고 있다.
도 1에 나타낸 바와 같이, 상금형(1)의 상금형 러너부(21)는 제 2 중간 금형(4)에 형성된 제 2 중간 금형 러너부(22)에 각각 연통하고 있다. 제 2 중간 금형 러너부(22)는 각각 내부에 포트부(18)가 구성된 중공 원통부(17)와 캐비티(9)의 사이에 설치되어 있다.
도 3에 나타낸 바와 같이, 제 2 중간 금형 러너부(22)는 곰의 손모양의 평면 형상을 가지며, 제 2 중간 금형 러너부(22)와 캐비티(9)의 접속 개소에는 게이트부(23-1 내지 23-4)가 설치되어 있다(도 3에서는 도면을 보기 쉽게 하기 위하여 1개의 제 2 중간 금형 러너부(22)의 게이트부에만 부호 「23-1」 내지 「23-4」를 부여하고, 다른 제 2 중간 금형 러너부(22)에서의 해당 개소에의 부호는 생략하고 있다).
또한, 도 1에 나타낸 바와 같이, 각 제 2 중간 금형 러너부(22)에는 제 2 중간 금형 관통 러너부(24)가 제 2 중간 금형(4)을 관통하도록 연장설치되어 있다. 또한, 제 2 중간 금형 관통 러너부(24)는 제 2 중간 금형(4)의 하면을 향하여 앞이 가늘어지는 테이퍼 모양의 단면 형상을 가지고 있다.
각 제 2 중간 금형 러너부(22)의 저부는 게이트부(23)를 향하여 상방으로 경사져 있다.
이렇게, 컬부(20)를 통하여 포트부(18)를 통하여 연통하고 있는 상금형 러너부(21)와, 캐비티(9)는 제 2 중간 금형 러너부(22)와 연통하고 있다. 따라서, 포트부(8)로부터 상금형 러너부(21)에 유입한 밀봉 수지는 제 2 중간 금형 러너 부(22)의 게이트부(23)를 통하여 캐비티(9)에 주입되고, 또한 제 2 중간 금형 관통 러너부(24)에도 유입된다.
다음으로, 도 1에 더하여 도 4를 참조한다. 도 4는 도 1에 나타낸 제 1 중간 금형(3)의 평면도이다. 또한, 도 4에서 배선 기판(11)에서의 반도체 소자(12)의 탑재 개소를 일점쇄선으로 나타내고 있다.
도 1에 나타낸 바와 같이, 제 2 중간 금형(4)의 제 2 중간 금형 관통 러너부(24)는 제 1 중간 금형(3)에 형성된 제 1 중간 금형 러너부(25)에 각각 연통하고 있다. 제 1 중간 금형 러너부(25)는 각각 내부에 포트부(18)가 구성된 중공 원통부(17)와 캐비티(8)의 사이에 설치되어 있다.
도 4에 나타낸 바와 같이, 제 1 중간 금형 러너부(25)는 곰의 손모양의 평면 형상을 가지며, 제 1 중간 금형 러너부(25)와 캐비티(8)의 접속 개소에는 게이트부(26-1 내지 26-4)가 설치되어 있다(도 4에서는 도면을 보기 쉽게 하기 위하여 1개의 제 1 중간 금형 러너부(25)의 게이트부에만 부호 「26-1」 내지 「26-4」를 부여하고, 다른 제 1 중간 금형 러너부(25)에서의 해당 개소의 부호는 생략하고 있다).
또한, 도 1에 나타낸 바와 같이, 각 제 1 중간 금형 러너부(25)에는 제 1 중간 금형 관통 러너부(27)가 제 1 중간 금형(3)을 관통하도록 연장설치되어 있다. 또한, 제 1 중간 금형 관통 러너부(27)는 제 1 중간 금형(3)의 하면을 향하여 앞이 가늘어지는 테이퍼 모양의 단면 형상을 가지고 있다.
각 제 1 중간 금형 러너부(25)의 저부는 게이트부(26)를 향하고, 상방으로 경사져 있다.
이렇게, 컬부(20) 및 상금형 러너부(21)를 통하여 포트부(18)와 연통하고 있는 제 2 중간 금형 러너부(24)와 캐비티(8)는 제 1 중간 금형 러너부(27)를 통하여 연통하고 있다. 따라서, 제 2 중간 금형(4)의 제 2 중간 금형 관통 러너부(24)에 유입한 밀봉 수지는 제 1 중간 금형 러너부(25)의 게이트부(26)를 통하여 캐비티(8)에 주입되고, 또한, 제 1 중간 금형 관통 러너부(27)에도 유입된다.
다음으로, 도 1에 더하여 도 5를 참조한다. 도 5는 도 1에 나타낸 하금형(2)의 평면도이다. 또한, 도 5에서 배선 기판(11)에서의 반도체 소자(12)의 탑재 개소를 일점쇄선으로 나타내고 있다.
도 1에 나타낸 바와 같이, 제 1 중간 금형(3)의 제 1 중간 금형 관통 러너부(27)는 하금형(2)에 형성된 하금형 러너부(28)에 각각 연통하고 있다. 하금형 러너부(28)는 각각 내부에 포트부(18)가 구성된 중공 원통부(17)와 캐비티(8)의 사이에 설치되어 있다.
도 5에 나타낸 바와 같이, 하금형 러너부(28)는 곰의 손모양의 평면 형상을 가지며, 하금형 러너부(28)와 캐비티(7)의 접속 개소에는 게이트부(29-1 내지 29-4)가 설치되어 있다(도 5에서는 도면을 보기 쉽게 하기 위하여 1개의 하금형 러너부(28)의 게이트부에만 부호 「29-1」 내지 「29-4」를 부여하고, 이 외의 하금형 러너부(28)에서의 해당 개소의 부호는 생략하고 있다).
또한, 도 1에 나타낸 바와 같이, 각 하금형 러너부(28)의 저부는 게이트부(29)를 향해 상방으로 경사져 있다.
이렇게, 컬부(20), 상금형 러너부(21) 및 제 2 중간 금형 러너부(24)를 통하여 포트부(18)와 연통하고 있는 제 1 중간 금형 러너부(27)와 캐비티(7)는 하금형 러너부(28)를 통하여 연통하고 있다. 따라서, 제 1 중간 금형(3)의 제 1 중간 금형 관통 러너부(27)에 유입한 밀봉 수지는 하금형 러너부(28)의 게이트부(29)를 통하여 캐비티(7)에 주입된다.
다음으로, 이러한 구조를 가지는 수지 밀봉 성형용 금형(10)을 이용한 수지 밀봉 방법에 관하여, 도 6 내지 도 12를 참조하여 설명한다. 여기에서, 도 6 내지 도 12는 도 1에 나타내는 수지 밀봉 성형용 금형(10)을 이용한 수지 밀봉 방법을 설명하기 위한 도면(그 1 내지 그 7)이다.
도 6을 참조하면, 우선 수지 밀봉 장치의 하금형 고정부(6)에 고정되어 있는 하금형(2), 제 1 중간 금형(3) 및 제 2 중간 금형(4)의 각각에 주면 위로 복수의 반도체 소자(12)가 탑재된 배선 기판(11)을 세트한다.
도 7은 이러한 배선 기판(11)의 부분 평면도이다. 도 7에 나타낸 바와 같이, 배선 기판(11) 위에 배면(背面)(전자 회로 소자·전자 회로 등의 비 형성면)에 다이 본딩 필름 등의 접착제(30)를 붙인 복수의 반도체 소자(12)가 해당 접착제(30)를 통하여 탑재·고착되어 있다. 각 반도체 소자(12)의 외부 접속 단자(전극 패드)(31)와 배선 기판(11) 위의 전극 단자(32)는 본딩 와이어(13)를 통하여 접속되어 있다.
도 6을 다시 참조하면, 하금형(2), 제 1 중간 금형(3) 및 제 2 중간 금형(4)의 상면에 오목 형상으로 형성된 캐비티(7 내지 9)에 배선 기판(11)을 세트하고, 캐비티(7 내지 9)의 내부에 배선 기판(11)의 주면 위에 탑재된 복수의 반도체 소자(12) 및 본딩 와이어(13) 등을 위치시킨다.
구체적으로는, 형성 깊이(연직 방향의 길이)가 캐비티(7 내지 9)의 형성 깊이보다 얕은 배선 기판 지지부(14 내지 16) 위에 배선 기판(11)의 가장 자리가 위치하도록 배선 기판(11)을 세트한다. 이 때, 캐비티(7 내지 9)의 상면과 배선 기판(11)의 이면은 동일 평면을 형성한다.
또한, 배선 기판(11)이 세트된 제 1 중간 금형(3) 및 제 2 중간 금형(4)을 수지 밀봉 장치의 상금형 고정부(5)에 고정된 상금형(1)과 하금형 고정부(6)에 고정되어 있는 하금형(2)의 사이에 적층 배치한다.
구체적으로는, 하금형(2) 위에 제 1 중간 금형(3)을 적층 배치하고, 제 1 중간 금형(3) 위에 제 2 중간 금형(4)을 적층 배치한다. 이 때, 제 1 중간 금형(3) 및 제 2 중간 금형(4)의 상금형(1) 및 하금형(2)에 대한 위치 맞춤은 상금형(1) 및 하금형(2)에 설치된 핀(도시 생략)과, 제 1 중간 금형(3) 및 제 2 중간 금형(4)에 형성된 구멍부(도시 생략)와의 끼워 맞춤에 의해 이루어진다.
또한, 이 단계에서 상금형(1)과 하금형(2)은 가압 헤드 및 스테이지 등의 상금형 고정부(5) 및 하금형 고정부(6)에 설치된 도시를 생략하는 가열 기구에 의해 가열되어 있다.
또한, 이 단계에서는 도시를 생략하는 구동부에 의해 하금형(2), 제 1 중간 금형(3) 및 제 2 중간 금형(4) 내를 연직 방향으로 이동이 자유 자재로 설치된 중공 원통부(17)의 상면은 하금형(2)의 상면에 위치하고 있다.
다음으로, 도 8에 나타낸 바와 같이, 하금형(2) 위에 제 1 중간 금형(3)을 적층 배치하고, 제 1 중간 금형(3) 위에 제 2 중간 금형(4)을 적층 배치한 상태에서 중공 원통부(17)의 상면이 제 2 중간 금형(4)의 상면에 위치할 때까지 도시를 생략하는 구동부에 의해 중공 원통부(17)를 연직 방향으로 상승한다. 그 결과, 포트부(18)는 하금형(2), 제 1 중간 금형(3) 및 제 2 중간 금형(4) 내에서 연통한다.
이 상태에서, 고체 상태의 밀봉 수지 태블릿(tablet)(40)을 중공 원통부(17)의 개구부로부터 떨어뜨리고, 하금형 고정부(6) 내에 위치하고 있는 플런저(19)의 상면 위에 투입한다.
또한, 밀봉 수지 태블릿(40)의 구성 재료에 특별히 한정은 없지만, 예를 들면 에폭시계 수지, 무기 필러, 경화제, 이형제 등을 사용할 수 있다. 이 점은, 후술하는 제 2 실시예 내지 제 5 실시예에서도 같다.
다만, 밀봉 수지 태블릿(40)을 하금형(2) 위에, 제 1 중간 금형(3)을 제 1 중간 금형(3) 위에, 제 2 중간 금형(4)을 적층 배치하기 전에 하금형(2)이 고정된 하금형 고정부(6) 내의 포트부에 위치하는 플런저(19)의 상면 위에 투입해도 된다.
그런 후, 도 9에 나타낸 바와 같이, 상금형 고정부(5)에 고정된 상금형(1)을 제 2 중간 금형(4)에 접촉시켜서 형(型) 폐쇄를 하고, 이어서 소정의 프레스 압력으로 형 체결을 행한다.
또한, 동시에, 수지 성형용 금형(10) 전체가 균일한 온도가 되도록 도시를 생략하는 가열 기구에 의해 제 1 중간 금형(3) 및 제 2 중간 금형(4)에 가열을 실시한다. 그 결과, 플런저(19)의 상면 위에 투입되어 있는 고체 상태의 밀봉 수지 태블릿(40)은 용융한다. 제 1 중간 금형(3) 및 제 2 중간 금형(4)을 소정 온도로 가열해 둠으로써, 용융한 밀봉 수지(40)를 후의 공정에서 캐비티(7 내지 9) 내에 유입할 때의 유동 특성을 안정시킬 수 있다. 또한, 일련의 밀봉 동작을 연속적으로 행할 때의 사이클 타임을 단축할 수 있다.
밀봉 수지(40)의 재료에 따르지만, 예를 들면 밀봉 수지 태블릿(40)의 온도가 약 60℃ 내지 95℃로 되도록 제 1 중간 금형(3) 및 제 2 중간 금형(4)을 약 150℃ 내지 190℃까지 가열해도 된다. 또한, 수지 성형용 금형(10)의 디자인이나 수지 밀봉 장치의 규모 등에 따르지만, 형(型)체결압을, 예를 들면 약 29kN 이상 또는 490kN 이상으로 설정해도 된다. 또한, 이들의 조건은 후술하는 본 발명의 제 2 실시예 내지 제 5 실시예에서도 적용할 수 있다.
다음으로, 도 10에 나타낸 바와 같이, 상면에 용융 수지(40)가 설치된 플런저(19)를 도시를 생략하는 구동부에 의해 연직 방향으로 상승한다.
그 결과, 용융 수지(40)는 중공 원통부(17)의 상부 개구 구멍, 즉 포트부(18)의 개구면으로부터 상금형(1)의 하면측에 형성된 컬부(20) 및 컬부(20)에 연통하고 있는 상금형 러너부(21)를 통하여 제 2 중간 금형 러너(22)로 유입된다. 또한, 용융 수지(40)는 제 2 중간 금형 러너(22)의 게이트부(23)를 통하여 제 2 중간 금형(4)의 캐비티(9)에 수평 방향으로 주입되고, 또한, 제 2 중간 금형 관통 러너부(24)에 유입된다. 또한, 용융 수지(40)는 제 2 중간 금형 관통 러너부(24)로 연통하고 있는 제 1 중간 금형 러너(25)의 게이트부(26)를 통하여 제 1 중간 금형(3)의 캐비티(8)에 수평 방향으로 주입되고, 또한, 제 1 중간 금형 관통 러너 부(27)로 유입된다. 또한, 용융 수지(40)는 제 1 중간 금형 관통 러너부(27)로 연통하고 있는 하금형 러너(28)의 게이트부(29)를 통하여 하금형(2)의 캐비티(7)에 수평 방향으로 주입된다.
용융 수지(40)를 구성하는 재료, 수지 성형용 금형(10)의 디자인이나 성형품의 구조 등에 따르지만, 예를 들면 캐비티(7 내지 9)에의 주입 압력을 약 5MPa 내지 20Mpa로 설정해도 된다. 또한, 성형 시간을, 예를 들면 용융 수지(40)가 속경화 수지인 경우에는 약 25초 이상으로 설정해도 되고, 또한, 용융 수지(40)가 통상 수지인 경우에는 약 100초 이상으로 설정해도 된다. 또한, 이들의 조건은 후술하는 본 발명의 제 2 실시예 내지 제 5 실시예에서도 적용할 수 있다.
이렇게 하여, 용융 수지(40)는 하금형(2)의 캐비티(7), 제 1 중간 금형(3)의 캐비티(8) 및 제 2 중간 금형(4)의 캐비티(9)에 주입되고, 캐비티(7 내지 9)의 각각의 내부에 위치하고 있는 배선 기판(11)의 주면 위에 탑재된 복수의 반도체 소자(12) 및 본딩 와이어(13) 등이 캐비티(7 내지 9) 내의 밀봉 수지(40A)에 침지한 상태가 형성된다.
수지 밀봉이 완료되면, 도 11에 나타낸 바와 같이, 형 개방을 행하여 주면 위에 탑재된 복수의 반도체 소자(12) 및 본딩 와이어(13) 등이 밀봉된 배선 기판(11)을 수지 밀봉용 금형(10)으로부터 꺼낸다.
이 때, 캐비티(7 내지 9) 내의 밀봉 수지(40A)뿐만 아니라 컬부(20), 상금형 러너부(21), 제 2 중간 금형 러너(22), 게이트부(23) 및 제 2 중간 금형 관통 러너부(24)에 충전되어 있는 밀봉 수지(40B), 제 1 중간 금형 관통 러너부(27), 제 1 중간 금형 러너(25) 및 게이트부(26)에 충전되어 있는 밀봉 수지(40C) 및 하금형 러너(28) 및 게이트부(29)에 충전되어 있는 밀봉 수지(40D)도 고화되어 있다.
본 공정에서는 우선, 플런저(19) 및 상면이 제 2 중간 금형(4)의 상면에 위치하고 있는 중공 원통부(17)를 도시를 생략하는 구동부에 의해 연직 방향으로 하강한다.
그 다음으로, 형 개방을 행하고, 상금형(1), 제 1 중간 금형(3), 제 2 중간 금형(4) 및 하금형(2)을 이형한다. 구체적으로는, 적층 배치된 수지 성형용 금형(10)으로부터 제 1 중간 금형(3) 및 제 2 중간 금형(4)을 분해한다.
이러한 분해 시에, 밀봉 수지(40B)가 상금형(1)과 접촉하고 있는 부분, 밀봉 수지(40B)와 밀봉 수지(40C)가 서로 접촉하고 있는 부분 및 밀봉 수지(40C)와 밀봉 수지(40D)가 서로 접촉하고 있는 부분은 파단된다. 이 때, 제 2 중간 금형 관통 러너부(24) 및 제 1 중간 금형 관통 러너부(27)는 제 2 중간 금형(4) 및 제 1 중간 금형(3)의 하면을 향하여 앞이 가늘어지는 테이퍼 모양의 단면 형상을 가지고 있기 때문에 밀봉 수지(40B)가 밀봉 수지(40C)에 접촉하고 있는 부분 및 밀봉 수지(40C)가 밀봉 수지(40D)에 접촉하고 있는 부분은 용이하게 파단된다.
다음으로, 배선 기판(11)을 하금형(2), 제 1 중간 금형(3) 및 제 2 중간 금형(4)으로부터 꺼낸다. 배선 기판(11)의 추출 방법에 특별히 제한은 없지만, 필요에 따라 상금형(1), 제 1 중간 금형(3), 제 2 중간 금형(4) 및 하금형(2)에 각각 설치되어 있는 배출 핀(도시 생략)에 의한 배출 기구에 의해 배선 기판(11)을 꺼내도록 하여도 된다. 혹은, 불소계 수지 등으로부터 이루어지는 릴리즈 필름 등의 이형 필름(도시 생략)을 밀봉 수지(40)의 주입 전에 미리 캐비티(7 내지 9)의 저부에 배치해 두고, 해당 이형 필름을 이용하여 이형시켜도 된다.
배선 기판(11)을 하금형(2), 제 1 중간 금형(3) 및 제 2 중간 금형(4)으로부터 꺼낼 때에, 상술한 밀봉 수지(40B, 40C 및 40D)는 캐비티(7 내지 9) 내의 밀봉 수지(40A)로부터 각각 분리·제거된다. 혹은, 배선 기판(11)을 하금형(2), 제 1 중간 금형(3) 및 제 2 중간 금형(4)으로부터 꺼낸 후에 밀봉 수지(40B, 40C 및 40D)를 밀봉 수지(40A)로부터 각각 분리·제거해도 된다. 이 때, 제 2 중간 금형 러너부(22)의 저부, 제 1 중간 금형 러너부(25)의 저부 및 하금형 러너부(28)의 저부는 각각 게이트부(23, 26 및 29)를 향하여 상방으로 경사져 있기 때문에 밀봉 수지(40B, 40C 및 40D)가 각각 밀봉 수지(40A)에 접촉하고 있는 부분에서 용이하게 파단된다.
이렇게 하여, 배선 기판(11)의 한쪽의 주면 위에 복수 탑재·고착된 반도체 소자(12), 본딩 와이어(13)를 밀봉 수지(40A)에 의해 일괄하여 수지 밀봉한 후에, 배선 기판(11)을 항온조(恒溫糟) 등에 의해 가열하고, 밀봉 수지(40A)를 완전 경화한다. 밀봉 수지(40)의 재료에 따르지만, 가열 온도 및 시간은 예를 들면 175℃, 4시간으로 해도 된다. 그 후에, 배선 기판(11)의 다른 쪽의 주면에 땜납 볼로 이루어지는 외부 접속 단자(45)를 여러 개 배열설치하고, 배선 기판(11), 밀봉 수지(40A)에 의해 수지밀봉된 반도체 소자(12) 및 해당 반도체 소자(12)로부터 도출된 본딩 와이어(13)를 1개의 단위로 하여 다이싱 쏘우(dicing saw)를 이용한 다이싱 등에 의해 개편화하고, 개개의 반도체 장치(50)(도 12참조)가 완성된다.
이렇게, 본 발명의 제 1 실시예에서는 상금형(1)과 하금형(2)의 사이에 협지되고, 캐비티(8 및 9)가 형성된 중간 금형(3 및 4)과, 캐비티(7)가 형성된 하금형(2)에 복수의 배선 기판(11)을 배치한다. 하금형(2) 및 중간 금형(3 및 4)의 캐비티(7 내지 9)는 배선 기판(11)에서의 반도체 소자(12) 및 본딩 와이어(13)의 배열설치 개소에 대응한 부분에 형성되어 있다.
캐비티(7 내지 9)가 형성된 하금형(2) 및 중간 금형(3 및 4)에는 각각의 캐비티(7 내지 9)에 연락하는 수지 통로인 하금형 러너부(28), 제 1 중간 금형 러너부(25) 및 제 2 중간 금형 러너부(22)가 각각 형성되어 있어 단일의 수지 공급원인 포트부(18)로부터 컬부(20) 및 상금형 러너부(21)를 거쳐 공급된 수지는 해당 수지 통로를 경유하여 각각의 캐비티(7 내지 9) 내에 주입된다.
따라서, 중간 금형(3 및 4)을 통하여 적층된 배선 기판(11)의 각각을 동시에, 일괄 밀봉할 수 있고, 상금형(1) 및 하금형(2)의 대형화, 배선 기판(11)의 대형화를 초래하지 않고, 즉 설비 코스트의 상승을 초래하지 않고 수지 밀봉 공정에서의 생산 효율을 향상시킬 수 있다.
또한, 캐비티(8 내지 9)에 연락하는 수지 통로인 제 1 중간 금형 러너부(25) 및 제 2 중간 금형 러너부(22)에는 중간 금형(3 및 4)을 관통하는 관통 수지 통로로서, 제 1 중간 금형 관통 러너부(27) 및 제 2 중간 금형 관통 러너부(24)가 형성되어 있다.
따라서, 수지 성형용 금형(10) 내에서 적층 배치된 배선 기판(11)의 각각에 공급하는 수지 통로인 하금형 러너부(28), 제 1 중간 금형 러너부(25) 및 제 2 중 간 금형 러너부(22)를 이들 관통 수지 통로(24 및 27)에 의해 연통시키게 할 수 있다. 따라서, 단일의 수지 공급원인 포트부(18)로부터 수지를 하금형(2) 및 중간 금형(3 및 4)에 공급할 수 있고, 수지 밀봉 장치의 구성을 간략화할 수 있다. 이에 따라 수지 밀봉 장치를 저코스트화 할 수 있다.
또한, 수지는 하금형 러너부(28), 제 1 중간 금형 러너부(25) 및 제 2 중간 금형 러너부(22)의 게이트부(23, 26 및 29)를 통하여, 캐비티(7 내지 9)의 단부로부터 수평 방향으로 캐비티(7 내지 9)에 주입된다. 따라서, 캐비티(7 내지 9)에 연직 방향으로 수지를 주입하는 경우에는 금형을 이형할 때에 성형품에 손상을 줄 우려가 있지만, 본 예와 같이 수지를 수평 방향으로 캐비티(7 내지 9)에 주입하는 경우에는 이러한 문제는 회피된다.
또한, 상기한 바와 같이, 상금형(1)을 제 2 중간 금형(4)에 접촉시켜서 형 폐쇄하고, 이어서 소정의 프레스 압력으로 형 체결을 행할 때에, 수지 성형용 금형(10) 전체가 균일한 온도가 되도록 도시를 생략하는 가열 기구에 의해 제 1 중간 금형(3) 및 제 2 중간 금형(4)을 소정 온도로 가열한다. 그 때문에 용융한 밀봉 수지(40)를 캐비티(7 내지 9) 내로 유입할 때의 유동 특성을 안정시킬 수 있다. 또한, 일련의 밀봉 동작을 연결적으로 행할 때의 사이클 타임을 단축할 수 있다.
[제 2 실시예]
상술한 본 발명의 제 1 실시예에서는, 캐비티(7 내지 9)가 형성된 하금형(2) 및 중간 금형(3 및 4)에 단일의 수지 공급원인 포트부(18)가 설치되고, 해당 포트부(18)로부터 각각의 캐비티(7 내지 9)에 연락하는 수지 통로인 하금형 러너 부(28), 제 1 중간 금형 러너부(25) 및 제 2 중간 금형 러너부(22)를 경유하여 각각의 캐비티(7 내지 9) 내에 주입된다.
그러나, 본 발명은 이러한 예에 한정되지 않고, 적층 배치된 각 금형의 캐비티에 독립하여 용융 수지를 공급하는 양태이어도 된다.
도 13은 본 발명의 제 2 실시예에 따른 전자 부품의 수지 밀봉 방법을 이용한 수지 밀봉 장치에 설치되는 수지 밀봉 성형용 금형을 나타낸 개략적인 단면도(그 1)이며, 뒤에 참조하는 도 16 내지 도 19에 나타낸 선 A-A에 따른 단면도이다. 도 14는 본 발명의 제 2 실시예에 따른 전자 부품의 수지 밀봉 방법을 이용한 수지 밀봉 장치에 설치되는 수지 밀봉 성형용 금형을 나타낸 개략적인 단면도(그 2)이며, 뒤에 참조하는 도 16 내지 도 19에 나타낸 선 B-B에 따른 단면도이다. 도 15는 본 발명의 제 2 실시예에 따른 전자 부품의 수지 밀봉 방법을 이용한 수지 밀봉 장치에 설치되는 수지 밀봉 성형용 금형을 나타낸 개략적인 단면도(그 3)이며, 뒤에 참조하는 도 16 내지 도 19에 나타낸 선 C-C에 따른 단면도이다. 여기에서, 도 16은 도 13 내지 도 15에 나타낸 상금형(61)의 평면도이다. 도 17은 도 13 내지 도 15에 나타낸 제 2 중간 금형(64)의 평면도이다. 도 18은 도 13 내지 도 15에 나타낸 제 1 중간 금형(63)의 평면도이다. 도 19는 도 13 내지 도 15에 나타낸 하금형(62)의 평면도이다. 또한, 도 20은 도 16 내지 도 19에 나타낸 선 D-D에 따른 단면도이다.
도 13 내지 도 20에서, 도 1 내지 도 12에서 나타낸 개소와 동일한 개소에는 동일 부호를 부여하고, 그 설명을 생략한다. 또한, 도 16 내지 도 19에서는 설명 의 편의상 플런저(19)의 도시를 생략하고 있다.
도 13 내지 도 15을 참조하면, 본 예의 수지 밀봉 성형용 금형(60)은 상금형(61), 하금형(62), 제 1 중간 금형(63), 제 2 중간 금형(64)으로 구성된다. 상금형(61), 하금형(62), 제 1 중간 금형(63) 및 제 2 중간 금형(64)의 모든 주면은 대략 같은 면적을 가진다.
상금형(61)은 수지 밀봉 장치의 상금형 고정부(5)에 고정되고, 하금형(62)은 상기 수지 밀봉 장치의 하금형 고정부(6)에 고정되어 있다. 하금형(62) 위에 제 1 중간 금형(63)이 적층 배치되고, 제 1 중간 금형(63) 위에 제 2 중간 금형(64)이 적층 배치되어 있다. 제 2 중간 금형(64) 위에 상금형(61)이 배치하고 있다.
도시를 생략하나, 제 1 중간 금형(63) 및 제 2 중간 금형(64), 상금형(61) 및 하금형(62)에 대한 위치 맞춤은 상금형(61) 및 하금형(62)에 설치된 핀과, 제 1 중간 금형(63) 및 제 2 중간 금형(64)에 형성된 구멍부와의 끼워 맞춤에 의해 이루어진다.
하금형(62), 제 1 중간 금형(63) 및 제 2 중간 금형(64)의 상면에는 오목형으로 캐비티(67 내지 69)가 형성되어 있다.
캐비티(67 내지 69)의 내부에 배선 기판(11)의 주면 위에 탑재된 복수의 전자 부품인 반도체 소자(12) 및 해당 반도체 소자(12)의 외부 접속 단자와 상기 배선 기판(11) 위의 전극 단자를 접속하는 본딩 와이어(13) 등이 위치하는 동시에, 하금형(62), 제 1 중간 금형(63) 및 제 2 중간 금형(64)의 상면과 배선 기판(11)의 이면은 동일 평면을 형성하도록 배선 기판(11)이 캐비티(67 내지 69)에 설치되어 있다.
상세한 것은 후술하나, 캐비티(7 내지 9) 내에 밀봉용의 용융 수지가 사출(압입·주입)되어서 배선 기판(11) 위에 탑재된 복수의 반도체 소자(12) 및 본딩 와이어(13) 등이 수지 밀봉된다.
여기에서, 도 13 내지 도 15에 더하여 도 16 내지 도 19도 참조한다.
도 16 내지 도 19에서 선 A-A로 나타낸 개소에서는 하금형(62), 제 1 중간 금형(63), 제 2 중간 금형(64) 및 하금형 고정부(6)에는 관통공이 형성되고, 해당 관통공의 외주에는 도시를 생략하는 구동부에 의해 연직 방향으로 이동 가능한 제 1 중공 원통부(17-1)가 형성되어 있다. 제 1 중공 원통부(17-1)의 내부는 밀봉 수지가 투입되는 제 1 포트부(18-1)를 구성하고, 제 1 포트부(18-1) 내에는 도시를 생략하는 구동부에 의해 연직 방향으로 운동 가능한 제 1 플런저(19-1)가 설치되어 있다. 제 1 중공 원통부(17-1)의 상부 개구 구멍, 즉 제 1 포트부(18-1)의 개구면은 상금형(61)의 하면측에 형성된 상금형 컬부(80)에 접속되고, 제 1 포트부(18-1) 내로 가열 용융화된 밀봉 수지가 제 1 플런저(19)-1에 의해 상금형 컬부(80)에 유입된다.
도 16에 나타낸 바와 같이, 상기한 것처럼 상금형(61)의 하면에 형성된 상금형 컬부(80)는 상금형(61)의 하면에 형성된 상금형 러너부(81)에 연통하고 있다. 따라서, 제 1 플런저(19-1)에 의하여 상금형 컬부(80)에 유입된 밀봉 수지는 상금형 러너부(81)에 유입된다. 또한, 도 16에서는 상금형 컬부(80)의 하면 및 상금형 러너부(81)의 하면은 점선으로 나타내고 있다. 또한, 상금형(61)의 바로 아래에 설치되는 제 2 중간 금형(64)에서의 배선 기판(11)의 배치 영역과 해당 배선 기판(11)에서의 복수의 반도체 소자(12)의 탑재 개소를 일점쇄선으로 나타내고 있다.
도 13에 나타낸 바와 같이, 상금형(61)의 상금형 러너부(81)는 제 2 중간 금형(64)에 형성된 제 2 중간 금형 러너부(82)에 각각 연통하고 있다.
도 17에 나타낸 바와 같이, 제 2 중간 금형 러너부(82)는 곰의 손모양의 평면 형상을 가지며, 제 2 중간 금형 러너부(82)와 캐비티(69)의 접속 개소에는 복수의 게이트부(83-1 내지 83-4)가 설치되어 있다.
이렇게, 상금형 컬부(80)를 통하여 제 1 포트부(18-1)와 연통하고 있는 상금형 러너부(81)와 캐비티(69)는 제 2 중간 금형 러너부(82)를 통하여 연통하고 있다. 따라서, 제 1 포트부(18-1)로부터 상금형 러너부(81)에 유입한 밀봉 수지는 제 2 중간 금형 러너부(82)의 게이트부(23)를 통하여 캐비티(69)에 주입된다.
그런데, 도 14에 나타낸 바와 같이, 도 16 내지 도 19에서 선 B-B로 나타낸 개소에서는 하금형(62), 제 1 중간 금형(63) 및 하금형 고정부(6)에는 관통공이 형성되고, 해당 관통공의 외주에는 도시를 생략하는 구동부에 의해 연직 방향으로 이동 가능한 제 2 중공 원통부(17-2)가 형성되어 있다. 제 2 중공 원통부(17-2)의 내부는 밀봉 수지가 투입되는 제 2 포트부(18-2)를 구성하고, 제 2 포트부(18-2) 내에는 도시를 생략하는 구동부에 의해 연직 방향으로 운동 가능한 제 2 플런저(19-2)가 설치되어 있다. 제 2 중공 원통부(17-2)의 상부 개구 구멍, 즉 제 2 포트부(18-2)의 개구면은 제 2 중간 금형(64)의 하면측에 형성된 제 2 중간 금형 컬부(84)에 접속되고, 제 2 포트부(18-2) 내로 가열 용융화된 밀봉 수지가 제 2 플 런저(19-1)에 의해 제 2 중간 금형 컬부(84)에 유입된다.
제 2 중간 금형 컬부(84)는 제 2 중간 금형(64)의 하면에 형성된 제 2 중간 금형 러너부(85)에 연통하고 있다. 따라서, 제 2 플런저(19-2)에 의해 제 2 중간 금형 컬부(84)에 유입된 밀봉 수지는 제 2 중간 금형 러너부(85)에 유입된다. 또한, 도 17에서는 제 2 중간 금형 컬부(84)의 하면 및 제 2 중간 금형 러너부(85)의 하면은 점선으로 나타내고 있다. 또한, 제 2 중간 금형(64)의 바로 아래에 설치되는 제 1 중간 금형(63)에서의 배선 기판(11)에서의 복수의 반도체 소자(12)의 탑재 개소를 일점쇄선으로 나타내고 있다.
도 14에 나타낸 바와 같이, 제 2 중간 금형(64)의 제 2 중간 금형 러너부(85)는 제 1 중간 금형(63)에 형성된 제 1 중간 금형 러너부(86)에 연통하고 있다.
도 18에 나타낸 바와 같이, 제 1 중간 금형 러너부(86)는 곰의 손모양의 평면 형상을 가지며, 제 1 중간 금형 러너부(86)와 캐비티(68)의 접속 개소에는 복수의 게이트부(87-1 내지 87-6)가 설치되어 있다.
이렇게, 제 2 중간 금형 컬부(84)를 통하여 제 2 포트부(18-2)와 연통하고 있는 제 2 중간 금형 러너부(85)와 캐비티(68)는 제 1 중간 금형 러너부(86)를 통하여 연통하고 있다. 따라서, 제 2 포트부(18-2)로부터 제 2 중간 금형 러너부(85)에 유입한 밀봉 수지는 제 1 중간 금형 러너부(86)의 게이트부(87)를 통하여 캐비티(68)에 주입된다.
그런데, 도 15에 나타낸 바와 같이, 도 16 내지 도 19에서 선 C-C로 나타낸 개소에서는 하금형(62) 및 하금형 고정부(6)에는 관통공이 형성되고, 해당 관통공의 외주에는 도시를 생략하는 구동부에 의해 연직 방향으로 이동 가능한 제 3 중공 원통부(17-3)가 형성되어 있다. 제 3 중공 원통부(17-3)의 내부는 밀봉 수지가 투입되는 제 3 포트부(18-3)를 구성하고, 제 3 포트부(18-3) 내에는 도시를 생략하는 구동부에 의해 연직 방향으로 운동 가능한 제 3 플런저(19-3)가 설치되어 있다. 제 3 중공 원통부(17-3)의 상부 개구 구멍, 즉 제 3 포트부(18-3)의 개구면은 제 1 중간 금형(63)의 하면측에 형성된 제 1 중간 금형 컬부(88)에 접속되고, 제 3 포트부(18-3) 내로 가열 용융화된 밀봉 수지가 제 3 플런저(19-3)에 의해 제 1 중간 금형 컬부(88)에 유입된다.
제 1 중간 금형 컬부(88)는 제 1 중간 금형(63)의 하면에 형성된 제 1 중간 금형 러너부(89)에 연통하고 있다. 따라서, 제 3 플런저(19-3)에 의해 제 1 중간 금형 컬부(88)에 유입된 밀봉 수지는 제 1 중간 금형 러너부(89)에 유입된다. 또한, 도 18에서는 제 1 중간 금형 컬부(88)의 하면 및 제 1 중간 금형 러너부(89)의 하면은 점선으로 나타내고 있다. 또한, 제 1 중간 금형(62)의 바로 아래에 설치되는 하금형(62)에서의 배선 기판(11)에서의 복수의 반도체 소자(12)의 탑재 개소를 일점쇄선으로 나타내고 있다.
도 15에 나타낸 바와 같이, 제 1 중간 금형(63)의 제 1 중간 금형 러너부(89)는 하금형(62)에 형성된 하금형 러너부(90)에 각각 연통하고 있다.
도 19에 나타낸 바와 같이, 하금형 러너부(90)는 곰의 손모양의 평면 형상을 가지며, 하금형 러너부(90)과 캐비티(67)의 접속 개소에는 복수의 게이트부(91-1 내지 91-6)가 설치되어 있다.
이렇게, 제 1 중간 금형 컬부(88)를 통하여 제 3 포트부(18-3)와 연통하고 있는 제 1 중간 금형 러너부(89)와 캐비티(67)는 하금형 러너부(90)를 통하여 연통하고 있다. 따라서, 제 3 포트부(18-3)로부터 제 1 중간 금형 러너부(89)에 유입한 밀봉 수지는 하금형 러너부(90)의 게이트부(91)를 통하여 캐비티(67)에 주입된다.
다음으로, 이러한 구조를 가지는 수지 밀봉 성형용 금형(60)을 이용한 수지 밀봉 방법에 대하여 도 13 내지 도 18을 참조하여 설명한다.
우선, 수지 밀봉 장치의 하금형 고정부(6)에 고정되어 있는 하금형(62), 제 1 중간 금형(63) 및 제 2 중간 금형(64)의 각각에 주면 위로 복수의 반도체 소자(12)가 탑재된 배선 기판(11)을 세트한다.
또한, 배선 기판(11)이 세트된 제 1 중간 금형(63) 및 제 2 중간 금형(64)을 수지 밀봉 장치의 상금형 고정부(5)에 고정된 상금형(61)과 하금형 고정부(6)에 고정되어 있는 하금형(62)의 사이에 적층 배치한다.
또한, 이 단계에서 상금형(61)과 하금형(62)은 가압 헤드 및 스테이지 등의 상금형 고정부(5) 및 하금형 고정부(6)에 설치된 도시를 생략하는 가열 기구에 의해 가열되어 있다.
하금형(62) 위에 제 1 중간 금형(63)을 적층 배치하고, 제 1 실시예와 같이 고체 상태의 밀봉 수지 태블릿을 제 3 중공 원통부(17-3)의 개구부로부터 떨어뜨리고, 하금형 고정부(6) 내에 위치하고 있는 제 3 플런저(19-3)의 상면 위에 투입한 다. 그 다음으로, 제 1 중간 금형(63) 위에 제 2 중간 금형(64)을 적층 배치하고, 제 1 실시예와 같이 고체 상태의 밀봉 수지 태블릿을 제 2 중공 원통부(17-2)의 개구부로부터 떨어뜨리고, 제 2 플런저(19-2)의 상면 위에 투입한다. 그 다음으로, 제 2 중간 금형(64) 위에 상금형(61)을 적층 배치하고, 제 1 실시예와 같이 고체 상태의 밀봉 수지 태블릿을 제 1 중공 원통부(17-1)의 개구부로부터 떨어뜨리고, 제 1 플런저(19)-1의 상면 위에 투입한다.
그런 후, 상금형 고정부(5)에 고정된 상금형 (61)을 제 2 중간 금형(64)에 접촉시켜서 형 폐쇄를 하고, 이어서 소정의 프레스 압력으로 형 체결을 행한다. 또한, 동시에, 수지 성형용 금형(10) 전체가 균일한 온도가 되도록 가열 기구에 의해 제 1 중간 금형(63) 및 제 2 중간 금형(64)에 가열을 실시한다.
다음으로, 도 20에 나타낸 바와 같이, 상면에 용융 수지(40)가 설치된 각 플런저(19)를 구동부에 의해 연직 방향으로 상승한다. 또한, 도 20에서는 수지의 도시 생략하고 있다.
그 결과, 용융 수지는 제 1 중공 원통부(17-1)의 상부 개구 구멍, 즉 제 1 포트부(18-1)의 개구면으로부터 상금형 컬부(80), 상금형 러너부(81), 제 2 중간 금형 러너부(82), 게이트부(83)를 통하여 제 2 중간 금형(64)의 캐비티(69)로 수평 방향으로 주입된다. 또한, 용융 수지는 제 2 중공 원통부(17-2)의 상부 개구 구멍, 즉 제 2 포트부(18-2)의 개구면으로부터 제 2 중간 금형 컬부(84), 제 2 중간 금형 러너부(85), 제 1 중간 금형 러너부(86), 게이트부(87)를 통하여 제 1 중간 금형(63)의 캐비티(68)에 수평 방향으로 주입된다. 용융 수지는 제 3 중공 원통 부(17-3)의 상부 개구 구멍, 즉 제 3 포트부(18-3)의 개구면으로부터 제 1 중간 금형 컬부(88), 제 1 중간 금형 러너부(89), 하금형 러너부(90), 게이트부(91)를 통하여 하금형(62)의 캐비티(67)에 수평 방향으로 주입된다. 그 결과, 각 캐비티(67 내지 69)의 각각의 내부에 위치하고 있는 배선 기판(11)의 주면 위에 탑재된 복수의 반도체 소자(12) 및 본딩 와이어(13) 등이 캐비티(67 내지 69) 내의 밀봉 수지에 침지한 상태로 독립하여 형성된다.
수지 밀봉이 완료되면, 형 개방을 행하고, 주면 위에 탑재된 복수의 반도체 소자(12) 및 본딩 와이어(13) 등이 밀봉된 배선 기판을 수지 밀봉용 금형(10)으로부터 꺼낸다.
이후의 공정은 본 발명의 제 1 실시예의 경우와 같다.
이렇게, 본 발명의 제 2 실시예에서는 하금형(62)의 캐비티(67)에는 제 1 중간 금형 컬부(88), 제 1 중간 금형 러너부(89), 하금형 러너부(90), 게이트부(91)로부터 이루어지는 수지 통로를 거쳐서 제 1 중간 금형(63)의 캐비티(68)에는 제 2 중간 금형 컬부(84), 제 2 중간 금형 러너부(85), 제 1 중간 금형 러너부(86), 게이트부(87)로부터 이루어지는 수지 통로를 거쳐서 제 2 중간 금형(64)의 캐비티(69)에는 상금형 컬부(80), 상금형 러너부(81), 제 2 중간 금형 러너부(82), 게이트부(83)로부터 이루어지는 수지 통로를 거쳐서 각각 독립적으로 수지를 공급하는 구조가 되어 있다.
따라서, 각 캐비티(67 내지 69) 마다에 수지 재료, 사출 조건, 사출 타이밍 등의 수지 공급 조건을 다르게 하여 성형할 수 있다. 따라서, 제조 수율의 안정화 를 용이하게 꾀할 수 있다.
예를 들면, 각 캐비티(67 내지 69)의 두께(연직 방향의 길이)나 형상을 다르게 할 수 있다. 두께가 다른 혹은 다른 형상의 캐비티 각각에 독립하여 수지를 공급함으로써, 배선 기판(11)에서의 반도체 소자(12)의 탑재 개소나 밀봉 형상이 다른 배선 기판(11)을 동시에, 독립하여 수지 밀봉할 수 있고, 간이한 구조로 제조 수율의 안정화를 용이하게 꾀할 수 있다.
[제 3 실시예]
상기의 본 발명의 제 1 실시예 및 제 2 실시예에서는 제 1 중간 금형(3, 63) 및 제 2 중간 금형(4, 64)뿐만 아니라, 하금형(2, 62)에도 캐비티(7, 67)가 형성되어 있는 예를 나타냈다. 그러나, 본 발명은 이들 예에 한정되지 않고, 상금형 및 하금형에는 캐비티를 형성하지 않고 상금형과 하금형에 접지된 중간 금형의 상하면에만 캐비티를 형성해도 된다.
도 21은 본 발명의 제 3 실시예에 따른 전자 부품의 수지 밀봉 방법을 이용한 수지 밀봉 장치에 설치되는 수지 밀봉 성형용 금형을 나타내는 개략적인 단면도이며, 도 22는 도 21에 나타내는 중간 금형(103)의 평면도이다. 도 21은 도 20에 나타내는 선 X-X에 따른 단면도이다. 또한, 도 21 및 도 22에서 도 1 내지 도 12에서 나타낸 개소와 동일한 개소에는 동일 부호를 부여하고 그 설명을 생략한다. 또한, 도 22에서 배선 기판(11)에서의 복수의 반도체 소자(12)의 탑재 개소를 일점쇄선으로 나타내고 있다.
도 21 및 도 22를 참조하면, 본 예의 수지 밀봉 성형용 금형(110)은 상금 형(101), 하금형(102), 중간 금형(103)으로 구성된다. 상금형(101), 하금형(102) 및 중간 금형(103)의 모든 주면은 대략 동일한 면적을 가진다.
상금형(101)은 수지 밀봉 장치의 상금형 고정부(5)에 고정되고, 하금형(102)은 상기 수지 밀봉 장치의 하금형 고정부(6)에 고정되어 있다. 하금형(102) 위에 중간 금형(103)이 적층 배치되고, 중간 금형(103) 위에 상금형(101)이 배치하고 있다.
도시를 생략하나, 중간 금형(103)의 상금형(101) 및 하금형(102)에 대한 위치 맞춤은 상금형(101) 및 하금형(102)에 설치된 핀과, 중간 금형(103)에 형성된 구멍부와의 서로 끼워 맞춤에 의해 이루어진다.
중간 금형(103)의 상면 및 하면에는 오목형으로 캐비티(104 및 105)가 형성되어 있다.
캐비티(104 및 105)의 내부에 배선 기판(11)의 주면 위에 탑재된 복수의 전자 부품인 반도체 소자(12) 및 해당 반도체 소자(12)의 외부 접속 단자와 상기 배선 기판(11) 위의 전극 단자를 접속하는 본딩 와이어(13) 등이 위치하는 동시에, 중간 금형(103)의 상면 및 하면과 배선 기판(11)의 이면은 동일 평면을 형성하도록 배선 기판(11)이 캐비티(104 및 105)에 설치되어 있다.
캐비티(104 및 105) 내에 밀봉용의 용융 수지가 사출(압입·주입)되어서, 배선 기판(11) 위에 탑재된 복수의 반도체 소자(12) 및 본딩 와이어(13) 등이 수지 밀봉된다.
하금형(102) 및 하금형 고정부(6)에는 관통공이 형성되고, 해당 관통공의 외 주에는 도시를 생략하는 구동부에 의해 연직 방향으로 이동 가능한 중공 원통부(17)가 형성되어 있다. 중공 원통부(17)의 내부는 밀봉 수지가 투입되는 포트부(18)를 구성하고, 포트부(18) 내에는 도시를 생략하는 구동부에 의해 연직 방향으로 운동 가능한 플런저(19)가 설치되어 있다. 중공 원통부(17)의 상부 개구 구멍, 즉 포트부(18)의 개구면은 중간 금형(1O3)의 하면측에 복수 형성된 컬부(106)에 접속되고, 포트부(18) 내로 가열 용융화된 밀봉 수지가 플런저(19)에 의해 컬부(106)에 유입한다.
컬부(106)는 중간 금형(103)의 하면에 형성된 중간 금형 하부 러너부(107)에 연통하고 있다. 따라서, 플런저(19)에 의해 컬부(106)에 유입된 밀봉 수지는 중간 금형 하부 러너부(107)에 유입된다. 또한, 도 22에서는 컬부(106)의 하면 및 중간 금형 하부 러너부(107)의 하면은 점선으로 나타내고 있다.
중간 금형 하부 러너부(107)는 곰의 손모양의 평면 형상을 가지며, 중간 금형 하부 러너부(107)와 캐비티(105)의 접속 개소에는 복수의 게이트부(108)가 설치되어 있다.
컬부(106)를 통하여 포트부(18)와 연통하고 있는 중간 금형 하부 러너부(107)와 캐비티(105)는 연통하고 있다. 따라서, 포트부(18)로부터 중간 금형 하부 러너부(107)에 유입한 밀봉 수지는 중간 금형 하부 러너부(107)의 게이트부(108)를 통하여 캐비티(105)에 주입된다.
컬부(106)에는 중간 금형(103)에서 연직 방향으로 관통 형성된 관통 러너부(109)가 접속되어 있다. 이러한 관통 러너부(109)는 중간 금형(103)의 상면에 형성된 중간 금형 상부 러너부(111)에 연통하고 있다. 따라서, 플런저(19)에 의해 컬부(106)에 유입된 밀봉 수지는 중간 금형 상부 러너부(111)에 유입된다. 또한, 관통 러너부(109)는 중간 금형(103)의 상면을 향하여 앞이 가늘어지는 테이퍼 모양의 단면 형상을 가지고 있다.
중간 금형 상부 러너부(111)는 곰의 손모양의 평면 형상을 가지며, 중간 금형 상부 러너부(111)와 캐비티(104)의 접속 개소에는 복수의 게이트부(112-1 내지 112-3)가 설치되어 있다.
관통 러너부(109) 및 컬부(106)를 통하여 포트부(18)와 연통하고 있는 중간 금형 상부 러너부(111)와 캐비티(104)는 연통하고 있다. 따라서, 포트부(18)로부터 중간 금형 상부 러너부(111)에 유입한 밀봉 수지는 중간 금형 상부 러너부(111)의 게이트부(112)를 통하여 캐비티(104)에 주입된다.
다음으로, 이러한 구조를 가지는 수지 밀봉 성형용 금형(110)을 이용한 수지 밀봉 방법에 대하여 도 21을 참조하여 설명한다.
우선, 주면 위에 복수의 반도체 소자(12)가 탑재된 배선 기판(11)을 하금형 고정부(6)에 고정되어 있는 하금형(102)에 세트한다. 도시를 생략하나, 배선 기판(11)의 하금형(102)에 대한 위치 맞춤은 하금형(102)에 설치된 핀과, 배선 기판(11)에 형성된 구멍부와의 끼워 맞춤에 의해 이루어진다.
또한, 이 단계에서 상금형(101)과 하금형(102)은 가압 헤드 및 스테이지 등의 상금형 고정부(5) 및 하금형 고정부(6)에 설치된 도시를 생략하는 가열 기구에 의해 가열되어 있다.
제 1 실시예와 같이 고체 상태의 밀봉 수지 태블릿을 중공 원통부(17)의 개구부로부터 떨어뜨리고, 하금형 고정부(6) 내에 위치하고 있는 플런저(19)의 상면 위에 투입한다.
이어서, 중간 금형(103)의 상면에 주면 위로 복수의 반도체 소자(12)가 탑재된 배선 기판(11)을 세트하고, 배선 기판(11)이 세트된 중간 금형(103)을 수지 밀봉 장치의 상금형 고정부(5)에 고정된 상금형(101)과, 하금형 고정부(6)에 고정되어 있는 하금형(102)의 사이에 적층 배치한다.
그런 후, 상금형 고정부(5)에 고정된 상금형(101)을 중간 금형(103)에 접촉시켜서 형 폐쇄를 하고, 이어서, 소정의 프레스 압력으로 형 체결을 행한다. 또한, 동시에, 수지 성형용 금형(110) 전체가 균일한 온도가 되도록 가열 기구에 의해 중간 금형(103)에 가열을 실시한다.
다음으로, 상면에 용융 수지(40)가 설치된 플런저(19)를 구동부에 의해 연직 방향으로 상승한다.
그 결과, 용융 수지는 중공 원통부(17)의 상부 개구 구멍, 즉 포트부(18)의 개구면으로부터 컬부(106), 중간 금형 하부 러너(107)의 게이트부(108)를 통하여 캐비티(105)에 수평 방향으로 주입되고, 또한 컬부(106), 관통 러너부(109), 중간 금형 상부 러너부(111)의 게이트부(112)를 통하여 캐비티(104)에 수평 방향으로 주입된다.
그 결과, 각 캐비티(104 및 105)의 각각의 내부에 위치하고 있는 배선기판(11)의 주면 위에 탑재된 복수의 반도체 소자(12) 및 본딩 와이어(13) 등이 캐비 티(104 및 105) 내의 밀봉 수지에 침지한 상태가 형성된다.
수지 밀봉이 완료되면, 형 개방을 행하고, 주면 위에 탑재된 복수의 반도체 소자(12) 및 본딩 와이어(13) 등이 밀봉된 배선 기판을 수지 밀봉용 금형(10)으로부터 꺼낸다.
이후의 공정은 본 발명의 제 1 실시예의 경우와 같다.
이렇게, 본 발명의 제 3 실시예에서는 상금형(101) 및 하금형(102)에는 캐비티를 형성하지 않고, 상금형(101)과 하금형(102)에 협지된 중간 금형(103)의 상하면에 캐비티(104 및 105)를 형성하고, 단일의 수지 공급원인 포트부(18)로부터 컬부(106)를 거쳐 공급된 수지는 수지 통로를 경유하여 캐비티(104 및 105)에 주입된다.
따라서, 중간 금형(103)의 상면 및 하면에 설치된 배선 기판(11)의 각각을 동시에, 밀봉할 수 있고, 간이한 구조에서 수지 밀봉 공정에서의 생산 효율을 향상시킬 수 있다.
[제 4 실시예]
상술한 본 발명의 제 3 실시예에서는 상금형(101)과 하금형(102)에 협지된 중간 금형(103)의 상하면에 캐비티(104 및 105)를 형성하고, 단일의 수지 공급원인 포트부(18)로부터 컬부(106)를 거쳐 공급된 수지가 각각의 수지 통로를 경유하여 캐비티(104 및 105)에 주입되는 예를 나타냈다. 그러나, 본 발명은 이들의 예에 한정되지 않고, 중간 금형(103)의 상하면에 형성된 캐비티(104 및 105)에 독립하여 용융 수지를 공급하는 양태이어도 된다.
도 23은 본 발명의 제 4 실시예에 따른 전자 부품의 수지 밀봉 방법을 이용한 수지 밀봉 장치에 설치되는 수지 밀봉 성형용 금형을 나타낸 개략적인 단면도이다. 또한, 도 23에서 도 1 내지 도 12에서 나타낸 개소와 동일한 개소에는 동일 부호를 부여하고 그 설명을 생략한다.
도 23을 참조하면, 본 예의 수지 밀봉 성형용 금형(160)은 상금형(161), 하금형(162), 중간 금형(163) 등으로 구성된다. 상금형(161), 하금형(162) 및 중간 금형(163)의 모든 주면은 대략 동일한 면적을 가진다.
상금형(161)은 수지 밀봉 장치의 상금형 고정부(5)에 고정되고, 하금형(162)은 상기 수지 밀봉 장치의 하금형 고정부(6)에 고정되어 있다. 하금형(162) 위에 중간 금형(163)이 적층 배치되고, 중간 금형(163) 위에 상금형(161)이 배치하고 있다.
도시 생략하지만, 중간 금형(163)의 상금형(161) 및 하금형(162)에 대한 위치 맞춤은 상금형(161) 및 하금형(162)에 설치된 핀과, 중간 금형(163)에 형성된 구멍부와의 끼워 맞춤에 의해 이루어진다.
중간 금형(163)의 상면 및 하면에는 오목형으로 캐비티(104 및 105)가 형성되어 있다.
캐비티(104 및 105)의 내부에 배선 기판(11)의 주면 위에 탑재된 복수의 전자 부품인 반도체 소자(12) 및 해당 반도체 소자(12)의 외부 접속 단자와 상기 배선 기판(11) 위의 전극 단자를 접속하는 본딩 와이어(13) 등이 위치하는 동시에, 중간 금형(163)의 상면 및 하면과 배선 기판(11)의 이면은 동일 평면을 형성하도록 배선 기판(11)이 캐비티(104 및 105)에 설치되어 있다.
캐비티(104 및 105) 내에 밀봉용의 용융 수지가 사출(압인·주입)되어서, 배선 기판(11) 위에 탑재된 복수의 반도체 소자(12) 및 본딩 와이어(13) 등이 수지 밀봉된다.
도 23에서 캐비티(104 및 105)보다 좌측의 개소에서는 하금형(162), 중간 금형(163) 및 하금형 고정부(6)에 관통공이 형성되고, 해당 관통공의 외주에는 도시를 생략하는 구동부에 의해 연직 방향으로 이동 가능한 제 1 중공 원통부(17-1)가 형성되어 있다. 제 1 중공 원통부(17-1)의 내부는 밀봉 수지가 투입되는 제 1 포트부(18-1)를 구성하고, 제 1 포트부(18-1) 내에는 도시를 생략하는 구동부에 의해 연직 방향으로 운동 가능한 제 1 플런저(19-1)가 설치되어 있다. 제 1 중공 원통부(17-1)의 상부 개구 구멍, 즉 제 1 포트부(18-1)의 개구면은 상금형(161)의 하면측에 형성된 상금형 컬부(165)에 접속되고, 제 1 포트부(18-1) 내에 가열 용융화된 밀봉 수지가 제 1 플런저(19-1)에 의해 상금형 컬부(165)에 유입된다.
상금형 컬부(165)는 상금형(161)의 하면에 형성된 상금형 러너부(166)에 연통하고 있다. 따라서, 제 1 플런저(19-1)에 의하여 상금형 컬부(165)에 유입된 밀봉 수지는 상금형 러너부(166)에 유입된다. 상금형(161)의 상금형 러너부(166)는 중간 금형(163)에 형성된 제 1 중간 금형 러너부(167)에 연통하고 있다. 제 1 중간 금형 러너부(167)와 캐비티(104)의 접속 개소에는 게이트부(168)가 설치되어 있다.
이렇게, 상금형 컬부(165)를 통하여 제 1 포트부(18-1)와 연통하고 있는 상 금형 러너부(166)와 캐비티(104)는 제 1 중간 금형 러너부(167)를 통하여 연통하고 있다. 따라서, 제 1 포트부(18-1)로부터 상금형 러너부(166)에 유입된 밀봉 수지는 제 1 중간 금형 러너부(167)의 게이트부(168)를 통하여 캐비티(104)에 주입된다.
도 23에서 캐비티(104 및 105)보다 우측의 개소에서는 하금형(162) 및 하금형 고정부(6)에 관통공이 형성되고, 해당 관통공의 외주에는 도시를 생략하는 구동부에 연직 방향으로 운동 가능한 제 2 플런저(19-2)가 설치되어 있다. 제 2 중공 원통부(17-2)의 상부 개구 구멍, 즉 제 2 포트부(18-2)의 개구면은 중간 금형(163)의 하면측에 형성된 중간 금형 컬부(169)에 접속되고, 제 2 포트부(18-2) 내에 가열 용융화된 밀봉 수지가 제 2 플런저(19-2)에 의해 중간 금형 컬부(169)에 유입된다.
중간 금형 컬부(169)는 중간 금형(163)의 하면에 형성된 제 2 중간 금형 러너부(170)에 연통하고 있다. 따라서, 제 2 플런저(19-2)에 의해 중간 금형 컬부(169)에 유입된 밀봉 수지는 제 2 중간 금형 러너부(170)에 유입된다. 제 2 중간 금형 러너부(170)와 캐비티(105)의 접속 개소에는 게이트부(171)가 설치되어 있다.
이렇게, 중간 금형 컬부(169)를 통하여 제 2 포트부(18-2)와 연통하고 있는 중간 금형 러너부(170)와 캐비티(105)는 제 2 중간 금형 러너부(17)를 통하여 연통하고 있다. 따라서, 제 2 포트부(18-2)로부터 중간 금형 러너부(169)에 유입한 밀봉 수지는 제 2 중간 금형 러너부(170)의 게이트부(171)를 통하여 캐비티(105)에 주입된다.
다음으로, 이러한 구조를 가지는 수지 밀봉 성형용 금형(160)을 사용한 수지 밀봉 방법에 관하여 설명한다.
우선, 주면 위에 복수의 반도체 소자(12)가 탑재된 배선 기판(11)을 하금형 고정부(6)에 고정되어 있는 하금형(162)에 세트한다. 도시를 생략하나, 배선 기판(11)의 하금형(162)에 대한 위치 맞춤은 하금형(162)에 설치된 핀과, 배선 기판(11)에 형성된 구멍부와의 끼워 맞춤에 의해 이루어진다.
또한, 이 단계에서 상금형(161)과 하금형(162)은 가압 헤드 및 스테이지 등의 상금형 고정부(5) 및 하금형 고정부(6)에 설치된 도시를 생략하는 가열 기구에 의해 가열되어 있다.
고체 상태의 밀봉 수지 태블릿을 제 2 중공 원통부(17-2)의 개구부로부터 떨어뜨리고, 하금형 고정부(6) 내에 위치하고 있는 플런저(19-2)의 상면 위에 투입한다.
이어서, 중간 금형(163)의 상면에 주면 위로 복수의 반도체 소자(12)가 탑재된 배선 기판(11)을 세트하고, 배선 기판(11)이 세트된 중간 금형(163)을 수지 밀봉 장치의 상금형 고정부(5)에 고정된 상금형(161)과, 하금형 고정부(6)에 고정되어 있는 하금형(162)의 사이에 적층 배치한다.
또한, 고체 상태의 밀봉 수지 태블릿을 제 1 중공 원통부(17-1)의 개구부로부터 떨어뜨리고, 플런저(19-1)의 상면 위에 투입한다.
그런 후, 상금형 고정부(5)에 고정된 상금형 (161)을 중간 금형(163)에 접촉 시켜서 형 폐쇄를 하고, 이어서, 소정의 프레스 압력으로 형 체결을 행한다. 또한, 동시에, 수지 성형용 금형(160) 전체가 균일한 온도가 되도록 가열 기구에 의해 중간 금형(163)에 가열을 실시한다.
다음으로, 상면에 용융 수지(40)가 설치된 각 플런저(19)를 구동부에 의해 연직 방향으로 상승한다.
용융 수지는 제 1 중공 원통부(17-1)의 상부 개구 구멍, 즉 포트부(18-1)의 개구면으로부터 상금형 컬부(165), 상금형 러너부(166), 제 1 중간 금형 러너부(167) 및 게이트부(168)를 통하여 캐비티(104)에 수평 방향으로 주입되고, 또한, 제 2 중공 원통부(17-2)의 상부 개구 구멍, 즉 포트부(18-2)의 개구면에서 중간 금형 컬부(169), 중간 금형 러너부(170) 및 게이트부(171)를 통하여 캐비티(105)에 수평 방향으로 주입된다.
그 결과, 각 캐비티(104 및 105)의 각각의 내부에 위치하고 있는 배선 기판(11)의 주면 위에 탑재된 복수의 반도체 소자(12) 및 본딩 와이어(13) 등이 캐비티(104 및 105) 내의 밀봉 수지에 침지한 상태가 형성된다.
수지 밀봉이 완료되면, 형 개방을 행하고, 주면 위에 탑재된 복수의 반도체 소자(12) 및 본딩 와이어(13) 등이 밀봉된 배선 기판을 수지 밀봉용 금형(160)으로부터 꺼낸다.
이후의 공정은 본 발명의 제 1 실시예의 경우와 같다.
이렇게, 본 발명의 제 3 실시예에서는 상금형(161) 및 하금형(162)에는 캐비티를 형성하지 않고, 상금형(161)과 하금형(162)에 협지된 중간 금형(163)의 상하 면에 캐비티(104 및 105)를 형성하고, 독립의 수지 통로를 경유하여 캐비티(104 및 105)에 수지를 독립하여 주입한다.
따라서, 중간 금형(163)의 상면 및 하면에 설치된 배선 기판(11)을 독립하여 밀봉할 수 있고, 간이한 구조에서 수지 밀봉 공정에서의 생산 효율을 향상시킬 수 있다.
또한, 캐비티(104 및 105)에 독립하여 용융 수지를 공급하는 구조 때문에, 각 캐비티(104 및 105) 마다에 수지 재료, 사출 조건, 사출 타이밍 등의 수지 공급 조건을 다르게 하여 성형을 할 수 있다. 따라서, 제조 수율의 안정화를 용이하게 꾀할 수 있다.
예를 들면, 각 캐비티(104 및 105)의 두께(연직 방향의 길이)나 형상을 다르게 할 수 있다. 두께가 다른 혹은 다른 형상의 캐비티 각각에 독립하여 수지를 공급함으로써 반도체 소자(12)의 탑재 개소나 밀봉 형상이 다른 배선 기판(11)을 동시에, 수지 밀봉할 수 있고, 간이한 구조에서 제조 수율의 안정화를 용이하게 꾀할 수 있다.
[제 5 실시예]
상기의 각 실시예에서는 반도체 소자를 탑재한 배선 기판의 한 면만을 용융 수지로 밀봉하는 양태가 나타나 있지만, 본 발명은 이러한 양태에 한정되지 않고, 반도체 소자를 탑재한 시트 부재로서 리드 프레임의 양면을 용융 수지로 밀봉하는 양태이어도 된다.
도 24는 본 발명의 제 5 실시예에 이용할 수 있는 반도체 소자를 탑재하거나 리드 프레임을 나타내는 평면도이다.
도 24를을 참조하면, 본 발명의 제 5 실시예에서 이용할 수 있는 리드 프레임(200)은 예를 들면 동합금, 철·니켈 합금 등으로부터 이루어지고, 에칭 또는 금형에 의한 펀칭 가공에 의해 다이 패드(다이 스테이지)(201), 인너 리드부(202), 아우터 리드부(203)가 형성되어 있다. 인너 리드부(202)의 외측에 형성되어 있는 아우터 리드부(203)는 반도체 장치의 외부 접속 단자가 되고, 인너 리드부(202)에 접속하고 있다. 또한, 다이 패드(다이 스테이지)(201)는 주변 프레임부(204)에 접속하고 있는 다이 패드 지지부(205)에 의해 지지되고, 다이 패드(다이 스테이지)(201) 위에 반도체 소자(12)가 접착제(206)를 통하여 접착 고정되어 있다.
본 발명의 제 5 실시예에서는 이러한 반도체 소자(12)가 탑재된 리드 프레임(200)이 수지 밀봉 성형용 금형에 배치된다.
도 25는 본 발명의 제 5 실시예에 따른 전자 부품의 수지 밀봉 방법을 이용한 수지 밀봉 장치에 설치되는 수지 밀봉 성형용 금형을 나타낸 개략적인 단면도이며, 뒤에 참조하는 도 26 내지 도 29에 나타낸 선 X-X에 따른 단면도이다.
도 25를 참조하면, 본 예의 수지 밀봉 성형용 금형(250)은 상금형(251), 하금형(252), 제 1 중간 금형(253), 제 2 중간 금형(254)으로 구성된다. 상금형(251), 하금형(252), 제 1 중간 금형(253) 및 제 2 중간 금형(254)의 모든 주면은 대략 동일한 면적을 가진다.
상금형(251)은 수지 밀봉 장치의 상금형 고정부(5)에 고정되고, 하금형(252)은 상기 수지 밀봉 장치의 하금형 고정부(6)에 고정되어 있다. 하금형(252) 위에 제 1 중간 금형(253)이 적층 배치되고, 제 1 중간 금형(253) 위에 제 2 중간 금형(254)이 적층 배치되어 있다. 제 2 중간 금형(254) 위에 상금형(251)이 배치하고 있다.
도시를 생략하나, 제 1 중간 금형(253) 및 제 2 중간 금형(254)의 상금형(251) 및 하금형(252)에 대한 위치 맞춤은 상금형(251) 및 하금형(252)에 설치된 핀과, 제 1 중간 금형(253) 및 제 2 중간 금형(254)에 형성된 구멍부와의 끼워 맞춤에 의해 이루어진다.
적층 배치된 제 1 중간 금형(253), 제 2 중간 금형(254), 하금형(252)의 대략 중앙에는 관통공이 형성되고, 해당 관통공의 외주에는 도시를 생략하는 구동부에 의해 연직 방향으로 이동 가능한 중공 원통부(17)가 형성되어 있다.
중공 원통부(17)의 좌우로서, 하금형(252)의 상면 및 제 2 중간 금형(254)의 하면에는 캐비티(260)가, 제 2 중간 금형(254)의 상면 및 제 1 중간 금형(253)의 하면에는 캐비티(261)가, 제 1 중간 금형(253)의 상면 및 상금형(251)의 하면에는 캐비티(262)가 각각 형성되어 있다.
캐비티(260 내지 262)의 내부에 시트 부재인 리드 프레임(200)의 다이 패드(다이 스테이지)(201) 위에 탑재된 반도체 소자(12), 인너 리드부(202), 반도체 소자(12)와, 인너 리드부(202_를 접속하는 본딩 와이어(13) 등이 위치하도록 리드 프레임(200)이 하금형(252), 제 1 중간 금형(253) 및 제 2 중간 금형(254)의 상면에 설치되어 있다(또한, 도 25에서는 도면을 보기 쉽게 하기 위하여, 가장 좌측 위에 위치하고 있는 캐비티(262)에서 각부의 부호를 부여하고 있다).
상세한 것은 후술하지만, 캐비티(260 내지 262) 내에 밀봉용의 용융 수지가 사출(압입·주입)되어서, 리드 프레임(200)의 다이 패드(다이 스테이지)(201) 위에 탑재된 반도체 소자(12), 인너 리드부(202), 반도체 소자(12)와 인너 리드부(202)를 접속하는 본딩 와이어(13) 등이 수지 밀봉된다.
상기의 중공 원통부(17)의 내부는 밀봉 수지가 투입되는 포트부(18)를 구성하고, 포트부(18) 내에는 도시를 생략하는 구동부에 의해 연직 방향으로 운동 가능한 플런저(19)가 설치되어 있다. 중공 원통부(17)의 상부 개구 구멍, 즉 포트부(18)의 개구면은 상금형(251)의 하면에 형성된 컬부(265)에 접속되고, 포트부(18) 내로 가열 용융화된 밀봉 수지가 플런저(19)에 의해 컬부(265)에 유입된다.
여기에서, 도 25에 더하여 도 26도 참조한다. 도 26은 도 25에 나타낸 상금형(251)의 평면도이다. 또한, 도 26에서 제 2 중간 금형(254) 위에서의 리드 프레임(200)의 배열설치 영역을 일점쇄선으로 나타내고 있다.
도 25 및 도 26을 참조하면, 상기한 상금형(251)의 하면에 형성된 컬부(265)는 각각 상금형(251)의 하면으로서 해당 컬부(265)의 좌우로 형성된 상금형 러너부(266)에 연통하고 있다. 따라서, 플런저(19)에 의해 컬부(265)에 유입된 밀봉 수지는 상금형 러너부(266)에 유입된다. 또한, 도 2에서는 컬부(265)의 하면, 상금형 러너부(266)의 하면 및 상금형(251)의 바로 아래에 설치되는 제 2 중간 금형(254)에서의 캐비티(262)의 형성 영역을 점선으로 나타내고 있다.
다음으로, 도 25에 더하여 도 27도 참조한다. 도 27은 도 25에 나타낸 제 2 중간 금형(254)의 평면도이다. 또한, 제 2 중간 금형(254) 위에서의 리드 프레 임(200)의 배열설치 영역을 일점쇄선으로 나타내고 있다.
도 25 및 도 27을 참조하면, 상금형(251)의 상금형 러너부(266)는 제 2 중간 금형(254)에 형성된 제 2 중간 금형 러너부(267)에 각각 연통하고 있다. 제 2 중간 금형 러너부(267)와 캐비티(262)의 접속 개소에는 게이트부(268)가 설치되어 있다
또한, 각 제 2 중간 금형 러너부(267)에는 제 2 중간 금형 관통 러너부(269)가 제 2 중간 금형(254)을 관통하도록 접속되어 있다. 또한, 제 2 중간 금형 관통 러너부(269)는 제 2 중간 금형(254)의 하면을 향하여 앞이 가늘어지는 테이퍼 모양의 단면 형상을 가지고 있다.
각 제 2 중간 금형 러너부(267)의 게이트부(268)는 상방으로 경사하도록 형성되어 있다.
이렇게, 컬부(265)를 통하여 포트부(18)와 연통하고 있는 상금형 러너부(266)와 캐비티(262)는 제 2 중간 금형 러너부(267)를 통하여 연통하고 있다.
따라서 포트부(8)로부터 좌우 상금형 러너부(266)에 유입한 밀봉 수지는 제 2 중간 금형 러너부(267)의 게이트부(268)를 통하여 좌우의 캐비티(262)에 수평 방향으로 주입되고, 또한, 제 2 중간 금형 관통 러너부(269)에도 유입된다.
다음으로, 도 25에 더하여 도 28도 참조한다. 도 28은 도 25에 나타낸 제 1 중간 금형(253)의 평면도이다. 또한, 제 1 중간 금형(253) 위에서의 리드 프레임(200)의 배열설치 영역을 일점쇄선으로 나타내고 있다.
도 25 및 도 28을 참조하면, 제 2 중간 금형(254)의 제 2 중간 금형 관통 러 너부(269)는 제 1 중간 금형(253)에 형성된 제 1 중간 금형 러너부(270)에 각각 연통하고 있다. 제 1 중간 금형 러너부(270)와 캐비티(261)의 접속 개소에는 게이트부(271)가 설치되어 있다.
또한, 각 제 1 중간 금형 러너부(270)에는 제 1 중간 금형 관통 러너부(272)가 제 1 중간 금형(253)을 관통하도록 접속되어 있다. 또한, 제 1 중간 금형 관통 러너부(272)는 제 1 중간 금형(263)의 하면을 향하여 앞이 가늘어지는 테이퍼 모양의 단면 형상을 가지고 있다.
각 제 1 중간 금형 러너부(270)의 게이트부(271)는 상방으로 경사하도록 형성되어 있다.
이렇게, 컬부(265)를 통하여 포트부(18)와 연통하고 있는 상금형 러너부(266)와 캐비티(261)는 제 2 중간 금형(254)의 제 2 중간 금형 관통 러너부(269) 및 제 1 중간 금형 러너부(270)를 통하여 연통하고 있다. 따라서, 포트부(8)로부터 좌우 상금형 러너부(266)에 유입된 밀봉 수지는 제 2 중간 금형(254)의 제 2 중간 금형 관통 러너부(269), 제 1 중간 금형 러너부(270), 게이트부(271)를 통하여 좌우의 캐비티(261)에 수평 방향으로 주입되고, 또한, 제 1 중간 금형 관통 러너부(272)에도 유입된다.
다음으로, 도 25에 더하여 도 29도 참조한다. 도 29는 도 25에 나타낸 하금형(252)의 평면도이다. 또한, 하금형(252) 위에서의 리드 프레임(200)의 배열설치 영역을 일점쇄선으로 나타내고 있다.
도 25 및 도 29를 참조하면, 제 1 중간 금형 관통 러너부(272)는 하금 형(252)에 형성된 하금형 러너부(273)에 연통하고 있다. 하금형 러너부(273)와 캐비티(260)의 접속 개소에는 게이트부(274)가 설치되어 있다.
하금형 러너부(273)의 게이트부(274)는 상방으로 경사하도록 형성되어 있다.
이렇게, 컬부(265), 상금형 러너부(266) 및 제 2 중간 금형 관통 러너부(269)를 통하여 포트부(18)와 연통하고 있는 제 1 중간 금형 러너부(270)와 캐비티(260)는 제 1 중간 금형 관통 러너부(272) 및 하금형 러너부(273)를 통하여 연통하고 있다. 따라서, 제 1 중간 금형(253)의 제 1 중간 금형 관통 러너부(272)에 유입된 밀봉 수지는 하금형 러너부(273)의 게이트부(274)를 통하여 캐비티(260)에 수평 방향으로 주입된다.
그런데, 도 25에 나타낸 바와 같이, 상금형(251)의 내부에는 캐비티(262)의 상면으로부터 돌출 가능하게, 제 2 중간 금형(254)의 내부에는 캐비티(262)의 하면 및 캐비티(261)의 상면으로부터 돌출 가능하게, 제 1 중간 금형(253)의 내부에는 캐비티(261)의 하면 및 캐비티(260)의 상면으로부터 돌출 가능하게, 하금형(252)의 내부에는 캐비티(260)의 하면으로부터 돌출 가능하게, 배출 핀(300)이 2개씩 설치되어 있다. 수지 밀봉 완료 후, 배출 핀(300)에 의한 배출 기구에 의해 리드 프레임(200)은 수지 밀봉 성형용 금형(250)으로부터 꺼내진다.
이러한 배출 핀(300)에 의한 배출 기구의 구조를 도 30을 참조하여 설명한다. 도 30은 배출 핀(300)에 의한 배출 기구의 구조를 설명하기 위한 도면으로서, 캐비티(260 내지 262) 및 그 근방의 확대도이다.
도 30을 참조하면, 본 예에서의 각 배출 기구는 2개의 배출 핀(300) 및 2개 의 보냄용 주부(柱部)(301)를 구비한다.
배출 핀(300) 및 보냄용 주부(301)는 판자 모양의 배출 핀 지지부(302)에 지지 고정되어 있다. 배출 핀 지지부(302)는 금형 내부의 3개소에서 압축 스프링(303)에 의해 탄성 지지 되어 있어, 상금형(251), 제 2 중간 금형(254), 제 1 중간 금형(253) 및 하금형(252)이 접촉하지 않고 이간하고 있는 상태에서는 도 30에 나타낸 바와 같이, 배출 핀(300)은 캐비티(260 내지 262)로부터 돌출하고, 보냄용 주부(301)는 상금형(251), 제 2 중간 금형(254), 제 1 중간 금형(253) 및 하금형(252)이 접하는 면보다 돌출하고 있다.
다음으로, 수지 밀봉 성형용 금형(250)을 이용한 수지 밀봉 방법을 배출 핀(300)에 의한 배출 기구의 동작의 설명과 함께 도 25 및 도 31 내지 도 34를 참조하여 설명한다. 여기에서, 도 31 내지 도 34는 도 25에 나타낸 수지 밀봉 성형용 금형(250)을 이용한 수지 밀봉 방법을 설명하기 위한 도면(그 1 내지 그 4)이다.
도 25를 참조하면, 우선 수지 밀봉 장치의 하금형 고정부(6)에 고정되어 있는 하금형(252), 제 1 중간 금형(253) 및 제 2 중간 금형(254)의 상면에 반도체 소자(12)가 탑재된 리드 프레임(200)을 세트하고, 캐비티(260 내지 262)의 내부에 리드 프레임(200)에 탑재된 반도체 소자(12) 및 본딩 와이어(13) 등을 위치시킨다.
또한, 리드 프레임(200)이 세트된 제 1 중간 금형(253) 및 제 2 중간 금형(254)을 수지 밀봉 장치의 상금형 고정부(5)에 고정된 상금형 (251)과, 하금형 고정부(6)에 고정되어 있는 하금형(252)의 사이에 적층 배치한다.
구체적으로는, 하금형(252) 위에 제 1 중간 금형(253)을 적층 배치하고, 제 1 중간 금형(253) 위에 제 2 중간 금형(254)을 적층 배치한다. 이 때, 제 1 중간 금형(253) 및 제 2 중간 금형(254)의 상금형(251) 및 하금형(252)에 대한 위치 맞춤은 상금형(251) 및 하금형(252)에 설치된 핀(도시 생략)과, 제 1 중간 금형(253) 및 제 2 중간 금형(254)에 형성된 구멍부(도시 생략)와의 끼워 맞춤에 의해 이루어진다.
또한, 이 단계에서 상금형(251)과 하금형(252)은 가압 헤드 및 스테이지 등의 상금형 고정부(5) 및 하금형 고정부(6)에 설치된 도시를 생략하는 가열 기구에 의해 가열되어 있다.
또한, 이 단계에서는 도시를 생략하는 구동부에 의해 하금형(252), 제 1 중간 금형(253) 및 제 2 중간 금형(254) 내를 연직 방향으로 이동하도록 설치된 중공 원통부(17)의 상면은 하금형(252)의 상면에 위치하고 있다.
다음으로, 하금형(252) 위에 제 1 중간 금형(253)을 적층 배치하고, 제 1 중간 금형(253) 위에 제 2 중간 금형(254)을 적층 배치한 상태에서 중공 원통부(17)의 상면이 제 2 중간 금형(254)의 상면에 위치할 때까지 도시를 생략하는 구동부에 의해 중공 원통부(17)를 연직 방향으로 상승한다. 그 결과, 포트(18)는 하금형(252), 제 1 중간 금형(253) 및 제 2 중간 금형(254) 내에서 연통한다.
이 상태에서, 고체 상태의 밀봉 수지 태블릿을 중공 원통부(17)의 개구부로부터 떨어뜨리고, 하금형 고정부(6) 내에 위치하고 있는 플런저(19)의 상면 위에 투입한다.
그런 후, 상금형 고정부(5)에 고정된 상금형(251)을 제 2 중간 금형(254)에 접촉시켜서 형 폐쇄를 하고, 이어서, 소정의 프레스 압력으로 형 체결을 행한다.
형 체결이 행해지면, 도 31에 나타낸 바와 같이, 보냄용 주부(301)가 대면하는 각 금형(251 내지 254)에 눌리고, 그 결과, 배출 핀(300) 및 보냄용 주부(301)가 지지 고정된 배출 핀 지지부(302) 및 배출 핀(300)은 일체적으로 동작한다. 그러면, 압축 스프링(303)은 수축하고, 배출 핀(300)은 캐비티(260 내지 262)와 반대 방향, 즉 배출 핀(300)이 설치되어 있는 금형(251 내지 254)의 내측으로 이동한다.
한편, 수지 성형용 금형(250) 전체가 균일한 온도가 되도록 도시를 생략하는 가열 기구에 의해, 제 1 중간 금형(253) 및 제 2 중간 금형(254)에 가열을 실시한다. 그 결과, 플런저(19)의 상면 위에 투입되어 있는 고체 상태의 밀봉 수지 태블릿(40)은 용융한다. 제 1 중간 금형(253) 및 제 2 중간 금형(254)을 소정 온도로 가열해 둠으로써, 용융한 밀봉 수지를 후의 공정에서 캐비티(260 내지 262) 내에 유입할 때의 유동 특성을 안정시킬 수 있다. 또한, 일련의 밀봉 동작을 연속적으로 행할 때의 사이클 타임을 단축할 수 있다.
다음으로, 상면에 용융 수지가 설치된 플런저(19)를 도시를 생략하는 구동부에 의해 연직 방향으로 상승한다.
그 결과, 용융 수지는 중공 원통부(17)의 상부 개구 구멍, 즉 포트부(18)의 개구면에서 상금형(251)의 하면측에 형성된 컬부(265), 컬부(265)에 연통하고 있는 상금형 러너부(266)를 통하여 제 2 중간 금형 러너(267)에 유입된다. 또한, 용융 수지는 제 2 중간 금형 러너(267)의 게이트부(268)를 통하여 캐비티(262)에 수평 방향으로 주입되고, 또한, 제 2 중간 금형 관통 러너부(269)에 유입된다. 또한, 용융 수지는 제 2 중간 금형 관통 러너부(269)에 연통하고 있는 제 1 중간 금형 러너(270)의 게이트부(271)를 통하여 캐비티(261)에 수평 방향으로 주입되고, 또한, 제 1 중간 금형 관통 러너부(272)에 유입된다. 또한, 용융 수지는 제 1 중간 금형 관통 러너부(272)에 연통하고 있는 하금형 러너(273)의 게이트부(274)를 통하여 하금형(252)의 캐비티(260)에 수평 방향으로 주입된다.
용융 수지는 캐비티(260 내지 262)에 주입되면, 도 32에 나타낸 바와 같이, 캐비티(260 내지 262)의 각각의 내부에 위치하고 있는 리드 프레임(200)의 다이 패드(다이 스테이지)(201) 위에 탑재된 반도체 소자(12), 인너 리드부(202), 반도체 소자(12)와 인너 리드부(202)를 접속하는 본딩 와이어(13) 등이 캐비티(260 내지 262) 내의 밀봉 수지(40E)에 침지하고, 리드 프레임(200)의 양면에 수지가 설치된 상태가 형성된다.
이렇게 하여, 수지 밀봉이 완료되면, 도 33에 나타낸 바와 같이, 형 개방을 행하고, 반도체 소자(12) 및 본딩 와이어(13)가 설치된 면과 그 반대인 면의 양면이 밀봉된 리드 프레임(200)을 수지 밀봉용 금형(250)으로부터 꺼낸다.
이 때, 캐비티(260 내지 262) 내의 밀봉 수지(40E)뿐만 아니라, 컬부(265), 상금형 러너부(266), 제 2 중간 금형 러너(267), 게이트부(268), 제 2 중간 금형 관통 러너부(269), 제 1 중간 금형 관통 러너부(272), 제 1 중간 금형 러너(270), 게이트부(271), 하금형 러너(273) 및 게이트부(274)에 충전되어 있는 밀봉 수지(40F)도 고화되어 있다.
본 공정에서는 우선 , 상면이 제 2 중간 금형(254)의 상면에 위치하고 있는 중공 원통부(17)를 도시를 생략하는 구동부에 의해 연직 방향으로 하강한다. 또한, 플런저(19)도 도시를 생략하는 구동부에 의해 연직 방향으로 하강한다.
이어서, 형 개방을 행하고 상금형(251), 제 1 중간 금형(253), 제 2 중간 금형(254) 및 하금형(252)을 이형한다. 구체적으로는, 적층 배치된 수지 성형용 금형(250)으로부터 제 1 중간 금형(253) 및 제 2 중간 금형(254)을 분해한다.
이러한 분해에 의해 상금형(251)의 하면과 제 2 중간 금형(254)의 상면의 접촉, 제 2 중간 금형(254)의 하면과 제 1 중간 금형(253)의 상면의 접촉 및 제 1 중간 금형(253)의 하면과 하금형(252)의 상면의 접촉을 알 수있고, 금형(251 내지 254)의 내측에 위치하고 있었던 보냄용 주부(301)는 압축 스프링(303)의 신장에 따라 금형(251 내지 254)의 표면으로부터 돌출하고 이것에 연동하여 배출 핀 지지부(302) 및 배출 핀(300)은 일체적으로 동작하고 캐비티(260 내지 262)로부터 돌출한다. 그 결과, 반도체 소자(12) 및 본딩 와이어(13)가 설치된 면과, 그 반대인 면의 양면이 밀봉된 리드 프레임(200)을 수지 성형용 금형(250)으로부터 꺼낼 수 있다. 일반적으로 리드 프레임(200)에는 도금 처리가 시행되어 있기 때문에, 제 2 중간 금형 러너(267), 게이트부(268), 제 1 중간 금형 러너(270), 게이트부(271), 하금형 러너(273) 및 게이트부(274)에 충전되어 있는 밀봉 수지(40F)는 용이하게 제거할 수 있다.
이렇게 하여, 반도체 소자(12) 및 본딩 와이어(13)가 설치된 면과 그 반대인 면의 양면이 밀봉된 리드 프레임(200)을 일괄하여 수지 밀봉한 후에 아우터 리드 부(203)를 절단 및 절곡함으로써, 다이 패드(다이 스테이지)(201)에 설치된 반도체 소자(12)가 본딩 와이어(13)에 의해 인너 리드부(202)에 접속되고, 해당 인너 리드부(202)와 반도체 소자(12)와 본딩 와이어(13)가 밀봉 수지(40E)로 수지 밀봉되고, 밀봉 수지(40E)의 외측에는 인너 리드부(202)로부터 아우터 리드부(203)가 연장되어 있는 반도체 장치(400)(도 34 참조)가 완성된다.
이와 같이, 본 발명의 제 5 실시예에서는 리드 프레임(200)에서 반도체 소자(12) 및 본딩 와이어(13)가 설치된 면과 그 반대인 면의 양면이 캐비티(260 내지 262)에 설치되고, 해당 캐비티(260 내지 262)의 각각에 컬부(265), 상금형 러너부(266), 제 2 중간 금형 러너(267), 게이트부(268), 제 2 중간 금형 관통 러너부(269), 제 1 중간 금형 관통 러너부(272), 제 1 중간 금형 러너(270), 게이트부(271), 하금형 러너(273) 및 게이트부(274)로부터 이루어지는 수지 통로를 경유하고, 단일의 수지 공급원인 포트부(18)로부터 용융 수지가 주입된다.
따라서, 제 2 중간 금형(254), 제 1 중간 금형(253) 및 하금형(252) 위에 설치된 리드 프레임(200) 중, 반도체 소자(12) 및 본딩 와이어(13)가 설치된 개소와 그 반대인 면의 개소를 각각 동시에, 밀봉할 수 있고, 상금형(251) 및 하금형(252)의 대형화를 초래하지 않고, 즉 설비 코스트의 상승을 초래하지 않고, 간이한 구조에서 수지 밀봉 공정에서의 생산 효율을 향상시킬 수 있다.
또한, 본 발명의 제 5 실시예에서 본 발명의 제 2 실시예와 같이 적층 배치된 각 금형의 캐비티에 독립하여 용융 수지를 공급하는 양태를 채용해도 된다.
이상, 본 발명의 실시예에 대하여 상세하게 설명했지만, 본 발명은 특정한 실시예에 한정되는 것이 아니라, 특허 청구 범위에 기재된 본 발명의 요지의 범위 내에서 여러 가지 변형 및 변경이 가능하다.
예를 들면 상기의 각 실시예에서 각 금형의 캐비티 및 러너부의 부품을 초경합금으로 구성하고, 해당 금형의 다른 부품 부분을 탄소 공구강(SKS93, SK4, SK 5 등), 마텐자이트계 스테인레스(SUS440C) 등으로 구성해도 된다.
이상의 설명에 관하여, 또한 이하의 항을 개시한다.
(부기1)
캐비티부 내에 피수지 밀봉물이 수용되어 이루어지는 중간 금형을 상금형과 하금형의 사이에 배치하고,
해당 중간 금형의 상기 캐비티부 내에 밀봉용 수지를 도입하는 동시에,
해당 중간 금형의 상기 캐비티부의 근방에 배열설치되는 한편 해당 중간 금형의 두께 방향으로 관통하는 러너를 통하여 해당 중간 금형의 다른 쪽의 주면측에 대하여 밀봉용 수지를 유입하는
것을 특징으로 하는 수지 밀봉 방법.
(부기2)
캐비티부 내에 피수지 밀봉물이 수용되어 이루어지는 중간 금형을 복수개, 상금형과 하금형의 사이에 적층하여 배치하고,
적층된 중간 금형의 상기 캐비티부의 근방에 배열설치되고, 또한, 적층된 중간 금형간을 적층 방향으로 연통하는 러너를 통하여 각각의 중간 금형에서의 캐비티부 내에 밀봉용 수지를 유입하는
것을 특징으로 하는 수지 밀봉 방법.
(부기3)
부기 1 또는 부기 2 기재의 수지 밀봉 방법으로서,
상기 하금형의 상기 중간 금형에 대향하는 면에 캐비티부가 설치되고, 상기 캐비티부 내에 피수지 밀봉물이 수용되어 이루어지는 것을 특징으로 하는 수지 밀봉 방법.
(부기4)
부기 2 기재의 수지 밀봉 방법으로서,
상기 밀봉용 수지는 단일의 수지 공급원으로부터 복수의 상기 캐비티부에 주입되는 것을 특징으로 하는 수지 밀봉 방법.
(부기5)
부기 2 기재의 수지 밀봉 방법으로서,
상기 밀봉용 수지는 복수의 상기 캐비티부에 독립하여 주입되는 것을 특징으로 하는 수지 밀봉 방법.
(부기6)
부기 5 기재의 수지 밀봉 방법으로서,
상기 캐비티부는 서로 다른 형상을 가지는 것을 특징으로 하는 전자 부품의 수지 밀봉 방법.
(부기7)
부기 1 기재의 수지 밀봉 방법으로서,
상기 캐비티부는 상기 중간 금형의 상면 및 하면에 형성되는 것을 특징으로 하는 수지 밀봉 방법.
(부기8)
부기 7 기재의 수지 밀봉 방법으로서,
상기 중간 금형의 상면 및 하면에 형성되어 있는 상기 캐비티부는 서로 다른 형상을 가지는 것을 특징으로 하는 수지 밀봉 방법.
(부기9)
부기 7 또는 부기 8 기재의 수지 밀봉 방법으로서,
상기 밀봉용 수지는 단일의 수지 공급원으로부터 복수의 상기 캐비티부에 주입되는 것을 특징으로 하는 수지 밀봉 방법.
(부기10)
부기 7 또는 부기 8 기재의 수지 밀봉 방법으로서,
상기 밀봉용 수지는 복수의 상기 캐비티부에 독립하여 주입되는 것을 특징으로 하는 수지 밀봉 방법.
(부기11)
부기 1 내지 부기 10 기재의 수지 밀봉 방법으로서,
형 체결을 행할 때에 상기 중간 금형을 소정 온도로 가열하는 것을 특징으로 하는 수지 밀봉 방법
(부기12)
상금형과,
하금형과,
해당 상금형과 해당 하금형의 사이에 배열설치되는 하나 또는 복수의 중간 금형을 가지며,
해당 중간 금형은 적어도 한쪽의 주면에 피수지 밀봉물이 수용되는 캐비티부 및 해당 캐비티부의 근방에 두께 방향으로 관통하는 러너를 구비하여 이루어지는 것을 특징으로 하는 수지 밀봉용 금형.
(부기13)
부기 12 기재의 수지 밀봉용 성형 금형으로서,
상기 중간 금형이 복수 적층 배치되고,
복수의 상기 캐비티에는 수지가 단일의 수지 공급원으로부터 주입되는 것을 특징으로 하는 수지 밀봉용 성형 금형.
(부기14)
부기 12 기재의 수지 밀봉용 성형 금형으로서,
상기 중간 금형이 복수적층 배치되고,
복수의 상기 캐비티부에는 수지가 독립하여 주입되는 것을 특징으로 하는 수지 밀봉용 성형 금형.
(부기15)
부기 14 기재의 수지 밀봉용 성형 금형으로서,
상기 캐비티부는 서로 다른 형상을 가지는 것을 특징으로 하는 수지 밀봉용 성형 금형.
(부기16)
부기 12 기재의 수지 밀봉용 성형 금형으로서,
상기 캐비티부는 상기 중간 금형의 상면 및 하면에 형성되는 것을 특징으로 하는 수지 밀봉용 성형 금형.
(부기17)
부기 16 기재의 수지 밀봉용 성형 금형으로서,
상기 중간 금형의 상면 및 하면에 형성되어 있는 상기 캐비티부는 서로 다른 형상을 가지는 것을 특징으로 하는 수지 밀봉용 성형 금형.
(부기18)
상금형과,
하금형과,
해당 상금형과 해당 하금형의 사이에 배열설치되는 하나 또는 복수의 중간 금형을 가지며,
해당 중간 금형은 적어도 한쪽의 주면에 피수지 밀봉물이 수용되는 캐비티부 및 해당 캐비티부의 근방에 두께 방향으로 관통하는 러너를 구비하여 이루어지는 것을 특징으로 하는 수지 밀봉 장치.
(부기19)
부기 18 기재의 수지 밀봉 장치로서,
형 체결을 행할 때에 상기 중간 금형을 소정 온도로 가열하는 가열 수단을 더 구비하는 것을 특징으로 하는 수지 밀봉 장치.
도 1은 본 발명의 제 1 실시예에 따른 전자 부품의 수지 밀봉 방법을 이용한 수지 밀봉 장치에 설치되는 수지 밀봉 성형용 금형을 나타낸 개략적인 단면도.
도 2는 도 1에 나타내는 상금형(1)의 평면도.
도 3은 도 1에 나타낸 제 2 중간 금형(4)의 평면도.
도 4는 도 1에 나타낸 제 1 중간 금형(3)의 평면도.
도 5는 도 1에 나타낸 하금형(2)의 평면도.
도 6은 도 1에 나타낸 수지 밀봉 성형용 금형(10)을 이용한 수지 밀봉 방법을 설명하기 위한 도(그 1).
도 7은 도 1에 나타낸 수지 밀봉 성형용 금형(10)을 이용한 수지 밀봉 방법을 설명하기 위한 도(그 2).
도 8은 도 1에 나타낸 수지 밀봉 성형용 금형(10)을 이용한 수지 밀봉 방법을 설명하기 위한 도(그 3).
도 9는 도 1에 나타낸 수지 밀봉 성형용 금형(10)을 이용한 수지 밀봉 방법을 설명하기 위한 도(그 4).
도 10은 도 1에 나타낸 수지 밀봉 성형용 금형(10)을 이용한 수지 밀봉 방법을 설명하기 위한 도(그 5).
도 11은 도 1에 나타낸 수지 밀봉 성형용 금형(10)을 이용한 수지 밀봉 방법을 설명하기 위한 도(그 6).
도 12는 도 1에 나타낸 수지 밀봉 성형용 금형(10)을 이용한 수지 밀봉 방법 을 설명하기 위한 도(그 7).
도 13은 본 발명의 제 2 실시예에 따른 전자 부품의 수지 밀봉 방법을 이용한 수지 밀봉 장치에 설치되는 수지 밀봉 성형용 금형으로 나타낸 개략적인 단면도(그 1)이다.
도 14는 본 발명의 제 2 실시예에 따른 전자 부품의 수지 밀봉 방법을 이용한 수지 밀봉 장치에 설치되는 수지 밀봉 성형용 금형을 나타낸 개략적인 단면도(그 2).
도 15는 본 발명의 제 2 실시예에 따른 전자 부품의 수지 밀봉 방법을 이용한 수지 밀봉 장치에 설치되는 수지 밀봉 성형용 금형을 나타낸 개략적인 단면도(그 3).
도 16은 도 13 내지 도 15에 나타낸 상금형(61)의 평면도.
도 17은 도 13 내지 도 15에 나타낸 제 2 중간 금형(64)의 평면도.
도 18은 도 13 내지 도 15에 나타낸 제 1 중간 금형(63)의 평면도.
도 19는 도 13 내지 도 15에 나타낸 하금형(62)의 평면도.
도 20은 도 16 내지 도 19에 나타낸 선 D-D에 따른 단면도.
도 21은 본 발명의 제 3 실시예에 따른 전자 부품의 수지 밀봉 방법을 이용한 수지 밀봉 장치에 설치되는 수지 밀봉 성형용 금형을 나타낸 개략적인 단면도.
도 22는 도 21에 나타낸 중간 금형(103)의 평면도.
도 23은 본 발명의 제 4 실시예에 따른 전자 부품의 수지 밀봉 방법을 이용한 수지 밀봉 장치에 설치되는 수지 밀봉 성형용 금형을 나타낸 개략적인 단면도.
도 24는 본 발명의 제 5 실시예에 이용된 반도체 소자를 탑재한 리드 프레임을 나타내는 평면도.
도 25는 본 발명의 제 1 실시예에 따른 전자 부품의 수지 밀봉 방법을 이용한 수지 밀봉 장치에 설치되는 수지 밀봉 성형용 금형을 나타낸 개략적인 단면도.
도 26은 도 25에 나타낸 상금형(251)의 평면도.
도 27은 도 25에 나타낸 제 1 중간 금형(253)의 평면도.
도 28은 도 25에 나타낸 제 2 중간 금형(254)의 평면도.
도 29는 도 25에 나타낸 하금형(252)의 평면도.
도 30은 배출 핀(300)에 의한 배출 기구의 구조를 설명하기 위한 도면.
도 31은 도 25에 나타낸 수지 밀봉 성형용 금형(250)을 이용한 수지 밀봉 방법을 설명하기 위한 도(그 1).
도 32는 도 25에 나타낸 수지 밀봉 성형용 금형(250)을 이용한 수지 밀봉 방법을 설명하기 위한 도(그 2).
도 33은 도 25에 나타낸 수지 밀봉 성형용 금형(250)을 이용한 수지 밀봉 방법을 설명하기 위한 도(그 3).
도 34는 도 25에 나타낸 수지 밀봉 성형용 금형(250)을 이용한 수지 밀봉 방법을 설명하기 위한 도(그 4).
도면의 주요 부분에 대한 부호의 설명
1, 61, 101, 161, 251: 상금형 2, 62, 102, 162, 252: 하금형
3, 4, 63, 64, 103, 163, 253, 254: 중간 금형
7, 8, 9, 67, 68, 69, 104, 105, 300: 캐비티
10, 60, 110, 160, 250: 수지 성형용 금형
11: 배선 기판 12: 반도체 소자
13: 본딩 와이어 18: 포트부
19: 플런저
20, 80, 84, 88, 106, 165, 169, 265: 컬부
21, 81, 166, 266: 상금형 러너부
22, 82, 267: 제 2 중간 금형 러너부
24, 269: 제 2 중간 금형 관통 러너부
25, 86, 270: 제 1 중간 금형 러너부
27, 272 제 1 중간 금형 관통 러너부 28, 90, 273: 하금형 러너부
40: 수지 태블릿 107: 중간 금형 하부 러너부
109: 관통 러너부 111: 중간 금형 상부 러너부
167: 제 1 중간 금형 상부 러너부
170: 제 1 중간 금형 하부 러너부 200: 리드 프레임
201: 다이 패드 202: 인너 리드

Claims (5)

  1. 캐비티부 내에 피(被)수지 밀봉물이 수용되어 이루어지는 중간 금형을 상금형과 하금형의 사이에 배치하고,
    해당 중간 금형의 상기 캐비티부 내에 밀봉용 수지를 도입하는 동시에,
    해당 중간 금형의 상기 캐비티부의 근방에 배열설치되고, 또한 해당 중간 금형의 두께 방향으로 관통하는 러너를 통하여 해당 중간 금형의 다른 쪽의 주면측에 대해 밀봉용 수지를 도입하는 것을 특징으로 하는 수지 밀봉 방법.
  2. 캐비티부 내에 피수지 밀봉물이 수용되어 이루어지는 중간 금형을 복수개, 상금형과 하금형의 사이에 적층하여 배치하고,
    적층된 중간 금형의 상기 캐비티부의 근방에 배열설치되고, 또한 적층된 중간 금형 사이를 적층 방향으로 연통하는 러너를 통하여 각각의 중간 금형에서의 캐비티부 내에 밀봉용 수지를 도입하는 것을 특징으로 하는 수지 밀봉 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 하금형의 상기 중간 금형에 대향하는 면에 캐비티가 설치되고, 상기 캐비티부 내에 피수지 밀봉물이 수용되어 이루어지는 것을 특징으로 하는 수지 밀봉 방법.
  4. 상금형과,
    하금형과,
    해당 상금형과 해당 하금형의 사이에 배열설치되는 하나 또는 복수의 중간 금형을 가지며,
    해당 중간 금형은 적어도 한쪽의 주면에 피수지 밀봉물이 수용되는 캐비티부 및 해당 캐비티부의 근방에 두께 방향으로 관통하는 러너를 구비하여 이루어지는 것을 특징으로 하는 수지 밀봉용 금형.
  5. 상금형과,
    하금형과,
    해당 상금형과 해당 하금형의 사이에 배열설치되는 하나 또는 복수의 중간 금형을 가지며,
    해당 중간 금형은 적어도 한쪽의 주면에 피수지 밀봉물이 수용되는 캐비티부 및 해당 캐비티부의 근방에 두께 방향으로 관통하는 러너를 구비하여 이루어지는 것을 특징으로 하는 수지 밀봉 장치.
KR1020080024802A 2007-03-19 2008-03-18 수지 밀봉 방법, 수지 밀봉용 금형 및 수지 밀봉 장치 KR100973000B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2007-00071619 2007-03-19
JP2007071619A JP2008235489A (ja) 2007-03-19 2007-03-19 樹脂封止方法、樹脂封止用金型、及び樹脂封止装置

Publications (2)

Publication Number Publication Date
KR20080085734A true KR20080085734A (ko) 2008-09-24
KR100973000B1 KR100973000B1 (ko) 2010-07-30

Family

ID=39773887

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080024802A KR100973000B1 (ko) 2007-03-19 2008-03-18 수지 밀봉 방법, 수지 밀봉용 금형 및 수지 밀봉 장치

Country Status (5)

Country Link
US (1) US20080230950A1 (ko)
JP (1) JP2008235489A (ko)
KR (1) KR100973000B1 (ko)
CN (1) CN101271850B (ko)
TW (1) TWI360851B (ko)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101577236B (zh) * 2009-06-08 2011-01-12 美新半导体（无锡）有限公司 基板倒装式的电子器件环氧树脂灌封模具及其灌封方法
CN101692558B (zh) * 2009-09-30 2011-06-01 国营汉光机械厂 穿孔活动线束气密工艺
JP5759181B2 (ja) * 2011-01-12 2015-08-05 Ｔｏｗａ株式会社 電子部品の樹脂封止成形装置
KR20120100080A (ko) * 2011-03-03 2012-09-12 삼성전자주식회사 반도체 패키지의 성형 장치
JP5468574B2 (ja) * 2011-06-29 2014-04-09 Ｔｏｗａ株式会社 電子部品の樹脂封止成形方法及び装置
JP5387646B2 (ja) * 2011-10-07 2014-01-15 第一精工株式会社 樹脂封止装置
JP6058431B2 (ja) * 2013-03-08 2017-01-11 アピックヤマダ株式会社 樹脂モールド装置、および樹脂モールド方法
JP6169390B2 (ja) 2013-03-29 2017-07-26 Nok株式会社 液状エラストマーの成形方法
GB2513012B (en) * 2014-03-26 2015-03-11 Dp Seals Ltd Mould tooling
US9484228B2 (en) * 2014-10-01 2016-11-01 Apple Inc. Simultaneous independently controlled dual side PCB molding technique
CN108453970A (zh) * 2018-03-27 2018-08-28 成都时代立夫科技有限公司 一种化学机械抛光垫的制造方法及其产品和模具
JP7149238B2 (ja) * 2019-08-09 2022-10-06 Ｔｏｗａ株式会社 樹脂成形装置及び樹脂成形品の製造方法
TWI726790B (zh) * 2020-03-26 2021-05-01 神盾股份有限公司 模組化模具及使用其製作指紋感測模組的方法

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US1515319A (en) * 1920-12-30 1924-11-11 Valley Mould & Iron Corp Ingot mold and method of casting
US2698460A (en) * 1951-10-01 1955-01-04 M And W Company Inc Method and apparatus for producing injection molded products
US2992455A (en) * 1958-11-14 1961-07-18 Allied Record Mfg Company Automatic stockmold and curing press
US3663145A (en) * 1968-12-26 1972-05-16 Shoichi Teraoka Synthetic resin injection molding apparatus
US3647338A (en) * 1969-09-15 1972-03-07 Nippon Columbia Disc record injection molding machine
US3659997A (en) * 1970-03-04 1972-05-02 Husky Mfg Tool Works Ltd Injection-molding machine with transverse feed
GB1525707A (en) * 1975-02-22 1978-09-20 Booth & Co Ltd W H Casting metals
DE2834211C2 (de) * 1978-08-04 1982-08-05 Klöckner-Werke AG, 4100 Duisburg Formvorrichtung zum Herstellen von Formlingen aus wenigstens zwei miteinander verbundenen Teilformlingen aus formbarem Material, insbesondere Gummi
US4539171A (en) * 1982-07-15 1985-09-03 Primtec Displaced snorkel sandwich molding
US5110531A (en) * 1982-12-27 1992-05-05 Sri International Process and apparatus for casting multiple silicon wafer articles
DE3308184A1 (de) * 1983-03-10 1984-09-13 Sintokogio, Ltd., Nagoya, Aichi Formkastenapparat
JPS61185424A (ja) * 1985-02-06 1986-08-19 Toshiba Mach Co Ltd 射出成形方法および装置
JPS62150834A (ja) * 1985-12-25 1987-07-04 Hitachi Micro Comput Eng Ltd 半導体装置樹脂成形方法および樹脂成形装置
JPH0350841A (ja) * 1989-07-19 1991-03-05 Toshiba Corp 半導体樹脂封止用金型装置
US5030406A (en) * 1989-08-14 1991-07-09 Sorensen Jens Ole Sequentially injected multi-component shuttle-stack-molding
US5169655A (en) * 1990-06-04 1992-12-08 Von Holdt Sr John W Multiple cavity injection mold
KR950012857B1 (ko) * 1992-09-29 1995-10-23 삼성전자주식회사 1-포트(pot)형 반도체 플래스틱 몰딩(plastic molding) 장치
JPH0878451A (ja) * 1994-09-05 1996-03-22 Fujitsu Ltd 半導体装置の製造方法
DE19520931A1 (de) * 1995-06-08 1996-12-12 Polygram Manufacturing & Distr Zweietagen-Spritzgießmaschine
JP2997875B2 (ja) * 1996-11-19 2000-01-11 博敏 西田 樹脂封止成形品の射出成形方法
US6086808A (en) * 1997-08-19 2000-07-11 Universal Ventures Repositioning of articles between different positions within an intermittently accessible space
JP3795670B2 (ja) 1998-05-25 2006-07-12 Ｔｏｗａ株式会社 電子部品の樹脂封止成形方法
KR20000005517U (ko) * 1998-08-31 2000-03-25 전주범 다중 사출성형기
CN1139473C (zh) * 1999-05-17 2004-02-25 耶斯·图戈德·格拉姆 具有可转位中间部分的模具
DE10110611C2 (de) * 2001-03-06 2003-11-27 Lehmann Gmbh & Co Kg Vorrichtung zum Spritzgießen von Formkörpern aus Kunststoff
US6840751B2 (en) * 2002-08-22 2005-01-11 Texas Instruments Incorporated Vertical mold die press machine
KR20050091566A (ko) * 2004-03-12 2005-09-15 앰코 테크놀로지 코리아 주식회사 반도체 패키지 제조용 양면 몰드

Also Published As

Publication number Publication date
CN101271850B (zh) 2012-07-18
JP2008235489A (ja) 2008-10-02
CN101271850A (zh) 2008-09-24
TWI360851B (en) 2012-03-21
US20080230950A1 (en) 2008-09-25
TW200842994A (en) 2008-11-01
KR100973000B1 (ko) 2010-07-30

Similar Documents

Publication Publication Date Title
KR100973000B1 (ko) 수지 밀봉 방법, 수지 밀봉용 금형 및 수지 밀봉 장치
KR102162395B1 (ko) 수지 몰드 금형, 수지 몰드 장치, 수지 몰드 방법, 및 수지 몰드 금형의 평가 방법
JP3194917B2 (ja) 樹脂封止方法
JP2008004570A (ja) 樹脂封止型半導体装置の製造方法、樹脂封止型半導体装置の製造装置、および樹脂封止型半導体装置
JP2001223229A (ja) 樹脂モールド方法、モールド成形用金型及び配線基材
JP5054923B2 (ja) 電子部品の樹脂封止成形方法
KR20010087175A (ko) 전자 부품, 전자 부품의 수지 밀봉 방법 및 장치
JP3425089B2 (ja) 樹脂封止型半導体装置の製造方法
JP2010165938A (ja) 樹脂封止装置
JP2004230707A (ja) 電子部品の樹脂封止成形方法及び装置
TWI506708B (zh) 半導體封裝鑄模裝置及方法
JP6526463B2 (ja) 半導体装置の製造方法
WO2016125571A1 (ja) 樹脂成形金型、樹脂成形方法、および成形品の製造方法
JP2008117998A (ja) 樹脂封止金型及び半導体パッケージの製造方法
KR101173092B1 (ko) 반도체 패키지 몰딩 장치
JPH10270627A (ja) 半導体装置の製造方法およびリードフレーム
JP5923293B2 (ja) モールド金型
JP2004311855A (ja) 電子部品の樹脂封止成形用金型
JPH07135230A (ja) 電子装置の樹脂封止方法およびそれに用いるリードフレーム
JP4730830B2 (ja) 半導体デバイスの製造方法
KR20070035725A (ko) 2단 게이트 구조를 갖는 몰딩용 다이
CN110164843A (zh) 引线框、带有树脂的引线框、带有树脂的引线框的制造方法以及半导体装置的制造方法
KR200479309Y1 (ko) 기판 몰딩 장치
KR101072507B1 (ko) 반도체 소자 몰딩 장치
JP6076117B2 (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130705

Year of fee payment: 4

LAPS Lapse due to unpaid annual fee