KR20080083692A - 나노 구조물의 초소형화 방법, 나노 구조물 및 그 형성방법 - Google Patents

나노 구조물의 초소형화 방법, 나노 구조물 및 그 형성방법 Download PDF

Info

Publication number
KR20080083692A
KR20080083692A KR1020087018766A KR20087018766A KR20080083692A KR 20080083692 A KR20080083692 A KR 20080083692A KR 1020087018766 A KR1020087018766 A KR 1020087018766A KR 20087018766 A KR20087018766 A KR 20087018766A KR 20080083692 A KR20080083692 A KR 20080083692A
Authority
KR
South Korea
Prior art keywords
nano
nanostructures
nanostructure
forming
substrate
Prior art date
Application number
KR1020087018766A
Other languages
English (en)
Inventor
밍-눙 린
Original Assignee
밍-눙 린
첸 충 친
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 밍-눙 린, 첸 충 친 filed Critical 밍-눙 린
Publication of KR20080083692A publication Critical patent/KR20080083692A/ko

Links

Images

Classifications

    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B3/00—Manufacture or treatment of nanostructures by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C99/00—Subject matter not provided for in other groups of this subclass
    • B81C99/0075—Manufacture of substrate-free structures
    • B81C99/0085—Manufacture of substrate-free structures using moulds and master templates, e.g. for hot-embossing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82B—NANOSTRUCTURES FORMED BY MANIPULATION OF INDIVIDUAL ATOMS, MOLECULES, OR LIMITED COLLECTIONS OF ATOMS OR MOLECULES AS DISCRETE UNITS; MANUFACTURE OR TREATMENT THEREOF
    • B82B1/00—Nanostructures formed by manipulation of individual atoms or molecules, or limited collections of atoms or molecules as discrete units
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y15/00—Nanotechnology for interacting, sensing or actuating, e.g. quantum dots as markers in protein assays or molecular motors
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/34—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies not provided for in groups H01L21/0405, H01L21/0445, H01L21/06, H01L21/16 and H01L21/18 with or without impurities, e.g. doping materials
    • H01L21/44—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/38 - H01L21/428
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/122—Single quantum well structures
    • H01L29/127—Quantum box structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures

Abstract

본 발명은 다음과 같은 제조 공정 단계들을 포함하는 나노 구조의 초소형화 방법을 제공한다. 먼저, 기판 상에 형성된 나노 원통형 구멍의 상위 개구에 분자 또는 원자 상태의 재료를 증착시켜, 상기 상위 개구의 직경을 점진적으로 축소시켜 축소된 나노 개구가 되게 하되, 이 개구의 직경은 상기 상위 개구의 직경보다 더 작게 한다. 그 다음에, 상기 축소된 나노 개구를 통해 기체 분자 또는 원자 상태의 재료를 직접 통과시켜, 보다 작은 나노 규모의 나노 양자점의 나노 구조물, 나노 막대 또는 나노 링이 상기 나노 원통형 구멍의 바닥 아래에 위치하는 상기 기판의 표면상에 직접 형성되게 한다.

Description

나노 구조물의 초소형화 방법, 나노 구조물 및 그 형성 방법{A METHOD OF MICROMINIATURIZING A NANO-STRUCTURE}
본 출원은 2005년 12월 30일 출원된 임시 미국 특허출원 754,614를 우선권 주장한다.
본 발명은 보다 초소형화(mirominiaturizing) 방식으로 나노 구조물을 제조하는 것에 관한 것으로서, 구체적으로는 기존의 다양한 나노 구조물 및 나노 디바이스에서 나노 규모와 관련된 개선된 초소형화 방법을 제공한다.
특히, 본 발명은 현재의 제조 장비를 직접 사용하여, 현재의 제조 장비의 최소 나노 규모보다 작은 나노 양자점의 나노 구조물, 보다 얇은 나노 막대 및 보다 협소한 나노 링을 제조한다.
오늘날 나노 과학의 발전으로 인해, 많은 나노 디바이스 및 나노 구성요소를 꾸준히 생산하는 많은 분야에서, 특히 반도체 산업에서 나노 과학이 널리 적용되어 왔다.
전자기기에서, 수천 개의 전자 대신에 단지 수 개의 전자가 나노 구조를 통 해 SET(Single Electron Transistor) 및 스핀 밸브를 동작시킬 수 있으며, 따라서 에너지 및 전력 소비를 감소시킬 뿐만 아니라 스위칭 속도를 증가시킨다.
광전자공학에서, 실리콘 레이저는 나노 구조의 소형화 효과에 의해 양자점의 특징을 규칙화하는데 효과를 갖는다.
트랜스듀서에 응용하는 경우, 나노 센서 및 나노 검출기는 익스트림 트레이스 퀀티티(extreme trace quantity) 및 세포내 기능에서 화학적 및 생물학적 분자를 측정하고 검출할 수 있으며, 따라서 생물의학의 작은 침습적 진단에서의 발전이 촉진된다.
MRAM(Magnetic Random Access Memory)과 같은 나노 규모의 디바이스의 다른 응용에서, 스핀 스크린/필터 프로그램 및 양자점 스핀 메모리는 모두 활발히 발전하고 있다.
그러나, 모든 나노 디바이스 및 나노 구성요소의 크기가 어느 정도 감소하더라도, 기본적인 물리적 한계가 보다 작은 나노 구조의 제조 가능성을 제한하여, 보다 소형화 쪽으로 발전할 수 없게 한다.
도 1 내지 도 3에 도시된 바와 같이, 나노 구조는 통상의 나노 리소그래피로부터 생성된다. 제조 단계는 다음과 같다.
(A) 먼저 포토마스크(M) 상에 예상 나노 패턴(Q)을 설계한 다음, 포토마스크(M)를 포토레지스트(2)가 놓여 있는 기판(1)의 상부면에 위치시킨다(도 1 참조).
(B) 기판(1) 상에 놓여져 있는 상기 포토레지스트(2) 상에 나노 패턴(Q)과 동일한 패턴을 형성하도록 상기 포토마스크(M) 상의 상기 나노 패턴(Q)을 통해 광 빔(e)을 통과시켜, 노광 및 현상에 의해 나노 개구(3) 구조를 한정한다(도 2 참조).
(C) 증착 소스 디바이스(40)에 의해, 상기 나노 개구(3)의 주변 및 바닥에 기체 분자 또는 원자 상태의 증착 재료(B)를 직접 증착시킨다(도 3의 X 및 Y 참조).
(D) 마지막으로, 용액에 의해 포토레지스트(2)를 선택적으로 제거하여, 기판(1)의 표면 상에 나노 양자점(4) 구조를 형성한다(도 3의 Z 참조).
전술한 종래의 공정은 기존의 포토리소그래피의 정밀도 한계에 의해 제한되므로, 현재의 최선의 정밀한 나노 규모는 단지 60 내지 65 nm에 달할 수 있다.
따라서, 패턴 전사 포토리소그래피의 포토마스크(M)로부터의 나노 개구(3)의 나노 규모는 60 nm 이상이다. 따라서, 이들 장비에 의해 제조된 나노 양자점(4)의 나노 규모는 60 nm 이상이다. 따라서, 나노 구조의 종래의 나노 디바이스의 물리적 크기의 한계는 여전히 60 nm 이상의 범위 내에 있다.
따라서, 나노 개구(3)의 나노 규모를 보다 작게 하도록 이 병목 현상을 타개하는 것이 다양한 분야에서 모든 전문가에게 있어 중요한 기술적 과제가 되고 있다. 그 해법은 대량 생산 및 비용면에서 효율적인 경제적 원리에서 산업적 실용 가능성에 달려 있으며, 따라서 기술적 해결 수단의 선택이 더욱 어려워지고 있다.
나노 과학을 이해하고 있는 과학자들과 나노 기술에 익숙한 전문가들은 모두 50 nm 보다 작거나 심지어 1 내지 2 nm의 디바이스로 작업하는 이점을 인식하고 있지만, 보다 나은 해법 또는 효과적인 기술적 해결책은 제안되지 않고, 전해지지 않 고 있으며, 또는 사용되지 않고 있다.
본 발명은 나노 구조의 초소형화(mirominiaturizing) 방법에 관한 것이다.
본 발명의 주목적은 현재의 제조 장비를 직접 사용하여 어떠한 변경 또는 정밀도의 재설계 없이 현재의 제조 장비의 크기보다 더 작은 방식으로 새로운 구조를 제조하는 것이다.
현재의 제조 장비의 물리적 한계를 극복하기 위해 다양한 나노 디바이스, 나노 회로 및 나노 와이어 등을 더 소형화한다.
본 발명의 다른 목적은 다음과 같은 제조 단계를 포함하는 나노 구조의 초소형화 방법을 제공하는 것이다.
먼저, 기판 상에 형성된 나노 원통형 구멍의 상위 개구에 분자 또는 원자 상태의 재료를 증착시켜, 상기 상위 개구를 점진적으로 축소시켜 축소된 나노 개구가 되게 하되, 이 개구의 직경은 상기 상위 개구의 직경보다 더 작게 한다.
그 다음에, 상기 축소된 나노 개구를 통해 기체 분자 또는 원자 상태의 재료를 직접 통과시켜 증착시켜, 60 nm 이하의 나노 양자점의 나노 구조물, 나노 막대 또는 나노 링이 상기 나노 원통형 구멍의 바닥 아래에 위치하는 상기 기판의 표면상에 직접 형성되게 한다.
따라서, 본 발명은 소형 응용기기에서 보다 작은 산업용 제품 또는 생물 의학의 트랜스듀서/검출기를 제조하기 위한 반도체 산업에 직접 적용될 수 있다.
도 1은 종래의 나노 기술의 종래의 패턴 전사 포토리소그래피에 따른 포토마스크 및 기판을 도시한 사시도.
도 2는 도 1의 A-A 라인을 따라 절취한 단면도.
도 3은 종래의 나노 기술에 따른 나노 양자점 구조의 제조 과정을 도시한 흐름도.
도 4는 나노 기술 공정의 종래의 빌드업 방법 또는 빌드 다운 방법에 따른 나노 원통형 구멍의 형성을 도시한 사시도.
도 5는 본 발명에 따른 나노 원통형 구멍의 상부에 축소된 나노 개구를 형성하는 것을 도시한 흐름도.
도 6은 본 발명에 따른 나노 원통형 구멍의 상부에 축소된 나노 개구의 완성을 도시한 단면도.
도 7은 본 발명에 따른 축소된 나노 개구를 통한 나노 양자점의 형성을 도시한 동작도.
도 8은 본 발명에 따른 기판의 표면 상에서의 나노 양자점의 성장을 도시한 동작도.
도 9는 본 발명의 다른 실시예에 따른 나노 원통형 구멍의 상부에 축소된 나노 개구를 형성하는 것을 도시한 제 1 예시도.
도 10은 본 발명의 다른 실시예에 따른 나노 원통형 구멍의 상부에 축소된 나노 개구를 형성하는 것을 도시한 제 2 예시도.
도 11은 본 발명의 다른 실시예에 따른 나노 원통형 구멍의 상부에 축소된 나노 개구를 형성하는 것을 도시한 제 3 예시도.
도 12은 본 발명의 다른 실시예에 따른 나노 원통형 구멍의 상부에 축소된 나노 개구를 형성하는 것을 도시한 제 4 예시도.
도 13은 본 발명의 다른 실시예에 따른 나노 원통형 구멍의 상부에 축소된 나노 개구를 형성하는 것을 도시한 제 5 예시도.
도 14은 본 발명의 다른 실시예에 따른 나노 원통형 구멍의 상부에 축소된 나노 개구를 형성하는 것을 도시한 제 6 예시도.
도 15은 본 발명의 다른 실시예에 따른 나노 원통형 구멍의 상부에 축소된 나노 개구를 형성하는 것을 도시한 제 7 예시도.
도 16은 본 발명의 다른 실시예에 따른 나노 원통형 구멍의 상부에 축소된 나노 개구를 형성하는 것을 도시한 제 8 예시도.
도 17은 본 발명에 따른 기판의 표면 상에 나노 막대를 성장시키는 것을 도시한 흐름도.
도 18은 본 발명에 따른 기판의 표면 상에 나노 링을 성장시키는 것을 도시한 흐름도.
도 19는 본 발명에 따른 닫힌 상부를 갖는 나노 원통형 구멍을 도시한 예시도.
도 20은 본 발명의 다른 실시예에 따른 예시적인 흐름도의 제 1 도면.
도 21은 본 발명의 다른 실시예에 따른 예시적인 흐름도의 제 2 도면.
도 22는 본 발명의 다른 실시예에 따른 예시적인 흐름도의 제 3 도면.
도 23은 SET(Single Electron Transistor)의 기본 회로도.
도 24는 기판의 표면 상에 SET의 소스 전극, 드레인 전극, 아일랜드 전극 및 게이트 전극을 제조하는 것을 도시한 흐름도.
도 25는 본 발명에 따른 나노 와이어의 형성을 도시한 흐름도의 사시도.
도 26은 본 발명에 따른 나노 와이어의 형성을 도시한 제 1 단면도.
도 27은 본 발명에 따른 나노 와이어의 형성을 도시한 제 2 단면도.
도 28은 본 발명에 따른 나노 와이어의 형성을 도시한 제 3 단면도.
도 29는 본 발명에 따른 나노 와이어의 형성을 도시한 제 4 단면도.
도 30은 본 발명에 따른 축소된 나노 개구를 통한 에칭제(에칭 재료)의 제공을 도시한 도면.
도 31은 본 발명에 따른 기판의 표면 상에 나노 오목점(nano-dented-dot)의 에칭을 도시한 도면.
도 32는 본 발명에 따른 기판의 표면 상에 나노 오목 막대의 에칭을 도시한 도면.
도 33은 본 발명에 따른 기판의 표면 상에 나노 오목 링의 에칭을 도시한 도면.
도 4를 참조하면, 기존의 나노 원통형 구멍(10)은 빌드업(build-up) 또는 빌드다운(build-down) 방법에 따른 종래의 공정으로 제조된다.
종래의 나노 원통형 구멍(10)의 최소 크기는 60 nm 이상이다. 제조 공정을 개선하기 위한 대안은 포토리소그래피, 나노 임프린팅(nano-imprinting), MBE(Molecular Beam Epitaxy), MOVCD(Metal-Organic Vapor phase Chemical Deposition in Epitaxy)을 포함한다. 그러나, 전술한 종래의 기술들의 방법의 특징 및 노하우는 본 발명이 추구하는 것이 아니기 때문에 전술한 종래의 기술들의 방법은 여기서 상세히 설명하지 않는다.
도 4 내지 도 8을 참조하면, 본 발명에 따른 나노 구조의 초소형화 방법의 공정 단계는 다음 단계들을 포함한다.
(a) 먼저, (도 4에서 B-B로 도시된 바와 같이) 기체 분자 또는 원자 상태의 밀폐 재료인 밀폐재를 기판(1)의 포토레지스트(2) 상에 형성되는 나노 원통형 구멍(10)의 상위 개구(11)에 증착하여, 상위 개구(11)의 직경을 점진적으로 감소시켜 나노 개구(20)를 축소시키는데, (도 5 및 도 6에 도시된 바와 같이) 이 나노 개구의 개방 직경은 상기 상위 개구(11)의 직경보다 더 작다.
(b) (도 7 및 도 8에 도시된 바와 같이) 기체 분자 또는 원자 상태의 증착 재료(B)를 직접 축소된 나노 개구(20)를 통과하게 함으로써, 축소된 나노 개구(20)의 직경과 동일한 직경을 갖는 나노 양자점(30)을 나노 원통형 구멍(10)의 바닥에 있는 상기 기판(1)의 표면 상에 직접 형성한다.
(c) (도 8 및 그 평면도에 도시된 바와 같이) 용액 린싱(즉, 습식 에칭) 또 는 기체 에칭(즉, 건식 에칭)에 의해, 상기 기판(1) 상의 상기 포토레지스트(2) 내의 상기 나노 원통형 구멍(10)을 제거하여, 나노 규모의 나노 양자점(30) 구조물을 기판(1)의 표면 상에 직접 제조한다.
여기서, 나노 원통형 구멍(10)의 상위 개구(11)에 축소된 나노 개구(20)를 형성하는데 전술한 단계 (a)를 수행하는 부단계들은 다음 절차를 포함한다(도 5 참고).
(1) 먼저 기판(1)을 3차원 경사 및 회전을 할 수 있는 경사 회전 콘솔(R) 상에 고정되도록 위치시키고 도 5에 도시된 바와 같이 경사각(θ)으로 상기 경사 회전 콘솔(R)을 조정하는데, 즉 상기 나노 원통형 구멍(10)의 상위 개구의 중심선의 각도 값 및 증착 소스 디바이스(40)의 출력 방향이 (90°-θ)이며, 따라서 도 5 및 A로 표시된 대응 부분에 도시된 바와 같이 기체 분자 또는 원자 상태의 밀폐 재료(A)가 상기 나노 원통형 구멍(10)의 상위 개구(11)의 종단 가장자리에 부분적으로 증착될 수 있다.
(2) 상기 경사 회전 콘솔(R)을 경사각(θ)의 경사로 유지하고, 점진적으로 한번 회전시켜(도 5의 b, c, d, e, f 및 대응하는 측면도 참조), 기체 분자 또는 원자 상태의 밀폐 재료(A)인 밀폐재의 증착에 의해 상기 상위 개구(11)의 직경보다 더 작은 직경을 갖는 축소된 나노 개구(20)를 상기 나노 원통형 구멍(10)의 상위 개구(11)에 형성한다(도 6의 g 및 대응하는 측면도 참조).
전술한 부단계 (2)에서, 상기 축소된 나노 개구(20)에서 구멍의 직경을 보다 작게 하기 위해 상기 경사 회전 콘솔(R)의 회전수를 증가시킬 수 있다. 또한, 축 소된 나노 개구(20)의 구멍의 직경의 크기는 경사 회전 콘솔(R)의 회전 속도를 제어하는 기준 역할을 하는 막 두께 측정에 의해 실시간 모니터링될 수 있다. 따라서, 다양한 사양의 나노 양자점(30)의 예상되는 후속 나노 구조물이 이 방법으로 달성될 수 있는 축소된 나노 개구(20) 내의 구멍의 직경의 예상 크기에 따를 수 있다.
또한, 상기 나노 원통형 구멍(10)의 상위 개구(11) 상에 축소된 나노 개구(20)를 형성하는 제조 방법에서 전술한 단계 (a)는 기판(1)을 유지하면서 증착 소스 디바이스(40)를 기판(1) 주위로 1회전시키는 단계로 대체될 수 있다.
도 9 내지 도 16을 참조하면, 이 공정 단계는 다음 단계를 포함한다.
(1) (도 9에 도시된 바와 같이) 나노 원통형 구멍(10) 상의 상위 개구(11)의 방향이 상향으로 수직으로 향하도록 기판(1)을 수평 방향으로 유지하고, 상기 증착 소스 디바이스(40)를 상기 상위 개구(11) 쪽을 향하도록 정렬하고 경사지게 하여 서로에 대한 경사각이 θ가 되게 한다. 따라서, 기체 분자 또는 원자 상태의 밀폐재(밀폐 재료)(A)가 상위 개구(11)의 증착 소스 디바이스(40)에 대해 더 먼 가장자리 상에 부분적으로 증착될 수 있다.
(2) 증착 소스 디바이스(40)를 경사각 θ로 유지하고 기판(1)을 중심으로 1회전시킨다(도 10 내지 도 16 참고, 이들 도면은 각각 b-b, c-c, d-d, f-f, g-g, h-h에 대응함).
따라서, 기체 분자 또는 원자 상태의 밀폐재(밀폐 재료)(A)의 증착에 의해 상위 개구(911)의 직경보다 더 작은 구멍의 직경을 갖는 축소된 나노 개구(20)가 나노 원통형 구멍(10)의 상위 개구(11) 상에 형성될 수 있다(h-h 단면에 대응하는 도 16 참조).
또한, 전술한 단계 (a)에서 기체 분자 또는 원자 상태의 증착 재료(B)의 출력은 증착 소스 디바이스(40)에 의해 공급된다. 직선 경로의 방식으로 상기 축소된 나노 개구(20)를 통과하도록 기체 분자 또는 원자 상태의 증착 재료(B)를 조절하기 위해, 기체 분자 또는 원자 상태의 증착 재료(B)의 움직임 방향이 보다 일관성이 있도록 증착 소스 디바이스(40)와 상기 축소된 나노 개구(20)(도 7 참조) 사이에 콜리메이터(50)를 설치할 수 있다. 따라서, 상기 기판(1)의 표면 상의 나노 양자점(30)의 신뢰도가 향상된다.
따라서, 전술한 공정 단계 (a), (b), (c)에 의해 제조된 나노 양자점(30)의 나노 구조물은 나노 원통형 구멍(10) 상의 축소된 나노 개구(20)를 통과하는 기체 분자 또는 원자 상태의 증착 재료(B)를 기판의 표면 상에 증착하여 형성되는 나노 융기(bulged) 점이다. 나노 양자점(30)의 주변 형상은 불규칙한 곡선들의 링크로 둘러싸여 있고, 그 크기는 축소된 나노 개구(20)의 구멍의 직경과 동일하다.
따라서, 축소된 나노 개구(20)의 구멍의 직경이 나노 원통형 구멍(10)의 직경보다 더 작기 때문에, 기판(1) 상에 형성된 나노 양자점(30)의 크기는 나노 원통형 구멍(10)의 크기보다 더 작다.
예를 들어, 나노 원통형 구멍(10)의 나노 규모가 60 nm라고 하고, 상위 개구(11)에서 축소되도록 형성된 축소된 나노 개구(20)의 구멍의 직경이 10 nm라고 하자. 그러면, 기판(1) 상에 형성된 나노 양자점(30)의 나노 규모의 최종 크기는 10 nm이다. 따라서, 전술한 제조 공정은 기존의 나노 구조를 초소형화하는 결과를 얻을 수 있다.
도 17에는 초소형화 방식으로 나노 막대(60)를 제조하는 본 발명의 제 2 실시예가 도시되어 있다.
이 제조 공정에서, 기판(1)은 회전 콘솔(P) 상에 고정되도록 위치하며, 회전 콘솔(P)은 2차원으로 좌측 및 우측으로 기울어질 수 있고 회전 콘솔(P)의 경사각 θ를 θ1, θ2, θ3 등(도 17의 f, g, h, i 및 대응 평면도 참조)으로 좌측 및 우측으로 순차적으로 조정한다.
따라서, 축소된 나노 개구(20)를 통과하는 분자 또는 원자 상태의 증착 재료(B)가 차례로 연속적으로 나노 막대(60)를 형성하는데, 그 폭은 기판(1)의 표면 상의 나노 원통형 구멍(10) 내의 구멍의 직경의 폭보다 더 작다(도 17의 j 및 대응 평면도 참조).
따라서, 나노 막대(60)의 구조는, 나노 개구(20)를 상이한 경사각(θ)으로 하나씩 연속적으로 조정하여 분자 또는 원자 상태의 증착 재료(B)를 증착함으로써 기판(1) 상에 형성되는 융기된 막대이다. 따라서, 융기된 막대의 최대 폭은 축소된 나노 개구(20)의 구멍의 직경 이하이며, 막대의 양측은 불규칙한 라인들의 링크 형상을 한다(도 17의 j 및 대응 평면도 참조).
도 18은 초소형화 방식으로 나노 링(70)을 제조하는 본 발명의 제 3 실시예를 도시한 것이다.
이 제조 공정에서, 기판(1)은 3차원 경사 및 회전 능력을 가지며 경사-회전 콘솔(R)의 회전각(Φ)을 Φ1, Φ2, Φ3, Φ4 등으로서, 그리고 전후 방향의 경사각(θ)과 좌우 방향의 편요각(θ)을 θ4, θ5, θ6, θ7 등으로서 하나씩 차례로 조정하는 콘솔(R)에 고정되게 위치한다(도 18의 m, n, o, p, q, r, s 및 각각의 대응 평면도 참조).
따라서, 축소된 나노 개구(20)를 통과하는 분자 또는 원자 상태의 증착 재료(B)는 하나씩 연속적으로 나노 링(70)을 형성하며, 그 크기는 기판(1) 상의 나노 원통형 구멍(10) 내의 구멍의 직경의 크기보다 더 작다(도 18의 s 및 대응 평면도 참조).
따라서, 상기 나노 링(70)의 구조는, 상이한 경사각(θ) 및 회전각(Φ)으로 상기 축소된 나노 개구(20)를 하나씩 연속적으로 조정하여 분자 또는 원자 상태의 증착 재료(B)를 증착시킴으로써 나노 기판(1) 상에 형성되는 융기된 링이다. 따라서, 융기된 링의 최대 외부 직경은 축소된 나노 개구(20)의 구멍의 직경 이하이고, 융기된 링의 양측은 불규칙한 곡선부의 링크로 둘러싸인다(도 18의 s 및 대응 평면도 참조).
도 19 내지 도 22는 기판(1)의 포토레지스트(2) 상에 형성된 기존의 패턴인 나노 원통형 구멍(80)의 상부가 닫힌 나노 구조물을 제조하는 본 발명의 제 4 실시예이다.
제조 공정은 다음 단계들을 포함한다.
(a) 먼저, 용액에 의한 에칭 또는 고 에너지의 기체 입자에 의한 스퍼터링에 의해, 닫힌 상부를 갖는 나노 원통형 구멍(80)의 상부에 나노 구멍(81)을 뚫는다 (도 20 참조).
(b) 기체 분자 또는 원자 상태의 증착 재료(B)를 상기 나노 구멍(81)을 통해 직접 통과시킨다(도 21 참조). 이에 따라, 나노 구멍(81)의 구멍의 직경과 동일한 나노 규모의 나노 양자점(90)이 나노 원통형 구멍(80)의 바닥에 위치해 있는 기판(1) 상에 직접 형성된다(도 22의 a, b, c 참조).
(c) 린싱 용액(즉, 습식 에칭) 또는 기체 에칭(즉, 건식 에칭)에 의해, 기판(1) 상의 포토레지스트(2) 내의 나노 원통형 구멍(80)을 제거하여, 보다 작은 나노 규모의 나노 양자점(90)을 기판(1)의 표면 상에 직접 형성한다(도 22 참조).
여기서, 나노 양자점(90)의 나노 구조를 제조하기 위한 전술한 공정 (a), (b), (c)는 동일한 방식으로 나노 막대(60) 또는 나노 링(70)의 나노 구조를 제조하는 전술한 실시예와 동등하게 변경될 수 있다.
도 23은 소스 전극(S), 드레인 전극(D) 및 게이트 전극(G)의 세 개의 기본 전극 외에 여분의 아일랜드 전극(I)을 갖는 3극 진공관인 SET(Single Electron Transistor)의 기본 회로도를 도시한 것이다.
여기서, 상기 아일랜드 전극(I)은 소스 전극(S)과 드레인 전극(D) 사이에 위치하고, 터널 접합이 두 개의 전극의 각 접합부에 구축된다.
즉, 하나의 공통 아일랜드 전극(I)을 공유하는 두 개의 터널 접합부가 존재한다.
터널 접합은 두 개의 도전성 전극 사이의 얇은 절연 장벽이다.
SET의 구조는 다음과 같은 특징을 갖는다.
(1) 게이트 전극(G)이 가상 캐패시터(Cg)에 의해 아일랜드 전극(I)에 결합된다.
(2) 터널 접합부는 저항기 및 캐패시터의 동작 특성을 모두를 갖는 실질적으로 유전체이다.
캐패시터로서 캐패시턴스는 다음 식과 대략 동일하다.
C=ε0·εr·A/d
여기서, C는 패러드 단위의 캐패시턴스이고, ε0는 자유 공간의 유전율이며, εr은 유전상수 또는 비유전율이고, A는 각 평면 전극의 면적이며, d는 전극들 사이의 거리이다.
터널 접합 캐패시터는 터널링 전자에 의해 하나의 기본 전하로 충전되어, 전압(V=e/C)을 발생시킨다.
여기서, V는 터널링 접합부에서 발생되는 전압이고, e는 1.6×10-19 쿨롱의 기본 전하이며, C는 접합부의 캐패시턴스이다.
저항기로서, 저항은 장벽의 두께에 지수 함수로 의존한다.
통상의 장벽 두께는 1 내지 수 나노미터이다.
고전 전기역학과 달리, 특정 저항은 동적이며 비선형으로, 즉 더 이상 상수가 아니다.
작거나 또는 거의 제로 바이어스 전압(Vb)에서의 차분 저항(R)의 증가를 쿨 롬 장벽(Coulomb blockade)이라 한다.
(3) 전하의 불연속으로 인해, 터널 접합을 통해 흐르는 전류는 일련의 이벤트이며, 여기서 정확히 하나의 전자가 터널 장벽을 통과한다(터널링한다).
연속적인 전하가 게이트 전극(G)에 의해 아일랜드 전극(I) 상에 유도될 수 있다.
(4) 공식 (V=e/C) 및 (C=ε0·εr·A/d)로 바이어싱하면, A는 매우 낮은 값의 e에 따라 나노 규모로 되어야 한다.
전기 투자율 10 및 1 나노미터 이상의 두께를 갖는 산화물층을 사용하여 1 펨토패러드(femto-farad)의 캐패시턴스를 갖는 평면 콘덴서 기하구조의 터널 접합부를 형성하기 위해, 약 100×100 나노미터의 크기를 갖는 전극을 생성해야 한다.
(5) 온도는 특정 충전 에너지(하나의 기본 전하로 접합부를 충전하는데 요구되는 에너지)가 전하 캐리어의 열 에너지보다 더 클 정도로 충분히 낮아야 한다.
(6) 터널링 전류는 소스 전극(S)과 드레인 전극(D) 내의 페르미 에너지 준위가 서로 정렬될 때만 발생한다.
전술한 이들 제약으로 인해, 소스 전극(S), 드레인 전극(D) 및 아일랜드 전극(I)의 크기 및 거리는 SET의 성능 및 수율에 중요한 영향을 미친다.
현재의 기술로는 그러한 요건을 달성하기가 매우 어렵고 비용이 많이 든다. 따라서, 반도체 또는 전자 산업에서 SET의 대량 생산은 여전히 이루어지지 않고 있다.
그러나, 본 발명의 제조 공정이 소스 전극(S), 드레인 전극(D), 아일랜드 전극(I) 및 게이트 전극(G)의 위치, 크기, 성분 및 밀도를 정확하게 제어할 수 있기 때문에, 본 발명의 제조 공정을 이용하면, 반도체 또는 전자 산업에서 SET의 대량 생산이 가능하며 촉진될 수 있다. 실제 제조 공정은 전술한 실시예의 공정 단계에 적절히 적용함으로써 이루어질 수 있다.
도 24는 SET(Single Electron Transistor)의 제조 공정을 도시한 것이다.
제조 공정은 다음 단계들을 포함한다.
(I) 먼저 기체 분자 또는 원자 상태의 밀폐재(밀폐 재료) A를 기판(1)의 포토레지스트(2) 상에 형성되는 나노 원통형 구멍(10)의 상위 개구에 증착하여, 상위 개구의 직경을 점진적으로 감소시켜 나노 개구(20)를 축소시키는데, 이 나노 개구의 개방 직경은 상기 상위 개구(11)의 직경보다 더 작다.
(II) 기판(1)을 수평 방향으로 유지하고, 증착 소스 디바이스(40)가 상기 축소된 나노 개구(20) 쪽을 향하도록 정렬하여, 증착 재료(B)로 기판(1)의 표면 상의 예상 중심 위치에 제 1 나노 양자점의 아일랜드 전극(I)을 증착한다(도 24의 1-1 참조).
(III) 축소된 나노 개구(20)를 중심으로, 경사각(θ1)을 갖도록 기판(1)을 우측으로 기울여, 증착 재료(B)로 기판(1)의 표면 상의 예상 아일랜드 전극(I)의 상기 기존의 아일랜드 전극(I)의 예상 우측 위치에 제 2 나노 양자점의 드레인 전극(D)을 증착한다(도 24의 2-2 참조).
(IV) 그 다음에 상기 축소된 나노 개구(20)를 중심으로, 경사각(θ2)을 갖도 록 기판(1)을 좌측으로 기울여, 증착 재료(B)로 기판(1)의 표면 상의 상기 아일랜드 전극(I)의 예상 좌측 위치에 제 3 나노 양자점의 소스 전극(S)을 증착한다(도 24의 3-3 참조).
(V) 마지막으로, 축소된 나노 개구(20)를 중심축으로 하여, 회전각(Φ)으로 기판(1)을 시계방향으로 회전시켜, 증착 재료(B)로 기판(1)의 표면 상의 아일랜드 전극(I)의 예상 전방 위치에 제 4 나노 양자점의 게이트 전극(G)을 증착한다(도 24의 4-4 참조).
여기서, 상기 경사각(θ1)이 경사각(θ2)과 동일하면, 거리(D2)는 D1과 동일하고, D3은 회전각(Φ)의 크기에 의해 조절된다. 여기서, D1은 소스 전극(S)과 아일랜드 전극(I) 사이의 거리이고, D2는 드레인 전극(D)과 아일랜드 전극(I) 사이의 거리이며, D3은 게이트 전극(G)과 아일랜드 전극(I) 사이의 거리이다(도 24의 5-5 참조).
따라서, 상기 경사각(θ) 및 회전각(Φ)의 조정은 쉽게 제어할 수 있기 때문에, 소스 전극(S), 드레인 전극(D), 아일랜드 전극(I) 및 게이트 전극(G)의 위치, 크기, 거리 또는 구성요소 밀도는 정확하게 얻어질 수 있으며, 각각의 다양한 나노 양자점에 요구되는 여러 구성요소가 제조 공정에서 여러 증착 재료를 간단히 선택함으로써 만족될 수 있다.
따라서, 적용 범위 및 발전 범주가 넓을 뿐만 아니라, 제조 공정이 실온에서 수행될 수 있어, 실용적이며 경제적인 효과가 얻어질 수 있다.
도 25 내지 29는 나노 회로 또는 나노 구성요소들 사이의 나노 접속 와이어 를 제조하기 위한 본 발명의 다른 실시예이다.
제조 공정은 다음 단계들을 포함한다.
(a) 먼저, 기체 분자 또는 원자 상태의 밀폐재(밀폐 재료) A를 기판(1)의 포토레지스트(2) 상에 형성되는 나노 그루브(100)의 상위 슬릿(101)에 증착하여(도 25의 a 및 도 26 참조), 누적된 증착으로 인해 개구를 점진적으로 좁게 하여 상위 슬릿(101)의 원래의 개방 폭보다 더 작은 슬릿 폭을 갖는 축소된 나노 슬릿(200)을 형성한다(도 25의 b 및 도 27 참조).
(b)상기 축소된 나노 슬릿(200)을 통해 기체 분자 또는 원자 상태의 증착 재료(B)를 직접 통과시켜(도 28 참조), 상기 축소된 나노 슬릿(200)의 슬릿 폭과 동일한 폭을 갖는 나노 와이어(300)를 상기 나노 그루브(100)의 바닥 아래에 위치하는 기판(1) 상에 직접 형성한다(도 25의 c 및 도 29의 a, b, c, d 참조).
(c) 용액 린싱(즉, 습식 에칭) 또는 기체 에칭(즉, 건식 에칭)에 의해 상기 기판(1) 상의 포토레지스트(2) 내의 나노 그루브(100)를 제거한다. 이것에 의해, 보다 작은 나노 규모의 나노 와이어(300) 구조가 기판(1)의 표면 상에 직접 형성된다(도 25의 d 및 도 29의 e 참조).
도 30 및 31은 기체 분자 또는 원자 상태의 에칭제(에칭 재료)(C)에 의해 융기된 나노 양자점 대신에 오목(dented) 나노 양자점을 제조하는 본 발명의 다른 실시예를 도시한 것이다.
나노 오목 점(301)을 제조하는 공정 단계는 다음과 같다.
기체 분자 또는 원자 상태의 에칭제(에칭 재료)를 기판의 포토레지스트(2) 상에 형성되는 나노 원통형 구멍(10) 상의 축소된 나노 개구(20)를 통해 통과시킨다(도 30 참조). 이것에 의해 나노 오목 점(301)이 기판(1)의 표면 상에 직접 형성된다(도 31의 e 참조).
나노 오목 점(301)의 원주 형상은 불규칙한 곡선부의 링크에 의해 둘러싸이는데, 그 크기는 축소된 나노 개구(20)의 구멍의 직경과 동일하다.
도 32는 기체 분자 또는 원자 상태의 에칭제(에칭 재료)에 의해 융기된 나노 막대를 증착하는 대신에 오목 나노 막대를 제조하는 본 발명의 다른 실시예를 도시한 것이다.
나노 오목 막대(601) 제조 공정 단계는 다음과 같다.
먼저, 축소된 나노 개구(20)의 경사각(θ)을 θ1, θ2, θ3 등으로 좌측 및 우측으로 하나씩 차례로 조정한다(도 32의 f, g, h, i 및 대응 평면도 참조).
그 다음에, 기체 분자 또는 원자 상태의 에칭제(에칭 재료)(C)를 기판(1)의 포토레지스트(2) 상에 형성되는 나노 원통형 구멍(10) 상의 축소된 나노 개구(20)를 통해 직접 통과시켜(도 30 참조), 나노 오목 막대(601)를 기판(1)의 표면 상에 하나씩 연속적으로 형성한다(도 32의 j 참조).
따라서, 상기 나노 오목 막대(601)의 최대 폭은 축소된 나노 개구920)의 구멍의 직경 이하이고, 나노 오목 막대의 양 측면은 불규칙한 라인의 링크에 의해 형상이 이루어진다(도 32 및 대응 평면도 참조).
도 33은 기체 분자 또는 원자 상태의 에칭제(에칭 재료)(C)에 의해 융기된 나노 링을 증착하는 대신에 오목 나노 링을 제조하는 본 발명의 다른 실시예를 도 시한 것이다.
나노 오목 링(701)을 제조하는 공정 단계들은 다음과 같다.
먼저, 축소된 나노 개구(20)의 회전각(Φ)을 Φ1, Φ2, Φ3, Φ4 등으로서 그리고, 전후 방향의 경사각(θ) 및 좌우 방향의 편요각(θ)을 θ4, θ5, θ6, θ7 등으로 하나씩 차례로 조정한다(도 33의 k, l, m, n, o 및 대응하는 평면도 참조).
그 다음에, 기체 분자 또는 원자 상태의 에칭제(에칭 재료)(C)를 기판(1)의 포토레지스트(2) 상에 형성되는 나노 원통형 구멍(10) 상의 축소된 나노 개구(20)를 통해 직접 통과시켜(도 30 참조), 나노 오목 링(701)을 기판(1)의 표면 상에 하나씩 연속적으로 형성한다(도 33의 p 및 대응 평면도 참조).
따라서, 상기 나노 오목 링(701)의 최대 외부 직경은 축소된 나노 개구(20)의 구멍의 직경 이하이고, 오목 링의 양 측면은 불규칙한 곡선부의 링크에 의해 둘러싸인다(도 33의 q 및 대응 평면도 참조).
결론적으로, 본 발명을 이용하면 종래의 방법보다 더 초소형화 방식으로 실온의 공정 하에서 "나노 구성요소(nano-component)", "나노 회로" 또는 "나노 와이어" 등의 나노 구조물을 제조할 수 있으며, 제조 공정이 매우 간단해지고 비용면에서 효율적으로 되며 기술적 혁신이 이루어지게 된다.
따라서, 본 발명은 산업상 이용가능성에 부합할 뿐만 아니라 신규성, 진보성 및 실제 사용에 있어서의 고도성의 특허성의 요건을 갖추고 있다.

Claims (37)

  1. 나노 구조물의 초소형화(microminiaturizing) 방법에 있어서,
    (a) 기판과 상기 기판 상에 형성된 나노 원통형 구멍을 포함하는 층을 제공하는 단계와,
    (b) 상기 나노 원통형 구멍의 상위 개구의 크기를 축소시키는 단계와,
    (c) 나노 구조물 형성 재료를 상기 축소된 크기의 상위 개구를 통해 통과시켜 상기 기판의 표면 상에 상기 축소된 크기의 상위 개구의 크기에 대응하는 크기를 갖는 나노 구조물을 형성하는 단계와,
    (d) 상기 나노 원통형 구멍을 포함하는 상기 층의 적어도 일부를 제거하는 단계를 포함하는
    나노 구조물의 초소형화 방법.
  2. 제 1 항에 있어서,
    상기 단계 (b)는 상기 나노 원통형 구멍의 상부 가장자리에 증착 재료를 증착하여 상기 축소된 크기의 개구를 형성하도록 상부 림으로부터 내부로 방사 방향으로 연장되는 구조물을 형성하는 단계를 포함하는
    나노 구조물의 초소형화 방법.
  3. 제 2 항에 있어서,
    상기 단계 (b)는 상기 기판을 상기 상부 림 상의 상기 증착 재료의 입사 각에 대해 0이 아닌 경사각으로 가동 플랫폼 상에 배치하는 단계와, 상기 증착 재료를 증착하는 동안 상기 가동 플랫폼을 적어도 1회 회전시켜 상기 림의 원주 주위에 상기 증착 재료를 증착함으로써 상기 상위 개구의 크기를 축소시키는 단계를 포함하는
    나노 구조물의 초소형화 방법.
  4. 제 3 항에 있어서,
    상기 상위 개구의 크기를 더욱 축소시키기 위해 상기 증착 재료를 증착하는 동안 상기 가동 플랫폼을 복수회 회전시키는 단계를 더 포함하는
    나노 구조물의 초소형화 방법.
  5. 제 3 항에 있어서,
    상기 증착 재료를 증착하는 동안 막 두께 측정기를 사용하여 상기 축소된 크기의 상위 개구의 직경을 모니터링하는 단계와, 상기 모니터링에 응답하여 상기 가동 플랫폼의 회전 속도를 제어하는 단계를 더 포함하는
    나노 구조물의 초소형화 방법.
  6. 제 1 항에 있어서,
    상기 단계 (b)는 상기 나노 원통형 구멍 위에 닫힌 상부를 제공하는 단계와, 상기 닫힌 상부에 상기 축소된 크기의 개구를 형성하는 단계를 포함하는
    나노 구조물의 초소형화 방법.
  7. 제 6 항에 있어서,
    상기 축소된 크기의 개구는 상기 닫힌 상부를 에칭함으로써 형성되는
    나노 구조물의 초소형화 방법.
  8. 제 7 항에 있어서,
    상기 축소된 크기의 개구는 에칭 재료를 상기 닫힌 상부에 인가함으로써 형성되는
    나노 구조물의 초소형화 방법.
  9. 제 7 항에 있어서,
    상기 축소된 크기의 개구는 상기 닫힌 상부를 스퍼터링 에칭함으로써 형성되는
    나노 구조물의 초소형화 방법.
  10. 제 1 항에 있어서,
    상기 나노 구조물 형성 재료는 상기 기판 상에 직접 증착되어 상기 나노 구조물을 형성하는
    나노 구조물의 초소형화 방법.
  11. 제 1 항에 있어서,
    상기 나노 구조물 형성 재료는 에칭제(etchant)를 포함하고, 상기 나노 구조물은 상기 기판의 에칭된 영역을 포함하는
    나노 구조물의 초소형화 방법.
  12. 제 8 항에 있어서,
    제 2 나노 구조물 형성 재료를 상기 기판의 에칭된 영역 상에 직접 증착하는 단계를 더 포함하는
    나노 구조물의 초소형화 방법.
  13. 제 1 항에 있어서,
    상기 나노 구조물의 직경은 양자점을 형성하기 위한 상기 축소된 크기의 개구의 직경과 동일한
    나노 구조물의 초소형화 방법.
  14. 제 1 항에 있어서,
    상기 단계 (c)는 상기 재료의 소스와 상기 축소된 크기의 개구 사이에 콜리메이터를 배치하는 단계를 포함하는
    나노 구조물의 초소형화 방법.
  15. 제 1 항에 있어서,
    상기 단계 (c)는 상기 기판을 가동 플랫폼 상에 배치하는 단계와, 상기 나노 구조물 형성 재료를 상기 개구를 통해 통과시키는 동안 상기 플랫폼을 선형으로 이동시키는 단계와, 상기 나노 구조물 형성 재료를 상기 기판 상에 직접 증착시켜 상 기 나노 원통형 구멍의 직경보다 더 작은 폭을 갖는 나노 막대를 형성하는 단계를 포함하는
    나노 구조물의 초소형화 방법.
  16. 제 1 항에 있어서,
    상기 단계 (c)는 상기 기판을 가동 플랫폼 상에 배치하는 단계와, 상기 플랫폼을 3차원으로 이동시켜 상기 나노 원통형 구멍의 직경보다 더 작은 크기를 갖는 나노 링을 형성하는 단계를 포함하는
    나노 구조물의 초소형화 방법.
  17. 제 1 항에 있어서,
    상기 단계 (d)는 상기 나노 원통형 구멍을 포함하는 상기 층을 제거하는 습식 에칭 단계를 포함하는
    나노 구조물의 초소형화 방법.
  18. 제 1 항에 있어서,
    상기 단계 (d)는 상기 나노 원통형 구멍을 포함하는 상기 층을 제거하는 건 식 에칭 단계를 포함하는
    나노 구조물의 초소형화 방법.
  19. 제 1 항에 있어서,
    상기 층은 포토레지스트 층인
    나노 구조물의 초소형화 방법.
  20. 제 1 항에 있어서,
    상기 기판을 가동 플랫폼 상에 배치하는 단계와, 제 1의 상기 나노 구조물을 형성한 후에, 상기 플랫폼을 이동시키는 단계와, 적어도 하나의 부가적인 상기 나노 구조물을 형성하는 단계를 더 포함하는
    나노 구조물의 초소형화 방법.
  21. 제 1 항의 방법에 의해 형성된 나노 구조물로서,
    상기 나노 구조물은 상기 나노 원통형 구멍의 직경보다 더 작은 직경을 갖는 양자점인
    나노 구조물.
  22. 제 1 항의 방법에 의해 형성된 나노 구조물로서,
    상기 나노 구조물은 상기 나노 원통형 구멍의 직경보다 더 작은 폭을 갖는 막대인
    나노 구조물.
  23. 제 1 항의 방법에 의해 형성된 나노 구조물로서,
    상기 나노 구조물은 상기 나노 원통형 구멍의 직경보다 더 작은 크기를 갖는 링인
    나노 구조물.
  24. 제 1 항의 방법에 의해 형성된 나노 구조물로서,
    상기 나노 구조물은 SET(single electron transistor)의 전극인
    나노 구조물.
  25. 나노 원통형 구멍의 상위 개구 상에 축소된 크기의 나노 개구를 형성하는 방 법으로서,
    상기 축소된 크기의 나노 개구를 형성하기 위해 증착 재료를 상기 나노 원통형 구멍의 상부 가장자리에 증착시켜 상부 림으로부터 내부 방사 방향으로 연장되는 구조물을 형성하는 단계를 포함하는
    축소된 크기의 나노 개구 형성 방법.
  26. 제 25 항에 있어서,
    상기 나노 원통형 구멍은 기판 상에 형성된 층 내에 포함되고,
    상기 방법은
    상기 기판을 상기 상부 림 상의 상기 증착 재료의 입사각에 대해 0이 아닌 경사각으로 가동 플랫폼 상에 배치하는 단계와, 상기 증착 재료를 증착하는 동안 상기 가동 플랫폼을 적어도 1회 회전시켜 상기 림의 원주 주위에 상기 증착 재료를 증착함으로써 상기 상위 개구의 크기를 축소시키는 단계를 더 포함하는
    축소된 크기의 나노 개구 형성 방법.
  27. 제 26 항에 있어서,
    상기 상위 개구의 크기를 더 축소시키기 위해 상기 증착 재료의 증착 동안 상기 가동 플랫폼을 복수회 회전시키는 단계를 더 포함하는
    축소된 크기의 나노 개구 형성 방법.
  28. 제 27 항에 있어서,
    상기 플랫폼은 제 1 위치에 대해 회전하고 상기 증착 재료의 일부를 증착하는 동안 중지되며, 그 다음에 상기 플랫폼은 적어도 하나의 제 2 위치에 대해 회전하고 상기 증착 재료의 다른 부분의 증착 동안에 중지되는
    축소된 크기의 나노 개구 형성 방법.
  29. 제 27 항에 있어서,
    상기 플랫폼은 상기 증착 재료의 증착 동안 연속적으로 회전하는
    축소된 크기의 나노 개구 형성 방법.
  30. 제 25 항에 있어서,
    상기 증착 재료를 증착하는 동안 막 두께 측정기를 사용하여 상기 축소된 크기의 상위 개구의 직경을 모니터링하는 단계와, 상기 모니터링에 응답하여 상기 가동 플랫폼의 회전 속도를 제어하는 단계를 더 포함하는
    축소된 크기의 나노 개구 형성 방법.
  31. 나노 원통형 구멍의 상위 개구 상에 축소된 크기의 나노 개구를 형성하는 방법으로서,
    상기 나노 원통형 구멍 위에 닫힌 상부를 제공하는 단계와, 상기 닫힌 상부에 상기 축소된 크기의 개구를 형성하는 단계를 포함하는
    축소된 크기의 나노 개구 형성 방법.
  32. 제 31 항에 있어서,
    상기 축소된 크기의 개구는 상기 닫힌 상부를 에칭함으로써 형성되는
    축소된 크기의 나노 개구 형성 방법.
  33. 제 32 항에 있어서,
    상기 축소된 크기의 개구는 에칭 재료를 상기 닫힌 상부에 인가함으로써 형성되는
    축소된 크기의 나노 개구 형성 방법.
  34. 제 32 항에 있어서,
    상기 축소된 크기의 개구는 상기 닫힌 상부를 스퍼터링 에칭함으로써 형성되는
    축소된 크기의 나노 개구 형성 방법.
  35. 기판 상에 나노 구조물을 형성하는 방법에 있어서,
    상기 나노 원통형 구멍의 직경보다 더 작은 직경을 갖는 상위 개구를 갖는 나노 원통형 구멍을 제공하는 단계와,
    나노 구조물 형성 재료를 상기 상위 개구를 통해 통과시켜 상기 기판의 표면 상에 상기 축소된 크기의 상위 개구의 크기에 대응하는 크기를 갖는 상기 나노 구조물을 직접 형성하는 단계를 포함하는
    나노 구조물 형성 방법.
  36. 기판 상에 나노 구조물을 형성하는 방법에 있어서,
    슬롯의 폭보다 더 작은 폭을 갖는 상위 개구를 갖는 슬롯을 제공하는 단계와,
    나노 구조물 형성 재료를 상기 상위 개구를 통해 통과시켜 상기 기판의 표면 상에 상기 상위 개구의 폭에 대응하는 폭을 갖는 상기 나노 구조물을 직접 형성하는 단계를 포함하는
    나노 구조물 형성 방법.
  37. 제 36 항에 있어서,
    상기 나노 구조물은 나노 접속 와이어인
    나노 구조물 형성 방법.
KR1020087018766A 2005-12-30 2006-12-28 나노 구조물의 초소형화 방법, 나노 구조물 및 그 형성방법 KR20080083692A (ko)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US75461405P 2005-12-30 2005-12-30
US60/754,614 2005-12-30
US11/645,526 US8318520B2 (en) 2005-12-30 2006-12-27 Method of microminiaturizing a nano-structure
US11/645,526 2006-12-27

Publications (1)

Publication Number Publication Date
KR20080083692A true KR20080083692A (ko) 2008-09-18

Family

ID=38233271

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087018766A KR20080083692A (ko) 2005-12-30 2006-12-28 나노 구조물의 초소형화 방법, 나노 구조물 및 그 형성방법

Country Status (6)

Country Link
US (1) US8318520B2 (ko)
EP (1) EP1974369A4 (ko)
JP (1) JP5372520B2 (ko)
KR (1) KR20080083692A (ko)
CN (1) CN101390193B (ko)
WO (1) WO2008002326A2 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100483613C (zh) * 2005-02-24 2009-04-29 鸿富锦精密工业（深圳）有限公司 量子点制作方法
TWI307677B (en) * 2006-07-18 2009-03-21 Applied Res Lab Method and device for fabricating nano-structure with patterned particle beam
US8349546B2 (en) * 2007-06-28 2013-01-08 Ming-Nung Lin Fabricating method of nano-ring structure by nano-lithography
JP5345078B2 (ja) * 2010-01-22 2013-11-20 公益財団法人神奈川科学技術アカデミー 脂質二重膜、それを形成するために用いられる自己支持性フィルム及びそれを具備するマイクロ流路デバイス
RU2495511C2 (ru) * 2011-09-02 2013-10-10 Федеральное государственное бюджетное учреждение " Петербургский институт ядерной физики им. Б.П. Константинова" Способ получения массивов наноколец
US9303310B2 (en) * 2013-10-15 2016-04-05 International Business Machines Corporation Nanofluidic sensor comprising spatially separated functional sensing components
US11174545B2 (en) 2019-11-06 2021-11-16 International Business Machines Corporation Oblique deposition for quantum device fabrication

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3755704A (en) * 1970-02-06 1973-08-28 Stanford Research Inst Field emission cathode structures and devices utilizing such structures
US4599790A (en) * 1985-01-30 1986-07-15 Texas Instruments Incorporated Process for forming a T-shaped gate structure
US5225131A (en) * 1989-12-07 1993-07-06 Daikin Industries, Ltd. Process for producing multilayer polytetrafluoroethylene porous membrane and semisintered polytetrafluoroethylene multilayer structure
US5420067A (en) * 1990-09-28 1995-05-30 The United States Of America As Represented By The Secretary Of The Navy Method of fabricatring sub-half-micron trenches and holes
US5480843A (en) * 1994-02-10 1996-01-02 Samsung Display Devices Co., Ltd. Method for making a field emission device
US5529952A (en) * 1994-09-20 1996-06-25 Texas Instruments Incorporated Method of fabricating lateral resonant tunneling structure
US5621272A (en) * 1995-05-30 1997-04-15 Texas Instruments Incorporated Field emission device with over-etched gate dielectric
KR100339186B1 (ko) * 1998-09-28 2002-05-31 포만 제프리 엘 기판상에서 패턴을 규정하는 장치 및 방법
JP2000173444A (ja) * 1998-12-04 2000-06-23 Agency Of Ind Science & Technol 電界放出型冷陰極及びその製造方法
US6827979B2 (en) * 1999-01-07 2004-12-07 Northwestern University Methods utilizing scanning probe microscope tips and products therefor or produced thereby
US6656568B1 (en) * 1999-05-28 2003-12-02 The Regents Of The University Of Colorado Ordered arrays of nanoclusters
US8206568B2 (en) * 1999-06-22 2012-06-26 President And Fellows Of Harvard College Material deposition techniques for control of solid state aperture surface properties
JP2001126609A (ja) * 1999-10-26 2001-05-11 Futaba Corp 電子放出素子及び蛍光発光型表示器
US6350623B1 (en) * 1999-10-29 2002-02-26 California Institute Of Technology Method of forming intermediate structures in porous substrates in which electrical and optical microdevices are fabricated and intermediate structures formed by the same
JP2004502554A (ja) * 2000-03-22 2004-01-29 ユニバーシティー　オブ　マサチューセッツ ナノシリンダー・アレイ
SE516194C2 (sv) * 2000-04-18 2001-12-03 Obducat Ab Substrat för samt process vid tillverkning av strukturer
JP3859199B2 (ja) * 2000-07-18 2006-12-20 エルジー エレクトロニクス インコーポレイティド カーボンナノチューブの水平成長方法及びこれを利用した電界効果トランジスタ
AUPQ980700A0 (en) * 2000-08-31 2000-09-21 Unisearch Limited Fabrication of nanoelectronic circuits
US6872645B2 (en) * 2002-04-02 2005-03-29 Nanosys, Inc. Methods of positioning and/or orienting nanostructures
US6858521B2 (en) * 2002-12-31 2005-02-22 Samsung Electronics Co., Ltd. Method for fabricating spaced-apart nanostructures
US7233101B2 (en) * 2002-12-31 2007-06-19 Samsung Electronics Co., Ltd. Substrate-supported array having steerable nanowires elements use in electron emitting devices
US6770353B1 (en) * 2003-01-13 2004-08-03 Hewlett-Packard Development Company, L.P. Co-deposited films with nano-columnar structures and formation process
US20050066897A1 (en) * 2003-09-29 2005-03-31 Seagate Technology Llc System, method and aperture for oblique deposition
US7351607B2 (en) * 2003-12-11 2008-04-01 Georgia Tech Research Corporation Large scale patterned growth of aligned one-dimensional nanostructures
US7749784B2 (en) * 2005-12-30 2010-07-06 Ming-Nung Lin Fabricating method of single electron transistor (SET) by employing nano-lithographical technology in the semiconductor process
US7859036B2 (en) * 2007-04-05 2010-12-28 Micron Technology, Inc. Memory devices having electrodes comprising nanowires, systems including same and methods of forming same
US7659129B2 (en) * 2007-06-29 2010-02-09 Ming-Nung Lin Fabricating method for quantum dot of active layer of LED by nano-lithography

Also Published As

Publication number Publication date
CN101390193B (zh) 2011-03-16
WO2008002326A2 (en) 2008-01-03
JP2009522785A (ja) 2009-06-11
WO2008002326A3 (en) 2008-05-15
JP5372520B2 (ja) 2013-12-18
US20070161238A1 (en) 2007-07-12
EP1974369A2 (en) 2008-10-01
CN101390193A (zh) 2009-03-18
EP1974369A4 (en) 2010-11-24
US8318520B2 (en) 2012-11-27

Similar Documents

Publication Publication Date Title
KR20080083692A (ko) 나노 구조물의 초소형화 방법, 나노 구조물 및 그 형성방법
JP4499418B2 (ja) 分子電子素子を製造する方法
US6593065B2 (en) Method of fabricating nanometer-scale flowchannels and trenches with self-aligned electrodes and the structures formed by the same
US7749922B2 (en) Nanowire structures and electrical devices
US6680214B1 (en) Artificial band gap
US20060292848A1 (en) Method for manufacturing nano-gap electrode device
WO2001039292A2 (en) Fabrication of nanometer size gaps on an electrode
JP2004507117A (ja) ナノ電子回路の製造
US6979639B2 (en) Method for lithographic processing on molecular monolayer and multilayer thin films
JP5052528B2 (ja) 半導体プロセスにおけるナノリソグラフィ技法を利用した単電子トランジスタ（ｓｅｔ）を作製する方法
CN109755379B (zh) 实现拓扑量子比特的装置和相应的制备方法
JPH10321520A (ja) 回路素子の製造方法
JP2006128438A (ja) ナノギャップ電極の形成方法及びこれによって得られたナノギャップ電極並びに該電極を備えた素子
KR100495866B1 (ko) 어레이 구조의 분자 전자 소자 및 그 제조 방법
WO2007067838A2 (en) One dimensional nanostructure spiral inductors
KR100425347B1 (ko) 나노입자를 이용한 단전자 트랜지스터
JP4224579B2 (ja) 電極架橋型分子素子の電極製造方法及び電極架橋型分子素子の製造方法
CN114613844B (zh) 一种纳米空气沟道电子器件的小型化阵列化制备方法
TWI605585B (zh) 邏輯運算元件
CN115700067A (zh) 结、装置和制造方法
US20070169881A1 (en) Method for manufacturing microelectrode and microelectrode manufactured by the same
KR20200062472A (ko) 실리콘 기반의 양자 소자 제조 방법
Di Spigna Electronica Devices and Interface Strategies for Nanotechnology
Willems How to conneet a single molecule to a macroscopie electronic circuit.
Gupta Engineering monolithic nanoscopic tunnel junctions for molecular electronics using atomic layer deposition

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application